KR20100042394A - Semiconductor chip package having the heat sink - Google Patents
Semiconductor chip package having the heat sink Download PDFInfo
- Publication number
- KR20100042394A KR20100042394A KR1020080101531A KR20080101531A KR20100042394A KR 20100042394 A KR20100042394 A KR 20100042394A KR 1020080101531 A KR1020080101531 A KR 1020080101531A KR 20080101531 A KR20080101531 A KR 20080101531A KR 20100042394 A KR20100042394 A KR 20100042394A
- Authority
- KR
- South Korea
- Prior art keywords
- leads
- heat dissipation
- semiconductor chip
- disposed
- encapsulant
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
본 발명은 반도체 소자에 관한 것으로, 특히 방열부재를 갖는 반도체칩 패키지에 관한 것이다.The present invention relates to a semiconductor device, and more particularly to a semiconductor chip package having a heat radiating member.
최근, 전자장치와 관련된 전자관련분야가 급속히 진보함에 따라 반도체소자의 집적도가 향상된 반도체칩의 사용이 증가하고 있다. Recently, as the electronic related fields related to electronic devices are rapidly advanced, the use of semiconductor chips having improved integration degree of semiconductor devices is increasing.
상기 반도체소자의 집적도가 증가할수록 상기 반도체칩에서 데이터 처리량 및 처리속도는 증가하여야 한다. As the degree of integration of the semiconductor device increases, data throughput and processing speed of the semiconductor chip should increase.
이에 따라 상기 반도체칩에서 발생되는 열 또한 증가할 수 있다. 상기 열은 상기 반도체소자의 수명특성, 동작속도 등을 저하시키는 요인될 수 있다. Accordingly, heat generated in the semiconductor chip may also increase. The heat may cause deterioration of the life characteristics, the operating speed, and the like of the semiconductor device.
따라서 상기 반도체소자의 제품특성 저하를 야기하는 열을 처리할 수 있는 방열수단이 필요하다. Therefore, there is a need for a heat dissipation means capable of treating heat that causes a decrease in product characteristics of the semiconductor device.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 열을 방출시킬 수 있는 반도체칩 패키지를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to improve the above-described problems of the related art, and to provide a semiconductor chip package capable of emitting heat.
본 발명이 이루고자 하는 다른 기술적 과제는 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있는 반도체칩 패키지를 구비하는 반도체 제품을 제공하는 데 있다.Another object of the present invention is to provide a semiconductor product having a semiconductor chip package capable of improving characteristics such as refresh characteristics, operating speed characteristics, product lifespan, and the like.
상기 기술적 과제를 달성하기 위하여 본 발명은, 방열부재를 구비하는 반도체칩 패키지를 제공한다. In order to achieve the above technical problem, the present invention provides a semiconductor chip package having a heat dissipation member.
방열부재를 구비하는 반도체칩 패키지를 제공한다. 상기 반도체칩 패키지는 반도체칩을 구비한다. 상기 반도체칩는 봉지재에 의해서 덮혀진다. 상기 봉지재에는 방열부재가 인접하게 배치된다. 상기 봉지재를 관통형성된 방열리드들을 구비할 수 있다. 이때, 상기 방열리드들의 일단들은 상기 방열부재에 접촉된다. 그리고 상기 방열리드들의 타단들은 상기 반도체칩에 인접하게 배치될 수 있다. Provided is a semiconductor chip package having a heat dissipation member. The semiconductor chip package includes a semiconductor chip. The semiconductor chip is covered by an encapsulant. The heat dissipation member is disposed adjacent to the encapsulant. The heat dissipation leads may be provided through the encapsulant. At this time, one end of the heat dissipation lead is in contact with the heat dissipation member. The other ends of the heat dissipation leads may be disposed adjacent to the semiconductor chip.
본 발명의 몇몇 실시 예에 있어서, 상기 봉지재를 관통하는 리드들을 갖는 리드프레임을 더 포함할 수 있다. 여기서 상기 리드프레임은 상기 반도체칩에 부착될 수 있다. 여기서 상기 리드들은 상기 반도체칩과 연결되는 연결리드들 및 상기 반도체칩에 절연되는 더미리드들을 구비할 수 있다. 그리고 상기 리드들은 상기 봉 지재의 외부로 돌출된 외부리드들 및 상기 외부리드들에 연장되어 상기 봉지재 내부에 배치되는 내부리드들을 구비할 수 있다. In some embodiments of the present disclosure, the method may further include a lead frame having leads penetrating the encapsulant. The lead frame may be attached to the semiconductor chip. The leads may include connection leads connected to the semiconductor chip and dummy leads insulated from the semiconductor chip. The leads may include outer leads protruding to the outside of the encapsulant and inner leads extending into the outer leads and disposed inside the encapsulant.
다른 실시 예에 있어서, 상기 방열리드들은 상기 더미리드들 상에 배치될 수 있다. 상기 방열리드들은 상기 연결리드들 상에 배치될 수 있다. 상기 방열리드들은 상기 더미리드들 및 상기 연결리드들 상에 각각 배치될 수 있다. 상기 방열리드들은 상기 더미리드들 사이에 배치될 수 있다. 상기 방열리드들은 상기 연결리드들 사이에 배치될 수 있다. 상기 방열리드들은 상기 더미리드들 및 상기 연결리드들 사이에 배치될 수 있다. 상기 방열리드들은 상기 더미리드들과 상기 연결리드들 상을 가로지르도록 배치될 수 있다. In another embodiment, the heat dissipation leads may be disposed on the dummy leads. The heat dissipation leads may be disposed on the connection leads. The heat dissipation leads may be disposed on the dummy leads and the connection leads, respectively. The heat dissipation leads may be disposed between the dummy leads. The heat dissipation leads may be disposed between the connection leads. The heat dissipation leads may be disposed between the dummy leads and the connection leads. The heat dissipation leads may be disposed to cross the dummy leads and the connection leads.
또 다른 실시 예에 있어서, 상기 방열리드들은 상기 봉지재를 관통하여 외부에 배치되는 외부방열리드들 및 상기 외부방열리드에 연장되어 상기 봉지재 내부의 상기 반도체칩에 인접하게 배치되는 내부방열리드들을 구비할 수 있다. In another embodiment, the heat dissipation leads may be disposed outside the heat dissipation lead through the encapsulant and the inner heat dissipation lead extending to the outer heat dissipation lead and disposed adjacent to the semiconductor chip inside the encapsulant. It can be provided.
또 다른 실시 예에 있어서, 상기 내부방열리드들은 상기 봉지재 내부에 상기 내부리드 상에 배치되거나 상기 내부리드들에 인접하게 배치되되 상기 방열부재 방향으로 소정의 높이로 형성되고, 상기 내부방열리드들 상에 상기 외부방열리드가 상기 봉지재를 관통하여 상기 방열부재 방향으로 형성될 수 있다. In another embodiment, the inner heat dissipation lead is disposed on the inner lead in the encapsulant or adjacent to the inner lead, and is formed at a predetermined height in the direction of the heat dissipation member, and the inner heat dissipation leads The external heat dissipation lead may be formed in the direction of the heat dissipation member through the encapsulant.
또 다른 실시 예에 있어서, 상기 방열리드들은 상기 리드들의 면 방향을 따라 형성되되, 상기 방열리드들은 상기 방열부재 방향으로 벤딩될 수 있다. In another embodiment, the heat dissipation leads may be formed along the surface direction of the leads, and the heat dissipation leads may be bent toward the heat dissipation member.
또 다른 실시 예에 있어서,상기 방열부재와 상기 봉지재 사이에 상기 외부방열리드가 배치될 수 있다. In another embodiment, the external heat dissipation lead may be disposed between the heat dissipation member and the encapsulant.
또 다른 실시 예에 있어서, 상기 반도체칩에 인접한 상기 리드들의 단부에 상기 반도체칩과 상기 리드들을 연결하기 위한 연결영역을 더 포함할 수 있다. In another embodiment, the semiconductor device may further include a connection region for connecting the semiconductor chip and the leads to ends of the leads adjacent to the semiconductor chip.
또 다른 실시 예에 있어서, 상기 내부방열리드 하부에 접착부재를 더 포함할 수 있다.In another embodiment, the adhesive member may further include a lower portion of the inner heat shield.
또 다른 실시 예에 있어서, 상기 접착부재는 열전달 특성을 갖는 비전도성 테이프 및 에폭시 중 어느 하나로 형성될 수 있다. In another embodiment, the adhesive member may be formed of any one of a non-conductive tape and epoxy having heat transfer characteristics.
본 발명에 따르면, 반도체칩 패키지의 평균온도(Junction temperature)를 저하시킬 수 있고 상기 반도체칩 패키지를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. According to the present invention, it is possible to reduce the junction temperature of the semiconductor chip package and to improve characteristics such as refresh characteristics, operating speed characteristics, and product life of the semiconductor product having the semiconductor chip package.
첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장된 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다. Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure may be made thorough and complete, and to fully convey the spirit of the present invention to those skilled in the art. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. In addition, where a layer is said to be "on" another layer or substrate, it may be formed directly on the other layer or substrate, or a third layer may be interposed therebetween. Portions denoted by like reference numerals denote like elements throughout the specification.
도 1a 및 도 1b는 본 발명의 제1실시예에 따른 반도체 칩 패키지를 도시한 평면도들이고, 도 1c 및 도 1d는 본 발명의 제1실시예의 따른 더미리드들 및 방열리드들의 배치를 변형한 실시예를 도시한 평면도이다. 도 2a는 도 1b의 I-I'에 따른 단면도이고, 도 2b는 도 1b의 II-II'에 따른 단면도이고, 도 2c는 도 1d의 A-A'에 따른 단면도이다. 여기서 도 1b는 도 1a에서 리드들을 벤딩한 후를 도시한 평면도이다. 1A and 1B are plan views illustrating a semiconductor chip package according to a first embodiment of the present invention, and FIGS. 1C and 1D are modified embodiments of arrangement of dummy leads and heat dissipation leads according to a first embodiment of the present invention. It is a top view which shows the example. FIG. 2A is a cross-sectional view taken along line II ′ of FIG. 1B, FIG. 2B is a cross-sectional view taken along line II-II ′ of FIG. 1B, and FIG. 2C is a cross-sectional view taken along line AA ′ of FIG. 1D. FIG. 1B is a plan view illustrating the bending of the leads in FIG. 1A.
도 1a, 도 1b, 도 2a 및 도 2b를 참조하면, 반도체칩 패키지(10)는 리드들을 갖는 리드프레임(105)을 구비할 수 있다. 상기 리드들은 반도체칩(160)에 연결되는 연결리드들(110) 및 상기 반도체칩(160)과 절연되는 더미리드들(120)을 구비할 수 있다.1A, 1B, 2A, and 2B, the
여기서 상기 연결리드들(110)은 상기 더미리드들(120)과 동일한 형상(크기, 모양)으로 형성할 수 있다. 상기 연결리드들(110)은 상기 반도체칩 패키지(10)가 다른 회로들과 연결되어 전기적 신호를 받을 수 있는 회로라인으로 사용할 수 있다. 상기 연결리드들(110)은 열전도도 특성을 갖는 금속 등으로 형성할 수 있다.The connection leads 110 may be formed in the same shape (size, shape) as the dummy leads 120. The connection leads 110 may be used as circuit lines through which the
그리고 상기 더미리드들(120)은 상기 연결리드들(110)을 형성할 때 동시에 동일 재료 등으로 형성할 수 있다. In addition, the dummy leads 120 may be formed of the same material at the same time when the connection leads 110 are formed.
상기 더미리드들(120) 상에는 상기 더미리드들(120)의 면방향을 따라 방열리드들(130)을 배치시킬 수 있다. The heat dissipation leads 130 may be disposed on the dummy leads 120 along the surface direction of the dummy leads 120.
상기 리드프레임(105)의 중심영역에는 반도체칩(160)을 배치시킬 수 있다. The
상기 리드프레임(105)의 중심영역에는 상기 반도체칩(160)을 부착시키기 위해서 상기 반도체칩(160)과 상기 리드프레임(105) 사이에 부착테이프(165)를 더 마련할 수 있다. An
그리고 상기 리드프레임(105) 상에 배치되는 상기 반도체칩(160)을 봉지하기 위해 상기 리드프레임(105)의 중심영역에는 봉지재(150)를 형성시킬 수 있다. 이때, 상기 연결리드들(110) 및 상기 더미리드들(120)의 일부는 상기 봉지재(150)에 의해 덮혀질 수 있다.An
상기 봉지재(150)에 의해 봉지되는 영역에 있는 상기 연결리드들(110) 및 상기 더미리드들(120)을 각각 내부연결리드들(113), 내부더미리드들(123)로 정의할 수 있고, 상기 봉지재(150) 외부에 배치되는 상기 연결리드(110)들 및 상기 더미리드들(120)을 각각 외부연결리드들(115), 외부더미리드(125)로 정의할 수 있다. The connection leads 110 and the dummy leads 120 in the area encapsulated by the
그리고 상기 방열리드들(130) 또한 상기 봉지재(150) 내부에 배치되는 내부방열리드들(133), 상기 봉지재(150) 외부에 배치되는 외부방열리드(135)로 정의할 수 있다. The heat dissipation leads 130 may also be defined as internal heat dissipation leads 133 disposed inside the
상기 연결리드들(110)은 상기 반도체칩(160)에 연결하기 위해서 내부연결리드들(113)의 단부에는 연결영역(C)을 형성할 수 있다. 상기 연결영역(C)은 상기 내부더미리드들(123)에는 형성되지 않을 수 있다. 여기서 상기 연결영역(C)은 상기 반도체칩(160) 및 상기 연결리드들(110)을 전기적으로 연결하기 위한 와이어본딩(170)이 형성될 수 있다. The connection leads 110 may form a connection region C at ends of the internal connection leads 113 to be connected to the
상기 방열리드들(130)은 상기 더미리드들(120) 상에 형성되는데 이때, 용이한 형성을 위해서 동일한 형상(크기, 모양 등)으로 상기 방열리드들(130)을 형성할 수 있다. The heat dissipation leads 130 are formed on the dummy leads 120. In this case, the heat dissipation leads 130 may be formed in the same shape (size, shape, etc.) for easy formation.
상기 내부방열부재(133)와 상기 내부더미리드들(123) 사이에 접착부재(140)를 더 마련할 수 있다. 상기 접착부재(140)는 열전도도 특성을 갖는 물질로 형성하면서 상기 더미리드들(120)과 상기 방열리드들(130)을 접착시킬 수 있는 물질로 형성할 수 있다. 상기 접착부재(140)는 비전도성 테이프, 에폭시 중 적어도 하나를 포함하는 접착물질로 형성할 수 있다. An
한편, 상기 봉지재(150)의 외부에는 상기 봉지재(150)와 이격되게 방열부재(190)가 형성되어 있다. 상기 방열부재(190)는 열전달을 용이하게 하는 금속, 폴리머 등으로 형성할 수 있다. On the other hand, the
상기 연결리드들(110) 및 상기 더미리드들(120)을 벤딩시킬 수 있다. 여기서 상기 연결리드들(110) 및 상기 더미리드들(120)에서 벤딩되는 영역은 상기 봉지재(150)의 외부로 배치된 상기 외부연결리드들(115) 및 상기 외부더미리드들(125)이 벤딩될 수 있다. The connection leads 110 and the dummy leads 120 may be bent. Herein, the areas bent in the connection leads 110 and the dummy leads 120 may include the external connection leads 115 and the external dummy leads 125 disposed outside the
상기 연결리드들(110)은 다른 회로라인들에 연결하기 위해서 벤딩시키게 되며, 상기 더미리드들(120)은 상기 연결리드들(110)을 벤딩할 때 동일방향으로 벤딩시킬 수 있다. The connection leads 110 may be bent to connect to other circuit lines, and the dummy leads 120 may be bent in the same direction when the connection leads 110 are bent.
그리고, 상기 외부방열리드들(135)은 상기 방열부재(190) 방향으로 벤딩시킬 수 있다. The external heat dissipation leads 135 may be bent toward the
여기서 도시된 도면을 보면서 구체적으로 설명을 하면, 상기 외부연결리드들(115) 및 상기 외부더미리드들(125)은 상기 봉지재(150)의 아래 방향으로 벤딩시킬 수 있다. 그리고 상기 외부방열리드들(135)은 상기 외부연결리드(115)가 벤딩된 방향에 다르게 상기 봉지재(150) 위방향으로 벤딩시킬 수 있다.The external connection leads 115 and the external dummy leads 125 may be bent in the downward direction of the
상기 외부방열리드들(135)의 일측면은 벤딩시켜 상기 봉지재(150)에 접촉시킬 수 있고, 상기 외부방열리드들(135)의 일측면과 마주보는 타측면은 상기 방열부재(190)에 접촉하게 배치할 수 있다. 여기서 상기 외부방열리드들(135)과 일체로 형성된 상기 내부방열리드들(133)의 단부는 상기 반도체칩(160)에 인접하게 배치되어 있다. One side of the outer
그래서 상기 내부방열리드들(133)은 상기 반도체칩(160)에서 발생되는 열을 용이하게 상기 외부방열리드들(135)에 전달할 수 있다. 따라서 상기 방열리드들(130)은 상기 반도체칩(160)에 발생되는 열을 외부로 방출할 수 있고, 상기 방열리드들(130)은 벤딩되어 상기 방열부재(190)에 접촉함으로써 방열기능을 수행할 수 있다. Thus, the inner heat dissipation leads 133 may easily transfer heat generated from the
게다가 상기 외부방열리드들(135)은 상기 봉지재(150) 면에 접촉시켜 상기 봉지재(150)로 전달되는 열을 상기 외부방열리드들(135)에 용이하게 전달시킬 수 있다. In addition, the external heat dissipation leads 135 may be in contact with the surface of the
이에 따라 상기 봉지재(150) 내부에 배치되는 반도체칩(160)에서 발생되는 열을 상기 방열리드들(130)을 통해서 외부로 방출할 수 있게 된다. Accordingly, heat generated from the
따라서 상기 반도체칩 패키지(10)의 열을 외부로 방출할 수 있다. 즉, 상기 반도체칩 패키지(10)의 평균온도(Junction temperature)를 저하시킬 수 있다. 그리고 상기 반도체칩 패키지(10)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. Therefore, heat of the
도 1c를 참조하면, 상기 더미리드들(120) 또는 연결리드들(110)의 배치를 변경할 수 있다. Referring to FIG. 1C, the arrangement of the dummy leads 120 or the connection leads 110 may be changed.
상기 더미리드들(120) 및 상기 연결리드들(110)을 서로 번갈아 배치시킬 수 있다. 상기한 실시예는 단면도 상으로 도 1a 및 1b와 동일한 도면으로 나타남으로 상기 도면을 인용하여 설명하기로 한다. The dummy leads 120 and the connection leads 110 may be alternately disposed. The above embodiment will be described with reference to the drawings as shown in the same view as in Figures 1a and 1b in cross-sectional view.
우선, 상기 연결리드들(110) 사이에 상기 더미리드들(120)을 배치시킬 수 있다. 상기 연결리드들(110) 사이에 배치된 상기 더미리드들(120) 상에 상기 방열리드들(130)을 배치시킬 수 있다. First, the dummy leads 120 may be disposed between the connection leads 110. The heat dissipation leads 130 may be disposed on the dummy leads 120 disposed between the connection leads 110.
이와 같이, 상기 연결리드들(110) 사이에 상기 더미리드들(120)에 상기 방열리드들(130)을 배치시킴으로써 상기 반도체칩 패키지(10)에서 상기 방열리드들(130)의 배치 수를 증가시킬 수 있다. 이에 따라 추가적인 리드들을 형성하지 않고도 반도체칩 패키지(10)의 평균온도를 저하시킬 수 있다. As such, by disposing the heat dissipation leads 130 on the dummy leads 120 between the connection leads 110, the number of arrangement of the heat dissipation leads 130 in the
도 1d 및 도 2c를 참조하면, 상기 더미리드들(120) 또는 상기 연결리드들(110)이 이격되어 배치되는 이격영역(K)에 상기 방열리드들(130)을 배치시킬 수 있다. 즉, 상기 연결리드들(110) 또는 상기 더미리드들(120) 사이의 상기 이격영역(K)에 상기 방열리드들(130)을 단독으로 배치시킬 수 있다. 1D and 2C, the heat dissipation leads 130 may be disposed in the separation region K in which the dummy leads 120 or the connection leads 110 are spaced apart from each other. That is, the heat dissipation leads 130 may be disposed alone in the separation region K between the connection leads 110 or the dummy leads 120.
이때, 상기 방열리드들(130)은 상기 반도체칩(160) 상에 배치될 수 있다. 그 리고 상기 반도체칩(160) 및 상기 방열리드들(130) 사이에 상기 접착부재(140)가 더 배치될 수 있다. In this case, the heat dissipation leads 130 may be disposed on the
따라서 상기 반도체칩 패키지(10)의 공간을 활용하여 상기 반도체칩 패키지(10)의 온도를 저하시킬 수 있다. 이와 같이, 상기 방열리드들(130)의 배치 수를 증가시켜 상기 반도체칩 패키지(10)의 열을 외부로 용이하게 방출시킬 수 있게 된다. Therefore, the temperature of the
이에 따라 상기 반도체칩 패키지(10)의 평균온도(Junction temperature)를 저하시킬 수 있다. 그리고 상기 반도체칩 패키지(10)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. Accordingly, the average temperature of the
도 3a 및 도 3b는 본 발명의 제2실시예에 따른 반도체칩 패키지를 도시한 평면도들이고, 도 4a는 도 3b의 III-III'에 따른 단면도이고, 도 4b는 도 3b의 IV-IV'에 따른 단면도이다. 여기서 제1실시예의 도 1a, 도 1b, 도 2a 및 도 2b를 인용하여 설명하며, 상기 제1실시예에 설명한 동일한 구성요소는 간략히 설명하거나 생략하기로 한다. 그리고 제2실시예는 제1실시예의 구성요소에 동일하게 적용시킬 수 있으며, 실시예의 차이만을 기재하기로 한다. 3A and 3B are plan views illustrating a semiconductor chip package according to a second embodiment of the present invention, FIG. 4A is a cross-sectional view taken along line III-III 'of FIG. 3B, and FIG. 4B is taken along line IV-IV' of FIG. 3B. According to the cross-sectional view. 1A, 1B, 2A, and 2B of the first embodiment will be described herein, and the same elements described in the first embodiment will be briefly described or omitted. The second embodiment can be equally applied to the components of the first embodiment, and only differences of the embodiments will be described.
도 3a 도 3b, 도 4a 및 도 4b를 참조하면, 제2실시예에 따른 반도체칩 패키지(30)는 상기 연결리드들(310) 및 상기 더미리드들(320) 상에 각각 배치되고 상기 더미리드들(320) 및 상기 연결리드들(310)의 면방향을 따라 형성되는 방열리드들(330)을 마련할 수 있다. 3A, 3B, 4A, and 4B, the
상기 리드프레임(305)의 중심영역에는 반도체칩(160)이 배치될 수 있으며, 상기 반도체칩(160)을 상기 리드프레임(305)에 부착시키기 위해서 상기 리드프레임(305)과 상기 반도체칩(160) 사이에는 부착테이프(165)가 구비될 수 있다. The
상기 반도체칩(160)을 봉지하기 위해서 상기 반도체칩(160)을 중심으로 상기 리드프레임(305)에 봉지재(150)를 형성할 수 있다. In order to encapsulate the
이때, 내부연결리드들(313) 및 내부더미리드들(323)의 단부에는 상기 내부연결리드들(313) 및 상기 내부더미리드들(323)를 노출시키는 연결영역(C)을 마련할 수 있다. 즉, 상기 내부연결리드들(313) 및 상기 내부더미리드들(323)의 단부에는 상기 내부방열리드들(333)이 형성되지 않을 수 있다. In this case, a connection area C exposing the inner connecting leads 313 and the inner dummy leads 323 may be provided at ends of the inner connecting leads 313 and the inner dummy leads 323. . That is, the inner heat dissipation leads 333 may not be formed at ends of the inner connection leads 313 and the inner dummy leads 323.
여기서 상기 연결영역(C) 중에 상기 내부연결리드들(313)의 단부는 상기 반도체칩(160)과 전기적으로 연결되기 위해서 와이어본딩(170)을 형성할 수 있다. Herein, end portions of the internal connection leads 313 in the connection region C may form a
상기 내부더미리드들(323)은 상기 반도체칩(160)과 연결하지 않는 리드들이다. 상기 방열리드들(330)은 상기 내부더미리드들(323)과 상기 내부연결리드들(313) 상에 형성되는데 이때, 용이한 형성을 위해서 동일한 형상(크기, 모양 등)으로 상기 방열리드들(330)을 형성할 수 있다. The internal dummy leads 323 are leads not connected to the
상기 내부방열리드들(333)과 상기 내부연결리드(313) 사이에는 접착부재(340)를 더 형성할 수 있다. 그리고 상기 내부방열부재(333)와 상기 내부더미리드(323)들 사이에도 상기 접착부재(340)를 형성할 수 있다. An
상기 접착부재(340)는 전기적으로 절연되는 재료이면서, 열전달할 수 있는 비전도성 테이프 및 에폭시 중 적어도 하나를 포함하는 접착물질로 형성할 수 있다. The
한편, 상기 봉지재(150)의 외부에는 상기 봉지재(150)에 인접하게 방열부재(390)가 형성되어 있다. 상기 방열부재(390)는 용이한 열전달을 하는 금속, 폴리머 등으로 형성할 수 있다. On the other hand, the
상기 외부연결리드들(315), 상기 외부더미리드들(325) 및 상기 외부방열리드들(335)을 벤딩시킬 수 있다. 여기서 상기 외부연결리드들(315) 및 상기 외부더미리드들(325)은 동일한 방향으로 벤딩시킬 수 있다. 그리고, 상기 외부방열리드들(335)은 상기 외부연결리드들(315) 및 상기 외부더미리드들(325)에 다른 방향으로 벤딩시킬 수 있다. The external connection leads 315, the external dummy leads 325, and the external heat dissipation leads 335 may be bent. Here, the external connection leads 315 and the external dummy leads 325 may be bent in the same direction. The external heat dissipation leads 335 may be bent to the external connection leads 315 and the external dummy leads 325 in different directions.
상기 외부방열리드들(335)은 벤딩시켜 상기 봉지재(150)와 상기 방열부재(390) 사이에 배치될 수 있다. 이에 따라 상기 외부방열리드들(335)은 상기 방열부재(390)에 접촉하게 된다. The external heat dissipation leads 335 may be disposed between the encapsulant 150 and the
이와 같이, 상기 더미리드들(320) 및 상기 연결리드들(310) 상에 상기 방열리드들(330)을 배치하여 상기 반도체칩 패키지(30)의 열을 외부로 용이하게 방출시킬 수 있게 된다. As such, the heat dissipation leads 330 may be disposed on the dummy leads 320 and the connection leads 310 so that heat of the
이에 따라 상기 반도체칩 패키지(30)의 평균온도(Junction temperature)를 저하시킬 수 있다. 그리고 상기 반도체칩 패키지(30)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. Accordingly, the average temperature of the
도 5a 및 도 5b는 본 발명의 제3실시예에 따른 반도체칩 패키지를 도시한 평면도들이고, 도 6a는 도 5b의 V-V'에 따른 단면도이고, 도 6b는 본 발명의 제3실시예에서 더미리드들 및 연결리드들의 배치를 변경시킨 실시예를 도시한 평면도이다. 5A and 5B are plan views illustrating a semiconductor chip package according to a third embodiment of the present invention, FIG. 6A is a cross-sectional view taken along line VV ′ of FIG. 5B, and FIG. 6B is a third embodiment of the present invention. A plan view illustrating an embodiment in which the arrangement of the dummy leads and the connecting leads is changed.
여기서 제3실시예는 제1실시예를 도시한 도 1a 내지 도 2b를 인용하여 설명하며 중복되는 내용은 생략하거나 간략히 설명하기로 한다. 그리고 제3실시예는 제1실시예의 구성요소에 동일하게 적용시킬 수 있으며, 실시예의 차이만을 기재하기로 한다. Here, the third embodiment will be described with reference to FIGS. 1A to 2B showing the first embodiment, and overlapping contents will be omitted or briefly described. The third embodiment may be equally applied to the components of the first embodiment, and only differences of the embodiments will be described.
도 5a, 도 5b 및 도 6a를 참조하면, 제3실시예에 따른 반도체칩 패키지(50)는 연결리드들(510) 및 더미리드들(520)을 갖는 리드프레임(505)을 구비할 수 있다. 5A, 5B, and 6A, the
그리고 상기 연결리드들(510)는 상기 반도체칩(160)과 전기적으로 연결되는 리드들이고, 상기 반도체칩 패키지(50)의 설계에 따라 상기 연결리드들(510) 사이에 상기 더미리드들(520)을 배치할 수 있다. 상기 더미리드들(520)은 상기 반도체칩(160)과 전기적으로 연결되지 않는 리드들일 수 있다. The connection leads 510 are leads electrically connected to the
그리고 상기 반도체칩(160)을 포함하고, 상기 연결리드들(510) 및 상기 더미리드들(520)의 각각은 상기 봉지재(150)에 의해서 일부가 봉지되어 내부연결리드들(513), 내부더미리드들(523)을 형성할 수 있다. 그리고 상기 봉지재(150) 외부에 각각 배치되는 외부연결리드들(515), 외부더미리드들(525)을 형성할 수 있다.In addition, the
상기 봉지재(150)에 인접한 방열부재(590)를 마련할 수 있다. The
상기 봉지재(150) 내부영역에 배치되는 상기 내부더미리드들(523) 상에는 방열리드들(530)이 형성될 수 있다. Heat dissipation leads 530 may be formed on the inner dummy leads 523 disposed in the inner region of the
상기 방열리드들(530)은 상기 방열부재(590)가 배치된 방향으로 상기 봉지재(150)를 관통하여 돌출되도록 형성할 수 있다. 여기서 상기 방열리드들(530)은 상기 봉지재(150) 내부에 배치되는 내부방열리드들(533)이 형성될 수 있다. 상기 내부방열리드들(533)은 상기 봉지재(150) 내부에 상기 내부더미리드(523) 상에 배치되어 상기 방열부재(590) 방향으로 소정의 높이로 형성될 수 있다. The heat dissipation leads 530 may be formed to protrude through the
그리고 상기 내부방열리드들(533) 상에 상기 외부방열리드(535)가 상기 봉지재(150)를 관통하여 상기 방열부재(590) 방향으로 형성될 수 있다. 즉, 상기 외부방열리드들(535)은 상기 봉지재(150) 외부로 돌출되도록 형성될 수 있다. The outer
상기 방열리드들(530)에 상기 봉지재(150) 외부까지 돌출된 상기 외부방열리드들(535)의 돌출면이 상기 방열부재(590)에 접촉할 수 있다. 따라서 상기 반도체칩 패키지(50)의 평균온도(Junction temperature)를 저하시킬 수 있다.Protruding surfaces of the external heat dissipation leads 535 protruding to the outside of the
도 6b를 참조하면, 상기 더미리드들(520) 및 상기 연결리드들(510)을 서로 번갈아 배치시킬 수 있다. 따라서 상기 반도체칩 패키지(50)는 열을 방출할 수 있는 상기 방열리드들(530)을 더 구비할 수 있게 된다. Referring to FIG. 6B, the dummy leads 520 and the connection leads 510 may be alternately disposed. Therefore, the
이에 따라 상기 방열리드들(530)을 통해서 상기 반도체칩 패키지(50) 내부의 열을 외부로 방출할 수 있게 된다. Accordingly, heat inside the
따라서 상기 반도체칩 패키지(50)의 평균온도(Junction temperature)를 저하시킬 수 있다. 그리고 상기 반도체칩 패키지(50)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. Therefore, the average temperature of the
도 7a 및 도 7b는 본 발명의 제4실시예에 따른 반도체칩 패키지의 평면도들이고, 도 8a는 도 7b의 VII-VII'에 따른 단면도이고, 도 8b은 도 7b에 따른 VIII-VIII'에 따른 단면도이다. 여기서 제4실시예의 용이한 설명을 위해 제3실시예를 도 시한 도 5a 내지 도 6a를 인용하여 설명하며, 중복되는 구성요소는 생략하거나 간략히 설명하기로 한다. 그리고 제4실시예는 제3실시예의 구성요소에 동일하게 적용시킬 수 있으며, 실시예의 차이만을 기재하기로 한다. 7A and 7B are plan views of a semiconductor chip package according to a fourth embodiment of the present invention, FIG. 8A is a sectional view taken along line VII-VII 'of FIG. 7B, and FIG. 8B is taken along VIII-VIII' according to FIG. 7B. It is a cross section. For ease of description of the fourth embodiment, a description will be given with reference to FIGS. 5A to 6A illustrating the third embodiment, and overlapping elements will be omitted or briefly described. The fourth embodiment can be equally applied to the components of the third embodiment, and only differences of the embodiments will be described.
도 7a 내지 도 8b를 참조하면, 제4실시예에 따른 반도체칩 패키지(70)는 내부연결리들(713) 및 내부더미리드들(723) 상에 각각 방열리드들(730)을 배치할 수 있다. 7A to 8B, in the
상기 방열리드들(730)은 상기 방열부재(790)가 형성된 방향으로 상기 봉지재(150)를 관통하여 돌출되도록 형성할 수 있다. 여기서 상기 방열리드들(730)은 상기 봉지재(150) 내부에 배치되는 내부방열리드들(733)이 형성될 수 있고, 상기 내부방열리드들(733) 상에 상기 봉지재(150) 외부로 돌출되는 외부방열리드들(735)이 형성될 수 있다. The heat dissipation leads 730 may be formed to protrude through the
상기 방열리드들(730) 중에 상기 봉지재(150) 외부까지 돌출된 상기 외부방열리드들(735)의 돌출면이 상기 방열부재(790)에 접촉할 수 있다. Protruding surfaces of the external heat dissipation leads 735 protruding to the outside of the
한편, 상기 연결리드들(710)에서 상기 반도체칩(760)에 인접한 단부는 상기 반도체칩(760)에 전기적으로 연결되는 연결영역(C)을 형성할 수 있다. 상기 연결리드들(710)을 상기 반도체칩(160)에 연결할 수 있도록 상기 방열리드들(730) 및 접착부재(740)로부터 상기 연결리드들(710)을 노출시킨 상기 연결영역(C)을 형성할 수 있다. 즉, 상기 연결영역(710)에는 상기 방열리드들(730) 및 접착부재(740)는 형성되지 않을 수 있다.Meanwhile, ends of the connection leads 710 adjacent to the semiconductor chip 760 may form a connection region C electrically connected to the semiconductor chip 760. The connection region C exposing the connection leads 710 from the heat dissipation leads 730 and the
그리고 상기 연결영역(C)에는 와이어본딩(170)을 형성하여 상기 반도체 칩(160)과 상기 연결리드들(710)을 전기적으로 연결할 수 있게 된다. In addition, a
상기와 같이 형성된 상기 반도체칩 패키지(70)는 상기 방열리드들(730)을 통해서 상기 반도체칩 패키지(70) 내부의 열을 외부로 방출할 수 있게 된다. 따라서 상기 반도체칩 패키지(70)의 평균온도(Junction temperature)를 저하시킬 수 있다.The
그리고 상기 반도체칩 패키지(70)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. And it is possible to improve the characteristics such as the refresh characteristics, operating speed characteristics, product life of the semiconductor product having the
도 9a 및 도 9b는 본 발명의 제5실시예에 따른 반도체칩 패키지의 평면도이고, 도 10은 도 9b의 IX-IX'에 따른 단면도이다. 여기서 제5실시예의 용이한 설명을 위해 제3실시예 도 5a 내지 도 6a를 인용하여 설명하며, 중복되는 구성요소는 생략하거나 간략히 설명하기로 한다. 그리고 제5실시예는 제3실시예의 구성요소에 동일하게 적용시킬 수 있으며, 실시예의 차이만을 기재하기로 한다. 9A and 9B are plan views of a semiconductor chip package according to a fifth embodiment of the present invention, and FIG. 10 is a cross-sectional view taken along line IX-IX 'of FIG. 9B. Here, the third embodiment will be described with reference to FIGS. 5A to 6A for easy description of the fifth embodiment, and overlapping components will be omitted or briefly described. The fifth embodiment can be equally applied to the components of the third embodiment, and only differences of the embodiments will be described.
도 9a 내지 도 10을 참조하면, 제 5실시예에 따른 반도체칩 패키지(90)에서 상기 연결리드들(910) 또는 더미리드들(920)은 소정의 간격으로 이격되어 배치되어 있다. 9A to 10, in the
이때, 상기 간격을 이격영역(K)으로 정의할 수 있고, 상기 이격영역(K)에 방열리드들(930)을 배치할 수 있다. 상기와 같이, 상기 리드프레임(905)의 이격된 공간을 활용하여 상기 연결리드들(910) 또는 상기 더미리드들(920) 사이에 상기 방열리드들(930)을 배치할 수 있다. In this case, the gap may be defined as the separation region K, and the heat dissipation leads 930 may be disposed in the separation region K. As described above, the heat dissipation leads 930 may be disposed between the connection leads 910 or the dummy leads 920 by using spaces spaced from the
그리고 상기 봉지재(150)에 인접하게 방열부재(990)를 배치시킬 수 있다. The
상기 방열리드들(930)은 상기 방열부재(990)가 형성된 방향으로 상기 봉지 재(150)를 관통시켜 돌출되도록 형성할 수 있다. 여기서 상기 방열리드들(930)은 상기 봉지재(150) 내부에 배치되는 내부방열리드들(933)이 형성될 수 있고, 상기 내부방열리드들(933) 상에 상기 봉지재(150) 외부로 돌출되는 외부방열리드들(935)이 형성될 수 있다. The heat dissipation leads 930 may be formed to protrude through the
상기 방열리드들(930)의 하부에는 접착부재(940)가 형성될 수 있다. 상기 접착부재(940)는 전기적으로 절연되며 열적으로 열 전달시키는 비전도성 테이프 또는 에폭시 중 적어도 하나를 포함하는 접착물질로 형성할 수 있다. An
상기 방열리드들(930)이 상기 이격영역(K)에 배치됨으로써 상기 접착부재(940)는 상기 내부방열리드들(933) 및 상기 반도체칩(160) 사이에 배치될 수 있다. 또한, 상기 접착부재(940)는 부착테이프(165)의 일부를 포함하게 형성될 수도 있다. Since the heat dissipation leads 930 are disposed in the separation region K, the
상기 방열리드들(930)에 상기 봉지재(150) 외부까지 돌출된 상기 외부방열리드들(935)의 돌출면이 상기 방열부재(990)에 접촉할 수 있다. 이에 따라 상기 방열리드들(930)을 통해서 상기 반도체칩 패키지(90) 내부의 열을 외부로 방출할 수 있게 된다. Protruding surfaces of the external heat dissipation leads 935 protruding from the heat dissipation leads 930 to the outside of the
이에 따라 상기 방열리드들(930)을 통해서 상기 반도체칩 패키지(90) 내부의 열을 외부로 방출할 수 있게 된다. Accordingly, heat inside the
따라서 상기 반도체칩 패키지(90)의 평균온도(Junction temperature)를 저하시킬 수 있다. 그리고 상기 반도체칩 패키지(90)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. Therefore, the average temperature of the
도 11a 및 도 11b는 본 발명의 제6실시예에 따른 반도체칩 패키지의 평면도들이고, 도 12a는 도 11b에 XI-XI'에 따른 단면도이고, 도 12b는 도 11b의 XII-XII'에 따른 단면도이다. 여기서 제6실시예의 용이한 설명을 위해 제3실시예 도 5a 내지 도 6a를 인용하여 설명하며, 중복되는 구성요소는 생략하거나 간략히 설명하기로 한다. 그리고 제6실시예는 제3실시예의 구성요소에 동일하게 적용시킬 수 있으며, 실시예의 차이만을 기재하기로 한다. 11A and 11B are plan views of a semiconductor chip package according to a sixth embodiment of the present invention, FIG. 12A is a cross-sectional view taken along line XI-XI 'in FIG. 11B, and FIG. 12B is a cross-sectional view taken along line XII-XII' in FIG. 11B. to be. Here, the third embodiment will be described with reference to FIGS. 5A to 6A for easy description of the sixth embodiment, and overlapping components will be omitted or briefly described. In addition, the sixth embodiment may be equally applicable to the components of the third embodiment, and only differences of the embodiments will be described.
도 11a 내지 12b를 참조하면, 제5실시예에 따른 반도체칩 패키지(100)는 상기 연결리드들(1110) 또는 상기 더미리드들(1120)은 소정의 간격으로 이격되어 배치되어 있다. 여기서 상기 간격을 이격영역(K)으로 정의할 수 있다.11A through 12B, in the
상기 연결리드들(1110), 상기 더미리드들(1120) 및 상기 이격영역(K)에 방열리드들(1130)을 배치시킬 수 있다. The heat dissipation leads 1130 may be disposed in the connection leads 1110, the dummy leads 1120, and the separation region K. FIG.
상기 방열리드들(1130)은 상기한 영역에 배치시키기 위해서 패널(Panel) 형상으로 마련할 수 있다. The heat dissipation leads 1130 may be provided in a panel shape in order to be disposed in the region.
상기 리드프레임(1105)의 중심영역에는 반도체칩(160)이 배치될 수 있고, 상기 반도체칩(160)을 봉지하는 상기 봉지재(150)는 상기 반도체칩(160)과 상기 연결리드들(1110) 및 상기 더미리드들(1120)의 일부를 커버할 수 있다. The
그리고 상기 봉지재(150)에 인접하게 방열부재(1190)를 배치시킬 수 있다. The
상기 방열리드들(1130)의 하부에는 접착부재(1140)가 형성될 수 있다. 상기 접착부재(1140)는 전기적으로 절연되며 열적으로 열 전달시키는 비전도성 테이프 또는 에폭시 중 적어도 하나를 포함하는 접착물질로 형성할 수 있다. An
여기서 상기 방열리드들(1130)이 상기 연결리드들(1110), 상기 더미리드들(1120), 상기 이격영역(K)에 방열리드들(1130)을 배치함에 따라 상기 연결리드들(1110)에 따른 단면도 및 상기 더미리드들(1120)을 따라 형성되는 단면도는 각각 도 12a, 도 12b와 같이 형성될 수 있다. The heat dissipation leads 1130 may be disposed on the connection leads 1110 as the heat dissipation leads 1130 are disposed on the connection leads 1110, the dummy leads 1120, and the separation region K. The cross-sectional view and the cross-sectional view formed along the dummy leads 1120 may be formed as shown in FIGS. 12A and 12B, respectively.
그리고, 상기 방열리드들(1130)은 상기 이격영역(K)에 배치됨으로써 도 10과 같이 형성될 수 있다. 여기서 상기 접착부재(1140)는 상기 방열리드들(1130) 및 상기 반도체칩(160) 사이에 배치될 수 있다. The heat dissipation leads 1130 may be formed as shown in FIG. 10 by being disposed in the separation region K. FIG. The
또한, 상기 접착부재(1140)는 부착테이프(165)의 일부를 포함하게 형성될 수도 있다. In addition, the
상기와 같이 형성된 상기 방열리드들(1130) 중에 상기 봉지재(150) 외부까지 돌출된 상기 외부방열리드들(1135)의 돌출면이 상기 방열부재(1190)에 접촉할 수 있다. 이에 따라 상기 방열리드들(1130)을 통해서 상기 반도체칩 패키지(100) 내부의 열을 외부로 방출할 수 있게 된다. 이에 따라 상기 방열리드들(1130)을 통해서 상기 반도체칩 패키지(100) 내부의 열을 외부로 방출할 수 있게 된다. Protruding surfaces of the outer heat dissipation leads 1135 protruding to the outside of the
따라서 상기 반도체칩 패키지(100)의 평균온도(Junction temperature)를 저하시킬 수 있다. 그리고 상기 반도체칩 패키지(100)를 구비하는 반도체 제품의 리프레쉬 특성, 작동속도 특성, 제품수명 등의 특성을 향상시킬 수 있다. Therefore, the average temperature of the
본 발명은 상술한 실시 예들에 한정되지 않고 본 발명의 사상 내에서 여러 가지의 다른 형태로 변형될 수 있다. 예를 들면, 본 발명은 반도체소자 및 그 제조방법에도 적용될 수 있다.The present invention is not limited to the above-described embodiments and can be modified in various other forms within the spirit of the present invention. For example, the present invention can be applied to a semiconductor device and a manufacturing method thereof.
도 1a 및 도 1b는 본 발명의 제1실시예에 따른 반도체 칩 패키지를 도시한 평면도들이다. 1A and 1B are plan views illustrating a semiconductor chip package according to a first embodiment of the present invention.
도 1c 및 도 1d는 본 발명의 제1실시예의 따른 더미리드들 및 방열리드들의 배치를 변형한 실시예를 도시한 평면도이다.1C and 1D are plan views illustrating an embodiment in which the arrangement of the dummy leads and the heat dissipation leads according to the first embodiment of the present invention is modified.
도 2a는 도 1b의 I-I'에 따른 단면도이다. FIG. 2A is a cross-sectional view taken along line II ′ of FIG. 1B.
도 2b는 도 1b의 II-II'에 따른 단면도이다. FIG. 2B is a cross-sectional view taken along line II-II ′ of FIG. 1B.
도 2c는 도 1d의 A-A'에 따른 단면도이다.2C is a cross-sectional view taken along the line AA ′ of FIG. 1D.
도 3a 및 도 3b는 본 발명의 제2실시예에 따른 반도체칩 패키지를 도시한 평면도들이다. 3A and 3B are plan views illustrating a semiconductor chip package according to a second embodiment of the present invention.
도 4a는 도 3b의 III-III'에 따른 단면도이다. 4A is a cross-sectional view taken along line III-III 'of FIG. 3B.
도 4b는 도 3b의 IV-IV'에 따른 단면도이다. 4B is a cross-sectional view taken along line IV-IV 'of FIG. 3B.
도 5a 및 도 5b는 본 발명의 제3실시예에 따른 반도체칩 패키지를 도시한 평면도들이고, 5A and 5B are plan views illustrating a semiconductor chip package according to a third embodiment of the present invention.
도 6a는 도 5b의 V-V'에 따른 단면도이다. FIG. 6A is a cross-sectional view taken along line VV ′ of FIG. 5B.
도 6b는 본 발명의 제3실시예에서 더미리드들 및 연결리드들의 배치를 변경시킨 실시예를 도시한 평면도이다. 6B is a plan view illustrating an embodiment in which the arrangement of the dummy leads and the connection leads is changed in the third embodiment of the present invention.
도 7a 및 도 7b는 본 발명의 제4실시예에 따른 반도체칩 패키지의 평면도들이다. 7A and 7B are plan views of a semiconductor chip package according to a fourth embodiment of the present invention.
도 8a는 도 7b의 VII-VII'에 따른 단면도이다. 8A is a cross-sectional view taken along VII-VII ′ of FIG. 7B.
도 8b은 도 7b에 따른 VIII-VIII'에 따른 단면도이다. 8B is a cross-sectional view taken along line VIII-VIII ′ according to FIG. 7B.
도 9a 및 도 9b는 본 발명의 제5실시예에 따른 반도체칩 패키지의 평면도이다. 9A and 9B are plan views of a semiconductor chip package according to a fifth embodiment of the present invention.
도 10은 도 9b의 IX-IX'에 따른 단면도이다.10 is a cross-sectional view taken along line IX-IX 'of FIG. 9B.
도 11a 및 도 11b는 본 발명의 제6실시예에 따른 반도체칩 패키지의 평면도들이다. 11A and 11B are plan views of a semiconductor chip package according to a sixth embodiment of the present invention.
도 12a는 도 11b에 XI-XI'에 따른 단면도이다. 12A is a cross-sectional view taken along the line XI-XI ′ in FIG. 11B.
도 12b는 도 11b의 XII-XII'에 따른 단면도이다.FIG. 12B is a cross-sectional view taken along line XII-XII ′ of FIG. 11B.
**도면의 주요부분에 대한 부호의 설명**** Description of the symbols for the main parts of the drawings **
110, 310, 510, 710, 910, 1110 : 연결리드들110, 310, 510, 710, 910, 1110: connecting leads
120, 320, 520, 720, 920, 1120 : 더미리드들120, 320, 520, 720, 920, 1120: dummy leads
130, 330, 530, 730, 930, 1130 : 방열리드들130, 330, 530, 730, 930, 1130: heat dissipation leads
140, 340, 540, 740, 940, 1140 : 접착부재140, 340, 540, 740, 940, 1140: adhesive member
190, 390, 590, 790, 990, 1190 : 방열부재190, 390, 590, 790, 990, 1190: heat dissipation member
150: 봉지재 160 : 반도체칩150: encapsulant 160: semiconductor chip
165 : 부착테이프 170 : 와이어본딩165: adhesive tape 170: wire bonding
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080101531A KR20100042394A (en) | 2008-10-16 | 2008-10-16 | Semiconductor chip package having the heat sink |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080101531A KR20100042394A (en) | 2008-10-16 | 2008-10-16 | Semiconductor chip package having the heat sink |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100042394A true KR20100042394A (en) | 2010-04-26 |
Family
ID=42217760
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080101531A KR20100042394A (en) | 2008-10-16 | 2008-10-16 | Semiconductor chip package having the heat sink |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20100042394A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200343168A1 (en) * | 2019-04-25 | 2020-10-29 | Stmicroelectronics, Inc. | Lead stabilization in semiconductor packages |
-
2008
- 2008-10-16 KR KR1020080101531A patent/KR20100042394A/en not_active Application Discontinuation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20200343168A1 (en) * | 2019-04-25 | 2020-10-29 | Stmicroelectronics, Inc. | Lead stabilization in semiconductor packages |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6566164B1 (en) | Exposed copper strap in a semiconductor package | |
US9177888B2 (en) | Electrically isolated power semiconductor package with optimized layout | |
US10056319B2 (en) | Power module package having patterned insulation metal substrate | |
JP5149178B2 (en) | Packaged integrated circuits with enhanced heat dissipation | |
US7829995B2 (en) | Semiconductor device and method of fabrication | |
USRE42653E1 (en) | Semiconductor package with heat dissipating structure | |
US9484282B2 (en) | Resin-sealed semiconductor device | |
US8723304B2 (en) | Semiconductor package and methods of fabricating the same | |
US5067005A (en) | Semiconductor device | |
US20070290328A1 (en) | Light emitting diode module | |
US20140103505A1 (en) | Die down integrated circuit package with integrated heat spreader and leads | |
US6614660B1 (en) | Thermally enhanced IC chip package | |
US5939781A (en) | Thermally enhanced integrated circuit packaging system | |
US20170243803A1 (en) | Thermally enhanced semiconductor assembly with three dimensional integration and method of making the same | |
JP2019071412A (en) | Chip package | |
KR101706825B1 (en) | Semiconductor Package | |
KR101823805B1 (en) | Power semiconductor device | |
KR101064098B1 (en) | Light emitting device package and manufacturing method thereof | |
JP5172290B2 (en) | Semiconductor device | |
US11257784B2 (en) | Semiconductor package | |
US9865531B2 (en) | Power module package having patterned insulation metal substrate | |
KR20100042394A (en) | Semiconductor chip package having the heat sink | |
US20010040300A1 (en) | Semiconductor package with heat dissipation opening | |
KR102016019B1 (en) | High thermal conductivity semiconductor package | |
US20060145312A1 (en) | Dual flat non-leaded semiconductor package |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |