KR20100041784A - 픽셀 대 픽셀 복사기 장치, 시스템 및 방법 - Google Patents

픽셀 대 픽셀 복사기 장치, 시스템 및 방법 Download PDF

Info

Publication number
KR20100041784A
KR20100041784A KR1020107001777A KR20107001777A KR20100041784A KR 20100041784 A KR20100041784 A KR 20100041784A KR 1020107001777 A KR1020107001777 A KR 1020107001777A KR 20107001777 A KR20107001777 A KR 20107001777A KR 20100041784 A KR20100041784 A KR 20100041784A
Authority
KR
South Korea
Prior art keywords
pixels
charge
reference voltage
pixel
gate
Prior art date
Application number
KR1020107001777A
Other languages
English (en)
Other versions
KR101430786B1 (ko
Inventor
로저 패니캐씨
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20100041784A publication Critical patent/KR20100041784A/ko
Application granted granted Critical
Publication of KR101430786B1 publication Critical patent/KR101430786B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/684—Vibration or motion blur correction performed by controlling the image sensor readout, e.g. by controlling the integration time
    • H04N23/6842—Vibration or motion blur correction performed by controlling the image sensor readout, e.g. by controlling the integration time by controlling the scanning position, e.g. windowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H04N23/68—Control of cameras or camera modules for stable pick-up of the scene, e.g. compensating for camera body vibrations
    • H04N23/682—Vibration or motion blur correction
    • H04N23/684—Vibration or motion blur correction performed by controlling the image sensor readout, e.g. by controlling the integration time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/46—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by combining or binning pixels
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

픽셀 전하를 복사하여, 이미징 디바이스의 노출 시간 동안에 이미징 어레이 내의 이미지 피사체 시프트를 보상하도록 방법, 장치 및 시스템이 동작할 수 있다. 액티비티들은 동일 픽셀 어레이 내의 하나 이상의 소스 픽셀에서 하나 이상의 버퍼 픽셀로 전하를 전달하고, 이미지 통합 시간의 종료 전에 전하를 동일 픽셀 어레이 내의 목적 픽셀들에 복사하는 것을 포함할 수 있다. 전하 전달은 단일 다이 상의 둘 이상의 어레이로부터의 전하 전달을 포함할 수 있다. 추가 액티비티들은 이미지 통합 시간의 종료 전에 하나 이상의 소스 픽셀에서 하나 이상의 목적 픽셀로 여러 번 전하를 전달하는 것을 포함할 수 있다.

Description

픽셀 대 픽셀 복사기 장치, 시스템 및 방법{PIXEL TO PIXEL COPIER APPARATUS, SYSTEMS, AND METHODS}
<관련 출원>
본 특허 출원은 본 명세서에 참고 문헌으로 포함되는, 2007년 6월 27일자로 출원된 미국 출원 번호 11/769,517로부터 우선권의 이익을 주장한다.
<기술 분야>
본 발명은 일반적으로 이미징 디바이스의 노출 시간 동안에 이미지 시프트를 보상하기 위해 픽셀 대 픽셀 전하 복사를 행하는 장치, 시스템 및 방법을 포함하는 이미징 디바이스들에 관한 것이다.
전하 결합 디바이스(CCD), 포토다이오드 어레이, 전하 주입 디바이스 및 하이브리드 초점면 어레이를 포함하는 상이한 타입의 반도체 기반 이미저들이 존재한다. CCD 기술은 작은 픽셀 크기(높은 해상도)를 갖는 큰 어레이 크기를 제공하므로, 공간이 귀한 이미징 응용들에 적합하다. 그러나, 일부 응용들에서, CCD 이미저들은 방사선에 손상되기 쉽고, 이미지 얼룩을 피하기 위해 양호한 차광을 필요로 하고, 비교적 높은 전력 소비를 나타내며, CMOS 가공과 통합하기 어렵다. 대조적으로, 상보형 금속-산화물-반도체(CMOS) 이미저는 저전압 동작 및 저전력 소비를 나타내면서, 비교적 낮은 제조 비용 및 기존 CMOS 제어 논리 및 이미지 가공과의 호환성을 제공할 수 있다. 게다가, CMOS 이미저들은 이미지 획득 동안에 픽셀 대 픽셀 전달 동작을 이용하지 않고도 이미지 데이터에 대한 랜덤 액세스를 제공할 수도 있다.
CMOS 이미징 디바이스는 픽셀 셀들의 어레이를 포함하며, 각각의 픽셀 셀은 기판 위의 포토게이트, 포토컨덕터 또는 포토다이오드와 같은 포토센서를 포함할 수 있다. 포토센서는 통합 기간을 통해 수신 광의 함수로서 전하를 축적하는 데 사용된다. 각각의 픽셀 셀은 출력 트랜지스터의 게이트에 접속되는 플로팅 확산 노드와 같은 감지 노드와 함께 기판에 형성되는 출력 전계 효과 트랜지스터(FET)를 포함하는 판독 회로를 더 포함할 수 있다. 이미저는 기판의 기초부로부터의 전하를 감지 노드로 전송하기 위한 추가 트랜지스터, 및 감지 노드를 전하 전송 이전의 지정된 전하 레벨로 리셋하기 위한 트랜지스터를 포함할 수 있다.
이미지 획득 시간(예컨대, 노출 시간) 동안의 이동 피사체로부터의 이미지 얼룩(blur)은 이미징되는 피사체를 CMOS 이미저를 이용하여 추적하거나, CMOS 이미지 센서를 더 높은 속도로 판독함으로써 해결될 수 있다. 이미지 센서들을 더 높은 속도로 판독하는 것은 종종, 디지털화되는 이미지의 다수 프레임을 외부 메모리에 저장하기 위한 상응하는 용량의 증가와 더불어 더 높은 속도의 처리를 이용하는 것으로 바뀐다. 따라서, 이미지 데이터를 이미지 센서들 내에서 그리고 이미지 센서들에 의해 처리할 수 있는 속도를 향상시키도록 동작하는 장치, 시스템 및 방법이 필요하다.
도 1은 본 발명의 다양한 실시예에 따른 CMOS 이미저 회로이다.
도 2는 본 발명의 다양한 실시예에 따른 주입 능력을 포함하는 CMOS 이미저 회로이다.
도 3은 본 발명의 다양한 실시예에 따른, 통합 시간의 종료 이전에 이미지의 이동을 나타내는, 한 세트의 버퍼 픽셀들을 갖는 픽셀들의 어레이이다.
도 4는 본 발명의 다양한 실시예에 따른, 소스 픽셀에서 버퍼 픽셀로의 데이터 전달을 나타내는, CMOS 이미저 및 분산 증폭기를 이용하는 전하 복사 회로의 개략도이다.
도 5는 본 발명의 다양한 실시예에 따른, 버퍼 픽셀에서 목적 픽셀로의 기준 매칭을 나타내는, CMOS 이미저 및 분산 증폭기를 이용하는 전하 복사 회로의 개략도이다.
도 6은 본 발명의 다양한 실시예에 따른, 기준 매칭이 발생한 후에 버퍼 픽셀에서 목적 픽셀로의 데이터 전달을 나타내는, CMOS 이미저 및 분산 증폭기를 이용하는 전하 복사 회로의 개략도이다.
도 7은 본 발명의 일 실시예에 따른, 이미지 디바이스 픽셀 어레이 내의 픽셀 전하 복사의 방법을 나타내는 흐름도이다.
도 8은 본 발명의 다양한 실시예에 따른 시스템의 블록도이다.
개시되는 실시예들 중 일부는 이미징 디바이스의 노출 시간 동안에 이미징 어레이 내의 이미지 피사체 시프트를 보상하기 위한 픽셀 대 픽셀 복사를 위한 방법을 제공한다. 본 명세서에서 사용될 때 "픽셀"이라는 용어는 광 변환 디바이스 또는 광 센서 및 광 변환 디바이스에 의해 감지되는 전자기 방사선으로부터 전기 신호를 처리하기 위한 트랜지스터들을 포함하는 광-요소 단위 셀을 지칭한다. 일 실시예에서, 행들 및 열들 내에 배열되는 이미지 센서들의 어레이는 픽셀들의 시작 행, 즉 소스 픽셀들에서 임시 저장 픽셀들의 행, 즉 버퍼 픽셀들로 전하를 복사할 수 있다. 이어서, 버퍼 픽셀들 내에 저장된 전하는 픽셀들의 종료 행, 즉 목적 픽셀들로 복사된다. 픽셀 대 픽셀 전하 복사는 노출 시간 동안에 이미지 피사체의 이동과 연관된 이미지 얼룩을 줄이는 데 유용할 수 있는 이미지 어레이의 아날로그 도메인 내의 이미지 데이터의 재등록을 가능하게 한다.
어레이로부터 정보를 판독하기 전에 픽셀 어레이 내의 감지 능력을 이용하는 다수의 응용들이 존재한다. 그 예는 움직임 감지(예컨대, 카메라 또는 카메라 지터의 시야 내의 피사체 이동), 자동 노출 및 자동 백색 균형화를 포함한다. 노출(또는 통합) 시간의 종료 전에 이미지 움직임을 검출하는 능력은 조명 조건들을 결정하는 것에 더하여 이미지 얼룩을 줄이거나 제거할 수 있다. 얼룩을 줄이는 한 가지 방법은 노출 동안에 내장 회로를 이용하여 이미저를 피사체에 고정시키는 CMOS 이미지 센서들의 사용을 통하는 것이다. 또한, 단일 다이 상의 다수의 칼라 어레이와 같은 단일 다이 상의 둘 이상의 어레이 사이에 전하 전달이 발생할 수 있다. 그러한 예에서는, 센서들의 행들을 순차적으로 복사하여, 목적 센서 데이터의 겹쳐 쓰기를 방지할 수 있다.
CMOS 이미징 디바이스에는, 다음 기능들, 즉 (1) 광자-전하 변환, (2) 이미지 전하의 축적, (3) 전하 증폭 기능을 갖는 감지 노드로의 전하 전달, (4) 감지 노드로의 전하 전달 이전의 감지 노드의 공지 상태로의 리셋, (5) 픽셀 판독의 선택 및 (6) 픽셀 전하를 나타내는 신호의 출력 및 증폭을 제공할 수 있는 픽셀 셀의 소정의 액티브 요소들이 존재한다. 광자 전하는 최초 전하 축적 영역에서 감지 노드로 전달될 때 증폭될 수 있다.
도 1은 본 발명의 다양한 실시예에 따른 CMOS 이미저 회로이다. 도시된 픽셀 타입은 종종 4 트랜지스터(4T) CMOS 이미저 픽셀(100)이라고 한다. 픽셀(100)은 광 센서(102)(예를 들어, 광 다이오드), 전달 트랜지스터(104), 플로팅 확산 영역(FD), 리셋 트랜지스터(106), 소스 팔로워(108) 및 행 선택 트랜지스터(110)를 포함한다. 광 센서(102)는 전달 트랜지스터(104)가 전달 게이트 제어 신호(TX)에 의해 활성화될 때 전달 트랜지스터(104)에 의해 감지 노드 또는 플로팅 확산 영역(FD)에 접속된다. 리셋 트랜지스터(106)는 플로팅 확산 영역(FD)과 어레이 픽셀 전원 전압(Vaa _ pix) 사이에 접속되고, 리셋 게이트 제어 신호(RST)에 의해 활성화된다.
소스 팔로워 트랜지스터(108)의 게이트는 플로팅 확산 영역(FD)에 접속된다. 소스 팔로워 트랜지스터(108)의 소스는 어레이 픽셀 전원 전압(Vaa _ pix)에 접속되고, 그의 드레인은 행 선택 트랜지스터(110)의 소스에 접속된다.
소스 팔로워(108)는 플로팅 확산 영역(FD)에 저장된 전하를 전기 출력 전압 신호(Vout)로 변환한다. 행 선택 트랜지스터(110)는 행 선택 신호(SEL)에 의해 제어되어, 소스 플로워 트랜지스터(108) 및 Vout을 픽셀 어레이의 열 라인(112)에 접속할 수 있다. 행 선택 신호(SEL)는 주어진 시간에 어느 픽셀들이 활성일 것인지를 식별하는 데 사용된다. 이러한 방식으로, 통합 시간 동안에 이미지 시프트에 의해 영향을 받은 픽셀들만이 전하 전달을 경험하며, 따라서 시스템 내에서의 시간 및 불필요한 전달 잡음 양자를 줄일 수 있다.
도 1에 도시된 이미저는 단일 픽셀을 예시하지만, 다양한 실시예에서는 행들 및 열들 내에 배열된 많은 픽셀들의 어레이가 존재하며, 어레이의 픽셀들은 행 및 열 선택 회로를 이용하여 액세스된다는 것을 이해해야 한다. 일부 실시예들에 따르면, 광 센서(102)와 전달 트랜지스터(104) 사이에 저장 게이트 트랜지스터가 또한 배치될 수 있으며, 저장 게이트 트랜지스터는 전하 복사 동작 이전에 광 센서(102)에 대한 저장을 제공하여, 광 센서(102)가 새로운 이미지 획득을 위해 더 빠르게 이용될 수 있게 한다.
도 2는 본 발명의 다양한 실시예에 따른 주입 능력을 포함하는 CMOS 이미저 회로이다. 픽셀(200)은 광 센서(202)(예컨대, 광 다이오드), 전달 트랜지스터(204), 플로팅 확산 영역(FD), 리셋 트랜지스터(206), 소스 팔로워(208) 및 행 선택 트랜지스터(210)를 포함한다. 광 센서(202)는 또한, 커패시터(214)를 통해 하나 이상의 버퍼 픽셀의 플로팅 확산 영역(FD) 감지 노드 상의 전압을 현재 픽셀의 플로팅 확산 영역(FD)에 등화하는 데 사용될 수 있는 주입 트랜지스터(212)에 의해 플로팅 확산 영역(FD)에 접속된다. 주입 트랜지스터(212)의 게이트는 (Set_Bias) 제어 신호를 이용하여 바이어스 트랜지스터(216)에 의해 결정되는 바와 같은 둘 이상의 버퍼 픽셀의 플로팅 확산 영역(FD) 감지 노드들을 등화하도록 구성되는 분산 증폭기에 의해 제어된다. 추가된 커패시터(214) 없이도 유사한 결과가 얻어질 수 있지만, 후술하는 바와 같이 잡음에 더 취약해질 수 있다.
일 실시예에 따르면, 도 2의 픽셀 구성은 어레이 내의 픽셀들의 시작 행에서 동일 픽셀 어레이 내에 위치하는 픽셀들의 버퍼 행, 즉 버퍼 픽셀들로 전하를 복사할 수 있다. 이어서, 버퍼 픽셀들에 저장된 전하는 픽셀들의 목적 행으로 전달될 수 있다. 다양한 실시예에 따르면, 저장된 전하는 신호 전압과 같은 취득된 데이터, 또는 제로 신호 기준을 제공하기 위한 기준 전압을 나타낼 수 있다. 다양한 실시예에 따르면, 전하 전달 동안, 저장된 전하는 결합된 신호 전압 및 기준 전압을 포함할 수 있다.
픽셀들(200)을 이용하여 구성된 어레이는 증폭기 전류 소스들 및 부하들을 지원하기 위한 추가 회로를 동반하는 목적 픽셀들 및 버퍼 픽셀들 내의 소스 팔로워들로 구성되는 분산 증폭기를 포함할 수 있다. 픽셀들의 버퍼 행에서 픽셀들의 목적 행으로의 전하 복사 동작을 수행하는 한 가지 방법은 분산 증폭기에 의해 제어되는 바와 같은 추가 주입 트랜지스터를 이용하여 픽셀들의 플로팅 확산 영역들(FD)로부터 전하를 감하는 단계를 포함한다. 잡음 감소가 고려되어야 하며, 이는 적은 양의 전하를 검출할 때 더 문제가 될 수 있다. 잡음을 고려하는 데이터 전달 속도를 선택하는 한 가지 방법은 픽셀 복사 동작 잡음을 신호 체인 판독 잡음(예컨대, 샘플/홀드, 이득, ADC) 아래로 유지하는 것이다.
도 3은 본 발명의 다양한 실시예에 따른, 한 세트의 버퍼 픽셀들(302)을 구비하는 픽셀들의 어레이(300)이며, 통합 시간 이전에 어레이(300) 내의 이미지의 이동을 나타낸다. 이 예에서, 어레이(300)는 (예컨대, 도 1 및 2의 픽셀들(100, 200) 각각과 유사하거나 동일한) 픽셀들의 행들 및 열들로서 구성된다. 액티브 픽셀들(308)의 상부는 이미지 취득의 통합 시간 동안에 이미지가 취득될 수 있는 영역을 포함한다. 버퍼 픽셀들(302)의 하부는 통합 시간의 종료 전에 이미지가 어레이(300) 내의 위치를 변경할 때 발생하는 임시 픽셀 데이터 시프트 동작들에 사용될 수 있는 전용 픽셀들을 포함한다.
일부 예들에서, 제1 위치 이미지(314)는 통합 시간 동안에 제2 위치 이미지(316)로 시프트된다. 이 단순한 도면에서, 제1 위치 픽셀 행(312)은 이미지 시프트 전의 제1 위치 이미지(314)의 하부를 나타내는 데이터를 포함한다. 움직임 감지라고도 하는 이미지 시프트가 감지될 때, 제1 위치 픽셀 행(312) 내의 데이터는 버퍼 픽셀들로 전달된 후에 제2 위치 픽셀 행(310) 내에 재배치될 수 있다. 이러한 프로세스는 이미지 시프트에 의해 영향을 받은 어레이(300) 내의 각각의 픽셀에 대해 반복될 수 있다. 이러한 프로세스는 통합 시간의 종료 이전에 여러 번 반복될 수 있다.
본 발명에 일 실시예에 따른, 여기에 설명되는 전하 복사 동작을 이용할 수 있는 시스템의 일례는 픽셀들의 어레이 및 움직임 감지 능력(예컨대, 자이로스코프, 가속도계 또는 기타 외부 움직임 센서)을 구비하는 디지털 카메라를 포함한다. 대안으로, 움직임 감지는, 계류중이고 일반 양도된, 2006년 1월 13일자로 출원된 "METHOD AND APPARATUS PROVIDING PIXEL STORAGE GATE CHARGE SENSING FOR ELECTRONIC STABILIZATION IN IMAGERS"라는 제목의 미국 특허 출원 번호 11/331,121에 설명되어 있는 바와 같은 특수화된 센서 움직임 검출 회로들을 이용하여 제공될 수 있는데, 이 특허 출원은 이미저용 장면 감지 기술의 설명을 포함하는 그 전체 내용이 본 명세서에 참고로 포함된다.
도 4는 본 발명의 다양한 실시예에 따른, 소스 픽셀에서 버퍼 픽셀로의 데이터 전달을 나타내는, CMOS 이미저 및 분산 증폭기를 이용하는 전하 복사 회로(400)의 개략도이다. 이미지 시프트가 내부적으로 또는 외부적으로 감지된 때, 원하지 않는 바이어스 또는 다른 부정확의 소스들을 줄이기 위해, 버퍼 픽셀들의 기준은 소스 픽셀들의 기준과 매칭될 수 있다. 분산 증폭기(420)는 시작 광 센서(422)와 버퍼 광 센서(402) 사이에 기준 전하 레벨 또는 기준 전압을 설정할 수 있다. 이것은 주입 트랜지스터(412)의 게이트에 전압(Vbias)(416)을 인가하면서 리셋 트랜지스터(406)를 활성화하여 버퍼 노드(FDY)에서 시작 노드(FD1)로 플로팅 확산 영역(FD) 전압을 전달함으로써 달성될 수 있다. 소정 예들에서, 전압(Vbias)(416)은 약 0.5DVC이며, (리셋 기준 레벨로 설정되는) 분산 증폭기(420) 출력에 의해 구동되는 커패시터(414)에 결합된다. 리셋 모드 동안, 시작 광 센서(422) 상의 전하는 디스에이블된 전달 트랜지스터(404)에 의해 플로팅 확산 영역(FD) 노드로부터 격리될 수 있다. 옵션인 저장 게이트 트랜지스터(403)가 또한 도시되어 있는데, 이는 시작 광 센서(422) 내에 있는 전하에 대한 임시 저장소로서 사용될 수 있다. 저장 게이트 트랜지스터(403)가 사용되는 경우에, 시작 광 센서(422)는 그의 전하가 저장 게이트 트랜지스터(403)로 전달된 후에 전하 저장에 이용 가능하게 될 수 있다. 이러한 동작들은 소스 및 목적(예컨대, 버퍼) 영역들 내의 각각의 버퍼에 대해 수행될 수 있다. 소정 예들에서, 복사 동작 이전에 버퍼 광 센서(402)를 전자들로 채우기 위하여 스위치가 버퍼 광 센서(402)를 접지에 접속할 수 있다.
기준 전하가 어레이의 소스 픽셀들과 버퍼 픽셀들 사이에서 매칭된 후에, 소스 픽셀 데이터가 적어도 하나의 소스 픽셀에서 적어도 하나의 버퍼 픽셀로 전달될 수 있다. 이를 달성하는 한 가지 방법은 리셋 트랜지스터(406)를 디스에이블시키고, 전달 트랜지스터(404)를 인에이블시키며, 전압(Vbias)(416)을 디스에이블시켜 소스 데이터가 어레이 내에서 전달되는 것을 허가하는 것이다. 이러한 동작이 이루어질 때, 주입 트랜지스터(412)의 게이트는 전자들로 충분히 채워진 광 센서(402)로부터 노드(FDY)로 전하를 전달함으로써 시작 노드(FD1)로 전달되는 전하를 추적하기에 충분한 전위로 상승할 것이다. 커패시터(414)는 그의 게이트 임계치 이상일 수 있는 주입 트랜지스터(412) 전압에 더하여 분산 증폭기(420) 출력의 직류(DC) 레벨로부터 분리될 수 있다. 분산 증폭기(420)의 출력은 반전되고 있으므로, 소정의 전하가 버퍼 노드(FDY)로 전달될 수 있다. 전달이 완료된 때, 전달 트랜지스터(404)는 임의의 잔여 전하를 방출하면서 디스에이블될 수 있다. 이어서, 플로팅 노드들이 더 많은 전하를 수신하는 것을 방지하기 위하여 전압(Vbias)(416)이 디스에이블된다.
적어도 하나의 버퍼 픽셀로의 소스 픽셀 데이터 전달의 완료시, 목적 픽셀의 기준 또는 최종 픽셀 위치는 데이터 전달 이전에 설정될 수 있다. 도 5는 본 발명의 다양한 실시예에 따른, 버퍼 픽셀에서 목적 픽셀로의 기준 매칭을 나타내는, CMOS 이미저 및 분산 증폭기를 이용하는 전하 복사 회로(500)의 개략도이다. 분산 증폭기(520)는 버퍼 노드(FDY)와 목적 노드(FD2) 사이에 기준 전하 레벨을 설정할 수 있다. 이것은 주입 트랜지스터(512)의 게이트에 전압(Vbias)(416)을 인가하면서 리셋 트랜지스터(506)를 활성화하여 버퍼 노드(FDY)에서 목적 노드(FD2)로 플로팅 확산 영역(FD) 전압을 전달함으로써 달성될 수 있다. 이것은 도 4에 도시된 바와 같이 시작 광 센서(422)와 버퍼 광 센서(402) 사이에 기준 전하 레벨을 설정하는 데 사용된 것과 동일한 절차일 수 있다.
대안으로, 버퍼 픽셀에 저장된 전하는 버퍼 픽셀 상의 기준 전압의 재설정 전에 목적 픽셀로 복사될 신호 전압 및 기준 전압 양자를 포함할 수 있다. 이러한 동작이 이루어진 후, 버퍼 픽셀 상에 남아 있는 저장된 전하는 기준 전압만으로 구성될 수 있다. 목적 노드(FD2) 상의 전위는 리셋 전압 레벨보다 버퍼 광 센서의 신호 레벨만큼 작은 레벨과 대략 동일할 수 있다. 커패시터(514)는 증폭기(520)에 대해 플로팅 상태로 유지된다. 목적 픽셀 상에서 기준이 설정되면, 버퍼 픽셀 데이터가 적어도 하나의 버퍼 픽셀에서 적어도 하나의 목적 픽셀로 전달될 수 있다.
도 6은 본 발명의 다양한 실시예에 따른, 기준 매칭이 발생한 후에 버퍼 픽셀에서 목적 픽셀로의 데이터 전달을 나타내는, CMOS 이미저 및 분산 증폭기를 이용하는 전하 복사 회로(600)의 개략도이다. 버퍼 픽셀에서 목적 픽셀로의 데이터 전달을 달성하는 한 가지 방법은 노드(FDY)를 공지 기준 레벨로 다시 설정하는 것이다. 이러한 동작이 이루어질 때, 주입 트랜지스터(612)의 게이트는 분산 증폭기(620) 상에서 목적 노드(FD2)로부터 전달되는 전하를 추적하기에 충분한 전위로 상승할 수 있다. 주입 트랜지스터(613) 및 주입 전하 트랜지스터(612)의 조합을 포함하는 전하 우물(615)은 버퍼 노드(FDY)에서 목적 노드(FD2)로의 전하 전달을 지원하도록 전자들을 끌어당기는 데 사용될 수 있다. 이것은 전압(Vbias)(617)을 디스에이블시켜, 소스 데이터가 어레이 내에서 전달되는 것을 가능하게 한다. 이러한 동작이 발생할 때, 주입 트랜지스터(612)의 게이트는 분산 증폭기(620) 상에서 목적 노드(FD2)로 전달되는 전하를 추적하는 데 충분한 전위로 상승할 수 있다. 주입 트랜지스터(613)는 약 -0.3VDC 내지 약 +2.8VDC 범위의 게이트 전압을 가질 수 있다. 커패시터(614)는 도 4의 커패시터(414)와 동등할 수 있으며, DC 레벨을 분리하는 데 사용될 수 있다. 주입 트랜지스터(613)의 게이트는 전달되는 전하에 대한 감도를 향상시키기 위해 그의 임계치에 가깝게 설정될 수 있다. 결과적인 저장된 전하는 버퍼 픽셀로부터 복사된, 조합된 신호 전압과 기준 전압 간의 차이 및 재설정된 기준 전압으로 구성될 수 있다. 따라서, 최종 신호 전압이 목적 픽셀 상에 유지될 수 있다. 버퍼 노드(FDY)의 전위는 목적 노드(FD2)보다 높을 수 있으며, 목적 노드(FD2)를 풀업시킬 수 있다.
픽셀 전하 복사의 프로세스는 행 단위로 발생할 수 있으며, 3 내지 4 밀리초(ms) 내에 천 개의 픽셀 행을 처리하기 위해 3 내지 4 마이크로초(μs) 내에 발생할 수 있다. 약 200-500ms의 노출 시간의 예에서, 전하 복사 동작은 노출 시간 동안에 4 내지 10번 발생할 수 있다. 전하 복사 동작을 위한 시간을 줄이는 것은 (통합 시간 내의) 가장 긴 기간 동안 목적 픽셀 내에 관심 있는 전하 신호를 유지함으로써 이미지 얼룩 제거를 도울 수 있다. 예컨대, 피사체의 시프트가 없는 이미지 통합 시간 동안, 전하 신호는 목적 픽셀들에서 시작하고 끝나며, 이미지 얼룩은 문제가 되지 않을 수 있다. 대안으로, 피사체가 이미지 통합 시간 동안 계속 시프트될 때, 전하 신호는 여러 번 이동할 수 있으며, 목적 픽셀에 도달하는 시간 동안에 이미지 얼룩을 줄이기 위해 전하 전달이 빠르게 이루어져야 한다.
전술한 바와 같은 저장 게이트를 포함하는 이미지 디바이스들 내에서 픽셀에서 픽셀로 전하를 전달하는 방법들은 반도체 기반 이미저, 광 다이오드 어레이 및 전하 주입 디바이스와 같은 다양한 전자 디바이스를 이용하여 구현될 수 있다. 또한, 프로세서, 메모리 및 에너지 소스를 구비하는 디지털 카메라를 포함하는, 여기에 설명되는 장치들 및 방법들을 이용하는 전자 디바이스들의 일부 실시예가 구현될 수 있다.
도 7은 본 발명의 일 실시예에 따른, 이미지 디바이스 픽셀 어레이 내의 픽셀 전하 복사의 방법을 나타내는 흐름도이다. 블록 700에서, 픽셀들의 어레이 중 적어도 하나의 픽셀 내에서 내부 또는 외부 시프트 또는 움직임 감지 디바이스에 의해 공급되는 것과 같은 이미지 시프트의 지시가 프로세서에 의해 수신된다. 일 실시예에서, 픽셀 어레이는 CMOS 이미징 디바이스의 적어도 일부를 형성한다. 따라서, 이미지 시프트의 지시는 이미징 디바이스 내에서도 발생할 수 있다. 블록 705에서, 리셋 모드가 인에이블되고, 이미지 시프트 전에 저장 전하를 갖고 있는 하나 이상의 픽셀과 같은 하나 이상의 제1 픽셀에 기준 전압이 인가된다. 공지 기준 전압으로 시작하는 것은 이미지 캡처와 관련된 임의의 추가 전하가 후속 단계에서 분리되는 것을 허가할 수 있다. 낮은 잡음 레벨을 유지하기 위하여, 도 4의 분산 증폭기(420)와 같은 분산 증폭기는 높은 대역폭을 위해 설계될 수 있으며, 낮은 대역폭의 리셋 스위치에 결합될 수 있다. 블록 710에서, 리셋 모드가 계속 인에이블될 수 있고, 하나 이상의 제1 픽셀에서 하나 이상의 버퍼 픽셀로 기준 전압이 전달되는 동안에 하나 이상의 제2 픽셀 상에 저장된 전하를 분리하기 위하여 바이어스 전압(Vbias)이 하나 이상의 제2 픽셀(예컨대, 버퍼 픽셀)의 주입 트랜지스터 게이트에 인가될 수 있다. Vbias로부터 분산 증폭기를 분리하기 위하여 커패시터가 사용될 수 있다. 일 실시예에서, 커패시터는 펨토패럿 범위(예컨대, 약 10-15 패럿)의 값을 갖도록 선택될 수 있다. 추가되는 커패시터는 옵션이며, 개선된 신호 대 잡음비를 제공할 수 있다. 기준 전압 전달의 완료시, 저장 전하 전달 바로 전에 잔여 잡음의 제거를 허가하기 위해 리셋 모드가 디스에이블될 수 있다. 도 4에 도시된 저장 게이트(403)와 같은 저장 게이트 트랜지스터들이 사용되는 경우, 이것은 또한 후속 사용을 위해 시작 광 센서를 자유롭게 하기 위해 시작 광 센서에서 저장 게이트로 전하를 전달할 시기일 수 있다.
블록 715에서, 리셋 모드가 디스에이블될 수 있고, 전압(Vbias)이 디스에이블되는 동안, 전달 트랜지스터가 인에이블될 수 있다. 이어서, 시작 광 센서에서 시작 노드(FD1)로 전하가 전달되는 동안, 버퍼 광 센서에서 버퍼 노드(FDY)로 전하가 전달될 수 있다. 저장 게이트 트랜지스터가 사용되는 경우, 저장 게이트 트랜지스터는 이 시기에 디스에이블될 수 있다. 이어서, 시작 노드(FD1) 상의 전압이 분산 증폭기의 반전 입력에서 감소할 수 있고, 이어서 증폭기 출력이 증가하기 시작하여, 버퍼 노드(FDY)가 시작 노드(FD1)와 매칭될 때까지 주입 트랜지스터 게이트를 더 높이 구동하며, 이어서 분산 증폭기 출력이 낮아지기 시작한다.
720에서, 분산 증폭기의 출력은 주입 트랜지스터 게이트 트립 임계치 아래로 떨어지며, 이어서 주입 트랜지스터가 디스에이블되어 전하 전달이 완료될 수 있다. 이어서, 임의의 잔여 전하가 방출되며, 이어서 전달 트랜지스터가 디스에이블될 수 있다. 이어서, 725에서, 전압(Vbias)을 인가하여 주입 트랜지스터를 그의 게이트 임계치 아래로 더 구동할 수 있으며, 따라서 임의의 플로팅 노드들이 불안정 상태를 유발하는 것을 방지할 수 있다. 730에서, 신호 전압들과 결합된 버퍼 광 센서들의 기준 전압이 목적 광 센서들로 복사된다. 735에서, 기준 전압이 버퍼 광 센서들에 인가된 후, 목적 광 센서들로 복사되며, 결과적인 최종 신호 전압은 신호 전압과 결합된 기준 전압과 기준 전압 간의 차이를 취함으로써 결정된다. 740에서, 전하 전달이 완료되며, 다른 시프트가 발생하였고, 이미지 취득을 위한 통합 시간이 아직 종료되지 않은 경우에, 블록들 700 내지 735를 포함하는 프로세스가 반복될 수 있다.
도 8은 본 발명의 다양한 실시예에 따른 시스템(800)의 블록도이다. 시스템(800)은 도 1의 이미저 픽셀(100)과 유사하거나 동일한 하나 이상의 픽셀을 갖는 이미징 평면(826)과 같은 하나 이상의 장치를 포함할 수 있다. 일부 실시예들에서, 시스템(800)은 디스플레이(818)에 결합되는 프로세서(816)를 포함할 수 있으며, 디스플레이(818)는 프로세서(816)에 의해 처리되는 데이터를 표시한다. 시스템은 또한 프로세서(816)에 의해 처리되는 데이터를 송수신하기 위한 무선 송수신기(820)(예컨대, 셀룰러 전화 송수신기)를 포함할 수 있다.
장치(800)에 포함된 메모리 시스템(들)은 프로세서(816)에 결합되는 동적 랜덤 액세스 메모리(DRAM)(836) 및 비휘발성 플래시 메모리(840)를 포함할 수 있다. 다양한 실시예에서, 시스템(800)은 프로세서(816)에 결합되는 렌즈(824) 및 이미징 평면(826)을 포함하는 카메라(822)를 포함할 수 있다. 이미징 평면(826)은 렌즈(824)에 의해 캡처되는 광선들(828)을 수신하는 데 사용될 수 있다. 렌즈(824)에 의해 캡쳐되는 이미지들은 DRAM(836) 및 플래시 메모리(840)에 저장될 수 있다. 렌즈(824)는 넓은 시야를 비교적 작은 이미징 평면(826)에 수집하기 위한 광각 렌즈를 포함할 수 있다.
많은 실시예에서, 카메라(822)는 도 4, 5, 6의 전하 복사 회로들(400, 500, 600) 각각과 유사하거나 동일한 전하 복사 회로를 갖는 이미징 평면(826)을 포함할 수 있다. 시스템(800)의 다양한 변형이 가능하다. 예컨대, 다양한 실시예에서, 시스템(800)은 프로세서(816)에 결합되는 한 세트의 매체 재생 제어들(832)을 포함하는 오디오/비디오 매체 재생기(830)를 포함할 수 있다. 다양한 실시예에서, 시스템(800)은 프로세서에 결합되는 모뎀(834)을 포함할 수 있다.
특정 실시예들이 본 명세서에 예시되고 설명되었지만, 이 분야의 통상의 기술자들은, 동일 목적을 달성하도록 적응되는 임의의 배열이 설명된 특정 실시예들을 대체할 수 있다는 것을 알 것이다. 본 출원은 본 발명의 개량들 또는 변형들을 커버하는 것을 의도한다. 위의 설명은 제한적이 아니라 예시적임을 의도한다는 것을 이해해야 한다. 위의 설명을 검토할 때, 상기 실시예들의 조합들 및 다른 실시예들이 이 분야의 기술자들에게 명백할 것이다. 본 발명의 범위는 첨부된 청구범위, 및 청구범위가 권리를 갖는 균등물들의 전체 범위를 함께 참조하여 결정되어야 한다.
위에서 설명된 예들은 이 분야의 기술자들이 본 발명을 실시할 수 있게 하기에 충분한 상세를 제공하며, 본 발명이 다양한 실시예에 어떻게 적용될 수 있는지를 설명하는 역할을 한다. 본 명세서에서 "일", "하나의" 또는 "다양한" 실시예에 대한 언급은 반드시 동일 실시예를 언급하는 것은 아니며, 그러한 언급은 둘 이상의 실시예를 고려할 수 있다. 다른 실시예들도 이용될 수 있으며, 본 발명의 범위로부터 벗어나지 않고 구조적, 논리적 및 전기적 변경들이 이루어질 수 있다. "데이터" 및 "정보" 라는 용어는 본 명세서에서 교환 가능하게 사용될 수 있다. "저장된 전하"라는 용어는 본 명세서에서 사용될 때에 광 센서와 같은 용량성 또는 다이오드 디바이스 상에 위치하는 전위를 의미한다. "신호 전압" 및 "기준 전압"이라는 용어는 각각 취득된 데이터 및 제로 기준을 나타내는 전압들을 지칭한다.
그러한 본 발명의 실시예들은 본 명세서에서, 사실상 둘 이상이 개시되는 경우에 본 출원의 범위를 임의의 단일 발명 또는 발명 개념으로 자발적으로 제한하려는 의도 없이 단지 편의를 위해 "발명"이라는 용어에 의해 개별적으로 또는 집합적으로 지칭될 수 있다. 따라서, 특정 실시예들이 본 명세서에 예시되고 설명되었지만, 동일 목적을 달성하도록 적응되는 임의의 배열이 설명된 특정 실시예들을 대체할 수 있다. 본 발명은 다양한 실시예의 임의의 그리고 모든 개량 및 변형을 커버하는 것을 의도한다.
독자들이 기술적 발명의 본질을 빠르게 확인하는 것을 허가하는 요약서를 요구하는 37 C.F.R. §1.72(b)에 따라 요약서가 제공된다. 요약서는 요약서가 청구항들의 범위 또는 의미를 해석하거나 제한하는 데 사용되지 않는다는 것을 이해하면서 제출된다. 또한, 상기 상세한 설명에서, 개시를 간소화하기 위한 목적으로 다양한 특징이 단일 실시예에 내에 함께 그룹화됨을 알 수 있다. 이러한 개시 방법은 각각의 청구항에 명시적으로 기재된 것보다 많은 특징을 필요로 하는 것으로 해석되지 않아야 한다. 오히려, 본 발명은 단일의 개시된 실시예의 모든 특징보다 적은 특징에서 발견될 수 있다. 따라서, 아래의 청구범위는 상세한 설명에 포함되며, 각각의 청구항은 개별 실시예로서 그 자신에 의거한다.

Claims (36)

  1. 소스 픽셀과 연관된 이미지 통합 시간(image integration time)의 종료 전에 상기 소스 픽셀에서 다른 픽셀로 신호를 전달하는 단계
    를 포함하는 방법.
  2. 복수의 픽셀에 포함된 픽셀들의 제1 세트에 대한 통합 시간의 개시 후에 상기 픽셀들의 제1 세트와 연관되어 취득된 이미지 시프트 거리를 결정하는 단계;
    상기 픽셀들의 제1 세트에서 상기 복수의 픽셀에 포함된 픽셀들의 제2 세트로 신호 전압을 이동시키는 단계;
    상기 복수의 픽셀에 포함된 픽셀들의 제3 세트를 선택하는 단계 - 상기 선택 단계는 상기 취득된 이미지 시프트 거리에 비례하여 상기 픽셀들의 제1 세트와 상기 픽셀들의 제3 세트 사이의 거리를 결정하는 단계를 포함함 - ; 및
    상기 통합 시간의 종료 전에 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 상기 신호 전압을 이동시키는 단계
    를 포함하는 방법.
  3. 제2항에 있어서, 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 상기 신호 전압을 이동시키는 단계는 상기 통합 시간의 종료 전에 1회보다 많이 발생하는 방법.
  4. 제2항에 있어서, 상기 결정 단계 후에 상기 픽셀들의 제2 세트를 상기 픽셀들의 제1 세트에 할당하는 단계를 포함하는 방법.
  5. 제4항에 있어서, 상기 할당 단계는 에너지 소스에서 상기 픽셀들의 제2 세트로 기준 전압을 전달하는 단계를 포함하는 방법.
  6. 제5항에 있어서, 상기 전달 단계에 이어서, 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제1 세트로 상기 기준 전압을 복사하는 단계를 포함하는 방법.
  7. 제2항에 있어서, 상기 선택 단계는 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 기준 전압을 전달하는 단계를 포함하는 방법.
  8. 제2항에 있어서, 상기 픽셀들의 제1 세트에서 상기 픽셀들의 제2 세트로 상기 신호 전압을 이동시키는 단계는 상기 픽셀들의 제1 세트 내에서 게이트 상에 남은 잔여 전하를 방출하는 단계를 포함하는 방법.
  9. 복수의 픽셀과 연관된 통합 시간의 개시 후에 에너지 소스에서 상기 복수의 픽셀에 포함된 픽셀들의 제2 세트로 기준 전압을 전달하는 단계;
    상기 픽셀들의 제2 세트를 상기 복수의 픽셀에 포함된 픽셀들의 제1 세트에 할당하는 단계;
    상기 픽셀들의 제2 세트에서 상기 픽셀들의 제1 세트로 상기 기준 전압을 전달하는 단계;
    상기 픽셀들의 제1 세트에서 상기 픽셀들의 제2 세트로 신호 전압을 이동시키는 단계; 및
    상기 픽셀들의 제2 세트에서 상기 복수의 픽셀에 포함된 픽셀들의 제3 세트로 상기 신호 전압을 전달하는 단계
    를 포함하는 방법.
  10. 제9항에 있어서, 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제1 세트로 상기 기준 전압을 전달하는 단계는 상기 통합 시간의 종료 전에 발생하는 방법.
  11. 제9항에 있어서, 상기 픽셀들의 제2 세트에서 픽셀들의 제3 세트로 상기 신호 전압을 전달하는 단계는 상기 통합 시간의 종료 전에 1회보다 많이 발생하는 방법.
  12. 제9항에 있어서, 상기 이동 단계 후에 상기 픽셀들의 제1 세트 내에서 게이트 상의 잔여 전하를 방출하는 단계를 포함하는 방법.
  13. 제9항에 있어서, 상기 이동 단계 후에 상기 픽셀들의 제2 세트 내에서 바이어스 전압을 게이트에 인가하는 단계를 포함하는 방법.
  14. 제9항에 있어서, 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 상기 신호 전압을 이동시키는 단계를 포함하고, 상기 이동 단계는 상기 통합 시간의 종료 전에 발생하는 방법.
  15. 제9항에 있어서,
    상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 상기 기준 전압을 전달하는 단계는,
    상기 전달 단계 전에 상기 픽셀들의 제2 세트를 상기 복수의 픽셀에 포함된 픽셀들의 제3 세트에 할당하는 단계;
    상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 상기 신호 전압과 결합된 상기 기준 전압을 복사하는 단계;
    상기 에너지 소스에서 상기 픽셀들의 제2 세트로 상기 기준 전압을 전달하는 단계;
    상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 상기 기준 전압을 복사하는 단계; 및
    상기 픽셀들의 제3 세트 상의 상기 신호 전압과 결합된 상기 기준 전압과, 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 복사된 상기 기준 전압 간의 차이로부터 최종 신호 전압을 계산하는 단계를 포함하는 방법.
  16. 제15항에 있어서, 상기 픽셀들의 제2 세트를 픽셀들의 제3 세트에 할당하는 단계는 상기 픽셀들의 제2 세트와 연관되어 취득된 이미지 시프트 거리를 결정하는 단계를 포함하는 방법.
  17. 이미지의 취득과 연관된 통합 시간의 개시 후에 픽셀들의 어레이 내의 적어도 2개의 픽셀을 포함하는 픽셀들의 제2 행에 기준 전압을 인가하는 단계;
    상기 제2 행에서 상기 픽셀들의 어레이 내의 픽셀들의 제1 행으로 상기 기준 전압을 전달하는 단계 - 상기 픽셀들의 제2 행은 상기 픽셀들의 제1 행과 적어도 동일한 수의 픽셀들을 포함함 - ;
    상기 픽셀들의 제1 행에서 상기 픽셀들의 제2 행으로 신호 전압을 복사하는 단계;
    상기 픽셀들의 제2 행에서 상기 픽셀들의 제1 행과 적어도 동일한 수의 픽셀들을 포함하는 픽셀들의 제3 행으로 상기 신호 전압과 결합된 상기 기준 전압을 전달하는 단계;
    상기 기준 전압을 상기 픽셀들의 제2 행에 인가하는 단계;
    상기 픽셀들의 제2 행에서 상기 픽셀들의 제3 행으로 상기 기준 전압을 복사하는 단계; 및
    상기 픽셀들의 제3 행 상의 상기 신호 전압과 결합된 상기 기준 전압과, 상기 픽셀들의 제2 행에서 상기 픽셀들의 제3 행으로 복사된 상기 기준 전압 간의 차이를 계산하여, 최종 신호 전압을 결정하는 단계
    를 포함하는 방법.
  18. 제17항에 있어서, 상기 신호 전압을 복사하는 단계 후에 잔여 잡음을 제거하는 단계를 포함하는 방법.
  19. 제17항에 있어서, 상기 픽셀들의 제3 행의 위치는 상기 통합 시간의 종료 전에 발생하는 상기 픽셀들의 제1 행의 취득된 이미지 시프트 거리에 비례하는 방법.
  20. 소스 픽셀에서 다른 픽셀로 신호를 전달하기 위한 수단; 및
    상기 신호에 대한 이미지 피사체 시프트를 보상하기 위한 수단
    을 포함하는 장치.
  21. 픽셀들의 어레이로서 구성되는 이미징 디바이스
    를 포함하고,
    상기 픽셀들의 일부는,
    광 센서;
    이미지의 취득과 연관된 통합 시간 동안에 기준 전압을 상기 광 센서에 주입하기 위한 주입 게이트;
    상기 기준 전압을 상기 주입 게이트에 공급하기 위해 상기 주입 게이트에 결합되는 바이어스 게이트; 및
    상기 어레이 내의 픽셀들 사이에 전하를 전달하기 위해 상기 광 센서에 결합되는 전달 게이트를 포함하는 장치.
  22. 제21항에 있어서, 잡음을 제거하고, 직류 동작 값을 설정하기 위해 상기 주입 게이트에 결합되는 커패시터를 포함하는 장치.
  23. 제21항에 있어서, 상기 바이어스 게이트를 설정하도록 타이밍 인에이블 신호를 공급하기 위해 상기 바이어스 게이트에 결합되는 에너지 소스를 포함하는 장치.
  24. 제21항에 있어서, 상기 어레이 내의 적어도 2개의 픽셀 사이에서 상기 기준 전압 및 신호 전압 중 하나 이상을 균형화하기 위해 소스 팔로워 게이트의 드레인에 결합되는 리셋 게이트를 포함하는 장치.
  25. 제21항에 있어서, 출력 전압을 상기 픽셀 어레이 내의 열 라인에 결합하기 위한 행 선택 게이트를 포함하는 장치.
  26. 제21항에 있어서, 상기 픽셀들의 어레이는 픽셀들의 행들 및 픽셀들의 열들을 포함하는 장치.
  27. 렌즈; 및
    프로세서에 결합하기 위한 제어기를 포함하고, 상기 렌즈에 의해 캡쳐되는 이미지를 취득하고, 결과적인 이미지 정보를 상기 프로세서로 전송하는 이미징 디바이스
    를 포함하고,
    상기 이미징 디바이스는,
    행들 및 열들의 어레이로서 구성되는 복수의 픽셀을 포함하고, 상기 복수의 픽셀 내의 각각의 픽셀은 광 센서, 및 상기 이미지의 취득과 연관된 통합 시간 동안에 상기 광 센서로부터의 전하를 저장하기 위한 적어도 하나의 게이트를 포함하고, 상기 제어기는 상기 전하를 복사함으로써 상기 복수의 픽셀 내의 픽셀들의 제1 세트에서 상기 복수의 픽셀 내의 픽셀들의 제2 세트로, 그리고 상기 복수의 픽셀 내의 픽셀들의 제2 세트에서 상기 복수의 픽셀 내의 픽셀들의 제3 세트로 상기 전하를 전달하는 시스템.
  28. 제27항에 있어서, 상기 적어도 하나의 게이트는 저장 게이트 트랜지스터에 포함되는 시스템.
  29. 제27항에 있어서, 잔여 잡음을 억제하기 위해 상기 적어도 하나의 게이트에 결합되는 잡음 억제 회로를 포함하는 시스템.
  30. 제27항에 있어서, 상기 이미지 정보의 일부를 전송하기 위한 셀룰러 전화 송수신기를 포함하는 시스템.
  31. 제27항에 있어서, 상기 프로세서에 결합하기 위한 매체 재생기 및 키패드 제어 모듈을 포함하는 시스템.
  32. 제27항에 있어서, 상기 프로세서에 결합하고 상기 이미지 정보의 일부를 표시하기 위한 디스플레이 디바이스를 포함하는 시스템.
  33. 제27항에 있어서, 상기 프로세서에 결합하고 상기 이미지 정보의 일부를 저장하기 위한 플래시 메모리 디바이스를 포함하는 시스템.
  34. 메모리 시스템을 동작시키는 방법으로서,
    통합 시간 동안에 이미징 디바이스를 이용하여 렌즈로부터 이미지를 취득하는 단계;
    프로세서로부터 취득된 이미지 시프트 거리 신호의 수신에 응답하여 픽셀들의 제1 세트에서 픽셀들의 제2 세트로 전하를 전달하는 단계 - 상기 픽셀들의 제1 세트 및 상기 픽셀들의 제2 세트는 각각 상기 이미지 디바이스 내에 행들로서 구성되고, 상기 어레이 내의 각각의 픽셀은 광 센서, 및 상기 이미지의 취득과 연관된 통합 시간 동안에 상기 광 센서로부터의 전하를 저장하기 위한 적어도 하나의 게이트를 포함함 - ;
    상기 이미징 디바이스에 포함된 픽셀들의 제3 세트를 선택하는 단계 - 상기 선택 단계는 상기 취득된 이미지 시프트 거리 신호에 비례하여 상기 픽셀들의 제1 세트와 상기 픽셀들의 제3 세트 사이의 거리를 결정하는 단계를 포함함 - ; 및
    상기 적어도 하나의 게이트에의 저장 후에 상기 전하를 상기 통합 시간의 종료 전에 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 이동시키는 단계
    를 포함하는 방법.
  35. 제34항에 있어서, 상기 적어도 하나의 게이트에의 저장 후에 상기 전하를 상기 픽셀들의 제2 세트에서 상기 픽셀들의 제3 세트로 이동시키는 단계는 상기 통합 시간의 종료 전에 1회보다 많이 발생하는 방법.
  36. 제34항에 있어서, 상기 픽셀들의 제1 세트에서 상기 픽셀들의 제2 세트로 전하를 전달하는 단계는 상기 이미지의 취득과 연관된 통합 시간의 개시 후에 기준 전압을 상기 픽셀들의 제1 세트에 인가하는 단계를 포함하는 방법.
KR1020107001777A 2007-06-27 2008-06-27 픽셀 대 픽셀 복사기 장치, 시스템 및 방법 KR101430786B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/769,517 US8736726B2 (en) 2007-06-27 2007-06-27 Pixel to pixel charge copier circuit apparatus, systems, and methods
US11/769,517 2007-06-27
PCT/US2008/008082 WO2009002561A1 (en) 2007-06-27 2008-06-27 Pixel to pixel copier apparatus, systems, and methods

Publications (2)

Publication Number Publication Date
KR20100041784A true KR20100041784A (ko) 2010-04-22
KR101430786B1 KR101430786B1 (ko) 2014-08-18

Family

ID=39734158

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107001777A KR101430786B1 (ko) 2007-06-27 2008-06-27 픽셀 대 픽셀 복사기 장치, 시스템 및 방법

Country Status (6)

Country Link
US (2) US8736726B2 (ko)
EP (2) EP2168372A1 (ko)
KR (1) KR101430786B1 (ko)
CN (1) CN101690167A (ko)
TW (1) TWI442765B (ko)
WO (1) WO2009002561A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8736726B2 (en) 2007-06-27 2014-05-27 Micron Technology, Inc. Pixel to pixel charge copier circuit apparatus, systems, and methods
US9997121B2 (en) 2015-05-21 2018-06-12 Apple Inc. Display with physically modeled charge accumulation tracking
US9848141B2 (en) 2016-05-10 2017-12-19 Semiconductor Components Industries, Llc Image pixels having processed signal storage capabilities
US10986290B2 (en) 2018-05-18 2021-04-20 Omnivision Technologies, Inc. Wide dynamic range image sensor with global shutter

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8418219D0 (en) * 1984-07-17 1984-08-22 British Aerospace Image sensing apparatus
US5155597A (en) * 1990-11-28 1992-10-13 Recon/Optical, Inc. Electro-optical imaging array with motion compensation
US5835137A (en) 1995-06-21 1998-11-10 Eastman Kodak Company Method and system for compensating for motion during imaging
US6633029B2 (en) * 1998-03-16 2003-10-14 Silicon Video, Inc. Video bus for high speed multi-resolution imagers and method thereof
US6140630A (en) * 1998-10-14 2000-10-31 Micron Technology, Inc. Vcc pump for CMOS imagers
US6376868B1 (en) * 1999-06-15 2002-04-23 Micron Technology, Inc. Multi-layered gate for a CMOS imager
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6326652B1 (en) * 1999-06-18 2001-12-04 Micron Technology, Inc., CMOS imager with a self-aligned buried contact
US6204524B1 (en) * 1999-07-14 2001-03-20 Micron Technology, Inc. CMOS imager with storage capacitor
US6333205B1 (en) * 1999-08-16 2001-12-25 Micron Technology, Inc. CMOS imager with selectively silicided gates
KR100429571B1 (ko) 1999-12-28 2004-05-03 주식회사 하이닉스반도체 저전력화 및 화질 개선을 위한 단위 화소 회로 및 판독 회로를 갖는 이미지센서
JP4736173B2 (ja) * 2000-10-27 2011-07-27 株式会社ニコン 撮像装置
US6909162B2 (en) 2001-11-02 2005-06-21 Omnivision Technologies, Inc. Surface passivation to reduce dark current in a CMOS image sensor
US7115923B2 (en) 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US8013900B2 (en) 2003-12-11 2011-09-06 Advasense Technologies Ltd. Method and apparatus for camera shake compensation
ATE477673T1 (de) 2003-12-11 2010-08-15 Advasense Technologics 2004 Lt Verfahren und vorrichtung zur kompensation von kamerazittern
US20060187329A1 (en) * 2005-02-24 2006-08-24 Micron Technology, Inc. Clamped capacitor readout noise rejection circuit for imagers
US7626626B2 (en) 2006-01-13 2009-12-01 Micron Technology, Inc. Method and apparatus providing pixel storage gate charge sensing for electronic stabilization in imagers
US7602429B2 (en) * 2006-02-01 2009-10-13 Chi Wah Kok Paired differential active pixel sensor
US8736726B2 (en) 2007-06-27 2014-05-27 Micron Technology, Inc. Pixel to pixel charge copier circuit apparatus, systems, and methods

Also Published As

Publication number Publication date
EP2168372A1 (en) 2010-03-31
TWI442765B (zh) 2014-06-21
KR101430786B1 (ko) 2014-08-18
CN101690167A (zh) 2010-03-31
EP3461119A1 (en) 2019-03-27
TW200920111A (en) 2009-05-01
WO2009002561A1 (en) 2008-12-31
US8736726B2 (en) 2014-05-27
US20140246564A1 (en) 2014-09-04
US8908071B2 (en) 2014-12-09
US20090002539A1 (en) 2009-01-01
EP3461119B1 (en) 2024-04-10

Similar Documents

Publication Publication Date Title
KR100981797B1 (ko) 이미저의 전자 안정화를 위해 픽셀 저장 게이트 전하감지를 제공하는 방법 및 장치
US9332200B1 (en) Pixel readout architecture for full well capacity extension
US8212906B2 (en) Skimmed charge capture and charge packet removal for increased effective pixel photosensor full well capacity
US7514716B2 (en) In-pixel analog memory with non-destructive read sense circuit for high dynamic range global shutter pixel operation
KR102013001B1 (ko) 고체 촬상 소자와 구동 방법 및 전자 기기
US11778343B2 (en) Methods and circuitry for improving global shutter efficiency in backside illuminated high dynamic range image sensor pixels
US9455295B2 (en) Solid-state image sensor with MOS capacitor storage section to which a negative bias is applied after a reset sampling period and electronic device incorporating same
US9363455B2 (en) Solid-state imaging device, electronic device and driving method thereof with selective second reading
US8908071B2 (en) Pixel to pixel charge copier circuit apparatus, systems, and methods
US20170078598A1 (en) Imaging apparatus and imaging method thereof using correlated double sampling
US11671730B2 (en) Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus
JP2006109530A (ja) 光電変換装置
US11258967B2 (en) Imaging device and method of driving imaging device
JP2016092594A (ja) 撮像装置及び固体撮像素子の駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
B701 Decision to grant
FPAY Annual fee payment

Payment date: 20170720

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180717

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190809

Year of fee payment: 6