KR20100018698A - Method of forming a flash memory device - Google Patents

Method of forming a flash memory device Download PDF

Info

Publication number
KR20100018698A
KR20100018698A KR1020080077320A KR20080077320A KR20100018698A KR 20100018698 A KR20100018698 A KR 20100018698A KR 1020080077320 A KR1020080077320 A KR 1020080077320A KR 20080077320 A KR20080077320 A KR 20080077320A KR 20100018698 A KR20100018698 A KR 20100018698A
Authority
KR
South Korea
Prior art keywords
conductive film
impurity
forming
gate insulating
undoped
Prior art date
Application number
KR1020080077320A
Other languages
Korean (ko)
Other versions
KR101044692B1 (en
Inventor
김희수
장민식
손현수
장정윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080077320A priority Critical patent/KR101044692B1/en
Publication of KR20100018698A publication Critical patent/KR20100018698A/en
Application granted granted Critical
Publication of KR101044692B1 publication Critical patent/KR101044692B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

PURPOSE: A method for forming a flash memory device is provided to improve uniform distribution of an impurity included in a floating gate by performing treatment process for applying the impurity on the surface of a tunnel insulating film and forming a first conductive film for floating gate at high temperature. CONSTITUTION: A gate insulating layer is formed on the semiconductor substrate(100). The gate insulating layer is formed as an oxide layer. A first impurity is formed on the surface of a gate insulating layer(102a). An undoped conductive film(104) is formed on the upper side of the gate insulating layer by the first impurity. A doped conductive film is formed on the upper side of the undoped conductive film. A second impurity included in the doped conductive film is diffused to the undoped conductive film.

Description

플래시 메모리 소자의 형성 방법{Method of forming a flash memory device}Method of forming a flash memory device

본 발명은 플래시 메모리 소자의 형성 방법에 관한 것으로, 특히 플로팅 게이트용 도전막의 전기적 특성을 향상시키기 위한 플래시 메모리 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a flash memory device, and more particularly, to a method of forming a flash memory device for improving electrical characteristics of a conductive film for a floating gate.

플래시 메모리 소자는 데이터가 저장되는 플로팅 게이트(floating gate)와 커플링(coupling) 발생용 전압을 전달하는 콘트롤 게이트(control gate)를 포함한다. 구체적으로 설명하면, 플래시 메모리 소자는 반도체 기판 상에 전자(eletron)의 터널링(tunneling)을 위한 게이트 절연막(또는, 터널 절연막), 플로팅 게이트, 유전체막 및 콘트롤 게이트를 포함한다. 이때, 플로팅 게이트 및 콘트롤 게이트는 주로 폴리실리콘막(polysilicon layer)으로 형성한다. The flash memory device includes a floating gate in which data is stored and a control gate for transmitting a voltage for generating a coupling. Specifically, the flash memory device includes a gate insulating film (or a tunnel insulating film), a floating gate, a dielectric film, and a control gate for tunneling electrons on an semiconductor substrate. In this case, the floating gate and the control gate are mainly formed of a polysilicon layer.

한편, 플래시 메모리 소자의 집적도가 증가함에 따라, 각각의 메모리 셀의 크기 또한 작아지고 있는데, 특히 플로팅 게이트의 경우 폴리실리콘막의 그레인(grain)이 불균일한 크기로 형성될 수 있다. 이때, 그레인 바운더리(grain boundary)를 따라 주로 분포되는 불순물(예컨대, P- 이온)이 각각의 메모리 셀에 균일하게 분포되어 있지 못하므로 각각의 메모리 셀에 대한 전기적 특성이 저하될 수 있다. 이로 인해, 플래시 메모리 소자의 프로그램 동작 시, 문턱전압 분포가 넓어질 수 있기 때문에 플래시 메모리 소자의 신뢰도가 저하될 수 있다.Meanwhile, as the degree of integration of flash memory devices increases, the size of each memory cell also decreases. In particular, in the case of the floating gate, grains of the polysilicon film may be formed to have a non-uniform size. In this case, since impurities (for example, P-ions) mainly distributed along grain boundaries are not uniformly distributed in each memory cell, electrical characteristics of each memory cell may be degraded. As a result, the threshold voltage distribution may be widened during the program operation of the flash memory device, thereby reducing the reliability of the flash memory device.

본 발명이 해결하고자 하는 과제는, 플로팅 게이트용 제1 도전막의 그레인 크기를 작고 균일하게 형성함으로써 플래시 메모리 소자의 전기적 특성을 향상시키는 데 있다. 이를 위해, 게이트 절연막의 표면에 불순물이 균일하게 포함되도록 트리트먼트 공정을 실시한 후 플로팅 게이트용 제1 도전막을 고온에서 형성함으로써 플로팅 게이트의 전기적 특성을 향상시킬 수 있다. An object of the present invention is to improve the electrical characteristics of a flash memory device by forming the grain size of the first conductive film for floating gate small and uniformly. To this end, after the treatment process is performed so that impurities are uniformly included on the surface of the gate insulating film, the first conductive film for the floating gate is formed at a high temperature, thereby improving electrical characteristics of the floating gate.

본 발명의 일 실시 예에 따른 플래시 메모리 소자의 형성 방법은, 반도체 기판 상에 게이트 절연막을 형성한다. 게이트 절연막의 표면에 제1 불순물을 형성한다. 제1 불순물에 의해 게이트 절연막의 상부에 언도프트(undoped) 도전막을 형성한다. 언도프트 도전막의 상부에 도프트(doped) 도전막을 형성한다. 도프트 도전막에 포함된 제2 불순물을 언도프트 도전막으로 확산시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법으로 이루어진다.In the method of forming a flash memory device according to an embodiment of the present invention, a gate insulating film is formed on a semiconductor substrate. The first impurity is formed on the surface of the gate insulating film. An undoped conductive film is formed on the gate insulating film by the first impurity. A doped conductive film is formed on the undoped conductive film. A method of forming a flash memory device comprising diffusing a second impurity contained in a doped conductive film to an undoped conductive film.

제1 불순물은 P 이온으로 형성한다. 이때, P 이온은 챔버 내에 PH3 가스를 주입하여 형성한다. The first impurity is formed of P ions. In this case, P ions are formed by injecting a PH 3 gas into the chamber.

제1 불순물은 5.0×1019atoms/cc 내지 2.0×1022atoms/cc의 농도로 형성하며, 제1 불순물을 형성함으로써 게이트 절연막의 표면에 Si(silicon), O(oxigen) 및 P(phosphorous)가 단독 또는 혼합되어 분포하도록 한다. 특히, 제1 불순물을 형성함으로써 게이트 절연막의 표면은 P2O5를 포함한다. The first impurity is formed at a concentration of 5.0 × 10 19 atoms / cc to 2.0 × 10 22 atoms / cc, and Si (silicon), O (oxigen) and P (phosphorous) are formed on the surface of the gate insulating film by forming the first impurity. To be distributed alone or mixed. In particular, the surface of the gate insulating film includes P 2 O 5 by forming the first impurity.

본 발명의 다른 실시 예에 따른 플래시 메모리 소자의 형성 방법은, 반도체 기판 상에 게이트 절연막을 형성한다. 반도체 기판이 로딩된 챔버의 내부에 PH3 가스를 주입한다. 게이트 절연막의 상부에 언도프트 도전막을 형성한다. 언도프트 도전막의 상부에 제2 불순물이 포함된 도프트 도전막을 형성한다. 도프트 도전막으로부터 제2 불순물을 언도프트 도전막으로 확산시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법으로 이루어진다. In the method of forming a flash memory device according to another embodiment of the present invention, a gate insulating film is formed on a semiconductor substrate. The PH 3 gas is injected into the chamber loaded with the semiconductor substrate. An undoped conductive film is formed over the gate insulating film. A doped conductive film including the second impurity is formed on the undoped conductive film. A method of forming a flash memory device comprising diffusing a second impurity from a doped conductive film to an undoped conductive film.

게이트 절연막은 SiO2막으로 형성하며, 언도프트 도전막은 비정질(amorphous) 폴리실리콘으로 형성한다. 언도프트 도전막은 LP-CVD(low pressure CVD) 방식으로 570℃ 내지 650℃의 온도를 가하여 형성하며, 언도프트 도전막은 챔버 내에 SiH4 또는 Si2H6 가스를 0.1Torr 내지 1.0Torr의 압력으로 주입하여 형성한다. The gate insulating film is formed of an SiO 2 film, and the undoped conductive film is formed of amorphous polysilicon. The undoped conductive film is formed by applying a temperature of 570 ° C to 650 ° C by low pressure CVD (LP-CVD), and the undoped conductive film is injected with SiH 4 or Si 2 H 6 gas at a pressure of 0.1 Torr to 1.0 Torr in the chamber. To form.

도프트 도전막은 제2 불순물이 포함된 폴리실리콘으로 형성하며, 제2 불순물은 P 이온이다. 도프트 도전막은 LP-CVD 방식으로 500℃ 내지 550℃의 온도, 0.1Torr 내지 3.0Torr의 압력을 가하여 형성하며, 도프트 도전막에 포함된 제2 불순물은 1.0×1020atoms/cc 내지 3.0×1021atoms/c의 농도로 형성한다.The doped conductive film is formed of polysilicon containing the second impurity, and the second impurity is P ion. The doped conductive film is formed by applying a temperature of 500 ° C. to 550 ° C. and a pressure of 0.1 Torr to 3.0 Torr by LP-CVD, and the second impurity contained in the doped conductive film is 1.0 × 10 20 atoms / cc to 3.0 × It is formed at a concentration of 10 21 atoms / c.

제2 불순물을 언도프트 도전막으로 확산시키는 단계는 열처리 공정으로 실시 한다. The step of diffusing the second impurity into the undoped conductive film is performed by a heat treatment process.

본 발명의 또 다른 실시 예에 따른 플래시 메모리 소자의 형성 방법은, 절연막이 형성된 반도체 기판이 제공된다. 절연막의 표면에 불순물을 형성한다. 절연막의 상부에 도전막을 형성하되, 불순물에 의해 도전막의 그레인(grain) 크기 증가를 억제하면서 그레인을 성장시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법.으로 이루어진다. In the method of forming a flash memory device according to another embodiment of the present invention, a semiconductor substrate having an insulating film is provided. Impurities are formed on the surface of the insulating film. A method of forming a flash memory device, comprising: forming a conductive film on top of an insulating film, and growing grain while suppressing an increase in grain size of the conductive film by impurities.

불순물은 P 이온이며, 불순물을 형성하는 단계는 절연막에 PH3 가스를 흘려(flow) 실시한다. 도전막은 비정질 폴리실리콘으로 형성한다.The impurity is P ion, and the step of forming the impurity is performed by flowing a PH 3 gas through the insulating film. The conductive film is formed of amorphous polysilicon.

본 발명은, 터널 절연막의 표면에 불순물이 포함되도록 트리트먼트 공정을 실시한 후 플로팅 게이트용 제1 도전막을 고온에서 형성함으로써, 제1 도전막의 그레인 크기를 감소시킬 수 있다. 이에 따라, 플로팅 게이트에 포함되는 불순물의 분포를 균일하게 형성할 수 있으므로, 플래시 메모리 소자의 전기적 특성을 향상시켜 신뢰도를 개선할 수 있다. According to the present invention, after the treatment process is performed to include impurities on the surface of the tunnel insulating film, the grain size of the first conductive film can be reduced by forming the first conductive film for the floating gate at a high temperature. Accordingly, since the distribution of impurities contained in the floating gate can be uniformly formed, reliability can be improved by improving electrical characteristics of the flash memory device.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다 른 다양한 형태로 구현될 수 있으며, 단지 본 실시예는 본 발명의 개시가 완전하도록 하며 통상의 지식을 가진자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다.Hereinafter, with reference to the accompanying drawings will be described a preferred embodiment of the present invention. However, the present invention is not limited to the embodiments disclosed below, but can be embodied in various other forms, and only the present embodiments make the disclosure of the present invention complete and the scope of the invention to those skilled in the art. It is provided to inform you completely.

도 1a 내지 도 1e는 본 발명에 따른 플래시 메모리 소자의 형성 방법을 설명하기 위한 단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a flash memory device according to the present invention.

도 1a를 참조하면, 웰(well; 미도시)이 형성된 반도체 기판(100)의 상부에 전자(electron)의 터널링(tunneling)용 게이트 절연막(102)을 형성한다. 게이트 절연막(102)은 산화막으로 형성하며, 바람직하게는 SiO2막으로 형성한다. Referring to FIG. 1A, a gate insulating layer 102 for tunneling electrons is formed on an upper portion of a semiconductor substrate 100 on which a well is formed. The gate insulating film 102 is formed of an oxide film, preferably a SiO 2 film.

도 1b를 참조하면, 게이트 절연막(도 1a의 102)의 상부 표면에 후속 형성할 플로팅 게이트용 언도프트(undoped) 제1 도전막(도 1c의 104)을 작고 균일한 그레인(grain)으로 형성하기 위하여 트리트먼트(treatment) 공정을 실시한다. 트리트먼트 공정은 게이트 절연막(도 1a의 102)이 형성된 반도체 기판(100)을 챔버에 로딩(loading)한 후, 챔버의 내부에 PH3 가스를 주입(flow)하여 표면처리된 게이트 절연막(102a)을 형성한다. 구체적으로 설명하면, 표면처리된 게이트 절연막(102a)의 상부 표면은 트리트먼트 공정으로 인하여 P 이온(바람직하게는, P- 이온)의 분포가 증가한다. 이때, P 이온은 표면처리된 게이트 절연막(102a)의 상부 표면에서 5.0×1019atoms/cc 내지 2.0×1022atoms/cc의 농도가 되도록 하는 것이 바람직하다.Referring to FIG. 1B, forming an undoped first conductive film (104 in FIG. 1C) for the floating gate to be formed on the upper surface of the gate insulating film 102 (FIG. 1A) into a small, uniform grain. A treatment process is performed for this purpose. The treatment process loads the semiconductor substrate 100 on which the gate insulating film 102 of FIG. 1A is formed into the chamber, and then injects PH 3 gas into the chamber, thereby treating the surface of the gate insulating film 102a. To form. Specifically, the distribution of P ions (preferably P- ions) increases in the upper surface of the surface-treated gate insulating film 102a due to the treatment process. At this time, the P ions are preferably made to have a concentration of 5.0 × 10 19 atoms / cc to 2.0 × 10 22 atoms / cc on the upper surface of the gate insulating film 102a which has been surface-treated.

이로써, 표면처리된 게이트 절연막(102a)의 상부 표면에는 Si(silicon), O(oxigen) 및 P(phosphorous) 이온들이 단독 또는 혼합되어 분포된다. 예를 들면, Si, SiO2, P2O5 및 PSi와 같은 형태로 분포될 수 있다. As a result, Si (silicon), O (oxigen), and P (phosphorous) ions are distributed singly or mixed on the upper surface of the surface-treated gate insulating layer 102a. For example, it may be distributed in the form of Si, SiO 2 , P 2 O 5 and PSi.

도 1c를 참조하면, 표면처리된 게이트 절연막(102a)의 상부에 플로팅 게이트(floating gate)용 언도프트(undoped) 제1 도전막(104)을 형성한다. 언도프트 제1 도전막(104)은 언도프트 비정질 폴리실리콘막(undoped amorphous polysilicon layer)으로 형성하는 것이 바람직하다. 언도프트 제1 도전막(104)은 챔버 내에 SiH4 또는 Si2H6 가스를 0.1Torr 내지 1.0Torr의 압력으로 주입하여 형성할 수 있다.Referring to FIG. 1C, an undoped first conductive layer 104 for a floating gate is formed on the surface-treated gate insulating layer 102a. The undoped first conductive film 104 is preferably formed of an undoped amorphous polysilicon layer. The undoped first conductive layer 104 may be formed by injecting SiH 4 or Si 2 H 6 gas into the chamber at a pressure of 0.1 Torr to 1.0 Torr.

특히, 언도프트 제1 도전막(104)은 표면처리된 게이트 절연막(102a)의 상부에서 작고 균일한 그레인(grain) 크기(size)로 형성시키기 위하여 고온에서 형성하는 것이 바람직하다. 구체적으로 설명하면, 언도프트 제1 도전막(104)은 LP-CVD(low pressure CVD) 방식으로 570℃ 내지 650℃의 온도를 가하여 형성할 수 있다. In particular, the undoped first conductive film 104 is preferably formed at a high temperature in order to form a small uniform grain size on the surface-treated gate insulating film 102a. Specifically, the undoped first conductive film 104 may be formed by applying a temperature of 570 ° C to 650 ° C by a low pressure CVD (LP-CVD) method.

한편, 트리트먼트 공정을 실시하지 않은 게이트 절연막(도 1a의 102)에 고온으로 언도프트 제1 도전막(104)을 형성하여도 언도프트 제1 도전막(104)의 그레인 크기를 감소시킬 수는 있다. 하지만, 상술한 바와 같이 표면처리된 게이트 절연막(102a)을 이용하면 P 이온이 시드(seed)로 작용하기 때문에 P 이온들의 주위로 폴리실리콘 그레인이 형성되기 때문에 더 작고 균일한 그레인(A)을 갖는 언도프트 제1 도전막(104)을 형성할 수 있다. 예를 들면, 그레인(A)을 100Å보다 작은 크기로 형성할 수 있다. On the other hand, even if the undoped first conductive film 104 is formed at a high temperature in the gate insulating film 102 (in FIG. 1A) without the treatment process, the grain size of the undoped first conductive film 104 can be reduced. have. However, when the gate insulating film 102a surface-treated as described above, since the P ions act as seeds, polysilicon grains are formed around the P ions and thus have smaller and more uniform grains A. An undoped first conductive film 104 may be formed. For example, the grain A can be formed to a size smaller than 100 kPa.

도 1d를 참조하면, 언도프트 제1 도전막(104)의 상부에 플로팅 게이트용 제2 도전막(106)을 형성한다. 제2 도전막(106)은 도프트(deoped) 폴리실리콘막으로 형성하는 것이 바람직하다. 이에 따라, 제2 도전막(106)은 SiH4 가스 또는 Si2H6 가스에 PH3 가스를 혼합하여 형성할 수 있다. 제2 도전막(106)은 LP-CVD 방식으로 500℃ 내지 550℃의 온도, 0.1Torr 내지 3.0Torr의 압력을 가하여 형성할 수 있다. 이때, PH3 가스는 제2 도전막(106)에 P(phosphorous) 이온을 형성시키기 위하여 주입하는 가스이다. 바람직하게는, 제2 도전막(106)에 포함되는 P 이온은 1.0×1020atoms/cc 내지 3.0×1021atoms/c의 농도가 되도록 한다. 또한, 제2 도전막(106)은 소자에 따라 다른 두께로 형성할 수 있으며, 예를 들면 200Å 내지 2000Å의 두께로 형성할 수 있다.Referring to FIG. 1D, a second conductive film 106 for floating gate is formed on the undoped first conductive film 104. The second conductive film 106 is preferably formed of a doped polysilicon film. Accordingly, the second conductive film 106 may be formed by mixing the PH 3 gas with the SiH 4 gas or the Si 2 H 6 gas. The second conductive film 106 may be formed by applying a temperature of 500 ° C. to 550 ° C. and a pressure of 0.1 Torr to 3.0 Torr by LP-CVD. In this case, the PH 3 gas is a gas injected to form P (phosphorous) ions in the second conductive film 106. Preferably, the P ion contained in the second conductive film 106 is set to a concentration of 1.0 × 10 20 atoms / cc to 3.0 × 10 21 atoms / c. In addition, the second conductive film 106 can be formed to a different thickness depending on the device, and can be formed to a thickness of, for example, 200 kPa to 2000 kPa.

도 1e를 참조하면, 제2 도전막(106)에 포함된 불순물을 언도프트 제1 도전막(도 1d의 104)으로 확산시켜 도프트 제1 도전막(104a)을 형성하기 위한 열처리 공정을 실시한다. 열처리 공정은 퍼니스(furnace) 또는 급속열처리공정(RPT)으로 실시할 수 있다. 특히, 열처리 공정을 실시하면, 제2 도전막(106)에 포함된 불순물은 도프트 제1 도전막(104a)의 그레인 바운더리(grain boundary; GB)를 따라 주로 확산된다. 이에 따라, 도프트 제1 도전막(104a)의 그레인 크기가 작을수록 그레인 바운더리의 양 또한 증가하기 때문에, 후속 형성할 각각의 메모리 셀의 플로팅 게이트에 불순물을 고르게 포함시킬 수 있다. 즉, 각각의 메모리 셀들의 플로팅 게이트는 그레인의 개수가 많을수록 그레인 바운더리(GB)를 따라 불순물이 고르게 분포 할 수 있고, 이로 인해 문턱전압 분포의 변화를 저하시킬 수 있다. 이처럼, 메모리 셀의 전기적 특성을 개선함으로써 플래시 메모리 소자의 신뢰도를 향상시킬 수 있다. Referring to FIG. 1E, a heat treatment process is performed to diffuse the impurities contained in the second conductive film 106 into the undoped first conductive film 104 of FIG. 1D to form the dope first conductive film 104a. do. The heat treatment process may be performed by a furnace or rapid heat treatment process (RPT). In particular, when the heat treatment process is performed, impurities included in the second conductive film 106 are mainly diffused along the grain boundary GB of the doped first conductive film 104a. Accordingly, the smaller the grain size of the doped first conductive film 104a, the greater the amount of grain boundary, so that impurities may be evenly included in the floating gate of each memory cell to be subsequently formed. That is, as the number of grains in each of the floating gates of the memory cells increases, impurities may be evenly distributed along the grain boundary GB, thereby reducing the variation in the threshold voltage distribution. As such, the reliability of the flash memory device may be improved by improving the electrical characteristics of the memory cell.

상기에서 설명한 본 발명의 기술적 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술적 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical spirit of the present invention described above has been described in detail in a preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, the present invention will be understood by those skilled in the art that various embodiments are possible within the scope of the technical idea of the present invention.

도 1a 내지 도 1e는 본 발명에 따른 플래시 메모리 소자의 형성 방법을 설명하기 위한 단면도이다.1A to 1E are cross-sectional views illustrating a method of forming a flash memory device according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

100 : 반도체 기판 102 : 게이트 절연막100 semiconductor substrate 102 gate insulating film

102a : 표면처리된 게이트 절연막 104 : 언도프트 제1 도전막102a: surface-treated gate insulating film 104: undoped first conductive film

104a : 도프트 제1 도전막 106 : 제2 도전막104a: doped first conductive film 106: second conductive film

Claims (20)

반도체 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the semiconductor substrate; 상기 게이트 절연막의 표면에 제1 불순물을 형성하는 단계;Forming a first impurity on a surface of the gate insulating film; 상기 제1 불순물에 의해 상기 게이트 절연막의 상부에 언도프트(undoped) 도전막을 형성하는 단계;Forming an undoped conductive film on the gate insulating film by the first impurity; 상기 언도프트 도전막의 상부에 도프트(doped) 도전막을 형성하는 단계; 및Forming a doped conductive film on the undoped conductive film; And 상기 도프트 도전막에 포함된 제2 불순물을 상기 언도프트 도전막으로 확산시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법.And diffusing a second impurity contained in the doped conductive film into the undoped conductive film. 제 1 항에 있어서,The method of claim 1, 상기 제1 불순물은 P 이온으로 형성하는 플래시 메모리 소자의 형성 방법.And forming the first impurity into P ions. 제 2 항에 있어서,The method of claim 2, 상기 P 이온은 챔버 내에 PH3 가스를 주입하여 형성하는 플래시 메모리 소자의 형성 방법.And the P ions are formed by injecting PH 3 gas into the chamber. 제 1 항에 있어서,The method of claim 1, 상기 제1 불순물은 5.0×1019atoms/cc 내지 2.0×1022atoms/cc의 농도로 형성 하는 플래시 메모리 소자의 형성 방법.And the first impurity is formed at a concentration of 5.0 × 10 19 atoms / cc to 2.0 × 10 22 atoms / cc. 제 1 항에 있어서,The method of claim 1, 상기 제1 불순물을 형성함으로써 상기 게이트 절연막의 표면에 Si(silicon), O(oxigen) 및 P(phosphorous)가 단독 또는 혼합되어 분포하도록 하는 플래시 메모리 소자의 형성 방법.Forming a first impurity such that Si (silicon), O (oxigen), and P (phosphorous) are distributed singly or mixed on a surface of the gate insulating film. 제 5 항에 있어서,The method of claim 5, 상기 제1 불순물을 형성함으로써 상기 게이트 절연막의 표면에 P2O5가 포함되도록 하는 플래시 메모리 소자의 형성 방법.And forming P 1 O 5 on the surface of the gate insulating layer by forming the first impurity. 반도체 기판 상에 게이트 절연막을 형성하는 단계;Forming a gate insulating film on the semiconductor substrate; 상기 반도체 기판이 로딩된 챔버의 내부에 PH3 가스를 주입하는 단계;Injecting a PH 3 gas into the chamber loaded with the semiconductor substrate; 상기 게이트 절연막의 상부에 언도프트 도전막을 형성하는 단계;Forming an undoped conductive film on the gate insulating film; 상기 언도프트 도전막의 상부에 제2 불순물이 포함된 도프트 도전막을 형성하는 단계; 및Forming a doped conductive film including a second impurity on the undoped conductive film; And 상기 도프트 도전막으로부터 상기 제2 불순물을 상기 언도프트 도전막으로 확산시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법.And diffusing the second impurity from the doped conductive film into the undoped conductive film. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 게이트 절연막은 SiO2막으로 형성하는 플래시 메모리 소자의 형성 방법.And the gate insulating film is formed of a SiO 2 film. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 언도프트 도전막은 비정질(amorphous) 폴리실리콘으로 형성하는 플래시 메모리 소자의 형성 방법.And the undoped conductive film is formed of amorphous polysilicon. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 언도프트 도전막은 LP-CVD(low pressure CVD) 방식으로 570℃ 내지 650℃의 온도를 가하여 형성하는 플래시 메모리 소자의 형성 방법.The undoped conductive film is formed by applying a temperature of 570 ℃ to 650 ℃ by low pressure CVD (LP-CVD) method. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 언도프트 도전막은 챔버 내에 SiH4 또는 Si2H6 가스를 0.1Torr 내지 1.0Torr의 압력으로 주입하여 형성하는 플래시 메모리 소자의 형성 방법.The undoped conductive film is formed by injecting SiH 4 or Si 2 H 6 gas into the chamber at a pressure of 0.1 Torr to 1.0 Torr. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 도프트 도전막은 상기 제2 불순물이 포함된 폴리실리콘으로 형성하는 플래시 메모리 소자의 형성 방법.And the doped conductive layer is formed of polysilicon containing the second impurity. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 제2 불순물은 P 이온인 플래시 메모리 소자의 형성 방법.And the second impurity is P ion. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 도프트 도전막은 LP-CVD 방식으로 500℃ 내지 550℃의 온도, 0.1Torr 내지 3.0Torr의 압력을 가하여 형성하는 플래시 메모리 소자의 형성 방법.The doped conductive film is formed by applying a pressure of 0.1 Torr to 3.0 Torr at a temperature of 500 ° C. to 550 ° C. by LP-CVD. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 도프트 도전막에 포함된 상기 제2 불순물은 1.0×1020atoms/cc 내지 3.0×1021atoms/c의 농도로 형성하는 플래시 메모리 소자의 형성 방법.The second impurity contained in the doped conductive film is formed at a concentration of 1.0 × 10 20 atoms / cc to 3.0 × 10 21 atoms / c. 제 1 항 또는 제 7 항에 있어서,The method according to claim 1 or 7, 상기 제2 불순물을 상기 언도프트 도전막으로 확산시키는 단계는 열처리 공정으로 실시하는 플래시 메모리 소자의 형성 방법.And diffusing the second impurity into the undoped conductive film is performed by a heat treatment process. 절연막이 형성된 반도체 기판이 제공되는 단계;Providing a semiconductor substrate having an insulating film formed thereon; 상기 절연막의 표면에 불순물을 형성하는 단계; 및Forming an impurity on a surface of the insulating film; And 상기 절연막의 상부에 도전막을 형성하되, 상기 불순물에 의해 상기 도전막 의 그레인(grain) 크기 증가를 억제하면서 상기 그레인을 성장시키는 단계를 포함하는 플래시 메모리 소자의 형성 방법.And forming a conductive film on the insulating film, wherein the grain is grown while suppressing an increase in grain size of the conductive film by the impurities. 제 17 항에 있어서,The method of claim 17, 상기 불순물은 P 이온인 플래시 메모리 소자의 형성 방법.And the impurity is P ion. 제 17 항에 있어서,The method of claim 17, 상기 불순물을 형성하는 단계는 상기 절연막에 PH3 가스를 흘려(flow) 실시하는 플래시 메모리 소자의 형성 방법.The forming of the impurity is performed by flowing a PH 3 gas into the insulating film. 제 17 항에 있어서,The method of claim 17, 상기 도전막은 비정질 폴리실리콘으로 형성하는 플래시 메모리 소자의 형성 방법.And the conductive film is formed of amorphous polysilicon.
KR1020080077320A 2008-08-07 2008-08-07 Method of forming a flash memory device KR101044692B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080077320A KR101044692B1 (en) 2008-08-07 2008-08-07 Method of forming a flash memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080077320A KR101044692B1 (en) 2008-08-07 2008-08-07 Method of forming a flash memory device

Publications (2)

Publication Number Publication Date
KR20100018698A true KR20100018698A (en) 2010-02-18
KR101044692B1 KR101044692B1 (en) 2011-06-28

Family

ID=42089268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080077320A KR101044692B1 (en) 2008-08-07 2008-08-07 Method of forming a flash memory device

Country Status (1)

Country Link
KR (1) KR101044692B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092954A (en) * 2011-02-14 2012-08-22 에스케이하이닉스 주식회사 Gate of semiconductor device having nano grain of columnar structure and fabricating method thereof

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030042315A (en) * 2001-11-22 2003-05-28 주식회사 하이닉스반도체 Method of forming a floating gate in a flash memory device
KR100467816B1 (en) * 2002-12-18 2005-01-25 동부아남반도체 주식회사 Flash memory with low operation voltage and manufacturing method thereof
US7015088B2 (en) 2002-12-31 2006-03-21 Texas Instruments Incorporated High-K gate dielectric defect gettering using dopants
US6919247B1 (en) 2003-09-04 2005-07-19 Advanced Micro Devices Method of fabricating a floating gate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120092954A (en) * 2011-02-14 2012-08-22 에스케이하이닉스 주식회사 Gate of semiconductor device having nano grain of columnar structure and fabricating method thereof

Also Published As

Publication number Publication date
KR101044692B1 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
US20060166428A1 (en) Semiconductor device and method of fabricating the same
US6913976B2 (en) Method of manufacturing semiconductor device
KR100624089B1 (en) Method of forming a pattern, method of manufacturing a multi gate oxide layer and flash memory cell using the same
KR20050002252A (en) Method of manufacturing a semiconductor device
US20050020010A1 (en) Method for forming non-volatile memory cell with low-temperature-formed dielectric between word and bit lines, and non-volatile memory array including such memory cells
KR101044692B1 (en) Method of forming a flash memory device
KR100953023B1 (en) Method of forming a gate electrode
KR20080015554A (en) Method of manufacturing a non-volatile memory device
KR20120131813A (en) Manufacturing method for semiconductor device
KR101002477B1 (en) Flash memory device and manufacturing method of the same
TWI240317B (en) Method of inhibiting degradation of gate oxide film
KR20040043832A (en) Method of manufacturing a semiconductor device
KR101085626B1 (en) Method of formoing floating gate
US20080150047A1 (en) Gate insulating layer in a semiconductor device and method of forming the same
KR100935719B1 (en) Method for fabricating dual gate in semicomdutor device
KR100953035B1 (en) Non-volatile memory device and method of fabricating the same
KR100490303B1 (en) Method of manufacturing a semiconductor device
KR20090025780A (en) Method of manufacturing a flash memory device
KR101038398B1 (en) Manufacturig method of floating gate layer for semiconductor device
KR20070075092A (en) Method of manufacturing a flash memory device
KR20090000337A (en) Method for manufacturing flash memory device
JPH03132078A (en) Semiconductor device and its manufacture
KR100607316B1 (en) Method of manufacturing a semiconductor device
KR20090042416A (en) Semiconductor device and forming method thereof
KR20020002808A (en) Method of manufacturing poly-silicon layer in semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee