KR20100014557A - Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus - Google Patents
Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus Download PDFInfo
- Publication number
- KR20100014557A KR20100014557A KR1020097019928A KR20097019928A KR20100014557A KR 20100014557 A KR20100014557 A KR 20100014557A KR 1020097019928 A KR1020097019928 A KR 1020097019928A KR 20097019928 A KR20097019928 A KR 20097019928A KR 20100014557 A KR20100014557 A KR 20100014557A
- Authority
- KR
- South Korea
- Prior art keywords
- silicon nitride
- nitride film
- plasma
- silicon
- film
- Prior art date
Links
- 229910052581 Si3N4 Inorganic materials 0.000 title claims abstract description 276
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 title claims abstract description 276
- 238000012545 processing Methods 0.000 title claims abstract description 124
- 238000000034 method Methods 0.000 title claims abstract description 116
- 239000004065 semiconductor Substances 0.000 title claims description 93
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000007789 gas Substances 0.000 claims abstract description 164
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 76
- 238000003949 trap density measurement Methods 0.000 claims abstract description 65
- 230000008569 process Effects 0.000 claims abstract description 35
- -1 nitrogen-containing compound Chemical class 0.000 claims abstract description 19
- 239000002210 silicon-based material Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 55
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 24
- 238000003860 storage Methods 0.000 claims description 23
- 230000007246 mechanism Effects 0.000 claims description 22
- 238000000151 deposition Methods 0.000 claims description 21
- 230000015572 biosynthetic process Effects 0.000 claims description 20
- 229910021529 ammonia Inorganic materials 0.000 claims description 12
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 230000014759 maintenance of location Effects 0.000 claims description 11
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000000463 material Substances 0.000 abstract description 8
- 239000010408 film Substances 0.000 description 342
- 210000002381 plasma Anatomy 0.000 description 90
- 239000010410 layer Substances 0.000 description 48
- 229910052710 silicon Inorganic materials 0.000 description 41
- 239000010703 silicon Substances 0.000 description 41
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 40
- 230000007547 defect Effects 0.000 description 28
- 238000012360 testing method Methods 0.000 description 26
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 238000009826 distribution Methods 0.000 description 16
- 239000000126 substance Substances 0.000 description 15
- 229910004298 SiO 2 Inorganic materials 0.000 description 13
- 230000005855 radiation Effects 0.000 description 13
- 229910052814 silicon oxide Inorganic materials 0.000 description 13
- 238000009825 accumulation Methods 0.000 description 12
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 12
- 230000005540 biological transmission Effects 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 9
- 238000005259 measurement Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002994 raw material Substances 0.000 description 8
- 238000004458 analytical method Methods 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 230000001276 controlling effect Effects 0.000 description 7
- 230000006870 function Effects 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 239000000203 mixture Substances 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- 229910052760 oxygen Inorganic materials 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 6
- 238000007254 oxidation reaction Methods 0.000 description 6
- 229910000077 silane Inorganic materials 0.000 description 6
- 239000010409 thin film Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000011261 inert gas Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- YMWUJEATGCHHMB-UHFFFAOYSA-N Dichloromethane Chemical compound ClCCl YMWUJEATGCHHMB-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000000498 cooling water Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229960002050 hydrofluoric acid Drugs 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 125000004430 oxygen atom Chemical group O* 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 240000008168 Ficus benjamina Species 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- KOOADCGQJDGAGA-UHFFFAOYSA-N [amino(dimethyl)silyl]methane Chemical compound C[Si](C)(C)N KOOADCGQJDGAGA-UHFFFAOYSA-N 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 238000010494 dissociation reaction Methods 0.000 description 2
- 230000005593 dissociations Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000001678 irradiating effect Effects 0.000 description 2
- HDZGCSFEDULWCS-UHFFFAOYSA-N monomethylhydrazine Chemical compound CNN HDZGCSFEDULWCS-UHFFFAOYSA-N 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 238000010926 purge Methods 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 238000007789 sealing Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910017083 AlN Inorganic materials 0.000 description 1
- 240000006829 Ficus sundaica Species 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910004541 SiN Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 241001125862 Tinca tinca Species 0.000 description 1
- 238000004833 X-ray photoelectron spectroscopy Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000013043 chemical agent Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- UBHZUDXTHNMNLD-UHFFFAOYSA-N dimethylsilane Chemical compound C[SiH2]C UBHZUDXTHNMNLD-UHFFFAOYSA-N 0.000 description 1
- 238000001941 electron spectroscopy Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002429 hydrazines Chemical class 0.000 description 1
- 238000010406 interfacial reaction Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 239000001272 nitrous oxide Substances 0.000 description 1
- 230000005693 optoelectronics Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 241000894007 species Species 0.000 description 1
- 238000004611 spectroscopical analysis Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
- C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
- C23C16/34—Nitrides
- C23C16/345—Silicon nitride
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
- C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28158—Making the insulator
- H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
- H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Abstract
Description
본 발명은, 플라즈마 CVD(Chemical Vapor Deposition ; 화학 기상 퇴적)법에 의해, 비휘발성 반도체 메모리 장치의 전하 축적층으로서 유용한 질화 규소막을 형성하는 질화 규소막의 형성 방법, 및, 이것을 이용한 비휘발성 반도체 메모리 장치의 제조 방법 및 비휘발성 반도체 메모리 장치에 관한 것이다. The present invention relates to a method of forming a silicon nitride film which forms a silicon nitride film useful as a charge storage layer of a nonvolatile semiconductor memory device by a plasma CVD (chemical vapor deposition) method, and a nonvolatile semiconductor memory device using the same. A manufacturing method and a nonvolatile semiconductor memory device.
현재, 전기적 리라이팅 동작이 가능한 EEPROM(Electrically Erasable and Programmable ROM) 등으로 대표되는 비휘발성 반도체 메모리 장치로서는, SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 형이나 MONOS(Metal-Oxide-Nitride- Oxide-Silicon) 형으로 불리는 적층 구조를 갖는 것이 있다. 이들 타입의 비휘발성 반도체 메모리 장치에서는, 2산화 규소막(Oxide) 사이에 유지된 질화 규소 막(Nitride)을 전하 축적층으로 하여 정보의 유지가 행해진다. 즉, 상기 비휘발성 반도체 메모리 장치에서는, 반도체 기판(Silicon)과 컨트롤 게이트 전극(Silicon 또는 Metal) 사이에 전압을 인가함으로써, 전하 축적층의 질화 규소막에 전자를 주입하여 데이터를 저장하거나, 질화 규소막에 축적된 전자를 제거하여, 데이터의 보존과 소거의 리라이팅를 행하고 있다. Currently, as a nonvolatile semiconductor memory device represented by EEPROM (Electrically Erasable and Programmable ROM) capable of electrically rewriting operation, there are SONOS (Silicon-Oxide-Nitride-Oxide-Silicon) type and MONOS (Metal-Oxide-Nitride-Oxide-). There is a layered structure called a silicon type. In these types of nonvolatile semiconductor memory devices, information is held by using a silicon nitride film (Nitride) held between silicon dioxide films (Oxide) as a charge storage layer. That is, in the nonvolatile semiconductor memory device, by applying a voltage between the semiconductor substrate (Silicon) and the control gate electrode (Silicon or Metal), electrons are injected into the silicon nitride film of the charge storage layer to store data or silicon nitride The electrons accumulated in the film are removed to save and erase the data.
비휘발성 반도체 메모리 장치의 전하 축적층으로서의 질화 규소막을 형성하는 기술로서, 일본 특허 공개 평5-145078호 공보(특허 문헌 1)에는, 터널 산화막과 탑 산화막 사이의 질화 규소막을 형성할 때에, 다이클로로실레인(SiH2C12)과 암모니아(NH3)를 원료 가스로 하고, 유량비 SiH2C12/NH3를 1/10 이하의 조건으로 감압 CVD 법에 의해 성막하는 질화 규소막의 형성 방법이 기재되어 있다. As a technique for forming a silicon nitride film as a charge storage layer of a nonvolatile semiconductor memory device, Japanese Patent Laid-Open No. 5-145078 (Patent Document 1) discloses dichloromethane when a silicon nitride film is formed between a tunnel oxide film and a top oxide film. A method for forming a silicon nitride film using silane (SiH 2 C1 2 ) and ammonia (NH 3 ) as a raw material gas, and forming a flow rate ratio SiH 2 C1 2 / NH 3 by a reduced pressure CVD method under a condition of 1/10 or less It is.
그런데, 최근의 반도체 장치의 고집적화에 따른, 비휘발성 반도체 메모리 장치의 소자 구조도 급속히 미세화가 진행되고 있다. 비휘발성 반도체 메모리 장치를 미세화하기 위해서는, 개개의 비휘발성 반도체 메모리 장치에 있어서, 전하 축적층인 질화 규소막의 전하 축적 능력을 향상시켜, 데이터 유지 성능을 높일 필요가 있다. 이 질화 규소막의 전하 축적 능력은, 막 중의 전하 포획 중심인 트랩의 밀도와 관계가 있다. 따라서, 비휘발성 반도체 메모리 장치의 데이터 유지 성능을 높이는 하나의 수단으로서, 트랩 밀도가 큰 질화 규소막을 전하 축적층으로서 사용하는 것이 유효하다고 생각된다. However, with the recent high integration of semiconductor devices, the device structure of nonvolatile semiconductor memory devices has also been rapidly miniaturized. In order to miniaturize a nonvolatile semiconductor memory device, it is necessary to improve the charge accumulation capability of the silicon nitride film which is a charge accumulation layer in each nonvolatile semiconductor memory device, and to improve data retention performance. The charge accumulation capability of this silicon nitride film is related to the density of the trap which is the charge trapping center in the film. Therefore, it is considered to be effective to use a silicon nitride film having a high trap density as a charge storage layer as one means of improving the data retention performance of the nonvolatile semiconductor memory device.
그러나, 종래의 감압 CVD나 열 CVD에 의한 성막 방법에서는, 질화 규소막의 형성 과정에서 막 중의 트랩 밀도를 컨트롤하는 것은 기술적으로 곤란하며, 원하는 트랩 밀도를 갖는 질화 규소막을 형성하는 것은 가능하지 않다. 예컨대, 상기 특허 문헌 1에 개시된 질화 규소막의 형성 방법에서는, 질화 규소막의 트랩 밀도를 직접 컨트롤할 수 없기 때문에, 질화 규소막과 탑 산화막의 계면의 트랩 밀도를 증가시킬 목적으로, 이들의 막의 중간 부분에 Si를 많이 함유하는 천이층을 마련하고 있다. 더구나, 특허 문헌 1에서는, 이 천이층을 형성하기 위해서, 원료 가스의 공급 타이밍을 복잡한 순서로 제어하는 방법을 채용하고 있다. 구체적으로는, 특허 문헌 1에 개시된 기술에서는, 질화 규소막의 성막 종료시에, 우선 암모니아의 공급을 정지하고, 잔류한 암모니아가 소비된 후, 다이클로로실레인의 공급을 정지한다. 그 후, 탑 산화막을 형성하는 때는, 우선 아산화질소만을 공급하고, 소정 시간 경과 후에 실레인을 공급하여 탑 산화막의 퇴적이 시작되도록 하고 있다. However, in the conventional film forming method by reduced pressure CVD or thermal CVD, it is technically difficult to control the trap density in the film during the formation of the silicon nitride film, and it is not possible to form a silicon nitride film having a desired trap density. For example, in the method of forming the silicon nitride film disclosed in
그러나, 특허 문헌 1과 같이 원료 가스의 공급 타이밍을 제어하는 방법에서는, 약간의 타이밍의 차이로 막질이 크게 변화되어 버리기 때문에, 원하는 트랩 밀도를 갖는 질화 규소막을 재현성 좋게 성막하는 것은 도저히 불가능하다고 생각된다. However, in the method of controlling the supply timing of the source gas as in
본 발명의 목적은, 성막되는 질화 규소막의 트랩 밀도를 원하는 크기로 컨트롤할 수 있는 질화 규소막의 형성 방법을 제공하는 것에 있다. An object of the present invention is to provide a method for forming a silicon nitride film which can control the trap density of the silicon nitride film to be formed to a desired size.
본 발명의 다른 목적은, 전하 축적 성능이 컨트롤된 질화 규소막을 구비하고, 데이터 유지 성능에 우수한 비휘발성 반도체 메모리 장치를 제공하는 것에 있다. Another object of the present invention is to provide a non-volatile semiconductor memory device having a silicon nitride film whose charge accumulation performance is controlled and excellent in data retention performance.
본 발명의 제 1 관점에 의하면, 질소 함유 화합물과 규소 함유 화합물을 포함하는 원료 가스를 마이크로파에 의해 플라즈마화하고, 그 플라즈마를 이용한 플라즈마 CVD에 의해 기판상에 질화 규소막을 퇴적시키는 질화 규소막의 형성 방법이고, 복수의 구멍을 갖는 평면 안테나에 의해 상기 처리실 내에 마이크로파를 도입하는 플라즈마 처리 장치의 처리실 내에 기판을 세트하는 것과, 퇴적되는 질화 규소막의 트랩 밀도의 크기가 소정의 값으로 제어되도록, 상기 플라즈마 처리 장치에 있어서의 플라즈마 CVD의 조건을 제어하여 기판상에 질화 규소막을 퇴적시키는 것을 포함하는 질화 규소막의 형성 방법이 제공된다. According to the first aspect of the present invention, a method of forming a silicon nitride film in which a raw material gas containing a nitrogen-containing compound and a silicon-containing compound is plasma formed by microwaves and a silicon nitride film is deposited on a substrate by plasma CVD using the plasma. The plasma processing such that the substrate is set in the processing chamber of the plasma processing apparatus for introducing microwaves into the processing chamber by a planar antenna having a plurality of holes, and the magnitude of the trap density of the silicon nitride film deposited is controlled to a predetermined value. Provided is a method of forming a silicon nitride film including controlling a condition of plasma CVD in an apparatus to deposit a silicon nitride film on a substrate.
상기 제 1 관점에서, 상기 질소 함유 화합물로서 암모니아(NH3)를 이용하고, 상기 규소 함유 화합물로서 다이실레인(Si2H6)을 이용하여, 1 Pa ~ 1333 Pa의 범위내의 처리 압력으로 플라즈마를 발생시키는 조건의 플라즈마 CVD에 의해, 상기 질화 규소막을 형성할 수 있다. 이 경우, 상기 원료 가스 중의 상기 암모니아(NH3)와 상기 다이실레인(Si2H6)의 유량비(NH3 유량/Si2H6 유량)가 0.1 ~ 1000의 범위내로 될 수 있다. 또한, 상기 질화 규소막의 트랩 밀도를, 그 두께 방향으로 1× 1O17 ~ 5×1O17 cm-3 eV-1의 범위내에서 분포시키도록 할 수 있다. 이 경우, 상기 질화 규소막의 막 두께가 1 ~ 20㎚의 범위 내인 것이 바람직하다. In the first aspect, the plasma is treated at a processing pressure within the range of 1 Pa to 1333 Pa by using ammonia (NH 3 ) as the nitrogen-containing compound and disilane (Si 2 H 6 ) as the silicon-containing compound. The silicon nitride film can be formed by plasma CVD in a condition of generating. In this case, the flow rate ratio (NH 3 flow rate / Si 2 H 6 flow rate) of the ammonia (NH 3 ) and the disilane (Si 2 H 6 ) in the source gas may be in the range of 0.1 to 1000. In addition, the trap density of the silicon nitride film can be distributed within the range of 1 × 10 17 to 5 × 10 17 cm −3 eV −1 in the thickness direction thereof. In this case, it is preferable that the film thickness of the said silicon nitride film exists in the range of 1-20 nm.
또한, 상기 제 1 관점에서, 상기 질소 함유 화합물로서 질소(N2)를 이용하고, 상기 규소 함유 화합물로서 다이실레인(Si2H6)을 이용하여, 0.1Pa ~ 500Pa의 범위내의 처리 압력으로 플라즈마를 발생시키는 조건의 플라즈마 CVD에 의해, 상기 질화 규소막을 형성할 수도 있다. 이 경우, 상기 원료 가스 중의 상기 질소(N2)와 상기 다이실레인(Si2H6)의 유량비(N2 유량/Si2H6 유량)를 0.1 ~ 5000의 범위내로 할 수 있다. Further, in the first aspect, at a processing pressure within the range of 0.1 Pa to 500 Pa, using nitrogen (N 2 ) as the nitrogen-containing compound, and disilane (Si 2 H 6 ) as the silicon-containing compound. The silicon nitride film may be formed by plasma CVD in a condition of generating a plasma. In this case, the flow rate ratio (N 2 flow rate / Si 2 H 6 flow rate) of the nitrogen (N 2 ) and the disilane (Si 2 H 6 ) in the source gas may be in the range of 0.1 to 5000.
또, 상기 제 1 관점에서, 처리 온도를 300℃ ~ 600℃의 범위내의 온도로 할 수 있다. Moreover, from a said 1st viewpoint, process temperature can be made into the temperature within the range of 300 degreeC-600 degreeC.
본 발명의 제 2 관점에 의하면, 질소 함유 화합물과 규소 함유 화합물을 포함하는 원료 가스를 마이크로파에 의해 플라즈마화하여, 그 플라즈마를 이용한 플라즈마 CVD에 의해 기판상에 질화 규소막을 퇴적시키는 질화 규소막의 형성 방법이고, 복수의 구멍을 갖는 평면 안테나에 의해 상기 처리실 내에 마이크로파를 도입하는 플라즈마 처리 장치의 처리실 내에 피처리체를 세트하는 것과, 상기 플라즈마 처리 장치에 있어서, 제 1 조건의 플라즈마 CVD에 의해 기판 표면에 제 1 트랩 밀도의 제 1 질화 규소막을 퇴적시키는 것과, 상기 플라즈마 처리 장치에 있어서, 상기 제 1 조건과는 다른 제 2 조건의 플라즈마 CVD에 의해 상기 제 1 질화 규소막의 위에 상기 제 1 트랩 밀도와는 다른 제 2 트랩 밀도의 제 2 질화 규소막을 퇴적시키는 것을 포함하는 질화 규소막의 형성 방법이 제공된다. According to the second aspect of the present invention, a method of forming a silicon nitride film in which a source gas containing a nitrogen-containing compound and a silicon-containing compound is plasmalized by microwave, and a silicon nitride film is deposited on a substrate by plasma CVD using the plasma. A target object is set in a processing chamber of a plasma processing apparatus that introduces microwaves into the processing chamber by a planar antenna having a plurality of holes, and in the plasma processing apparatus, the substrate surface is formed by plasma CVD under a first condition. Depositing a first silicon nitride film having a first trap density, and in the plasma processing apparatus, different from the first trap density on the first silicon nitride film by plasma CVD under a second condition different from the first condition. Silicon nitride comprising depositing a second silicon nitride film of a second trap density This forming method is provided.
상기 제 2 관점에서, 상기 제 1 질화 규소막은, 상기 질소 함유 화합물로서 암모니아(NH3)를 이용하고, 상기 규소 함유 화합물로서 다이실레인(Si2H6)을 이용하여, 1Pa ~ 1333Pa의 범위내의 처리 압력으로 플라즈마를 발생시키는 것에 의해 형성되고, 상기 제 2 질화 규소막은, 상기 질소 함유 화합물로서 질소(N2)를 이용하고, 상기 규소 함유 화합물로서 다이실레인(Si2H6)을 이용하고, 0.1Pa ~ 500Pa의 범위 내의 처리 압력으로 플라즈마를 발생시키는 것에 의해 형성되도록 할 수 있다. 또한, 상기 제 1 질화 규소막 및 상기 제 2 질화 규소막의 적어도 한쪽의 트랩 밀도를, 그 두께 방향으로 1×1O17 ~ 5×1O17 cm-3 eV-1의 범위내에서 분포시키도록 할 수 있다. 이 경우에, 상기 제 1 질화 규소막 및 상기 제 2 질화 규소막의 적어도 한쪽의 막 두께가 1 ~ 20㎚의 범위내인 것이 바람직하다. 또한, 제 1 질화 규소막을 퇴적하는 것과, 상기 제 2 질화 규소막을 퇴적하는 것을 교대로 행하도록 할 수 있다. In the second aspect, the first silicon nitride film uses ammonia (NH 3 ) as the nitrogen-containing compound and disilane (Si 2 H 6 ) as the silicon-containing compound, in the range of 1 Pa to 1333 Pa. as contained in a formed by generating a plasma in the processing pressure, the second silicon nitride film, and using a nitrogen (N 2) as the nitrogen-containing compound, the silicon compound used for die-silane (Si 2 H 6) And generating plasma at a processing pressure within the range of 0.1 Pa to 500 Pa. Further, at least one trap density of the first silicon nitride film and the second silicon nitride film can be distributed within the range of 1 × 10 17 to 5 × 10 17 cm -3 eV -1 in the thickness direction thereof. have. In this case, it is preferable that at least one film thickness of the said 1st silicon nitride film and said 2nd silicon nitride film is in the range of 1-20 nm. In addition, the deposition of the first silicon nitride film and the deposition of the second silicon nitride film can be performed alternately.
본 발명의 제 3 관점에 의하면, 반도체 기판의 채널 형성 영역의 위에 전하 유지 능력을 갖는 전하 축적층으로서의 질화 규소막을 포함하는 복수의 절연막의 적층체를 형성하는 것과, 상기 적층체의 위에 게이트 전극을 형성하는 것을 포함하는 비휘발성 반도체 메모리 장치의 제조 방법이고, 상기 질화 규소막은, 질소 함유 화합물과 규소 함유 화합물을 포함하는 원료 가스를 마이크로파에 의해 플라즈마화하고, 그 플라즈마를 이용한 플라즈마 CVD에 의해 반도체 기판상에 퇴적시키는 방법에 의해서 형성되고, 상기 퇴적시키는 방법은, 복수의 구멍을 갖는 평면 안테나에 의해 상기 처리실 내에 마이크로파를 도입하는 플라즈마 처리 장치의 처리실 내에 반도체 기판을 세트하는 것과, 퇴적되는 질화 규소막의 트랩 밀도의 크기가 소정의 값으로 제어되도록, 상기 플라즈마 처리 장치에 있어서의 플라즈마 CVD의 조건을 제어하여 반도체 기판상에 질화 규소막을 퇴적시키는 것을 포함하는, 비휘발성 반도체 메모리 장치의 제조 방법이 제공된다. According to a third aspect of the present invention, there is provided a laminate of a plurality of insulating films including a silicon nitride film as a charge storage layer having a charge retention capability on a channel formation region of a semiconductor substrate, and a gate electrode on the laminate. A method of manufacturing a nonvolatile semiconductor memory device including forming the silicon nitride film, wherein the silicon nitride film is formed by plasma-forming a source gas containing a nitrogen-containing compound and a silicon-containing compound by microwaves, and the semiconductor substrate by plasma CVD using the plasma. And a method of depositing a semiconductor substrate in a processing chamber of a plasma processing apparatus which introduces microwaves into the processing chamber by a planar antenna having a plurality of holes, and the silicon nitride film to be deposited. The magnitude of the trap density is controlled to a predetermined value. The lock, the manufacturing method of the nonvolatile semiconductor memory device including the control of the plasma CVD conditions of the above plasma treatment apparatus to depositing the silicon nitride film on a semiconductor substrate.
본 발명의 제 4 관점에 의하면, 주면에 채널 형성 영역을 갖는 반도체 기판과, 상기 채널 형성 영역의 위에 형성된, 전하 유지 능력을 갖는 전하 축적층으로서의 질화 규소막을 포함하는 복수의 절연막의 적층체와, 상기 적층체의 위에 형성된 게이트 전극을 갖는 비휘발성 반도체 메모리 장치에 있어, 상기 질화 규소막이, 질소 함유 화합물과 규소 함유 화합물을 포함하는 원료 가스를 마이크로파에 의해 플라즈마화하고, 그 플라즈마를 이용한 플라즈마 CVD에 의해 반도체 기판상에 퇴적시키는 방법에 의해서 형성되며, 상기 퇴적시키는 방법은, 복수의 구멍을 갖는 평면 안테나에 의해 상기 처리실 내에 마이크로파를 도입하는 플라즈마 처리 장치의 처리실 내에 반도체 기판을 세트하는 것과, 퇴적되는 질화 규소막의 트랩 밀도의 크기가 소정의 값으로 제어되도록, 상기 플라즈마 처리 장치에 있어서의 플라즈마 CVD의 조건을 제어하여 반도체 기판상에 질화 규소막을 퇴적시키는 것을 포함하는, 비휘발성 반도체 메모리 장치가 제공된다. According to a fourth aspect of the present invention, there is provided a laminate of a plurality of insulating films including a semiconductor substrate having a channel formation region on its main surface, a silicon nitride film formed as a charge storage layer having charge retention capability formed on the channel formation region, In a nonvolatile semiconductor memory device having a gate electrode formed on the laminate, the silicon nitride film plasmas a source gas containing a nitrogen-containing compound and a silicon-containing compound by microwaves, and applies the plasma CVD using the plasma. Formed by a method of depositing a semiconductor substrate on the semiconductor substrate, and the method of depositing a semiconductor substrate in a processing chamber of a plasma processing apparatus that introduces microwaves into the processing chamber by a planar antenna having a plurality of holes. The trap density of the silicon nitride film has a predetermined value. In order to be controlled, a nonvolatile semiconductor memory device is provided which includes depositing a silicon nitride film on a semiconductor substrate by controlling the conditions of plasma CVD in the plasma processing apparatus.
본 발명의 제 5 관점에 의하면, 플라즈마를 이용하여 피처리체를 처리하기 위한 처리실과, 상기 처리실 내에 마이크로파를 도입하기 위한, 복수의 구멍을 갖는 평면 안테나와, 상기 처리실 내에 원료 가스를 공급하는 가스 공급 기구와, 상기 처리실 내를 감압 배기하는 배기 기구와, 상기 피처리체의 온도를 조절하는 온도 조절 기구와, 질소 함유 화합물과 규소 함유 화합물을 포함하는 원료 가스를, 상기 평면 안테나에 의해 상기 처리실 내에 도입된 마이크로파에 의해 플라즈마화하고, 그 플라즈마를 이용한 플라즈마 CVD에 의해 기판상에 질화 규소막을 퇴적시킬 때에, 퇴적되는 질화 규소막의 트랩 밀도의 크기가 소정의 값으로 제어되도록, 상기 플라즈마 처리 장치에 있어서의 플라즈마 CVD의 조건을 제어하는 제어부를 구비하는, 플라즈마 처리 장치가 제공된다. According to a fifth aspect of the present invention, there is provided a processing chamber for processing a target object using plasma, a planar antenna having a plurality of holes for introducing microwaves into the processing chamber, and a gas supply for supplying a source gas into the processing chamber. A source gas containing a mechanism, an exhaust mechanism for evacuating the inside of the processing chamber under reduced pressure, a temperature regulating mechanism for adjusting the temperature of the target object, and a nitrogen-containing compound and a silicon-containing compound are introduced into the processing chamber by the planar antenna. In the plasma processing apparatus described above, when the silicon nitride film is deposited on the substrate by plasma CVD using the plasma and the silicon nitride film is deposited on the substrate, the trap density of the deposited silicon nitride film is controlled to a predetermined value. A plasma processing apparatus comprising a control unit for controlling conditions of plasma CVD. Is provided.
본 발명자 등은, 복수의 구멍을 갖는 평면 안테나에 의해 처리실 내에 마이크로파를 도입하는 플라즈마 처리 장치를 이용하여, 플라즈마 CVD 성막의 조건을 변경함으로써, 성막되는 질화 규소막의 트랩 밀도의 크기를 제어할 수 있는 것을 발견했다. 본 발명에서는, 이러한 발견에 근거해서, 퇴적되는 질화 규소막의 트랩 밀도의 크기가 소정의 값으로 제어되도록, 상기 플라즈마 처리 장치에 있어서의 플라즈마 CVD의 조건을 제어하여 기판 상에 질화 규소막을 퇴적하기 때문에, 원하는 트랩 밀도를 갖는 질화 규소막을 형성할 수 있다. 또한, 이렇게 하여 형성한 원하는 트랩 밀도를 갖는 질화 규소막은, 각종 반도체 장치를 제작할 때의 절연막으로서 사용가능하고, 특히 비휘발성 반도체 메모리 장치의 전하 축적층으로서 이용함으로써, 우수한 데이터 유지 성능을 가지는 비휘발성 반도체 메모리 장치를 실현할 수 있다. MEANS TO SOLVE THE PROBLEM This inventor can control the magnitude | size of the trap density of the silicon nitride film formed by changing the conditions of plasma CVD film-forming using the plasma processing apparatus which introduces a microwave into a process chamber by the planar antenna which has a some hole. Found that. In the present invention, the silicon nitride film is deposited on the substrate by controlling the conditions of plasma CVD in the plasma processing apparatus so that the magnitude of the trap density of the silicon nitride film deposited is controlled to a predetermined value. A silicon nitride film having a desired trap density can be formed. In addition, the silicon nitride film having the desired trap density thus formed can be used as an insulating film when fabricating various semiconductor devices, and in particular, as a charge storage layer of a nonvolatile semiconductor memory device, thereby providing a nonvolatile memory having excellent data retention performance. A semiconductor memory device can be realized.
또한, 본 발명에 의하면, 플라즈마 CVD의 조건을 제어하여, 트랩 밀도가 다른 질화 규소막을 적층 형성함으로써, 비휘발성 반도체 메모리 장치에 있어서 다양한 밴드 엔지니어링이 가능하게 되어, 데이터 유지 특성에 우수한 비휘발성 반도체 메모리 장치를 제작할 수 있다. 또한, 이와 같이 다른 트랩 밀도를 갖는 질화 규소막을 적층 형성함으로써, 단일의 플라즈마 처리 장치의 챔버 내에서, 트랩 밀도가 다른 2층 이상의 질화 규소막을 대기 상태에 노출하지 않고 성막할 수 있기 때문에, 효율적인 프로세스 설계를 실현할 수 있다. In addition, according to the present invention, by controlling the conditions of plasma CVD and stacking silicon nitride films having different trap densities, various band engineering is possible in the nonvolatile semiconductor memory device, and the nonvolatile semiconductor memory excellent in data retention characteristics. The device can be manufactured. In addition, by stacking silicon nitride films having different trap densities in this manner, two or more silicon nitride films having different trap densities can be formed in the chamber of a single plasma processing apparatus without exposing to an atmospheric state. Design can be realized.
도 1은 본 발명의 질화 규소막의 형성 방법의 실시에 적합한 플라즈마 처리 장치의 일례의 개략 구성을 모식적으로 나타내는 단면도. BRIEF DESCRIPTION OF THE DRAWINGS It is sectional drawing which shows schematic structure of an example of the plasma processing apparatus suitable for implementation of the silicon nitride film formation method of this invention.
도 2는 도 1의 플라즈마 처리 장치의 평면 안테나를 나타내는 평면도. FIG. 2 is a plan view illustrating the planar antenna of the plasma processing apparatus of FIG. 1. FIG.
도 3은 도 1의 플라즈마 처리 장치의 제어부의 구성을 나타내는 블록도. 3 is a block diagram illustrating a configuration of a control unit of the plasma processing apparatus of FIG. 1.
도 4는 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법의 순서의 개략을 나타내는 흐름도. 4 is a flowchart showing an outline of a procedure of a method of forming a silicon nitride film according to the first embodiment of the present invention.
도 5는 질화 규소막(막 두께 3㎚)의 PYS 측정 결과를 나타내는 도면. 5 shows PYS measurement results of a silicon nitride film (film thickness of 3 nm).
도 6은 질화 규소막(막 두께 10㎚)의 PYS 측정 결과를 나타내는 도면. 6 shows PYS measurement results of a silicon nitride film (film thickness of 10 nm).
도 7은 질화 규소막 및 수소 종단 Si(100)면의 PYS 측정 결과를 나타내는 도면. 7 shows PYS measurement results of a silicon nitride film and a hydrogen terminated Si (100) plane;
도 8은 질화 규소막의 전자 점유 결함 밀도의 깊이 방향 분포를 나타내는 도면. 8 is a diagram showing a depth direction distribution of electron occupancy defect density of a silicon nitride film.
도 9는 XPS 분석에 의해서 측정한 질화 규소막의 화학 조성 프로파일을 나타내는 도면. 9 shows the chemical composition profile of a silicon nitride film measured by XPS analysis.
도 10은 LPCVD에 의한 시험 구분 I의 질화 규소막의 전자 점유 결함의 깊이 방향 분포를 나타내는 도면. Fig. 10 is a diagram showing the depth direction distribution of electron occupancy defects of the silicon nitride film of test section I by LPCVD.
도 11은 시험 구분 J의 질화 규소막의 전자 점유 결함 밀도의 깊이 방향 분포를 나타내는 도면. 11 is a diagram showing a depth direction distribution of an electron-occupying defect density of a silicon nitride film of test section J. FIG.
도 12는 LPCVD에 의한 시험 구분 I의 질화 규소막의 XPS 분석 결과를 나타내는 도면. Fig. 12 shows the XPS analysis results of the silicon nitride film of test section I by LPCVD.
도 13은 시험 구분 J의 질화 규소막의 XPS 분석 결과를 나타내는 도면. The figure which shows the XPS analysis result of the silicon nitride film of test division J. FIG.
도 14는 본 발명의 일실시예에 따른 비휘발성 반도체 메모리 장치의 개략 구성을 나타내는 단면도. 14 is a cross-sectional view illustrating a schematic configuration of a nonvolatile semiconductor memory device according to one embodiment of the present invention;
도 15는 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법을 이용한 비휘발성 반도체 메모리 장치의 제조 공정을 나타내는 공정 단면도. 15 is a cross-sectional view showing the manufacturing process of the nonvolatile semiconductor memory device using the method for forming the silicon nitride film according to the first embodiment of the present invention.
도 16은 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법을 이용한 비휘발성 반도체 메모리 장치의 제조 공정을 나타내는 공정 단면도. 16 is a cross sectional view showing the manufacturing process of the nonvolatile semiconductor memory device using the method for forming the silicon nitride film according to the first embodiment of the present invention.
도 17은 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법을 이용한 비휘발성 반도체 메모리 장치의 제조 공정을 나타내는 공정 단면도. 17 is a cross sectional view showing the manufacturing process of the nonvolatile semiconductor memory device using the method for forming the silicon nitride film according to the first embodiment of the present invention.
도 18은 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법을 이용한 비휘발성 반도체 메모리 장치의 제조 공정을 나타내는 공정 단면도. 18 is a cross sectional view showing the manufacturing process of the nonvolatile semiconductor memory device using the method for forming the silicon nitride film according to the first embodiment of the present invention.
도 19는 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법을 이용한 비휘발성 반도체 메모리 장치의 제조 공정을 나타내는 공정 단면도. 19 is a cross sectional view showing the manufacturing process of a nonvolatile semiconductor memory device using the silicon nitride film forming method according to the first embodiment of the present invention.
도 20은 본 발명의 제 1 실시예에 따른 질화 규소막의 형성 방법을 이용한 비휘발성 반도체 메모리 장치의 제조 공정을 나타내는 공정 단면도. 20 is a cross-sectional view showing the manufacturing process of the nonvolatile semiconductor memory device using the method for forming the silicon nitride film according to the first embodiment of the present invention.
도 21은 본 발명의 제 2 실시예에 따른 질화 규소막의 형성 방법의 순서의 개략을 나타내는 흐름도. 21 is a flowchart showing an outline of a procedure of a method of forming a silicon nitride film according to the second embodiment of the present invention.
도 22는 본 발명의 다른 실시예에 따른 비휘발성 반도체 메모리 장치의 개략 구성을 나타내는 설명도. Fig. 22 is an explanatory diagram showing a schematic configuration of a nonvolatile semiconductor memory device according to another embodiment of the present invention.
도 23은 질화 규소막의 XPS 분석 결과를 나타내는 도면.23 shows XPS analysis results of a silicon nitride film.
이하, 도면을 참조하면서, 본 발명의 바람직한 실시예에 대하여 설명한다. EMBODIMENT OF THE INVENTION Hereinafter, the preferred embodiment of this invention is described, referring drawings.
<제 1 실시예> <First Embodiment>
도 1은 본 발명의 질화 규소막의 형성 방법의 실시에 적합한 플라즈마 처리 장치의 일례의 개략 구성을 모식적으로 나타내는 단면도, 도 2는 도 1의 플라즈마 처리 장치의 평면 안테나를 나타내는 평면도, 도 3은 도 1의 플라즈마 처리 장치의 제어부의 구성을 나타내는 블록도이다. BRIEF DESCRIPTION OF THE DRAWINGS Sectional drawing which shows schematic structure of an example of the plasma processing apparatus suitable for implementation of the silicon nitride film formation method of this invention, FIG. 2 is a top view which shows the planar antenna of the plasma processing apparatus of FIG. It is a block diagram which shows the structure of the control part of 1 plasma processing apparatus.
이 플라즈마 처리 장치(100)는, 복수의 슬롯 형상의 구멍을 갖는 평면 안테나인 RLSA(Radial Line S1ot Antenna ; 라디얼 라인 슬롯 안테나)로 처리실 내에 마이크로파를 도입하여 플라즈마를 발생시키는 것에 의해, 고밀도 또한 저전자 온도의 마이크로파 여기 플라즈마를 발생시킬 수 있는 RLSA 마이크로파 플라즈마 처리 장치로서 구성되어 있다. 플라즈마 처리 장치(1OO)에서는, 1×1O10m ~ 5× 1O12/cm3의 플라즈마 밀도로, 또한 0.7 ~ 2eV의 저전자 온도를 갖는 플라즈마에 의한 처리가 가능하다. 이 때문에, 플라즈마 처리 장치(100)는, 각종 반도체 장치의 제조 과정에서 플라즈마 CVD에 의한 질화 규소막의 성막 처리에 적합하게 이용할 수 있다. The
플라즈마 처리 장치(100)는, 기밀하게 구성된 챔버(처리실)(1)와, 챔버(1) 내에 가스를 공급하는 가스 공급 기구(18)와, 챔버(1) 내를 감압 배기하기 위한 배기 장치(24)와, 챔버(1)의 상부에 마련되고, 챔버(1) 내에 마이크로파를 도입하는 마이크로파 도입 기구(27)와, 이들 플라즈마 처리 장치(100)의 각 구성부를 제어하는 제어부(50)를 주요 구성으로서 구비하고 있다. The
챔버(1)는, 접지된 대략 원통 형상의 용기이며, 예컨대 알루미늄으로 이루어지는 저벽(1a)과 측벽(1b)을 갖고 있다. 한편, 챔버(1)는, 각통 형상의 용기이더라도 좋다. The
챔버(1)의 내부에는, 피처리체인 실리콘 웨이퍼(이하, 단지 「웨이퍼」라고 함)(W)를 수평으로 지지하기 위한 탑재대(2)가 마련되어 있다. 탑재대(2)는, 열전도성이 높은 세라믹, 예컨대 AlN으로 구성되어 있다. 이 탑재대(2)는, 배기실(11)의 바닥부 중앙으로부터 상방으로 연장되는 원통 형상의 지지 부재(3)에 의해 지지되어 있다. 지지 부재(3)도 열전도성이 높은 세라믹, 예컨대 AlN에 의해 구성되어 있다. Inside the
또한, 탑재대(2)에는, 그 외부 가장자리부를 커버하여, 웨이퍼(W)를 가이드 하기 위한 커버링(4)이 마련되어 있다. 이 커버링(4)은, 예컨대 석영, AlN, Al2O3, SiN 중 어느 하나의 재료로 구성된 환상 부재이다. In addition, the mounting table 2 is provided with a
또한, 탑재대(2)에는, 온도 조절 기구로서의 저항 가열형의 히터(5)가 매립되어 있다. 이 히터(5)는, 히터 전원(5a)으로부터 급전되는 것에 의해 탑재대(2)를 가열하여, 그 열로 피처리 기판인 웨이퍼(W)를 균일하게 가열한다. In the mounting table 2, a
또한, 탑재대(2)에는, 열전대(TC)(6)가 마련되어 있다. 이 열전대(6)에 의해 검출한 온도에 근거해서, 웨이퍼(W)를 예컨대 실온으로부터 900℃까지의 범위로 제어 가능해진다. In addition, the mounting table 2 is provided with a thermocouple (TC) 6. Based on the temperature detected by this
또한, 탑재대(2)에는, 웨이퍼(W)를 지지하여 승강시키기 위한 웨이퍼 지지핀(도시하지 않음)을 갖고 있다. 각 웨이퍼 지지핀은, 탑재대(2)의 표면에 대하여 돌몰가능하게 마련되어 있다. The mounting table 2 also has a wafer support pin (not shown) for supporting and lifting the wafer W. As shown in FIG. Each wafer support pin is provided in such a manner that it can be driven against the surface of the mounting table 2.
챔버(1)의 저벽(1a)의 대략 중앙부에는, 원형의 개구부(10)가 형성되어 있다. 저벽(1a)에는 이 개구부(10)와 연통되어, 아래쪽으로 향해 돌출하는 배기실(11)이 마련되어 있다. 이 배기실(11)에는, 배기관(12)이 접속되어 있고, 이 배기관(12)을 통해서 배기 장치(24)에 접속되어 있다. The
챔버(1)를 형성하는 측벽(1b)의 상단에는, 챔버(1)를 개폐시키는 덮개(lid)로서의 기능을 갖는 환상의 플레이트(13)가 배치되어 있다. 플레이트(13)의 내주 하부는, 내측(챔버 내 공간)을 향해 돌출하여, 환상의 지지부(13a)를 형성하고 있다. At the upper end of the
플레이트(13)에는, 제 1 가스 도입부로서 환상을 이루는 가스 도입부(14)가 마련되어 있다. 또한, 챔버(1)의 측벽(1b)에는, 제 2 가스 도입부로서 환상을 이루는 가스 도입부(15)가 마련되어 있다. 즉, 이들 가스 도입부(14 및 15)는, 상하 2단으로 마련되어 있다. 가스 도입부(14 및 15)에는 가스 공급 기구(18)로부터 소정의 가스가 공급되도록 되어 있다. 한편, 가스 도입부(14 및 15)는 노즐 형상 또는 샤워 헤드 형상이더도 좋다. 또한, 가스 도입부(14)와 가스 도입부(15)를 단일의 샤워 헤드로 하여도 좋다. The
또한, 챔버(1)의 측벽(1b)에는, 플라즈마 처리 장치(100)에 인접하는 반송실(도시하지 않음)과의 사이에서, 웨이퍼(W)의 반입출을 행하기 위한 반입/반출구(16)와, 이 반입/반출구(16)를 개폐하는 게이트 밸브(17)가 마련되어 있다. In addition, the
가스 공급 기구(18)는, 예컨대 질소 함유 가스(N 함유 가스) 공급원(19a), 실리콘 함유 가스(Si 함유 가스) 공급원(19b), 불활성 가스 공급원(19c), 및 클리닝 가스원(19d)을 갖고 있다. 질소 함유 가스 공급원(19a)은, 상단의 가스 도입부(14)에 접속되어 있다. 또한, 실리콘 함유 가스 공급원(19b), 불활성 가스 공급원(19c), 및 클리닝 가스원(19d)은, 하단의 가스 도입부(15)에 접속되어 있다. 한편, 가스 공급 기구(18)는, 상기 이외의 도시하지 않는 가스 공급원으로서, 예컨대챔버내 분위기를 치환할 때에 이용하는 퍼지 가스 공급원 등을 갖고 있더라도 좋다. The
성막 원료 가스인 질소 함유 가스로서는, 예컨대 질소 가스(N2), 암모니 아(NH3), MMH(모노 메틸 히드라진) 등의 히드라진 유도체 등을 이용할 수 있다. 또한, 다른 성막 원료 가스인 실리콘 함유 가스로서는, 예컨대 실레인(SiH4), 다이실레인(Si2H6), TSA(트라이 실릴 아민) 등을 이용할 수 있다. 이 중에서도, 특히 실레인(Si2H6)이 바람직하다. 또한, 불활성 가스로서는, 예컨대 N2 가스나 희가스 등을 이용할 수 있다. 희가스는, 플라즈마 여기용 가스이며, 예컨대 Ar 가스, Kr 가스, Xe 가스, He 가스 등을 이용할 수 있다. Examples of the nitrogen-containing gas film forming raw material gas, for example, may be used a nitrogen gas (N 2), such as ammonia (NH 3), MMH (monomethyl hydrazine), such as a hydrazine derivative. Further, as the other film-forming raw material gas of a silicon-containing gas, may for example take advantage of a silane (SiH 4), dimethyl silane (Si 2 H 6), TSA ( trimethyl silyl amine) and the like. Among these, silane (Si 2 H 6 ) is particularly preferable. Examples of the inert gas can be used, and for example, N 2 gas or a rare gas. The rare gas is a gas for plasma excitation, and for example, Ar gas, Kr gas, Xe gas, He gas and the like can be used.
또, 클리닝 가스로서는, ClF3 가스, NF3 가스, HC1 가스, Cl2 가스 등을 이용할 수 있다. 그 중에서 NF3 가스는 플라즈마화하여 사용된다. Further, as the cleaning gas, ClF 3 gas may be used, NF 3 gas, HC1 gas, Cl 2 gas and the like. Among them, NF 3 gas is used in a plasma form.
질소 함유 가스는, 가스 공급 기구(18)의 질소 함유 가스 공급원(19a)으로부터, 가스 라인(20)을 통해서 가스 도입부(14)에 도달하며, 가스 도입부(14)로부터 챔버(1) 내에 도입된다. 한편, 실리콘 함유 가스 및 불활성 가스는, 실리콘 함유 가스 공급원(19b) 및 불활성 가스 공급원(19c)으로부터, 각각 가스 라인(20)을 통해서 가스 도입부(15)에 도달하며, 가스 도입부(15)로부터 챔버(1) 내에 도입된다. 각 가스 공급원에 접속하는 각각의 가스 라인(20)에는, 매스플로우 컨트롤러(21) 및 그 전후의 개폐 밸브(22)가 마련되어 있다. 이러한 가스 공급 기구(18)의 구성에 의해, 공급되는 가스의 교체나 유량 등의 제어가 가능하도록 되어 있다. 한편, Ar 등의 플라즈마 여기용의 희가스는 임의의 가스이며, 반드시 성막 원료 가스와 동시에 공급할 필요는 없지만, 플라즈마의 안정 생성을 고려하면, 공급하는 것이 바람직하다. The nitrogen-containing gas reaches the
배기 장치(24)는, 터보 분자 펌프 등의 고속 진공 펌프를 갖추고 있다. 배기 장치(24)는, 배기관(12)을 통해서 챔버(1)의 배기실(11)에 접속되어 있다. 이 배기 장치(24)를 작동시키는 것에 의해, 챔버(1) 내의 가스는, 배기실(11)의 공간(11a) 내에 균일하게 흐르고, 공간(11a)으로부터 배기관(12)을 통해서 외부로 배기된다. 이것에 의해, 챔버(1) 내를, 예컨대 0.133Pa까지 고속으로 감압하는 것이 가능해진다. The
다음으로, 마이크로파 도입 기구(27)의 구성에 대하여 설명한다. 마이크로파 도입 기구(27)는, 투과판(28), 평면 안테나(31), 지파재(33), 커버(34), 도파관(37) 및 마이크로파 발생 장치(39)를 주요 구성으로서 구비하고 있다. Next, the structure of the
마이크로파를 투과하는 투과판(28)은, 플레이트(13)의 내측에 환상으로 마련된 지지면(13a)에 지지되어 있다. 이 투과판(28)과 지지면(13a) 사이는, 밀봉 부재(29)를 통해서 기밀하게 밀봉되어 있고, 이것에 의해, 챔버(1) 내는 기밀하게 유지된다. 투과판(28)은, 유전체, 예컨대 석영이나 Al2O3, AlN 등의 세라믹으로 구성되어 있다. The
평면 안테나(31)는 원판 형상을 이루며, 투과판(28)의 상방에 있어서, 탑재대(2)와 대향하도록 마련되어 있다. 한편, 평면 안테나(31)의 형상은, 원판 형상으로 제한되지 않고, 예컨대 사각판 형상이라도 좋다. 이 평면 안테나(31)는, 플레이트(13)의 상단에 걸려있다. The
평면 안테나(31)는, 예컨대 표면이 금 또는 은 도금된 구리판, 니켈판, 스테인레스강판 또는 알루미늄판으로 구성되어 있다. 평면 안테나(31)는, 마이크로파를 방사하는 복수의 슬롯 형상의 마이크로파 방사 구멍(32)을 갖고 있다. 마이크로파 방사 구멍(32)은, 소정의 패턴으로 평면 안테나(31)를 관통하고 형성되어 있다. The
개개의 마이크로파 방사 구멍(32)은, 예컨대 도 2에 나타낸 바와 같이, 가늘고 긴 형상의 구멍을 이루고, 인접하는 2개의 마이크로파 방사 구멍이 쌍을 이루고 있다. 그리고, 예컨대 인접하는 마이크로파 방사 구멍(32)이 「T」자 형상으로 배치되어 있다. 또한, 이와 같이 소정의 형상(예컨대 T자 형상)과 조합하여 배치된 마이크로파 방사 구멍(32)은, 또한 전체적으로 동심원 형상으로 배치되어 있다. The individual microwave radiation holes 32 form an elongated hole as shown in FIG. 2, for example, and two adjacent microwave radiation holes are paired. And the adjacent
마이크로파 방사 구멍(32)의 길이나 배열 간격은, 마이크로파의 파장(λg)에 따라 결정된다. 예컨대, 마이크로파 방사 구멍(32)의 간격은, λg/4으로부터 λg 이 되도록 배치된다. 도 2에 있어서는, 동심원 형상으로 형성된 인접하는 마이크로파 방사 구멍(32)의 간격을 △r으로 나타내고 있다. 한편, 마이크로파 방사 구멍(32)의 형상은, 원 형상, 원호 형상 등의 다른 형상이더라도 좋다. 또한, 마이크로파 방사 구멍(32)의 배치 형태는 특별히 한정되지 않고, 동심원상 외에, 예컨대, 나선상, 방사상 등으로 배치할 수도 있다. The length and arrangement interval of the microwave radiation holes 32 are determined depending on the wavelength λg of the microwaves. For example, the space | interval of the
평면 안테나(31)의 상면에는, 진공보다도 큰 유전율을 갖는 지파재(33)가 마련되어 있다. 이 지파재(33)는, 진공중에서는 마이크로파의 파장이 길게 되기 때문에, 마이크로파의 파장을 짧게 하여 플라즈마를 조정하는 기능을 갖고 있다. On the upper surface of the
한편, 평면 안테나(31)와 투과판(28) 사이, 또한, 지파재(33)과 평면 안테나(31) 사이는, 각각 접촉시키더라도 이간시키더라도 좋지만, 접촉시키는 것이 바람직하다. The
챔버(1)의 상부에는, 이들 평면 안테나(31) 및 지파재(33)를 덮도록, 예컨대알루미늄이나 스테인레스강, 구리 등의 금속재로 이루어지는 도파관 기능을 갖는 도전성의 커버(34)가 마련되어 있다. 플레이트(13)의 상단과 커버(34)는 밀봉 부재(35)에 의해 밀봉되어 있다. 커버(34)의 내부에는, 냉각수 유로(34a)가 형성되어 있다. 이 냉각수 유로(34a)에 냉각수를 흐르게 함으로써, 커버(34), 지파재(33), 평면 안테나(31) 및 투과판(28)을 냉각할 수 있도록 되어 있다. 한편, 커버(34)는 접지되어 있다. In the upper part of the
커버(34)의 위벽(천장부)의 중앙에는, 개구부(36)가 형성되어 있고, 이 개구부(36)에는 도파관(37)이 접속되어 있다. 도파관(37)의 타단측은, 매칭 회로(38)를 통해서 마이크로파를 발생하는 마이크로파 발생 장치(39)가 접속되어 있다. An
도파관(37)은, 상기 커버(34)의 개구부(36)로부터 상방으로 연장하는 단면 원형상의 동축 도파관(37a)과, 이 동축 도파관(37a)의 상단부에 모드 변환기를 통해서 접속된 수평 방향으로 연장되는 직사각형 도파관(37b)을 갖고 있다. The
동축 도파관(37a)의 중심에는 내측 도체(41)가 연장하고 있다. 이 내측 도체(41)는, 그 하단부에서 평면 안테나(31)의 중심에 접속 고정되어 있다. 이러한 구조에 의해, 마이크로파는, 동축 도파관(37a)의 내측 도체(41)를 통해서 도전성의 커버(34)와 평면 안테나(31)로 형성되는 편평 도파로에 방사상으로 효율적이고 균 일하게 전파된다. The
이상과 같은 구성의 마이크로파 도입 기구(27)에 의해, 마이크로파 발생 장치(39)에서 발생한 마이크로파가 도파관(37)을 통해서 평면 안테나(31)에 전파되고, 또한 투과판(28)을 통해서 챔버(1) 내에 도입되도록 되어 있다. 한편, 마이크로파의 주파수로서는, 예컨대 2.45GHz가 바람직하게 사용되고, 그 외에, 8.35GHz, 1.98GHz 등을 이용할 수 있다. By the
플라즈마 처리 장치(100)의 각 구성부는, 제어부(50)에 접속되어 제어되는 구성으로 되어 있다. 제어부(50)는, 도 3에 나타낸 바와 같이, CPU를 구비한 프로세스 컨트롤러(51)와, 이 프로세스 컨트롤러(51)에 접속된 유저 인터페이스(52) 및 기억부(53)를 구비하고 있다. 프로세스 컨트롤러(51)는, 플라즈마 처리 장치(100)에 있어서, 압력, 온도, 가스 유량 등의 프로세스 조건에 관계하는 각 구성부(예컨대, 히터 전원(5a), 가스 공급 기구(18), 배기 장치(24), 마이크로파 발생 장치(39) 등)를 통괄하여 제어하는 제어 수단이다. Each component of the
유저 인터페이스(52)는, 공정 관리자가 플라즈마 처리 장치(100)를 관리하기위해서 커맨드의 입력 조작 등을 행하는 키보드나, 플라즈마 처리 장치(100)의 가동 상황을 가시화하여 표시하는 디스플레이 등을 갖고 있다. 기억부(53)에는, 플라즈마 처리 장치(100)에서 실행되는 각종 처리를 프로세스 컨트롤러(51)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기록된 레시피가 보존되어 있다. The
그리고, 필요에 따라, 유저 인터페이스(52)로부터의 지시 등으로 임의의 레 시피를 기억부(53)로부터 호출하여 프로세스 컨트롤러(51)에 실행시킴으로써, 프로세스 컨트롤러(51)의 제어하에서, 플라즈마 처리 장치(100)에서의 원하는 처리가 행하여진다. 또한, 상기 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터 판독 가능한 기억 매체, 예컨대 CD-ROM, 하드디스크, 플렉시블 디스크, 플래시 메모리 등에 저장된 상태의 것을 이용하거나, 또는, 다른 장치로부터, 예컨대 전용 회선을 통해서 수시 전송시켜 온라인으로 이용하거나 하는 것도 가능하다. Then, if necessary, an arbitrary recipe is called from the
이와 같이 구성된 플라즈마 처리 장치(100)에서는, 800℃ 이하의 저온으로 베이스막 등에의 무손상의 플라즈마 CVD 처리를 행할 수 있다. 또한, 플라즈마 처리 장치(100)는, 플라즈마의 균일성이 우수하기 때문에, 프로세스의 균일성을 실현할 수 있다. In the
이와 같이 구성된 RLSA 방식의 플라즈마 처리 장치(100)에 있어서는, 예컨대 도 4의 흐름도에 나타낸 순서로 플라즈마 CVD 법에 의해 웨이퍼(W) 표면에 질화 규소막을 퇴적시키는 처리가 행하여진다. In the RLSA type
우선, 게이트 밸브(17)를 열어서 반입/반출구(16)로부터 웨이퍼(W)를 챔버(1) 내에 반입하고, 탑재대(2) 상에 탑재한다(단계 S1). 다음으로, 챔버(1) 내를 감압 배기한다(단계 S2). 그리고, 감압 배기하면서, 가스 공급 기구(18)의 질소 함유 가스 공급원(19a) 및 실리콘 함유 가스 공급원(19b)으로부터, 질소 함유 가스 및 실리콘 함유 가스를 소정의 유량으로 각각 가스 도입부(14, 15)를 통해서 챔버(1) 내에 도입한다(단계 S3). 이렇게 하여, 챔버(1) 내를 소정의 압력으로 조절한다. First, the
다음으로, 마이크로파 발생 장치(39)에서 발생된 소정 주파수 예컨대 2.45GHz의 마이크로파를, 매칭 회로(38)를 통해서 도파관(37)으로 유도한다(단계 S4). 도파관(37)에 유도된 마이크로파는, 직사각형 도파관(37b) 및 동축 도파관(37a)을 순차적으로 통과하고, 내측 도체(41)를 통해서 평면 안테나(31)에 공급된다. 즉, 마이크로파는, 동축 도파관(37a) 내를 평면 안테나(31)를 향해서 전파된다. 그리고, 마이크로파는, 평면 안테나(31)의 슬롯 형상의 마이크로파 방사 구멍(32)으로부터 투과판(28)을 통해서 챔버(1) 내에서의 웨이퍼(W)의 상방 공간에 방사시킨다. 이때의 마이크로파 출력은, 평면 안테나(31)의 면적 1㎠당 파워 밀도로서 O.41 ~ 4.19W/㎠의 범위내로 하는 것이 바람직하다. 마이크로파 출력은, 예컨대 500 ~ 5000W의 범위내로부터 목적에 따라 상기 범위 내의 파워 밀도로 되도록 선택할 수 있다. Next, a microwave of a predetermined frequency generated at the
평면 안테나(31)로부터 투과판(28)을 지나서 챔버(1)에 방사된 마이크로파에 의해, 챔버(1) 내에서 전자기계가 형성되고, 질소 함유 가스, 실리콘 함유 가스가 각각 플라즈마화된다. 이 마이크로파 여기 플라즈마는, 마이크로파가 평면 안테나(31)의 다수의 마이크로파 방사 구멍(32)으로부터 방사되는 것에 의해, 대략 1× 1O10 ~ 5×1O12/cm3의 고밀도로, 또한 웨이퍼(W) 근방에서는, 대략 1.5 eV 이하의 저전자 온도 플라즈마로 된다. 이렇게 하여 형성되는 마이크로파 여기 고밀도 플라즈마는, 베이스막에의 플라즈마 손상이 적은 것이다. 그리고, 플라즈마중에서 원료 가스의 해리가 진행되어, SipHq, SiHq, NHq, N(여기서, p, q는 임의의 수를 의미 한다. 이하 같다. ) 등의 활성종의 반응에 의해서, 소정의 크기의 트랩 밀도를 갖는 질화 규소 SixN 또는 질화 산화 규소 SixOzNy(여기서, x, y, z는, 반드시 화학량론적으로 결정되지 않고, 조건에 의해 다른 값을 취하는 임의의 수이다)의 박막이 퇴적된다. Electromagnetics are formed in the
본 발명에 있어서는, 플라즈마 처리 장치(100)를 이용한 플라즈마 CVD 성막의 조건을 선정함으로써, 성막되는 질화 규소막의 트랩 밀도를 원하는 크기로 컨트롤할 수 있다. In the present invention, by selecting conditions for plasma CVD film formation using the
예컨대 성막하는 질화 규소막 중의 트랩 밀도를 작게 하는 경우(예컨대 트랩 밀도가 면밀도로 5×1O10 ~ 5×1O12 cm-2 eV-1의 범위내)에는, 제 1 조건이 선택된다. 이 제 1 조건에서는, 질소 함유 가스로서 N2 가스, 실리콘 함유 가스로서 Si2H6 가스를 사용하는 것이 바람직하다. 이때, N2 가스와 Si2H6 가스의 유량비(N2 가스 유량/Si2H6 가스 유량)은, Si 밀도가 낮은 질화 규소막을 균일한 막 두께로 형성하는 관점에서, 0.1 ~ 5000의 범위내로 하는 것이 바람직하고, 100 ~ 2000의 범위내가 더 바람직하다. 구체적으로는, N2 가스 유량을 10 ~ 5000 mL/min(sccm)의 범위내, 바람직하게는 100 ~ 2000 mL/min(sccm)의 범위내, Si2H6 가스 유량을 0.5 ~ 100 mL/min(sccm)의 범위내, 바람직하게는 0.5 ~ 10mL/min(sccm)의 범위내에서 상기 유량비로 되도록 설정한다. 또한, 상기 N2 가스와 Si2H6 가스를 이용하는 제 1 조건 에 있어서, 작은 트랩 밀도를 갖는 질화 규소막을 형성하기 위해서는, 처리 압력을 0.1 ~ 500Pa로 하는 것이 바람직하고, 1 ~ 1OOPa로 하는 것이 더 바람직하다. 또한, 마이크로파의 파워 밀도는, 0.41 ~ 4.19W/㎠(평면 안테나(31)의 면적 1㎠당)의 범위내로 하는 것이 바람직하다. For example, when the trap density in the silicon nitride film formed into a film is made small (for example, trap density is 5 * 10 <10> ~ 5 * 10 <12> cm <2> eV <-1> by surface density, a 1st condition is selected. Under this first condition, it is preferable to use N 2 gas as the nitrogen-containing gas and Si 2 H 6 gas as the silicon-containing gas. At this time, the flow rate ratio (N 2 gas flow rate / Si 2 H 6 gas flow rate) of the N 2 gas and the Si 2 H 6 gas ranges from 0.1 to 5000 in view of forming a silicon nitride film having a low Si density with a uniform film thickness. It is preferable to set it as inside, and the range of 100-2000 is more preferable. Specifically, the N 2 gas flow rate is in the range of 10 to 5000 mL / min (sccm), preferably in the range of 100 to 2000 mL / min (sccm), and the Si 2 H 6 gas flow rate is 0.5 to 100 mL / The flow rate ratio is set within a range of min (sccm), preferably within a range of 0.5 to 10 mL / min (sccm). Further, in the first condition using the N 2 gas and Si 2 H 6 gas, in order to form a silicon nitride film having a small trap density, it is preferable to set the processing pressure to 0.1 to 500 Pa, and to set it to 1 to 100 Pa. More preferred. Moreover, it is preferable to make the power density of a microwave into 0.41-4.19 W / cm <2> (per 1 cm <2> of areas of the planar antenna 31).
또한, 예컨대 성막하는 질화 규소막 중의 트랩 밀도를 크게 하는 경우(예컨대 트랩 밀도가 면밀도로 1×1O11 ~ 1×1O13 cm-2 eV-1의 범위내)에는, 제 2 조건이 선택된다. 이 제 2 조건에서는, 질소 함유 가스로서 NH3 가스, 실리콘 함유 가스로서 Si2H6 가스를 사용하는 것이 바람직하다. 이때, NH3 가스와 Si2H6 가스의 유량비(NH3 가스 유량/Si2H6 가스 유량)는, Si 밀도가 높은 질화 규소막을 균일한 막 두께로 형성하는 관점에서, 0.1 ~ 1000의 범위내로 하는 것이 바람직하고, 10 ~ 300의 범위내가 더 바람직하다. 구체적으로는, NH3 가스의 유량을 10 ~ 5000 mL/min(sccm)의 범위내, 바람직하게는 100 ~ 2000 mL/min(sccm)의 범위내, Si2H6 가스의 유량을 0.5 ~ 100 mL/min(sccm)의 범위내, 바람직하게는 1 ~ 50 mL/min(sccm)의 범위내에서 상기 유량비가 되도록 설정한다. 또한, 상기 NH3 가스와 Si2H6 가스를 이용하는 제 2 조건에 있어서, 큰 트랩 밀도를 갖는 질화 규소막을 형성하기 위해서는, 처리 압력을 1 ~ 1333Pa로 하는 것이 바람직하고, 50 ~ 650Pa로 하는 것이 더 바람직하다. 또한, 마이크로파의 파워 밀도는, 0.41 ~ 4.19W/㎠(평면 안테나(31)의 면적 1㎠당)의 범위내로 하는 것이 바람직하다. For example, when enlarging the trap density in the silicon nitride film formed into a film (for example, a trap density is in the range of 1 * 10 <11> -1 * 10 <13> cm <-2> eV <-1> by surface density, a 2nd condition is selected. Under this second condition, it is preferable to use NH 3 gas as the nitrogen-containing gas and Si 2 H 6 gas as the silicon-containing gas. At this time, the flow rate ratio (NH 3 gas flow rate / Si 2 H 6 gas flow rate) of NH 3 gas and Si 2 H 6 gas is in the range of 0.1 to 1000 from the viewpoint of forming a silicon nitride film having a high Si density with a uniform film thickness. It is preferable to carry out, and the inside of the range of 10-300 is more preferable. Specifically, the flow rate of the NH 3 gas range of 10 ~ 5000 mL / min (sccm ) in, preferably 100 to a range of 2000 mL / min (sccm) within 0.5 to 100 the flow rate of Si 2 H 6 gas The flow rate ratio is set within a range of mL / min (sccm), preferably within a range of 1 to 50 mL / min (sccm). In the second condition using the NH 3 gas and Si 2 H 6 gas, in order to form a silicon nitride film having a large trap density, it is preferable to set the processing pressure to 1 to 1333 Pa, and to set it to 50 to 650 Pa. More preferred. Moreover, it is preferable to make the power density of a microwave into 0.41-4.19 W / cm <2> (per 1 cm <2> of areas of the planar antenna 31).
또한, 플라즈마 처리 장치(100)를 이용하여 상기 제 2 조건에서 플라즈마 CVD를 행하는 것에 의해, 막의 두께 방향으로 대략 균등한 트랩 밀도의 분포를 갖는 질화 규소막을 형성할 수 있다. 즉, 예컨대 실리콘의 미드갭(mid-gap)에 상당하는 에너지 위치에서의 트랩의 체적 밀도가, 막의 두께 방향으로 1×1O17 ~ 5×1O17 cm-3 eV-1의 범위내에서 분포되고, 베이스 실리콘층과의 계면으로부터 표면측에 걸쳐서, 상기 트랩의 체적 밀도가 1×1O17 ~ 2×1O17cm-3eV-1의 범위내에서 분포되어 있는 질화 규소막을 형성할 수 있다. 이 경우, 형성되는 질화 규소막의 막 두께는 1 ~ 20㎚의 범위내가 바람직하고, 3 ~ 15㎚의 범위내가 더 바람직하다. 한편, 상기 트랩의 체적 밀도를 2/3승함으로써 면밀도로 환산할 수 있다. In addition, by performing plasma CVD on the second condition using the
또한, 상기 제 1 조건 및 제 2 조건의 어느 쪽의 경우도, 플라즈마 CVD의 처리 온도는, 탑재대(2)의 온도를 300℃ 이상 800℃ 이하로 하는 것이 바람직하고, 400℃ ~ 600℃로 가열하는 것이 더 바람직하다. 또한, 플라즈마 처리 장치(100)에 있어서의 갭(투과판(28)의 하면으로부터 탑재대(2)의 상면까지의 간격)(G)은, 균일한 막 두께와 막질로 질화 규소막을 형성하는 관점에서, 예컨대 50 ~ 500㎜ 정도로 설정하는 것이 바람직하다. In any of the above first and second conditions, the plasma CVD process temperature is preferably 300 ° C. to 800 ° C., preferably 400 ° C. to 600 ° C., for the temperature of the mounting table 2. It is more preferable to heat. In addition, the gap (interval from the lower surface of the
다음으로, 마이크로파의 공급을 정지하고, 질화 규소막의 형성을 종료시킨다(단계 S5). 다음으로, 가스 공급 기구(18)로부터의 가스의 공급을 정지한다(단계 S6). 그리고, 질화 규소막의 퇴적이 종료한 후, 챔버(1)내로부터 질화 규소막이 형성된 웨이퍼(W)를 반출함으로써, 1장의 웨이퍼(W)에 대한 처리가 종료한다(단 계 S7). Next, the supply of microwaves is stopped and the formation of the silicon nitride film is finished (step S5). Next, supply of the gas from the
플라즈마 처리 장치(100)를 이용한 플라즈마 CVD에서 질화 규소막을 형성하는 경우, 2산화 규소막(SiO2 막) 상에 질화 규소막을 퇴적시키는 것에 의해, 질화 규소막의 트랩 밀도를 더 크게 할 수 있게 된다. 이 때문에, 본 실시예에 있어서는, 베이스층이 예컨대 단결정 실리콘으로 이루어지는 실리콘 기판이나 다결정 실리콘층인 경우에는, 베이스층의 표면에 미리 SiO2의 박막을 형성해 두는 것이 바람직하다. 이 경우, SiO2의 박막은, 자연 산화막이라도 좋고, 열산화막이라도 플라즈마 산화막이라도 좋다. 또한, 예컨대 HPM(염산 과산화 수소물), SPM(황산 과산화 수소물) 등의 산화 작용을 갖는 약제로 Si 표면을 화학적으로 처리하여 화학적 산화막(chemical oxide)을 형성해 두더라도 좋다. 베이스층의 표면에 미리 형성해 두는 SiO2 박막의 막 두께로서는, 예컨대 0.1 ~ 10㎚이 바람직하고, 보다 바람직하게는 0.1 ~ 3㎚ 이다. When the silicon nitride film is formed by plasma CVD using the
본 실시예의 질화 규소막의 형성 방법에 의해 성막된 질화 규소막의 트랩 밀도는, 예컨대 광전자 수율 분광법(Photoemission Yield Spectroscopy : PYS)을 이용하여 계측할 수 있다. PYS는, 시료(질화 규소막)에 일정한 에너지의 빛을 조사하여, 광전 효과에 의해 방출되는 광전자의 전방출 광전자량을 입사광의 에너지의 함수로서 측정하는 방법이다. 이 PYS 측정에 의해, 질화 규소막 중 및 질화 규소막과 실리콘층의 계면의 결함 준위 밀도 분포를 비파괴로 고감도로 계측할 수 있다. PYS에서 측정되는 광전자 수율은, 전자 점유 상태 밀도 분포의 에너지 적분에 상당하기 때문에, S.Miyazaki 등의 수법(Microelectron.Eng.48(1999)63.)에 의해 미분 PYS 스펙트럼으로부터 결함 준위 밀도 분포를 요구할 수 있다. The trap density of the silicon nitride film formed by the method of forming the silicon nitride film of the present embodiment can be measured using, for example, photoelectric yield spectroscopy (PYS). PYS is a method of irradiating a sample (silicon nitride film) with light of constant energy, and measuring the forward photoelectron amount of photoelectrons emitted by the photoelectric effect as a function of energy of incident light. By this PYS measurement, the defect level density distribution at the interface between the silicon nitride film and the silicon nitride film and the silicon layer can be measured non-destructively and with high sensitivity. Since the photoelectron yield measured in PYS corresponds to the energy integration of the electron occupied state density distribution, the defect level density distribution is derived from the differential PYS spectrum by the method of S. Miyazaki et al. (Microelectron.Eng.48 (1999) 63.). You can ask.
다음으로, 본 발명의 효과를 확인한 시험 결과에 대하여 설명한다. 플라즈마 처리 장치(100)를 이용하여, p형 실리콘 기판(10Ω·cm)상에, 조건을 바꿔 질화 규소막을 성막했다. 수득된 질화 규소막을 PYS에서 측정했다. PYS 측정은, 자외선 램프를 이용하여, 각 질화 규소막에 자외선을 조사하여, 방출된 전자를 광전자 증가 배관으로 측정하는 것에 의해 실시했다. 본 시험에 있어서는, 이하의 표 1에 나타내는 시험 구분 A ~ H 에 대하여 실험을 했다. Next, the test result which confirmed the effect of this invention is demonstrated. Using the
표 1에 나타내는 플라즈마 CVD 조건의 내용은 이하와 같다. The contents of the plasma CVD conditions shown in Table 1 are as follows.
<플라즈마 CVD 조건 1 ; N2/Si2H6 가스계> <
N2 가스 유량 ; 1200 mL/min(sccm) N 2 gas flow rate; 1200 mL / min (sccm)
Si2H6 가스 유량 ; 3 mL/min(sccm)Si 2 H 6 gas flow rate; 3 mL / min (sccm)
유량비(N2/Si2H6) ; 400Flow rate ratio (N 2 / Si 2 H 6 ); 400
처리 압력 ; 7.6 Pa Processing pressure; 7.6 Pa
탑재대(2)의 온도 ; 500℃Temperature of the mounting table 2; 500 ℃
마이크로파 파워; 2000W Microwave power; 2000 W
마이크로파 파워 밀도 ; 1.67W/㎠(평면 안테나(31)의 면적 1㎠당)Microwave power density; 1.67 W / cm 2 (per
<플라즈마 CVD 조건 2 ; NH3/Si2H6 가스계> <
NH3 가스 유량 ; 800mL/min(sccm) NH 3 gas flow rate; 800 mL / min (sccm)
Si2H6 가스 유량 ; 10mL/min(sccm)Si 2 H 6 gas flow rate; 10 mL / min (sccm)
유량비(NH3/Si2H6) ; 80Flow rate ratio (NH 3 / Si 2 H 6 ); 80
처리 압력 ; 126Pa Processing pressure; 126 Pa
탑재대(2)의 온도 ; 500℃ Temperature of the mounting table 2; 500 ℃
마이크로파 파워; 2000W Microwave power; 2000 W
마이크로파 파워 밀도 ; 1.67W/㎠(평면 안테나(31)의 면적 1㎠당)Microwave power density; 1.67 W / cm 2 (per
표 1에 나타내는 전처리의 내용은 이하와 같다. The content of the pretreatment shown in Table 1 is as follows.
<DHF 처리> <DHF Processing>
플라즈마 CVD의 앞에, 실리콘 기판의 표면을 1% 희플루오르산 용액으로 처리하여 자연 산화막을 제거했다. Before plasma CVD, the surface of the silicon substrate was treated with a 1% dilute fluoric acid solution to remove the native oxide film.
<HPM 처리> <HPM Processing>
플라즈마 CVD의 앞에, 실리콘 기판의 표면을 1% 희플루오르산 용액으로 처리하여 자연 산화막을 제거한 후, 10% HPM(염산 과산화 수소물)로 처리하여 화학적 산화막(chemical oxide막)으로서의 SiO2 막을 형성했다. Before plasma CVD, the surface of the silicon substrate was treated with a 1% dilute hydrofluoric acid solution to remove the native oxide film, and then treated with 10% HPM (hydrogen peroxide) to form a SiO 2 film as a chemical oxide film. .
PYS 측정의 결과를 도 5 및 도 6에 나타내었다. 도 5는 질화 규소막의 막 두께가 3㎚인 결과이며, 도 6은 질화 규소막의 막 두께가 10㎚인 결과이다. 원료 가스로서 암모니아를 이용한 플라즈마 CVD 조건 2에서 형성된 질화 규소막(시험 구분 E, F, G, H)은, 원료 가스로서 질소를 이용한 플라즈마 CVD 조건 1에서 형성된 질화 규소막(시험 구분 A, B, C, D)과 비교하여, 광전자 수율이 크고, 트랩 밀도가 높은 것이 시사되었다. The results of the PYS measurement are shown in FIGS. 5 and 6. FIG. 5 shows the result that the film thickness of the silicon nitride film is 3 nm, and FIG. 6 shows the result that the film thickness of the silicon nitride film is 10 nm. The silicon nitride film formed under
또한, 플라즈마 CVD 조건의 차이에 의한 결함 준위 밀도의 차이는, 질화 규소막의 막 두께가 10㎚인 경우(시험 구분 C, D, G, H)와 비교하여, 3㎚의 경우(시험 구분 A, B, E, F)에 있어서 현저히 나타났다. 또한, 도 5에 나타낸 바와 같이, 질화 규소막의 막 두께가 3㎚인 시험 구분 E와 F를 비교하면, 플라즈마 CVD 조건은 같더라도, 전처리로서 HPM 처리를 행하고, 실리콘 기판의 표면에 화학적 산화물 SiO2 층을 형성해 두는 것에 의해, 큰 결함 준위 밀도를 가지는 질화 규소막이 얻어지는 것이 시사되었다. In addition, the difference in the density of defect levels due to the difference in plasma CVD conditions is 3 nm (test division A, B, E, F) was remarkable. In addition, as shown in FIG. 5, when the test sections E and F in which the silicon nitride film has a thickness of 3 nm are compared, HPM treatment is performed as a pretreatment even if the plasma CVD conditions are the same, and chemical oxide SiO 2 is applied to the surface of the silicon substrate. By forming the layer, it has been suggested that a silicon nitride film having a large defect level density can be obtained.
다음으로, 플라즈마 처리 장치(100)를 이용하여, 플라즈마 CVD에서 형성한 질화 규소막에 대하여, 화학 조성 분포와 결함 준위 밀도 분포를 정량하여, 양자의 상관을 조사했다. p형 실리콘 기판(10Ω·cm)의 Si(100)면상에, HPM 처리를 행하여 화학적 산화물 SiO2 층을 형성한 후, 온도 400℃로 두께 11.4㎚의 질화 규소막을 성막했다. 플라즈마 CVD 조건은, 이하와 같다.Next, the chemical composition distribution and the defect state density distribution were quantified with respect to the silicon nitride film formed by plasma CVD using the
<플라즈마 CVD 조건 3 ; NH3/Si2H6 가스계> <
NH3 가스 유량 ; 800 mL/min(sccm) NH 3 gas flow rate; 800 mL / min (sccm)
Si2H6 가스 유량 ; 16mL/min(sccm)Si 2 H 6 gas flow rate; 16 mL / min (sccm)
유량비(NH3/Si2H6) ; 50Flow rate ratio (NH 3 / Si 2 H 6 ); 50
처리 압력 ; 126Pa Processing pressure; 126 Pa
탑재대(2)의 온도 ; 400℃ Temperature of the mounting table 2; 400 ℃
마이크로파 파워 ; 2000W Microwave power; 2000 W
마이크로파 파워 밀도 : 1.67W/㎠(평면 안테나(31)의 면적 1㎠당)Microwave power density: 1.67 W / cm 2 (per
형성한 질화 규소막을 희플루오르산으로 에칭 처리하여 박막화하고, 각 에칭 과정에서 PYS 측정 및 X선광 전자 분광(XPS) 측정을 행했다. 제작한 질화 규소막[SiNx/Si(100)] 및 60초간 에칭후의 수소 종단 Si(100)[H-p+Si(100)]을 PYS 측정한 결과를 도 7에 나타낸다. 이 도 7로부터, 질화 규소막[SiNx/Si(100)] 중에는 Si 밴드갭에 상당하는 에너지 영역에 전자 점유 결함(트랩)이 존재하기 때문에, Si 가전자대 상단(Ev)보다 저에너지 영역(<5.15eV)에 있어서, 질화 규소막으로부터의 광전자 수율이 수소 종단 Si(100)에 비교하여 현저하고 큰 것이 나타났다. The formed silicon nitride film was etched with dilute fluoric acid to form a thin film, and PYS measurement and X-ray electron spectroscopy (XPS) measurement were performed in each etching process. The result of PYS measurement of the produced silicon nitride film [SiNx / Si (100)] and the hydrogen termination Si (100) [H-p + Si (100)] after etching for 60 second is shown in FIG. As shown in FIG. 7, in the silicon nitride film [SiNx / Si (100)], electron occupancy defects (traps) exist in an energy region corresponding to the Si band gap, and therefore, an energy region (<5.15) lower than that of the Si valence band top (Ev). eV), the photoelectron yield from the silicon nitride film was found to be remarkable and large compared to the hydrogen terminated Si (100).
또한, 각 에칭 과정에서의 광전자 수율의 변화량으로부터 전자 점유 결함의 깊이 방향 분포를 견적한 결과를 도 8에 나타낸다. 이 도 8에 나타낸 바와 같이, Si 가전자대 상단(Ev)으로부터 0.28eV의 얕은 에너지 위치(E-Ev = 0.28eV)의 전자 점유 결함 밀도는, Si 기판 계면 근방에서 최대( ~ 6.O×1O18cm-3eV-1)로 되고, Si 기판 계면으로부터 4㎚ 정도의 영역에서 최소(~ 3.2×1O17cm-3eV-1)로 되는 것이 확인되었다. 또한, 실리콘의 미드갭에 상당하는 에너지 위치(E-Ev = 0.56eV)에서는, Si 계면 근방의 전자 점유 결함 밀도는 현저히 저하되는 한편, 질화 규소막 중에서는, 가전자대측과 마찬가지의 전자 점유 결함 밀도 분포가 얻어졌다. Moreover, the result of having estimated the depth direction distribution of the electron occupancy defect from the amount of change of the optoelectronic yield in each etching process is shown in FIG. As shown in Fig. 8, the electron occupancy defect density at the shallow energy position (E-Ev = 0.28 eV) of 0.28 eV from the Si valence band upper end (Ev) is the maximum (~ 6.O x 10 O near the Si substrate interface. 18 cm -3 eV -1 , and it was confirmed to be the minimum (~ 3.2 x 10 17 cm -3 eV -1 ) in the region of about 4 nm from the Si substrate interface. In addition, at the energy position (E-Ev = 0.56 eV) corresponding to the mid gap of silicon, the electron occupancy defect density near the Si interface is remarkably decreased, while in the silicon nitride film, the electron occupancy defect similar to that of the valence band side. Density distribution was obtained.
도 9에, XPS 분석에 의해서 측정한 질화 규소막의 화학 조성 프로파일을 나타낸다. 도 9에 있어서, 질화 규소막의 표면 근방의 영역 및 Si 기판 계면으로부터 두께 약 3㎚ 이내의 영역에서, 질화 규소막 중에 산소 원자가 현저히 확산·혼입하고 있는 것을 알 수 있다. 표면측의 산화는 자연 산화에 기인하는 것이고, Si 기판 계면측은 화학적 산화물 SiO2 층과 질화 규소막의 계면 반응에 기인하는 것이다고 생각된다. 9 shows the chemical composition profile of the silicon nitride film measured by XPS analysis. In FIG. 9, it turns out that oxygen atom is remarkably diffused and mixed in the silicon nitride film in the area | region near the surface of a silicon nitride film, and the area | region within about 3 nm of thickness from an Si substrate interface. The oxidation on the surface side is due to natural oxidation, and the Si substrate interface side is considered to be due to the interfacial reaction between the chemical oxide SiO 2 layer and the silicon nitride film.
도 8에 있어서의 실리콘의 미드갭에 상당하는 에너지 위치(E-Ev = 0.56eV)의 결과를, 도 9에 나타낸 XPS 측정에 의한 질화 규소막의 화학 조성 프로파일과 비교하면, Si 기판 계면으로부터 약 2㎚ 부근에서 국소적으로 전자 점유 결함이 증대하고 있는 영역은, 화학적 산화물 SiO2 층과 질화 규소막의 계면 근방에 상당하는 것을 알 수 있다. 이상으로부터, 플라즈마 처리 장치(100)를 이용하여, 플라즈마 CVD 조건 3에 의해서 성막된 질화 규소막 중에서는, 산소 원자가 확산, 혼입하고 있는 화학적 산화물 SiO2 층과 질화 규소막의 계면 부근에서 막 중의 전자 점유 결함 밀도가 현저히 증대하는 것이 나타났다. When the result of the energy position (E-Ev = 0.56 eV) corresponding to the midgap of silicon in FIG. 8 is compared with the chemical composition profile of the silicon nitride film by XPS measurement shown in FIG. 9, it is about 2 from the Si substrate interface. It can be seen that the region where the electron occupancy defects are increasing locally in the vicinity of nm corresponds to the vicinity of the interface between the chemical oxide SiO 2 layer and the silicon nitride film. As described above, in the silicon nitride film formed by the
다음으로, 다른 조건에서 성막한 2개의 질화 규소막(시험 구분 I 및 J)에 대하여, 실리콘의 미드갭에 상당하는 에너지 위치의 전자 점유 결함 밀도의 깊이 방향 분포를 측정한 결과를 도 10 및 도 11에 나타낸다. 또한, 도 12 및 13에, 시험 구분 I 및 J의 질화 규소막의 화학 조성 프로파일을 XPS 분석에 의해서 측정한 결과를 나타낸다. 시험 구분 I(비교예)는, 하기의 조건의 LPCVD(Low Pressure Chemical Vapor Deposition)로 성막한 막 두께 13㎚의 질화 규소막이며, 구분 J은, 플라즈마 처리 장치(100)를 이용하여, 상기 플라즈마 CVD 조건 2에서 성막한 막 두께 4.1㎚의 질화 규소막이다. 시험 구분 I 및 J 모두, Si(100)면상에, 상기 조건의 HPM 처리에 의해서 막 두께 3㎚의 화학적 산화물 SiO2층을 형성하여, 그 위에 CVD를 실시했다. Next, the depth direction distribution of the electron occupancy defect density at the energy position corresponding to the midgap of silicon was measured with respect to the two silicon nitride films (test divisions I and J) formed under different conditions. 11 is shown. In addition, the result of having measured the chemical composition profile of the silicon nitride film of test division I and J by XPS analysis to FIG. 12 and 13 is shown. A test section I (comparative example) is a 13 nm thick silicon nitride film formed by LPCVD (Low Pressure Chemical Vapor Deposition) under the following conditions, and a section J is the
<LPCVD 조건> <LPCVD condition>
SiH2Cl2 가스 유량 ; 10mL/min(sccm)SiH 2 Cl 2 gas flow rate; 10 mL / min (sccm)
NH3 가스 유량 ; 1000mL/min(sccm)NH 3 gas flow rate; 1000 mL / min (sccm)
유량비(NH3/SiH2Cl2) ; 100Flow rate ratio (NH 3 / SiH 2 Cl 2 ); 100
처리 압력 ; 133Pa Processing pressure; 133 Pa
탑재대(2)의 온도 ; 800℃ Temperature of the mounting table 2; 800 ℃
도 10에서는, LPCVD에서 성막한 시험 구분 I(비교예)의 질화 규소막에 대하여, 실리콘의 미드갭에 상당하는 에너지 위치(E-Ev = 0.56eV)와, Si 가전자대 상단(Ev)으로부터 0.84eV의 얕은 에너지 위치(E-Ev = 0.84eV)에서의 전자 점유 결함의 체적 밀도를 나타내었다. 이 도 10으로부터, LPCVD에 의해 성막된 시험 구분 I의 질화 규소막은, Si(100) 계면으로부터 약 10㎚의 막 두께의 범위로, 실리콘의 미드갭에 상당하는 에너지 위치(E-Ev = 0.56eV)에서의 전자 점유 결함 밀도가, 거의 1×1017cm3eV-1 이하인 것으로 읽어낼 수 있다. 즉, 시험 구분 I의 질화 규소막은, 전자 점유 결함 밀도가 전체적으로 낮고, 전하의 누락이 발생하기 쉬운 것이 걱정된다. In Fig. 10, for the silicon nitride film of the test section I (comparative example) formed by LPCVD, the energy position (E-Ev = 0.56 eV) corresponding to the mid gap of silicon and 0.84 from the upper end of the Si valence band (Ev) The volume density of the electron occupancy defects at the shallow energy position of the eV (E-Ev = 0.84 eV) is shown. From this FIG. 10, the silicon nitride film of test section I formed by LPCVD has an energy position (E-Ev = 0.56 eV) corresponding to the midgap of silicon in a range of about 10 nm from the Si (100) interface. Can be read as having an electron occupancy defect density of 1 m) of approximately 1 × 10 17 cm 3 eV −1 or less. That is, the silicon nitride film of the test division I is concerned that the electron occupancy defect density is low overall, and that charge dropping is likely to occur.
한편, 원료 가스로서 암모니아와 다이실레인을 이용한 플라즈마 CVD 조건 2에서 성막한 본 발명 범위의 조건인 시험 구분 J에서는, 도 11에 나타낸 바와 같이, 막 두께 방향으로 대강 일정하게 전자 점유 결함이 분포하고 있어, 그 절대값도 시험 구분 I에 비교하여 큰 것이 확인되었다. 즉, 시험 구분 J의 질화 규소막은, 실리콘의 미드갭에 상당하는 에너지 위치에서의 전자 점유 결함 밀도가, 막의 두께 방향으로 1×1O17 ~ 5×1O17cm-3eV-1의 범위내에서 대략 균등하게 분포되어 있다. 이와 같이, 막의 두께 방향으로 균등 또한 큰 절대값의 트랩 밀도를 갖는 시험 구분 J의 질화 규소막에서는, 주입된 전하는, 막의 중앙 부분에 있어서도 유지되기 때문에, 전하의 누락이 발생하기 어렵고, 전하 축적 능력이 높다고 생각된다. 따라서, 이러한 전자 점유 결함이 막 두께 방향으로 균일하게 되도록 제어된 질화 규소막은, SONOS(MONOS) 구조의 반도체 메모리 장치의 전하 축적층으로서 이용하는 것에 의해, 우수한 전하 축적 능력을 기대할 수 있다. On the other hand, in test section J which is a condition of the present invention formed under
또한, 시험 구분 J의 질화 규소막은, 도 11에 나타낸 바와 같이, 4㎚의 두께를 갖고 있고, 계면 근방 영역 및 산화되기 쉬운 표면 영역을 제외한, Si 기판 계면으로부터 표면측으로 두께 1㎚에서 3㎚의 범위에 있어서, 실리콘의 미드갭에 상당하는 에너지 위치에서의 전자 점유 결함 밀도가 1×1O17 ~ 2×1O17cm-3eV-1의 좁은 범위로 분포되어 있다. 즉, 질화 규소막 중에 매우 균일한 트랩 밀도의 분포를 갖는 부분을 형성할 수 있어, 이와 같이 막 두께가 얇은 경우라도 충분히 높은 전하 축적 능력을 발휘할 수 있다. 따라서, 이와 같이 전자 점유 결함이 막 두께 방향으로 균일한 질화 규소막을 이용하는 것에 의해, 반도체 메모리 장치의 신뢰성 및 미세화에의 대응도 충분히 가능하다. 한편, 이러한 막 두께 방향에 트랩 밀도가 균일하게 분포된 질화 규소막은, 두께 1 ~ 20㎚의 범위에 있어서 양호한 전하 축적 능력을 발휘할 수 있다. In addition, the silicon nitride film of the test division J has a thickness of 4 nm, as shown in FIG. In the range, the electron occupancy defect density at an energy position corresponding to the midgap of silicon is distributed in a narrow range of 1 × 10 17 to 2 × 10 17 cm -3 eV -1 . In other words, a portion having a very uniform trap density distribution can be formed in the silicon nitride film, and even if the film thickness is thin in this manner, a sufficiently high charge accumulation capacity can be exhibited. Accordingly, by using the silicon nitride film in which the electron occupancy defects are uniform in the film thickness direction, it is also possible to sufficiently cope with the reliability and miniaturization of the semiconductor memory device. On the other hand, the silicon nitride film in which the trap density is uniformly distributed in such a film thickness direction can exhibit favorable charge accumulation capability in the range of 1-20 nm in thickness.
또한, 도 12에 나타낸 화학 조성 프로파일로부터, 시험 구분 I(비교예)의 질화 규소막에서는, 막 중의 산소 농도는, Si(100) 계면 부근과 표면 부근에서 높지만, 막 중앙 부근에는 산소가 거의 존재하지 않음을 알 수 있다. 한편, 도 13에 나타낸 화학 조성 프로파일로부터, 시험 구분 J의 질화 규소막에서는, 막 중앙 부근에서도 산소가 20 원자% 가까이 존재하고 있음을 알 수 있다. In addition, from the chemical composition profile shown in FIG. 12, in the silicon nitride film of Test Category I (Comparative Example), the oxygen concentration in the film is high near the Si (100) interface and near the surface, but oxygen is almost present near the film center. It can be seen that not. On the other hand, the chemical composition profile shown in FIG. 13 shows that in the silicon nitride film of the test section J, oxygen is present in the vicinity of the center of the film in the vicinity of 20 atomic percent.
도 10 ~ 도 13의 비교로부터, 질화 규소막 중의 산소의 막 두께 방향의 분포에 주목하면, 산소가 존재하는 영역에서 전자 점유 결함 밀도가 증대하고 있는 한편, 예컨대 20 원자%를 넘어 산소가 존재하더라도, 산소의 증가에 비례하여 전자 점유 결함 밀도가 증가하지 않고, 한계점에 도달하게 되는 것으로 밝혀졌다. 따라서, 질화 규소막 중에 존재하는 전자 점유 결함의 생성에는, 질화 규소막 중에서 2가의 산소 원자에 의해서 3가의 질소 원자의 치환 반응이 진행하는 과정에서 생성된 댕글링 본드(dangling bond)가 관여하고 있는 것이 추측된다. From the comparison of FIG. 10 to FIG. 13, when attention is paid to the distribution in the film thickness direction of oxygen in the silicon nitride film, the electron occupancy defect density increases in the region where oxygen is present, for example, even if oxygen exists beyond 20 atomic%. As a result, it has been found that the electron occupancy defect density does not increase in proportion to the increase in oxygen, and the limit is reached. Therefore, dangling bonds generated during the substitution reaction of trivalent nitrogen atoms by divalent oxygen atoms in the silicon nitride film are involved in the generation of electron occupancy defects present in the silicon nitride film. Is guessed.
이상과 같이, 플라즈마 처리 장치(100)를 이용하여, 플라즈마 CVD 조건을 선택하여 성막된 질화 규소막은, 전자 점유 결함 밀도가 고정밀도로 제어된 막이며, 막의 두께 방향으로 균등한 트랩 밀도의 분포를 갖는 것이다. As described above, the silicon nitride film formed by selecting the plasma CVD conditions using the
다음으로, 본 실시예에 따른 질화 규소막의 형성 방법을 반도체 장치의 제조에 적용한 예에 대하여 설명한다. 여기서는, 반도체 장치로서, n 채널형의 비휘발성 반도체 메모리 장치를 예로 들어 설명한다. 도 14는, 본 발명의 일실시예에 따른 비휘발성 반도체 메모리 장치(200)의 단면 구조를 나타내는 설명도이다. 도15 ~ 도 20은, 본 실시예에 따른 비휘발성 반도체 메모리 장치의 제조 공정을 설명하기 위한 공정 단면도이다. Next, an example in which the method of forming the silicon nitride film according to the present embodiment is applied to the manufacture of a semiconductor device will be described. Here, an n-channel nonvolatile semiconductor memory device is described as an example of a semiconductor device. 14 is an explanatory diagram showing a cross-sectional structure of a nonvolatile
도 14에 나타낸 바와 같이, 비휘발성 반도체 메모리 장치(200)는, 예컨대 p 형의 실리콘 기판(Si 기판)(201) 상에, 밑에서부터 순차적으로 터널 산화막(205), 질화 규소막(207), 산화 규소막(209) 및 전극(211)이 형성된 소자 구조(S)를 갖고 있다. As shown in FIG. 14, the nonvolatile
터널 산화막(205)은, 예컨대 0.1 ~ 10㎚ 정도의 막 두께를 갖는 SiO2 막 또는 SiON 막으로 구성된다. 질화 규소막(207)은, 전하 축적층으로서 기능하는 것으로, 예컨대 1 ~ 50㎚ 정도의 막 두께의 SiN 막 또는 SiON 막에 의해 구성되어 있다. 한편, 전하 축적층으로서, 2층 이상의 질화 규소막을 마련해도 좋다. 산화 규소막(209)은, 예컨대 CVD법에 의해 성막된 SiO2 막이며, 전극(211)과 질화 규소막(207) 사이에서 블록층(배리어층)으로서 기능한다. 이 산화 규소막(209)은, 예컨대 0.1 ~ 50㎚ 정도의 막 두께를 갖고 있다. 전극(211)은, 예컨대 CVD법에 의해 성막된 다결정 실리콘막으로 이루어지고, 컨트롤 게이트(CG) 전극으로서 기능한다. 또한, 전극(211)은, 예컨대, 텅스텐, 티탄, 탄탈, 구리, 알루미늄, 금 등의 금속을 포함하는 막이더라도 좋다. 전극(211)은, 예컨대 0.1 ~ 50㎚ 정도의 막 두께를 갖고 있다. 전극(211)은, 단층으로 제한되지 않고, 전극(211)의 비저항을 떨어뜨려, 고속화할 목적으로, 예컨대 텅스텐, 몰리브덴, 탄탈, 티탄, 그들의 실리사이드, 나이트라이드, 합금 등을 포함하는 적층 구조로 할 수 있다. 이 전극(211)은 도시하지 않는 배선층에 접속되어 있다. The
한편, 비휘발성 반도체 메모리 장치(200)는, 반도체 기판 내의 p웰이나 p형 실리콘층에 형성되어 있더라도 좋다. The nonvolatile
또한, Si 기판(201)의 표면에는, 소자 분리막(203)이 형성되어 있고, 이 소자 분리막(203)에 의해서, 비휘발성 반도체 메모리 장치(200)가 형성되는 액티브 영역(A)이 구획되어 있다. Si 기판(201)에 있어서의 소자 구조(S)의 주위의 영역에는, 소스 영역(212) 및 드레인 영역(214)이 형성되어 있다. 액티브 영역(A) 내에서, 소스 영역(212)과 드레인 영역(214)의 사이에 유지되는 부분이, 비휘발성 반도체 메모리 장치(200)의 채널 형성 영역(216)으로 되어 있다. 또한, 소자 구조(S)의 양측부에는 측벽(218)이 형성되어 있다. In addition, an
이상과 같은 구조의 비휘발성 반도체 메모리 장치(200)의 동작예에 대하여 설명한다. 우선, 데이터 기입시에는, Si 기판(201)의 전위를 기준으로 하고, 소스 영역(212) 및 드레인 영역(214)을 0V로 유지하고, 전극(211)에 소정의 정(+)의 전압을 인가한다. 이때, 채널 형성 영역(216)에 전자가 축적되어 반전층이 형성되어, 그 반전층내의 전자의 일부가 터널 효과에 의해 터널 산화막(205)을 통해서 질화 규소막(207)으로 이동한다. 질화 규소막(207)으로 이동한 전자는, 질화 규소막(207) 내에 형성된 전하 포획 중심인 트랩에 포획되어, 데이터의 축적이 행하여진다. An operation example of the nonvolatile
데이터 판독시에는, Si 기판(201)의 전위를 기준으로 하여 소스 영역(212) 또는 드레인 영역(214) 중 어느 한쪽을 0V로 하고, 다른 한쪽에 소정의 전압을 인가한다. 또한, 전극(211)에도 소정의 전압을 인가한다. 이와 같이 전압을 인가함으로써 질화 규소막(207) 내에 축적된 전자의 유무나, 축적된 전자의 양에 따라, 채널의 전류량이나 드레인 전압이 변화된다. 따라서, 이 채널 전류 또는 드레인 전압의 변화를 검출함으로써, 기억 데이터를 외부로 판독할 수 있다. At the time of reading data, either the
데이터의 소거시에는, Si 기판(201)의 전위를 기준으로 하여, 소스 영역(212) 및 드레인 영역(214)의 양쪽을 0V로 하고, 전극(211)에 소정 크기의 부(-)의 전압을 인가한다. 이러한 전압의 인가에 의해서, 질화 규소막(207) 내에서 유지되어 있던 전자는 터널 산화막(205)을 통해서 채널 형성 영역(216)으로 꺼내진다. 이것에 의해, 비휘발성 반도체 메모리 장치(200)는, 질화 규소막(207) 내의 전자 축적량이 낮은 소거 상태로 되돌려진다. In erasing data, both the
이러한 비휘발성 반도체 메모리 장치(200)를 제조하는 때는, 우선, 도 15에 나타낸 바와 같이, Si 기판(201)상에, 예컨대 LOCOS(Local Oxidation of Silicon)법이나 STI(Shallow Tench Isolation)법 등의 수법으로 소자 분리막(203)을 형성한다. 또한, 비휘발성 반도체 메모리 장치(200)의 임계값 전압을 조정하기 위해서, 이온 주입 등의 방법으로 불순물 도핑을 행할 수 있다. When manufacturing such a nonvolatile
다음으로, Si 기판(201)의 액티브 영역(A)의 표면에, 예컨대 열산화법에 의해서 산화 규소막을 형성한다. 이것에 의해, 도 16에 나타낸 바와 같이, 터널 산화막(205)이 형성된다. 한편, 필요에 따라, 산화 규소막 표면을 질화 처리하고 산질화 규소막(SiON 막)으로 하여도 좋다. Next, a silicon oxide film is formed on the surface of the active region A of the
다음으로, 도 17에 나타낸 바와 같이, 플라즈마 CVD 법에 의해서, 터널 산화막(205)의 위에 전하 축적층으로서의 질화 규소막(207)을 형성한다. 이 질화 규소막(207)의 형성 공정에서는, 상술한 바와 같이, 도 1에 나타낸 플라즈마 처리 장치(100)를 이용하여 소정의 플라즈마 CVD 조건으로 성막을 행하는 것에 의해, 트랩 밀도의 크기를 원하는 범위로 컨트롤할 수 있다. Next, as shown in FIG. 17, the
다음으로, 도 18에 나타낸 바와 같이, 질화 규소막(207)의 위에, 산화 규소막(209)을 형성한다. 이 산화 규소막(209)은, 예컨대 열산화법이나 CVD 법에 의해서 형성할 수 있다. 또한, 도 19에 나타낸 바와 같이, 폴리실리콘층이나 금속층, 또는 금속 실리사이드층 등을 산화 규소막(209) 상에 퇴적시켜 전극막(211a)을 형성한다. 이 전극막(211a)은, 예컨대 실레인계 가스를 원료로서 CVD 법에 의해 형성할 수 있다. Next, as shown in FIG. 18, the
다음으로, 포토리소그래피 기술을 이용하여, 패턴 형성한 레지스트를 마스크로 하여, 전극막(211a), 산화 규소막(209), 질화 규소막(207) 및 터널 산화막(205)을 에칭함으로써, 도 20에 나타낸 바와 같이 패턴 형성된 전극(211)과 산화 규소막(209)과 질화 규소막(207)의 적층 구조가 얻어진다. Next, using the photolithography technique, the
다음으로, 터널 산화막(205)을 통해서 액티브 영역(A)의 실리콘 표면에 n형 불순물을 저농도로 이온 주입하여, 불순물 영역(n 채널)을 형성한다. 또한, 측벽(218)을 형성한다. 그리고, 액티브 영역(A)의 실리콘에 n형 불순물을 고농도로 이온 주입하여, 소스 영역(212) 및 드레인 영역(214)을 형성한다. 이렇게 하여, 도 14에 나타낸 구조의 비휘발성 반도체 메모리 장치(200)를 제조할 수 있다. Next, n-type impurities are ion implanted at low concentration into the silicon surface of the active region A through the
한편, 이상의 설명에서는, n채널형의 비휘발성 반도체 메모리 장치(200)를 예로 들었지만, p채널형의 반도체 메모리 장치의 경우는, 불순물 도전형을 반대로 하면 바람직하다. In the above description, the n-channel nonvolatile
이상과 같이, 본 실시예에 의하면, 플라즈마 처리 장치(100)를 이용하여, 플라즈마 CVD 조건을 선택하여 성막을 실시하는 것에 의해, 질화 규소막의 트랩 밀도를 높은 정밀도로 제어하고, 원하는 트랩 밀도 분포, 예컨대 막 두께 방향으로 균일한 트랩 밀도를 형성할 수 있다. 또한, 본 실시예에 따른 질화 규소막의 형성 방법에 의해서 성막된 질화 규소막은, 각종 반도체 장치를 제작할 때의 절연막으로서 우수한 특성을 갖고, 특히 비휘발성 반도체 메모리 장치의 전하 축적층으로서 적합하다. As described above, according to the present embodiment, the plasma density of the silicon nitride film is controlled with high accuracy by selecting the plasma CVD conditions and performing the film formation by using the
[제 2 실시예]Second Embodiment
다음으로, 도 21 및 도 22를 참조하여, 본 발명의 제 2 실시예에 대하여 설명한다. 도 21은, 본 실시예에 따른 질화 규소막의 형성 방법의 순서의 일례를 나타내는 설명도이다. 본 실시예에 따른 질화 규소막의 형성 방법에서는, 플라즈마 처리 장치(100)를 이용하여, 플라즈마 CVD의 조건을 바꿔 성막을 행하는 것에 의해, 다른 크기의 트랩 밀도를 갖는 2층 이상의 질화 규소막을 적층 형성하는 점에 특징이 있다. Next, referring to Figs. 21 and 22, a second embodiment of the present invention will be described. 21 is an explanatory diagram showing an example of a procedure of a method of forming a silicon nitride film according to the present embodiment. In the method for forming a silicon nitride film according to the present embodiment, the
도 21에 나타낸 바와 같이, 우선, 플라즈마 처리 장치(100)의 게이트 밸브(17)를 닫고, 반입/반출구(16)로부터 웨이퍼(W)를 플라즈마 처리 장치(100)의 챔버(1) 내에 반입하여, 탑재대(2) 상에 탑재한다(단계 S11). 다음으로, 배기 장치(24)를 작동시켜 챔버(1) 내를 감압 배기한다(단계 S12). 그리고, 챔버(1) 내를 감압 배기하면서, 가스 공급 기구(18)의 질소 함유 가스 공급원(19a) 및 실리콘 함유 가스 공급원(19b)으로부터, 질소 함유 가스 및 실리콘 함유 가스를 소정의 유량으로 각각 챔버(1) 내에 도입한다(단계 S13). 이렇게 하여, 챔버(1) 내를 소정의 압력으로 조절한다. As shown in FIG. 21, first, the
다음으로, 마이크로파 발생 장치(39)에서 발생시킨 소정 주파수 예컨대 2.45 GHz의 마이크로파를, 평면 안테나(31)를 통해서 챔버(1) 내에서의 웨이퍼(W)의 상방 공간에 방사시켜 플라즈마를 발생시킨다(단계 S14). 플라즈마 중에서는 원료 가스의 해리가 진행하여, SipHq, SiHq, NHq, N 등의 활성종의 반응에 의해서, 질화 규소 SixNy의 박막이 퇴적된다. 이상의 단계 S13 및 단계 S14에서는, 가스종, 압력, 마이크로파 파워 등을 소정의 조건(제 1 실시예에 기재된 조건)으로 설정하여 플라즈마 CVD가 실시된다. Next, a microwave of a predetermined frequency generated at the
다음으로, 마이크로파의 공급을 정지하여, 질화 규소막의 형성을 종료시킨다(단계 S15). 다음으로, 가스 공급 기구(18)로부터의 가스의 공급을 정지한다(단계 S16). 그 후, 예컨대 질소 가스 등의 퍼지 가스를 소정 시간 챔버(1) 내에 도입함으로써, 챔버(1) 내를 조정한다(단계 S17). 한편, 이 단계 S17의 조정 공정은 필수적이지 않다. Next, the supply of microwaves is stopped to end the formation of the silicon nitride film (step S15). Next, supply of the gas from the
본 실시예에 따른 질화 규소막의 형성 방법에서는, 단계 S16(또는 단계 S17) 이후에, 다시 다른 플라즈마 CVD 조건(제 1 실시예에 기재된 조건)으로 질화 규소막의 형성을 행한다. 즉, 단계 S17(또는 단계 S16)의 공정 종료 후, 다시 단계 S13으로 되돌아가, 챔버 내에 성막 원료 가스를 도입하여 챔버 내를 소정 압력으로 조정한다. 그리고, 상기와 같이 단계 S14 ~ 단계 S17(또는 단계 S16)까지의 순서로 플라즈마 CVD를 행한다. 단, 이 2회째의 성막 처리에서는, 원료 가스의 종류, 설정 압력 등을 바꿔 1회째의 성막 처리와는 다른 조건으로 플라즈마 CVD를 실시한다. 이것에 의해, 1회째의 성막 처리와 2회째의 성막 처리에서, 각각 다른 트랩 밀도를 가지는 질화 규소막을 적층 형성할 수 있다. 또한, 이들을 교대로 성막하는 것에 의해 다른 트랩 밀도를 갖는 복수의 질화 규소막을 교대로 퇴적시킬 수 있다. In the method of forming the silicon nitride film according to the present embodiment, after the step S16 (or step S17), the silicon nitride film is formed under another plasma CVD condition (the conditions described in the first embodiment) again. That is, after completion of the process of step S17 (or step S16), the flow returns to step S13 again to introduce the film forming raw material gas into the chamber to adjust the inside of the chamber to a predetermined pressure. Then, plasma CVD is performed in the order from step S14 to step S17 (or step S16) as described above. However, in this second film forming process, plasma CVD is performed under conditions different from the first film forming process by changing the type of source gas, the set pressure, and the like. Thereby, the silicon nitride film which has a different trap density can be laminated | stacked and formed in the 1st film-forming process and the 2nd film-forming process, respectively. In addition, by depositing these alternately, a plurality of silicon nitride films having different trap densities can be deposited alternately.
한편, 본 실시예에서는, 필요에 따라 상기와 같이 단계 S13으로부터 단계 S17(또는 단계 S16)까지의 공정을 3회 이상 반복할 수 있다. 이와 같이, 다른 플라즈마 CVD 조건에서의 성막을 반복하는 것에 의해, 다른 트랩 밀도를 갖는 질화 규소막을 순차적으로 퇴적시킬 수 있다. 그리고, 모든 성막 처리가 종료한 단계에서, 단계 S18에서는 질화 규소막이 형성된 웨이퍼(W)를 챔버(1) 내에서 반출하는 것에 의해 한장의 웨이퍼(W)에 대한 처리가 종료한다. On the other hand, in this embodiment, the process from step S13 to step S17 (or step S16) can be repeated three or more times as necessary. Thus, by repeating the film formation under different plasma CVD conditions, silicon nitride films having different trap densities can be deposited sequentially. In the step where all the film forming processes are completed, the process for one wafer W is terminated by carrying out the wafer W in which the silicon nitride film is formed in the
본 실시예에 있어서, 각 성막 공정에서 성막되는 질화 규소막 중의 트랩 밀도의 대소는, 제 1 실시예의 플라즈마 CVD 조건과 같은 조건을 선택함으로써, 컨트롤할 수 있다. 즉, 트랩 밀도가 큰 질화 규소막을 형성하는 경우, 또는 트랩 밀도가 작은 질화 규소막을 형성하는 경우에는, 각각 제 1 실시예로 나타낸 플라즈마 CVD 조건과 같은 조건으로 행할 수 있다. In this embodiment, the magnitude of the trap density in the silicon nitride film formed in each film forming step can be controlled by selecting the same conditions as the plasma CVD conditions of the first embodiment. That is, when forming the silicon nitride film with a large trap density, or when forming the silicon nitride film with a small trap density, it can carry out on the conditions similar to the plasma CVD conditions shown by 1st Example, respectively.
본 실시예에서는, 이상과 같이 성막된 2층 이상의 질화 규소막을, 예컨대 비휘발성 반도체 메모리 장치의 전하 축적층으로서 이용할 수 있다. 구체적으로는, 본 실시예의 질화 규소막의 형성 방법에 의하면, 예컨대 도 22에 나타낸 바와 같이, 트랩 밀도가 작은 제 1 질화 규소막(207a)과, 트랩 밀도가 큰 제 2 질화 규소막(207b)과, 트랩 밀도가 작은 제 3 질화 규소막(207c)을 적층한 구조의 비휘발성 반도체 메모리 장치(200a)를 제조할 수 있다. 한편, 도 22에 나타내는 비휘발성 반도체 메모리 장치(200a)에서의 다른 구성은, 도 14에 나타내는 비휘발성 반도체 메모리 장치(200)와 마찬가지기 때문에, 동일의 구성에는 동일한 부호를 붙이고 설명을 생략한다. 또한, 도 22에 나타내는 비휘발성 반도체 메모리 장치(200a)에서는, 전하 축적층으로서, 제 1 질화 규소막(207a), 제 2 질화 규소막(207b) 및 제 3의 질화 규소막(207c)의 3층의 질화 규소막을 갖는 구조로 했지만, 플라즈마 CVD 에 의한 성막을 반복하는 것에 의해, 4층 이상의 질화 규소막이 적층된 구조의 전하 축적층을 형성하는 것도 가능하다. In this embodiment, two or more silicon nitride films formed as described above can be used, for example, as a charge storage layer of a nonvolatile semiconductor memory device. Specifically, according to the method for forming the silicon nitride film of the present embodiment, as shown in FIG. 22, for example, the first
이상과 같이, 본 실시예의 질화 규소막의 형성 방법에 의하면, 트랩 밀도가 다른 질화 규소막을 적층 형성하는 것으로, 비휘발성 반도체 메모리 장치에 있어서 다양한 밴드 엔지니어링이 가능하게 되어, 데이터 유지 특성에 우수한 비휘발성 반도체 메모리 장치를 제작할 수 있다. 또한, 본 실시예에서는, 단일의 플라즈마 처리 장치(100)의 챔버(1) 내에서, 트랩 밀도가 다른 2층 이상의 질화 규소막을 대기상태에 노출시키지 않고 성막할 수 있기 때문에, 효율적인 프로세스 설계를 실현할 수 있다. As described above, according to the method of forming the silicon nitride film of the present embodiment, by forming a silicon nitride film having a different trap density by laminating, various band engineering is possible in the nonvolatile semiconductor memory device, and the nonvolatile semiconductor is excellent in data retention characteristics. The memory device can be manufactured. In addition, in this embodiment, since the silicon nitride film having two or more layers having different trap densities can be formed in the
본 실시예에 있어서의 그 밖의 구성, 작용 및 효과는, 제 1 실시예와 마찬가지이다. Other configurations, operations, and effects in this embodiment are the same as in the first embodiment.
[제 3 실시예]Third Embodiment
상기 제 2 실시예에서는, 질화 규소막 중의 트랩 밀도의 크기를 바꿔 복수의 질화 규소막을 형성했지만, 트랩 밀도 대신에, 막 중의 실리콘 농도가 다른 질화 규소막을 형성하는 것도 가능하다. 제 3 실시예의 질화 규소막의 형성 방법에서는, 플라즈마 처리 장치(100)를 이용하여, 플라즈마 CVD 조건을 바꿔 Si 농도가 높은 질화 규소막과 Si 농도가 낮은 질화 규소막을 교대로 형성한다. 제 2 실시예에 있어서의 도 21의 흐름도에 나타낸 공정 순서는, 그대로 본 실시예에도 적용된다. In the second embodiment, a plurality of silicon nitride films are formed by varying the size of the trap density in the silicon nitride film, but it is also possible to form a silicon nitride film having a different silicon concentration in the film instead of the trap density. In the method of forming the silicon nitride film of the third embodiment, the
도 23은, Si 기판에 플라즈마 처리 장치(100)를 이용하여 플라즈마 CVD를 행하여 성막한 질화 규소막의 XPS 분석 결과이다. 도 23의 횡축은 엘립소미터(ellipsometer)로 측정한 질화 규소막의 깊이를 나타내며, 종축은 질화 규소막 중의 N 농도와 Si 농도와의 비(N 농도/Si 농도)를 나타낸다. 이 시험에 있어서의 플라즈마 CVD 조건은 이하와 같다. FIG. 23 shows XPS analysis results of a silicon nitride film formed by performing plasma CVD on a Si substrate using a
<플라즈마 CVD 조건 4 ; 저 Si 농도 조건> <
NH3 가스 유량 ; 800 mL/min(sccm) NH 3 gas flow rate; 800 mL / min (sccm)
Si2H6 가스 유량 ; 10 mL/min(sccm)Si 2 H 6 gas flow rate; 10 mL / min (sccm)
처리 압력 ; 126Pa Processing pressure; 126 Pa
탑재대(2)의 온도 ; 500℃ Temperature of the mounting table 2; 500 ℃
마이크로파 파워 ; 2000W Microwave power; 2000 W
마이크로파 파워 밀도 ; 1.67W/㎠(평면 안테나(31)의 면적 1㎠당)Microwave power density; 1.67 W / cm 2 (per
<플라즈마 CVD 조건 5 ; 고 Si 농도 조건> <
NH3 가스 유량 ; 800 mL/min(sccm) NH 3 gas flow rate; 800 mL / min (sccm)
Si2H6 가스 유량 ; 16 mL/min(sccm)Si 2 H 6 gas flow rate; 16 mL / min (sccm)
처리 압력 ; 300Pa Processing pressure; 300 Pa
탑재대(2)의 온도 ; 500℃ Temperature of the mounting table 2; 500 ℃
마이크로파 파워 ; 2000W Microwave power; 2000 W
마이크로파 파워 밀도 ; 1.67W/㎠(평면 안테나(31)의 면적 1㎠당)Microwave power density; 1.67 W / cm 2 (per
도 23으로부터, 플라즈마 CVD 조건 4에서 형성한 질화 규소막에 비교하여, 플라즈마 CVD 조건 5에서 형성한 질화 규소막은, 막 중의 N 농도와 Si 농도의 비(N 농도/Si 농도)가 작고, 상대적으로 보아 Si 농도가 높은 것임을 알 수 있다. 이와 같이, 플라즈마 처리 장치(100)를 이용하여 질화 규소막을 형성할 때에, 플라즈마처리 조건을 바꾸는 것에 의해, 막 중의 Si 농도를 원하는 값으로 제어할 수 있다. 23, the silicon nitride film formed under the
성막하는 질화 규소막의 Si 농도를 높게 하는 경우(예컨대 Si 농도가 30 ~ 80 원자%의 범위내, 바람직하게는 40 ~ 70 원자%의 범위내)에는, 이하의 조건에서 플라즈마 CVD를 행할 수 있다. 원료 가스에는, 질소 함유 가스로서 NH3 가스, 실리콘 함유 가스로서 Si2H6 가스를 사용하여, NH3 가스의 유량을 10 ~ 5000 mL/min(sccm)의 범위내, 바람직하게는 100 ~ 1000 mL/min(sccm)의 범위내, Si2H6 가스의 유량을 1 ~ 100 m 26 L/min(sccm)의 범위내, 바람직하게는 5 ~ 20 mL/min(sccm)의 범위내로 설정한다. 이때, NH3 가스와 Si2H6 가스의 유량비(NH3 가스 유량/Si2H6 가스 유량)은, Si 밀도가 높은 질화 규소막을 균일한 막 두께로 형성하는 관점에서, 0.1 ~ 1000의 범위내로 하는 것이 바람직하고, 10 ~ 300의 범위내로 하는 것이 더 바람직하다. 또한, 처리 압력은 1 Pa ~ 1333 Pa로 하는 것이 바람직하고, 50 ~ 650 Pa로 하는 것이 더 바람직하다. When the Si concentration of the silicon nitride film to be formed is increased (for example, the Si concentration is in the range of 30 to 80 atomic%, preferably in the range of 40 to 70 atomic%), plasma CVD can be performed under the following conditions. In the source gas, NH 3 gas is used as the nitrogen-containing gas and Si 2 H 6 gas is used as the silicon-containing gas, and the flow rate of the NH 3 gas is within the range of 10 to 5000 mL / min (sccm), preferably 100 to 1000. In the range of mL / min (sccm), the flow rate of Si 2 H 6 gas is set within the range of 1 to 100 m 26 L / min (sccm), preferably within the range of 5 to 20 mL / min (sccm). . At this time, the flow rate ratio (NH 3 gas flow rate / Si 2 H 6 gas flow rate) of NH 3 gas and Si 2 H 6 gas is in the range of 0.1 to 1000 from the viewpoint of forming a silicon nitride film having a high Si density with a uniform film thickness. It is preferable to carry out, and it is more preferable to carry out in the range of 10-300. In addition, the processing pressure is preferably 1 Pa to 1333 Pa, more preferably 50 to 650 Pa.
또한, Si 농도가 낮은 질화 규소막(예컨대 Si 농도가 10 ~ 50 원자%의 범위내, 바람직하게는 10 ~ 45 원자%의 범위내)을 형성하는 경우에는, 상기 Si 농도를 높게 하는 경우의 조건 중, 원료 가스의 종류, 유량 및 유량비, 처리 압력 등을 조절하면 바람직하다. In addition, in the case of forming a silicon nitride film having a low Si concentration (for example, in a range of 10 to 50 atomic%, preferably in a range of 10 to 45 atomic%), the conditions when the Si concentration is increased It is preferable to adjust the kind, flow volume, flow volume ratio, processing pressure, etc. of raw material gas.
또한, 상기 어느 쪽의 경우도, 플라즈마 CVD의 처리 온도는, 탑재대(2)의 온도를 300℃ 이상, 바람직하게는 400 ~ 600℃로 가열하는 것이 바람직하다. 또한, 플라즈마 처리 장치(100)에 있어서의 갭(투과판(28)의 하면으로부터 탑재대(2)의 상면까지의 간격)(G)은, 질화 규소막을 균일한 막 두께와 양호한 막질로 형성하는 관점에서, 예컨대 50 ~ 500㎜ 정도로 설정하는 것이 바람직하다. In any of the above cases, the plasma CVD process temperature preferably heats the temperature of the mounting table 2 to 300 ° C or higher, preferably 400 to 600 ° C. In addition, the gap (interval from the lower surface of the
이상과 같이, 본 실시예의 질화 규소막의 형성 방법에서는, 플라즈마 CVD 조건을 바꿔 질화 규소막의 성막 처리를 반복하는 것에 의해(도 21 참조), Si 농도가 다른 질화 규소막을 교대로 적층 형성할 수 있다. 이렇게 하여 성막된 2층 이상의 질화 규소막은, 예컨대 비휘발성 반도체 메모리 장치의 전하 축적층으로서 이용할 수 있다. 예컨대 제 2 실시예에 있어서의 도 22에 나타낸 비휘발성 반도체 메모리 장치(200a)를 원용하여 설명하면, 전하 축적층으로서, Si 농도가 낮은 제 1 질화 규소막(207a)과, Si 농도가 높은 제 2 질화 규소막(207b)과, Si 농도가 낮은 제 3의 질화 규소막(207c)을 적층한 구조의 비휘발성 반도체 메모리 장치(200a)를 제조할 수 있다. 물론, 플라즈마 CVD 에 의한 성막을 반복하는 것에 의해, 4층 이상의 질화 규소막이 적층된 구조의 전하 축적층을 형성하는 것도 가능하다. As described above, in the method of forming the silicon nitride film of the present embodiment, silicon nitride films having different Si concentrations can be alternately laminated by changing the plasma CVD conditions and repeating the film forming process of the silicon nitride film (see FIG. 21). The two or more silicon nitride films formed in this way can be used, for example, as a charge storage layer of a nonvolatile semiconductor memory device. For example, referring to the nonvolatile
이상과 같이, 본 실시예의 질화 규소막의 형성 방법에 의하면, Si 농도가 다른 질화 규소막을 적층 형성하는 것으로, 비휘발성 반도체 메모리 장치에 있어서 다양한 밴드 엔지니어링이 가능하게 되어, 데이터 유지 특성에 우수한 비휘발성 반도체 메모리 장치를 제작할 수 있다. 또한, 본 실시예에서는, 단일의 플라즈마 처리 장치(100)의 챔버(1)에서, Si 농도가 다른 2층 이상의 질화 규소막을 대기 상태에 노출시키지 않고, 교대로 성막할 수 있기 때문에, 효율적인 프로세스 설계를 실현할 수 있다. As described above, according to the method of forming the silicon nitride film of the present embodiment, by forming a silicon nitride film having a different Si concentration by stacking, various band engineering is possible in the nonvolatile semiconductor memory device, and the nonvolatile semiconductor is excellent in data retention characteristics. The memory device can be manufactured. In this embodiment, in the
본 실시예에 있어서의 그 밖의 구성, 작용 및 효과는, 제 1 및 제 2 실시예와 마찬가지이다. Other configurations, operations, and effects in this embodiment are the same as in the first and second embodiments.
한편, 본 발명은 상기 실시예에 한정되지 않고, 여러 변형이 가능하다. 예컨대, 상기 실시예에서는, 본 발명의 질화 규소막의 형성 방법을, 비휘발성 반도체 메모리 장치의 전하 축적층의 형성에 적용하여 전하 유지 성능을 향상시키는 예를 들었지만, 본 발명의 질화 규소막의 형성 방법은, 비휘발성 반도체 메모리 장치에 한정되지 않고, 여러 반도체 장치의 제조에 있어서 적용 가능하다. In addition, this invention is not limited to the said Example, A various deformation | transformation is possible. For example, in the above embodiment, the method of forming the silicon nitride film of the present invention is applied to the formation of the charge storage layer of the nonvolatile semiconductor memory device to improve the charge retention performance. The present invention is not limited to the nonvolatile semiconductor memory device but can be applied in the manufacture of various semiconductor devices.
한편, 비휘발성 반도체 메모리 장치 등의 반도체 장치를 제조하는 경우에는, 플라즈마 처리 장치(100)를 포함하는 복수의 성막 장치를 대기에 노출시키지 않고 진공을 통해서 접속함으로써 각 성막 장치로 순차적으로 원하는 막을 형성하는 것이 가능하다.On the other hand, when manufacturing a semiconductor device such as a nonvolatile semiconductor memory device, a plurality of film forming apparatuses including the
Claims (16)
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2007-079851 | 2007-03-26 | ||
JP2007079851 | 2007-03-26 | ||
JPJP-P-2007-254272 | 2007-09-28 | ||
JP2007254272 | 2007-09-28 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20100014557A true KR20100014557A (en) | 2010-02-10 |
Family
ID=39788532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020097019928A KR20100014557A (en) | 2007-03-26 | 2008-03-25 | Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus |
Country Status (6)
Country | Link |
---|---|
US (1) | US8318614B2 (en) |
JP (1) | JPWO2008117798A1 (en) |
KR (1) | KR20100014557A (en) |
CN (1) | CN101652843B (en) |
TW (1) | TW200903643A (en) |
WO (1) | WO2008117798A1 (en) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200511430A (en) * | 2003-05-29 | 2005-03-16 | Tokyo Electron Ltd | Plasma processing apparatus and plasma processing method |
US7678715B2 (en) * | 2007-12-21 | 2010-03-16 | Applied Materials, Inc. | Low wet etch rate silicon nitride film |
JP2009246211A (en) * | 2008-03-31 | 2009-10-22 | Tokyo Electron Ltd | Method of manufacturing mos semiconductor memory device, computer-readable storage medium, and plasma cvd device |
US8252653B2 (en) * | 2008-10-21 | 2012-08-28 | Applied Materials, Inc. | Method of forming a non-volatile memory having a silicon nitride charge trap layer |
JP5261291B2 (en) * | 2009-06-01 | 2013-08-14 | 東京エレクトロン株式会社 | Processing method and storage medium |
JP5473962B2 (en) * | 2011-02-22 | 2014-04-16 | 東京エレクトロン株式会社 | Pattern forming method and semiconductor device manufacturing method |
EP3534408A1 (en) * | 2012-03-27 | 2019-09-04 | Cypress Semiconductor Corporation | Sonos stack with split nitride memory layer |
CN108899273B (en) * | 2012-03-29 | 2024-02-09 | 经度快闪存储解决方案有限责任公司 | Method for integrating ONO into logic CMOS flow |
JP5646569B2 (en) | 2012-09-26 | 2014-12-24 | 株式会社東芝 | Semiconductor device |
US9157730B2 (en) * | 2012-10-26 | 2015-10-13 | Applied Materials, Inc. | PECVD process |
JP6742165B2 (en) * | 2016-06-14 | 2020-08-19 | 東京エレクトロン株式会社 | Method for treating silicon nitride film and method for forming silicon nitride film |
CN106449682B (en) * | 2016-10-10 | 2019-04-05 | 上海华力微电子有限公司 | A method of reducing back-illuminated cmos image sensors white pixel |
US10312475B2 (en) * | 2017-05-15 | 2019-06-04 | Applied Materials, Inc. | CVD thin film stress control method for display application |
CN108417481B (en) * | 2018-03-22 | 2021-02-23 | 京东方科技集团股份有限公司 | Processing method of silicon nitride dielectric layer, thin film transistor and display device |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2863198B2 (en) * | 1989-06-07 | 1999-03-03 | 株式会社日立製作所 | Method of manufacturing semiconductor integrated circuit device and semiconductor integrated circuit device obtained thereby |
JPH05145078A (en) | 1991-11-22 | 1993-06-11 | Kawasaki Steel Corp | Semiconductor nonvolatile storage element and manufacture thereof |
JP3009571B2 (en) * | 1993-10-19 | 2000-02-14 | 株式会社ミツトヨ | Inside and outside measuring device |
KR100745495B1 (en) * | 1999-03-10 | 2007-08-03 | 동경 엘렉트론 주식회사 | Semiconductor fabrication method and semiconductor fabrication equipment |
JP4617574B2 (en) * | 2001-01-16 | 2011-01-26 | ソニー株式会社 | Nonvolatile semiconductor memory device and manufacturing method thereof |
KR100877736B1 (en) * | 2001-08-14 | 2009-01-12 | 소니 가부시끼 가이샤 | Plasma display and method for manufacturing the same |
JP2004247581A (en) * | 2003-02-14 | 2004-09-02 | Sony Corp | Nonvolatile semiconductor recording device and its manufacturing method |
JP4555143B2 (en) | 2004-05-11 | 2010-09-29 | 東京エレクトロン株式会社 | Substrate processing method |
JP2006196643A (en) * | 2005-01-13 | 2006-07-27 | Renesas Technology Corp | Nonvolatile semiconductor memory device |
-
2008
- 2008-03-25 CN CN2008800101787A patent/CN101652843B/en not_active Expired - Fee Related
- 2008-03-25 KR KR1020097019928A patent/KR20100014557A/en not_active Application Discontinuation
- 2008-03-25 WO PCT/JP2008/055569 patent/WO2008117798A1/en active Application Filing
- 2008-03-25 JP JP2009506343A patent/JPWO2008117798A1/en active Pending
- 2008-03-25 US US12/532,743 patent/US8318614B2/en not_active Expired - Fee Related
- 2008-03-26 TW TW097110780A patent/TW200903643A/en unknown
Also Published As
Publication number | Publication date |
---|---|
TW200903643A (en) | 2009-01-16 |
CN101652843B (en) | 2011-07-20 |
US8318614B2 (en) | 2012-11-27 |
WO2008117798A1 (en) | 2008-10-02 |
JPWO2008117798A1 (en) | 2010-07-15 |
CN101652843A (en) | 2010-02-17 |
US20100052040A1 (en) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20100014557A (en) | Method for forming silicon nitride film, method for manufacturing nonvolatile semiconductor memory device, nonvolatile semiconductor memory device and plasma processing apparatus | |
US8198671B2 (en) | Modification of charge trap silicon nitride with oxygen plasma | |
TWI445056B (en) | Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus | |
JP5341510B2 (en) | Silicon nitride film forming method, semiconductor device manufacturing method, and plasma CVD apparatus | |
KR20080002908A (en) | Method and system for forming a high-k dielectric layer | |
WO2010038900A1 (en) | Silicon oxide film, method for forming silicon oxide film, and plasma cvd apparatus | |
JP5339327B2 (en) | Plasma nitriding method and semiconductor device manufacturing method | |
WO2011040396A1 (en) | Method for forming silicon nitride film, and method for producing semiconductor memory device | |
KR20100129311A (en) | Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device | |
JP5460011B2 (en) | Silicon nitride film forming method, computer-readable storage medium, and plasma CVD apparatus | |
US7517812B2 (en) | Method and system for forming a nitrided germanium-containing layer using plasma processing | |
US7517818B2 (en) | Method for forming a nitrided germanium-containing layer using plasma processing | |
KR20080003383A (en) | Method and system for forming an oxynitride layer | |
US20100140683A1 (en) | Silicon nitride film and nonvolatile semiconductor memory device | |
US20120126376A1 (en) | Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device | |
US20110254078A1 (en) | Method for depositing silicon nitride film, computer-readable storage medium, and plasma cvd device | |
WO2010113928A1 (en) | Method for forming silicon nitride film, method for manufacturing semiconductor memory device, and plasma cvd apparatus | |
US20110189862A1 (en) | Silicon oxynitride film and process for production thereof, computer-readable storage medium, and plasma cvd device | |
JP2009246210A (en) | Method for forming silicon nitride film, method for manufacturing silicon nitride film laminate, computer-readable storage medium and plasma cvd apparatus | |
JP2009267391A (en) | Process for producing silicon nitride film, process for producing silicon nitride film laminate, computer-readable storage medium, and plasma cvd device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |