KR20100002871A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR20100002871A
KR20100002871A KR1020080062920A KR20080062920A KR20100002871A KR 20100002871 A KR20100002871 A KR 20100002871A KR 1020080062920 A KR1020080062920 A KR 1020080062920A KR 20080062920 A KR20080062920 A KR 20080062920A KR 20100002871 A KR20100002871 A KR 20100002871A
Authority
KR
South Korea
Prior art keywords
semiconductor
chip
signal
semiconductor chip
operation signal
Prior art date
Application number
KR1020080062920A
Other languages
Korean (ko)
Inventor
이승엽
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080062920A priority Critical patent/KR20100002871A/en
Publication of KR20100002871A publication Critical patent/KR20100002871A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE: A semiconductor package is provided to improve data process speed or data storage capacity of a semiconductor chip by selecting one semiconductor chip among a plurality of stacked semiconductor chips using one chip selection electrode or one chip selection pad. CONSTITUTION: If the level of a signal applied from the outside is a preset level, an operation signal provider(110) outputs a chip selection signal. A semiconductor chip(120) is operated by a chip selection signal. The semiconductor chip is electrically connected to a bonding pad into which the chip selection signal is inputted. The semiconductor chip includes a penetration electrode passing through the semiconductor chip.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}Semiconductor Package {SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지에 관한 것이다.The present invention relates to a semiconductor package.

최근 들어, 방대한 데이터를 저장 및 방대한 데이터를 단 시간 내 처리하는 것이 가능한 반도체 칩 및 반도체 칩을 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor chips and semiconductor chips capable of storing massive data and processing massive data in a short time have been developed.

최근에는 반도체 패키지의 데이터 저장 용량 및 데이터 처리 속도를 보다 향상시키기 위해 복수개의 반도체 칩들을 적층 한 적층 반도체 패키지가 개발되고 있다.Recently, in order to further improve data storage capacity and data processing speed of a semiconductor package, a multilayer semiconductor package in which a plurality of semiconductor chips are stacked has been developed.

적층 반도체 패키지를 구현하기 위해서는 적층 반도체 패키지에 포함된 복수개의 반도체 칩들 중 특정 위치의 반도체 칩을 선택하기 위한 칩 선택 기술을 필요로 한다.In order to implement the multilayer semiconductor package, a chip selection technique for selecting a semiconductor chip at a specific position among a plurality of semiconductor chips included in the multilayer semiconductor package is required.

종래 적층 반도체 패키지에서 2 개의 반도체 칩들 중 어느 하나를 선택하기 위해서는 1 개의 칩 선택 패드를 필요로 하고, 4 개의 반도체 칩들 중 어느 하나를 선택하기 위해서는 2 개의 칩 선택 패드들, 8 개의 반도체 칩들 중 어느 하나를 선택하기 위해서는 3 개의 칩 선택 패드들, 16 개의 반도체 칩들 중 어느 하나를 선택하기 위해서는 4개의 칩 선택 패드들을 필요로 한다.In the conventional stacked semiconductor package, one chip select pad is required to select any one of two semiconductor chips, and two chip select pads and eight semiconductor chips are selected to select any one of the four semiconductor chips. Three chip select pads are required to select one, and four chip select pads are required to select one of the 16 semiconductor chips.

그러나, 종래 적층 반도체 패키지에 포함된 반도체 칩들의 개수에 비례하여 칩 선택 패드들의 개수가 증가 되고 이로 인해 칩 선택 패드가 반도체 칩에서 차지하는 면적이 증가 되는 문제점을 갖는다.However, the number of chip select pads is increased in proportion to the number of semiconductor chips included in the conventional multilayer semiconductor package, thereby increasing the area occupied by the chip select pads in the semiconductor chip.

본 발명은 하나의 칩 선택 패드를 이용하여 복수개가 적층 된 반도체 칩들을 각각 선택하기에 적합한 반도체 패키지를 제공한다.The present invention provides a semiconductor package suitable for selecting a plurality of stacked semiconductor chips using one chip selection pad.

본 발명에 따른 반도체 패키지는 외부로부터 인가된 신호의 레벨이 기 설정된 레벨인 경우, 칩 선택 신호를 출력하는 동작 신호 제공부 및 상기 칩 선택 신호에 의하여 동작 되는 반도체 칩을 포함한다.The semiconductor package according to the present invention includes an operation signal providing unit for outputting a chip select signal and a semiconductor chip operated by the chip select signal when the level of a signal applied from the outside is a predetermined level.

반도체 패키지의 상기 동작 신호 제공부는 상기 반도체 칩의 외부에 배치된다.The operation signal providing unit of the semiconductor package is disposed outside the semiconductor chip.

반도체 패키지의 상기 동작 신호 제공부는 상기 반도체 칩의 내부에 배치된다.The operation signal providing unit of the semiconductor package is disposed inside the semiconductor chip.

반도체 패키지의 상기 반도체 칩은 상기 칩 선택 신호가 입력되는 본딩 패드 및 상기 본딩 패드와 전기적으로 연결되며 상기 반도체 칩을 관통하는 관통 전극을 더 포함한다.The semiconductor chip of the semiconductor package further includes a bonding pad to which the chip select signal is input, and a through electrode electrically connected to the bonding pad and penetrating the semiconductor chip.

반도체 패키지의 상기 신호는 전압을 포함한다.The signal of the semiconductor package includes a voltage.

본 발명에 따른 반도체 패키지는 서로 다른 레벨을 갖는 신호들을 발생하는 신호 발생부를 갖는 기판, 상기 기판상에 적어도 2 개가 배치된 반도체 칩들 및 상기 각 반도체 칩들과 전기적으로 각각 연결되며, 상기 신호들 중 어느 하나를 입력받고 입력된 상기 신호가 자신에 해당되는 레벨인 경우, 칩 선택 신호를 지정된 반 도체 칩으로 출력하는 동작 신호 제공부를 포함한다.According to an embodiment of the present invention, a semiconductor package includes a substrate having a signal generator that generates signals having different levels, at least two semiconductor chips disposed on the substrate, and electrically connected to the semiconductor chips, respectively. And an operation signal providing unit for outputting a chip select signal to a designated semiconductor chip when the input signal is received at one level.

반도체 패키지의 상기 동작 신호 제공부는 상기 각 반도체 칩들의 외부에 배치된다.The operation signal providing unit of the semiconductor package is disposed outside the semiconductor chips.

반도체 패키지의 상기 동작 신호 제공부는 상기 각 반도체 칩들의 내부에 배치된다.The operation signal providing unit of the semiconductor package is disposed in each of the semiconductor chips.

반도체 패키지는 상기 각 반도체 칩들을 관통하여 상기 신호 발생부와 전기적으로 연결된 관통 전극을 더 포함한다.The semiconductor package further includes a through electrode electrically connected to the signal generator through the semiconductor chips.

본 발명에 따르면, 복수개가 적층 된 반도체 칩들 중 하나의 반도체 칩을 하나의 칩 선택 전극 또는 하나의 칩 선택 패드를 이용하여 선택함으로써 반도체 칩의 데이터 저장 용량 또는 데이터 처리 속도를 보다 향상시킬 수 있는 효과를 갖는다.According to the present invention, by selecting one semiconductor chip among a plurality of stacked semiconductor chips by using one chip selection electrode or one chip selection pad, the data storage capacity or data processing speed of the semiconductor chip can be further improved. Has

이하, 첨부된 도면들을 참조하여 본 발명의 실시예들에 따른 반도체 패키지에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a semiconductor package according to embodiments of the present invention will be described in detail with reference to the accompanying drawings, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate The present invention may be embodied in various other forms without departing from the spirit of the invention.

본 발명에 따른 반도체 패키지는 외부로부터 인가된 신호의 레벨이 자신에 해당되는 레벨인 경우, 칩 선택 신호를 출력하는 동작 신호 제공부 및 상기 칩 선택 신호에 의하여 동작 되는 반도체 칩을 포함한다.The semiconductor package according to the present invention includes an operation signal providing unit for outputting a chip select signal and a semiconductor chip operated by the chip select signal when the level of a signal applied from the outside is a level corresponding to the semiconductor package.

이하, 본 발명에 따른 반도체 패키지의 실시예들을 설명하기로 한다.Hereinafter, embodiments of the semiconductor package according to the present invention will be described.

도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 1을 참조하면, 반도체 패키지(100)는 동작 신호 제공부(110) 및 반도체 칩(120)을 포함한다.Referring to FIG. 1, the semiconductor package 100 includes an operation signal providing unit 110 and a semiconductor chip 120.

동작 신호 제공부(110)는, 예를 들어, 외부로부터 인가된 신호(Vs)의 레벨을 기 설정된 레퍼런스 신호의 레벨과 비교하여 비교 신호를 발생하고, 비교 신호를 이용하여 외부로부터 인가된 신호(Vs)의 레벨이 기 설정된 레벨인 경우, 동작 신호(Vd)를 반도체 칩으로 출력한다. 본 실시예에서, 외부로부터 인가된 신호(Vs), 레퍼런스 신호 및 비교 신호는 각각 전압일 수 있다.For example, the operation signal providing unit 110 generates a comparison signal by comparing the level of the signal Vs applied from the outside with a level of a preset reference signal, and uses the comparison signal to generate a comparison signal ( When the level of Vs) is a predetermined level, the operation signal Vd is output to the semiconductor chip. In the present embodiment, the signal Vs, the reference signal, and the comparison signal applied from the outside may be voltages, respectively.

본 실시예에서, 동작 신호 제공부(110)는, 예를 들어, 반도체 칩(120)의 외부에 배치될 수 있다. 동작 신호 제공부(110)는 외부로부터 신호(Vs)가 인가되는 입력 단자 및 반도체 칩(120)으로 동작 신호(Vd)를 출력하는 출력 단자를 포함할 수 있다.In the present embodiment, the operation signal providing unit 110 may be disposed outside the semiconductor chip 120, for example. The operation signal providing unit 110 may include an input terminal to which the signal Vs is applied from the outside and an output terminal outputting the operation signal Vd to the semiconductor chip 120.

반도체 칩(120)은 회로부(122) 및 본딩 패드(124)들을 포함한다.The semiconductor chip 120 includes a circuit unit 122 and bonding pads 124.

회로부(122)는, 예를 들어, 데이터 저장부(미도시) 및 데이터 처리부(미도시)를 포함한다. 데이터 저장부는 데이터를 저장하는 역할을 하고, 데이터 처리부는 데이터를 처리하는 역할을 한다. The circuit unit 122 includes, for example, a data storage unit (not shown) and a data processing unit (not shown). The data storage unit serves to store data, and the data processing unit serves to process data.

본딩 패드(124)들은 데이터 본딩 패드(미도시)들 및 칩 선택 본딩 패드(126)들을 포함한다.The bonding pads 124 include data bonding pads (not shown) and chip select bonding pads 126.

데이터 본딩 패드들은 회로부(122)와 전기적으로 연결되며, 외부로부터 입력 된 데이터를 회로부(122)로 전달 또는 회로부(122)로부터 출력된 데이터를 외부로 전달하는 단자 역할을 한다.The data bonding pads are electrically connected to the circuit unit 122, and serve as terminals for transferring data input from the outside to the circuit unit 122 or transferring data output from the circuit unit 122 to the outside.

칩 선택 본딩 패드(126)는 회로부(122)와 전기적으로 연결되며, 칩 선택 본딩 패드(126)는 동작 신호 제공부(110)를 통해 입력된 동작 신호를 회로부(122)로 제공하는 단자 역할을 한다. 본 실시예에서, 반도체 칩(120)에는 하나의 칩 선택 본딩 패드(126)가 배치되고, 이로 인해 반도체 칩(120)에서 칩 선택 본딩 패드(126)가 차지하는 면적을 크게 감소 시킬 수 있다.The chip select bonding pad 126 is electrically connected to the circuit unit 122, and the chip select bonding pad 126 serves as a terminal for providing an operation signal input through the operation signal providing unit 110 to the circuit unit 122. do. In the present exemplary embodiment, one chip select bonding pad 126 is disposed on the semiconductor chip 120, and thus the area occupied by the chip select bonding pad 126 in the semiconductor chip 120 may be greatly reduced.

도 2는 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 도 2에 도시된 반도체 패키지는 동작 신호 제공부(110)를 제외하면 도 1에 도시된 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.2 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention. The semiconductor package illustrated in FIG. 2 is substantially the same as the semiconductor package illustrated in FIG. 1 except for the operation signal providing unit 110. Therefore, duplicate descriptions of the same components will be omitted, and the same components and the same reference numerals will be given to the same components.

도 2를 참조하면, 반도체 패키지(100)는 동작 신호 제공부(112) 및 반도체 칩(120)을 포함한다. 동작 신호 제공부(110)는, 예를 들어, 외부로부터 인가된 신호(Vs)의 레벨을 기 설정된 레퍼런스 신호의 레벨과 비교하여 비교 신호를 발생하고, 비교 신호를 이용하여 외부로부터 인가된 신호(Vs)의 레벨이 기 설정된 레벨인 경우, 동작 신호(Vd)를 반도체 칩으로 출력한다. 본 실시예에서, 외부로부터 인가된 신호(Vs), 레퍼런스 신호 및 비교 신호는 각각 전압일 수 있다.Referring to FIG. 2, the semiconductor package 100 includes an operation signal providing unit 112 and a semiconductor chip 120. For example, the operation signal providing unit 110 generates a comparison signal by comparing the level of the signal Vs applied from the outside with a level of a preset reference signal, and uses the comparison signal to generate a comparison signal ( When the level of Vs) is a predetermined level, the operation signal Vd is output to the semiconductor chip. In the present embodiment, the signal Vs, the reference signal, and the comparison signal applied from the outside may be voltages, respectively.

본 실시예에서, 동작 신호 제공부(112)는, 예를 들어, 반도체 칩(120)의 내부에 내장될 수 있다. 반도체 칩(120) 내에 내장된 동작 신호 제공부(112)는 외부 로부터 신호(Vs)가 인가되는 입력 단자 및 반도체 칩(120)으로 동작 신호(Vd)를 출력하는 출력 단자를 포함할 수 있다.In the present embodiment, the operation signal providing unit 112 may be embedded in, for example, the semiconductor chip 120. The operation signal providing unit 112 embedded in the semiconductor chip 120 may include an input terminal to which the signal Vs is applied from the outside and an output terminal outputting the operation signal Vd to the semiconductor chip 120.

도 3은 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 도 3에 도시된 반도체 패키지는 관통 전극(130)을 제외하면 도 2에 도시된 반도체 패키지와 실질적으로 동일하다. 따라서, 동일한 구성 요소에 대한 중복된 설명은 생략하기로 하며, 동일한 구성 요소에 대해서는 동일한 명칭 및 동일한 참조 부호를 부여하기로 한다.3 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention. The semiconductor package illustrated in FIG. 3 is substantially the same as the semiconductor package illustrated in FIG. 2 except for the through electrode 130. Therefore, duplicate descriptions of the same components will be omitted, and the same components and the same reference numerals will be given to the same components.

도 3을 참조하면, 반도체 패키지(100)는 동작 신호 제공부(112), 반도체 칩(120) 및 관통 전극(130)을 포함한다.Referring to FIG. 3, the semiconductor package 100 includes an operation signal providing unit 112, a semiconductor chip 120, and a through electrode 130.

관통 전극(130)은 반도체 칩(120)의 상면 및 상면과 대향 하는 하면을 관통한다. 본 실시예에서, 관통 전극(130)은 우수한 도전 특성을 갖는 구리를 포함할 수 있다.The through electrode 130 penetrates the upper surface and the lower surface of the semiconductor chip 120 that face the upper surface. In the present embodiment, the through electrode 130 may include copper having excellent conductive properties.

동작 신호 제공부(112)는 관통 전극(130)과 전기적으로 연결되고, 관통 전극(130)으로는 외부에서 인가된 신호(Vs)가 인가된다. 관통 전극(130)으로 인가된 신호(Vs)는 동작 신호 제공부(112)로 출력되고, 동작 신호 제공부(112)는 외부에서 인가된 신호(Vs)를 이용하여 동작 신호(Vd)를 반도체 칩(120)의 회로부(122)로 출력한다.The operation signal providing unit 112 is electrically connected to the through electrode 130, and an externally applied signal Vs is applied to the through electrode 130. The signal Vs applied to the through electrode 130 is output to the operation signal providing unit 112, and the operation signal providing unit 112 converts the operation signal Vd using the signal Vs applied from the outside. Output to the circuit unit 122 of the chip 120.

도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention.

도 4를 참조하면, 반도체 패키지(200)는 기판(210), 반도체 칩(220)들 및 동 작 신호 제공부(230)를 포함한다.Referring to FIG. 4, the semiconductor package 200 includes a substrate 210, semiconductor chips 220, and an operation signal providing unit 230.

기판(210)은 기판 몸체(212), 신호 발생부(214), 접속 패드(216), 볼 랜드 패턴(218) 및 도전볼(219)들을 포함한다.The substrate 210 includes a substrate body 212, a signal generator 214, a connection pad 216, a ball land pattern 218, and conductive balls 219.

기판 몸체(212)는, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판이다.The substrate body 212 is, for example, a printed circuit board having a plate shape.

신호 발생부(214)는 서로 다른 레벨을 갖는 복수개의 신호(Vs)들을 생성 및 출력한다. 예를 들어, 신호 발생부(214)는, 전압 강하 효과를 이용한 전압 분배기일 수 있다. 본 실시예에서, 신호 발생부(214)는, 예를 들어, 약 0.1[V] 내지 약 수∼수십[V]의 레벨차를 갖는 복수개의 신호(Vs)들을 발생할 수 있다.The signal generator 214 generates and outputs a plurality of signals Vs having different levels. For example, the signal generator 214 may be a voltage divider using a voltage drop effect. In the present embodiment, the signal generator 214 may generate a plurality of signals Vs having a level difference of about 0.1 [V] to about several to several tens [V], for example.

접속 패드(216)들은 기판 몸체(212)의 상면 상에 배치되며, 접속 패드(216)들은 데이터 접속 패드(216b) 및 칩 선택 접속 패드(216a)를 포함한다.The connection pads 216 are disposed on the top surface of the substrate body 212, and the connection pads 216 include a data connection pad 216b and a chip select connection pad 216a.

칩 선택 접속 패드(216a)는 신호 발생부(214)와 전기적으로 연결되고, 칩 선택 접속 패드(216a)로는 신호 발생부(214)로부터 서로 다른 레벨을 갖는 복수개의 신호(Vs)들 중 어느 하나가 입력된다.The chip select connecting pad 216a is electrically connected to the signal generator 214, and the chip select connect pad 216a may be any one of a plurality of signals Vs having different levels from the signal generator 214. Is input.

데이터 접속 패드(216b)는 후술 될 볼 랜드 패턴(218)과 전기적으로 연결된다.The data connection pad 216b is electrically connected to the ball land pattern 218 to be described later.

볼 랜드 패턴(218)은 기판 몸체(212)의 상면과 대향 하는 하면 상에 배치되며, 각 볼 랜드 패턴(218)들은 접속 패드(216)들과 전기적으로 연결된다.The ball land patterns 218 are disposed on a bottom surface of the substrate body 212 opposite to the top surface of the substrate body 212, and the ball land patterns 218 are electrically connected to the connection pads 216.

도전볼(219)들은 각 볼 랜드 패턴(218)들에 전기적으로 접속된다.The conductive balls 219 are electrically connected to the respective ball land patterns 218.

반도체 칩(220)들은 기판 몸체(212) 상에 배치된다. 본 실시예에서, 기판 몸체(212) 상에는, 예를 들어, 3 개의 반도체 칩(230,240,250)들이 배치된다. 이하, 3 개의 반도체 칩(230,240,250)들은 각각 제1 반도체 칩(230), 제2 반도체 칩(240) 및 제3 반도체 칩(250)들로서 정의된다.The semiconductor chips 220 are disposed on the substrate body 212. In this embodiment, for example, three semiconductor chips 230, 240, 250 are disposed on the substrate body 212. Hereinafter, the three semiconductor chips 230, 240, and 250 are defined as the first semiconductor chip 230, the second semiconductor chip 240, and the third semiconductor chip 250, respectively.

제1 반도체 칩(230)은 기판 몸체(212)의 상면 상에 배치된다. 제1 반도체 칩(230) 상에는 제2 반도체 칩(240)이 배치되고, 제2 반도체 칩(240) 상에는 제3 반도체 칩(250)이 배치된다.The first semiconductor chip 230 is disposed on the top surface of the substrate body 212. The second semiconductor chip 240 is disposed on the first semiconductor chip 230, and the third semiconductor chip 250 is disposed on the second semiconductor chip 240.

제1 반도체 칩(230)은 제1 회로부(236), 제1 본딩 패드(237), 제1 관통 전극(234), 제1 동작 신호 제공부(232) 및 제2 관통 전극(238)을 포함한다.The first semiconductor chip 230 includes a first circuit unit 236, a first bonding pad 237, a first through electrode 234, a first operation signal providing unit 232, and a second through electrode 238. do.

제1 회로부(236)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함한다.The first circuit unit 236 includes a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data.

제1 본딩 패드(237)는 제1 반도체 칩(230)의 상면 상에 배치되며, 제1 본딩 패드(237)는 제1 회로부(236)와 전기적으로 연결된다. 제1 본딩 패드(237)는 제1 칩 선택 본딩 패드(237a) 및 제1 데이터 본딩 패드(237b)를 포함한다. The first bonding pad 237 is disposed on the top surface of the first semiconductor chip 230, and the first bonding pad 237 is electrically connected to the first circuit unit 236. The first bonding pad 237 includes a first chip select bonding pad 237a and a first data bonding pad 237b.

제1 관통 전극(234)은 제1 칩 선택 본딩 패드(237a) 및 제1 반도체 칩(230)을 관통한다. 제1 관통 전극(234)은 기판 몸체(212)의 칩 선택 접속 패드(216a)와 전기적으로 연결된다.The first through electrode 234 penetrates through the first chip select bonding pad 237a and the first semiconductor chip 230. The first through electrode 234 is electrically connected to the chip select connection pad 216a of the substrate body 212.

제2 관통 전극(238)은 제1 데이터 본딩 패드(237b) 및 제1 반도체 칩(230)을 관통 한다. 제2 관통 전극(238)은 데이터 접속 패드(216b)와 전기적으로 연결된다.The second through electrode 238 penetrates through the first data bonding pad 237b and the first semiconductor chip 230. The second through electrode 238 is electrically connected to the data connection pad 216b.

제1 동작 신호 제공부(232)는, 예를 들어, 제1 반도체 칩(230)의 내부에 배치되며, 제1 동작 신호 제공부(232)는 기판 몸체(212)의 신호 발생부(214)로부터 인가된 신호의 레벨이 A 레벨(또는 A 레벨 구간)인 경우, 칩 선택 신호를 제1 회로 부(236)로 출력한다.The first operation signal providing unit 232 is disposed, for example, in the first semiconductor chip 230, and the first operation signal providing unit 232 is the signal generator 214 of the substrate body 212. When the level of the signal applied from the A level (or A level section), the chip select signal is output to the first circuit unit 236.

제2 반도체 칩(240)은 제2 회로부(246), 제2 본딩 패드(247), 제1 관통 전극(244), 제2 동작 신호 제공부(242) 및 제2 관통 전극(248)을 포함한다.The second semiconductor chip 240 includes a second circuit unit 246, a second bonding pad 247, a first through electrode 244, a second operation signal providing unit 242, and a second through electrode 248. do.

제2 회로부(246)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함한다.The second circuit unit 246 includes a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data.

제2 본딩 패드(247)는 제2 반도체 칩(240)의 상면 상에 배치되며, 제2 본딩 패드(247)는 제2 회로부(246)와 전기적으로 연결된다. 제2 본딩 패드(247)는 제2 칩 선택 본딩 패드(247a) 및 제2 데이터 본딩 패드(247b)를 포함한다. The second bonding pad 247 is disposed on the top surface of the second semiconductor chip 240, and the second bonding pad 247 is electrically connected to the second circuit unit 246. The second bonding pad 247 includes a second chip select bonding pad 247a and a second data bonding pad 247b.

제1 관통 전극(244)은 제2 칩 선택 본딩 패드(247a) 및 제2 반도체 칩(240)을 관통한다. 제1 관통 전극(244)은 제1 반도체 칩(230)의 제1 관통 전극(234)과 전기적으로 연결된다.The first through electrode 244 penetrates the second chip select bonding pad 247a and the second semiconductor chip 240. The first through electrode 244 is electrically connected to the first through electrode 234 of the first semiconductor chip 230.

제2 관통 전극(248)은 제2 데이터 본딩 패드(247b) 및 제2 반도체 칩(240)을 관통 한다. 제2 관통 전극(248)은 제1 반도체 칩(230)의 제2 관통 전극(238)과 전기적으로 연결된다.The second through electrode 248 penetrates through the second data bonding pad 247b and the second semiconductor chip 240. The second through electrode 248 is electrically connected to the second through electrode 238 of the first semiconductor chip 230.

제2 동작 신호 제공부(242)는, 예를 들어, 제2 반도체 칩(240)의 내부에 배치되며, 제2 동작 신호 제공부(242)는 기판 몸체(212)의 신호 발생부(214)로부터 인가된 신호의 레벨이 B 레벨(또는 B 레벨 구간)인 경우, 칩 선택 신호를 제2 회로부(246)로 출력한다.For example, the second operation signal providing unit 242 is disposed inside the second semiconductor chip 240, and the second operation signal providing unit 242 is the signal generator 214 of the substrate body 212. When the level of the signal applied from the B level (or the B level section) is output, the chip select signal is output to the second circuit unit 246.

제3 반도체 칩(250)은 제3 회로부(256), 제3 본딩 패드(257), 제1 관통 전극(254), 제3 동작 신호 제공부(252) 및 제2 관통 전극(258)을 포함한다.The third semiconductor chip 250 includes a third circuit unit 256, a third bonding pad 257, a first through electrode 254, a third operation signal providing unit 252, and a second through electrode 258. do.

제3 회로부(256)는 데이터를 저장하는 데이터 저장부(미도시) 및 데이터를 처리하는 데이터 처리부(미도시)를 포함한다.The third circuit unit 256 includes a data storage unit (not shown) for storing data and a data processing unit (not shown) for processing data.

제3 본딩 패드(257)는 제3 반도체 칩(250)의 상면 상에 배치되며, 제3 본딩 패드(257)는 제3 회로부(256)와 전기적으로 연결된다. 제3 본딩 패드(257)는 제3 칩 선택 본딩 패드(257a) 및 제3 데이터 본딩 패드(257b)를 포함한다. The third bonding pad 257 is disposed on the top surface of the third semiconductor chip 250, and the third bonding pad 257 is electrically connected to the third circuit unit 256. The third bonding pad 257 includes a third chip select bonding pad 257a and a third data bonding pad 257b.

제1 관통 전극(254)은 제3 칩 선택 본딩 패드(257a) 및 제3 반도체 칩(250)을 관통한다. 제1 관통 전극(254)은 제2 반도체 칩(240)의 제1 관통 전극(244)과 전기적으로 연결된다.The first through electrode 254 penetrates through the third chip select bonding pad 257a and the third semiconductor chip 250. The first through electrode 254 is electrically connected to the first through electrode 244 of the second semiconductor chip 240.

제2 관통 전극(258)은 제3 데이터 본딩 패드(257b) 및 제3 반도체 칩(250)을 관통 한다. 제3 관통 전극(258)은 제3 반도체 칩(240)의 제2 관통 전극(248)과 전기적으로 연결된다.The second through electrode 258 penetrates through the third data bonding pad 257b and the third semiconductor chip 250. The third through electrode 258 is electrically connected to the second through electrode 248 of the third semiconductor chip 240.

제3 동작 신호 제공부(252)는, 예를 들어, 제3 반도체 칩(250)의 내부에 배치되며, 제3 동작 신호 제공부(252)는 기판 몸체(212)의 신호 발생부(214)로부터 인가된 신호의 레벨이 C 레벨(또는 C 레벨 구간)인 경우, 칩 선택 신호를 제3 회로부(256)로 출력한다.For example, the third operation signal providing unit 252 is disposed inside the third semiconductor chip 250, and the third operation signal providing unit 252 is the signal generator 214 of the substrate body 212. When the level of the signal applied from the C level (or C level section), the chip select signal is output to the third circuit unit 256.

본 실시예에서, 기판 몸체(212)의 신호 발생부(214)로부터, 예를 들어, A 레벨을 갖는 전압이 출력될 경우, A 레벨을 갖는 전압은 제1 내지 제3 반도체 칩(230,240,250)들의 제1 내지 제3 동작 신호 제공부(232,242,242)들로 각각 인가되고, 제1 내지 제3 동작 신호 제공부(232,242,242)들 중 제1 동작 신호 제공부(232)로부터는 칩 선택 신호가 출력되고, 이로 인해 제1 반도체 칩(230)이 선택 된다.In the present embodiment, when the voltage having the A level is output from the signal generator 214 of the substrate body 212, for example, the voltage having the A level is determined by the first to third semiconductor chips 230, 240, and 250. The chip select signal is output from the first to third operation signal providing units 232, 242 and 242, respectively, and the chip select signal is output from the first operation signal providing unit 232 among the first to third operation signal providing units 232, 242 and 242. As a result, the first semiconductor chip 230 is selected.

한편, 기판 몸체(212)의 신호 발생부(214)로부터, 예를 들어, C 레벨을 갖는 전압이 출력될 경우, C 레벨을 갖는 전압은 제1 내지 제3 반도체 칩(230,240,250)들의 제1 내지 제3 동작 신호 제공부(232,242,242)들로 각각 인가되고, 제1 내지 제3 동작 신호 제공부(232,242,242)들 중 제3 동작 신호 제공부(252)로부터는 칩 선택 신호가 출력되고, 이로 인해 제3 반도체 칩(250)이 선택된다.On the other hand, when the voltage having the C level is output from the signal generator 214 of the substrate body 212, for example, the voltage having the C level is the first to third semiconductor chips 230, 240, and 250 of the first to third semiconductor chips 230. The chip select signal is output from the third operation signal providing unit 252 among the first to third operation signal providing units 232, 242 and 242, respectively. 3 semiconductor chips 250 are selected.

한편, 기판 몸체(212)의 신호 발생부(214)로부터, 예를 들어, B 레벨을 갖는 전압이 출력될 경우, B 레벨을 갖는 전압은 제1 내지 제3 반도체 칩(230,240,250)들의 제1 내지 제3 동작 신호 제공부(232,242,242)들로 각각 인가되고, 제1 내지 제3 동작 신호 제공부(232,242,242)들 중 제2 동작 신호 제공부(242)로부터는 칩 선택 신호가 출력되고, 이로 인해 제2 반도체 칩(240)이 선택된다.On the other hand, when the voltage having the B level is output from the signal generator 214 of the substrate body 212, for example, the voltage having the B level is the first to third semiconductor chips 230, 240, and 250 of the first to third semiconductor chips 230. The chip select signal is output from the second operation signal providing unit 242 among the first to third operation signal providing units 232, 242 and 242, respectively. 2 semiconductor chips 240 are selected.

본 실시예에서, 신호 발생부(214)로부터 발생 된 A 레벨의 신호, B 레벨의 신호 및 C 레벨의 신호의 레벨 편차는, 예를 들어, 약 0.1[V] 내지 수~수십[V]일 수 있다.In this embodiment, the level deviation of the A level signal, the B level signal, and the C level signal generated from the signal generator 214 is, for example, about 0.1 [V] to several tens [V] days. Can be.

이상에서 상세하게 설명한 바에 의하면, 복수개가 적층 된 반도체 칩들 중 하나의 반도체 칩을 하나의 칩 선택 전극 또는 하나의 칩 선택 패드를 이용하여 선택함으로써 반도체 칩의 데이터 저장 용량 또는 데이터 처리 속도를 보다 향상시킬 수 있는 효과를 갖는다.As described in detail above, by selecting one semiconductor chip among a plurality of stacked semiconductor chips by using one chip selection electrode or one chip selection pad, data storage capacity or data processing speed of the semiconductor chip may be further improved. Has the effect.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식 을 갖는 자라면 후술 될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.In the detailed description of the present invention described above with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art having ordinary skill in the art will be described in the claims and It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

도 1은 본 발명의 일실시예에 따른 반도체 패키지를 도시한 단면도이다.1 is a cross-sectional view illustrating a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명의 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다. 2 is a cross-sectional view illustrating a semiconductor package according to another embodiment of the present invention.

도 3은 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.3 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention.

도 4는 본 발명의 또 다른 실시예에 의한 반도체 패키지를 도시한 단면도이다.4 is a cross-sectional view illustrating a semiconductor package according to still another embodiment of the present invention.

Claims (9)

외부로부터 인가된 신호의 레벨이 기 설정된 레벨인 경우, 칩 선택 신호를 출력하는 동작 신호 제공부; 및An operation signal providing unit configured to output a chip selection signal when a level of a signal applied from the outside is a preset level; And 상기 칩 선택 신호에 의하여 동작 되는 반도체 칩을 포함하는 반도체 패키지.And a semiconductor chip operated by the chip select signal. 제1항에 있어서,The method of claim 1, 상기 동작 신호 제공부는 상기 반도체 칩의 외부에 배치된 것을 특징으로 하는 반도체 패키지.The operation signal providing unit is a semiconductor package, characterized in that disposed on the outside of the semiconductor chip. 제1항에 있어서,The method of claim 1, 상기 동작 신호 제공부는 상기 반도체 칩의 내부에 배치된 것을 특징으로 하는 반도체 패키지.The operation signal providing unit is a semiconductor package, characterized in that disposed in the semiconductor chip. 제1항에 있어서,The method of claim 1, 상기 반도체 칩은 상기 칩 선택 신호가 입력되는 본딩 패드 및 상기 본딩 패드와 전기적으로 연결되며 상기 반도체 칩을 관통하는 관통 전극을 더 포함하는 것을 특징으로 하는 반도체 패키지.The semiconductor chip may further include a bonding pad to which the chip select signal is input, and a through electrode electrically connected to the bonding pad and penetrating through the semiconductor chip. 제1항에 있어서,The method of claim 1, 상기 신호는 전압인 것을 특징으로 하는 반도체 패키지.And the signal is a voltage. 서로 다른 레벨을 갖는 신호들을 발생하는 신호 발생부를 갖는 기판;A substrate having a signal generator for generating signals having different levels; 상기 기판상에 적어도 2 개가 배치된 반도체 칩들; 및At least two semiconductor chips disposed on the substrate; And 상기 각 반도체 칩들과 전기적으로 각각 연결되며, 상기 신호들 중 어느 하나를 입력받고 입력된 상기 신호가 자신에 해당되는 레벨인 경우, 칩 선택 신호를 지정된 반도체 칩으로 출력하는 동작 신호 제공부를 포함하는 반도체 패키지.A semiconductor electrically connected to each of the semiconductor chips, and including an operation signal providing unit configured to receive one of the signals and to output a chip selection signal to a designated semiconductor chip when the input signal is at a level corresponding to the semiconductor chip; package. 제6항에 있어서,The method of claim 6, 상기 동작 신호 제공부는 상기 각 반도체 칩들의 외부에 배치된 것을 특징으로 하는 반도체 패키지.And the operation signal providing unit is disposed outside the semiconductor chips. 제6항에 있어서,The method of claim 6, 상기 동작 신호 제공부는 상기 각 반도체 칩들의 내부에 배치된 것을 특징으로 하는 반도체 패키지.The operation signal providing unit is a semiconductor package, characterized in that disposed in the respective semiconductor chips. 제6항에 있어서,The method of claim 6, 상기 각 반도체 칩들을 관통하여 상기 신호 발생부와 전기적으로 연결된 관통 전극을 더 포함하는 것을 특징으로 하는 반도체 패키지.And a through electrode electrically connected to the signal generator through the semiconductor chips.
KR1020080062920A 2008-06-30 2008-06-30 Semiconductor package KR20100002871A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080062920A KR20100002871A (en) 2008-06-30 2008-06-30 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080062920A KR20100002871A (en) 2008-06-30 2008-06-30 Semiconductor package

Publications (1)

Publication Number Publication Date
KR20100002871A true KR20100002871A (en) 2010-01-07

Family

ID=41812849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062920A KR20100002871A (en) 2008-06-30 2008-06-30 Semiconductor package

Country Status (1)

Country Link
KR (1) KR20100002871A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318420B2 (en) 2012-07-13 2016-04-19 SK Hynix Inc. Chip stack packages, system in packages including the same, and methods of operating the same
US9397757B2 (en) 2013-12-31 2016-07-19 SK Hynix Inc. Semiconductor packages with optical transceivers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9318420B2 (en) 2012-07-13 2016-04-19 SK Hynix Inc. Chip stack packages, system in packages including the same, and methods of operating the same
US9397757B2 (en) 2013-12-31 2016-07-19 SK Hynix Inc. Semiconductor packages with optical transceivers

Similar Documents

Publication Publication Date Title
US7576421B2 (en) Semiconductor device having a multi-layered semiconductor substrate
US8203204B2 (en) Stacked semiconductor package
KR100293775B1 (en) Three-dimensional memory module and semiconductor device using module therefor
US6392292B1 (en) Multi-level stacked semiconductor bear chips with the same electrode pad patterns
USRE42457E1 (en) Methods of packaging an integrated circuit and methods of forming an integrated circuit package
US7104804B2 (en) Method and apparatus for memory module circuit interconnection
US7541680B2 (en) Semiconductor device package
US6781220B2 (en) Printed circuit board for semiconductor memory device
KR20070013036A (en) Semiconductor memory device and memory module including it
US7569428B2 (en) Method for manufacturing semiconductor device, semiconductor device and apparatus comprising same
US9620483B2 (en) Semiconductor integrated circuit including power TSVS
KR20140048041A (en) Semiconductor memory device and manufacturing method thereof
US7688665B2 (en) Structure to share internally generated voltages between chips in MCP
JP2009252893A (en) Semiconductor device
US7847377B2 (en) Semiconductor device including semiconductor chip with two pad rows
US9418967B2 (en) Semiconductor device
US9523715B2 (en) Wiring substrate with filled vias to accommodate custom terminals
KR20100002871A (en) Semiconductor package
US7595552B2 (en) Stacked semiconductor package in which semiconductor packages are connected using a connector
CN108962856B (en) Semiconductor memory chip, semiconductor memory package, and electronic system using the same
KR20140028209A (en) Semiconductor chip, semiconductor stack package having the chip and chip selection method for the same
US20200211930A1 (en) Semiconductor Chip Set with Double-Sided Off-chip Bonding Structure
US8957529B2 (en) Power voltage supply apparatus for three dimensional semiconductor
US20040207990A1 (en) Stair-step signal routing
KR101178839B1 (en) Stacked semiconductor package

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination