KR20100001172A - Digital tuner - Google Patents

Digital tuner Download PDF

Info

Publication number
KR20100001172A
KR20100001172A KR1020080060986A KR20080060986A KR20100001172A KR 20100001172 A KR20100001172 A KR 20100001172A KR 1020080060986 A KR1020080060986 A KR 1020080060986A KR 20080060986 A KR20080060986 A KR 20080060986A KR 20100001172 A KR20100001172 A KR 20100001172A
Authority
KR
South Korea
Prior art keywords
signal
ethernet phy
output
internet
input
Prior art date
Application number
KR1020080060986A
Other languages
Korean (ko)
Other versions
KR101452246B1 (en
Inventor
김홍필
유병석
홍재호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020080060986A priority Critical patent/KR101452246B1/en
Publication of KR20100001172A publication Critical patent/KR20100001172A/en
Application granted granted Critical
Publication of KR101452246B1 publication Critical patent/KR101452246B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/50—Tuning indicators; Automatic tuning control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L61/00—Network arrangements, protocols or services for addressing or naming
    • H04L61/09—Mapping addresses
    • H04L61/25—Mapping addresses of the same type
    • H04L61/2503—Translation of Internet protocol [IP] addresses
    • H04L61/2592—Translation of Internet protocol [IP] addresses using tunnelling or encapsulation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Circuits Of Receivers In General (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

PURPOSE: A digital tuner is provided to directly connect the output of the digital tuner to an internet, thereby reducing a load of a CPU for internet processing of a set top box. CONSTITUTION: A receiver(11) receives a digital broadcasting signal. A signal converter(12) converts the received signal to the original signal. A decoder(13) separates a signal outputted from the signal converter into a video signal and an audio signal and outputs the video signal and the audio signal. An internet processor(14) performs decapsulation in an inputted signal.

Description

디지털 튜너{DIGITAL TUNER}Digital tuner {DIGITAL TUNER}

본 발명은 디지털 튜너에 관한 것이다.The present invention relates to a digital tuner.

일반적으로, 디지털텔레비전은 일정한 주파수에 동조 되도록 유도 계수나 전기 용량을 조절하여 디지털방송신호를 선택적으로 수신하는 디지털 튜너(지상파와 위성신호를 동시에 수신하는 복합튜너 포함)가 포함된다.In general, digital television includes a digital tuner (including a composite tuner for receiving terrestrial and satellite signals simultaneously) selectively receiving digital broadcast signals by adjusting induction coefficients or capacitances to be tuned to a constant frequency.

상기, 디지털 튜너는 디지털방송신호가 안테나를 통해 수신 입력되면, 이를 필터 및 증폭회로를 통해 원하는 대역의 신호만을 필터링하고 증폭시켜 입력시킨다.그러면, 입력신호와 발진신호를 차감하여 입력신호를 0으로 변환시키는 제로중간주파회로를 거쳐 복조회로인 디모듈레이터IC를 통해 튜닝 신호를 출력한다.When a digital broadcast signal is received through an antenna, the digital tuner filters and amplifies only a signal of a desired band through a filter and an amplification circuit. Then, the digital tuner subtracts the input signal and the oscillation signal to zero. The tuning signal is output through a demodulator IC, which is a demodulation circuit, via a zero intermediate frequency circuit to be converted.

최근에는, 디지털방송신호를 인터넷을 통해 송수신하는 방식이 이용되고 있다.Recently, a method of transmitting and receiving digital broadcast signals through the Internet has been used.

이러한, 종래 디지털방송신호의 인터넷 송수신 즉, 기존의 디지털 셋톱박스에서 TS(Transport Stream)신호를 인터넷으로 출력하거나 인터넷으로부터 외부의 TS신호를 입력 받기하기 위해서는 첨부 도면 도 1에 도시된 바와 같이, TS디코더/엠펙디코더의 CPU(2)가 디지털 튜너(1)로부터 받은 TS신호를 임시저장장치(3) 또는 저장장치(4)에 저장한 후, 인터넷 프로토콜에 맞추어 TS를 포맷한 후, 외부 메모리 인터페이스(EMI ; External Memory Interface)에 연결된 이더넷 컨트롤러(Ethernet Controller ; 5)에 전달하고, 전달 받은 TS신호를 이더넷PHY(인터넷물리계층 ; 6) 출력함으로써, 인터넷상으로 TS신호를 전송할 수 있도록 되어 있다.In order to transmit / receive the conventional digital broadcasting signal over the Internet, that is, output a TS (Transport Stream) signal from the existing digital set-top box to the Internet or receive an external TS signal from the Internet, as shown in FIG. The CPU 2 of the decoder / ep decoder decodes the TS signal received from the digital tuner 1 to the temporary storage device 3 or the storage device 4, and then formats the TS according to the Internet protocol. The controller transmits the TS signal over the Internet by transmitting the received TS signal to the Ethernet PHY (Internet Physical Layer; 6) and transmitting the received TS signal to an Ethernet controller (EMI; 5) connected to an external memory interface (EMI).

그런데, 이때, 이의 실행을 제어하는 CPU가 엠펙디코딩(MPEG디코딩)등 여러 가지 일을 수행하면서 부하가 많이 걸리게 되는 문제점이 있다.However, at this time, there is a problem that the CPU controlling its execution takes a lot of load while performing various tasks such as MPEG decoding.

또한, 이로 인해, 높은 클럭을 가지는 CPU를 사용해야 하므로, 코스트가 증가하는 문제점이 있다.In addition, because of this, it is necessary to use a CPU having a high clock, there is a problem that the cost increases.

본 발명의 일 실시예에 따른 디지털 튜너는 디지털 튜너의 출력을 바로 인터넷에 연결함으로써, 세톱박스 측의 인터넷 처리를 위한 CPU 부담을 저감시킬 수 있다.In the digital tuner according to the exemplary embodiment of the present invention, the output of the digital tuner is directly connected to the Internet, thereby reducing the CPU burden for the Internet processing of the set-top box.

또한, 본 발명의 일 실시예에 따른 디지털 튜너는 상기와 같이 기능적 부담이 저감되어 코스트가 저렴한 낮은 클럭의 CPU를 적용할 수 있다.In addition, the digital tuner according to an embodiment of the present invention can reduce the functional burden as described above to apply a low cost CPU of low cost.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자(이하 당업자)에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above are provided to those skilled in the art (hereinafter, those skilled in the art) from the following description. It will be clearly understood.

본 발명의 일 실시예에 따른 본 발명의 일 실시예에 따른 디지털 튜너는 디지털방송신호를 선택 수신하는 수신부, 상기 수신부에서 수신된 신호를 원신호로 변환시키는 신호변환부, 상기 신호변환부에서 출력되는 신호를 비디오신호와 오디오신호로 구분하여 출력시키는 디코딩부 및 상기 신호변환부의 출력신호를 캡슐화하여 이더넷PHY를 통해 외부로 전송 또는 이더넷PHY에서 입력되는 신호를 디캡슐화하여 상기 디코딩부로 전송하는 인터넷프로세서를 포함한다.The digital tuner according to an embodiment of the present invention includes a receiver for selectively receiving a digital broadcast signal, a signal converter for converting the signal received by the receiver into an original signal, and an output from the signal converter. Internet processor for encapsulating the output signal by separating the output signal into a video signal and an audio signal, and encapsulating the output signal of the signal converter and transmitting it to the outside through the Ethernet PHY or decapsulating the signal input from the Ethernet PHY to the decoding unit. It includes.

본 발명의 실시예는 디지털 튜너의 출력을 바로 인터넷에 연결함으로써, 세톱박스 측의 인터넷 처리를 위한 CPU 부담을 저감시킨다.In the embodiment of the present invention, by directly connecting the output of the digital tuner to the Internet, the CPU burden for Internet processing on the set-top box side is reduced.

또한, 본 발명의 실시예는 상기와 같이 기능적 부담이 저감되어 코스트가 저렴한 낮은 클럭의 CPU를 적용 가능하다.Further, in the embodiment of the present invention, the functional burden is reduced as described above, so that a low cost CPU can be applied.

이하, 본 발명의 바람직한 실시예에 대하여 첨부도면을 참조하여 상세히 설명하기로 한다. 기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. Specific details of other embodiments are included in the detailed description and the drawings. Advantages and features of the present invention and methods for achieving them will be apparent with reference to the embodiments described below in detail with the accompanying drawings. Like reference numerals refer to like elements throughout.

먼저, 본 발명의 일 실시예에 따른 디지털 튜너는 첨부 도면 도 2에 도시된 바와 같이, 디지털방송신호를 선택 수신하는 수신부(11), 수신부(11)에서 수신된 신호를 원신호로 변환시키는 신호변환부(12), 신호변환부(12)에서 출력되는 신호를 비디오신호와 오디오신호로 구분하여 출력시키는 디코딩부(13) 및 신호변환부(12)의 출력신호를 캡슐화하여 이더넷PHY를 통해 외부로 전송 또는 이더넷PHY에서 입력되는 신호를 디캡슐화하여 디코딩부로 전송하는 인터넷프로세서(14)를 포함하여 구성된다.First, as shown in FIG. 2, the digital tuner according to an embodiment of the present invention includes a receiver 11 for selectively receiving a digital broadcast signal and a signal for converting the signal received by the receiver 11 into an original signal. Encapsulates the output signal of the converter 12 and the signal converter 12 to separate the output signal from the converter 12, the signal converter 12 into a video signal and an audio signal and output the external signal through the Ethernet PHY. It is configured to include an Internet processor 14 for decapsulating the signal input from the Ethernet transmission or the Ethernet PHY to the decoding unit.

여기서, 본 발명 중 상기 수신부(11)는 1개의 채널에 다수의 비디오신호 및 오디오신호를 포함하는 디지털방송신호를 선택하여 수신하는 튜너일 수 있다.Here, the receiver 11 of the present invention may be a tuner that selects and receives a digital broadcast signal including a plurality of video signals and audio signals in one channel.

한편, 본 발명 중 상기 신호변환부(12)는 중간주파신호로 수신된 디지털방송신호를 TS(TRANSPORT STREAM)신호로 변환하는 디모듈레이터회로 일 수 있으며, 특히, 디모듈레이터IC일 수 있다.Meanwhile, in the present invention, the signal converter 12 may be a demodulator circuit for converting a digital broadcast signal received as an intermediate frequency signal into a TS (TRANSPORT STREAM) signal, and in particular, may be a demodulator IC.

또 한편, 본 발명 중 상기 디코딩부(13)는 상기 신호변환부(12)에서 출력되는 TS신호를 입력받아 원래의 비디오신호와 오디오신호로 복원시키고, 복원된 비디오신호와 오디오신호를 각각 임시로 저장하며, 저장된 비디오신호와 오디오신호 중 선택된 신호만을 디코딩하는 엠펙디코더(MPEG Decoder)일 수 있다.In the present invention, the decoding unit 13 receives the TS signal output from the signal converting unit 12 and restores the original video signal and the audio signal, and temporarily restores the restored video signal and the audio signal, respectively. It may be an MPEG decoder which stores only the selected signal among the stored video signal and the audio signal.

이때, 상기 디코딩부(13)는 디지털 튜너(10)의 외부 세톱박스에 위치할 수 있다.In this case, the decoding unit 13 may be located in an external three-top box of the digital tuner 10.

여기서, 디코딩부(13)가 채널 디코딩된 TS신호를 받아 TS디코딩과 엠펙디코딩 과정을 거쳐 화면에 뿌려주거나, 신호변환부(12)에서 출력되는 TS신호를 TS디코더를 통해 디코딩 후 임시로 버퍼에 저장해 엠펙디코더가 디코딩할 데이터로 사용하거나 나중에 데이터를 사용하고자 하는 경우는 저장소내의 TS디코더에서 디코딩 후 저장하도록 한다.Here, the decoding unit 13 receives the channel-decoded TS signal and spreads it on the screen through the TS decoding and MPEG decoding processes, or decodes the TS signal output from the signal converter 12 through the TS decoder to temporarily store the buffer in the buffer. If you want to use it as the data to be decoded by the MPEG decoder or use it later, save it after decoding it in the TS decoder in the storage.

또 한편, 본 발명 중 상기 인터넷프로세서(14)는 TS신호의 인터넷 입출력을 제어하는 마이컴(14a) 및 상기 마이컴(14a)의 제어하에 인터넷프로토콜에 맞추어 포맷된 TS신호를 이더넷PHY(15)를 통해 입출력시키는 이더넷PHY트랜시버(14b)를 포함하여 구성될 수 있다.Meanwhile, in the present invention, the Internet processor 14 transmits the TS signal formatted according to the Internet protocol under the control of the microcomputer 14a controlling the Internet input / output of the TS signal through the Ethernet PHY 15. Ethernet PHY transceiver 14b for input and output may be configured.

이때, 상기 마이컴(14a)은 디코딩부(13)의 CPU에서 전송되는 신호에 의해 이더넷PHY트랜시버(14b)의 입출력을 제어할 수 있다.At this time, the microcomputer 14a may control the input / output of the Ethernet PHY transceiver 14b by a signal transmitted from the CPU of the decoding unit 13.

또한, 상기 이더넷PHY트랜시버(14b)는 마이컴(14a)에서 제어신호가 입력되면, 신호변환부(12)에서 출력되는 TS신호를 인터넷프로토콜에 맞추어 포맷시켜 캡슐화화여 이더넷PHY(15)로 전송하거나, 이더넷PHY(15)에서 입력되는 외부TS신호를 디캡슐화하여 디코딩부(13)로 전송할 수 있다.In addition, when the control signal is input from the microcomputer 14a, the Ethernet PHY transceiver 14b may format the TS signal output from the signal converter 12 in accordance with the Internet protocol to be encapsulated and transmitted to the Ethernet PHY 15, or The external TS signal input from the Ethernet PHY 15 may be decapsulated and transmitted to the decoding unit 13.

이때, 상기 이더넷PHY(15)는 온전한 하드웨어의 개념이 아니라, 전술한 바와 같이, 물리적인 계층이다.At this time, the Ethernet PHY 15 is not a concept of intact hardware, but is a physical layer as described above.

상기와 같이 구성될 수 있는 디지털 튜너(10)는 디지털방송신호가 안테나를 통해 수신 입력되면, 이를 필터 및 증폭회로를 통해 원하는 대역의 신호만을 필터링하고 증폭시켜 입력시킨다.그러면, 입력신호와 발진신호를 차감하여 입력신호를 0으로 변환시키는 제로중간주파회로를 거쳐 복조회로인 상기 신호변환부(12) 즉, 디모듈레이터IC를 통해 튜닝 신호를 출력하고, 출력되는 비디오신호와 오디오신호는 스케일러에 의해 화면에 구현된다.The digital tuner 10, which can be configured as described above, receives and receives a digital broadcast signal through an antenna, and filters and amplifies only a signal of a desired band through a filter and an amplifier circuit. Then, the input signal and the oscillation signal are inputted. Outputs a tuning signal through the signal converting unit 12, i.e., a demodulator IC, which is a demodulation circuit through a zero intermediate frequency circuit for converting an input signal to 0 by subtracting the output signal. Implemented on the screen.

이때, 본 발명은 디지털 튜너(10) 내에 상기와 같이 인터넷프로세서(14)가 포함되어 있어, 디지털 셋톱박스에서 TS신호를 인터넷상으로 전송하기를 원하는 경 우, 디지털 튜너(10)에서 인터넷 프로토콜에 맞추어 포맷된 신호를 인터넷 물리계층 즉, 이더넷 PHY(15)로 보낼 수 있도록 한다.In this case, the present invention includes the Internet processor 14 in the digital tuner 10 as described above, if the digital set-top box to transmit the TS signal over the Internet, the digital tuner 10 to the Internet protocol A custom formatted signal can be sent to the Internet physical layer, that is, the Ethernet PHY 15.

이와 같이 되는 본 발명의 작용을 첨부 도면 도 3을 참고로 하여 설명하면 다음과 같다.The operation of the present invention as described above will be described with reference to FIG. 3.

먼저, 수신부(11)에서 디지털 방송에 대해 원하는 채널을 선국했을 경우, 신호변환부(12)에서 채널 디코딩을 수행해 TS신호를 만들어낸다.First, when the receiver 11 tunes a desired channel for digital broadcasting, the signal converter 12 performs channel decoding to generate a TS signal.

이때, 상기 TS신호가 디코딩부(13)로 입력되면, 디코딩부(13)의 CPU가 인터넷프로세서(14)의 마이컴(14a)으로 신호를 전달하고, 마이컴(14a)은 이더넷PHY트랜시버(14b)에 제어신호를 입력하며, 제어신호가 입력되면 이더넷PHY트랜시버(14b)는 TS신호를 인터넷프로토콜에 맞추어 포맷시켜 캡슐화하고 이더넷PHY(15)를 통해 인터넷으로 전송한다.At this time, when the TS signal is input to the decoding unit 13, the CPU of the decoding unit 13 transmits a signal to the microcomputer 14a of the Internet processor 14, the microcomputer 14a is the Ethernet PHY transceiver 14b The control signal is input to the Ethernet PHY transceiver 14b, when the control signal is input, the TS signal is formatted and encapsulated in accordance with the Internet protocol and transmitted to the Internet through the Ethernet PHY 15.

참고로, 이더넷은 LAN에서 사용되는 프로토콜로써 이더넷은 물리계층과 MAC 서브계층으로 나뉘어진다.For reference, Ethernet is a protocol used in a LAN. Ethernet is divided into a physical layer and a MAC sublayer.

이더넷에서 사용되는 케이블은 UTP케이블과 광케이블이 있다.그중에서 광케이블은 레이저의 파장, 전송모드 및 광케이블의 지름에 따라서 전송거리가 달라진다.레이저의 파장은 850, 1310, 1550nm가 사용되며, 파장이 길수록 전송거리가 길어진다.전송모드는 멀티모드와 싱글모드가 있으며, 싱글모드의 전송거리가 더 길다.지름의 경우, 작으면 작을수록 전송거리가 길어진다.Cables used in Ethernet include UTP cable and optical cable, among which optical cable has different transmission distance depending on laser wavelength, transmission mode and optical cable diameter. Laser wavelength is 850, 1310, 1550nm. The transmission distance is long. There are multimode and single mode, and the transmission distance of the single mode is longer. In the case of diameter, the smaller the diameter, the longer the transmission distance.

이때, 상기의 인터넷프로토콜에 맞추어서 되는 포맷은 이더넷 프레임 포맷의 형태이며, 이는 아래 그림과 같다.At this time, the format to be in accordance with the Internet protocol is the form of the Ethernet frame format, as shown in the following figure.

Figure 112008046139140-PAT00001
Figure 112008046139140-PAT00001

여기서, Preemble은 10101010이 반복되는 7바이트 길이의 필드이며, 이더넷 프레임에서 0과 1을 제대로 구분할 수 있도록 동기 신호를 제공하는 역할을 한다.(이더넷은 동기를 위한 별도의 클럭을 사용하지 않는다.)Here, Preemble is a 7-byte long field in which 10101010 is repeated, and provides a synchronization signal to properly distinguish 0 and 1 in an Ethernet frame (Ethernet does not use a separate clock for synchronization).

또한, SOF(SFD)는 10101011값을 가지며 프레임의 시작을 알리는데 사용된다.In addition, SOF (SFD) has a value of 10101011 and is used to indicate the start of a frame.

또한, 목적지MAC과 출발지MAC은 이더넷 장비의 레이어2 주소를 나타낸다.In addition, the destination MAC and the source MAC represent the layer 2 address of the Ethernet device.

또한, 길이/타입은 2바이트 길이를 가지며, 데이터필드의 길이나 MAC 클라이언트 프로토콜의 종류를 표시한다.In addition, the length / type has a 2-byte length and indicates the length of the data field or the type of MAC client protocol.

또한, 데이터는 이더넷 데이터 필드는 최소 46바이트, 최대 1500바이트이다.The data has a minimum of 46 bytes and a maximum of 1500 bytes for the Ethernet data field.

또한, FCS(Frame Cheek Sequence)는 에러 발생 여부를 확인하기 위한 필드이다.In addition, the FCS (Frame Cheek Sequence) is a field for checking whether an error occurs.

만약, 상기 이더넷PHY(15)을 통해 TS신호를 전송받고자 할 경우에는, 이더넷PHY(15)로 TS신호가 전송되는 것을 인지하여 디코딩부(13)의 CPU가 인터넷프로세서(14)의 마이컴(14a)으로 신호를 전달하고, 마이컴(14a)은 이더넷PHY트랜시버(14b)에 제어신호를 입력하며, 제어신호가 입력되면 이더넷PHY트랜시버(14b)는 이더넷PHY(15)으로 전송된 TS신호를 역 포맷 즉, 디캡슐화(상기의 그림에서와 같은 프레임 포맷을 일반적인 TS신호로 변환)하고 디코딩부(13)로 전달한다.If the TS signal is to be transmitted through the Ethernet PHY 15, the CPU of the decoding unit 13 recognizes that the TS signal is transmitted to the Ethernet PHY 15 and the microcomputer 14a of the Internet processor 14. Signal is transmitted to the Ethernet PHY transceiver 14b, and when the control signal is input, the Ethernet PHY transceiver 14b inversely formats the TS signal transmitted to the Ethernet PHY 15. That is, decapsulation (converts the frame format as shown in the above picture into a general TS signal) and transfers it to the decoding unit 13.

이와 같이 디코딩부(13)에 전달된 TS신호를 즉시 디코딩하고자 할 경우에는 임시저장장치(버퍼 ; 메모리)에 저장하여 디코딩을 시작하고, 다음에 디코딩하고자 할 경우에는 저장장치(HDD ; 하드디스크)에 저장하며, 즉시 디코딩된 TS신호는 스케일러(미도시)에 의해 화면에 구현된다.As described above, if the TS signal transmitted to the decoding unit 13 is to be decoded immediately, the TS signal is stored in a temporary storage device (buffer; memory) to start decoding, and in the case of next decoding, the storage device (HDD; hard disk) is decoded. The TS signal, which is stored in and immediately decoded, is implemented on the screen by a scaler (not shown).

이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 설명하고 도시하였지만, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다.While the invention has been described and illustrated in connection with a preferred embodiment for illustrating the principles of the invention, the invention is not limited to the configuration and operation as such is shown and described.

오히려, 첨부된 청구범위의 사상 및 범주를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.Rather, those skilled in the art will appreciate that many modifications and variations of the present invention are possible without departing from the spirit and scope of the appended claims.

따라서, 그러한 모든 적절한 변경 및 수정과 균등물들도 본 발명의 범위에 속하는 것으로 간주되어야 할 것이다.Accordingly, all such suitable changes and modifications and equivalents should be considered to be within the scope of the present invention.

도 1은 종래 튜너의 구성을 도시한 블럭도.1 is a block diagram showing the configuration of a conventional tuner.

도 2는 본 발명의 실시예에 따른 구성을 도시한 블럭도.2 is a block diagram showing a configuration according to an embodiment of the present invention.

<도면의 주요부분에 대한 부호 설명> <Description of Signs of Major Parts of Drawings>

10 : 디지털 튜너 11 : 수신부10: digital tuner 11: receiver

12 : 신호변환부 13 : 디코딩부12: signal conversion unit 13: decoding unit

14 : 인터넷프로세서 14a : 마이컴14: Internet Processor 14a: Microcomputer

14b : 이더넷PHY트랜시버 15 : 이더넷PHY14b: Ethernet PHY Transceiver 15: Ethernet PHY

Claims (4)

디지털방송신호를 선택 수신하는 수신부;A receiver for selectively receiving a digital broadcast signal; 상기 수신부에서 수신된 신호를 원신호로 변환시키는 신호변환부;A signal converter converting the signal received by the receiver into an original signal; 상기 신호변환부에서 출력되는 신호를 비디오신호와 오디오신호로 구분하여 출력시키는 디코딩부; 및A decoding unit for dividing the signal output from the signal conversion unit into a video signal and an audio signal and outputting the divided signal; And 상기 신호변환부의 출력신호를 캡슐화하여 이더넷PHY를 통해 외부로 전송 또는 이더넷PHY에서 입력되는 신호를 디캡슐화하여 상기 디코딩부로 전송하는 인터넷프로세서를 포함하는 디지털 튜너.And an internet processor for encapsulating the output signal of the signal conversion unit and transmitting the data to the decoding unit by decapsulating the signal inputted from the Ethernet PHY or transmitted to the outside. 제 1항에 있어서, 상기 인터넷프로세서는The method of claim 1, wherein the Internet processor TS신호의 인터넷 입출력을 제어하는 마이컴; 및A microcomputer that controls Internet input / output of the TS signal; And 상기 마이컴의 제어하에 인터넷프로토콜에 맞추어 포맷된 TS신호를 이더넷PHY를 통해 입출력시키는 이더넷PHY트랜시버를 포함하는 것을 특징으로 하는 디지털 튜너.And an Ethernet PHY transceiver configured to input and output a TS signal formatted according to the Internet protocol through the Ethernet PHY under the control of the microcomputer. 제 2항에 있어서, 상기 마이컴은The method of claim 2, wherein the microcomputer 상기 디코딩부의 CPU에서 전송되는 신호에 의해 상기 이더넷PHY트랜시버의 입출력을 제어함을 특징으로 하는 디지털 튜너.And controlling the input and output of the Ethernet PHY transceiver by a signal transmitted from the CPU of the decoding unit. 제 2항에 있어서, 상기 이더넷PHY트랜시버는3. The Ethernet PHY transceiver of claim 2 wherein: 상기 마이컴에서 제어신호가 입력되면, 상기 신호변환부에서 출력되는 TS신호를 인터넷프로토콜에 맞추어 포맷시켜 캡슐화화여 이더넷PHY로 전송하거나, 이더넷PHY에서 입력되는 외부TS신호를 디캡슐화하여 상기 디코딩부로 전송함을 특징으로 하는 디지털 튜너.When the control signal is input from the microcomputer, the TS signal output from the signal converter is formatted according to the Internet protocol and encapsulated to be transmitted to the Ethernet PHY, or the external TS signal input from the Ethernet PHY is decapsulated and transmitted to the decoding unit. Digital tuner characterized in that.
KR1020080060986A 2008-06-26 2008-06-26 Digital tuner KR101452246B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080060986A KR101452246B1 (en) 2008-06-26 2008-06-26 Digital tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080060986A KR101452246B1 (en) 2008-06-26 2008-06-26 Digital tuner

Publications (2)

Publication Number Publication Date
KR20100001172A true KR20100001172A (en) 2010-01-06
KR101452246B1 KR101452246B1 (en) 2014-10-23

Family

ID=41811498

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080060986A KR101452246B1 (en) 2008-06-26 2008-06-26 Digital tuner

Country Status (1)

Country Link
KR (1) KR101452246B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070027349A (en) * 2005-09-06 2007-03-09 엘지이노텍 주식회사 Tuner/mpeg module

Also Published As

Publication number Publication date
KR101452246B1 (en) 2014-10-23

Similar Documents

Publication Publication Date Title
US6697432B2 (en) Processing of packets in MPEG encoded transport streams using additional data attached to each packet
US20010008535A1 (en) Interconnection of audio/video devices
US20040076401A1 (en) Method and apparatus for storing MPEG-2 transport streams using a conventional digital video recorder
US7653058B2 (en) Optical network for bi-directional wireless communication
US20060140265A1 (en) System circuit and method for transmitting media related data
KR100308034B1 (en) Apparatus for format conversing
US8375268B2 (en) Receiving apparatus, receiving method, computer program, and receiving system
JP2010074204A (en) Wireless video transmission device, wireless video reception device, wireless communication system, and cec message transmission method used therefor
US20050288010A1 (en) Radio communication apparatus and radio communication method
JP2005101766A (en) Electronic apparatus and method for controlling same
KR101706181B1 (en) Broadcast receiving device and Method for receiving broadcast thereof
US20050108778A1 (en) Method and apparatus for simultaneous display of multiple audio/video programs transmitted over a digital link
KR101452246B1 (en) Digital tuner
US20050259751A1 (en) System and a method for controlling audio/video presentation on a sink device
JP3123717B2 (en) Receiver and signal processing method
US7375764B2 (en) Method and system for VFC memory management
WO2017161737A1 (en) Television analog-signal demodulation method and device
CN114598756B (en) ALP data packet processing method, storage medium and electronic equipment
JP2001044866A (en) Information reception method and system thereof
JP2963893B1 (en) Delay time measuring device
JP5430806B2 (en) Digital broadcast receiver
KR100392630B1 (en) Method for communicating in set-top box with cable modem
US7836323B2 (en) Clock regeneration circuit
KR100520405B1 (en) Digital Television System Processed by Computer Connected on Highspeed Serial Bus
JP2005277461A (en) Data transmission system

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170905

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180910

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190916

Year of fee payment: 6