KR20090130755A - 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법 - Google Patents

그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법 Download PDF

Info

Publication number
KR20090130755A
KR20090130755A KR1020080056524A KR20080056524A KR20090130755A KR 20090130755 A KR20090130755 A KR 20090130755A KR 1020080056524 A KR1020080056524 A KR 1020080056524A KR 20080056524 A KR20080056524 A KR 20080056524A KR 20090130755 A KR20090130755 A KR 20090130755A
Authority
KR
South Korea
Prior art keywords
graphics
memory
core
system memory
area
Prior art date
Application number
KR1020080056524A
Other languages
English (en)
Other versions
KR100948158B1 (ko
Inventor
오장근
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020080056524A priority Critical patent/KR100948158B1/ko
Publication of KR20090130755A publication Critical patent/KR20090130755A/ko
Application granted granted Critical
Publication of KR100948158B1 publication Critical patent/KR100948158B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5011—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resources being hardware resources other than CPUs, Servers and Terminals
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30076—Arrangements for executing specific machine instructions to perform miscellaneous control operations, e.g. NOP
    • G06F9/30087—Synchronisation or serialisation instructions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46—Multiprogramming arrangements
    • G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • G06F9/5044—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering hardware capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 그래픽 프로세서가 CPU 내부에 구비되는 멀티 프로세서의 메모리 운용방안에 관한 것으로, 본 발명은 CPU 코어(110), 그래픽 코어(120), 메모리 컨트롤러(140) 및 상기 그래픽 코어(120) 처리데이터의 저장공간을 제공하는 그래픽 메모리(130)를 포함하여 구성되는 멀티 프로세서(100)에 있어서, 상기 메모리 컨트롤러(140)는, 상기 CPU 코어(110)의 구동상태 및 상기 그래픽 코어(120)의 구동 상태에 따라 상기 시스템 메모리(150)의 영역설정 여부 및 설정 비율을 결정한다. 이와 같은 본 발명에 의하면, 멀티 프로세서 내에 그래픽 메모리를 포함시켜 원 칩으로 설계하므로, 인터페이스 성능으로 인한 속도 저하를 방지할 수 있는 장점이 있다.
CPU, GPU, 어번데일, 그래픽 메모리

Description

그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한 컴퓨터 및 이의 메모리 운용방법 { Multi-Processor having graphic core, Computer having that and Handling method of memory thereof }
본 발명은 본 발명은 그래픽 프로세서가 CPU 내부에 구비되는 멀티 프로세서의 메모리 운용방안에 관한 것으로, 더욱 상세하게는 멀티 프로세서 내에 그래픽 메모리를 구비하고, 그래픽 프로세서가 상기 그래픽 메모리와 상기 멀티 프로세서 외부의 시스템 메모리를 이용하여 그래픽 데이터를 처리하는 방법에 관한 것이다.
현재 출시되고 있는, PC는 CPU와 노스 브릿지가 별도로 분리되고, 상기 노스 브릿지에서 그래픽과 메모리를 관리하는 구조를 가진다.
그러나, 최근 그래픽 데이터의 처리 속도에 대한 요구가 증가 되어 그래픽 프로세서 유닛(GPU)의 속도는 증가 되었으나, 상기 CPU와 노스프릿지 사이의 인터페이스 속도가 늦음에 따라 GPU 처리속도를 인터페이스가 지원하지 못하는 문제점이 발생하였다.
이에 2009년에 출시될 intell 사의 CPU(Auburndale Platform)에는 CPU 코어 이외에 그래픽 코어가 포함된다.
도 1에는 어번 데일 플랫폼에 의한 중앙처리 장치(CPU)가 블럭도로 도시되어 있다.
이에 도시된 바와 같이, 최근 개발된 CPU(10)는 CPU 코어(12)와, 그래픽코어(14) 그리고 메모리 컨트롤러(16)가 포함된다.
상기 CPU 코어(12)는 PC의 연산 및 제어 기능을 수행하기 위한 데이터를 처리하는 부분이다.
그리고 상기 그래픽 코어(14)는, 상기 데이터 중 그래픽 데이터만을 선별하여 처리하는 부분이다.
또한, 상기 메모리 컨트롤러(16)는, 상기 PC에 구비되는 메모리의 사용을 컨트롤하는 부분으로, 상기 CPU 코어(12)와 그래픽 코어(14)의 데이터 처리시 요구되는 메모리를 사용할 수 있도록 하는 부분이다.
한편, 상기 CPU 코어(12)와 그래픽 코어(14)는 데이터 처리시 필요한 메모리 공간을 PC에 구비된 시스템 메모리(18)를 이용하여 해결한다.
즉, 상기 메모리 컨트롤러(16)는 상기 시스템 메모리(18)를 분할하여 CPU 코어(12)가 사용할 부분과 그래픽 코어(14)가 사용할 부분으로 나눈다.
이때, 상기 시스템 메모리(18)의 구분 설정은 PC의 특성에 따라 고정된 크기(125MB, 256MB, 512 MB)로 구분된다.
그러나 상기한 바와 같은 종래기술에서는 다음과 같은 문제점이 있다.
즉, 그래픽 데이터를 처리하는 메모리의 크기가 고정되므로, 고정된 이상의 값을 갖는 데이터를 처리시에 메모리가 부족하여 그래픽 데이터를 신속하게 처리할 수 없는 문제점이 있다.
그리고 종래 기술에서는 그리픽 데이터를 처리하는 메모리로 사용되는 시스템 메모리는 그래픽 코어와 연결 인터페이스를 통해 연결되므로, 인터페이스 전송 속도에 의해 그래픽 데이터의 처리 속도가 느려지는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 멀티 프로세서 내에 그래픽 메모리를 포함시켜 설계하여, 인터페이스로 인한 속도 저하를 방지하도록 하는 멀티 프로세서 및 이의 메모리 운용 방법을 제공하는 것이다.
본 발명의 다른 목적은, 상기 멀티 프로세서 내에 원 칩으로 실장되는 메모리의 경우 그 용량에 제한이 있으므로, 상기 멀티 프로세서 외부의 시스템 메모리를 그래픽 데이터 처리에 이용하는 멀티 프로세서 및 이의 메모리 운용 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 그래픽 코어가 시스템 메모리를 운용함에 있어, 상기 CPU코어가 영향을 받지 않도록, 상기 CPU 코어의 사용량에 따라 상기 그래픽 코어가 점유하는 메모리의 영역을 가변적으로 설정하는 멀티 프로세서 및 이의 메모리 운용 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명에 의한 구체적인 실시예는 그래픽 코어를 포함하는 프로세서에 있어서, 데이터 처리를 위한 CPU 코어와; 그래픽 데이터를 전담하여 처리하는 그래픽 코어와; 상기 그래픽 코어 처리데이터의 저장공간을 제공하는 그래픽 메모리; 그리고 시스템 메모리 및 그래픽 메모리를 제어하기 위한 메모리 컨트롤러를 포함하여 구성된다.
또한, 상기 시스템 메모리는, 상기 CPU 코어의 처리데이터 저장 공간인 CPU 사용영역과, 그래픽 코어의 처리데이터 저장공간인 그래픽 처리영역으로 구분되고: 상기 메모리 컨트롤러는, 상기 CPU 코어의 데이터 처리량 및 상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역과 그래픽 처리영역의 크기를 설정할 수도 있다.
그리고 상기 메모리 컨트롤러는, 상기 CPU 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역을 설정하고; 상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 잔여 공간 중 일부를 그래픽 처리 영역으로 설정할 수도 있다.
또한, 상기 메모리 컨트롤러는, 상기 그래픽 코어의 데이터 처리량에 따라 상기 그래픽 메모리의 부족량을 산출하고; 상기 그래픽 메모리의 부족량에 대응하는 상기 시스템 메모리의 잔여 공간을 그래픽 처리 영역으로 설정할 수도 있다.
그리고 상기 메모리 컨트롤러는, 상기 그래픽 코어가, 상기 그래픽 메모리 및 상기 시스템 메모리를 저장공간으로 하여 그래픽 데이터를 처리하는 경우, 상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도와, 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도를 동기화시킬 수도 있다.
이때, 상기 클럭속도의 동기화는, 상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도를 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도에 대응하여 늦추는 것일 수도 있다.
또한, 상기 그래픽 메모리는, 128MB 이하의 용량을 갖는 메모리일 수도 있 다.
한편, 본 발명은 그래픽 코어를 포함하는 프로세서가 구비되는 컴퓨터에 있어서, 데이터 처리를 위한 CPU 코어와; 그래픽 데이터를 전담하여 처리하는 그래픽 코어와; 상기 그래픽 코어 처리데이터의 저장공간을 제공하는 그래픽 메모리; 그리고 시스템 메모리 및 그래픽 메모리를 제어하기 위한 메모리 컨트롤러를 포함하여 구성되고: 상기 메모리 컨트롤러는, 상기 CPU 코어의 데이터 처리량 및 상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역과 그래픽 처리영역의 크기를 설정하는 그래픽 코어를 포함하는 멀티 프로세서가 구비되는 컴퓨터를 포함한다.
그리고 본 발명은 CPU 코어, 그래픽 코어, 메모리 컨트롤러 및 그래픽 메모리를 포함하여 구성되는 멀티 프로세서에 있어서, 상기 메모리 컨트롤러는, 상기 CPU 코어의 구동상태 및 상기 그래픽 코어의 구동 상태에 따라 상기 시스템 메모리의 영역설정 여부 및 설정 비율을 결정하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법을 포함한다.
이때, 상기 시스템 메모리의 영역 설정은, 상기 메모리 컨트롤러가 상기 CPU 코어의 데이터 처리량 및 상기 그래픽 코어의 데이터 처리량에 따라 시스템 메모리의 CPU 사용영역과 그래픽 처리 영역의 크기를 설정하는 것일 수도 있다.
그리고 상기 시스템 메모리의 영역 설정은, 상기 CPU 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역이 설정되고; 상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 잔여 공간 중 일부가 그래픽 처리 영역으 로 설정될 수도 있다.
또한, 상기 시스템 메모리의 그래픽 처리 영역 설정은, 상기 그래픽 코어의 데이터 처리량에 따라 상기 그래픽 메모리의 부족량이 산출되고; 상기 그래픽 메모리의 부족량에 대응하는 상기 시스템 메모리의 잔여 공간이 그래픽 처리 영역으로 설정될 수도 있다.
그리고 상기 시스템 메모리의 영역 설정은, 상기 메모리 컨트롤러가 상기 그래픽 코어가 처리중인 데이터 종류에 따라 시스템 메모리의 CPU 사용영역과 그래픽 처리 영역의 크기를 설정하는 것일 수도 있다.
또한, 상기 시스템 메모리의 그래픽 처리 영역 설정은, 상기 수행 애플리케이션에 따라 필요 메모리 량을 검출하고; 상기 필요 메모리 량 중 상기 그래픽 메모리의 용량을 초과하는 부족량에 대응하는 상기 시스템 메모리의 저장 공간이 그래픽 처리 영역으로 설정되는 것일 수도 있다.
그리고 상기 그래픽 코어가, 상기 그래픽 메모리 및 상기 시스템 메모리를 저장공간으로 하여 그래픽 데이터를 처리하는 경우, 상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도와, 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도가 동기화될 수도 있다.
한편, 본 발명은 (A) CPU 코어의 데이터 처리량에 따라 시스템 메모리의 CPU 사용영역의 부족 여부를 판단하는 단계와; (B) 상기 (A) 단계의 판단결과, 상기 CPU 사용영역이 부족한 경우, 상기 시스템 메모리의 영역을 재설정하는 단계와; (C) 상기 (A) 단계의 판단결과, 상기 CPU 사용영역이 부족하지 않은 경우, 상기 그 래픽 코어의 데이터 처리량에 따라 상기 그래픽 처리 데이터의 저장공간의 부족 여부를 판단하는 단계와; (D) 상기 (C) 단계의 판단결과, 상기 그래픽 처리 데이터의 저장공간이 부족한 경우, 상기 시스템 메모리의 영역을 재설정하는 단계를 포함하여 수행되는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법을 포함한다.
그리고 상기 메모리 운용방법은 (E) 상기 시스템 메모리의 영역 설정 상태를 검사하는 단계와; (D) 상기 (E) 단계의 검사 결과 상기 시스템 메모리에 그래픽 처리 영역이 설정된 경우, 상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도와, 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도를 동기화시키는 단계를 더 포함하여 수행될 수도 있다.
그리고 상기 (E) 단계의 클럭 속도의 동기화는, 상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도를 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도에 대응하여 늦추는 것일 수도 있다.
또한, 상기 (A) 단계에서, 상기 CPU 사용영역의 부족 여부의 판단은, 상기 CPU 사용영역이 여유공간 없이 모두(Full) 가동되는 경우, 상기 CPU 사용영역이 부족한 것으로 판단할 수도 있다.
그리고 상기 (A) 단계에서, 상기 시스템 메모리의 영역 재설정은, 상기 CPU 코어의 데이터 처리에 따른 소요 메모리가 확보되도록 상기 CPU 사용영역을 설정하는 것일 수도 있다.
한편, 상기 (D) 단계에서, 상기 그래픽 처리 데이터의 저장공간 부족 여부의 판단은, 상기 그래픽 메모리의 용량과 상기 그래픽 처리영역의 합이 상기 그래픽 코어의 데이터 처리에 필요한 소요 메모리 량보다 작은 경우, 상기 그래픽 처리 데이터의 저장공간이 부족한 것으로 판단할 수도 있다.
그리고 상기 (D) 단계에서, 상기 시스템 메모리의 영역 재설정은, 상기 CPU 사용영역을 제외한 잔여영역 내에서, 상기 그래픽 코어의 데이터 처리에 따른 소요 메모리가 확보되도록 상기 그래픽 처리영역을 설정하는 것일 수도 있다.
본 발명에 의한 그래픽 코어를 포함하는 멀티 프로세서 및 이의 메모리 운용방법에서는 다음과 같은 효과를 기대할 수 있다.
즉, 멀티 프로세서 내에 그래픽 메모리를 포함시켜 원 칩으로 설계하므로, 인터페이스 성능으로 인한 속도 저하를 방지할 수 있는 장점이 있다.
그리고 본 발명에서는 상기 멀티 프로세서 내의 메모리 이외에 상기 멀티 프로세서 외부의 시스템 메모리를 그래픽 데이터 처리에 이용함으로써, 그래픽 메모리의 용량제한을 극복할 수 있는 장점이 있다.
또한, 본 발명에서는 시스템 메모리를 CPU 코어와 그래픽 코어가 함께 사용함에도, 중요도가 높은 CPU 구동을 위한 저장공간은 충분히 확보할 수 있는 장점이 있다.
이하에서는 상기한 바와 같은 본 발명에 의한 그래픽 코어를 포함하는 멀티 프로세서 및 이의 메모리 운용방법의 구체적인 실시예를 첨부된 도면을 참고하여 상세하게 설명한다.
도 2는 본 발명의 구체적인 실시예에 의한 멀티 프로세서가 블럭도로 도시되어 있고, 도 3은 본 발명의 구체적인 실시예에 의한 시스템 메모리가 개념적으로 도시되어 있다.
이들 도면에 도시된 바와 같이, 본 발명에 의한 멀티 프로세서(100)는 CPU 코어(110), 그래픽 코어(120), 메모리 컨트롤러(140) 및 그래픽 메모리(130)를 포함하여 구성되고, 상기 멀티 프로세서(100) 외부에 시스템 메모리(150)가 구비된다.
상기 멀티 프로세서(100)는, 종래 CPU에 GPU(Graphic Processor Unit) 및 노스브릿지(GMCH, Graphic Memory Controll Hub)를 포함시켜 하나의 칩으로 구현된 프로세서를 의미한다.
따라서, 상기 CPU 코어(110)는 종래 CPU 칩에 구비되던 CPU 코어(110)와 동일한 것으로, 단일 코어일 수도 있고, 듀얼 코어일 수도 있다.
한편, 상기 그래픽 코어(120)는 그래픽 데이터를 처리하기 위한 코어로, 종래 GPU에 구비되어 노스 브릿지에 의해 CPU와 연결되었던 그래픽 core와 동일한 기능을 수행한다.
그리고 상기 멀티 프로세서(100)는, 상기 그래픽 코어(120)가 그래픽 데이터를 처리함에 있어 필요한 저장공간을 제공하는 그래픽 메모리(130)가 구비된다. 상기 그래픽 메모리(130)는 그래픽 데이터만을 처리하는 메모리로, 그 종류와 형태에 제한은 없다.
다만, 프로세서의 소비 전력 제한이 있는 경우, 상기 소비전력의 제한 조건 을 충족하기 위하여 그 용량에 제한이 있을 수는 있다.
예를 들어 intell 사의 칩에 본 발명이 적용되는 경우, 상기 그래픽 메모리(130)는 128MB를 넘을 수 없다.
한편, 상기 멀티 프로세서(100)에는 메모리 사용을 제어하는 메모리 컨트롤러(140)가 구비된다. 상기 메모리 컨트롤러(140)는 상기 멀티 프로세서(100) 외부에 구비되는 시스템 메모리(150)를 제어하여, 상기 시스템 메모리(150)를 이용하여 상기 CPU 코어(110) 또는 그래픽 코어(120)가 데이터를 처리할 수 있도록 한다.
상기 메모리 컨트롤러(140)의 시스템 메모리(150) 제어 방법을 살피기에 있어, 도 3을 참조하여 본 발명에 적용되는 시스템 메모리(150)의 구조를 살피기로 한다.
본 발명에 의한 시스템 메모리(150)는 그 종류에 제한이 있는 것은 아니나, 최근 출시되는 DDR2, DDR3 와 같은 메모리일 수 있다.
한편, 상기 시스템 메모리(150)는, 3에 도시된 바와 같이, 그 저장영역이 그래픽 처리영역(152)과 CPU 사용영역(154)으로 구분된다. 그리고 상기 그래픽 처리 영역(152)과 CPU 사용영역(154)의 크기는 가변적으로 조절되는데, 상기 조절은 상기 메모리 컨트롤러(140)가 담당하며 상기 시스템 메모리(150) 전체가 CPU 사용영역(154)으로 설정될 수도 있다.
한편, 상기 메모리 컨트롤러(140)는 상기 CPU 코어(110)와 그래픽 코어(120)의 데이터 처리량을 측정하여 이에 따라 상기 시스템 메모리(150)의 영역을 설정한다.
그러나, 상기 시스템 메모리(150)는 기본적으로 CPU 구동을 위한 것이고, 그래픽 데이터의 처리량이 많다고 하여도 상기 CPU의 구동이 메모리 부족으로 방해받아서는 안된다. 따라서, 상기 시스템 메모리(150) 내에 그래픽 처리 영역을 설정하는 것은 상기 시스템 메모리(150) 내에 CPU의 구동을 위한 저장공간을 제외하고도 여유분의 저장공간이 존재하는 경우에 설정된다.
따라서, 상기 메모리 컨트롤러(140)는, 상기 CPU 코어(110)의 데이터 처리량을 검사하여 상기 시스템 메모리(150)의 CPU 사용영역(154)을 설정하고, 상기 시스템 메모리(150)에 잔여 공간이 존재하는 경우 상기 그래픽 코어(120)의 데이터 처리량을 검사한다.
그리고 상기 그래픽 코어(120)의 데이터 처리량에 의해 요구되는 메모리가 상기 그래픽 메모리(130)의 용량을 초과하는 경우 상기 시스템 메모리(150)의 잔여 공간에 그래픽 처리 영역을 설정하여 그래픽 코어(120)를 위한 메모리로 사용한다.
이 경우, 상기 그래픽 코어(120)는, 데이터 처리를 위한 메모리로 상기 그래픽 메모리(130) 및 상기 시스템 메모리(150)를 동시에 사용하게 되는데, 양자의 클럭 속도가 일치하지 않으면 데이터 처리를 원활하게 수행할 수 없다.
따라서, 상기 메모리 컨트롤러(140)는 상기 그래픽 코어(120)와 상기 그래픽 메모리(130) 사이의 클럭 속도와, 상기 그래픽 코어(120)와 상기 시스템 메모리(150) 사이의 클럭 속도를 동일하도록 동기화시킨다.
이때, 실제적으로는 상기 그래픽 코어(120)와 그래픽 메모리(130) 사이의 클럭 속도가 상기 그래픽 코어(120)와 상기 시스템 메모리(150) 사이의 클럭 속도보 다 빠르다. 이는 상기 시스템 메모리(150)가 멀티 프로세서(100) 외부에 구비되므로 인터페이스 성능에 의해 최대 클럭 속도가 제한받기 때문이다.
따라서, 인터페이스 성능에 의해 제한된 상기 그래픽 코어(120)와 상기 시스템 메모리(150) 사이의 클럭 속도를 증가시키는 것은 불가능하므로, 상기 클럭 속도의 동기화라 함은 상기 그래픽 코어(120)와 상기 그래픽 메모리(130) 사이의 클럭 속도를 상기 그래픽 코어(120)와 상기 시스템 메모리(150) 사이의 클럭 속도에 대응하여 늦추는 것을 의미한다.
상기 메모리 컨트롤러(140)는, PC 구동 중 수시로 변화되는 CPU 코어(110)와 그래픽 코어(120)의 데이터 처리량을 감지하여 구동 상태에 맞춰 상기 시스템 메모리(150)의 영역을 재 설정한다.
한편, 상기 메모리 컨트롤러(140)는, 상기 그래픽 코어(120)에서 처리되는 데이터의 종류에 따라 상기 시스템 메모리(150)에 그래픽 처리영역(152)을 설정할지 여부를 결정할 수 있다. 예를 들어 3D 이미지와 같이 그래픽 데이터의 처리 량이 많이 소요되는 특정 데이터 종류를 미리 설정하고, 설정된 데이터를 처리하는 경우 상기 시스템 메모리(150)에 그래픽 처리 영역을 설정할 수 있다.
이하에서는 본 발명의 작용을 그래픽 코어를 포함하는 멀티 프로세서의 메모리 운용 방법에 따라 상세하게 설명하기로 한다.
도 4에 본 발명의 구체적인 실시예에 의한 멀티 프로세서의 메모리 운용방법이 흐름도로 도시되어 있다.
본 발명의 구체적인 실시예에 의한 메모리 운용방법은 먼저, 메모리 컨트롤 러(140)가 CPU 코어(110)의 데이터 처리량을 검사하는 것으로부터 시작된다(S110).
그리고 상기 메모리 컨트롤러(140)는 그래픽 코어(120)의 데이터 처리량을 검사한다(S120).
이후, 상기 메모리 컨트롤러(140)는, 상기 제110단계에서 검사한 CPU 코어(110)의 데이터 처리량(정확하게는 데이터 처리에 필요한 메모리 용량을 말한다)과 시스템 메모리(150)의 CPU 사용영역(154)의 크기를 비교한다(S130).
상기 제130단계의 검사결과, 상기 CPU 코어(110)의 데이터 처리량이 더 크면, 상기 CPU 구동을 위한 메모리 용량이 부족한 것이므로, 시스템 메모리(150)의 영역을 재설정한다(S140).
이때, 상기 제140단계의 영역 재설정은 상기 시스템 메모리(150)가 상기 CPU 구동에 필요한 메모리 용량을 최대한 확보하도록 상기 시스템 메모리(150)의 영역을 재설정하는 것을 말한다. 따라서, 상기 CPU 코어(110)의 데이터 처리량이 매우 많은 경우 상기 그래픽 처리 영역은 설정되지 않고, 상기 시스템 메모리(150) 전부가 상기 CPU 사용영역(154)으로 설정될 수도 있다. 그리고 이 경우에는 상기 그래픽 코어(120)의 데이터 처리 용량은 시스템 메모리(150)의 영역 설정에 고려되지 않는다.
한편, 상기 제130단계의 검사결과, 상기 CPU 코어(110)의 데이터 처리량이 더 크지 않다면, 상기 CPU 구동을 위한 메모리 용량에 여유가 있는 것이므로, 상기 그래픽 코어(120)의 데이터 처리량(정확하게는 데이터 처리에 필요한 메모리 용량을 말한다)과 그래픽 메모리(130) 용량과 그래픽 처리영역(152)을 합한 그래픽 처 리 데이터의 저장공간을 비교한다(S150).
상기 제150단계의 판단 결과, 그래픽 코어(120)의 데이터 처리량이 더 작다면, 상기 그래픽 처리 데이터의 저장공간에 여유가 있는 것이고, 즉, CPU 구동을 위한 메모리 및 그래픽 코어(120)를 구동하기 위한 저장공간 모두에 여유가 있는 것이므로, 상기 시스템 메모리(150)의 영역을 재설정하지 않는다.
그러나, 상기 제150단계의 판단 결과, 그래픽 코어(120)의 데이터 처리량이 더 작지 않다면, 상기 그래픽 처리 데이터의 저장공간이 부족하다는 것이고, 이때에는 상기 시스템 메모리(150)의 영역을 재설정한다(S160).
여기서 상기 제60단계의 시스템 메모리(150)의 영역 재설정 이라 함은, 먼저 상기 CPU 구동에 필요한 영역을 CPU 사용영역(154)으로 설정하고, 상기 CPU 사용영역(154)을 제외한 잔여영역 내에서, 상기 그래픽 코어(120)의 데이터 처리에 따른 소요 메모리가 확보되도록 상기 그래픽 처리영역(152)을 설정하는 것을 말한다.
한편, 상기 제140단계 및 제160단계의 수행 후 그리고 제150단계의 수행 결과 상기 시스템 메모리(150)의 영역 재설정이 필요하지 않다고 판단되는 경우에는, 상기 그래픽 코어(120)와 상기 그래픽 메모리(130) 사이의 클럭 속도와, 상기 그래픽 코어(120)와 상기 시스템 메모리(150) 사이의 클럭 속도를 동기화시킨다(S170).
상기 동기화는 상기 시스템 메모리(150)에 그래픽 처리영역(152)이 설정되어 있고, 상기 상기 그래픽 코어(120)와 상기 그래픽 메모리(130) 사이의 클럭 속도와 상기 그래픽 코어(120)와 상기 시스템 메모리(150) 사이의 클럭 속도가 다른 경우에만 수행된다.
이를 위해 도 4에 도시하지는 않았지만, 상기 메모리 컨트롤러(140)는 상기 시스템 메모리(150)의 설정영역과 각각의 클럭 속도를 검사하여 클럭 속도 동기화가 필요한지 여부를 판별한다.
이때, 상기 클럭 속도의 동기화는, 상기 그래픽 코어(120)와 상기 그래픽 메모리(130) 사이의 클럭 속도를 늦추는 것임은 전술한 바와 같다.
이후, 상기 CPU 코어(110)와 그래픽 코어(120)는 각각에 설정된 메모리 영역을 이용하여 데이터를 처리한다(S180).
한편, 부족 여부의 판단은, 검사의 간편화를 위하여, 메모리의 구동률을 검사하는 것에 의해 판단될 수 있다. 즉, 메모리가 여유공간 없이 모두(Full) 가동되는 경우, 상기 메모리가 부족한 것으로 판단한다.
그리고, 영역의 설정시에는 메모리에 여유공간이 생길 때까지 영역을 확장하는 방법을 사용할 수 있다.
이 경우, 상기 코어의 데이터 처리량을 따로 검사하지 않고도, 메모리가 부족한지 여부를 검사할 수 있다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
본 발명은 그래픽 프로세서가 CPU 내부에 구비되는 멀티 프로세서의 메모리 운용방안에 관한 것으로, 더욱 상세하게는 멀티 프로세서 내에 그래픽 메모리를 구 비하고, 그래픽 프로세서가 상기 그래픽 메모리와 상기 멀티 프로세서 외부의 시스템 메모리를 이용하여 그래픽 데이터를 처리하는 방법에 관한 것이다. 상기한 바와 같은 본 발명에 의하면, 멀티 프로세서 내에 그래픽 메모리를 포함시켜 원 칩으로 설계하므로, 인터페이스 성능으로 인한 속도 저하를 방지할 수 있는 장점이 있다.
도 1은 어번데일 플랫폼에 의한 중앙처리 장치(CPU)를 도시한 블럭도.
도 2는 본 발명의 구체적인 실시예에 의한 멀티 프로세서를 도시한 블럭도.
도 3은 본 발명의 구체적인 실시예에 의한 시스템 메모리를 개념적으로 도시한 개념도.
도 4는 본 발명의 구체적인 실시예에 의한 멀티 프로세서의 메모리 운용방법을 도시한 흐름도.
*도면의 주요 부분에 대한 부호의 설명*
100 : 멀티 프로세서 110 : CPU 코어
120 : 그래픽 코어 130 : 그래픽 메모리
140 : 메모리 컨트롤러 150 : 시스템 메모리
152 : 그래픽 처리영역 154 : CPU 사용영역

Claims (25)

  1. 그래픽 코어를 포함하는 프로세서에 있어서,
    데이터 처리를 위한 CPU 코어와;
    그래픽 데이터를 전담하여 처리하는 그래픽 코어와;
    상기 그래픽 코어 처리데이터의 저장공간을 제공하는 그래픽 메모리; 그리고
    시스템 메모리 및 그래픽 메모리를 제어하기 위한 메모리 컨트롤러를 포함하여 구성됨을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서.
  2. 제 1 항에 있어서,
    상기 시스템 메모리는,
    상기 CPU 코어의 처리데이터 저장 공간인 CPU 사용영역과, 그래픽 코어의 처리데이터 저장공간인 그래픽 처리영역으로 구분되고:
    상기 메모리 컨트롤러는,
    상기 CPU 코어의 데이터 처리량 및 상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역과 그래픽 처리영역의 크기를 설정함을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서.
  3. 제 2 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 CPU 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역을 설정하고;
    상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 잔여 공간 중 일부를 그래픽 처리 영역으로 설정함을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서.
  4. 제 3 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 그래픽 코어의 데이터 처리량에 따라 상기 그래픽 메모리의 부족량을 산출하고;
    상기 그래픽 메모리의 부족량에 대응하는 상기 시스템 메모리의 잔여 공간을 그래픽 처리 영역으로 설정함을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 그래픽 코어가, 상기 그래픽 메모리 및 상기 시스템 메모리를 저장공간으로 하여 그래픽 데이터를 처리하는 경우,
    상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도와, 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도를 동기화시킴을 특징으로 하는 그래 픽 코어를 포함하는 멀티 프로세서.
  6. 제 5 항에 있어서,
    상기 클럭속도의 동기화는,
    상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도를 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도에 대응하여 늦추는 것임을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서.
  7. 제 5 항에 있어서,
    상기 그래픽 메모리는,
    128MB 이하의 용량을 갖는 메모리임을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서.
  8. 그래픽 코어를 포함하는 프로세서가 구비되는 컴퓨터에 있어서,
    데이터 처리를 위한 CPU 코어와;
    그래픽 데이터를 전담하여 처리하는 그래픽 코어와;
    상기 그래픽 코어 처리데이터의 저장공간을 제공하는 그래픽 메모리; 그리고
    시스템 메모리 및 그래픽 메모리를 제어하기 위한 메모리 컨트롤러를 포함하여 구성되고:
    상기 메모리 컨트롤러는,
    상기 CPU 코어의 데이터 처리량 및 상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역과 그래픽 처리영역의 크기를 설정함을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서가 구비되는 컴퓨터.
  9. 제 8 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 CPU 코어의 데이터 처리량에 대응하는 CPU 사용영역을 우선적으로 할당하고, 상기 시스템 메모리의 잔여 공간이 있는 경우, 상기 잔여 공간에 대하여만 상기 그래픽 처리 영역으로 할당함을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서가 구비되는 컴퓨터.
  10. 제 9 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 그래픽 메모리의 용량이 상기 그래픽 코어의 데이터 처리에 소요되는 저장 용량에 못 미치는 경우에, 상기 시스템 메모리에 상기 그래픽 처리 영역을 할당함을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서가 구비되는 컴퓨터.
  11. 제 10 항에 있어서,
    상기 메모리 컨트롤러는,
    상기 그래픽 코어가, 상기 그래픽 메모리 및 상기 시스템 메모리를 저장공간 으로 하여 그래픽 데이터를 처리하는 경우,
    상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도를 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도에 대응하여 늦추어 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도를 동기화시킴을 특징으로 하는 그래픽 코어를 포함하는 멀티 프로세서가 구비되는 컴퓨터.
  12. CPU 코어, 그래픽 코어, 메모리 컨트롤러 및 그래픽 메모리를 포함하여 구성되는 멀티 프로세서에 있어서,
    상기 메모리 컨트롤러는,
    상기 CPU 코어의 구동상태 및 상기 그래픽 코어의 구동 상태에 따라 상기 시스템 메모리의 영역설정 여부 및 설정 비율을 결정함을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  13. 제 12 항에 있어서,
    상기 시스템 메모리의 영역 설정은,
    상기 메모리 컨트롤러가 상기 CPU 코어의 데이터 처리량 및 상기 그래픽 코어의 데이터 처리량에 따라 시스템 메모리의 CPU 사용영역과 그래픽 처리 영역의 크기를 설정하는 것임을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  14. 제 13 항에 있어서,
    상기 시스템 메모리의 영역 설정은,
    상기 CPU 코어의 데이터 처리량에 따라 상기 시스템 메모리의 CPU 사용영역이 설정되고;
    상기 그래픽 코어의 데이터 처리량에 따라 상기 시스템 메모리의 잔여 공간 중 일부가 그래픽 처리 영역으로 설정됨을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  15. 제 14 항에 있어서,
    상기 시스템 메모리의 그래픽 처리 영역 설정은,
    상기 그래픽 코어의 데이터 처리량에 따라 상기 그래픽 메모리의 부족량이 산출되고;
    상기 그래픽 메모리의 부족량에 대응하는 상기 시스템 메모리의 잔여 공간이 그래픽 처리 영역으로 설정됨을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  16. 제 12 항에 있어서,
    상기 시스템 메모리의 영역 설정은,
    상기 메모리 컨트롤러가 상기 그래픽 코어가 처리중인 데이터 종류에 따라 시스템 메모리의 CPU 사용영역과 그래픽 처리 영역의 크기를 설정하는 것임을 특징 으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  17. 제 16 항에 있어서,
    상기 시스템 메모리의 그래픽 처리 영역 설정은,
    상기 수행 애플리케이션에 따라 필요 메모리 량을 검출하고;
    상기 필요 메모리 량 중 상기 그래픽 메모리의 용량을 초과하는 부족량에 대응하는 상기 시스템 메모리의 저장 공간이 그래픽 처리 영역으로 설정되는 것임을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  18. 제 12 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 그래픽 코어가, 상기 그래픽 메모리 및 상기 시스템 메모리를 저장공간으로 하여 그래픽 데이터를 처리하는 경우,
    상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도와, 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도가 동기화됨을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  19. (A) CPU 코어의 데이터 처리량에 따라 시스템 메모리의 CPU 사용영역의 부족 여부를 판단하는 단계와;
    (B) 상기 (A) 단계의 판단결과, 상기 CPU 사용영역이 부족한 경우, 상기 시스템 메모리의 영역을 재설정하는 단계와;
    (C) 상기 (A) 단계의 판단결과, 상기 CPU 사용영역이 부족하지 않은 경우, 상기 그래픽 코어의 데이터 처리량에 따라 상기 그래픽 처리 데이터의 저장공간의 부족 여부를 판단하는 단계와;
    (D) 상기 (C) 단계의 판단결과, 상기 그래픽 처리 데이터의 저장공간이 부족한 경우, 상기 시스템 메모리의 영역을 재설정하는 단계를 포함하여 수행됨을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  20. 제 19 항에 있어서,
    (E) 상기 시스템 메모리의 영역 설정 상태를 검사하는 단계와;
    (D) 상기 (E) 단계의 검사 결과 상기 시스템 메모리에 그래픽 처리 영역이 설정된 경우, 상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도와, 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도를 동기화시키는 단계를 더 포함하여 수행됨을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  21. 제 20 항에 있어서,
    상기 (E) 단계의 클럭 속도의 동기화는,
    상기 그래픽 코어와 상기 그래픽 메모리 사이의 클럭 속도를 상기 그래픽 코어와 상기 시스템 메모리 사이의 클럭 속도에 대응하여 늦추는 것임을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  22. 제 19 항에 있어서,
    상기 (A) 단계에서, 상기 CPU 사용영역의 부족 여부의 판단은,
    상기 CPU 사용영역이 여유공간 없이 모두(Full) 가동되는 경우, 상기 CPU 사용영역이 부족한 것으로 판단함을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  23. 제 22 항에 있어서,
    상기 (A) 단계에서, 상기 시스템 메모리의 영역 재설정은,
    상기 CPU 코어의 데이터 처리에 따른 소요 메모리가 확보되도록 상기 CPU 사용영역을 설정하는 것임을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  24. 제 19 항에 있어서,
    상기 (D) 단계에서, 상기 그래픽 처리 데이터의 저장공간 부족 여부의 판단은,
    상기 그래픽 메모리의 용량과 상기 그래픽 처리영역의 합이 상기 그래픽 코어의 데이터 처리에 필요한 소요 메모리 량보다 작은 경우, 상기 그래픽 처리 데이터의 저장공간이 부족한 것으로 판단함을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
  25. 제 24 항에 있어서,
    상기 (D) 단계에서, 상기 시스템 메모리의 영역 재설정은,
    상기 CPU 사용영역을 제외한 잔여영역 내에서, 상기 그래픽 코어의 데이터 처리에 따른 소요 메모리가 확보되도록 상기 그래픽 처리영역을 설정하는 것임을 특징으로 하는 그래픽 코어를 포함하는 멀티프로세서의 메모리 운용방법.
KR1020080056524A 2008-06-16 2008-06-16 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법 KR100948158B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080056524A KR100948158B1 (ko) 2008-06-16 2008-06-16 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080056524A KR100948158B1 (ko) 2008-06-16 2008-06-16 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법

Publications (2)

Publication Number Publication Date
KR20090130755A true KR20090130755A (ko) 2009-12-24
KR100948158B1 KR100948158B1 (ko) 2010-03-18

Family

ID=41690159

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080056524A KR100948158B1 (ko) 2008-06-16 2008-06-16 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법

Country Status (1)

Country Link
KR (1) KR100948158B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012122182A3 (en) * 2011-03-07 2013-01-31 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6801208B2 (en) * 2000-12-27 2004-10-05 Intel Corporation System and method for cache sharing
US7023445B1 (en) * 2004-04-12 2006-04-04 Advanced Micro Devices, Inc. CPU and graphics unit with shared cache

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012122182A3 (en) * 2011-03-07 2013-01-31 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US8892844B2 (en) 2011-03-07 2014-11-18 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US10162557B2 (en) 2011-03-07 2018-12-25 Micron Technology, Inc. Methods of accessing memory cells, methods of distributing memory requests, systems, and memory controllers
US10838886B2 (en) 2011-04-19 2020-11-17 Micron Technology, Inc. Channel depth adjustment in memory systems
US11580039B2 (en) 2011-04-19 2023-02-14 Micron Technology, Inc. Channel depth adjustment in memory systems

Also Published As

Publication number Publication date
KR100948158B1 (ko) 2010-03-18

Similar Documents

Publication Publication Date Title
TWI574204B (zh) 對每一核心提供電壓及頻率控制之技術
US7788513B2 (en) Method of reducing power consumption of a computing system by evacuating selective platform memory components thereof
US8966222B2 (en) Message passing in a cluster-on-chip computing environment
US8769316B2 (en) Dynamically allocating a power budget over multiple domains of a processor
US7574537B2 (en) Method, apparatus, and computer program product for migrating data pages by disabling selected DMA operations in a physical I/O adapter
US9250682B2 (en) Distributed power management for multi-core processors
US20130054896A1 (en) System memory controller having a cache
US11720496B2 (en) Reconfigurable cache architecture and methods for cache coherency
KR101140914B1 (ko) 컴퓨팅 자원들을 제어하는 기술
CN111831220A (zh) 用于存储器写入操作的设备、方法和存储器模块
CN116490839A (zh) 用于执行多gpu系统的分布式电源管理的机制
KR100948158B1 (ko) 그래픽 코어를 포함하는 멀티 프로세서, 이를 구비한컴퓨터 및 이의 메모리 운용방법
US10942850B2 (en) Performance telemetry aided processing scheme
US20080022052A1 (en) Bus Coupled Multiprocessor
CN107636563B (zh) 用于通过腾空cpu和存储器的子集来降低功率的方法和系统
KR101557995B1 (ko) 다중 운영체제를 지원하는 단말기 및 그 단말기에 대한시스템 자원 할당 방법
KR20100069302A (ko) 메모리 관리 장치 및 방법
EP4022446B1 (en) Memory sharing
KR20230015334A (ko) 메모리에서의 추론
US10540286B2 (en) Systems and methods for dynamically modifying coherence domains
US20140241096A1 (en) Storage device
KR20180036117A (ko) 캐시 부스팅과 경과시간 최소화를 통한 효율적인 멀티태스킹 그래픽처리장치
US20190305797A1 (en) System, Apparatus And Method For Dynamic Priority-Aware Compression For Interconnect Fabrics
EP3198455A1 (en) Managing memory in a multiprocessor system
TW202141282A (zh) 系統級快取

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200224

Year of fee payment: 11