KR20090120686A - Voltage supply for read reference voltage of non volatile memory device - Google Patents

Voltage supply for read reference voltage of non volatile memory device Download PDF

Info

Publication number
KR20090120686A
KR20090120686A KR1020080046616A KR20080046616A KR20090120686A KR 20090120686 A KR20090120686 A KR 20090120686A KR 1020080046616 A KR1020080046616 A KR 1020080046616A KR 20080046616 A KR20080046616 A KR 20080046616A KR 20090120686 A KR20090120686 A KR 20090120686A
Authority
KR
South Korea
Prior art keywords
voltage
temperature
reference voltage
read
amplifier
Prior art date
Application number
KR1020080046616A
Other languages
Korean (ko)
Inventor
이상규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020080046616A priority Critical patent/KR20090120686A/en
Publication of KR20090120686A publication Critical patent/KR20090120686A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Abstract

PURPOSE: An extracting/verifying standard voltage supply unit of nonvolatile memory device is provided to generate extracting/verifying standard voltage level according to the stable temperature variation by using a BJT transistor of a band gap standard voltage circuit. CONSTITUTION: An extracting/verifying standard voltage supply unit of nonvolatile memory device(200) includes a first level converter(210), a second level converter(220) and a buffer(230). The first level converter generates the first conversion thermal voltage and converts the level of the thermal voltage transmitted from the band gap voltage reference circuit. The second level converter generates the second conversion thermal voltage and converts the level of the first conversion thermal voltage. The buffer outputs and buffers the second conversion thermal voltage.

Description

불휘발성 메모리 장치의 독출/검증 기준전압 공급부{Voltage supply for READ reference Voltage of non volatile memory device}Voltage supply for READ reference voltage of non volatile memory device

본 발명은 불휘발성메모리 장치의 독출/검증 기준전압 공급부에 관한 것이다.The present invention relates to a read / verify reference voltage supply unit of a nonvolatile memory device.

최근 들어 전기적으로 프로그램(program)과 소거(erase)가 가능하고, 일정 주기로 데이터를 재작성해야하는 리프레시(refresh) 기능이 필요 없는 불휘발성 메모리 소자에 대한 수요가 증가하고 있다.Recently, there is an increasing demand for a nonvolatile memory device that can be electrically programmed and erased and that does not require a refresh function to rewrite data at regular intervals.

상기 불휘발성 메모리 소자는 전기적인 프로그램/소거 동작이 가능한 소자로서 얇은 산화막에 인가되는 강한 전기장에 의해 전자가 이동하면서 셀 소자의 문턱전압을 변화시켜 프로그램 및 소거 동작을 수행한다.The nonvolatile memory device is an electric program / eraseable device that performs program and erase operations by changing a threshold voltage of a cell device while electrons are moved by a strong electric field applied to a thin oxide film.

상기 불휘발성 메모리 장치는 통상적으로 데이터가 저장되는 셀들이 매트릭스 형태로 구성된 메모리 셀 어레이, 상기 메모리 셀 어레이의 특정 셀들에 대하여 데이터를 기입하거나 특정 셀에 저장되었던 데이터를 독출하는 페이지 버퍼를 포함한다. 상기 페이지 버퍼는 메모리 셀 어레이에 기록할 데이터를 임시저장하거나, 메모리 셀 어레이로부터 특정 셀의 데이터를 독출하여 임시 저장하는 레지스터, 특 정 비트라인 또는 특정 레지스터의 전압 레벨을 감지하는 감지노드, 상기 특정 비트라인과 감지노드의 접속여부를 제어하는 비트라인 선택부를 포함한다.The nonvolatile memory device typically includes a memory cell array having cells in which data is stored in a matrix form, and a page buffer for writing data to or reading data from specific cells of the memory cell array. . The page buffer may be configured to temporarily store data to be written to a memory cell array or to detect a voltage level of a register, a specific bit line, or a specific register that reads and temporarily stores data of a specific cell from the memory cell array. And a bit line selector for controlling whether the bit line and the sensing node are connected.

이러한 불휘발성 메모리 셀의 프로그램 검증동작 또는 독출동작 동안 비트라인이 하이레벨로 프리차지되고, 특정 메모리 셀의 프로그램 상태에 따라 상기 프리차지된 전압레벨이 변화하는지를 판독하는 동작이 수행된다. 즉, 메모리셀의 문턱전압(Vth)에 기초하여 프로그램 검증 또는 독출동작이 수행된다. During the program verify operation or the read operation of the nonvolatile memory cell, the bit line is precharged to a high level, and an operation of reading whether the precharged voltage level changes according to a program state of a specific memory cell is performed. That is, the program verify or read operation is performed based on the threshold voltage Vth of the memory cell.

한편, 외부 온도 변화에 따른 검증 또는 독출 동작시에 각 셀의 상태가 실제 상태와 다르게 검증 또는 독출 되는 문제점이 알려져 있다. 즉, 상온에서 검증 또는 독출하는 것을 기준으로 할때, 저온에서 검증 또는 독출한 경우의 문턱전압이 더 낮아지고, 고온에서 검증 또는 독출한 한 경우의 문턱전압이 높아지는 것이다. 따라서 온도 변화에 따른 검증 또는 독출/검증 기준 전압을 변화시켜 인가할 필요성이 있다.On the other hand, there is a known problem that the state of each cell is verified or read differently from the actual state at the time of verifying or reading operation according to an external temperature change. That is, based on the verification or reading at room temperature, the threshold voltage when verifying or reading at low temperature is lower, and the threshold voltage when verifying or reading at high temperature is higher. Therefore, there is a need to change and apply the verification or read / verify reference voltage according to the temperature change.

특히, 멀티 레벨셀 프로그램 방식의 경우 문턱 전압의 분포 개수가 많고, 각 분포들 간의 문턱전압의 차이도 아주 작다. 그러므로 온도 변화 등에 의해 멀티 레벨 셀의 문턱전압이 변화되면 프로그램 검증 또는 독출 동작시 에러를 유발할 확률이 더욱 커지는 문제점이 있다. In particular, in the multi-level cell program method, the number of distribution of threshold voltages is large, and the difference in threshold voltages between the distributions is very small. Therefore, if the threshold voltage of the multi-level cell is changed due to temperature change, there is a problem that the probability of causing an error during program verification or read operation becomes larger.

전술한 필요성에 따라 본 발명이 해결하고자 하는 과제는 온도변화에 반비례하여 변화하는 독출/검증 기준전압을 공급하는 독출/검증 기준전압 공급부를 제공하는 것이다. The problem to be solved by the present invention in accordance with the above-mentioned necessity is to provide a read / verify reference voltage supply for supplying a read / verify reference voltage changes in inverse proportion to the temperature change.

전술한 과제를 해결하기 위한 본 발명의 불휘발성 메모리장치의 독출/검증 기준전압 공급부는 밴드갭 기준전압회로에서 전달받은 온도전압의 레벨을 변환시켜 제1 변환 온도 전압을 생성하는 제1 레벨 변환부와, 상기 제1 변환 온도전압의 레벨을 변환하여 제2 변환 온도 전압을 생성하는 제2 레벨 변환부와, 상기 제2 변환 온도 전압을 버퍼링하여 출력하는 버퍼부를 포함하는 것을 특징으로 한다.A read / verify reference voltage supply unit of a nonvolatile memory device of the present invention for solving the above-described problems converts a level of a temperature voltage received from a bandgap reference voltage circuit to generate a first converted temperature voltage. And a second level converter configured to convert the level of the first converted temperature voltage to generate a second converted temperature voltage, and a buffer configured to buffer and output the second converted temperature voltage.

온도를 센싱할수 있는 밴드갭 기준전압회로의 BJT 트랜지스터를 사용하여 안정적인 온도변화에 따른 독출/검증 기준전압 레벨을 발생시킬 수 있을 뿐만 아니라 ,공정변화가 적은 BJT 트랜지스터와 증폭기를 사용하여 공정변화에도 강한 독출/검증 기준전압 레벨을 발생시키고, 면적이 커지는 단점을 보완할 수 있다.By using BJT transistor of bandgap reference voltage circuit that can sense temperature, it can not only generate read / verify reference voltage level according to stable temperature change, but also resist process change by using BJT transistor and amplifier with less process change. It can generate a read / verify reference voltage level and compensate for the disadvantage of larger area.

이하, 첨부된 도면들을 참조하여 본원 발명의 바람직한 실시 예를 상세히 살펴보기로 한다. 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완 전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is not limited to the embodiments disclosed below, but will be implemented in various different forms, only the present embodiments are intended to complete the disclosure of the present invention, the scope of the invention to those skilled in the art It is provided to inform you. Like numbers refer to like elements in the figures.

도 1은 통상적으로 사용되는 온도 보상효과를 갖는 독출/검증 기준전압 공급부를 도시한 회로도이다.1 is a circuit diagram illustrating a read / verify reference voltage supply unit having a temperature compensation effect that is commonly used.

상기 독출/검증 기준전압 공급부(100)는 온도변화와 무관하게 일정한 값을 유지하는 밴드갭 전압에 따라 제1 기준 전압(Vref)을 생성하는 제1 기준전압생성부(110), 상기 밴드갭 전압에 따라 제2 기준전압(V2)을 생성하는 제2 기준전압생성부(120), 상기 제1 기준전압(Vref)을 전달받아 온도 변화에 따라 그 레벨이 변하는 온도전압(V1-Vth)을 생성하는 온도전압 생성부(130), 상기 온도 전압을 전달받아 레벨을 변환 시켜 변환전압(V3)을 생성하는 레벨 변환부(140), 상기 변환 전압(V3)을 전달받아 출력을 보완하는 버퍼부(150), 상기 버퍼부의 출력전압과 상기 제2 기준 전압(V2)을 증폭시켜 독출/검증 기준전압(VREAD or Vver)을 생성하는 증폭부(160)를 포함한다.The read / verify reference voltage supply unit 100 may include a first reference voltage generator 110 generating a first reference voltage Vref according to a bandgap voltage maintaining a constant value regardless of temperature change, and the bandgap voltage. According to the second reference voltage generation unit 120 for generating a second reference voltage (V2), the first reference voltage (Vref) is received to generate a temperature voltage (V1-Vth) of which the level is changed according to the temperature change The temperature voltage generator 130 receives the temperature voltage, converts the level to convert the level, and generates a conversion voltage V3. The buffer unit receives the converted voltage V3 and complements the output. 150, an amplifier 160 generating a read / verify reference voltage VREAD or Vver by amplifying an output voltage of the buffer unit and the second reference voltage V2.

상기 제1 기준전압 생성부(110)는 온도 변화와 무관하게 일정한 값을 유지하는 밴드갭 전압(VBG)을 전달받아 상기 제1 기준전압(V1)을 생성한다. 이를 위해, 상기 밴드갭 전압(VBG)을 비반전 단자(+)로 입력받는 OP 앰프(112), 상기 OP 앰프(112)의 출력단과 접지단 사이에 직렬 접속된 제1 및 제2 가변저항(Ra1, Ra2),제1 저항(R1)을 포함한다. 이때, 상기 제2 가변저항(Ra2)과 제1 저항(R1)의 접속노 드(N1)는 상기 OP 앰프(112)의 반전단자(-)에 접속되고, 상기 제1 가변저항(Ra1) 및 제2 가변저항(Ra2)의 접속노드에서 상기 제1 기준전압(V1)이 출력된다.The first reference voltage generator 110 receives the bandgap voltage VBG, which maintains a constant value regardless of temperature change, to generate the first reference voltage V1. To this end, the OP amplifier 112 which receives the bandgap voltage VBG through the non-inverting terminal (+), the first and second variable resistors connected in series between the output terminal and the ground terminal of the OP amplifier 112 ( Ra1, Ra2) and a first resistor R1. In this case, the connection node N1 of the second variable resistor Ra2 and the first resistor R1 is connected to the inverting terminal (−) of the OP amplifier 112, and the first variable resistor Ra1 and The first reference voltage V1 is output from the connection node of the second variable resistor Ra2.

이때, 상기 제1 기준전압(V1)은 수학식 1 에 의해 결정된다.In this case, the first reference voltage V1 is determined by Equation 1.

Figure 112008035624417-PAT00001
Figure 112008035624417-PAT00001

상기 제2 기준전압 생성부(120)는 온도 변화와 무관하게 일정한 값을 유지하는 밴드갭 전압(VBG)을 전달받아 상기 제2 기준전압(V2)을 생성한다. 이를 위해, 상기 밴드갭 전압(VBG)을 비반전 단자(+)로 입력받는 OP 앰프(122), 상기 OP 앰프(122)의 출력단과 접지단 사이에 직렬 접속된 제2 저항(R2), 제1 및 제2 가변저항(Rb1, Rb2)을 포함한다. 이때, 상기 제1 가변저항(Rb1)과 제2 저항(R2)의 접속노드(N2)는 상기 OP 앰프(122)의 반전단자(-)에 접속되고, 상기 제1 가변저항(Rb1) 및 제2 가변저항(Rb2)의 접속노드에서 상기 제2 기준전압(V2)이 출력된다.The second reference voltage generator 120 receives the bandgap voltage VBG that maintains a constant value regardless of temperature change, and generates the second reference voltage V2. To this end, the OP amplifier 122 receiving the bandgap voltage VBG through the non-inverting terminal +, the second resistor R2 connected in series between the output terminal and the ground terminal of the OP amplifier 122, and And first and second variable resistors Rb1 and Rb2. In this case, the connection node N2 of the first variable resistor Rb1 and the second resistor R2 is connected to the inverting terminal (−) of the OP amplifier 122, and the first variable resistor Rb1 and the first variable resistor Rb1 and the second resistor R2 are connected to the inverting terminal (−) of the OP amplifier 122. The second reference voltage V2 is output from the connection node of the second variable resistor Rb2.

이때, 상기 제2 기준전압(V2)은 수학식 2 에 의해 결정된다.In this case, the second reference voltage V2 is determined by Equation 2.

Figure 112008035624417-PAT00002
Figure 112008035624417-PAT00002

한편, 상기 가변저항들의 조절에 따라 제1 기준전압(V1)과 제2 기준전압(V2)은 밴드갭 전압과 동일한 값을 가질 수도 있다.Meanwhile, the first reference voltage V1 and the second reference voltage V2 may have the same value as the band gap voltage according to the adjustment of the variable resistors.

상기 온도 전압 생성부(130)는 상기 제1 기준전압(V1)을 온도 변화에 따라 변하는 문턱전압(Vth) 성분이 포함되도록 변환시킨다. 이를 위해 상기 제1 기준전압(V1)을 게이트로 받고 소스와 전원전압(Vcc)단자가 접속된 PMOS트랜지스터(P130), 상기 PMOS트랜지스터(P130)의 드레인단과 접지단자(GND) 사이에 접속된 제3 저항(R3)을 포함한다. 상기 제1 기준전압(V1)이 PMOS 트랜지스터(P130)의 게이트에 인가됨에 따라 기준전압에서 문턱전압(Vth) 만큼 감소된 전압(V1-Vth)이 상기 PMOS 트랜지스터(P130)와 제3 저항(R3)의 접속노드(N3)에서 출력된다. 상기 PMOS트랜지스터(P130)의 문턱전압(Vth)은 온도 증가에 반비례하여 변한다. 따라서 상기 접속노드(N3)에서 출력되는 온도 전압(V1-Vth)은 온도 증가에 비례하여 변하게 된다.The temperature voltage generator 130 converts the first reference voltage V1 to include a threshold voltage Vth component that changes according to a temperature change. To this end, a PMOS transistor (P130) connected to the first reference voltage (V1) as a gate and a source and a power supply voltage (Vcc) terminal are connected, and a drain terminal connected to a ground terminal (GND) of the PMOS transistor (P130). 3 resistor (R3). As the first reference voltage V1 is applied to the gate of the PMOS transistor P130, the voltages V1 -Vth reduced by the threshold voltage Vth from the reference voltage are the PMOS transistor P130 and the third resistor R3. Output from the connection node N3. The threshold voltage Vth of the PMOS transistor P130 changes in inverse proportion to an increase in temperature. Therefore, the temperature voltages V1-Vth output from the connection node N3 change in proportion to the temperature increase.

즉, 온도가 증가하면 상기 온도 전압(V1-Vth)은 증가하고, 온도가 감소하면 상기 온도 전압(V1-Vth)은 감소한다.That is, as the temperature increases, the temperature voltage V1-Vth increases, and when the temperature decreases, the temperature voltage V1-Vth decreases.

상기 레벨변환부(140)는 상기 온도전압(V1-Vth)을 전달받아 그 레벨을 변환시켜 변환 전압(V3)을 생성한다. 상기 레벨 변환부(140)는 상기 온도전압(V1-Vth)을 비반전 단자로 입력받는 OP 앰프(142), 상기 OP 앰프(142)의 출력단과 접지단 사이에 직렬 접속된 제4 저항(R4), 제1 및 제2 가변저항(Rc1, Rc2)을 포함한다. 상기 제4 저항(R6)과 제1 가변저항(Rc1)의 접속노드(N4)는 상기 OP 앰프(142)의 반전단자(-)에 접속된다. 상기 제1 가변저항(Rc1)과 제2 가변저항(Rc2)의 접속노드에서 변환전압(V3)이 출력되고, 상기 변환전압(V3)은 수학식 3에 의해 결정된다. The level converter 140 receives the temperature voltages V1-Vth and converts the levels to generate the converted voltage V3. The level converting unit 140 includes an OP amplifier 142 that receives the temperature voltage V1-Vth as a non-inverting terminal, and a fourth resistor R4 connected in series between an output terminal of the OP amplifier 142 and a ground terminal. ) And first and second variable resistors Rc1 and Rc2. The connection node N4 of the fourth resistor R6 and the first variable resistor Rc1 is connected to the inverting terminal (−) of the OP amplifier 142. The conversion voltage V3 is output from the connection node of the first variable resistor Rc1 and the second variable resistor Rc2, and the conversion voltage V3 is determined by Equation 3 below.

Figure 112008035624417-PAT00003
Figure 112008035624417-PAT00003

상기 버퍼부(150)는 상기 변환전압(V3)을 전달받아 버퍼링한다. 상기 버퍼부(150)는 상기 변환전압(V3)을 비반전 단자(+)로 입력받는 OP 앰프(152)를 포함하고, 상기 OP 앰프(152)의 출력단은 상기 OP 앰프(152)의 반전단자(-)에 접속된다.The buffer unit 150 receives the converted voltage V3 and buffers the converted voltage. The buffer unit 150 includes an OP amplifier 152 for receiving the converted voltage V3 to a non-inverting terminal (+), and an output terminal of the OP amplifier 152 is an inverting terminal of the OP amplifier 152. Is connected to (-).

상기 증폭부(160)는 상기 버퍼부의 출력전압(V3)과 상기 제2 기준전압(V2)을 조합하여 독출/검증 기준전압(Vread or Vver)을 출력한다. 상기 제2 기준전압(V2)을 비반전 단자(+)로 입력받고, 상기 출력전압(V3)을 제5 저항(R5)을 통해 반전단자(-)로 입력받는 OP 앰프(162)를 포함한다. 또한 상기 OP 앰프(162)의 출력단과 상기 반전단자(-)를 접속시키는 피드백 저항(R6)을 포함한다.The amplifier 160 outputs the read / verify reference voltage Vread or Vver by combining the output voltage V3 and the second reference voltage V2 of the buffer unit. And an OP amplifier 162 receiving the second reference voltage V2 through the non-inverting terminal + and the output voltage V3 through the fifth resistor R5 through the inverting terminal (−). . It also includes a feedback resistor (R6) for connecting the output terminal of the OP amplifier 162 and the inverting terminal (-).

상기 증폭부(160)의 구성에 따라 상기 독출/검증 기준전압(Vread or Vver)의 값은 수학식 4 에 의해 결정된다.According to the configuration of the amplifier 160, the value of the read / verify reference voltage Vread or Vver is determined by Equation 4.

Figure 112008035624417-PAT00004
Figure 112008035624417-PAT00004

상기 제1 기준전압(V1)과 제2 기준전압(V2) 성분은 온도변화와 무관하게 일 정한 값을 유지하지만, 상기 문턱전압(Vth) 성분은 온도 증가에 반비례하여 증가하는바, 상기 독출/검증 기준전압(Vread or Vver)은 온도 증가시에 감소하고, 온도 감소시에 증가하게 된다. The first reference voltage (V1) and the second reference voltage (V2) components maintain a constant value regardless of temperature change, but the threshold voltage (Vth) component increases in inverse proportion to the increase in temperature, the read / The verification reference voltage (Vread or Vver) decreases with increasing temperature and increases with decreasing temperature.

이처럼 상기 독출/검증 기준전압 공급부(100)는 문턱전압(Vth)의 온도변화를 이용하여 온도 보상 효과를 갖게 된다. 다만, 종래의 독출/검증 기준전압 공급부(100)는 온도전압 생성을 위하여 MOS 트랜지스터를 사용하고 있으나, MOS 트랜지스터의 문턱전압의 경우 공정의 변화에 따른 변화정도가 커서 안정적인 독출/검증 기준전압(Vread or Vver)을 공급하는데 문제가 된다.As such, the read / verify reference voltage supply unit 100 has a temperature compensation effect by using the temperature change of the threshold voltage Vth. However, the conventional read / verify reference voltage supply unit 100 uses a MOS transistor to generate a temperature voltage, but the threshold voltage of the MOS transistor has a large change according to a process change, and thus a stable read / verify reference voltage (Vread). or Vver).

도 2는 본원 발명의 일 실시예에 따른 온도 보상효과를 갖는 독출/검증 기준전압 공급부를 나타낸 회로도이다.2 is a circuit diagram illustrating a read / verify reference voltage supply unit having a temperature compensation effect according to an embodiment of the present invention.

상기 독출/검증 기준 전압 공급부(200)는 밴드갭 레퍼런스 회로에서 전달받은 온도전압(Vtemp)의 레벨을 변환시키는 제1 레벨 변환부(210), 상기 제1 레벨 변환부의 출력 전압의 레벨을 변환시키는 제2 레벨 변환부(220), 상기 제2 레벨 변환부(220)의 출력을 버퍼링하여 독출/검증 기준전압(Vread or Vver)을 생성하는 버퍼부(230)를 포함한다. The read / verify reference voltage supply unit 200 may convert a level of the temperature voltage Vtemp received from the bandgap reference circuit into a first level converter 210 and a level of the output voltage of the first level converter. A second level converter 220 and a buffer unit 230 for buffering the output of the second level converter 220 to generate a read / verify reference voltage (Vread or Vver).

상기 제1 레벨 변환부(210)는 상기 밴드갭 레퍼런스 회로에서 전달받은 온도전압(Vtemp)의 레벨을 변환시킨다. 상기 온도 전압의 특성에 대해서는 추후 살펴보기로 하고, 상기 제1 레벨 변환부(210)의 상세 구성을 먼저 살펴보기로 한다.The first level converter 210 converts the level of the temperature voltage Vtemp received from the bandgap reference circuit. The characteristics of the temperature voltage will be described later, and the detailed configuration of the first level converter 210 will be described first.

상기 제1 레벨 변환부(210)는 상기 온도전압(Vtemp)을 비반전단자(+)로 입력 받는 OP 앰프(212), 상기 OP 앰프(212)의 출력단과 접지단 사이에 직렬 접속된 제1 및 제2 가변저항(Ra1, Ra2)과 제1 저항(R1)을 포함한다. 이때, 상기 제2 가변저항(Ra2)과 제1 저항(R1)의 접속노드(N1)는 상기 OP 앰프(212)의 반전단자(-)에 접속된다. 또한, 상기 제1 가변저항(Ra1)과 제2 가변저항(Ra2)의 접속노드에서 레벨 변환된 온도전압(Vtemp)이 출력된다. 이를 제1 변환 온도전압(V1)이라 한다.The first level converter 210 includes an OP amplifier 212 that receives the temperature voltage Vtemp as a non-inverting terminal (+), and a first connected in series between an output terminal of the OP amplifier 212 and a ground terminal. And second variable resistors Ra1 and Ra2 and a first resistor R1. In this case, the connection node N1 of the second variable resistor Ra2 and the first resistor R1 is connected to the inverting terminal (−) of the OP amplifier 212. In addition, the temperature voltage Vtemp level-converted by the connection node of the first variable resistor Ra1 and the second variable resistor Ra2 is output. This is called a first conversion temperature voltage V1.

상기 제1 변환 온도 전압(V1)은 다음 수학식에 의하여 결정된다.The first conversion temperature voltage V1 is determined by the following equation.

Figure 112008035624417-PAT00005
Figure 112008035624417-PAT00005

이제 상기 온도 전압(Vtemp)에 대하여 살펴보기로 한다.Now, the temperature voltage Vtemp will be described.

도 3은 본원 발명에 적용되는 밴드갭 레퍼런스회로를 도시한 회로도이다.3 is a circuit diagram illustrating a bandgap reference circuit applied to the present invention.

상기 밴드갭 레퍼런스회로(300)는 베이스와 컬렉터가 다이오드 접속되고 에미터가 접지된 제1 BJT 트랜지스터(Q1), 마찬가지로 베이스와 컬렉터가 다이오드 접속되고 에미터가 접지된 제2 BJT 트랜지스터(Q2), 출력단(VBG)과 상기 제1 BJT 트랜지스터(Q1)의 컬렉터 사이에 접속된 제1 저항(R1), 출력단(VBG)과 상기 제2 BJT 트랜지스터(Q2)의 컬렉터 사이에 직렬 접속된 제2 및 제3 저항(R2, R3), 제1 BJT 트랜지스터(Q1)와 제1 저항(R1)의 접속노드(N1)에 인가되는 제1 전압(Va)을 비 반전단자(+)로 입력받고, 상기 제2 저항(R2)과 제3 저항(R3)의 접속노드(N2)에 인가되는 제2 전압(Vb)을 반전단자(-)로 입력받아 출력전압(VBG)을 출력하는 OP 앰프(310)를 포함한다.The bandgap reference circuit 300 may include a first BJT transistor Q1 having a diode connected to a base and a collector and a emitter grounded, a second BJT transistor Q2 having a diode connected to a base and a collector and a grounded emitter, A first resistor R1 connected between an output terminal VBG and a collector of the first BJT transistor Q1, and a second and a second connected in series between the output terminal VBG and the collector of the second BJT transistor Q2. The first voltage Va applied to the third resistors R2 and R3, the first BJT transistor Q1, and the connection node N1 of the first resistor R1 is input as a non-inverting terminal (+), and the first voltage Va The OP amplifier 310 which receives the second voltage Vb applied to the connection node N2 of the second resistor R2 and the third resistor R3 through the inverting terminal (-) and outputs the output voltage VBG. Include.

상기 출력전압(VBG)은 절대 온도의 변화에 비례하는 성분(PTAT, propotional to absolute temperature)과 절대 온도의 변화에 반비례하는 성분(CTAT, complementary to absolute temperature)을 모두 포함함으로써 온도 변화에 민감하지 않은 전압이 된다.The output voltage VBG is not sensitive to temperature changes by including both a component proportional to the change in absolute temperature (PTAT) and a component inversely proportional to the change in absolute temperature (CTAT). It becomes a voltage.

상기 출력전압(Vout)의 값은 수학식 6과 같다.The value of the output voltage Vout is expressed by Equation 6.

Figure 112008035624417-PAT00006
Figure 112008035624417-PAT00006

상기 수학식 6에서, VBE1은 상기 제1 BJT 트랜지스터(Q1)에서 강하되는 전압이고, VBE2는 상기 제2 BJT 트랜지스터(Q2)에서 강하되는 전압이다. 또한, 상기 VBE2는 본원 발명에 적용되는 온도 전압(Vtemp)이기도 하다.In Equation 6, V BE1 is a voltage dropped in the first BJT transistor Q1, and V BE2 is a voltage dropped in the second BJT transistor Q2. In addition, V BE2 is also a temperature voltage (Vtemp) applied to the present invention.

이때, 상기 제2 및 제3 저항을 흘러가는 제2 전류(I2)의 값은 수학식 7과 같다.In this case, the value of the second current I2 flowing through the second and third resistors is expressed by Equation 7 below.

Figure 112008035624417-PAT00007
Figure 112008035624417-PAT00007

한편, 상기 ΔVBE는 수학식 8과 같다.Meanwhile, ΔVBE is expressed by Equation 8.

Figure 112008035624417-PAT00008
Figure 112008035624417-PAT00008

이때 상기 VT는 온도 전압(thermal voltage), K는 볼츠만 상수(Boltzmann's constant), T는 절대 온도, q는 전하량을 나타낸다. 또, N은 상기 제1 BJT 트랜지스터(Q1)와, 제2 BJT 트랜지스터(Q2)의 면적비를 나타낸다.In this case, V T denotes a thermal voltage, K denotes Boltzmann's constant, T denotes an absolute temperature, and q denotes an amount of charge. N represents an area ratio of the first BJT transistor Q1 and the second BJT transistor Q2.

상기 수학식 6 내지 8에 따라 상기 수학식 6은 수학식 9로 정리된다.According to Equations 6 to 8, Equation 6 is summarized as Equation 9.

Figure 112008035624417-PAT00009
Figure 112008035624417-PAT00009

이때, 상기 VT가 포함된 항은 절대 온도의 변화에 비례하는 성분(PTAT)에 해당하며, VBE1이 포함된 항은 절대 온도의 변화에 반비례하는 성분(CTAT)에 해당하는바, 상기 출력 전압(Vout)은 온도 변화에 민감하지 않은 전압이 된다.In this case, the term containing V T corresponds to a component (PTAT) proportional to the change in absolute temperature, and the term including V BE1 corresponds to a component (CTAT) inversely proportional to the change in absolute temperature. The voltage Vout becomes a voltage that is not sensitive to temperature changes.

이와 같이 밴드갭 레퍼런스 회로는 온도 변화에 민감하지 않은 전압을 출력한다. 다만, 본원 발명에서는 밴드갭 레퍼런스 회로의 특정 노드에 인가되는 온도전압을 이용하고자 한다. 즉, 상기 제3 저항(R3)과 제2 BJT 트랜지스터(Q2)의 접속노드사이에서 출력되는 온도전압을 이용하고자 한다. 이는 BJT 트랜지스터(Q2)의 문턱전압과 같다고 할 수 있다. 이와 같이 BJT 트랜지스터의 문턱전압을 온도전압으로 사용하므로, MOS 트랜지스터와 비교하여 훨씬 안정된 문턱전압을 공급할 수 있다. 한편, 상기 온도전압(Vtemp)는 BJT 트랜지스터의 문턱전압과 같으므로, 온도 증가시에 감소하고, 온도 감소시에 증가하는 반비례 관계를 갖는다.As such, the bandgap reference circuit outputs a voltage that is not sensitive to temperature changes. However, the present invention intends to use the temperature voltage applied to a specific node of the bandgap reference circuit. That is, the temperature voltage output between the third resistor R3 and the connection node of the second BJT transistor Q2 is used. This can be said to be equal to the threshold voltage of the BJT transistor Q2. As such, since the threshold voltage of the BJT transistor is used as the temperature voltage, a much more stable threshold voltage can be supplied compared with the MOS transistor. On the other hand, since the temperature voltage Vtemp is the same as the threshold voltage of the BJT transistor, the temperature voltage Vtemp decreases when the temperature increases and has an inverse relationship that increases when the temperature decreases.

다시 도 2를 참조하면, 상기 제1 레벨 변환부(210)는 밴드갭 레퍼런스회로(300)에서 전달받은 온도전압의 레벨을 변환시켜 제1 변환 온도전압(V1)을 출력한다.Referring back to FIG. 2, the first level converter 210 converts the level of the temperature voltage received from the bandgap reference circuit 300 to output the first converted temperature voltage V1.

상기 제2 레벨변환부(220)는 제1 변환 온도전압(V1)을 비반전단자(+)로 입력받는 OP 앰프(222), 상기 OP 앰프(222)의 출력단과 접지단 사이에 직렬 접속된 제2 저항(R2), 제3 및 제4 가변저항(Rb1, Rb2)을 포함한다. 이때, 상기 제2 저항(R2)과 제3 가변저항(Rb1)의 접속노드(N2)는 상기 OP 앰프(222)의 반전단자(-)에 접속된 다. 또한, 상기 제3 가변저항(Rb1)과 제4 가변저항(Rb2)의 접속노드에서 레벨 변환된 전압(V2)이 출력된다. 이를 제2 변환 온도전압(V2)이라 한다.The second level converting unit 220 is connected to the OP amplifier 222 for receiving the first conversion temperature voltage V1 as the non-inverting terminal (+), and is connected in series between the output terminal and the ground terminal of the OP amplifier 222. The second resistor R2 and the third and fourth variable resistors Rb1 and Rb2 are included. In this case, the connection node N2 of the second resistor R2 and the third variable resistor Rb1 is connected to the inverting terminal (−) of the OP amplifier 222. In addition, the voltage V2 level converted by the connection node of the third variable resistor Rb1 and the fourth variable resistor Rb2 is output. This is called the second conversion temperature voltage V2.

상기 제2 변환 온도 전압(V2)은 다음 수학식에 의하여 결정된다.The second conversion temperature voltage V2 is determined by the following equation.

Figure 112008035624417-PAT00010
Figure 112008035624417-PAT00010

상기 버퍼부(230)는 상기 제2 변환 온도 전압(V2)을 전달받아 버퍼링한다. 상기 버퍼부(230)는 상기 제2 변환 온도 전압(V2)을 비반전 단자(+)로 입력받는 OP 앰프(232)를 포함하고, 상기 OP 앰프(232)의 출력단은 상기 OP 앰프(232)의 반전단자(-)에 접속된다. 상기 버퍼부(230)의 출력전압이 상기 독출/검증 기준 전압(VREAD) 또는 검증 기준 전압(Vver)으로 사용된다. 불휘발성 메모리 장치에 있어서, 독출 동작과 검증 동작은 거의 동일한 원리에 따라 수행되므로, 상기 독출/검증 기준 전압 공급부(200)의 출력전압이 검증 동작에 충분히 사용될 수 있다.The buffer unit 230 receives and buffers the second conversion temperature voltage V2. The buffer unit 230 includes an OP amplifier 232 for receiving the second conversion temperature voltage V2 into a non-inverting terminal (+), and an output terminal of the OP amplifier 232 is the OP amplifier 232. It is connected to the inverting terminal (-) of. The output voltage of the buffer unit 230 is used as the read / verify reference voltage VREAD or the verify reference voltage Vver. In the nonvolatile memory device, since the read operation and the verify operation are performed according to almost the same principle, the output voltage of the read / verify reference voltage supply unit 200 may be sufficiently used for the verify operation.

온도 변화에 따른 독출/검증 기준전압의 변화에 대하여 더 자세히 설명하면, 저온에서는 실제로 인가되는 독출/검증 기준전압보다 낮은 독출/검증 기준전압이 인가된 것과 같은 현상이 나타난다. 그러나 상기 독출/검증 기준전압 공급부는 온도증가에 반비례하여 변하는 독출/검증 기준전압이 인가되는바, 저온에서 실제 인가되는 독출/검증 기준전압보다 높은 독출/검증 기준전압을 인가하여, 상온에서의 독출/검증 기준전압보다 낮은 독출/검증 기준전압이 인가된 것과 같은 현상을 방지할 수 있다.The change in the read / verify reference voltage according to the temperature change will be described in more detail. At low temperatures, the same phenomenon occurs as the read / verify reference voltage lower than the actually applied read / verify reference voltage. However, since the read / verify reference voltage supply unit is applied with a read / verify reference voltage that is changed in inverse proportion to an increase in temperature, the read / verify reference voltage is applied at a low temperature, thereby applying a read / verify reference voltage that is higher than the actual read / verify reference voltage. It is possible to prevent such a phenomenon that a read / verify reference voltage lower than the / verification reference voltage is applied.

한편, 고온에서는 실제로 인가되는 독출/검증 기준전압보다 높은 독출/검증 기준전압이 인가된 것과 같은 현상이 나타난다. 그러나 상기 독출/검증 기준전압 공급부는 온도증가에 반비례하여 변하는 독출/검증 기준전압이 인가되는바, 고온에서 실제 인가되는 독출/검증 기준전압보다 낮은 독출/검증 기준전압을 인가하여, 상온에서의 독출/검증 기준전압보다 높은 독출/검증 기준전압이 인가된 것과 같은 현상을 방지할 수 있다. On the other hand, at a high temperature, a phenomenon in which a read / verify reference voltage higher than a read / verify reference voltage actually applied is applied. However, since the read / verify reference voltage supply unit is applied with a read / verify reference voltage which is changed in inverse proportion to the temperature increase, the read / verify reference voltage is applied at a lower temperature than the read / verify reference voltage that is actually applied at a high temperature. It is possible to prevent such a phenomenon that a read / verification reference voltage higher than the verification / verification reference voltage is applied.

한편, 상기 버퍼부(230)에 출력되는 전압은 실질적으로 상기 수학식 10의 값을 갖게 된다. 따라서 저온에서는 실제 인가되는 독출/검증 기준전압보다 높은 독출/검증 기준전압을 인가하여, 상온에서의 독출/검증 기준전압보다 낮은 독출/검증 기준전압이 인가된 것과 같은 현상을 방지할 수 있다. 또한 고온에서는 실제 인가되는 독출/검증 기준전압보다 낮은 독출/검증 기준전압을 인가하여, 상온에서의 독출/검증 기준전압보다 높은 독출/검증 기준전압이 인가된 것과 같은 현상을 방지할 수 있다. On the other hand, the voltage output to the buffer unit 230 has a value of the equation (10). Therefore, at a low temperature, a read / verify reference voltage higher than an actually applied read / verify reference voltage may be applied, thereby preventing a phenomenon such as applying a read / verify reference voltage lower than a read / verify reference voltage at room temperature. In addition, at a high temperature, a read / verify reference voltage lower than an actually applied read / verify reference voltage may be applied, thereby preventing a phenomenon such as applying a read / verify reference voltage higher than a read / verify reference voltage at room temperature.

이처럼 상기 독출/검증 기준전압 공급부(200)는 온도센서 역할을 하는 BJT 트랜지스터의 문턱전압을 전달받아 온도보상효과를 갖게 된다. 따라서 독출 동작시 외부온도의 변화에 따른 상태 변화를 최소화할 수 있고, 면적이 커지는 단점을 보 완하며, 문턱전압에 의해 발생 되는 오류를 개선할 수 있다.As such, the read / verify reference voltage supply unit 200 receives a threshold voltage of a BJT transistor serving as a temperature sensor to have a temperature compensation effect. Therefore, it is possible to minimize the state change caused by the change of the external temperature during the read operation, to compensate for the disadvantage that the area is increased, and to improve the error caused by the threshold voltage.

도 1은 통상적으로 사용되는 온도 보상효과를 갖는 독출/검증 기준전압 공급부를 도시한 회로도이다.1 is a circuit diagram illustrating a read / verify reference voltage supply unit having a temperature compensation effect that is commonly used.

도 2는 본원 발명의 일 실시예에 따른 온도 보상효과를 갖는 독출/검증 기준전압 공급부를 나타낸 회로도이다.2 is a circuit diagram illustrating a read / verify reference voltage supply unit having a temperature compensation effect according to an embodiment of the present invention.

도 3은 본원 발명에 적용되는 밴드갭 레퍼런스회로를 도시한 회로도이다.3 is a circuit diagram illustrating a bandgap reference circuit applied to the present invention.

<도면의 주요 부분에 대한 설명>Description of the main parts of the drawing

200: 독출/검증 기준전압공급부200: read / verification reference voltage supply unit

210: 제1 레벨 변환부 210: first level converter

220: 제2 레벨 변환부220: second level converter

230: 버퍼부230: buffer portion

Claims (11)

밴드갭 기준전압회로에서 전달받은 온도전압의 레벨을 변환시켜 제1 변환 온도 전압을 생성하는 제1 레벨 변환부와,A first level converter configured to convert the level of the temperature voltage received from the bandgap reference voltage circuit to generate a first converted temperature voltage; 상기 제1 변환 온도전압의 레벨을 변환하여 제2 변환 온도 전압을 생성하는 제2 레벨 변환부와,A second level converter configured to convert a level of the first converted temperature voltage to generate a second converted temperature voltage; 상기 제2 변환 온도 전압을 버퍼링하여 출력하는 버퍼부를 포함하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.A read / verify reference voltage supply unit of a nonvolatile memory device including a buffer unit configured to buffer and output the second converted temperature voltage. 제1항에 있어서, 상기 온도전압은 상기 밴드갭 기준회로에 포함된 BJT 트랜지스터의 문턱전압인 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.The read / verify reference voltage supply unit of claim 1, wherein the temperature voltage is a threshold voltage of a BJT transistor included in the bandgap reference circuit. 제1항에 있어서, 상기 온도전압은 온도 증가시 감소하고, 온도 감소시 증가하는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.The read / verify reference voltage supply unit of claim 1, wherein the temperature voltage decreases when the temperature increases and increases when the temperature decreases. 제1항에 있어서, 상기 제1 레벨 변환부는,The method of claim 1, wherein the first level converter, 상기 온도전압을 비반전단자로 입력받는 제1 OP 앰프와,A first OP amplifier configured to receive the temperature voltage as a non-inverting terminal; 상기 제1 OP 앰프의 출력단과 접지 사이에 직렬 접속된 제1 저항, 제1 가변저항 및 제2 가변저항을 포함하고,A first resistor, a first variable resistor, and a second variable resistor connected in series between an output terminal of the first OP amplifier and a ground; 상기 제2 가변저항 및 제1 저항의 접속 노드는 상기 제1 OP 앰프의 반전단자에 접속되는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.And a connection node of the second variable resistor and the first resistor is connected to an inverting terminal of the first OP amplifier. 제4항에 있어서, 상기 제1 레벨 변환부는 상기 제1 가변저항 및 제2 가변저항의 접속 노드에서 상기 제1 변환 온도 전압을 출력시키는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.The read / verify reference voltage supply unit of claim 4, wherein the first level converter outputs the first converted temperature voltage at a connection node of the first variable resistor and the second variable resistor. . 제1항에 있어서, 상기 제2 레벨 변환부는 상기 제1 변환 온도전압을 비반전단자로 입력받는 제2 OP 앰프와,The display apparatus of claim 1, wherein the second level converter comprises: a second OP amplifier configured to receive the first converted temperature voltage as a non-inverting terminal; 상기 제1 OP 앰프의 출력단과 접지 사이에 직렬 접속된 제2 저항, 제3 가변저항 및 제4 가변저항을 포함하고,A second resistor, a third variable resistor, and a fourth variable resistor connected in series between an output terminal of the first OP amplifier and a ground; 상기 제3 가변저항 및 제2 저항의 접속 노드는 상기 제2 OP 앰프의 반전단자에 접속되는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.And the connection node of the third variable resistor and the second resistor is connected to an inverting terminal of the second OP amplifier. 제6항에 있어서, 상기 제2 레벨변환부는 상기 제2 OP 앰프의 제3 가변저항및 제4 가변저항의 접속노드에서 상기 제2 변환 온도전압을 출력시키는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.The nonvolatile memory device of claim 6, wherein the second level converter outputs the second conversion temperature voltage at a connection node of a third variable resistor and a fourth variable resistor of the second OP amplifier. Verification reference voltage supply. 제1항에 있어서, 상기 버퍼부는 상기 제2 변혼 온도전압을 비반전 단자로 입력받는 제3 OP 앰프와,The display device of claim 1, wherein the buffer unit comprises: a third OP amplifier configured to receive the second variable temperature voltage to a non-inverting terminal; 상기 제3 OP 앰프의 출력단이 상기 제3 OP 앰프의 반전단자에 접속되는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.The read / verify reference voltage supply of the nonvolatile memory device, characterized in that the output terminal of the third OP amplifier is connected to the inverting terminal of the third OP amplifier. 제1항에 있어서, 상기 버퍼부는 온도 증가에 반비례하여 변하는 독출/검증 기준전압을 출력하는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부.The read / verify reference voltage supply unit of claim 1, wherein the buffer unit outputs a read / verify reference voltage which is changed in inverse proportion to an increase in temperature. 제1항 또는 제4항에 있어서, 상기 제1 레벨 변환부는 온도 증가에 반비례하여 변하는 제1 변환 온도 전압을 출력하는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부. The read / verify reference voltage supply unit of claim 1 or 4, wherein the first level converting unit outputs a first converting temperature voltage which is changed in inverse proportion to a temperature increase. 제1항 또는 제6항에 있어서, 상기 제2 레벨 변환부는 온도 증가에 반비례하여 변하는 제2 변환 온도 전압을 출력하는 것을 특징으로 하는 불휘발성 메모리장치의 독출/검증 기준전압 공급부. The read / verify reference voltage supply unit of claim 1 or 6, wherein the second level converter outputs a second converted temperature voltage which is changed in inverse proportion to a temperature increase.
KR1020080046616A 2008-05-20 2008-05-20 Voltage supply for read reference voltage of non volatile memory device KR20090120686A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080046616A KR20090120686A (en) 2008-05-20 2008-05-20 Voltage supply for read reference voltage of non volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080046616A KR20090120686A (en) 2008-05-20 2008-05-20 Voltage supply for read reference voltage of non volatile memory device

Publications (1)

Publication Number Publication Date
KR20090120686A true KR20090120686A (en) 2009-11-25

Family

ID=41603888

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080046616A KR20090120686A (en) 2008-05-20 2008-05-20 Voltage supply for read reference voltage of non volatile memory device

Country Status (1)

Country Link
KR (1) KR20090120686A (en)

Similar Documents

Publication Publication Date Title
KR100927782B1 (en) Voltage supply for reading/verifying reference voltage of non volatile memory device
JP3648304B2 (en) Nonvolatile semiconductor memory device
US7978556B2 (en) On-chip temperature sensor
US7269092B1 (en) Circuitry and device for generating and adjusting selected word line voltage
US6396739B2 (en) Reference voltage generator using flash memory cells
TWI532047B (en) Bias generator for flash memory and control method thereof
JP3688899B2 (en) Semiconductor integrated circuit device
US6026023A (en) Non-volatile semiconductor memory
US7236409B2 (en) Semiconductor memory device provided with constant-current circuit having current trimming function
KR100816214B1 (en) Voltage generator of a flash memory device
ITRM20060652A1 (en) TEMPERATURE COMPENSATION OF MEMORY SIGNALS USING DIGITAL SIGNALS
KR101604865B1 (en) Semiconductor memory device
KR101256911B1 (en) Voltage generation circuit
JP4493169B2 (en) Nonvolatile semiconductor memory device
JP5882397B2 (en) Negative reference voltage generation circuit and negative reference voltage generation system
CN109785875B (en) Flash memory reading circuit with temperature compensation
US7518930B2 (en) Method for generating and adjusting selected word line voltage
CN112596596A (en) Integrated circuit, memory device and method for managing bit line voltage generating circuit
KR101053700B1 (en) Voltage generation circuit and nonvolatile memory device having same
US20230268011A1 (en) Piecewise linear and trimmable temperature sensor
CN104934068A (en) Word line voltage generating circuit for reading operation of NAND type flash memory
US6795343B2 (en) Band-gap voltage reference
KR20090120686A (en) Voltage supply for read reference voltage of non volatile memory device
CN109841256B (en) Flash memory reference circuit
JP2001109530A (en) Constant-voltage generating circuit, nonvolatile memory, and semiconductor integrated circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination