KR20090112304A - 표시장치 - Google Patents

표시장치 Download PDF

Info

Publication number
KR20090112304A
KR20090112304A KR1020080038113A KR20080038113A KR20090112304A KR 20090112304 A KR20090112304 A KR 20090112304A KR 1020080038113 A KR1020080038113 A KR 1020080038113A KR 20080038113 A KR20080038113 A KR 20080038113A KR 20090112304 A KR20090112304 A KR 20090112304A
Authority
KR
South Korea
Prior art keywords
gate
data
memory
lines
signals
Prior art date
Application number
KR1020080038113A
Other languages
English (en)
Other versions
KR101510385B1 (ko
Inventor
홍광표
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR20080038113A priority Critical patent/KR101510385B1/ko
Publication of KR20090112304A publication Critical patent/KR20090112304A/ko
Application granted granted Critical
Publication of KR101510385B1 publication Critical patent/KR101510385B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

표시장치가 개시되어 있다. 표시장치는 제 1 방향으로 연장되는 다수 개의 제 1 게이트 배선들; 제 1 방향으로 상기 제 1 게이트 배선들과 나란히 연장되며, 제 1 게이트 배선들과 교대로 배치되는 다수 개의 제 2 게이트 배선들; 제 1 및 제 2 게이트 배선들에 교차하며, 제 2 방향으로 연장되는 다수 개의 데이터 배선들; 및 제 1 게이트 배선들에 순차적으로 제 1 게이트 신호들을 인가하면서, 제 2 게이트 배선들에 역 순차적으로 제 2 게이트 신호들을 인가하는 제어부를 포함한다.
액정, 표시장치, 메모리, 데이터 분배기, 데이터 선택기, 화질

Description

표시장치{DISPLAY DEVICE}
실시예는 표시장치에 관한 것이다.
정보처리 기술이 발달함에 따라서, LCD, PDP 및 AMOLED 등의 평판표시장치들이 널리 사용되고 있다.
이러한 평판표시장치들은 내부에 다수 개의 배선들을 포함할 수 있다. 이때, 이러한 배선들에 영상을 표시하기 위한 신호들이 인가되는 순서 등에 의해서, 화질이 달라질 수 있다.
실시예는 화질이 보다 향상된 표시장치를 제공하고자 한다.
실시예에 따른 표시장치는 제 1 방향으로 연장되는 다수 개의 제 1 게이트 배선들; 상기 제 1 방향으로 상기 제 1 게이트 배선들과 나란히 연장되며, 상기 제 1 게이트 배선들과 교대로 배치되는 다수 개의 제 2 게이트 배선들; 상기 제 1 및 제 2 게이트 배선들에 교차하며, 제 2 방향으로 연장되는 다수 개의 데이터 배선들; 및 상기 제 1 게이트 배선들에 순차적으로 제 1 게이트 신호들을 인가하면서, 상기 제 2 게이트 배선들에 역 순차적으로 제 2 게이트 신호들을 인가하는 제어부를 포함한다.
실시예에 따른 표시장치는 제 1 게이트 배선들에 순차적으로 제 1 게이트 신호들을 인가하고, 제 2 게이트 배선들에 역 순차적으로 제 2 게이트 신호들을 인가한다.
따라서, 영상이 표시되는 화면이 다수 개의 컬럼들로 구분될 때, 기수 번째 컬럼들은 일 방향으로 스캔되고, 우수 번째 컬럼들은 반대 방향으로 스캔된다.
실시예에 따른 표시장치는 이와 같은 방식으로 영상을 표시하기 때문에, 화면의 밝기가 아래로 갈수록 낮아지는 현상을 방지할 수 있다.
따라서, 실시예에 따른 표시장치는 보다 향상된 화질을 가질 수 있다.
도 1은 실시예에 따른 표시장치를 도시한 회로도이다. 도 2는 실시예에 따른 표시장치를 도시한 블럭도이다. 도 3은 공통전압신호 및 게이트 신호들을 도시한 파형도이다.
도 1을 참조하면, 표시장치는 액정패널(100) 및 제어부(200)를 포함한다.
상기 액정패널(100)은 화소영역(P)별로 통과하는 광의 세기를 조절하여 영상을 표시한다. 상기 액정패널(100)은 TFT기판, 컬러필터 기판 및 두 기판들 사이에 개재되는 액정층을 포함한다.
또한, 상기 액정패널(100)은 다수 개의 게이트 배선들(GL1... GL240) 및 다수 개의 데이터 배선들(DL1... DL320)을 포함한다. 상기 게이트 배선들(GL1... GL240) 및 상기 데이터 배선들(DL1... DL320)은 상기 TFT기판에 형성된다.
상기 게이트 배선들(GL1... GL240) 및 상기 데이터 배선들(DL1... DL320)에 의해서 상기 화소영역(P)들이 정의된다.
예를 들어, 상기 게이트 배선들(GL1... GL240)의 개수가 240개이고, 상기 데이터 배선들(DL1... DL320)의 개수가 320개이면, 상기 화소영역(P)들의 개수는 240×320개이다.
상기 게이트 배선들(GL1... GL240)은 상기 제어부(200)와 전기적으로 연결되며, 제 1 방향으로 연장되어 배치된다. 상기 게이트 배선들(GL1... GL240)은 제 1 게이트 배선들(GL1, GL3, ... GL239) 및 제 2 게이트 배선들(GL2, GL4, ... GL240)이다.
상기 제 1 게이트 배선들(GL1, GL3, ... GL239) 및 상기 제 2 게이트 배선들(GL2, GL4, ... GL240)은 서로 교대로 배치된다. 즉, 상기 제 1 게이트 배선들(GL1, GL3, ... GL239) 사이에 상기 제 2 게이트 배선들(GL2, GL4, ... GL240)이 각각 배치될 수 있다.
예를 들어, 상기 제 1 게이트 배선들(GL1, GL3, ... GL239) 및 상기 제 2 게이트 배선들(GL2, GL4, ... GL240)은 하나씩 서로 교대로 배치된다. 즉, 상기 제 1 게이트 배선들(GL1, GL3, ... GL239)은 기수 번째 게이트 배선들(GL1, GL3, ... GL239)이고, 상기 제 2 게이트 배선들(GL2, GL4, ... GL240)은 우수 번째 게이트 배선들(GL2, GL4, ... GL240)이다.
이와는 다르게, 상기 제 1 게이트 배선들 및 상기 제 2 게이트 배선들은 두 개씩 또는 세 개씩 교대로 배치될 수 있다.
상기 데이터 배선들(DL1... DL320)은 제 2 방향으로 연장되며, 상기 게이트 배선들(GL1... GL240)과 교차하며 배치된다. 상기 데이터 배선들(DL1... DL320)은 상기 제어부(200)와 전기적으로 연결된다.
또한, 상기 액정패널(100)은 박막트랜지스터들, 스토리지 커패시터들 및 화소전극들을 포함한다.
상기 박막트랜지스터들은 상기 화소영역(P)들에 형성되어 있고, 상기 게이트 배선들(GL1... GL240)로부터 인가되는 게이트 신호들(GS1, GS240,... GS2)에 의해서, 상기 데이터 배선들(DL1... DL320) 및 상기 화소전극을 전기적으로 연결한다.
상기 스토리지 커패시터는 상기 화소전극에 인가되는 데이터 신호를 일정 시 간 저장하여, 화소영역(P)에 표시되는 영상을 일정 시간 유지한다.
상기 화소전극은 상기 데이터 신호를 인가받아, 공통전압신호(CS)를 인가받는 공통전극과 전계를 형성한다. 또한, 상기 전계에 의해서 액정을 정렬시켜서, 영상을 표시한다.
도 2를 참조하면, 상기 제어부(200)는 래치부(210), 메모리(220), 데이터 분배기(231), 데이터 선택기(232), 소오스 드라이버(240), 인덱스 레지스터(251), 콘트롤 레지스터(252), 어드레스 카운터(253), 타이밍 신호 발생부(254), 게이트 드라이버(260) 및 커먼 드라이버(270)를 포함한다.
상기 래치부(210)는 상기 제어부(200)에 영상을 표시하기 위한 신호를 인가하는 인터페이스(300)로부터 RGB 데이터 등의 영상을 표시하기 위한 데이터를 인가받아 래치시킨다. 또한, 상기 래치부(210)는 상기 데이터를 상기 데이터 분배기(231)에 전달한다.
상기 메모리(220)에는 상기 데이터가 저장 또는 로딩 될 수 있다. 상기 메모리(220)는 제 1 램(221) 및 제 2 램(222)를 포함한다.
상기 제 1 램(221) 및 상기 제 2 램(222)에는 상기 데이터가 프레임 단위로 저장된다.
상기 데이터 분배기(231)는 상기 제 1 램(221) 및 상기 제 2 램(222) 중 상기 데이터가 저장될 메모리(220)를 지정한다. 또한, 상기 데이터 분배기(231)는 지정된 메모리(220)에서 상기 데이터를 저장한다.
상기 데이터 선택기(232)는 상기 제 1 램(221) 및 상기 제 2 램(222) 중 상 기 데이터가 로딩될 메모리(220)를 지정한다. 또한, 상기 데이터 선택기(232)는 지정된 메모리(220)에서 상기 데이터를 로딩한다.
이때, 상기 제 1 램(221)에는 기수 번째 프레임들이 저장되고, 상기 제 2 램(222)에는 우수 번째 프레임들이 저장된다.
상기 소오스 드라이버(240)는 상기 데이터 선택기(232)로부터 상기 데이터를 입력받는다. 또한, 상기 소오스 드라이버(240)는 상기 타이밍 신호 발생부(254)로부터 제어 신호를 인가받아 상기 데이터 신호들을 발생시킨다.
상기 소오스 드라이버(240)는 상기 데이터 신호들을 상기 액정패널(100)에 전달한다. 더 자세하게, 상기 데이터 신호들은 상기 데이터 배선들(DL1... DL320)을 통해서, 상기 게이트 신호들(GS1, GS240,... GS2)에 따라서, 상기 화소전극들에 전달된다.
상기 인덱스 레지스터(251)는 상기 인터페이스(300)로부터 인덱스 정보를 받아 저장한 후, 상기 콘트롤 레지스터(252)에 전달한다.
상기 콘트롤 레지스터(252)는 상기 데이터 분배기(231), 상기 데이터 선택기(232), 상기 타이밍 신호 발생부(254) 및 상기 어드레스 카운터(253)를 제어한다.
상기 타이밍 신호 발생부(254)는 상기 콘트롤 레지스터(252)의 제어에 따라서, 오실레이터에서 발생하는 진동신호를 제어신호들로 변환시킨다. 상기 제어 신호들은 상기 소오스 드라이버(240), 상기 게이트 드라이버(260) 및 상기 커먼 드라이버(270)에 전송된다.
상기 게이트 드라이버(260)는 상기 타이밍 신호 발생부(254)의 제어 신호에 의해서, 상기 게이트 신호들(GS1, GS240,... GS2)을 발생시켜서, 상기 액정패널(100)에 전달한다. 더 자세하게, 상기 게이트 신호들(GS1, GS240,... GS2)은 상기 게이트 배선들(GL1... GL240)을 통하여, 상기 박막트랜지스터들에 전달된다.
상기 커먼 드라이버(270)는 상기 타이밍 신호 발생부(254)의 제어 신호에 의해서, 상기 공통전압신호(CS)를 발생시켜서, 상기 액정패널(100)에 전달한다. 더 자세하게, 상기 공통전압신호(CS)들은 상기 공통전극에 전달된다.
또한, 상기 제어부(200)는 상기 래치부(210), 상기 메모리(220), 상기 데이터 분배기(231), 상기 데이터 선택기(232), 상기 소오스 드라이버(240), 상기 인덱스 레지스터(251), 상기 콘트롤 레지스터(252), 상기 어드레스 카운터(253), 상기 타이밍 신호 발생부(254), 상기 게이트 드라이버(260) 및 상기 커먼 드라이버(270)에 전원을 공급하는 전원 공급부 등을 포함할 수 있다.
또한, 상기 제어부(200)는 상기 타이밍 신호 발생부(254)의 제어 신호에 의해서, 아날로그 신호를 발생시키는 계조 전압 발생부를 포함할 수 있다.
액정표시장치에 의해서 영상이 표시되는 과정은 다음과 같다.
먼저, 상기 인터페이스(300)로부터 첫 번째 프레임의 데이터가 상기 래치부(210)에 전달된다. 이후, 상기 첫 번째 프레임의 데이터가 래치된 후, 상기 데이터 분배기(231)의 지정에 의해서 상기 제 1 램(221)에 상기 첫 번째 프레임의 데이터가 저장된다.
상기 첫 번째 프레임의 데이터가 상기 제 1 램(221)에 저장된 후, 상기 데이터 분배기(231)는 상기 제 2 램(222)을 지정하고, 위와 같은 방식으로 상기 제 2 램(222)에 두 번째 프레임의 데이터가 저장되기 시작한다.
동시에, 상기 액정패널(100)에 첫 번째 프레임의 영상이 표시되기 시작한다. 상기 첫 번째 프레임의 영상이 표시되는 과정은 다음과 같다.
상기 타이밍 신호 발생부(254)에서 발생하는 제어 신호에 의해서, 상기 게이트 드라이버(260)는 상기 게이트 배선들(GL1... GL240)에 상기 게이트 신호들(GS1, GS240,... GS2)을 인가한다.
먼저, 첫 번째 게이트 배선(GL1)에 첫 번째 게이트 신호(GS1)가 인가될 때, 첫 번째 컬럼(COL1)의 박막트랜지스터들은 턴 온된다.
이때, 상기 데이터 선택기(232)는 상기 제 1 램(221)을 지정하고, 상기 제 1 램(221)으로부터 첫 번째 프레임의 데이터가 읽히고, 상기 데이터 드라이버(240)에 전송된다.
여기서, 상기 어드레스 카운터(253)는 상기 콘트롤 레지스터(252)의 제어에 의해서, 첫 번째 프레임의 몇 번째 컬럼의 데이터를 읽을지를 결정한다.
즉, 상기 어드레스 카운터(253)는 상기 제 1 램(221)으로부터 첫 번째 컬럼(COL1)의 데이터를 읽어서, 상기 데이터 드라이버(240)에 전송한다.
상기 타이밍 신호 발생부(254)에서 발생하는 제어 신호 및 상기 첫 번째 컬럼(COL1)의 데이터에 의해서, 상기 소오스 드라이버(240)는 상기 데이터 신호들을 생성시키고, 상기 데이터 배선들(DL1... DL320)에 인가한다.
상기 데이터 신호들은 상기 첫 번째 컬럼(COL1)의 화소전극들에 인가되고, 상기 첫 번째 컬럼(COL1)의 화소전극들 및 상기 공통전극 사이에 전계를 형성한다.
상기 전계에 의해서, 첫 번째 컬럼(COL1)의 화소영역(P)들에 영상이 표시된다.
다음에는 240 번째 게이트 배선(GL240)에 두 번째 게이트 신호(CS240)가 인가된다. 또한, 상기 어드레스 카운터(253)는 240 번째 컬럼(COL240)의 데이터를 읽어서 상기 데이터 드라이버(240)에 전송한다. 그리고, 상기 240 번째 컬럼(COL240)의 화소영역(P)들에 영상이 표시된다.
다음에는 3 번째 게이트 배선(GL3)에 3 번째 게이트 신호(GS3)가 인가되고, 3 번째 컬럼(COL3)의 화소영역(P)들에 영상이 표시된다.
다음에는 238 번째 게이트 배선(GL238)에 4 번째 게이트 신호(GS238)가 인가되고, 238 번째 컬럼(COL238)의 화소영역(P)들에 영상이 표시된다.
이와 같은 방식으로, 상기 게이트 드라이버(260)는 기수 번째 게이트 배선들(GL1, GL3, ... GL239)에 순차적으로 기수 번째 게이트 신호들(GS1, GS240,... GS2)을 인가하면서, 동시에 우수 번째 게이트 배선들(GL2, GL4, ... GL240)에 역 순차적으로 우수 번째 게이트 신호들(GS1, GS240,... GS2)을 인가한다.
이에 따라서, 기수 번째 컬럼들(COL1, COL3,... COL239) 및 우수 번째 컬럼들(COL2, COL4,... COL240)에 번갈아 가면서, 기수 번째 컬럼들(COL1, COL3,... COL239)에는 순차적으로 우수 번째 컬럼들(COL2, COL4,... COL240)에는 역 순차적으로 영상이 표시된다.
이때, 상기 공통전극에는 상기 커먼 드라이버(270)에 의해서, 일정한 극성의 전압이 인가된다. 즉, 상기 공통전극에는 정 극성의 전압이 계속해서 인가되거나, 부 극성의 전압이 계속해서 인가된다.
이와 같은 방식으로, 첫 번째 프레임의 영상이 상기 액정패널(100)에 표시된다.
이후, 상기 데이터 분배기(231)에 의해서, 상기 제 1 램(221)이 다시 지정되고, 상기 제 1 램(221)에는 세 번째 프레임의 데이터가 저장된다.
동시에, 상기 데이터 선택기(232)는 상기 제 2 램(222)을 지정하고, 위와 같은 방식으로 두 번째 프레임의 영상이 액정패널(100)에 표시된다.
이때, 상기 공통전극에는 상기 커먼 드라이버(270)에 의해서, 첫 번째 프레임과 반대의 극성의 전압이 인가된다.
실시예에 따른 액정표시장치는 순차적으로 및 역 순차적으로 상기 컬럼들에 영상이 표시된다.
따라서, 실시예에 따른 액정표시장치는 순차적으로 게이트 배선들에 게이트 신호들을 인가하여 영상을 표시하는 경우와 비교하면, 더 향상된 화질을 구현할 수 있다.
특히, 액정패널에 하나의 프레임을 표시할 때, 각각의 컬럼에 영상이 표시되면서 휘도가 점차적으로 낮아질 수 있다.
이때, 종래의 액정표시장치는 순차적으로 게이트 배선들에 게이트 신호를 인가하여 영상을 표시하기 때문에, 하나의 프레임이 표시될 때, 일 방향으로 휘도가 점점 낮아지는 그라데이션(gradation) 현상이 발생하게 된다.
그러나, 실시예에 따른 액정표시장치는 순차적으로 및 역 순차적으로 번갈아 가면서 상기 컬럼들(COL1,... COL240)에 영상을 표시하기 때문에, 상기 그라데이션 현상이 발생하지 않는다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1은 실시예에 따른 표시장치를 도시한 회로도이다.
도 2는 실시예에 따른 표시장치를 도시한 블럭도이다.
도 3은 공통전압신호 및 게이트 신호들을 도시한 파형도이다.

Claims (9)

  1. 제 1 방향으로 연장되는 다수 개의 제 1 게이트 배선들;
    상기 제 1 방향으로 상기 제 1 게이트 배선들과 나란히 연장되며, 상기 제 1 게이트 배선들과 교대로 배치되는 다수 개의 제 2 게이트 배선들;
    상기 제 1 및 제 2 게이트 배선들에 교차하며, 제 2 방향으로 연장되는 다수 개의 데이터 배선들; 및
    상기 제 1 게이트 배선들에 순차적으로 제 1 게이트 신호들을 인가하면서, 상기 제 2 게이트 배선들에 역 순차적으로 제 2 게이트 신호들을 인가하는 제어부를 포함하는 표시장치.
  2. 제 1 항에 있어서, 상기 제어부는 상기 데이터 배선들에 데이터 신호들을 인가하는 소오스 드라이버를 포함하는 표시장치.
  3. 제 2 항에 있어서, 상기 제어부는 상기 데이터 신호들을 발생시키기 위한 데이터들을 저장하고 로딩할 수 있는 메모리를 포함하는 표시장치.
  4. 제 3 항에 있어서, 상기 메모리는 제 1 메모리 및 제 2 메모리를 포함하며,
    상기 제어부는 상기 제 1 메모리 및 상기 제 2 메모리 중 로딩하는 메모리를 지정하는 데이터 선택기를 포함하는 표시장치.
  5. 제 3 항에 있어서, 상기 메모리는 제 1 메모리 및 제 2 메모리를 포함하며,
    상기 제어부는 상기 제 1 메모리 및 상기 제 2 메모리 중 저장하는 메모리를 지정하는 데이터 분배기를 포함하는 표시장치.
  6. 제 5 항에 있어서, 상기 제어부는 상기 데이터 분배기를 제어하는 콘트롤 레지스터를 포함하는 표시장치.
  7. 제 5 항에 있어서, 상기 데이터들을 시간 순서대로 연속되는 다수 개의 프레임들로 그룹화되며,
    상기 데이터 분배기는 상기 프레임들은 시간 순서대로 상기 제 1 메모리 및 상기 제 2 메모리에 번갈아가며 저장하는 표시장치.
  8. 제 1 항에 있어서, 상기 제 1 게이트 배선들 및 상기 제 2 게이트 배선들에 상기 제 1 게이트 신호들 및 상기 제 2 게이트 신호들이 한번 인가되는 동안에, 동일한 극성의 공통전압신호을 인가받는 공통전극을 포함하는 표시장치.
  9. 제 1 항에 있어서, 상기 제 1 게이트 배선들 및 상기 제 2 게이트 배선들에 상기 제 1 게이트 신호들 및 상기 제 2 게이트 신호들이 번갈아가면서 인가되는 표시장치.
KR20080038113A 2008-04-24 2008-04-24 표시장치 KR101510385B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20080038113A KR101510385B1 (ko) 2008-04-24 2008-04-24 표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20080038113A KR101510385B1 (ko) 2008-04-24 2008-04-24 표시장치

Publications (2)

Publication Number Publication Date
KR20090112304A true KR20090112304A (ko) 2009-10-28
KR101510385B1 KR101510385B1 (ko) 2015-04-06

Family

ID=41553505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20080038113A KR101510385B1 (ko) 2008-04-24 2008-04-24 표시장치

Country Status (1)

Country Link
KR (1) KR101510385B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075417A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3959253B2 (ja) 2001-10-02 2007-08-15 株式会社日立製作所 液晶表示装置及び携帯型表示装置
JP3879484B2 (ja) 2001-10-30 2007-02-14 株式会社日立製作所 液晶表示装置
KR101243803B1 (ko) * 2006-06-30 2013-03-18 엘지디스플레이 주식회사 화상 표시장치의 구동장치 및 구동방법
KR100739336B1 (ko) 2006-08-18 2007-07-12 삼성에스디아이 주식회사 유기 전계발광 표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110075417A (ko) * 2009-12-28 2011-07-06 엘지디스플레이 주식회사 액정 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR101510385B1 (ko) 2015-04-06

Similar Documents

Publication Publication Date Title
US7924256B2 (en) Display device
US9030452B2 (en) Liquid crystal display and driving method thereof
KR101209039B1 (ko) 액정 표시 장치의 구동 장치 및 이를 포함하는 액정 표시장치
US20080284758A1 (en) Liquid crystal display and method of driving the same
JP2010145996A (ja) 液晶表示装置
US20140375627A1 (en) Display device and driving method thereof
JP2005141216A (ja) 液晶表示装置及び映像信号補正方法
KR20080064244A (ko) 표시 장치의 구동 장치
US20130135360A1 (en) Display device and driving method thereof
US20120249507A1 (en) Driving apparatus and driving method of display device
KR20110051013A (ko) 액정 표시 장치의 구동 장치 및 방법
US8797244B2 (en) Display device and method of driving the same
JP4916244B2 (ja) 液晶表示装置
KR20120128904A (ko) 액정 표시 장치의 구동 장치 및 방법
US8884860B2 (en) Liquid crystal display having increased response speed, and device and method for modifying image signal to provide increased response speed
KR20080022689A (ko) 구동 장치, 이를 포함하는 액정 표시 장치 및 이의 구동방법
KR20080074303A (ko) 표시 장치의 구동 장치 및 방법
KR101469041B1 (ko) 표시 장치 및 그 구동 방법
KR102416343B1 (ko) 표시 장치 및 이의 구동 방법
KR101510385B1 (ko) 표시장치
KR20110133248A (ko) 표시 장치의 구동 장치 및 방법
KR101470009B1 (ko) 표시장치
KR20080052916A (ko) 표시 장치의 구동 장치, 이를 포함하는 표시 장치 및 표시장치의 구동 방법
KR20070064062A (ko) 액정 표시 장치의 수리 시스템
KR20080053647A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
LAPS Lapse due to unpaid annual fee