KR20090108340A

KR20090108340A - Method of processing hall of printed circuit board

Info

Publication number: KR20090108340A
Application number: KR1020080033708A
Authority: KR
Inventors: 박종원
Original assignee: 삼성전기주식회사
Priority date: 2008-04-11
Filing date: 2008-04-11
Publication date: 2009-10-15
Also published as: KR101003391B1

Abstract

PURPOSE: A method of processing a hole of printed circuit board is provided to prevent the short failure between the circuit patterns without giving the damage to an insulating layer. CONSTITUTION: A method of processing a hole of printed circuit board which processes the via hole is as follows. A metal pad(30) is laminated onto the both sides of the core substrate(10) to correspond to an area for processing the hole of the via hole. The insulating layer is laminated onto the core substrate to cover the metal pad. The hole processing area of the insulating layer is drilled. The area of the metal pad is smaller than the hole processing area. The metal pad is made of copper.

Description

Method of processing hall of printed circuit board

본 발명은 인쇄회로기판의 홀 가공방법에 관한 것이다.The present invention relates to a hole processing method of a printed circuit board.

다층 인쇄회로기판에서 회로패턴 간의 전기적 연결을 위해서는 관통홀을 천공하고 도금하여 회로패턴을 전기적으로 연결하는 비아를 형성해야 한다. 도 1은 종래의 빌드업 인쇄회로기판에서 홀을 가공하는 방법을 나타낸 개념도이다. 도시된 바와 같이, 코어기판에 회로패턴을 형성하고 절연층을 적층한 후, 절연층에 회로패턴을 형성하고 절연층을 적층하는 것을 반복하여 빌드업 된 다층 인쇄회로기판을 형성할 수 있다.In the multilayer printed circuit board, in order to electrically connect the circuit patterns, the through holes must be drilled and plated to form vias that electrically connect the circuit patterns. 1 is a conceptual diagram illustrating a method of processing a hole in a conventional build-up printed circuit board. As shown, after forming a circuit pattern on the core substrate and laminating an insulating layer, the circuit pattern may be formed on the insulating layer and the lamination of the insulating layer may be repeated to form a built-up multilayer printed circuit board.

빌드업 다층 인쇄회로기판에서 회로패턴간을 전기적으로 연결하는 비아를 형성하기 위해 홀을 가공하기 위해서는, 기판을 드릴링 가공해야 한다. To build holes in the build-up multilayer printed circuit board to form vias that electrically connect the circuit patterns, the substrate must be drilled.

이를 위해서는, 회로패턴이 적층되지 않고, 동이 없는 절연층만 적층된 영역을 드릴링 가공해야 한다. 이때, 절연층은 점성이 있는 레진으로 형성되기 때문에, 절연층으로만 적층된 다층 인쇄회로기판을 드릴링하면, 레진으로 인하여 드릴 비트의 스트레스가 증가하게 된다. For this purpose, it is necessary to drill the region where the circuit pattern is not laminated and only the insulating layer without copper is laminated. In this case, since the insulating layer is formed of a viscous resin, when drilling a multilayer printed circuit board laminated only with the insulating layer, the stress of the drill bit increases due to the resin.

따라서, 홀 가공 영역의 주변 레진이 드릴에 의해 밀릴 수 있어 레진에 손상이 가해질 수 있기 때문에, 드릴링되는 홀 가공영역이 정확하게 구분되지 못하는 문제점을 발생시킬 수 있다.Therefore, since the periphery resin of the hole processing area can be pushed by the drill and damage to the resin can occur, it may cause a problem that the hole processing area to be drilled cannot be accurately distinguished.

이에 따라, 관통홀을 형성한 후, 손상된 절연층에 도금층을 도금하면 절연층의 표면이 일정한 조도로 형성되지 못하므로, 도금층도 일정한 두께로 형성되지 못한다. 여기에, 회로패턴을 형성하기 위하여 에칭공정을 하면 에칭이 완전히 진행되지 못하기 때문에 회로패턴 간의 쇼트를 발생시킬 수 있는 불량을 유발할 수 있다.Accordingly, after the through hole is formed, when the plating layer is plated on the damaged insulating layer, the surface of the insulating layer may not be formed with a constant roughness, and thus the plating layer may not be formed to a constant thickness. In this case, when the etching process is performed to form the circuit pattern, the etching may not be fully performed, which may cause a defect that may cause a short between the circuit patterns.

본 발명은 빌드업 다층 인쇄회로기판에서 절연층에 홀을 가공할 때, 절연층을 손상시키지 않고 회로패턴 간의 쇼트 불량을 방지할 수 있는 인쇄회로기판의 홀 가공방법을 제공한다.The present invention provides a hole processing method of a printed circuit board that can prevent a short defect between circuit patterns without damaging the insulating layer when processing holes in the insulating layer in the build-up multilayer printed circuit board.

본 발명의 일 측면에 따르면, 비아홀을 가공하는 인쇄회로기판의 홀 가공방법에 있어서, 비아홀의 홀 가공 영역에 상응하도록 코어기판에 금속 패드를 적층하는 단계, 금속 패드를 커버하도록 코어기판에 절연층을 적층하는 단계 및 절연층의 홀 가공 영역을 드릴링하는 단계를 포함하는 인쇄회로기판의 홀 가공방법을 제공한다.According to an aspect of the present invention, in the hole processing method of a printed circuit board for processing via holes, the step of laminating a metal pad on the core substrate to correspond to the hole processing region of the via hole, the insulating layer on the core substrate to cover the metal pad It provides a hole processing method of a printed circuit board comprising the step of laminating and drilling a hole processing region of the insulating layer.

이때, 금속 패드의 영역은 홀 가공 영역 보다 작은 것을 특징으로 하며, 금속 패드는 구리로 이루어질 수 있다.In this case, the area of the metal pad may be smaller than the hole processing area, and the metal pad may be made of copper.

또한, 금속 패드를 적층하는 단계의, 금속패드는 코어기판의 양면에 적층될 수 있다.In addition, the metal pads of the step of stacking the metal pads may be stacked on both sides of the core substrate.

또한, 드릴링하는 단계의 홀은 PTH(plated through hole) 일 수 있으며, 드릴링하는 단계의 홀은 CNC 드릴링으로 가공될 수 있다.In addition, the hole of the drilling step may be a plated through hole (PTH), the hole of the drilling step may be processed by CNC drilling.

본 발명에 따른 인쇄회로기판의 홀 가공방법은 빌드업 다층 인쇄회로기판에서 절연층에 홀을 가공할 때, 절연층에 손상을 가하지 않으므로 회로패턴 간의 쇼트 불량을 방지할 수 있다. The hole processing method of the printed circuit board according to the present invention does not damage the insulating layer when machining holes in the insulating layer in the build-up multilayer printed circuit board, it is possible to prevent the short circuit between the circuit patterns.

본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체 적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all transformations, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

이하, 본 발명에 따른 인쇄회로기판의 홀 가공방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, an embodiment of a hole processing method of a printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, in the following description with reference to the accompanying drawings, the same or corresponding components are given the same reference numerals. Duplicate description thereof will be omitted.

도 2는 본 발명에 따른 인쇄회로기판의 홀 가공방법을 나타낸 순서도이고, 도 3 내지 도 8은 본 발명에 따른 홀 가공방법을 이용한 다층인쇄회로기판의 제조방법을 나타낸 흐름도이다. 2 is a flowchart illustrating a hole processing method of a printed circuit board according to the present invention, and FIGS. 3 to 8 are flowcharts illustrating a method of manufacturing a multilayer printed circuit board using the hole processing method according to the present invention.

도 3 내지 도 8을 참조하면, 코어기판(10), 제1 회로패턴(20), 제2 회로패턴(22), 제3 회로패턴(24), 제4 회로패턴(26), 금속 패드(30), 절연층(40), 드릴(50), 관통홀(60), 홀 가공 영역(62), 도금층(70), 회로패턴(74)이 도시되어 있다.3 to 8, the core substrate 10, the first circuit pattern 20, the second circuit pattern 22, the third circuit pattern 24, the fourth circuit pattern 26, and the metal pad ( 30, an insulating layer 40, a drill 50, a through hole 60, a hole processing region 62, a plating layer 70, and a circuit pattern 74 are shown.

본 실시예는 비아홀을 가공하는 인쇄회로기판의 홀 가공방법에 있어서, 비아홀의 홀 가공 영역에 상응하도록 코어기판에 금속 패드를 적층하고, 금속 패드를 커버하도록 코어기판에 절연층을 적층하며, 절연층의 홀 가공 영역을 드릴링함으로써, 빌드업 다층 인쇄회로기판에서 절연층만 적층된 영역에 홀을 가공하여 도금층을 형성한 후 에칭할 때, 회로패턴 간의 쇼트 불량을 방지할 수 있다.In the embodiment of the present invention, in the hole processing method of a printed circuit board for processing via holes, a metal pad is laminated on the core board so as to correspond to the hole processing area of the via hole, and an insulating layer is laminated on the core board to cover the metal pad. By drilling the hole processing region of the layer, short defects between circuit patterns can be prevented when etching after forming a plating layer by forming a hole in a region where only an insulating layer is laminated in a build-up multilayer printed circuit board.

이를 위해 먼저, 도 3에 도시된 바와 같이, 코어기판(10)의 일면에 제1 회로패턴(20)과 제2 회로패턴(22)을 형성하고, 코어기판(10)의 타면에 제3 회로패턴(24)과 제4 회로패턴(26)을 형성한다(S10).To this end, first, as shown in FIG. 3, the first circuit pattern 20 and the second circuit pattern 22 are formed on one surface of the core substrate 10, and the third circuit is formed on the other surface of the core substrate 10. The pattern 24 and the fourth circuit pattern 26 are formed (S10).

본 발명은 코어기판(10)의 일면에만 회로패턴이 형성될 수 있음은 물론이다.In the present invention, a circuit pattern may be formed only on one surface of the core substrate 10.

다음으로, 도 4에 도시된 바와 같이, 제1 회로패턴(20)과 제2 회로패턴(22) 사이에 노출되는 코어기판(10)에 금속 패드(30)를 적층하고, 제3 회로패턴(24)과 제4 회로패턴(26) 사이에 노출되는 코어기판(10)에 금속 패드(30)를 적층한다(S20).Next, as illustrated in FIG. 4, the metal pads 30 are stacked on the core substrate 10 exposed between the first circuit pattern 20 and the second circuit pattern 22, and the third circuit pattern ( The metal pad 30 is stacked on the core substrate 10 exposed between the 24 and the fourth circuit patterns 26 (S20).

여기서, 금속 패드(30)는 구리나 알루미늄으로 이루어질 수 있다. Here, the metal pad 30 may be made of copper or aluminum.

다층 인쇄회로기판에서 회로패턴 간의 전기적 연결을 구현하기 위해서는 관통홀을 천공하여 비아를 형성해야 한다. 이때, 절연층만 빌드업 된 영역을 드릴로 천공하면 레진으로 형성된 절연층 때문에 드릴 비트에 스트레스가 가해져 절연층을 손상시킬 수 있다.In order to realize electrical connection between circuit patterns in a multilayer printed circuit board, a through hole must be formed to form a via. In this case, if the drilled area of the insulation layer is drilled up, the drill bit may be stressed due to the insulation layer formed of the resin, thereby damaging the insulation layer.

따라서, 본 발명은 도 4에 도시된 바와 같이, 관통홀(60)이 천공될 영역(62)보다 작은 영역에 금속 패드(30)를 적층하고 관통홀(60)을 천공하면 레진이 아닌 금속 패드(30)에 의해서 강성이 높아짐으로 드릴 비트에 가해지는 스트레스를 줄일 수 있다. Therefore, according to the present invention, as shown in FIG. 4, when the metal pad 30 is laminated in a region smaller than the region 62 in which the through hole 60 is to be drilled, and the through hole 60 is drilled, the metal pad is not a resin. By the rigidity 30, the stress applied to the drill bit can be reduced.

다음으로, 도 5에 도시된 바와 같이, 제1 회로패턴(20)과 제2 회로패턴(22) 및 금속 패드(30)를 커버하도록 코어기판(10)에 절연층(40)을 적층한다(S30). 점선의 영역은 홀 가공 영역(62)으로 관통홀(60)이 형성될 영역이다. 홀 가공 영역(62)은 금속 패드(30)의 영역 보다 크다. 따라서, 금속 패드(30)의 직경보다 큰 드릴 비트로 관통홀(60)을 형성하면 금속 패드(30)를 제거하면서 관통홀(60)을 천공할 수 있다.Next, as shown in FIG. 5, the insulating layer 40 is laminated on the core substrate 10 to cover the first circuit pattern 20, the second circuit pattern 22, and the metal pad 30 ( S30). The dotted line area is an area where the through hole 60 is to be formed as the hole processing area 62. The hole processing area 62 is larger than the area of the metal pad 30. Therefore, when the through hole 60 is formed with a drill bit larger than the diameter of the metal pad 30, the through hole 60 may be drilled while the metal pad 30 is removed.

다음으로, 도 6에 도시된 바와 같이, 금속 패드(10)의 영역에 상응하는 절연층(40)의 홀 가공 영역(62)을 드릴(50)을 이용하여 천공한다(S40).Next, as shown in FIG. 6, the hole processing region 62 of the insulating layer 40 corresponding to the region of the metal pad 10 is drilled using the drill 50 (S40).

이때, 관통홀(60)은 PTH(plated through hole)이며, CNC 드릴링 하여 가공될 수 있다. At this time, the through hole 60 is a plated through hole (PTH), it can be processed by CNC drilling.

금속 패드(30)가 있는 영역에 관통홀(60)을 천공하는 드릴링 가공을 하기 때문에, 회로패턴이 형성된 빌드업 인쇄회로기판에서 CNC 드릴링 할 때 드릴의 비트에 가해지는 스트레스를 감소시킬 수 있다. 따라서, 종래 금속 패드(30)가 없는 절연층(40)에 관통홀(60)을 가공할 때 발생되는 불량을 방지할 수 있다.Since the drilling process for drilling the through-hole 60 in the region where the metal pad 30 is located, it is possible to reduce the stress applied to the bit of the drill when CNC drilling in the build-up printed circuit board having a circuit pattern formed. Therefore, it is possible to prevent a defect caused when processing the through hole 60 in the insulating layer 40 without the conventional metal pad 30.

적층되는 금속 패드(30)의 영역은 천공되는 관통홀(60) 가공 영역보다 작기 때문에, 금속 패드(30)가 적층된 영역의 홀을 가공할 때, 금속 패드(30)를 제거하면서 관통홀(60)을 가공할 수 있다. Since the area of the metal pad 30 to be stacked is smaller than the processing area of the through hole 60 to be drilled, when the hole of the area where the metal pad 30 is stacked is removed, the metal pad 30 is removed. 60) can be processed.

즉, 금속 패드(30)는 관통홀(60)을 가공할 때 드릴 비트에 가해지는 스트레스를 감소시켜 주기 때문에 관통홀(60)을 천공할 때 빌드업 된 절연층(40)에 손상을 가하지 않을 수 있다.That is, since the metal pad 30 reduces the stress applied to the drill bit when machining the through hole 60, the metal pad 30 may not damage the built-up insulating layer 40 when drilling the through hole 60. Can be.

다음으로, 도 7에 도시된 바와 같이, 절연층(40)과 관통홀(60)을 동도금하여 도금층(70)을 형성하고, 도 8에 도시된 바와 같이, 도전성 잉크(72)로 관통홀(60)을 채워 비아를 형성한다.Next, as shown in FIG. 7, the plating layer 70 is formed by copper plating the insulating layer 40 and the through hole 60, and as shown in FIG. 8, the through hole is formed of the conductive ink 72. 60) to form vias.

다음으로 도 9에 도시된 바와 같이, 도금층(70)을 에칭하여 회로패턴(74)을 형성한다. 관통홀(60)을 천공할 때 절연층(40)에 손상이 가해지지 않기 때문에, 도금층(70)을 에칭하여 회로패턴(74)을 형성하면 회로패턴간(74)의 쇼트 발생을 방지할 수 있어 불량을 감소시킬 수 있다.Next, as shown in FIG. 9, the plating layer 70 is etched to form a circuit pattern 74. Since no damage is applied to the insulating layer 40 when the through-hole 60 is drilled, the short circuit between the circuit patterns 74 can be prevented by etching the plating layer 70 to form the circuit pattern 74. Can reduce the defects.

한편, 빌드업 된 인쇄회로기판의 제품을 복수층으로 적층하고 한꺼번에 관통홀을 형성하는 공정에서 적층되는 인쇄회로기판 제품간의 공극이 발생될 수 있다. 이때, 복수개의 인쇄회로기판에 관통홀을 형성하면 제품 사이의 공극에 드릴 비트의 칩이 낄 수 있는 문제점이 발생할 수 있다.On the other hand, in the process of stacking the product of the printed circuit board built up in a plurality of layers and forming the through-hole at one time may be a gap between the printed circuit board products stacked. In this case, when the through holes are formed in the plurality of printed circuit boards, a problem may occur in which chips of the drill bit are caught in the gaps between the products.

상기의 문제점을 해결하기 위하여 본 실시예에 적용되는 금속 패드(30)를 홀 가공 영역(62)에 상응하여 코어기판(10)에 적층하고 관통홀(60)을 천공함으로써 해결할 수 있다. In order to solve the above problems, the metal pad 30 applied in the present embodiment may be solved by laminating the core pad 10 corresponding to the hole processing region 62 and drilling the through hole 60.

도 10은 금속 패드(30)가 적층된 코어기판(10)의 평면도이다. 도시된 바와 같이, 회로패턴이 형성되지 않은 영역 중 홀 가공영역(62)에 상응하도록 금속 패드(30)를 적층한다. 이때, 금속 패드(30)의 영역은 홀 가공영역(62)보다 작게 형성한다.10 is a plan view of the core substrate 10 on which the metal pads 30 are stacked. As illustrated, the metal pads 30 are stacked to correspond to the hole processing regions 62 among the regions where the circuit pattern is not formed. At this time, the area of the metal pad 30 is formed smaller than the hole processing area 62.

이에 따라, 금속 패드(30)의 직경보다 큰 직경의 드릴 비트를 이용하여 관통홀(60)을 형성하면, 적층된 금속 패드(30)를 제거하면서 관통홀(60)을 천공할 수 있다.Accordingly, when the through hole 60 is formed using a drill bit having a diameter larger than that of the metal pad 30, the through hole 60 may be drilled while removing the stacked metal pads 30.

상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be appreciated that modifications and variations can be made.

도 1은 종래의 빌드업 인쇄회로기판에서 홀을 가공하는 방법을 나타낸 개념도.1 is a conceptual diagram showing a method for processing holes in a conventional build-up printed circuit board.

도 2는 본 발명에 따른 인쇄회로기판의 홀 가공방법을 나타낸 순서도.2 is a flow chart showing a hole processing method of a printed circuit board according to the present invention.

도 3 내지 도 9는 본 발명에 따른 홀 가공방법을 이용한 다층인쇄회로기판의 제조방법을 나타낸 흐름도.3 to 9 are flowcharts illustrating a method of manufacturing a multilayer printed circuit board using the hole processing method according to the present invention.

도 10은 금속 패드가 적층된 코어기판의 평면도.10 is a plan view of a core substrate on which metal pads are stacked;

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

10 : 코어기판 20 : 제1 회로패턴10 core board 20 first circuit pattern

22 : 제2 회로패턴 24 : 제3 회로패턴22: second circuit pattern 24: third circuit pattern

26 : 제4 회로패턴 30 : 금속 패드26: fourth circuit pattern 30: metal pad

40 : 절연층 50 : 드릴40: insulating layer 50: drill

60 : 관통홀 62 : 홀 가공 영역60: through hole 62: hole processing area

70 : 도금층 74 : 회로패턴70 plating layer 74 circuit pattern

Claims

In the hole processing method of a printed circuit board for processing via holes,

Stacking a metal pad on a core substrate so as to correspond to the hole processing area of the via hole;

Stacking an insulating layer on the core substrate to cover the metal pad; And

And drilling the hole processing region of the insulating layer.

The method of claim 1,

And the area of the metal pad is smaller than the area of hole processing.

The method of claim 1,

The metal pad is a hole processing method of a printed circuit board, characterized in that made of copper.

The method of claim 1,

And laminating the metal pads, wherein the metal pads are stacked on both sides of the core board.

The method of claim 1,

In the drilling step, the hole is a hole processing method of a printed circuit board, characterized in that the plated through hole (PTH).

The method of claim 1,

In the drilling step, the hole is a hole processing method of a printed circuit board, characterized in that the machining by CNC drilling.