KR20090107919A - Manufacture method of bonding substrate - Google Patents

Manufacture method of bonding substrate Download PDF

Info

Publication number
KR20090107919A
KR20090107919A KR1020090015945A KR20090015945A KR20090107919A KR 20090107919 A KR20090107919 A KR 20090107919A KR 1020090015945 A KR1020090015945 A KR 1020090015945A KR 20090015945 A KR20090015945 A KR 20090015945A KR 20090107919 A KR20090107919 A KR 20090107919A
Authority
KR
South Korea
Prior art keywords
substrate
bonded
board
bonding
manufacturing
Prior art date
Application number
KR1020090015945A
Other languages
Korean (ko)
Inventor
유지 도비사카
요시히로 구보타
아츠오 이토
고우이치 다나카
마코토 가와이
쇼지 아키야마
히로시 다무라
Original Assignee
신에쓰 가가꾸 고교 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쓰 가가꾸 고교 가부시끼가이샤 filed Critical 신에쓰 가가꾸 고교 가부시끼가이샤
Priority to KR1020090015945A priority Critical patent/KR20090107919A/en
Publication of KR20090107919A publication Critical patent/KR20090107919A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

PURPOSE: A manufacturing method of a bonding substrate is provided to efficiently exhaust a gas or a foreign material which exists in a bonding interface. CONSTITUTION: An ion injection layer(11) is formed by injecting a hydrogen ion or a rare gas ion on a surface of a first substrate(10) which is a semiconductor substrate. A surface activation process is performed in one side or both sides of an ion-injected surface(12) of the first substrate and a bonded surface(22) of a second substrate(20). The first substrate is separated from the ion injection layer, and is thinned. A bonding substrate(30) having a thin film is manufactured on the second substrate.

Description

접합 기판의 제조 방법{MANUFACTURE METHOD OF BONDING SUBSTRATE}Manufacturing method of a bonded substrate {MANUFACTURE METHOD OF BONDING SUBSTRATE}

본 발명은 접합 기판의 제조 방법에 관한 것이다.The present invention relates to a method for producing a bonded substrate.

반도체 디바이스의 한층 더 고성능화를 도모하기 위해, Silicon on insulator(SOI) 기판이 최근 주목을 받고 있다. 또한, 지지 기판(핸들 기판)이 실리콘이 아닌, Silicon on quartz(SOQ) 기판이나 Silicon on sapphire(SOS) 기판 등도, 각각 TFT-LCD나 고주파(RF) 디바이스 등의 분야에서 이용되고 있다.In order to further improve the performance of semiconductor devices, silicon on insulator (SOI) substrates have recently attracted attention. In addition, a silicon on quartz (SOQ) substrate, a silicon on sapphire (SOS) substrate, and the like, in which the support substrate (handle substrate) is not silicon, are also used in the fields of TFT-LCD, high frequency (RF) device and the like, respectively.

이들과 같은 접합 기판의 제작 방법에는 몇가지가 있지만, 대표적인 것으로서 Smartcut법(등록 상표)을 들 수 있다. 이것은 산화막을 형성한 단결정 실리콘 기판[도너 기판(본 명세서 중에서는 제1 기판이라고 부른다)]에 수소 이온을 주입하여, 지지 기판[핸들 기판(본 명세서 중에서는 제2 기판이라고 부른다)]에 접합시킨 후에, 500℃ 근방까지 가열하고, 수소 이온 주입 계면을 따라 실리콘 기판을 박리하여, 단결정 실리콘 박막을 핸들 기판에 전사한다. 이때 수소 주입 계면에는 마이크로 캐비티라고 불리는 수소의 미소한 공동(空洞)이 생김으로써, 계면에서의 박리를 가능하게 하고 있다. 그 후에 단결정 실리콘 박막과 핸들 기판의 결합 강도를 높이기 위해, 1000℃ 이상의 고온에서 열처리를 한 후에, 최종 표면 처리(CMP, 열 처리 등)를 행한다고 하는 방법이다(예컨대, 특허문헌 1, 특허문헌 2나 비특허문헌 1 참조).There are several methods for producing such bonded substrates, but the Smartcut method (registered trademark) is a typical example. This was implanted with hydrogen ions into a single crystal silicon substrate (a donor substrate (hereinafter referred to as a first substrate)) on which an oxide film was formed, and bonded to a support substrate (called a handle substrate (hereafter referred to as a second substrate)). Thereafter, the substrate is heated to around 500 ° C, the silicon substrate is peeled off along the hydrogen ion implantation interface, and the single crystal silicon thin film is transferred to the handle substrate. At this time, a microcavity of hydrogen, called a microcavity, is formed at the hydrogen injection interface, thereby enabling peeling at the interface. Then, in order to raise the bond strength of a single crystal silicon thin film and a handle substrate, it is the method of performing final surface treatment (CMP, heat processing etc.) after heat-processing at high temperature 1000 degreeC or more (for example, patent document 1, patent document). 2 or Non-Patent Document 1).

한편, SiGen법은, 접합면측에 수소 이온 등을 주입한 실리콘 기판과 실리콘 기판 혹은 다른 재료의 기판을 접합시키기 전에, 이들 기판의 접합면의 쌍방 혹은 한쪽의 표면을 플라즈마 처리하여, 표면이 활성화된 상태에서 2개의 기판을 접합시켜, 예컨대 350℃와 같은 저온에서 열처리를 시행하여 접합 강도를 높인 후에, 상온에서 기계적으로 박리하여 접합 SOI 기판을 얻는 방법이다(예컨대, 특허문헌 3∼특허문헌 5 참조).On the other hand, in the SiGen method, before bonding a silicon substrate in which hydrogen ions or the like is injected to a bonding surface and a substrate of a silicon substrate or another material, plasma treatment of both or one surface of the bonding surface of these substrates is performed to activate the surface. It is a method of joining two substrates in a state, performing a heat treatment at a low temperature such as 350 ° C. to increase the bonding strength, and then mechanically peeling at normal temperature to obtain a bonded SOI substrate (see, for example, Patent Documents 3 to 5). ).

이들 2개의 방법의 상이점은, 주로 실리콘 박막의 박리 프로세스에 있으며, Smartcut법은 실리콘 박막의 박리를 위해 고온에서의 처리를 필요로 하지만, SiGen법은 상온에서의 박리가 가능하다는 점이다.The difference between these two methods lies mainly in the peeling process of the silicon thin film. The Smartcut method requires processing at a high temperature for peeling the silicon thin film, but the SiGen method is capable of peeling at normal temperature.

특히, 실리콘 기판과 같은 반도체 기판과 다른 재료 기판을 접합시켜 접합 기판을 제작하는 경우에는, 이종 재료 간에서 열팽창률이나 고유의 내열 온도의 차이 등이 생기며, 이에 따라 기판의 균열이나 국소적인 크랙 등이 생기기 쉬워지기 때문에, 가능한 한 저온에서 박리 처리까지의 공정을 실행하는 것이 바람직하다. 이 때문에, 저온 박리가 가능한 SiGen법은 이종 재료 기판의 접합에 의한 접합 기판의 제조 방법으로서 바람직한 것이라고 생각된다.In particular, in the case of manufacturing a bonded substrate by bonding a semiconductor substrate such as a silicon substrate to another material substrate, a difference in thermal expansion rate or inherent heat resistance temperature is generated between dissimilar materials, which causes cracks or local cracks in the substrate. Since this tends to occur, it is preferable to carry out the steps from the low temperature to the peeling treatment as much as possible. For this reason, it is thought that the SiGen method which can peel at low temperature is suitable as a manufacturing method of the bonded substrate by joining a heterogeneous material substrate.

그런데, 이들과 같은, 접합법에 따른 접합 기판의 제조 방법에서는, 접합 계면에 들어간 이물이나 가스에 의해, 보이드라고 불리는 것과 같은, 반도체층이 누락된 결함을 생기게 하는 경우가 있다. 이러한 보이드 등의 결함은 디바이스 제작 시에 장해가 되는 것이며, 될 수 있는 한 줄이는 것이 요구되고 있다. 이 보이드는, 이물 등에 의해 접합면이 밀착할 수 없어서, 박리 시에 그 부분의 반도체층이 전사되지 않아 발생하는 것이다. 이러한 보이드의 발생을 방지하기 위해서는, 접합 전의 기판의 청정도와, 접합 환경의 청정도가 중요하며, 접합 직전에 세정하거나, 접합을 행하는 분위기의 청정도를 고레벨로 유지하도록 되어 있다.By the way, in the manufacturing method of the bonding board | substrate which concerns on these bonding methods, such as these, the foreign material and gas which entered into the bonding interface may produce the defect which a semiconductor layer like a void is missing. Such defects, such as voids, are obstacles in device fabrication and are required to be reduced as much as possible. This void is generated because the bonding surface cannot be brought into close contact with the foreign matter or the like, and the semiconductor layer of the portion is not transferred at the time of peeling. In order to prevent the generation of such voids, the cleanliness of the substrate before bonding and the cleanliness of the bonding environment are important, and the cleanliness of the atmosphere to be cleaned or bonded immediately before bonding is maintained at a high level.

그러나, 접합 전의 기판의 청정도와, 접합 환경의 청정도를 높게 유지하고 있어도, 특히 기판의 접합 종단부에 보이드가 발생하기 쉽다고 하는 문제가 있었다. 또한, 이 접합 종단부에서의 보이드를 방지하기 위해서는, 청정화가 한층 더 필요하게 되지만, 그 때문에는 막대한 비용이나 노동력이 필요하게 된다고 하는 문제가 있었다.However, even if the cleanliness of the substrate before bonding and the cleanliness of the bonding environment are maintained high, there is a problem that voids are particularly likely to occur at the bonding end of the substrate. Moreover, in order to prevent the void at this junction terminal part, further cleaning is required, but there existed a problem that enormous cost and labor cost were needed.

[특허문헌 1] 일본 특허 제3048201호 공보[Patent Document 1] Japanese Patent No. 3048201

[특허문헌 2] 일본 특허 공개 평11-145438호 공보[Patent Document 2] Japanese Patent Application Laid-Open No. 11-145438

[특허문헌 3] 미국 특허 제6263941호 명세서[Patent Document 3] US Patent No. 6263941

[특허문헌 4] 미국 특허 제6513564호 명세서[Patent Document 4] US Patent No. 6513564

[특허문헌 5] 미국 특허 제6582999호 명세서[Patent Document 5] US Patent No. 6582999

[비특허문헌 1] A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106)[Non-Patent Document 1] A. J. Auberton-Herve et al., "SMART CUT TECHNOLOGY: INDUSTRIAL STATUS of SOI WAFER PRODUCTION and NEW MATERIAL DEVELOPMENTS" (Electrochemical Society Proceedings Volume 99-3 (1999) p.93-106)

본 발명은 이러한 문제점을 해결하기 위해 이루어진 것으로, 기판 전체면, 특히, 접합 종단부 근방에서도 양호한 박막을 갖는 접합 기판을 제조하는 방법을 제공하는 것을 목적으로 한다.SUMMARY OF THE INVENTION The present invention has been made to solve this problem, and an object thereof is to provide a method for producing a bonded substrate having a good thin film on the entire surface of the substrate, particularly near the bonded end portion.

본 발명은 상기 과제를 해결하기 위해 이루어진 것으로, 제1 기판과 제2 기판을 접합시키며, 상기 제1 기판을 박막화하여, 상기 제2 기판의 위에 박막을 갖는 접합 기판을 제조하는 방법으로서, 적어도, 반도체 기판인 상기 제1 기판의 표면으로부터 수소 이온 또는 희(希)가스 이온 혹은 이들의 양방을 주입하여 이온 주입층을 형성하는 공정과, 상기 제1 기판의 이온 주입한 면과 상기 제2 기판의 접합시키는 면의 적어도 한쪽의 면에 표면 활성화 처리를 시행하는 공정과, 상기 제1 기판의 이온 주입한 면과 상기 제2 기판의 접합시키는 면을, 습도가 30% 이하 및/또는 수분량이 6 g/㎥ 이하인 분위기 하에서 접합시키는 접합 공정과, 상기 제1 기판을 상기 이온 주입층에서 이격시켜, 상기 제1 기판을 박막화하는 박리 공정에 의해, 상기 제2 기판의 위에 박막을 갖는 접합 기판을 제조하는 것을 특징으로 하는 접합 기판의 제조 방법을 제공한다(청구항 1).SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and is a method of bonding a first substrate and a second substrate, thinning the first substrate, and manufacturing a bonded substrate having a thin film on the second substrate. Forming an ion implantation layer by implanting hydrogen ions or rare gas ions or both thereof from the surface of the first substrate as a semiconductor substrate, and the ion implanted surface of the first substrate and the second substrate In the step of performing a surface activation treatment on at least one surface of the surface to be bonded, and the surface on which the ion-implanted surface of the first substrate and the surface of the second substrate are bonded, the humidity is 30% or less and / or the moisture content is 6 g. A thin film on the second substrate by a bonding step of bonding in an atmosphere of not more than / m 3 and a peeling step of thinning the first substrate by separating the first substrate from the ion implantation layer. There is provided a method for producing a bonded substrate, wherein the bonded substrate having the same is produced (claim 1).

이러한 공정을 포함하며, 제1 기판과 제2 기판의 접합을, 습도가 30% 이하 및/또는 수분량이 6 g/㎥ 이하인 분위기 하에서 접합시키는 접합 기판의 제조 방법을 이용하면, 접합 시의 분위기의 습도를 낮게 함으로써(수분량을 적게 함), 접합 시의 밀착부의 전파 속도를 느리게 할 수 있다. 그 때문에, 접합 계면에 존재하는 가스나 미소한 이물을 효율적으로 배출할 수 있다. 이에 따라, 접합 종단부에서 부착물이 농축되어 밀폐되는 것을 방지할 수 있기 때문에, 접합 종단부에서의 보이드의 발생을 방지하는 접합 기판의 제조를 행할 수 있다.Including such a process, when the bonding method of the bonding board | substrate which joins the 1st board | substrate and the 2nd board | substrate in the atmosphere whose humidity is 30% or less and / or the moisture content is 6 g / m <3> or less is used, By lowering the humidity (reducing the amount of water), the propagation speed of the close contact portion at the time of joining can be slowed. Therefore, the gas and the micro foreign matter which exist in a joining interface can be discharged efficiently. Thereby, since a deposit can be prevented from being concentrated and sealed in a junction end part, the joining board which prevents generation | occurrence | production of a void in a junction end part can be performed.

이 경우, 상기 제1 기판을, 단결정 실리콘 기판, 표면에 산화막을 형성한 단결정 실리콘 기판, 화합물 반도체 기판 중 어느 하나로 할 수 있다(청구항 2).In this case, the first substrate can be any one of a single crystal silicon substrate, a single crystal silicon substrate having an oxide film formed on its surface, and a compound semiconductor substrate (claim 2).

본 발명에 따르면, 최근 특히 요구되고 있는 양호한 실리콘 박막을 갖는 고품질의 접합 기판, 예컨대 SOI 기판을 더 확실하게 제조할 수 있다.According to the present invention, it is possible to more reliably produce a high quality bonded substrate, such as an SOI substrate, having a good silicon thin film which is particularly required in recent years.

또한, 본 발명에 따르면, 실리콘 박막뿐만 아니라, GaN 등의 화합물 반도체로 이루어지는 양호한 박막을 갖는 접합 기판도, 더 확실하게 제조할 수 있다.Moreover, according to this invention, not only a silicon thin film but also the bonded substrate which has a favorable thin film which consists of compound semiconductors, such as GaN, can be manufactured more reliably.

또한, 본 발명의 접합 기판의 제조 방법에서는, 상기 제2 기판을, 석영 기판, 사파이어(알루미나) 기판, SiC 기판, 붕규산 유리 기판, 결정화 유리 기판, 질화 알루미늄 기판, 단결정 실리콘 기판, 표면에 산화막을 형성한 단결정 실리콘 기판, SiGe 기판 중 어느 하나로 할 수 있다(청구항 3).Moreover, in the manufacturing method of the bonded substrate of this invention, the said 2nd board | substrate is an oxide film on a quartz board | substrate, a sapphire (alumina) board | substrate, a SiC board | substrate, a borosilicate glass board | substrate, a crystallized glass substrate, an aluminum nitride substrate, a single crystal silicon substrate, and the surface. One of the formed single crystal silicon substrates and SiGe substrates can be used (claim 3).

본 발명의 접합 기판에서 사용하는 제2 기판은, 제작하는 반도체 디바이스의 목적에 따라, 이들 중에서 적절하게 선택할 수 있다.The 2nd board | substrate used by the bonded substrate of this invention can be suitably selected from these according to the objective of the semiconductor device to manufacture.

또한, 본 발명의 접합 기판의 제조 방법에서는, 상기 접합 공정 후, 상기 접합된 기판을, 100℃∼400℃에서 열처리하는 열처리 공정을 행하고, 그 후, 상기 박리 공정을 행할 수 있다(청구항 4).Moreover, in the manufacturing method of the bonding board | substrate of this invention, after the said bonding process, the heat processing process of heat-processing the said bonded board | substrate at 100 degreeC-400 degreeC can be performed, and the said peeling process can be performed after that (claim 4). .

이와 같이, 제1 기판과 제2 기판을 접합시킨 후, 접합시킨 기판을, 100℃∼ 400℃에서 열처리함으로써, 제1 기판과 제2 기판의 접합 강도를 더 높일 수 있다. 특히, 열처리 온도가, 100℃∼300℃이면, 이종 재료의 기판의 접합에서도, 열팽창 계수의 차이에 따른 열왜곡, 균열, 박리 등이 발생할 우려를 더 줄일 수 있다. 한편, 제1 기판 및 제2 기판 모두 실리콘 기판으로 하는 경우와 같이, 동종 재료를 접합시키는 경우는, 400℃까지의 온도에서 열처리할 수 있어, 접합 강도를 더 높일 수 있다.Thus, after joining a 1st board | substrate and a 2nd board | substrate, the bonding strength of a 1st board | substrate and a 2nd board | substrate can further be improved by heat-processing the joined board | substrate at 100 degreeC-400 degreeC. In particular, when the heat treatment temperature is 100 ° C. to 300 ° C., even when the substrates of different materials are bonded, the possibility of thermal distortion, cracking or peeling due to the difference in the thermal expansion coefficient can be further reduced. On the other hand, as in the case where both the first substrate and the second substrate are made of a silicon substrate, in the case of bonding the same material, the heat treatment can be performed at a temperature up to 400 ° C, and the bonding strength can be further increased.

또한, 본 발명의 접합 기판의 제조 방법에서는 상기 표면 활성화 처리를 플라즈마 처리에 의해 행하는 것이 바람직하다(청구항 5).Moreover, in the manufacturing method of the bonded substrate of this invention, it is preferable to perform the said surface activation process by a plasma process (claim 5).

이와 같이, 표면 활성화 처리를 플라즈마 처리로 행하면, 기판의 표면 활성화 처리를 시행한 면은, OH기가 증가하는 등으로 활성화된다. 따라서, 이 상태에서, 제1 기판의 이온 주입한 면과 제2 기판의 접합시키는 면을 밀착시키면, 수소 결합 등에 의해, 기판끼리를 보다 강고하게 접합시킬 수 있다.In this way, when the surface activation treatment is performed by plasma treatment, the surface on which the surface activation treatment of the substrate has been performed is activated due to an increase in the OH group. Therefore, in this state, when the ion-implanted surface of the first substrate and the surface to be bonded to the second substrate are brought into close contact, the substrates can be more firmly bonded by hydrogen bonding or the like.

또한, 본 발명의 접합 기판의 제조 방법에서는, 이와 같이, 표면 활성화 처리로서 플라즈마 처리를 행하여도, 접합 종단부에서의 보이드를 억제할 수 있다.Moreover, in the manufacturing method of the bonded substrate of this invention, even if plasma processing is performed as surface activation treatment in this way, the void in a junction terminal part can be suppressed.

또한, 본 발명의 접합 기판의 제조 방법에서는, 상기 박리 공정에서의 상기 제1 기판의 상기 이온 주입층에서의 이격을, 상기 제1 기판의 일단부로부터 외부 충격을 부여하여, 이 외부 충격을 부여한 일단부로부터 타단부를 향하여 진행되는 벽개(劈開)에 의해 행하는 것이 바람직하다(청구항 6).Moreover, in the manufacturing method of the bonded substrate of this invention, the external shock is provided from the one end of the said 1st board | substrate, and the external impact is given to the space | interval in the said ion implantation layer of the said 1st board | substrate in the said peeling process. It is preferable to perform by cleavage which progresses from one end to the other end (claim 6).

이와 같이, 박리 공정에서의 제1 기판의 이온 주입층에서의 이격을, 제1 기판의 일단부로부터 외부 충격을 부여하여, 상기 외부 충격을 부여한 일단부로부터 타단부를 향하여 진행되는 벽개에 의해 행하면, 벽개가 한 방향을 향하여 생기기 때문에, 벽개의 제어가 비교적 용이하며, 막 두께 균일성이 높은 박막을 얻을 수 있다.Thus, when the separation in the ion implantation layer of the 1st board | substrate in a peeling process is performed by cleavage which gives an external shock from one end of a 1st board | substrate, and advances toward the other end from the one which gave the said external shock, Since cleavage occurs in one direction, it is relatively easy to control the cleavage, and a thin film with high film thickness uniformity can be obtained.

이상에 설명한 바와 같이, 본 발명의 접합 기판의 제조 방법에 따르면, 접합 시의 분위기의 습도를 낮게 함으로써(수분량을 적게 한다), 접합 시의 밀착부의 전파 속도를 느리게 할 수 있다. 그 때문에, 접합 계면에 존재하는 가스나 미소한 이물을 효율적으로 배출할 수 있다. 이에 따라, 접합 종단부에서 부착물이 농축되어, 밀폐되는 것을 방지할 수 있기 때문에, 접합 종단부에서의 보이드의 발생을 방지하여 접합 기판의 제조를 행할 수 있다.As explained above, according to the manufacturing method of the bonding board | substrate of this invention, the propagation speed of the contact | adherence part at the time of joining can be slowed by making the humidity of the atmosphere at the time of joining low (reduce moisture content). Therefore, the gas and the micro foreign matter which exist in a joining interface can be discharged efficiently. As a result, since deposits can be prevented from being concentrated and sealed at the bonding end portion, it is possible to prevent the occurrence of voids at the bonding end portion and to manufacture the bonded substrate.

이하, 본 발명에 대해서 보다 상세하게 설명한다.EMBODIMENT OF THE INVENTION Hereinafter, this invention is demonstrated in detail.

전술한 바와 같이, 종래의 접합 기판의 제조 방법에서는, 접합 전의 기판의 청정도와, 접합 환경의 청정도를 높게 유지하고 있어도, 특히 기판의 접합 종단부에 보이드가 발생하기 쉽다고 하는 문제가 있었다. 또한, 이 접합 종단부에서의 보이드를 방지하기 위해서는, 한층 더 청정화가 필요하게 되지만, 그 때문에는 막대한 비용이나 노동력이 필요하게 되는 등의 문제가 있었다.As described above, in the conventional method for producing a bonded substrate, even if the cleanliness of the substrate before bonding and the cleanliness of the bonding environment are kept high, there is a problem that voids are particularly likely to occur at the bonding end portion of the substrate. Moreover, in order to prevent the void at this junction terminal part, further cleaning is required, but there existed a problem of enormous cost and labor cost.

본 발명자들은, 이와 같이 특히 접합 종단부에 보이드가 발생하기 쉬운 원인에 대해서, 이하와 같이 검토를 행하였다.The present inventors examined as follows the cause which tends to generate | occur | produce a void especially in a junction terminal part in this way.

접합은 2장의 기판을 중합시킨 상태에서 일부를 밀착시켜 행한다. 밀착된 부 분의 주위는, 기판끼리의 간격이 좁음으로써, 자발적으로 밀착되며, 그 범위는 접합 개시부로부터 다른쪽을 향하여 전파해 간다. 이 접합 개시부 주변에서의 밀착부의 전파의 양태를 도 2에 모식적으로 도시한다. 밀착부의 전파의 선단에서는, 접합 계면에 존재한 가스나 미소한 이물이 압출되고, 이들을 쓸어버린다. 큰 이물은 접합 시에 이동할 수 없어 그 자리에 남는다.Bonding is performed by bringing a part into close contact in the state which superposed | polymerized two board | substrates. Since the space | interval of the board | substrate adhere | attaches narrowly, it adheres spontaneously, and the range propagates toward the other from the junction start part. The aspect of the propagation of the contact | adherence part around this junction start part is shown typically in FIG. At the tip of the propagation of the close contact portion, the gas and the fine foreign matter present at the joining interface are extruded, and these are wiped out. Large foreign objects cannot move at the time of joining and remain in place.

접합 전에 기판의 세정을 행한 경우에도, 세정 후의 분위기나 기판 수납부의 분위기, 접합 분위기에 존재하는 가스나 미소한 이물이 기판 표면에 근소하지만 부착된다. 접합 전에 기판 표면을 활성화하면, 이들을 더 흡착하기 쉬워진다. 이 겨우 부착된 물질은, 접합 시에 밀착부의 확대와 함께 접합 계면을 이동하여, 농축된다. 이 농축된 부착물은, 접합 종단에 무수한 보이드가 되어 나타난다.Even when the substrate is washed before bonding, gas or a small foreign matter present in the atmosphere after washing, the atmosphere of the substrate storage portion, or the bonding atmosphere is slightly attached to the surface of the substrate. Activating the substrate surface prior to bonding makes it easier to adsorb these. This barely attached substance is concentrated by moving a bonding interface with expansion of a contact part at the time of joining. This concentrated deposit appears innumerable voids at the junction ends.

이 접합 종단부의 보이드의 발생을 경감하기 위해, 본 발명자들은, 더 검토 및 실험을 행하였다. 그 결과, 접합 시의 분위기 중의 수분량을 적게 함으로써(즉, 습도를 낮게 한다), 접합 종단부의 보이드의 발생을 경감시킬 수 있는 것을 발견하였다.In order to reduce the generation | occurrence | production of the void of this junction terminal part, the present inventors further examined and experimented. As a result, it was found that the generation of voids at the end of the joint can be reduced by reducing the amount of moisture in the atmosphere at the time of joining (that is, lowering the humidity).

이는, 접합 시의 분위기 가스의 수분량을 적게 함으로써 밀착부의 전파 속도를 느리게 하여, 농축된 부착물을 접합 계면으로부터 효율적으로 밖으로 배출한다고 설명할 수 있다.This can be explained by reducing the amount of moisture in the atmosphere gas at the time of joining, thereby slowing the propagation speed of the contact portion and efficiently discharging the concentrated deposit out from the joining interface.

본 발명자들은, 접합 시의 분위기 가스 중의 수분량(습도)과 접합에 요하는 시간의 관계를 측정하였다. 온도 20℃에서 측정한 것에 대해서, 그 결과를 도 3에 도시한다.The present inventors measured the relationship between the amount of moisture (humidity) in the atmosphere gas at the time of joining, and the time required for joining. The result is shown in FIG. 3 about what was measured at the temperature of 20 degreeC.

도 3으로부터 알 수 있는 바와 같이, 분위기 중의 수분량이 많을(습도가 높다)수록 접합 시간이 짧다. 즉, 접합 속도가 빠르며, 밀착부의 전파도 빠르다.As can be seen from FIG. 3, the larger the amount of moisture in the atmosphere (the higher the humidity), the shorter the bonding time. That is, the joining speed is fast, and the propagation of the tight part is also fast.

종래는, 기판 표면에의 부착물 경감 등을 목적으로 하여, 정전기 방지를 위해, 습도를 45%∼65% 정도로 컨트롤한다. 또한, 예컨대 일본 특허 공개 제2007-141946호 공보에서는, 세정 장치 및 클린 룸의 분위기에 대해서, 습도를 25℃ 환산으로 46%∼60%로 하고 있다.Conventionally, the humidity is controlled to about 45% to 65% in order to prevent static electricity for the purpose of reducing the deposits on the substrate surface and the like. In addition, in Japanese Unexamined Patent Publication No. 2007-141946, for example, the humidity is set to 46% to 60% in terms of 25 ° C with respect to the atmosphere of the cleaning device and the clean room.

접합 시의 분위기 중의 수분량(습도)에 따라, 접합 종단부 부근의 밀착부의 전파의 양태가 달라진다.Depending on the amount of moisture (humidity) in the atmosphere at the time of joining, the aspect of the propagation of the close contact portion near the joining terminal portion varies.

접합 종단부 부근의 밀착부의 전파의 양태를 도 1에 모식적으로 도시한다. 도 1의 (a)에는, 수분량이 적은, 즉, 습도가 낮은 경우(본 발명의 경우), 도 1의 (b)에는 수분량이 많은, 즉, 습도가 높은 경우(종래의 경우)를 도시하고 있다. 도 1의 (b)에 도시한 바와 같이, 종래와 같이 고습도의 경우, 밀착부의 전파의 속도가 빠르며, 외주부에도 밀착부가 전파되기 때문에, 접합 종단부에서는 외주부로부터의 밀착부의 전파도 있어, 부착물이 쓸어져 버려지게 되는 부분이 좁아져, 부착부의 밀폐가 발생한다. 한편, 도 1의 (a)에 도시한 바와 같이, 저습도의 경우는, 밀착부의 전파 속도가 느리며, 외주부로부터의 밀착부의 전파의 영향이 없어, 부착물이 쓸어져 버려지게 되는 스윕 아웃 부분을 확보할 수 있어, 농축된 부착물을 효율적으로 제거할 수 있게 된다.The mode of the propagation of the close contact portion near the junction end is schematically illustrated in FIG. 1. In FIG. 1A, when the moisture content is small, that is, when the humidity is low (in the present invention), FIG. 1B illustrates when the moisture content is high, that is, when the humidity is high (conventional) have. As shown in Fig. 1 (b), in the case of high humidity as in the prior art, since the speed of propagation of the contact portion is fast and the contact portion also propagates to the outer circumference portion, there is also the propagation of the contact portion from the outer circumference portion at the joining end portion. The part to be swept away becomes narrow and sealing of the attachment portion occurs. On the other hand, as shown in Fig. 1 (a), in the case of low humidity, the propagation speed of the close contact portion is slow, and there is no influence of the propagation of the close contact portion from the outer circumference, thereby securing a sweep-out portion where the deposit is swept away. It is possible to efficiently remove the concentrated deposits.

본 발명자들은 더 검토를 진행하여, 충분히 효율적으로 상기 접합 종단부의 보이드를 저감하기 위해서는, 수분량(습도)의 구체적인 수치를, 습도를 30% 이하 및/또는 수분량을 6 g/㎥ 이하로 하면 좋은 것을 발견하여, 본 발명을 완성시켰다.MEANS TO SOLVE THE PROBLEM In order to reduce the void of the said junction terminal part efficiently enough, the present inventors should make the specific numerical value of a moisture content (humidity) make 30% or less of humidity and / or 6 g / m <3> or less of moisture content. The present invention was completed.

이하, 도면을 참조하여 본 발명의 실시형태를 설명하지만, 본 발명은 이들에 한정되는 것이 아니다.EMBODIMENT OF THE INVENTION Hereinafter, although embodiment of this invention is described with reference to drawings, this invention is not limited to these.

도 4는 본 발명을 적용할 수 있는 접합 기판의 제조 방법이다.4 is a method of manufacturing a bonded substrate to which the present invention can be applied.

우선, 도 4의 (a)에 도시하는 바와 같이, 반도체 기판인 제1 기판(10)과, 제2 기판(20)을 준비한다(공정 a).First, as shown to Fig.4 (a), the 1st board | substrate 10 which is a semiconductor substrate, and the 2nd board | substrate 20 are prepared (process a).

이때, 제1 기판(10)을, 단결정 실리콘 기판으로 할 수 있으며, 특히는, 표면에 산화막을 형성한 단결정 실리콘 기판으로 할 수도 있다. 제1 기판으로서 이들 재료를 선택하면, 실리콘 박막을 갖는 접합 기판을 제조할 수 있다. 표면에 산화막을 형성한 단결정 실리콘 기판을 이용하면, SOI 기판을 제작하는 데 편의 상 좋다. 또한, 실리콘 박막이 아니라, GaN 등의 화합물 반도체 박막을 갖는 접합 기판을 제조하기 위해, 제1 기판(10)을, GaN 등의 화합물 반도체 기판으로 할 수도 있다.At this time, the first substrate 10 may be a single crystal silicon substrate, and in particular, may be a single crystal silicon substrate having an oxide film formed on its surface. When these materials are selected as the first substrate, a bonded substrate having a silicon thin film can be produced. Use of a single crystal silicon substrate having an oxide film formed on its surface is convenient for producing an SOI substrate. In addition, in order to manufacture the bonded substrate which has compound semiconductor thin films, such as GaN, instead of a silicon thin film, the 1st board | substrate 10 can also be made into compound semiconductor substrates, such as GaN.

또한, 제2 기판(20)을, 석영 기판, 사파이어(알루미나) 기판, SiC 기판, 붕규산 유리 기판, 결정화 유리 기판, 질화 알루미늄 기판 중 어느 하나의 절연성 기판으로 할 수도 있으며, 혹은, 단결정 실리콘 기판, 표면에 산화막을 형성한 단결정 실리콘 기판, SiGe 기판 중 어느 하나로 할 수도 있다. 제2 기판(20)은, 제작하는 반도체 디바이스의 목적에 따라, 이들 중에서 적절하게 선택하도록 하면 좋다. 물론, 이외의 재료를 이용하여도 좋다.Further, the second substrate 20 may be an insulating substrate of any one of a quartz substrate, a sapphire (alumina) substrate, a SiC substrate, a borosilicate glass substrate, a crystallized glass substrate, and an aluminum nitride substrate, or a single crystal silicon substrate, It can also be made into any of the single-crystal silicon substrate and SiGe substrate which formed the oxide film in the surface. What is necessary is just to select the 2nd board | substrate 20 suitably from these according to the objective of the semiconductor device to manufacture. Of course, other materials may be used.

다음에, 도 4의 (b)에 도시하는 바와 같이, 제1 기판(10)의 표면(이온 주입면)(12)으로부터 수소 이온을 주입하여 이온 주입층(11)을 형성한다(공정 b).Next, as shown in FIG. 4B, hydrogen ions are implanted from the surface (ion implantation surface) 12 of the first substrate 10 to form an ion implantation layer 11 (step b). .

이 이온 주입층(11)의 형성에는, 수소 이온뿐만 아니라, 희가스 이온 혹은 수소 이온과 희가스 이온의 양방을 이온 주입하도록 하여도 좋다. 주입 에너지, 주입 선량, 주입 온도 등 그 밖의 이온 주입 조건도, 소정의 두께의 박막을 얻을 수 있도록 적절하게 선택하면 좋다. 구체예로서는, 주입 시의 기판의 온도를 250℃∼400℃로 하며, 이온 주입 깊이를 0.5 ㎛로 하고, 주입 에너지를 20 keV∼100 keV로 하며, 주입 선량을 1×1016∼1×1017/㎠로 하는 것을 들 수 있지만, 이들에 한정되지 않는다.In the formation of the ion implantation layer 11, not only hydrogen ions, but also rare gas ions or both of hydrogen ions and rare gas ions may be ion implanted. Other ion implantation conditions such as implantation energy, implantation dose, implantation temperature, and the like may be appropriately selected so as to obtain a thin film having a predetermined thickness. As a concrete example, and the substrate temperature at the time of injection to 250 ℃ ~400 ℃, the ion implantation depth to 0.5 ㎛, and and the implantation energy in 20 keV~100 keV, 1 × 10 16 ~1 × 10 17 to injection dose Although what is referred to as / cm <2> is mentioned, It is not limited to these.

또한, 표면에 산화막을 형성한 단결정 실리콘 기판을 이용하여, 산화막을 통해 이온 주입을 행하면, 주입 이온의 채널링을 억제하는 효과를 얻을 수 있어, 이온의 주입 깊이의 변동을 보다 억제할 수 있다. 이에 따라, 막 두께 균일성이 더 높은 박막을 형성할 수 있다.In addition, when ion implantation is performed through the oxide film using a single crystal silicon substrate having an oxide film formed on its surface, an effect of suppressing channeling of the implanted ions can be obtained, and variations in the implantation depth of the ions can be further suppressed. As a result, a thin film having a higher film thickness uniformity can be formed.

다음에, 도 4의 (c)에 도시하는 바와 같이, 제1 기판(10)의 이온 주입한 면(12)과, 제2 기판(20)의 접합시키는 면(22)에 표면 활성화 처리를 시행한다(공정 c). 또한, 제2 기판(20)의 접합시키는 면(22)이란, 다음의 공정 d의 접합 공정에서 제1 기판과 접합시키는 면을 말한다.Next, as shown in FIG. 4C, a surface activation treatment is performed on the ion-implanted surface 12 of the first substrate 10 and the surface 22 on which the second substrate 20 is bonded. (Step c). In addition, the surface 22 to bond the 2nd board | substrate 20 means the surface to bond with a 1st board | substrate in the bonding process of the following process d.

물론, 제1 기판(10)의 이온 주입한 면(12)과 제2 기판(20)의 접합시키는 면(22) 중 어느 한쪽의 면에만 표면 활성화 처리를 시행하도록 하여도 좋다.Of course, the surface activation treatment may be performed only on one of the surfaces 12 into which the ion-implanted surface 12 of the first substrate 10 and the surface 22 to be bonded to the second substrate 20 are applied.

이때, 표면 활성화 처리를 플라즈마 처리로 할 수 있다. 이와 같이, 표면 활성화 처리를, 플라즈마 처리로 행하면, 기판의 표면 활성화 처리를 시행한 면은, OH기가 증가하는 등으로 활성화된다. 따라서, 이 상태에서, 제1 기판의 이온 주입한 면(12)과 제2 기판의 접합시키는 면(22)을 밀착시키면, 수소 결합 등에 의해, 기판을 보다 강고하게 접합시킬 수 있다. 또한, 표면 활성화 처리는 그 밖에 오존 처리 등으로도 행할 수 있으며, 복수종의 처리를 조합시켜도 좋다.At this time, the surface activation treatment may be a plasma treatment. As described above, when the surface activation treatment is performed by plasma treatment, the surface on which the surface activation treatment of the substrate is performed is activated due to an increase in the OH group. Therefore, in this state, when the surface 12 into which the ion-implanted surface 12 of the 1st board | substrate and the 2nd board | substrate are joined are in close contact, the board | substrate can be bonded more firmly by hydrogen bond etc. In addition, the surface activation treatment may also be performed by ozone treatment or the like, or a plurality of treatments may be combined.

플라즈마로 처리를 하는 경우는, 진공 챔버 중에 RCA 세정 등의 세정을 한 기판을 적재하고, 플라즈마용 가스를 도입한 후, 100 W 정도의 고주파 플라즈마에 5초∼30초 정도 노출시켜, 표면을 플라즈마 처리한다. 플라즈마용 가스로서는, 예컨대, 표면에 산화막을 형성한 단결정 실리콘 기판을 처리하는 경우에는, 산소 가스의 플라즈마, 표면에 산화막을 형성하지 않는 단결정 실리콘 기판을 처리하는 경우에는, 수소 가스, 아르곤 가스, 또는 이들의 혼합 가스 혹은 수소 가스와 헬륨 가스의 혼합 가스를 이용할 수 있다. 또한, 불활성 가스의 질소 가스를 이용하여도 좋다.In the case of a plasma treatment, a substrate subjected to RCA cleaning or the like is loaded in a vacuum chamber, and after introducing a plasma gas, the surface is exposed to plasma for about 5 to 30 seconds by exposure to a high frequency plasma of about 100 W. Process. As the plasma gas, for example, when treating a single crystal silicon substrate having an oxide film formed on its surface, hydrogen gas, argon gas, or when treating a plasma of oxygen gas or a single crystal silicon substrate having no oxide film formed on its surface, or These mixed gases or a mixed gas of hydrogen gas and helium gas can be used. Moreover, you may use nitrogen gas of inert gas.

오존에서 처리를 하는 경우는, 대기를 도입한 챔버 중에 RCA 세정 등의 세정을 한 기판을 적재하고, 질소 가스, 아르곤 가스 등의 플라즈마용 가스를 도입한 후, 고주파 플라즈마를 발생시켜, 대기 중의 산소를 오존으로 변환함으로써, 표면을 오존 처리한다.In the case of treatment with ozone, a substrate subjected to cleaning such as RCA cleaning is placed in a chamber into which air is introduced, and after introducing plasma gas such as nitrogen gas and argon gas, high frequency plasma is generated to generate oxygen in the atmosphere. Is converted to ozone to ozone the surface.

다음에, 도 4의 (d)에 도시하는 바와 같이, 제1 기판의 이온 주입한 면(12)과 제2 기판의 접합시키는 면(22)을 밀착시켜, 접합시킨다(공정 d).Next, as shown in FIG.4 (d), the ion-injected surface 12 of the 1st board | substrate and the surface 22 to bond together of a 2nd board | substrate are brought into close contact, and are bonded (process d).

이와 같이, 표면 활성화 처리를 한 표면을 접합면으로 하여, 예컨대 감압 또는 상압 하, 실온에서 기판을 밀착시키면, 고온 처리를 시행하지 않아도, 양기판을 이후의 기계적 박리에 견딜 수 있을 정도로 충분히 강고하게 접합시킬 수 있다.In this way, if the surface subjected to the surface activation treatment is bonded to the substrate at room temperature under reduced pressure or normal pressure, for example, the substrate can be adhered sufficiently firmly to withstand subsequent mechanical peeling without performing a high temperature treatment. Can be bonded.

그리고, 본 발명에서는, 이 접합 공정을 행할 때의 분위기를, 습도를 30% 이하 및/또는 수분량을 6 g/㎥ 이하로 한다. 또한, 여기서의 「습도」란 상대 습도, 즉, 그 온도에서의 포화 수분량에 대한 수분량의 비를 가리킨다.And in this invention, the atmosphere at the time of performing this joining process makes humidity 30% or less and / or moisture content 6 g / m <3> or less. In addition, "humidity" here refers to relative humidity, ie, the ratio of the moisture content with respect to the saturated moisture content at the temperature.

또한, 이와 같이 습도가 낮기 때문에, 기판 표면에 정전기가 발생하기 쉬우며, 이물을 흡착하기 쉬워지기 때문에, 이온화 장치를 이용하는 등에 의해 정전기의 발생을 억제하는 것이 바람직하다.In addition, since the humidity is low in this manner, static electricity is easily generated on the surface of the substrate, and foreign matters are easily adsorbed. Therefore, it is preferable to suppress the generation of static electricity by using an ionizer.

또한, 이 제1 기판과 제2 기판을 접합시키는 공정 후, 상기 접합시킨 기판을 100℃∼400℃에서 열처리하는 열처리 공정을 행할 수 있다.In addition, after the step of bonding the first substrate and the second substrate, a heat treatment step of heat-treating the bonded substrate at 100 ° C to 400 ° C can be performed.

이와 같이, 제1 기판과 제2 기판을 접합시킨 후, 상기 접합시킨 기판을, 100℃∼400℃에서 열처리함으로써, 제1 기판과 제2 기판의 접합의 강도를 높일 수 있다. 특히, 열처리 온도가, 100℃∼300℃이면, 이종 재료의 기판의 접합에서도, 열팽창 계수의 차이에 의한 열왜곡, 균열, 박리 등이 발생할 우려가 적다. 접합 강도를 높이면, 박리 공정에서의 불량의 발생을 감소시킬 수 있다.Thus, after joining a 1st board | substrate and a 2nd board | substrate, the said board | substrate joined is heat-processed at 100 degreeC-400 degreeC, and the intensity | strength of the bonding of a 1st board | substrate and a 2nd board | substrate can be raised. In particular, when the heat treatment temperature is 100 ° C to 300 ° C, thermal distortion, cracking, peeling, etc. due to the difference in thermal expansion coefficient are less likely to occur even when joining substrates of different materials. Increasing the bonding strength can reduce the occurrence of defects in the peeling process.

다음에, 도 4의 (e)에 도시하는 바와 같이, 제1 기판(10)을 이온 주입층(11)에서 이격시켜, 제1 기판(10)을 박막화하는 박리 공정을 행한다(공정 e).Next, as shown in Fig. 4E, the first substrate 10 is separated from the ion implantation layer 11, and a peeling step of thinning the first substrate 10 is performed (step e).

이 제1 기판의 이격(박리, 박막화)은, 예컨대, 기계적인 외력을 가함으로써 행할 수 있다. 특히, 제1 기판의 일단부로부터 외부 충격을 부여하여, 상기 외부 충격을 부여한 일단부로부터 타단부를 향하여 진행되는 벽개에 의해 행하면, 벽개가 한 방향을 향하여 생기기 때문에, 벽개의 제어가 비교적 용이하며, 막 두께 균 일성이 높은 박막을 얻을 수 있기 때문에 바람직하다. 또한, 이 경우, 외부 충격을 부여하는 일단부와, 공정 d의 접합 시의 접합 개시부는 특히 관련성은 없으며, 제조 공정의 편의 등에 의해 이들의 위치를 결정할 수 있다.The separation (peeling and thinning) of the first substrate can be performed by applying a mechanical external force, for example. In particular, when the external impact is applied from one end of the first substrate and the cleavage proceeds from the one end to which the external impact is applied to the other end, the cleavage occurs in one direction, so that the control of the cleavage is relatively easy. It is preferable to obtain a thin film having a high film thickness uniformity. In addition, in this case, the one end which gives an external impact and the joining start part at the time of the joining of process d are not particularly related, and these positions can be determined by the convenience of a manufacturing process, etc.

그리고, 이상의 공정[도 4의 (a)∼(e)]을 거침으로써, 도 4의 (f)에 도시하는 바와 같은, 제2 기판(20)의 위에 박막(31)을 갖는 접합 기판(30)을 제조한다.Then, the bonding substrate 30 having the thin film 31 on the second substrate 20 as shown in FIG. 4F by going through the above steps (FIGS. 4A to 4E). ).

본 발명에서는, 상기한 바와 같이, 공정 d의 접합 공정을 행할 때에, 습도를 30% 이하 및/또는 수분량을 6 g/㎥ 이하로 하기 때문에, 밀착부의 전파 속도를 느리게 하여, 접합 종단부에서 부착물을 효율적으로 제거하여, 부착물의 밀폐을 방지할 수 있다. 그 때문에, 그 후의 박리 공정(공정 e) 등을 행하여, 접합 종단부에 보이드가 발생하는 것을 방지하여 제조할 수 있다. 또한, 본 발명에서는, 될 수 있는 한 습도가 낮은(수분량이 적다)쪽이, 접합 종단부에서의 보이드의 발생을 억제하는 효과가 높지만, 그때는, 이온화 장치 등에 의한 정전기 대책을 더 강화하는 것이 바람직하다.In the present invention, as described above, when performing the bonding step of step d, the humidity is set to 30% or less and / or the water content is 6 g / m 3 or less, so that the propagation speed of the close contact is slowed down and the deposit is attached at the joining end. Can be efficiently removed to prevent the sealing of deposits. Therefore, a subsequent peeling process (step e) etc. are performed, and it can manufacture by preventing a void generate | occur | producing in a junction terminal part. In the present invention, the lower the humidity (the less water) is, the higher the effect of suppressing the generation of voids at the junction ends, but at that time, it is more reinforcement of the static electricity countermeasure by the ionizer or the like. desirable.

[실시예]EXAMPLE

이하, 본 발명의 실시예 및 비교예를 나타내어 본 발명을 보다 구체적으로 설명하지만, 본 발명은 이들에 한정되는 것이 아니다.Hereinafter, although an Example and a comparative example of this invention are shown and this invention is demonstrated more concretely, this invention is not limited to these.

(실시예 1)(Example 1)

이하와 같이, 도 4에 도시한 바와 같은, 접합법에 따른 접합 기판의 제조 방법에 따라, 접합 기판을 제조하였다.As shown below, the bonded substrate was manufactured according to the manufacturing method of the bonded substrate by the bonding method as shown in FIG.

우선, 제1 기판(10)으로서, 경면 연마된 직경이 150 ㎜인 단결정 실리콘 기 판을 준비하였다. 그리고, 제1 기판에는, 그 표면에 열산화에 의해 실리콘 산화막층을 100 ㎚ 형성하였다. 또한, 제2 기판(20)으로서, 직경이 150 ㎜인 합성 석영 기판을 준비하였다(공정 a).First, a single crystal silicon substrate having a mirror polished diameter of 150 mm was prepared as the first substrate 10. Then, a 100 nm silicon oxide film layer was formed on the surface of the first substrate by thermal oxidation. In addition, a synthetic quartz substrate having a diameter of 150 mm was prepared as the second substrate 20 (step a).

다음에, 제1 기판(10)에, 형성해 둔 실리콘 산화막층을 통해 수소 이온을 주입하고, 이온의 평균 진행 깊이에서 표면에 평행한 미소 기포층(이온 주입층)(11)을 형성하였다(공정 b). 이온 주입 조건은, 주입 에너지가 35 keV, 주입 선량이 9×1016/㎠, 주입 깊이는 0.3 ㎛이다.Next, hydrogen ions were implanted into the first substrate 10 through the formed silicon oxide film layer, and a microbubble layer (ion implantation layer) 11 parallel to the surface was formed at an average traveling depth of the ions (step b). In the ion implantation conditions, the implantation energy is 35 keV, the implantation dose is 9 × 10 16 / cm 2, and the implantation depth is 0.3 μm.

다음에, 플라즈마 처리 장치 중에 이온 주입한 제1 기판(10)을 적재하고, 플라즈마용 가스로서 질소를 도입한 후, 2 Torr(270 ㎩)의 감압 조건 하에서 13.56 ㎒의 고주파를 직경이 300 ㎜인 평행 평판 전극 간에 고주파 파워가 50 W인 조건에서 인가함으로써, 고주파 플라즈마 처리를 이온 주입한 면에 10초 행하였다. 이와 같이 하여, 제1 기판(10)의 이온 주입면(12)에 표면 활성화 처리를 시행하였다.Next, after loading the first substrate 10 ion-implanted into the plasma processing apparatus and introducing nitrogen as the plasma gas, a high frequency of 13.56 MHz is 300 mm in diameter under a reduced pressure of 2 Torr (270 kPa). The high frequency plasma treatment was performed for 10 seconds on the ion implanted surface by applying the high frequency power between the parallel plate electrodes under the condition of 50 W. In this manner, the surface activation treatment was performed on the ion implantation surface 12 of the first substrate 10.

한편, 제2 기판(20)에 대해서는, 플라즈마 처리 장치 내에 적재하고, 좁은 전극 간에 플라즈마용 가스로서 질소 가스를 도입한 후, 전극 간에 고주파를 인가함으로써 플라즈마를 발생시켜, 고주파 플라즈마 처리를 10초 행하였다. 이와 같이 하여, 제2 기판(20)의, 다음의 접합 공정에서 접합시키는 면(22)에도 표면 활성화 처리를 시행하였다(공정 c).On the other hand, the second substrate 20 is loaded in a plasma processing apparatus, nitrogen gas is introduced as a plasma gas between the narrow electrodes, and then plasma is generated by applying a high frequency between the electrodes to perform a high frequency plasma treatment for 10 seconds. It was. In this manner, the surface activation treatment was also performed on the surface 22 of the second substrate 20 to be bonded in the next bonding step (step c).

이상과 같이 하여 표면 활성화 처리를 행한 제1 기판(10)과 제2 기판(20)을, 표면 활성화 처리를 행한 면을 접합면으로 하여 실온에서 밀착시킨 후, 양기판의 이면을 두께 방향으로 강하게 눌렀다(공정 d).After making the 1st board | substrate 10 and the 2nd board | substrate 20 which performed the surface activation process as mentioned above adhere | attach at room temperature using the surface which performed the surface activation process as a joining surface, the back surface of both board | substrates is strongly strengthened in the thickness direction. (Press d).

또한, 이 접합 시의 분위기를, 온도 20℃, 수분량 6 g/㎥으로 하였다. 즉, 상대 습도는 33%가 된다.In addition, the atmosphere at the time of this joining was made into the temperature of 20 degreeC, and water content 6g / m <3>. In other words, the relative humidity is 33%.

또한, 이때 밀착부의 전파의 양태를, 제2 기판(투명한 합성 석영 기판)측에서 관찰하였다. 접합 종단부 부근에서는, 도 1의 (a)에 도시한 바와 같은 전파의 양태가 되어 있었다.In addition, the aspect of the propagation of the close contact portion was observed from the second substrate (transparent synthetic quartz substrate) side at this time. In the vicinity of the junction termination part, there existed the aspect of the electric wave as shown to Fig.1 (a).

다음에, 접합 강도를 높이기 위해, 제1 기판(10)과 제2 기판(20)을 접합시킨 기판을, 300℃에서 6시간 열처리하였다.Next, in order to raise the bonding strength, the board | substrate which bonded the 1st board | substrate 10 and the 2nd board | substrate 20 was heat-processed at 300 degreeC for 6 hours.

다음에, 벽개의 기점을 형성하기 위해, 문구용 가위의 날에 의해, 제1 기판의 이온 주입층(11)에 그 일단부에서 외부 충격을 부여하였다. 그 후, 제1 기판(10)과 제2 기판을, 상대적으로 분리해 감으로써, 제1 기판(10)과 제2 기판(20)을 외부 충격을 부여한 일단부로부터 타단부를 향하여 이온 주입층(11)에서 순차 이격시켰다(공정 e).Next, in order to form the starting point of the cleavage, an external impact was applied to the ion implantation layer 11 of the first substrate by one end of the scissors for stationery. Thereafter, the first substrate 10 and the second substrate are relatively separated from each other so that the ion implantation layer is directed from the one end to which the external impact is applied to the first substrate 10 and the second substrate 20 toward the other end. In (11) it was separated sequentially (step e).

이와 같이 하여, 제2 기판(20) 상에 박막(31)을 갖는 접합 기판(30)을 제조하였다. 이 접합 기판(30)을 제2 기판(투명한 합성 석영 기판)측에서 관찰한 바, 기판면 내에 보이드는 거의 보이지 않고, 또한, 접합 종단부에 보이드는 2개정도 관찰되었다.In this way, the bonded substrate 30 having the thin film 31 on the second substrate 20 was manufactured. As a result of observing the bonded substrate 30 from the second substrate (transparent synthetic quartz substrate), almost no voids were observed in the substrate surface, and about two voids were observed at the bonded end portions.

(실시예 2)(Example 2)

실시예 1과 마찬가지로, 단, 접합 공정(공정 d)의 접합 시의 분위기를, 온도 20℃, 수분량 5 g/㎥, 즉, 상대 습도 27%로 하여, 접합 기판의 제조를 행하였다.In the same manner as in Example 1, however, the bonding substrate was manufactured by setting the atmosphere at the time of bonding in the bonding step (step d) to a temperature of 20 ° C. and a moisture content of 5 g / m 3, that is, a relative humidity of 27%.

이와 같이 하여 제조한 접합 기판의 보이드의 발생 상황을 실시예 1의 경우와 마찬가지로 관찰한 바, 기판면 내에 보이드는 거의 보이지 않고, 또한, 접합 종단부에 보이드는 보이지 않았다.Thus, when the generation | occurrence | production situation of the void of the bonded board | substrate manufactured in this way was observed similarly to the case of Example 1, a void was hardly seen in a board | substrate surface, and the void was not seen in a junction terminal part.

(실시예 3)(Example 3)

실시예 1과 마찬가지로, 단, 접합 공정(공정 d)의 접합 시의 분위기를, 온도 25℃, 수분량 6 g/㎥, 즉, 상대 습도 24%로 하여, 접합 기판의 제조를 행하였다.In the same manner as in Example 1, however, the bonding substrate was manufactured by setting the atmosphere at the time of bonding in the bonding step (step d) to a temperature of 25 ° C. and a water content of 6 g / m 3, that is, a relative humidity of 24%.

이와 같이 하여 제조한 접합 기판의 보이드의 발생 상황을 실시예 1의 경우와 마찬가지로 관찰한 바, 기판면 내에 보이드는 거의 보이지 않고, 또한, 접합 종단부에 보이드는 보이지 않았다.Thus, when the generation | occurrence | production situation of the void of the bonded board | substrate manufactured in this way was observed similarly to the case of Example 1, a void was hardly seen in a board | substrate surface, and the void was not seen in a junction terminal part.

(비교예)(Comparative Example)

실시예 1과 마찬가지로, 단, 접합 공정(공정 d)의 접합 시의 분위기를, 온도 20℃, 수분량 10 g/㎥, 즉, 상대 습도 55%로 하여, 접합 기판의 제조를 행하였다.In the same manner as in Example 1, however, the bonding substrate was manufactured with an atmosphere at the time of bonding in the bonding step (step d) at a temperature of 20 ° C. and a moisture content of 10 g / m 3, that is, a relative humidity of 55%.

밀착부의 전파의 양태를 실시예 1의 경우와 마찬가지로 관찰한 바, 접합 종단부 부근에서는, 도 1의 (b)에 도시한 바와 같은 전파의 양태가 되어 있었다.The mode of propagation of the tight contact portion was observed in the same manner as in the case of Example 1, and in the vicinity of the junction end, the mode of propagation as shown in Fig. 1B was obtained.

이와 같이 하여 제조한 접합 기판의 보이드의 발생 상황을 실시예 1의 경우와 마찬가지로 관찰한 바, 접합 종단부에 다수의 보이드가 보였다.Thus, when the generation | occurrence | production situation of the void of the bonded board | substrate thus manufactured was observed similarly to the case of Example 1, many voids were seen in the junction terminal part.

이상의 결과로부터, 접합 시의 분위기를 습도를 30% 이하 및/또는 수분량을 6 g/㎥ 이하로 함으로써, 접합 종단부의 보이드의 발생을 방지할 수 있다고 하는 본 발명의 효과가 분명하게 되었다.From the above result, the effect of this invention that the generation | occurrence | production of the void of a joining terminal part can be prevented by making humidity at the time of joining 30% or less and / or moisture content 6g / m <3> or less became clear.

또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용 효과를 나타내는 것은, 어떠한 것이라도 본 발명의 기술적 범위에 포함된다.In addition, this invention is not limited to the said embodiment. The said embodiment is an illustration, It has the structure substantially the same as the technical idea described in the claim of this invention, and what exhibits the same effect is included in the technical scope of this invention.

도 1은 접합 종단부에서의 밀착부의 전파의 양태를 모식적으로 도시하는 설명도이며, (a)는 본 발명에 따른 저습도의 경우, (b)는 종래의 고습도의 경우를 도시하는 것이다.BRIEF DESCRIPTION OF THE DRAWINGS It is explanatory drawing which shows the aspect of the propagation of the contact | adherence part in a junction terminal part typically, (a) is a case of the low humidity which concerns on this invention, (b) shows the case of the conventional high humidity.

도 2는 접합 개시부에서의 밀착부의 전파의 양태를 모식적으로 도시하는 설명도이다.It is explanatory drawing which shows typically the aspect of the propagation of the contact | adherence part in a junction start part.

도 3은 분위기 중의 수분량 및 상대 습도와, 접합 속도의 관계를 도시하는 그래프이다.3 is a graph showing the relationship between the moisture content and relative humidity in the atmosphere and the bonding speed.

도 4는 본 발명의 접합 기판의 제조 방법을 적용할 수 있는 접합 기판의 제조 방법의 일례를 도시하는 흐름도이다.It is a flowchart which shows an example of the manufacturing method of the bonded substrate which can apply the manufacturing method of the bonded substrate of this invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10…제1 기판10... First substrate

11…이온 주입층11... Ion implantation layer

12…이온 주입면12... Ion implantation surface

20… 제2 기판20... Second substrate

22…접합면22... Joint surface

30…접합 기판30... Junction board

31…박막31... pellicle

Claims (6)

제1 기판과 제2 기판을 접합시키며, 상기 제1 기판을 박막화하여, 상기 제2 기판의 위에 박막을 갖는 접합 기판을 제조하는 방법으로서, 적어도,A method of bonding a first substrate to a second substrate, thinning the first substrate, and manufacturing a bonded substrate having a thin film on the second substrate, at least, 반도체 기판인 상기 제1 기판의 표면으로부터 수소 이온 또는 희(希)가스 이온 혹은 이들의 양방을 주입하여 이온 주입층을 형성하는 공정과,Forming an ion implantation layer by implanting hydrogen ions or rare gas ions or both thereof from the surface of the first substrate as a semiconductor substrate; 상기 제1 기판의 이온 주입한 면과 상기 제2 기판의 접합시키는 면의 어느 한쪽 또는 양쪽 면에 표면 활성화 처리를 시행하는 공정과,Performing a surface activation treatment on one or both surfaces of the ion-implanted surface of the first substrate and the surface to be bonded to the second substrate, 상기 제1 기판의 이온 주입한 면과 상기 제2 기판의 접합시키는 면을, 습도가 30% 이하와 수분량이 6 g/㎥ 이하 중 하나 이상의 분위기 하에서 접합시키는 접합 공정과,A bonding step of joining the ion-implanted surface of the first substrate and the surface to be bonded to the second substrate in an atmosphere of one or more of 30% or less of humidity and 6 g / m 3 or less of moisture; 상기 제1 기판을 상기 이온 주입층에서 이격시켜, 상기 제1 기판을 박막화하는 박리 공정A peeling process of thinning the first substrate by separating the first substrate from the ion implantation layer. 에 의해, 상기 제2 기판의 위에 박막을 갖는 접합 기판을 제조하는 것을 특징으로 하는 접합 기판의 제조 방법.The manufacturing method of the bonded substrate which manufactures the bonded substrate which has a thin film on the said 2nd board | substrate. 제1항에 있어서, 상기 제1 기판을, 단결정 실리콘 기판, 표면에 산화막을 형성한 단결정 실리콘 기판, 화합물 반도체 기판 중 어느 하나로 하는 것을 특징으로 하는 접합 기판의 제조 방법.The method of manufacturing a bonded substrate according to claim 1, wherein the first substrate is any one of a single crystal silicon substrate, a single crystal silicon substrate having an oxide film formed on its surface, and a compound semiconductor substrate. 제1항 또는 제2항에 있어서, 상기 제2 기판을, 석영 기판, 사파이어(알루미나) 기판, SiC 기판, 붕규산 유리 기판, 결정화 유리 기판, 질화 알루미늄 기판, 단결정 실리콘 기판, 표면에 산화막을 형성한 단결정 실리콘 기판, SiGe 기판 중 어느 하나로 하는 것을 특징으로 하는 접합 기판의 제조 방법.The said 2nd board | substrate is a quartz board | substrate, a sapphire (alumina) board | substrate, a SiC substrate, a borosilicate glass substrate, a crystallized glass substrate, an aluminum nitride substrate, a single crystal silicon substrate, and the oxide film formed in the surface of Claim 1 or 2. A method for producing a bonded substrate, comprising one of a single crystal silicon substrate and a SiGe substrate. 제1항 또는 제2항에 있어서, 상기 접합 공정 후, 접합된 기판을 100℃∼400℃에서 열처리하는 열처리 공정을 행하고, 그 후, 상기 박리 공정을 행하는 것을 특징으로 하는 접합 기판의 제조 방법.The method of manufacturing a bonded substrate according to claim 1 or 2, wherein after the bonding step, a heat treatment step of heat-treating the bonded substrate at 100 ° C to 400 ° C is performed, and then the peeling step is performed. 제1항 또는 제2항에 있어서, 상기 표면 활성화 처리를 플라즈마 처리에 의해 행하는 것을 특징으로 하는 접합 기판의 제조 방법.The said surface activation process is performed by a plasma process, The manufacturing method of the bonded substrate of Claim 1 or 2 characterized by the above-mentioned. 제1항 또는 제2항에 있어서, 상기 박리 공정에서의 상기 제1 기판의 상기 이온 주입층에서의 이격을, 상기 제1 기판의 일단부로부터 외부 충격을 부여하여, 이 외부 충격을 부여한 일단부로부터 타단부를 향하여 진행되는 벽개(劈開)에 의해 행하는 것을 특징으로 하는 접합 기판의 제조 방법.The one end part of Claim 1 or 2 which provided the external impact from the one end part of the said 1st board | substrate to the space | interval in the said ion implantation layer of the said 1st board | substrate in the said peeling process, and gave this external shock. A method for producing a bonded substrate, which is performed by cleavage that proceeds from the end toward the other end.
KR1020090015945A 2008-04-10 2009-02-25 Manufacture method of bonding substrate KR20090107919A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090015945A KR20090107919A (en) 2008-04-10 2009-02-25 Manufacture method of bonding substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2008-102148 2008-04-10
KR1020090015945A KR20090107919A (en) 2008-04-10 2009-02-25 Manufacture method of bonding substrate

Publications (1)

Publication Number Publication Date
KR20090107919A true KR20090107919A (en) 2009-10-14

Family

ID=41551352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090015945A KR20090107919A (en) 2008-04-10 2009-02-25 Manufacture method of bonding substrate

Country Status (1)

Country Link
KR (1) KR20090107919A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190097025A (en) * 2016-12-19 2019-08-20 신에쯔 한도타이 가부시키가이샤 SOI wafer manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190097025A (en) * 2016-12-19 2019-08-20 신에쯔 한도타이 가부시키가이샤 SOI wafer manufacturing method

Similar Documents

Publication Publication Date Title
JP5415129B2 (en) Manufacturing method of bonded substrate
KR101905788B1 (en) Method for finishing a substrate of the semiconductor-on-insulator type
KR101469282B1 (en) Method for manufacturing soi wafer
KR101335713B1 (en) Process for producing laminated substrate and laminated substrate
JP2012004599A (en) Method for directly bonding two substrates for use in electronics, optics, or optoelectronics
WO2007074550A1 (en) Process for producing soi wafer and soi wafer
KR100279756B1 (en) Manufacturing method of semiconductor article
KR101541940B1 (en) Method for producing soi substrate
KR100890792B1 (en) Thermal treatment for bonding interface stabilization
JP2010538459A (en) Reuse of semiconductor wafers in delamination processes using heat treatment
KR101952982B1 (en) Method for manufacturing composite wafers
US9209069B2 (en) Method of manufacturing high resistivity SOI substrate with reduced interface conductivity
CN104488066A (en) Process for bonding in an atmosphere of a gas having a negative joule-thomson coefficient
WO2007074551A1 (en) Process for producing soi wafer and soi wafer
JP2009253184A (en) Manufacturing method for laminated substrate
KR20090042139A (en) Method for manufacturing semiconductor substrate
TWI603387B (en) Method for low temperature layer transfer in the preparation of multilayer semiconductor devices
KR101302071B1 (en) A method for manufacturing a heterostructure aiming at reducing the tensile stress condition of the donor substrate
KR20090107919A (en) Manufacture method of bonding substrate
WO2010137683A1 (en) Process for production of soi substrate
TWI836169B (en) Process for joining two semiconductor substrates
JP2004128389A (en) Manufacturing method of laminated soi wafer
RU2538352C1 (en) Method of manufacturing silicon-on-sapphire structure
JP2023510514A (en) Process for bonding two semiconductor substrates

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101004640; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150811

Effective date: 20170120