KR20090104697A

KR20090104697A - 충방전 제어 회로 및 배터리 장치

Info

Publication number: KR20090104697A
Application number: KR1020090026433A
Authority: KR
Inventors: 아츠시 사쿠라이; 가즈아키 사노
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2008-03-31
Filing date: 2009-03-27
Publication date: 2009-10-06
Also published as: KR101195716B1

Abstract

(과제)회로 규모를 작게 할 수 있는 충방전 제어 회로 및 배터리 장치를 제공한다.

(해결 수단)충전기 역접속 검출 회로(116)에 있어서, 비교 회로 등이 이용되지 않고, 2개의 NMOS 트랜지스터가 이용되므로, 충전기 역접속 검출 회로(116) 및 충방전 제어 회로(110)의 회로 규모가 작아진다. 따라서, 소비 전류가 적어진다. 또, 제조 코스트가 낮아진다.

Description

충방전 제어 회로 및 배터리 장치{CHARGE AND DISCHARGE CONTROL CIRCUIT AND BATTERY DEVICE}

본 발명은, 배터리의 충방전을 제어하는 충방전 제어 회로 및 배터리 장치에 관한 것이다.

현재, 다양한 휴대형 전자기기가 보급되고 있다. 이들 휴대형 전자기기는, 통상, 배터리를 탑재한 배터리 장치에 의해 구동되고 있다.

휴대형 전자기기가 사용되는 경우, 배터리는 휴대형 전자기기에 접속되고, 배터리가 충전되는 경우, 배터리는 충전기에 접속된다. 여기서, 배터리의 위험 상태로서 배터리의 충전시에 배터리에 충전기가 극성이 반대로 접속되는 충전기 역접속 상태가 있다.

이 대책으로서, 배터리에 충전기가 극성이 반대로 접속되고, 검출 단자의 전압이 전원 전압보다 높아지고, 그것을 비교 회로가 검출하면, 배터리의 방전이 정지하는 기술이 제안되어 있다(예를 들면, 특허 문헌 1 참조).

[특허 문헌 1:일본국 특허공개 2006-210026호 공보]

그러나, 비교 회로가 이용되므로, 그 만큼 회로 규모가 커져 버린다. 따라서, 소비 전류가 많아져 버린다. 또, 제조 코스트가 높아져 버린다.

본 발명은, 상기 과제를 감안하여 이루어진 것이며, 회로 규모를 작게 할 수 있는 충방전 제어 회로 및 배터리 장치를 제공한다.

본 발명은, 상기 과제를 해결하기 위해, 제2 도전형의 기판에 형성되고, 충방전 경로에 제2 도전형의 제1 MOS 트랜지스터 및 제2 도전형의 제2 MOS 트랜지스터가 설치되는 배터리의 충방전을 제어하는 충방전 제어 회로에 있어서, 상기 배터리에 충전기가 극성이 반대로 접속되는 것을 검출하기 위한 검출 단자와, 상기 검출 단자에 설치되는 입력 단자와, 출력 단자와, 제2 도전형의 베이스가 제1 전원 공급 단자에 설치되고 이미터가 상기 입력 단자에 설치되는 제1 기생 바이폴러 트랜지스터와, 제1 도전형의 베이스가 상기 제1 기생 바이폴러 트랜지스터의 컬렉터에 설치되고 이미터가 제2 전원 공급 단자에 저항 성분을 통해 설치되고 컬렉터가 상기 제1 전원 공급 단자에 설치되는 제2 기생 바이폴러 트랜지스터를 가지며, 상기 입력 단자의 전압이 전원 전압에 다이오드의 역치 전압을 가산한 전압 이상이 되면, 온하면 충방전 전류를 흐르게 하고 오프하면 제1 기생 다이오드에 의한 방전 전류만을 흐르게 하는 상기 제1 MOS 트랜지스터가 온하도록 동작하고, 온하면 충방전 전류를 흐르게 하고 오프하면 제2 기생 다이오드에 의한 충전 전류만을 흐르게 하는 상기 제2 MOS 트랜지스터가 오프하도록 동작하여, 상기 배터리의 방전을 정지시키는 충전기 역접속 검출 회로를 구비하는 것을 특징으로 하는 충방전 제어 회로를 제공한다.

또, 본 발명은, 상기 과제를 해결하기 위해, 제2 도전형의 기판에 형성되고, 충방전 경로에 제2 도전형의 제1 MOS 트랜지스터 및 제2 도전형의 제2 MOS 트랜지스터가 설치되는 배터리의 충방전을 제어하는 충방전 제어 회로를 구비하는 배터리 장치에 있어서, 상기 배터리에 충전기가 극성이 반대로 접속되는 것을 검출하기 위한 검출 단자와, 상기 검출 단자에 설치되는 입력 단자와, 출력 단자와, 제2 도전형의 베이스가 제1 전원 공급 단자에 설치되고 이미터가 상기 입력 단자에 설치되는 제1 기생 바이폴러 트랜지스터와, 제1 도전형의 베이스가 상기 제1 기생 바이폴러 트랜지스터의 컬렉터에 설치되고 이미터가 제2 전원 공급 단자에 저항 성분을 통해 설치되고 컬렉터가 상기 제1 전원 공급 단자에 설치되는 제2 기생 바이폴러 트랜지스터를 가지며, 상기 입력 단자의 전압이 전원 전압에 다이오드의 역치 전압을 가산한 전압 이상이 되면, 온하면 충방전 전류를 흐르게 하고 오프하면 제1 기생 다이오드에 의한 방전 전류만을 흐르게 하는 상기 제1 MOS 트랜지스터가 온하도록 동작하고, 온하면 충방전 전류를 흐르게 하고 오프하면 제2 기생 다이오드에 의한 충전 전류만을 흐르게 하는 상기 제2 MOS 트랜지스터가 오프하도록 동작하여, 상기 배터리의 방전을 정지시키는 상기 충전기 역접속 검출 회로와, 또한, 상기 제1 MOS 트랜지스터와, 상기 제2 MOS 트랜지스터와, 상기 배터리를 구비하는 것을 특징으로 하는 배터리 장치를 제공한다.

본 발명에서는, 충전기 역접속 검출 회로에 있어서, 비교 회로 등이 이용되지 않기 때문에, 충전기 역접속 검출 회로 및 충방전 제어 회로의 회로 규모가 작아진다.

이하, 본 발명의 실시 형태를, 도면을 참조해 설명한다.

［제1 실시 형태］

우선, 배터리 장치의 구성에 대해서 설명한다. 도 1은 배터리 장치를 나타내는 블럭도이다. 도 2는 충방전 제어 회로를 나타내는 블럭도이다.

배터리 장치는 부하(도시 생략)에 전원 전압을 공급하고, 또는, 충전기(도시 생략)에 의해 충전된다. 보호 회로(100)는 배터리(200)를 보호한다. 충방전 제어 회로(110)는 NMOS 트랜지스터(120) 및 NMOS 트랜지스터(130)를 온오프 제어함으로써, 배터리(200)의 충방전을 제어한다.

배터리 장치는 보호 회로 (100) 및 배터리(200)를 가진다. 배터리 장치는 단자(EB＋) 및 단자(EB-)를 가진다. 보호 회로(100)는 충방전 제어 회로(110)와 NMOS 트랜지스터(120)와 NMOS 트랜지스터(130)를 가진다. 충방전 제어 회로(110)는 과충전 검출 회로(111), 과방전 검출 회로(112), 과전류 검출 회로(113), 지연 회로(115), 충전기 역접속 검출 회로(116), 및, 논리 회로(117)를 구비한다. 충방전 제어 회로(110)는 전원 단자(VDD), 접지 단자(VSS), 제어 단자(DO), 제어 단자(CO), 및, 검출 단자(VM)를 구비한다.

배터리(200)는 양극 단자가 단자(EB＋) 및 전원 단자(VDD)에 접속되고, 음극 단자가 접지 단자(VSS)에 접속되고, 또한, 음극 단자가 단자(EB-)에 NMOS 트랜지스터(120) 및 NMOS 트랜지스터(130)를 통해 접속된다. 즉, NMOS 트랜지스터(120) 및 NMOS 트랜지스터(130)는 충방전 경로에 설치된다. 충방전 제어 회로(110)는 제어 단자(DO)가 NMOS 트랜지스터(130)에 접속되고, 제어 단자(CO)가 NMOS 트랜지스터(120)에 접속되고, 검출 단자(VM)가 단자(EB-)에 접속된다. 과충전 검출 회로(111)는 일단이 전원 단자(VDD)에 접속되고, 타단이 지연 회로(115)의 제1 입력 단자에 접속된다. 과방전 검출 회로(112)는 일단이 전원 단자(VDD)에 접속되고, 타단이 지연 회로(115)의 제2 입력 단자에 접속된다. 과전류 검출 회로(113)는 일단이 검출 단자(VM)에 접속되고, 타단이 지연 회로(115)의 제3 입력 단자에 접속된다. 지연 회로(115)는 출력 단자가 논리 회로(117)의 제1 입력 단자에 접속된다. 충전기 역접속 검출 회로(116)는 일단이 검출 단자(VM)에 접속되고, 타단이 논리 회로(117)의 제2 입력 단자에 접속된다. 논리 회로(117)는 제1 출력 단자가 제어 단자(CO)에 접속되고, 제2 출력 단자가 제어 단자(DO)에 접속된다. 또, 충전기 또는 부하가, 단자(EB＋) 및 단자(EB-)의 사이에 접속된다.

여기서, 검출 단자(VM)는, 배터리(200)가 과전류 상태가 되는 것을 검출하기 위한 단자이다. 또, 검출 단자(VM)는, 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출하기 위한 단자이다.

또, 충방전 제어 회로(110)는 N형 기판에 형성된다.

다음에, 충방전 제어 회로(110)의 동작에 대해 설명한다.

〈배터리(200)가 과충전 상태가 되는 경우〉

배터리(200)의 전압이 높아져 소정 전압 이상이 되고, 배터리(200)가 과충전 상태가 되면, 과충전 검출 회로(111)는 전원 단자(VDD)를 감시함으로써, 과충전 검출 회로(111)는 배터리(200)가 과충전된 것을 검출한다. 그 후, 배터리(200)가 과충전 상태인 채로 지연 회로(115)에 의해 설정된 지연 시간(예를 들면, 1초)이 경과하면, 즉, 배터리(200)의 과충전 상태의 시간이 지연 시간 이상이 되면, 논리 회로(117)는 로우 신호 및 하이 신호를 NMOS 트랜지스터(120) 및 NMOS 트랜지스터(130)의 게이트에 각각 출력한다. 그러면, NMOS 트랜지스터(120)가 오프하여 기생 다이오드에 의한 방전 전류만을 흐르게 하고, NMOS 트랜지스터(130)가 온하여 충방전 전류를 흐르게 하고, 과충전 검출 회로(111)는 배터리(200)의 충전을 정지시킨다.

〈배터리(200)가 과방전 상태가 되는 경우〉

배터리(200)의 전압이 낮아져 소정 전압 미만이 되고, 배터리(200)가 과방전 상태가 되면, 과방전 검출 회로(112)는 전원 단자(VDD)를 감시함으로써, 과방전 검출 회로(112)는 배터리(200)가 과방전한 것을 검출한다. 그 후, 배터리(200)가 과방전 상태인 채로 지연 회로(115)에 의해 설정된 지연 시간이 경과하면, 즉, 배터리(200)의 과방전 상태의 시간이 지연 시간 이상이 되면, 논리 회로(117)는 하이 신호 및 로우 신호를 NMOS 트랜지스터(120) 및 NMOS 트랜지스터(130)의 게이트에 각각 출력한다. 그러면, NMOS 트랜지스터(120)가 온하여 충방전 전류를 흐르게 하고, NMOS 트랜지스터(130)가 오프하여 기생 다이오드에 의한 충전 전류만을 흐르게 하고, 과방전 검출 회로(112)는 배터리(200)의 방전을 정지시킨다.

〈배터리(200)가 과전류 상태가 되는 경우〉

이상한 전류가 부하에 흐르고, 배터리(200)가 과전류 상태가 되면, 과전류 검출 회로(113)는 검출 단자(VM)를 감시함으로써, 과전류 검출 회로(113)는 배터리(200)가 과전류를 흐르게 하고 있는 것을 검출한다. 그 후, 배터리(200)가 과전류 상태인 채로 지연 회로(115)에 의해 설정된 지연 시간이 경과하면, 즉, 배터리(200)의 과전류 상태의 시간이 지연 시간 이상이 되면, 논리 회로(117)는 하이 신호 및 로우 신호를 NMOS 트랜지스터(120) 및 NMOS 트랜지스터(130)의 게이트에 각각 출력한다. 그러면, NMOS 트랜지스터(120)가 온하여 충방전 전류를 흐르게 하고, NMOS 트랜지스터(130)가 오프하여 기생 다이오드에 의한 충전 전류만을 흐르게 하고, 과전류 검출 회로(113)는 배터리(200)의 방전을 정지시킨다.

〈배터리(200)에 충전기가 극성이 반대로 접속되는 경우〉

충전기가 배터리(200)에 접속하여 배터리(200)의 충전이 행해지는 경우, 충전기의 양극 단자는 단자(EB＋)에 접속되고, 충전기의 음극 단자는 단자(EB-)에 접속되지만, 충전기가 배터리(200)에 잘못 접속하여, 충전기의 양극 단자가 단자(EB-)에 접속되고, 충전기의 음극 단자가 단자(EB+)에 접속된다. 즉, 충전기가 배터리(200)에 극성이 반대로 접속된다. 그러면, 검출 단자(VM) 및 단자(EB-)의 전압은, 통상, 접지 전압 부근이지만, 배터리(200)의 전압인 전원 전압 부근이 되어 버린다. 검출 단자(VM)의 전압이 소정 전압이 되면, 충전기 역접속 검출 회로(116)는 그것을 검출하고, 논리 회로(117)는 하이 신호 및 로우 신호를 NMOS 트 랜지스터(120) 및 NMOS 트랜지스터(130)의 게이트에 각각 출력한다. 이 때, 그것이 검출되고 나서 하이 신호 및 로우 신호가 출력될 때까지의 사이에 지연 시간은 존재하지 않는다. 그러면, NMOS 트랜지스터(120)가 온하여 전류를 흐르게 하고, NMOS 트랜지스터(130)가 오프하여 기생 다이오드에 의한 충전 전류만을 흐르게 하고, 충전기 역접속 검출 회로(116)는 배터리(200)의 방전을 정지시킨다. 또한, 그것이 검출되고 나서 하이 신호 및 로우 신호가 출력될 때까지의 사이에, 지연 시간이 존재하지 않지만, 배터리(200)가 과충전 상태, 과방전 상태 또는 과전류 상태가 되는 경우의 지연 시간보다 짧은 지연 시간이 존재해도 된다.

다음에, 충전기 역접속 검출 회로(116)의 구성에 대해서 설명한다. 도 3은 충전기 역접속 검출 회로를 나타내는 회로도이다. 도 4는 충전기 역접속 검출 회로를 나타내는 디바이스 단면도이다.

충전기 역접속 검출 회로(116)는 NMOS 트랜지스터(21~22)를 가진다.

또, 충전기 역접속 검출 회로(116)는 기생 PNP 바이폴러 트랜지스터(24), 기생 NPN 바이폴러 트랜지스터(25) 및 기생 저항(26~27)을 가진다.

NMOS 트랜지스터(21)는 게이트가 전원 단자(VDD)에 접속되고, 소스 및 백 게이트가 NMOS 트랜지스터(22)의 드레인에 접속되고, 드레인이 출력 단자(out)에 접속된다. NMOS 트랜지스터(22)는 게이트가 전원 단자(VDD)에 접속되고, 소스 및 백 게이트가 접지 단자(VSS)에 접속된다.

또, 기생 PNP 바이폴러 트랜지스터(24)는 베이스가 전원 단자(VDD)에 접속되고, 이미터가 입력 단자(in)(검출 단자(VM))에 접속되고, 컬렉터가 기생 NPN 바이 폴러 트랜지스터(25)의 베이스에 접속된다. 기생 NPN 바이폴러 트랜지스터(25)는 이미터가 NMOS 트랜지스터(21)의 소스에 기생 저항(26)을 통해 접속되고, 컬렉터가 전원 단자(VDD)에 접속된다. 기생 저항(27)은 NMOS 트랜지스터(22)의 소스와 드레인의 사이에 존재한다.

다음에, 충전기 역접속 검출 회로(116)의 동작에 대해 설명한다.

〈배터리(200)에 충전기가 정상적으로 접속되는 경우〉

입력 단자(in)(검출 단자(VM))의 전압은 접지 전압 부근이 된다. NMOS 트랜지스터(21~22)는 게이트에 전원 전압이 입력되므로 온한다. 그러면, 출력 단자(out)의 전압은 로우 신호(접지 전압)가 된다. 즉, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출하지 않는다.

〈배터리(200)에 충전기가 극성이 반대로 접속되는 경우〉

여기서, 제1 기생 다이오드는 입력 단자(in)(검출 단자(VM))에 접속되는 P형 웰을 애노드로 하고, 전원 단자(VDD)에 접속되는 N형 기판을 캐소드로 한다. 기생 PNP 바이폴러 트랜지스터(24)는 전원 단자(VDD)에 접속되는 N형 기판을 베이스로 하고, 입력 단자(in)(검출 단자(VM))에 접속되는 P형 웰을 이미터로 하고, NMOS 트랜지스터(21)의 백 게이트에 접속되는 P형 웰을 컬렉터로 한다. 제2 기생 다이오드는 NMOS 트랜지스터(21)의 백 게이트에 접속되는 P형 웰을 애노드로 하고, 접지 단자에 NMOS 트랜지스터(22)를 통해 접속되는 N형 소스 영역을 캐소드로 한다. 기생 NPN 바이폴러 트랜지스터(25)는 NMOS 트랜지스터(21)의 백 게이트에 접속되는 P형 웰을 베이스로 하고, 접지 단자에 NMOS 트랜지스터(22)를 통해 접속되는 N형 소 스 영역을 이미터로 하고, 전원 단자(VDD)에 접속되는 N형 기판을 컬렉터로 한다.

입력 단자(in)(검출 단자(VM))의 전압이 높아지고, 전원 전압에 기생 다이오드의 역치 전압을 가산한 전압 이상이 된다. 그러면, 제1 기생 다이오드는 동작하고, 기생 전류를 흐르게 한다. 이 기생 전류에 의해, 기생 PNP 바이폴러 트랜지스터(24)는 동작하고, 기생 전류를 흐르게 한다. 기생 PNP 바이폴러 트랜지스터(24)에 의한 기생 전류가 제2 기생 다이오드에 흐름으로써, 기생 NPN 바이폴러 트랜지스터(25)는 동작하고, 증폭된 기생 전류를 흐르게 한다. 이 기생 전류는 기생 저항(26~27) 및 배선(저항 성분)에 흐르게 하고, 전압이 기생 저항(26~27) 및 배선에 발생한다. 따라서, NMOS 트랜지스터(21)의 드레인 전압은 높아지고, 소정 전압 이상이 되면, 논리 회로(117)에 대한 하이 신호가 된다. 즉, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출한다.

이와 같이 하면, 충전기 역접속 검출 회로(116)에 있어서, 비교 회로 등이 이용되지 않고, 2개의 NMOS 트랜지스터가 이용되므로, 충전기 역접속 검출 회로(116) 및 충방전 제어 회로(110)의 회로 규모가 작아진다. 따라서, 소비 전류가 적어진다. 또, 제조 코스트가 낮아진다.

또, 충전기 역접속 검출 회로(116)에 있어서, 비교 회로 등이 이용되지 않기 때문에, 기생 다이오드 및 기생 바이폴러 트랜지스터가 동작함으로써, 비교 회로 등이 오동작하는 일은 없다. 따라서, 충전기 역접속 검출 회로(116)의 신뢰성이 높아진다.

또한, NMOS 트랜지스터(21)의 소스와 접지 단자(VSS)의 사이에 저항(도시 생 략)이 추가되어도 된다. 그러면, 그 저항만큼, 충전기 역접속 검출 회로(116)의 출력 단자(out)의 전압이 높아진다.

또, 제1 실시 형태에서는 N형 기판에서, 출력 단자(out)와 접지 단자(VSS)의 사이에 NMOS 트랜지스터(21~22)가 설치되고, NMOS 트랜지스터(21~22)의 게이트가 전원 단자에 접속되어 있다. 이 때, 단자(EB-)와 배터리(200)의 사이에 2개의 NMOS 트랜지스터가 설치된다. 또, 단자(EB-)에 설치되는 검출 단자(VM)의 전압이 전원 전압에 기생 다이오드의 역치 전압을 가산한 전압 이상이 되면, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출한다. 그러나, 도시하지 않지만, P형 기판에서, 전원 단자(VDD)와 출력 단자(out)의 사이에 2개의 PMOS 트랜지스터가 설치되고, 이들 PMOS 트랜지스터의 게이트가 접지 단자에 접속되어도 된다. 이 때, 단자(EB＋)와 배터리의 사이에 2개의 PMOS 트랜지스터가 설치된다. 또, 단자(EB＋)에 설치되는 검출 단자(VM)의 전압이 접지 전압에서 기생 다이오드의 역치 전압을 감산한 전압 미만이 되면, 충전기 역접속 검출 회로는 배터리에 충전기가 극성이 반대로 접속되는 것을 검출한다.

［제2 실시 형태］

다음에, 충전기 역접속 검출 회로(116)의 구성에 대해서 설명한다. 도 5는, 충전기 역접속 검출 회로를 나타내는 회로도이다. 도 6은, 충전기 역접속 검출 회로를 나타내는 디바이스 단면도이다.

제2 실시 형태의 충전기 역접속 검출 회로(116)는, 제1 실시 형태와 비교하면, NMOS 트랜지스터(22)가 풀다운 저항(28)으로 변경되고, 기생 저항(27)이 삭제 된다. 풀다운 저항(28)은 NMOS 트랜지스터(21)의 소스와 접지 단자의 사이에 설치된다.

〈배터리(200)에 충전기가 정상적으로 접속되는 경우〉

입력 단자(in)(검출 단자(VM))의 전압은, 접지 전압 부근이 된다. NMOS 트랜지스터(21)는 게이트에 전원 전압이 입력되므로 온한다. 그러면, 출력 단자(out)의 전압은 로우 신호(접지 전압)가 된다. 즉, 충전기 역접속 검출 회로(116)는, 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출하지 않는다.

〈배터리(200)에 충전기가 극성이 반대로 접속되는 경우〉

입력 단자(in)(검출 단자(VM))의 전압이 높아지고, 전원 전압에 기생 다이오드의 역치 전압을 가산한 전압 이상이 된다. 그러면, 제1 기생 다이오드는 동작하고, 기생 전류를 흐르게 한다. 이 기생 전류에 의해, 기생 PNP 바이폴러 트랜지스터(24)는 동작하고, 기생 전류를 흐르게 한다. 기생 PNP 바이폴러 트랜지스터(24)에 의한 기생 전류가 제2 기생 다이오드에 흐름으로써, 기생 NPN 바이폴러 트랜지스터(25)는 동작하고, 증폭된 기생 전류를 흐르게 한다. 이 기생 전류는 기생 저항(26)과 풀다운 저항과 배선(저항 성분)에 흐르고, 전압이 기생 저항(26)과 풀다운 저항과 배선에 발생한다. 따라서, NMOS 트랜지스터(21)의 드레인 전압은 높아지고, 소정 전압 이상이 되면, 논리 회로(117)에 대한 하이 신호가 된다. 즉, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것 을 검출한다.

또한, 제2 실시 형태에서는, 풀다운 저항(28)이 이용되고 있지만, 도시하지 않지만, 전류원이 이용되어도 된다.

또, 제2 실시 형태에서는 N형 기판에서, 출력 단자(out)와 접지 단자(VSS)의 사이에 NMOS 트랜지스터(21) 및 풀다운 저항(28)이 순서대로 설치되고, NMOS 트랜지스터(21)의 게이트가 전원 단자에 접속되어 있다. 이 때, 단자(EB-)와 배터리(200)의 사이에 2개의 NMOS 트랜지스터가 설치된다. 또, 단자(EB-)에 설치되는 검출 단자(VM)의 전압이 전원 전압에 기생 다이오드의 역치 전압을 가산한 전압 이상이 되면, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출한다. 그러나, 도시하지 않지만, P형 기판에서, 전원 단자(VDD)와 출력 단자(out)의 사이에 풀업 저항 및 PMOS 트랜지스터가 순서대로 설치되고, PMOS 트랜지스터의 게이트가 접지 단자에 접속되어도 된다. 이 때, 단자(EB+)와 배터리의 사이에 2개의 PMOS 트랜지스터가 설치된다. 또, 단자(EB+)에 설치되는 검출 단자(VM)의 전압이 접지 전압에서 기생 다이오드의 역치 전압을 감산한 전압 미만이 되면, 충전기 역접속 검출 회로는 배터리에 충전기가 극성이 반대로 접속되는 것을 검출한다.

［제3 실시 형태］

다음에, 충전기 역접속 검출 회로(116)의 구성에 대해서 설명한다. 도 7은, 충전기 역접속 검출 회로를 나타내는 회로도이다. 도 8은, 충전기 역접속 검출 회로를 나타내는 디바이스 단면도이다.

충전기 역접속 검출 회로(116)는 다이오드(29) 및 풀다운 저항(28)을 가진다.

또, 충전기 역접속 검출 회로(116)는 기생 PNP 바이폴러 트랜지스터(31), 기생 NPN 바이폴러 트랜지스터(32) 및 기생 저항(33)을 가진다.

다이오드(29)는 애노드가 출력 단자(out)에 접속되고, 캐소드가 접지 단자에 풀다운 저항(28)을 통해 접속된다.

또, 기생 PNP 바이폴러 트랜지스터(31)는 베이스가 전원 단자(VDD)에 접속되고, 이미터가 입력 단자(in)(검출 단자(VM))에 접속되고, 컬렉터가 기생 NPN 바이폴러 트랜지스터(32)의 베이스에 접속된다. 기생 NPN 바이폴러 트랜지스터(32)는, 이미터가 풀다운 저항(28)의 일단에 기생 저항(33)을 통해 접속되고, 컬렉터가 전원 단자(VDD)에 접속된다.

다음에, 충전기 역접속 검출 회로(116)의 동작에 대해서 설명한다.

〈배터리(200)에 충전기가 정상적으로 접속되는 경우〉

여기서, 제1 기생 다이오드는, 입력 단자(in)(검출 단자(VM))에 접속되는 P형 웰을 애노드로 하고, 전원 단자(VDD)에 접속되는 N형 기판을 캐소드로 한다. 기생 PNP 바이폴러 트랜지스터(31)는 전원 단자(VDD)에 접속되는 N형 기판을 베이스로 하고, 입력 단자(in)(검출 단자(VM))에 접속되는 P형 웰을 이미터로 하고, 출력 단자(out)에 접속되는 P형 웰을 컬렉터로 한다. 기생 NPN 바이폴러 트랜지스터(32)는 출력 단자(out)에 접속되는 P형 웰을 베이스로 하고, 접지 단자에 풀다운 저항(28)을 통해 접속되는 N형 캐소드 영역을 이미터로 하고, 전원 단자(VDD)에 접 속되는 N형 기판을 컬렉터로 한다.

입력 단자(in)(검출 단자(VM))의 전압이 접지 전압 부근이 된다. 그러면, 제1 기생 다이오드는 동작하지 않고, 기생 PNP 바이폴러 트랜지스터(24)도 동작하지 않는다. 그러면, 출력 단자(out)는 풀다운하고, 출력 단자(out)의 전압은 로우 신호(접지 전압에 기생 다이오드의 역치 전압을 가산한 전압)가 된다. 즉, 충전기 역접속 검출 회로(116)는, 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출하지 않는다.

〈배터리(200)에 충전기가 극성이 반대로 접속되는 경우〉

입력 단자(in)(검출 단자(VM))의 전압이 높아지고, 전원 전압에 기생 다이오드의 역치 전압을 가산한 전압 이상이 된다. 그러면, 제1 기생 다이오드는 동작하고, 기생 전류를 흐르게 한다. 이 기생 전류에 의해, 기생 PNP 바이폴러 트랜지스터(31)는 동작하고, 기생 전류를 흐르게 한다. 기생 PNP 바이폴러 트랜지스터(31)에 의한 기생 전류가 다이오드(29)에 흐름으로써, 기생 NPN 바이폴러 트랜지스터(32)는 동작하고, 증폭된 기생 전류를 흐르게 한다. 이 기생 전류는 기생 저항(33)과 풀다운 저항(28)과 배선(저항 성분)에 흐르고, 전압이 기생 저항(33)과 풀다운 저항(28)과 배선에 발생한다. 따라서, 다이오드(29)의 애노드 전압은 높아지고, 소정 전압 이상이 되면, 논리 회로(117)에 대한 하이 신호가 된다. 즉, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출한다.

또한, 제3 실시 형태에서는 N형 기판에서, 출력 단자(out)와 접지 단자(VSS) 의 사이에 다이오드(29) 및 풀다운 저항(28)이 순서대로 설치되어 있다. 이 때, 단자(EB-)와 배터리(200)의 사이에 2개의 NMOS 트랜지스터가 설치된다. 또, 단자(EB-)에 설치되는 검출 단자(VM)의 전압이 전원 전압에 기생 다이오드의 역치 전압을 가산한 전압 이상이 되면, 충전기 역접속 검출 회로(116)는 배터리(200)에 충전기가 극성이 반대로 접속되는 것을 검출한다. 그러나, 도시하지 않지만, P형 기판에서, 전원 단자(VDD)와 출력 단자(out)의 사이에 풀업 저항 및 다이오드가 순서대로 설치되어도 된다. 이 때, 단자(EB+)와 배터리의 사이에 2개의 PMOS 트랜지스터가 설치된다. 또, 단자(EB＋)에 설치되는 검출 단자(VM)의 전압이 접지 전압에서 기생 다이오드의 역치 전압을 감산한 전압 미만이 되면, 충전기 역접속 검출 회로는 배터리에 충전기가 극성이 반대로 접속되는 것을 검출한다.

도 1은 배터리 장치를 나타내는 블럭도이다.

도 2는 충방전 제어 회로를 나타내는 블럭도이다.

도 3은 충전기 역접속 검출 회로를 나타내는 회로도이다.

도 4는 충전기 역접속 검출 회로를 나타내는 디바이스 단면도이다.

도 5는 충전기 역접속 검출 회로를 나타내는 회로도이다.

도 6은 충전기 역접속 검출 회로를 나타내는 디바이스 단면도이다.

도 7은 충전기 역접속 검출 회로를 나타내는 회로도이다.

도 8은 충전기 역접속 검출 회로를 나타내는 디바이스 단면도이다.

＜도면의 주요 부분에 대한 부호의 설명＞

110:충방전 제어 회로 111:과충전 검출 회로

112:과방전 검출 회로 113:과전류 검출 회로

115:지연 회로 116:충전기 역접속 검출 회로

117:논리 회로 VDD:전원 단자

VSS:접지 단자 DO:제어 단자

CO:제어 단자 VM:검출 단자

Claims

제2 도전형의 기판에 형성되고, 충방전 경로에 제2 도전형의 제1 MOS 트랜지스터 및 제2 도전형의 제2 MOS 트랜지스터가 설치되는 배터리의 충방전을 제어하는 충방전 제어 회로에 있어서,

상기 배터리에 충전기가 극성이 반대로 접속되는 것을 검출하기 위한 검출 단자와,

상기 검출 단자에 설치되는 입력 단자와, 출력 단자와, 제2 도전형의 베이스가 제1 전원 공급 단자에 설치되고 이미터가 상기 입력 단자에 설치되는 제1 기생 바이폴러 트랜지스터와, 제1 도전형의 베이스가 상기 제1 기생 바이폴러 트랜지스터의 컬렉터에 설치되고 이미터가 제2 전원 공급 단자에 저항 성분을 통해 설치되고 컬렉터가 상기 제1 전원 공급 단자에 설치되는 제2 기생 바이폴러 트랜지스터를 가지며, 상기 입력 단자의 전압이 전원 전압에 다이오드의 역치 전압을 가산한 전압 이상이 되면, 온하면 충방전 전류를 흐르게 하고 오프하면 제1 기생 다이오드에 의한 방전 전류만을 흐르게 하는 상기 제1 MOS 트랜지스터가 온하도록 동작하고, 온하면 충방전 전류를 흐르게 하고 오프하면 제2 기생 다이오드에 의한 충전 전류만을 흐르게 하는 상기 제2 MOS 트랜지스터가 오프하도록 동작하여, 상기 배터리의 방전을 정지시키는 충전기 역접속 검출 회로를 구비하는 것을 특징으로 하는 충방전 제어 회로.
청구항 1에 있어서,

상기 저항 성분은, 제2 도전형의 제3 MOS 트랜지스터의 온 저항인 것을 특징으로 하는 충방전 제어 회로.
청구항 1에 있어서,

상기 저항 성분은, 제2 도전형의 제3 MOS 트랜지스터의 온 저항 및 저항인 것을 특징으로 하는 충방전 제어 회로.
청구항 1에 있어서,

상기 저항 성분은, 저항인 것을 특징으로 하는 충방전 제어 회로.
청구항 1에 있어서,

상기 저항 성분은, 전류원인 것을 특징으로 하는 충방전 제어 회로.
배터리와,

상기 배터리의 충방전 경로에 설치된 제2 도전형의 제1 MOS 트랜지스터 및 제2 도전형의 제2 MOS 트랜지스터와,

상기 배터리와 병렬로 설치되고, 상기 제1 MOS 트랜지스터 및 제2 MOS 트랜지스터를 제어하는 청구항 1 내지 청구항 5 중 어느 한 항에 기재된 충방전 제어 회로를 구비하는 것을 특징으로 하는 배터리 장치.