KR20090103522A - Fuse free of thermal degradation - Google Patents
Fuse free of thermal degradationInfo
- Publication number
- KR20090103522A KR20090103522A KR1020080029181A KR20080029181A KR20090103522A KR 20090103522 A KR20090103522 A KR 20090103522A KR 1020080029181 A KR1020080029181 A KR 1020080029181A KR 20080029181 A KR20080029181 A KR 20080029181A KR 20090103522 A KR20090103522 A KR 20090103522A
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- blowing
- fuses
- separation distance
- regions
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
- H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/62—Protection against overvoltage, e.g. fuses, shunts
Abstract
Description
본 발명은 반도체 장치에 관한 것으로, 특히 고집적 반도체 장치 내 포함되어 전기적 신호의 전달이나 서로 다른 두 단자의 연결 여부를 결정하는 퓨즈(fuse)에 관한 기술이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a fuse that is included in a highly integrated semiconductor device and determines whether to transmit an electrical signal or connect two different terminals.
일반적으로, 퓨즈(fuse)는 전선로에 과전류가 계속 흐르는 것을 방지하기 위하여 사용하는 일종의 자동차단기로 정의된다. 즉, 퓨즈는 전기적 흐름인 전류에 의해 발생하는 열로 그 자체가 녹아 전선로를 끊어지게 하는 것으로 주변 생활에서 쉽게 볼 수 있다. 퓨즈는 정상적인 상태에서는 전류가 계속 흐르도록 하지만 끊어지면 새것으로 교체하기 전에는 영구적으로 전류의 흐름을 막는 데 이러한 점이 전류의 흐름을 차단하거나 연결하는 것을 제어할 수 있는 스위치(switch)와는 기능에서 차이가 있다.In general, a fuse is defined as a type of circuit breaker that is used to prevent overcurrent from flowing in a line. In other words, the fuse melts itself by the heat generated by the electric current, which can be easily seen in the surrounding life. Fuses keep current flowing under normal conditions, but if they are blown, they permanently block the flow of current until it is replaced with a new one, which is different from a switch that can control the blocking or connection of current flow. have.
반도체 장치는 실리콘 웨이퍼 내 일정영역에 불순물을 주입하거나 새로운 물질을 증착하는 등의 과정을 통해 정해진 목적에 따라 동작할 수 있도록 한 것으로, 대표적인 예로 반도체 기억 장치를 들 수 있다. 반도체 기억 장치 내부에는 정해진 목적을 수행하기 위해 트랜지스터, 캐패시터, 저항 등의 많은 소자들을 포함하고 있으며, 퓨즈도 그 중 하나이다. 퓨즈는 반도체 기억 장치 내 여러 곳에서 사용되는 데 대표적인 예로는 리던던시(redundancy) 회로, 전원 공급 회로 등을 들 수 있다. 이러한 회로들에 사용되는 퓨즈는 제조 공정에서는 정상적인 상태를 유지하고 있으나, 제조 후 여러 테스트를 통해 선택적으로 블로잉(blowing)한다(즉, 끊어지도록 한다).The semiconductor device is designed to operate according to a predetermined purpose by injecting impurities into a predetermined region of a silicon wafer or depositing a new material. A representative example is a semiconductor memory device. The semiconductor memory device includes many elements such as transistors, capacitors, and resistors to perform a predetermined purpose, and a fuse is one of them. Fuses are used in various places in semiconductor memory devices, and representative examples thereof include redundancy circuits and power supply circuits. Fuses used in these circuits remain normal during the manufacturing process, but are selectively blown (ie, blown) through various tests after manufacture.
리던던시 회로를 들어 보다 구체적으로 설명하면, 반도체 기억 장치에서 특정 단위셀이 불량일 경우 여분의 정상적인 셀로 치환하기 위한 복구 단계를 거친다. 즉, 외부로부터 불량인 단위셀을 액세스하기 위한 주소가 입력되면 불량인 단위셀을 대신하여 여분의 정상적인 셀을 액세스할 수 있도록, 복구 단계는 불량인 단위셀의 주소를 저장하고 불량인 단위셀이 액세스되지 못하도록 한다. 이러한 복구 단계에서 가장 흔히 사용되는 것이 퓨즈인데, 반도체 장치 내 해당하는 퓨즈를 레이저를 주사하여 퓨즈를 터트림으로서 전기적으로 연결이 유지되던 곳을 영구적으로 끊어버린다. 이러한 작업을 퓨즈 블로잉(fuse blowing)이라 한다.The redundancy circuit will be described in more detail. When a specific unit cell is defective in the semiconductor memory device, a recovery step is performed to replace the spare unit with an extra normal cell. That is, when an address for accessing a defective unit cell is input from the outside, the recovery step stores the address of the defective unit cell so that the redundant normal cell can be accessed instead of the defective unit cell. Prevent access. The most commonly used fuse in this recovery phase is a laser blown through the corresponding fuse in the semiconductor device to blow the fuse and permanently break the place where the electrical connection was maintained. This operation is called fuse blowing.
반도체 기억 장치의 경우 다수의 단위셀을 포함하고 있고 제조 공정 이후 다수의 단위셀 중 결함이 있는 단위셀이 어디에 존재할지는 아무도 알 수 없다. 따라서, 반도체 기억 장치 내에는 모든 단위셀 중 어느 곳에서 결함이 발생하더라도 이를 정상적인 여분의 단위셀로 치환할 수 있도록 하기 위해 다수의 퓨즈를 포함하는 퓨즈 박스(fuse box)를 구비한다. The semiconductor memory device includes a plurality of unit cells, and no one knows where a defective unit cell exists among the plurality of unit cells after the manufacturing process. Accordingly, in the semiconductor memory device, a fuse box including a plurality of fuses may be provided to replace a normal spare unit cell even if a defect occurs in any of the unit cells.
반도체 기억 장치의 데이터 저장 능력은 점점 커지고 있으며, 이에 따라 내부에 포함된 단위셀의 개수도 증가하고 결함 발생시 여분의 단위셀로 대치하기 위해 사용되는 퓨즈의 개수도 증가한다. 반면, 반도체 기억 장치의 전체 면적은 줄어들어 고집적화가 요구된다. 전술한 바와 같이, 다수의 퓨즈 중 일부에 선택적으로 레이저를 주사하여 물리적으로 블로잉시키기 때문에 블로잉되지 않은 이웃한 퓨즈에 영향을 미치지 않기 위해서는 각 퓨즈 사이 일정한 거리만큼의 간격을 유지하여야 한다. 하지만, 이는 반도체 기억 장치의 집적도를 낮추는 요인이 된다.The data storage capability of the semiconductor memory device is increasing. Accordingly, the number of unit cells included therein increases, and the number of fuses used to replace an extra unit cell when a defect occurs also increases. On the other hand, the total area of the semiconductor memory device is reduced and high integration is required. As described above, since some of the plurality of fuses selectively blow a laser to physically blow, a predetermined distance between the fuses should be maintained in order not to affect neighboring fuses that are not blown. However, this becomes a factor of lowering the degree of integration of the semiconductor memory device.
도 1은 통상적인 반도체 장치 내 퓨즈를 설명하기 위한 평면도이다.1 is a plan view illustrating a fuse in a conventional semiconductor device.
도시된 바와 같이, 다수의 퓨즈는 나란히 형성되어 있지 않고 일정한 패턴을 이루고 있음을 볼 수 있다. 구체적으로 보면, 다수의 퓨즈 각각에 선택적으로 블로잉되는 위치는 일정 간격만큼 떨어져 있지만 블로잉되지 않는 퓨즈의 다른 편은 간격이 좁게 형성되어 있다. 즉, 전기적 연결을 차단하기 위해 퓨즈를 블로잉하는 경우 퓨즈 전체를 물리적으로 터트릴 필요없이 퓨즈의 일정 부분만 레이저를 주사하여 물리적으로 터트림으로써 퓨즈의 양측이 전기적으로 차단되도록 한다.As shown, it can be seen that the plurality of fuses are not formed side by side and form a certain pattern. Specifically, the positions selectively blown to each of the plurality of fuses are spaced apart by a predetermined interval, but the other side of the non-blowing fuse is formed to have a narrow gap. In other words, when blowing the fuse to cut off the electrical connection, the laser blows only a portion of the fuse to physically blow the fuse without physically blowing the entire fuse so that both sides of the fuse are electrically disconnected.
최근 제안되는 반도체 기억 장치는 더 높은 집적도를 요구하고 있으며, 전술한 바와 같이 다수의 퓨즈를 요구하면서도 다수의 퓨즈가 차지할 수 있는 면적은 그다지 넓지 않은 것이 사실이다. 이를 극복하기 위하여, 다수의 퓨즈를 나란히 배치하면서도 퓨즈 전체가 차지하는 면적을 줄이기 위해 도 1에 도시된 바와 같이 3개의 퓨즈를 한 쌍으로 하여, 퓨즈 각각의 블로잉되는 부분을 필요한 간격만큼 떨어트리고 반대쪽은 집적도를 높이기 위해 간격을 좁혔다. 또한, 각각 쌍에 포함된 퓨즈의 블로잉 부분이 서로 반대가 되도록 배치하여 다수의 퓨즈 쌍을 포함하는 퓨즈 박스의 전체 면적을 줄였다.Recently proposed semiconductor memory devices require a higher degree of integration, and as described above, a plurality of fuses require a plurality of fuses, but the area occupied by the plurality of fuses is not very large. To overcome this, in order to reduce the area occupied by the entire fuse while arranging a plurality of fuses side by side, three fuses are paired as shown in FIG. The gap was narrowed to increase density. In addition, the blowing portions of the fuses included in the pairs are arranged to be opposite to each other to reduce the total area of the fuse box including the plurality of fuse pairs.
도 1에 도시된 바와 같이 퓨즈 박스 내 다수의 퓨즈를 형성하여 전체 면적을 줄였으나, 각각의 퓨즈가 완전히 독립적으로 구성되어 있어 공통된 전압이나 신호를 인가하는 경우 불필요한 부분이 발생하였다. 예를 들어, 반도체 기억 장치 내부에는 논리 하이 레벨을 의미하는 전원 전압과 논리 로우 레벨을 의미하는 접지 전압의 경우 다수의 회로에 공급될 뿐만 아니라 특정 신호의 논리 레벨을 결정하는 데 사용되어 두 개의 서로 다른 전압 레벨이 공통의 신호로서 선택적으로 공급되어야 하는 경우가 종종 발생한다. 이 경우 퓨즈의 양단 연결이 완전히 독립적인 두 개의 퓨즈를 사용하는 것은 비효율적일 수 있으며, 반도체 기억 장치의 집적도를 높이기 위한 퓨즈의 새로운 디자인이 요구되고 있다.As shown in FIG. 1, a plurality of fuses are formed in the fuse box to reduce the total area. However, since each fuse is configured completely independently, unnecessary parts are generated when a common voltage or signal is applied. For example, in a semiconductor memory device, a power supply voltage meaning a logic high level and a ground voltage meaning a logic low level are not only supplied to a plurality of circuits but also used to determine a logic level of a specific signal. It often happens that different voltage levels must be selectively supplied as a common signal. In this case, it may be inefficient to use two fuses in which the two ends of the fuses are completely independent of each other, and a new design of the fuse to increase the density of the semiconductor memory device is required.
전술한 종래의 문제점을 해결하기 위하여, 본 발명은 고집적 반도체 장치 내 퓨즈가 차지하는 면적을 줄이면서 퓨즈의 블로잉 과정에서 발생할 수 있는 열적 열화를 방지하여 동작의 신뢰성을 높일 수 있는 퓨즈를 제공한다.In order to solve the above-mentioned conventional problems, the present invention provides a fuse that can reduce the area occupied by the fuse in the highly integrated semiconductor device while preventing thermal degradation that may occur during the blowing of the fuse, thereby increasing the reliability of the operation.
본 발명은 복수의 블로잉 영역 및 상기 복수의 블로잉 영역과 일측이 일대일로 연결되고 타측이 서로 연결된 평행한 복수의 퓨즈 라인을 포함하는 공통 영역을 포함하는 퓨즈를 제공한다.The present invention provides a fuse including a plurality of blowing regions and a common region including a plurality of parallel fuse lines in which one side is connected one-to-one and the other side is connected to each other.
바람직하게는, 상기 복수의 블로잉 영역 간 이격 거리는 상기 복수의 퓨즈 라인 간 이격 거리보다 더 큰 것을 특징으로 한다.Preferably, the separation distance between the plurality of blowing regions is greater than the separation distance between the plurality of fuse lines.
바람직하게는. 각각의 블로잉 영역으로부터 상기 퓨즈 라인의 타측까지의 거리는 상기 복수의 블로잉 영역 간 이격 거리보다 6배인 것을 특징으로 한다.Preferably. The distance from each blowing area to the other side of the fuse line is 6 times greater than the separation distance between the plurality of blowing areas.
또한, 본 발명은 두 개의 단자와 선택적인 연결이 가능하도록 하는 두 개의 블로잉 영역, 상기 두 개의 블로잉 영역에 일대일로 연결된 두 개의 연결 라인, 및 상기 두 개의 연결 라인을 하나의 단자와 연결하는 공통 노드를 포함하는 퓨즈를 제공한다.In addition, the present invention provides two blowing regions for selectively connecting two terminals, two connecting lines connected one-to-one to the two blowing regions, and a common node connecting the two connecting lines with one terminal. It provides a fuse comprising a.
바람직하게는, 상기 두 개의 블로잉 영역 간 이격 거리는 상기 두 개의 연결 라인 간 이격 거리보다 더 큰 것을 특징으로 한다.Preferably, the separation distance between the two blowing regions is greater than the separation distance between the two connecting lines.
바람직하게는, 상기 두 개의 연결 라인은 평행한 것을 특징으로 한다.Preferably, the two connecting lines are parallel.
나아가, 본 발명은 두 개의 단자와 연결된 두 개의 블로잉 영역, 상기 두 개의 블로잉 영역의 각각과 연결된 평행한 두 개의 연결 라인, 및 상기 두 개의 연결 라인을 하나의 단자와 연결하는 공통 노드를 포함하는 다수의 퓨즈를 포함하고, 상기 다수의 퓨즈 각각은 이웃한 퓨즈와 블로잉 영역이 서로 반대편에 위치하도록 배치된 것을 특징으로 하는 반도체 장치를 제공한다.Furthermore, the present invention includes a plurality of blowing regions connected with two terminals, two parallel connecting lines connected with each of the two blowing regions, and a plurality of common nodes connecting the two connecting lines with one terminal. And a fuse, wherein each of the plurality of fuses is disposed such that neighboring fuses and blowing regions are disposed opposite to each other.
바람직하게는, 상기 두 개의 블로잉 영역 간 이격 거리는 상기 두 개의 연결 라인 간 이격 거리보다 더 큰 것을 특징으로 한다.Preferably, the separation distance between the two blowing regions is greater than the separation distance between the two connecting lines.
바람직하게는, 상기 다수의 퓨즈 각각은 입구는 개방되고 출구는 막힌 깔대기의 형상을 가지는 것을 특징으로 한다.Preferably, each of the plurality of fuses is characterized in that the inlet is open and the outlet has the shape of a blocked funnel.
본 발명은 고집적 반도체 장치 내 포함된 퓨즈가 블로잉(blowing)하는 과정에서 열적 열화로부터 자유로워 동작의 신뢰성을 확보할 수 있는 장점이 있다.The present invention is advantageous in that it is free from thermal deterioration in the process of blowing the fuse included in the highly integrated semiconductor device, thereby ensuring reliability of operation.
또한, 본 발명은 두 개의 신호가 하나의 단자에 연결되거나 두 개의 전압단을 하나의 공통된 신호에 연결하도록 설계함으로써 다수의 퓨즈가 차지하는 면적이 늘어나지 않도록 억제할 수 있어 고집적 반도체 장치에 사용이 적합한 장점이 있다.In addition, the present invention can be suppressed from increasing the area occupied by a plurality of fuses by designing two signals connected to one terminal or two voltage terminals to one common signal, which is suitable for use in highly integrated semiconductor devices. There is this.
도 1은 통상적인 반도체 장치 내 퓨즈를 설명하기 위한 평면도.1 is a plan view for explaining a fuse in a conventional semiconductor device.
도 2는 본 발명의 일 실시예에 따른 반도체 장치 내 퓨즈를 설명하기 위한 평면도.2 is a plan view illustrating a fuse in a semiconductor device according to an embodiment of the present invention.
도 3은 도 2에 도시된 퓨즈의 단점을 설명하기 위한 개념도.3 is a conceptual diagram for explaining a disadvantage of the fuse shown in FIG.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치 내 퓨즈를 설명하기 위한 평면도.4 is a plan view illustrating a fuse in a semiconductor device according to another embodiment of the present invention.
도 5는 도 4에 도시된 퓨즈를 사용하는 회로의 예를 설명하기 위한 개념도.FIG. 5 is a conceptual diagram for explaining an example of a circuit using the fuse shown in FIG. 4. FIG.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.Hereinafter, with reference to the accompanying drawings will be described in detail an embodiment of the present invention.
도 2는 본 발명의 일 실시예에 따른 반도체 장치 내 퓨즈를 설명하기 위한 평면도이다.2 is a plan view illustrating a fuse in a semiconductor device according to an embodiment of the present invention.
도시된 바와 같이, 퓨즈는 두 개의 단자가 하나의 공통 단자로 연결되는 'Y'형태의 구조를 가진다. 이를 통해 공통으로 연결되는 단자에 있어 종래의 양단의 연결이 독립적으로 이루어졌던 퓨즈에 비해 전체 면적을 더 감소시킬 수 있다. 구체적으로 살펴보면, 각각의 퓨즈는 블로잉 영역이 포함된 두 개의 블로잉 단과 두 개의 단을 하나로 묶은 공통 단으로 구성되어 있으며, 복수의 퓨즈는 각각의 블로잉 단이 서로 반대쪽에 위치하도록 하여 전체가 차지하는 면적을 최소화하고 있다. 또한, 각 퓨즈의 블로잉 영역을 레이저를 주사하여 터트림으로써 퓨즈 블로잉을 수행하여도 퓨즈 간 최소 간격이 유지될 수 있어 동작의 신뢰성이 보장된다.As shown, the fuse has a 'Y' type structure in which two terminals are connected to one common terminal. This can further reduce the total area compared to the fuse in which the connection of both ends of the conventionally connected terminals in common. Specifically, each fuse is composed of two blowing stages including a blowing area and a common stage grouping the two stages together, and the plurality of fuses have an area occupied by the entire blower stage so that each blowing stage is located opposite to each other. Minimizing. In addition, even when fuse blowing is performed by scanning and blowing a laser on the blowing area of each fuse, the minimum distance between fuses can be maintained, thereby ensuring reliability of operation.
하지만, 두 개의 블로잉 영역 중 하나에만 레이저를 주사하여 물리적으로 터트릴 경우 다른 하나의 블로잉 영역을 통한 전기적 연결은 정상적으로 유지되어야 한다. 하지만 퓨즈는 열 전도율이 높은 물질로 구성되어 있어 열화(thermal degradation)되는 경우 퓨즈의 동작 신뢰성이 낮아질 우려가 있다.However, when the laser is only physically bursted by scanning only one of the two blowing regions, the electrical connection through the other blowing region should be maintained normally. However, since the fuse is made of a material having high thermal conductivity, there is a concern that the operation reliability of the fuse may be lowered when thermal degradation occurs.
도 3은 도 2에 도시된 퓨즈의 단점을 설명하기 위한 개념도이다.3 is a conceptual diagram illustrating a disadvantage of the fuse illustrated in FIG. 2.
도시된 바와 같이, 퓨즈의 일측 블로잉 영역(a)에 레이저를 주사하는 경우, 물리적으로 터져 전기적 연결이 차단되는 것과 함께 열 전도율이 높은 물질로 구성된 퓨즈에서 ①의 경로로 열화가 일어나기 시작한다. 이때, 퓨즈의 일측 블로잉 영역(a)만 블로잉되고 타측 블로잉 영역(b)은 정상적으로 연결되어 있는 경우를 가정하면, ①의 경로로 진행된 열화가 두 블로잉단이 공통단으로 연결되는 접합 영역(②)에까지 미칠 수 있다. 접합 영역(②)이 열화될 경우 저항값에 변화(매우 증가한다)가 일어나게 되고 타측 블로잉 영역(b)이 블로잉되지 않았더라도 신호 및 전압의 전달이 원활히 이루어지기 어렵다. 실제로, 블로잉 영역에서 레이저의 주사로 인해 물리적 파손이 일어나는 범위보다 열 전도율이 높은 퓨즈의 물질적 특성으로 인해 퓨즈가 열화되는 길이가 상대적으로 멀리 영향을 미친다. 예를 들면, 블로잉 영역에 의한 물리적 파손 영향을 벗어나기 위한 최소 이격 거리가 반경 약 1.5㎛라고 가정하면 퓨즈가 최대 열화될 수 있는 길이는 약 9㎛정도 되고 있다.As shown, when the laser is scanned in one blowing area (a) of the fuse, physical detonation and the electrical connection are interrupted, and along with the path of ① in the fuse made of a material having high thermal conductivity, the deterioration starts. At this time, assuming that only one blowing area (a) of the fuse is blown and the other blowing area (b) is normally connected, the junction area (②) where the deterioration progressed by the path of ① is connected to the common stage Can go crazy. When the junction region ② is deteriorated, a change (very much increases) occurs in the resistance value, and even if the other blowing region b is not blown, it is difficult to smoothly transmit signals and voltages. In practice, the length of the fuse deteriorates relatively far, due to the material properties of the fuse, which have a higher thermal conductivity than the range where physical breakdown occurs due to scanning of the laser in the blowing area. For example, assuming that the minimum separation distance for escaping the effect of physical breakage caused by the blowing area is about 1.5 μm in radius, the length at which the fuse can deteriorate is about 9 μm.
이러한 현상을 방지하기 위해, 퓨즈의 두 블로잉 영역(a, b)과 접합 영역(②) 사이의 거리를 길게 할 수 있다. 이러한 거리가 길면 길수록 두 블로잉 영역(a, b) 중 한 부분이 블로잉되더라도 접합 영역(②)이 열화되는 것을 예방할 수 있다. 하지만, 이 경우 퓨즈의 크기가 커지거나 퓨즈 간 간격이 벌어지게 되어 고집적 반도체 장치에 적합하지 않게 된다.In order to prevent this phenomenon, the distance between the two blowing regions a and b of the fuse and the junction region ② may be increased. As the distance is longer, it is possible to prevent the bonding region ② from deteriorating even when one of the two blowing regions a and b is blown. However, in this case, the size of the fuse increases or the gap between the fuses increases, which is not suitable for the highly integrated semiconductor device.
도 4는 본 발명의 다른 실시예에 따른 반도체 장치 내 퓨즈를 설명하기 위한 평면도이다.4 is a plan view illustrating a fuse in a semiconductor device according to another embodiment of the present invention.
도시된 바와 같이, 퓨즈는 두 개의 단자와 선택적인 연결이 가능하도록 하는 두 개의 블로잉 영역(a, b), 두 개의 블로잉 영역(a, b) 각각에 연결된 두 개의 연결 라인(a', b'), 및 두 개의 연결 라인이 하나의 단자와 연결되도록 끝 부분을 연결한 공통 영역(ab)을 포함한다. 특히, 주사된 레이저에 의해 물리적 파손 여부가 결정되는 두 개의 블로잉 영역(a, b)은 물리적 터짐에 의해 이웃한 블로잉 영역이나 연결 라인에 영향을 미치지 않을 정도의 최소 거리만큼 이격되어 있다. 아울러, 두 개의 연결 라인(a', b') 역시 서로 간섭현상이나 누전(short)을 막을 수 있는 최소 거리만큼 이격되고, 서로 평행하게 형성되어 있다. 참고로, 두 개의 블로잉 영역(a, b) 간 이격 거리는 두 개의 연결 라인(a', b') 간 이격 거리보다 더 크다.As shown, the fuse comprises two blowing regions (a, b), two connecting lines (a ', b') connected to each of the two blowing regions (a, b) to allow selective connection with the two terminals. ), And a common area ab connecting the ends so that two connection lines are connected to one terminal. In particular, the two blowing regions a and b whose physical damage is determined by the scanned laser are spaced apart by a minimum distance such that they do not affect neighboring blowing regions or connection lines by physical bursting. In addition, the two connection lines (a ', b') are also spaced apart from each other by a minimum distance that can prevent interference or short (short), and are formed in parallel with each other. For reference, the separation distance between two blowing regions a and b is greater than the separation distance between two connecting lines a 'and b'.
도 4를 참조하면, 두 개의 연결 라인(a', b')과 공통 영역(ab)은 두 개의 블로잉 영역(a, b)과 연결된 'ㄷ'자 형태의 모양을 가지며, 본 발명에 따른 퓨즈 전체의 모양은 입구는 개방되고 출구는 막힌 깔때기의 형상을 하고 있는 것이 특징이다. 이러한 구조는 기존에 제안되었던 다수의 퓨즈와 비교해 볼 때 집적도 측면에서 크게 뒤떨어지지 않으면서 도 3에서 설명한 접합 영역(②)의 열화를 방지할 수 있다. 즉, 퓨즈의 일측 블로잉 영역(a)에 레이저가 주사되어 물리적 파손이 일어나고 그때의 발생한 열의 전도가 일측 연결 라인(a')을 거쳐 타측 블로잉 영역(b)에 대응하는 타측 연결 라인(b') 및 공통 영역(ab)에 까지 영향을 미치기는 어렵다.Referring to FIG. 4, two connection lines a 'and b' and a common area ab have a shape of a letter 'C' connected to two blowing areas a and b, and according to the present invention, a fuse according to the present invention. The overall shape is characterized by the shape of a funnel with the inlet open and the outlet closed. This structure can prevent deterioration of the junction region ② described with reference to FIG. 3 without significantly inferior in terms of the degree of integration as compared with a plurality of fuses that have been proposed in the past. That is, the laser is scanned in one blowing area (a) of the fuse to cause physical damage, and the conduction of heat generated at that time passes through one connection line (a ') and the other connection line (b') corresponding to the other blowing area (b). And it is difficult to affect the common area ab.
한편, 두 개의 블로잉 영역(a, b)을 접합 영역(②)을 통해 하나의 공통 영역으로 이어서 사용하던 때에 비하여, 본 발명의 퓨즈는 일정 간격만큼 떨어진 두 개의 연결 라인(a', b')으로 인해 퓨즈 박스의 면적이 늘어날 수 있다. 하지만, 두 개의 연결 라인(a', b')은 블로잉(blowing)되는 영역이 아니므로 디자인 규칙에 의해 허용되는 최소의 간격만큼을 이격하는 것으로 충분하고, 디자인 규칙은 최소로 제조할 수 있는 정도보다 통상적으로 크게 정의되어 있다. 따라서, 이를 감안하여 퓨즈 박스를 제조할 경우 실질적으로 이로 인해 면적이 증가하는 정도는 미미하다고 할 수 있다.On the other hand, compared to the case where two blowing regions a and b are subsequently used as one common region through the bonding region ②, the fuse of the present invention has two connection lines a 'and b' separated by a predetermined interval. This can increase the area of the fuse box. However, since the two connecting lines (a ', b') are not blown areas, it is sufficient to space them apart by the minimum distance allowed by the design rules, and the design rules can be manufactured to a minimum. More commonly, largely defined. Therefore, when manufacturing a fuse box in consideration of this, it can be said that the extent to which the area is substantially increased due to this.
도 5는 도 4에 도시된 퓨즈를 사용하는 회로의 예를 설명하기 위한 개념도이다.FIG. 5 is a conceptual diagram for describing an example of a circuit using the fuse illustrated in FIG. 4.
도시된 바와 같이, 다수의 퓨즈로 구성된 퓨즈 박스 내 두 개의 퓨즈가 피모스(PMOS) 트랜지스터와 앤모스(NMOS) 트랜지스터 사이에 연결되어 전원 전압(VDD)과 접지 전압(VSS) 중 하나를 신호의 레벨로 전달하기 위해 사용되고 있다.As shown, two fuses in a fuse box consisting of a plurality of fuses are connected between a PMOS transistor and an NMOS transistor to convert one of the power supply voltage VDD and the ground voltage VSS into a signal. It is being used to deliver to the level.
종래의 경우 각각의 독립한 퓨즈 두 개를 사용하여 하나는 전원 전압(VDD)을 인가하기 위해 다른 하나는 접지 전압(VSS)을 인가하기 위해 각각 독립적으로 동작하는 구조를 가졌으나, 본 발명에서는 'Y'형 퓨즈와 같이 두 개의 블로잉 영역을 가지는 퓨즈가 쌍으로 동작하도록 연결되어 있다. 즉, 두 개의 블로잉 영역에는 서로 다른 두 개의 신호(B 및 C, 혹은 D 및 E)가 연결되어 있고 다른 한 편에는 하나의 신호(A)가 연결되어 있는 구조이다. 특히, 도 5에는 두 개의 퓨즈를 사용하여 4개의 신호(B, C, D, E)가 하나의 신호(A)에 선택적으로 연결될 수 있는 경우를 도시하고 있다. 또한, 퓨즈 박스에 도시된 바와 같이 두 개의 퓨즈와 이웃한 다른 두 개의 퓨즈 역시 4 개의 신호(2, 3, 4, 5)가 1 개의 신호(1)에 연결되어 반대 방향에서 동등한 방법으로 사용되고 있음을 보여준다. 이러한 경우, 서로 독립적인 4개의 퓨즈를 사용하는 종래 보다 전체 사용 면적을 효과적으로 감소시킬 수 있다.In the conventional case, two independent fuses each have a structure in which one independently applies a power supply voltage VDD and the other one applies a ground voltage VSS. Fuses with two blowing regions, such as Y 'type fuses, are connected to operate in pairs. That is, two different signals B and C or D and E are connected to two blowing regions, and one signal A is connected to the other blowing region. In particular, FIG. 5 illustrates a case in which four signals B, C, D, and E may be selectively connected to one signal A by using two fuses. In addition, as shown in the fuse box, two fuses and two neighboring fuses are also used in the same way in the opposite direction by connecting four signals (2, 3, 4, 5) to one signal (1). Shows. In this case, it is possible to effectively reduce the total use area than conventionally using four fuses independent of each other.
특히, 반도체 기억 장치 내에서는 특정 제어 신호가 둘 중 하나의 노드에만 선택적으로 전달되어야 하는 경우, 두 노드에 동시에 전달되는 경우 등 공통으로 사용되는 제어 신호가 많고, 전원 전압(VDD) 혹은 접지 전압(VSS)의 경우에는 선택적으로 전달되어야 하는 일이 빈번하므로 도 5에 도시된 회로와 같은 본 발명의 적용 예는 다양하다. In particular, in a semiconductor memory device, many control signals are commonly used, such as when a specific control signal is to be selectively transmitted to only one node, or simultaneously to two nodes, and a power supply voltage (VDD) or a ground voltage ( In the case of VSS), the application of the present invention, such as the circuit shown in FIG.
전술한 바와 같이, 본 발명의 다른 실시예에 따른 퓨즈는 두 개의 신호를 하나의 신호에 선택적으로 연결할 수 있도록 하면서 일측 블로잉 영역이 블로잉되는 것과 함께 열 전도로 인해 발생하는 퓨즈 자체의 열화에도 타측 블로잉 영역에 손실 없이 양단의 전기적 흐름을 원활하게 할 수 있다. 아울러, 본 발명은 이웃한 퓨즈 간 블로잉 영역의 배치를 반대로 하여 다수의 퓨즈를 포함하는 퓨즈 박스의 경우에도 집적도가 낮아지는 것을 막을 수 있다.As described above, the fuse according to another embodiment of the present invention allows two signals to be selectively connected to one signal while the other blown area is blown while the other blows the fuse itself due to heat conduction. It is possible to smooth the electrical flow at both ends without loss of area. In addition, the present invention can prevent the integration degree even in the case of a fuse box including a plurality of fuses by reversing the arrangement of blowing areas between neighboring fuses.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.In addition, a preferred embodiment of the present invention is for the purpose of illustration, those skilled in the art will be able to various modifications, changes, substitutions and additions through the spirit and scope of the appended claims, such modifications and changes are the following claims It should be seen as belonging to a range.
Claims (9)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029181A KR100979358B1 (en) | 2008-03-28 | 2008-03-28 | Fuse free of thermal degradation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080029181A KR100979358B1 (en) | 2008-03-28 | 2008-03-28 | Fuse free of thermal degradation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090103522A true KR20090103522A (en) | 2009-10-01 |
| KR100979358B1 KR100979358B1 (en) | 2010-08-31 |
Family
ID=41533052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080029181A KR100979358B1 (en) | 2008-03-28 | 2008-03-28 | Fuse free of thermal degradation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100979358B1 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101119137B1 (en) * | 2009-12-10 | 2012-03-19 | 주식회사 하이닉스반도체 | Fuse structure for high integrated semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225652B1 (en) | 1999-08-02 | 2001-05-01 | Clear Logic, Inc. | Vertical laser fuse structure allowing increased packing density |
| US6872648B2 (en) | 2002-09-19 | 2005-03-29 | Infineon Technologies Ag | Reduced splattering of unpassivated laser fuses |
| KR20060011634A (en) * | 2004-07-30 | 2006-02-03 | 주식회사 하이닉스반도체 | Semiconductor memory device for repairing error cell efficiently and method for fabricating the same |
-
2008
- 2008-03-28 KR KR1020080029181A patent/KR100979358B1/en not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101119137B1 (en) * | 2009-12-10 | 2012-03-19 | 주식회사 하이닉스반도체 | Fuse structure for high integrated semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100979358B1 (en) | 2010-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2195811B1 (en) | Anti-fuse element | |
| US10153288B2 (en) | Double metal layout for memory cells of a non-volatile memory | |
| US6128241A (en) | Repair circuit of semiconductor memory device using anti-fuse | |
| CN102117793B (en) | Efuse macro | |
| US20030201819A1 (en) | Oxide anti-fuse structure utilizing high voltage transistors | |
| US20150206595A1 (en) | Antifuse array architecture | |
| KR101119805B1 (en) | Fuse structure and fabrication method thereof | |
| CN115775792A (en) | Memory test circuit and element wafer | |
| JP2007324423A (en) | Semiconductor integrated circuit device | |
| KR100979358B1 (en) | Fuse free of thermal degradation | |
| JP5476611B2 (en) | Semiconductor device | |
| CN111445943A (en) | On-chip one-time programmable circuit | |
| KR100446458B1 (en) | Semiconductor storage device | |
| KR20100076276A (en) | Fuse box and semiconductor integrated circuit apparatus having the same | |
| US8217710B2 (en) | Fuse for use in high-integrated semiconductor device | |
| KR101119161B1 (en) | Fuse structure for high integrated semiconductor device | |
| US11183502B1 (en) | Memory cell and Method for reading out data therefrom | |
| KR100345369B1 (en) | Fuse circuit | |
| KR101087860B1 (en) | Fuse of semiconductor device | |
| KR0161729B1 (en) | Semiconductor device & manufacture method thereof | |
| KR20110011063A (en) | Fuse structure for high integrated semiconductor device | |
| KR101119137B1 (en) | Fuse structure for high integrated semiconductor device | |
| KR20070023978A (en) | Semiconductor memory device with improved fuse arrangement | |
| KR20110001694A (en) | Fuse of semiconductor device | |
| US7301845B2 (en) | Defect address storing circuit for semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |