KR20090100193A - Electromagnetic bandgap structure and printed circuit board - Google Patents

Electromagnetic bandgap structure and printed circuit board Download PDF

Info

Publication number
KR20090100193A
KR20090100193A KR1020080062015A KR20080062015A KR20090100193A KR 20090100193 A KR20090100193 A KR 20090100193A KR 1020080062015 A KR1020080062015 A KR 1020080062015A KR 20080062015 A KR20080062015 A KR 20080062015A KR 20090100193 A KR20090100193 A KR 20090100193A
Authority
KR
South Korea
Prior art keywords
conductive
stitching
conductive plate
plates
stitching via
Prior art date
Application number
KR1020080062015A
Other languages
Korean (ko)
Other versions
KR100956891B1 (en
Inventor
김한
한미자
정효직
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to US12/285,133 priority Critical patent/US8164006B2/en
Priority to JP2008260017A priority patent/JP5005649B2/en
Priority to TW097140535A priority patent/TWI409004B/en
Publication of KR20090100193A publication Critical patent/KR20090100193A/en
Application granted granted Critical
Publication of KR100956891B1 publication Critical patent/KR100956891B1/en
Priority to US13/437,254 priority patent/US8598468B2/en

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01PWAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00Auxiliary devices
    • H01P1/20Frequency-selective devices, e.g. filters
    • H01P1/2005Electromagnetic photonic bandgaps [EPB], or photonic bandgaps [PBG]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6688Mixed frequency adaptations, i.e. for operation at different frequencies
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PURPOSE: An electromagnetic band gap structure and a printed circuit board are provided to solve conductive noise without using a by-pass capacitor or a decoupling capacitor. CONSTITUTION: An electromagnetic band gap structure is composed of more than 3 conductive plates, a first stitching via(645), and a second stitching via(649). The first and second stitching via electrically connect one conductive plate with another conductive plate respectively with passing one flat above them.

Description

전자기 밴드갭 구조물 및 인쇄회로기판{Electromagnetic bandgap structure and printed circuit board}Electromagnetic bandgap structure and printed circuit board

본 발명은 전자기 밴드갭 구조에 관한 것으로서, 보다 상세하게는 특정 주파수 대역의 신호 전달을 차단하는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관한 것이다.The present invention relates to an electromagnetic bandgap structure, and more particularly, to an electromagnetic bandgap structure that blocks signal transmission of a specific frequency band and a printed circuit board including the same.

최근 출시되고 있는 전자기기 및 통신기기들은 점점더 소형화, 박형화, 경량화 되어가고 있다. 이는 이동성이 중요시되는 최근의 경향과도 밀접히 관련된다.Recently introduced electronic devices and communication devices are becoming smaller, thinner and lighter. This is also closely related to recent trends in which mobility is important.

이러한 전자기기 및 통신기기들에는 해당 기기의 기능/동작을 구현시키기 위한 다양한 전자회로들(아날로그 회로(analog circuit)와 디지털 회로(digital circuit))이 복합적으로 포함되어 있으며, 이러한 전자회로들은 일반적으로 인쇄회로기판(PCB, printed circuit board)에 탑재됨으로써 해당 기능을 수행하게 된다. 이때, 인쇄회로기판에 탑재된 전자회로들은 각각의 동작 주파수가 상이한 경우가 대부분이다.Such electronic devices and communication devices include a combination of various electronic circuits (analog circuit and digital circuit) for realizing the function / operation of the device. It is mounted on a printed circuit board (PCB) to perform the corresponding function. In this case, the electronic circuits mounted on the printed circuit board are mostly different from each other.

따라서, 다양한 전자회로들이 복합적으로 탑재되어 있는 인쇄회로기판에서는 일반적으로 어느 하나의 전자회로의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전자파(EM wave)가 다른 전자 회로로 전달됨으로써 노이즈 문제를 발생시키는 경우가 많다. 이때, 전달되는 노이즈는 크게 방사 노이즈(radiation noise)와 전도 노이즈(conduction noise)로 분류될 수 있다.Accordingly, in a printed circuit board in which various electronic circuits are mounted in combination, the electromagnetic wave (EM wave) caused by the operating frequency of one electronic circuit and its harmonics is generally transferred to another electronic circuit to solve the noise problem. It is often generated. In this case, the transmitted noise may be largely classified into radiation noise and conduction noise.

여기서, 방사 노이즈(radiation noise)(도 1의 참조번호 155 참조)는 일반적으로 차폐용 캡을 전자회로에 둘러씌움으로써 쉽게 저감시킬 수 있지만, 전도 노이즈(conduction noise)(도 1의 참조번호 150 참조)는 기판 내부의 신호 전달 경로를 통해 전달된다는 점에서 노이즈 저감을 위한 방법을 찾는 것은 매우 어려운 일이다.Here, radiation noise (see reference numeral 155 of FIG. 1) can generally be easily reduced by enclosing the shielding cap on the electronic circuit, but conduction noise (see reference numeral 150 of FIG. 1). ) Is transmitted through a signal transmission path inside the substrate, so it is very difficult to find a method for noise reduction.

이에 관해 도 1을 참조하여 보다 구체적으로 설명하기로 한다. 도 1은 동작 주파수를 달리하는 2개의 전자회로를 탑재한 인쇄회로기판의 단면도이다. 도 1에는 4층 구조의 인쇄회로기판(100)이 예시되고 있으나, 이외에도 2층, 6층, 8층 구조 등 다양한 변형이 가능함은 자명하다.This will be described in more detail with reference to FIG. 1. 1 is a cross-sectional view of a printed circuit board equipped with two electronic circuits having different operating frequencies. Although a printed circuit board 100 having a four-layer structure is illustrated in FIG. 1, various modifications, such as a two-layer, six-layer, and eight-layer structure, are obvious.

도 1을 참조하면, 인쇄회로기판(100)은 4개의 금속층(metal layer)(110-1, 110-2, 110-3, 110-4, 이하 110으로 약칭함)과, 각 금속층 사이에 개재된 유전층(120-1, 120-2, 120-3, 이하 120으로 약칭함)을 포함하고 있다. 인쇄회로기판(100)의 최상위 금속층(110-1) 상에는 각각 동작 주파수를 달리하는 2개의 전자회로(130, 140, 이하 제1 전자회로(130), 제2 전자회로(140)라 함)가 탑재되고 있다. 여기서, 제1 전자회로(130) 및 제2 전자회로(140)는 모두 디지털 회로인 것으 로 가정한다.Referring to FIG. 1, the printed circuit board 100 may include four metal layers 110-1, 110-2, 110-3, 110-4, abbreviated as 110 below, and interposed between each metal layer. Dielectric layers 120-1, 120-2, 120-3, hereinafter abbreviated as 120. On the top metal layer 110-1 of the printed circuit board 100, two electronic circuits 130 and 140, hereinafter referred to as the first electronic circuit 130 and the second electronic circuit 140, each having a different operating frequency, are included. It is mounted. Here, it is assumed that both the first electronic circuit 130 and the second electronic circuit 140 are digital circuits.

여기서, 참조번호 110-2의 금속층을 접지층(ground layer), 참조번호 110-3의 금속층을 전원층(power layer)라고 가정하면, 제1 전자회로(130) 및 제2 전자회로(140)의 각 접지단자(ground pin)는 참조번호 110-2의 금속층과, 각 전원단자(power pin)는 참조번호 110-3의 금속층과 전기적으로 연결된다. 또한, 인쇄회로기판(100) 내의 모든 접지층들 간 그리고 모든 전원층들 간은 비아(via)를 통해서 상호간 전기적으로 연결된다. 도 1에서 참조번호 110-1, 110-3, 110-4의 금속층들을 연결하는 비아(160)가 그 일 예이다.Here, assuming that the metal layer 110-2 is a ground layer and the metal layer 110-3 is a power layer, the first electronic circuit 130 and the second electronic circuit 140 Each ground pin of the ground pin is electrically connected to the metal layer 110-1, and each power pin is electrically connected to the metal layer 110-1. In addition, all ground layers and all power layers in the printed circuit board 100 are electrically connected to each other through vias. In FIG. 1, the via 160 connecting the metal layers 110-1, 110-3, and 110-4 is an example.

이때, 제1 전자회로(130)와 제2 전자회로(140)가 서로 다른 동작 주파수를 갖는 경우에는 예를 들어 도 1에 도시된 바와 같이, 제1 전자회로(130)의 동작 주파수와 그 하모닉스(harmonics) 성분들에 의한 전도 노이즈(150)가 제2 전자회로(140)로 전달됨으로써 제2 전자회로(140)의 정확한 기능/동작에 방해를 주게 된다.In this case, when the first electronic circuit 130 and the second electronic circuit 140 have different operating frequencies, for example, as shown in FIG. 1, the operating frequency of the first electronic circuit 130 and its harmonics. Conduction noise 150 caused by (harmonics) components are transmitted to the second electronic circuit 140 to interfere with the correct function / operation of the second electronic circuit 140.

이러한 전도 노이즈(conduction noise) 문제는 전자기기가 복잡해지고 디지털 회로들의 동작 주파수가 증가함에 따라 그 해결이 점점 더 어려워지고 있다. 특히, 전도 노이즈에 관한 전형적인 해결책이었던 바이패스 캐패시터(bypass capacitor) 혹은 디커플링 캐패시터(decoupling capacitor)에 의한 방법도 고주파수 대역을 이용하는 전자기기에서는 적절한 해결책이 되지 못하고 있다.These conduction noise problems are becoming increasingly difficult to solve as electronic devices become more complex and the operating frequencies of digital circuits increase. In particular, the bypass capacitor or decoupling capacitor method, which is a typical solution for conducting noise, has not been a suitable solution in an electronic device using a high frequency band.

또한, 위의 방법들은 여러 종류의 전자회로가 동일 기판에 구현되어 있는 복잡한 배선 구조의 기판이나, SiP(System in Package)와 같이 좁은 영역에 많은 능 동 소자와 수동 소자를 적용해야 하는 경우, 네트워크 보드(network board)와 같이 고주파수 대역의 동작 주파수가 필요한 경우 등에도 적절한 해결책이 되지 못하는 문제점이 있다.In addition, the above methods can be applied to a network having a complicated wiring structure in which several types of electronic circuits are implemented on the same substrate, or a large number of active and passive components in a narrow area such as a system in package (SiP). Even when a high frequency band operating frequency is required, such as a board, there is a problem that a proper solution is not provided.

따라서, 상술한 전도 노이즈를 해결하기 위한 일 방안으로서 전자기 밴드갭 구조(EBG, electromagnetic bandgap structure)가 최근 주목받고 있다. 이는 인쇄회로기판의 내부에 특정 구조를 갖는 전자기 밴드갭 구조물을 배치시킴으로써 특정 주파수 대역의 신호를 차폐하는 것이다.Therefore, an electromagnetic bandgap structure (EBG) has recently attracted attention as a solution for solving the above-described conductive noise. This is to shield the signal of a specific frequency band by placing an electromagnetic bandgap structure having a specific structure inside the printed circuit board.

이러한 전자기 밴드갭 구조로서 최근 연구되고 있는 형태로는 도 2a 및 도 2b에 도시된 바와 같이 버섯형 구조(mushroom type structure)를 갖는 전자기 밴드갭 구조물이 있다.Recently, as an electromagnetic bandgap structure, a form that has been studied is an electromagnetic bandgap structure having a mushroom type structure as shown in FIGS. 2A and 2B.

도 2a 및 도 2b에 도시된 전자기 밴드갭 구조물(200)은 각각 접지층 및 전원층 중 어느 하나 및 다른 하나의 층으로서 기능하는 제1 금속층(211)과 제2 금속층(212) 사이에 금속판(232)을 더 형성하고, 제1 금속층(211)과 금속판(232) 간을 비아(234)로 연결한 버섯형 구조물(230)을 반복하여 배치시킨 것이다. 이때, 제1 금속층(211)과 금속판(232)의 사이에는 제1 유전층(221)이, 금속판(232)과 제2 금속층(222)의 사이에는 제2 유전층(222)이 개재된다.The electromagnetic bandgap structure 200 shown in FIGS. 2A and 2B includes a metal plate between the first metal layer 211 and the second metal layer 212 which functions as one of the ground layer and the power supply layer and the other layer, respectively. 232 is further formed, and the mushroom-like structure 230 connecting the first metal layer 211 and the metal plate 232 with the via 234 is repeatedly arranged. In this case, the first dielectric layer 221 is interposed between the first metal layer 211 and the metal plate 232, and the second dielectric layer 222 is interposed between the metal plate 232 and the second metal layer 222.

이와 같이 버섯형 구조물(230)을 제1 금속층(211)과 제2 금속층(212) 사이에 더 개재시키게 되면, 도 2c 및 도 2d에 도시된 바와 같이 저주파수(low frequency) 대역의 신호(도 2c 및 도 2d의 참조부호 (x) 참조) 및 고주파수(high frequency) 대역의 신호(도 2c 및 도 2d의 참조부호 (y) 참조)는 통과하고, 그 중간의 특정 주파수 대역의 신호(도 2c 및 도 2d의 참조부호 (z) 참조)는 차폐할 수 있게 된다. 이와 같이 도 2a 및 도 2b의 전자기 밴드갭 구조물(200)이 일종의 대역 저지 필터(band stop filter)와 같은 기능을 수행하게 되는 이유는 도 2c의 등가회로도를 통해 쉽게 설명될 수 있다.As such, when the mushroom structure 230 is further interposed between the first metal layer 211 and the second metal layer 212, a signal in a low frequency band as illustrated in FIGS. 2C and 2D (FIG. 2C) may be used. And reference signal (x) of FIG. 2d and a signal of a high frequency band (see reference numeral (y) of FIG. 2c and FIG. 2d) pass through, and a signal of a specific frequency band in the middle (FIG. 2c and Reference numeral (z) in FIG. 2D) can be shielded. As such, the reason why the electromagnetic bandgap structure 200 of FIGS. 2A and 2B perform a function such as a kind of band stop filter can be easily explained through the equivalent circuit diagram of FIG. 2C.

도 2c에 도시된 버섯형 구조의 전자기 밴드갭 구조물(200)에 관한 등가회로도를 살펴보면, 제1 금속층(211)과 제2 금속층(212)의 사이에 캐패시턴스 성분인 C1과 인덕턴스 성분인 L1이 직렬 연결된 상태로 위치하고 있다. 여기서, C1은 제2 금속층(212)과 제2 유전층(222) 그리고 금속판(232)에 의해 형성된 캐패시턴스 성분이고, L1은 금속판(232)과 제1 유전층(211) 사이에 위치한 비아(234)에 의해 형성된 인덕턴스 성분이다. 이와 같은 L-C 직렬 연결에 의해 버섯형 구조의 전자기 밴드갭 구조물(200)은 일종의 대역 저지 필터로서의 기능을 수행할 수 있게 된다.Referring to the equivalent circuit diagram of the mushroom-shaped electromagnetic bandgap structure 200 illustrated in FIG. 2C, a capacitance component C1 and an inductance component L1 are in series between the first metal layer 211 and the second metal layer 212. You are connected. Here, C1 is a capacitance component formed by the second metal layer 212, the second dielectric layer 222, and the metal plate 232, and L1 is formed in the via 234 located between the metal plate 232 and the first dielectric layer 211. It is an inductance component formed by By such L-C series connection, the mushroom-shaped electromagnetic bandgap structure 200 can perform a function as a kind of band-stop filter.

그러나 상술한 바와 같은 버섯형 구조를 갖는 전자기 밴드갭 구조물(200)은 단 하나의 인덕턴스 성분과 단 하나의 캐패시턴스 성분만을 가지고 대역 저지 필터로서의 기능을 구현하게 되므로, 다양한 제품에 적용하기에는 어려운 문제점이 있다. 왜냐하면, 도 2a 및 도 2b의 구조하에서는 확보될 수 있는 비아(234)의 길이(즉, 인덕턴스 값에 대응됨)에 한계가 있고, 또한 버섯형 구조물(230)이 단지 인접한 2개의 금속층 사이에만 존재하므로 확보될 수 있는 캐패시턴스 값에도 한계가 있기 때문이다.However, since the electromagnetic bandgap structure 200 having the mushroom structure as described above has only one inductance component and only one capacitance component to implement a function as a band stop filter, it is difficult to apply to various products. . This is because under the structure of FIGS. 2A and 2B there is a limit to the length of the via 234 that can be secured (ie corresponding to the inductance value), and the mushroom structure 230 is only present between two adjacent metal layers. Therefore, there is a limit in the capacitance value that can be secured.

특히, 최근의 전자기기 및 통신기기들이 점점더 소형화, 박형화, 경량화 되 어가고있는 추세에서, 인쇄회로기판 내의 좁은 영역 내에 배치시킨 버섯형 구조의 전자기 밴드갭 구조물(200)만으로 목적하는 밴드갭 주파수 대역을 얻어낸다는 것은 더더욱 어려운 일이다. 즉, 도 2a 및 도 2b에 도시된 버섯형 구조를 갖는 전자기 밴드갭 구조물(200)만으로는 다양한 응용제품마다 요구되는 조건과 특성에 맞게 각각의 밴드갭 주파수 대역을 조절하거나 또는 해당 밴드갭 주파수 대역 내에서 전도 노이즈를 의도하는 노이즈 레벨 이하까지 낮추는데는 한계가 있다.In particular, in recent years, electronic devices and communication devices are becoming smaller, thinner, and lighter, and the bandgap frequency that is desired only by the mushroom-shaped electromagnetic bandgap structure 200 disposed in a narrow area in a printed circuit board. Getting the band is even more difficult. That is, the electromagnetic bandgap structure 200 having the mushroom-like structure shown in FIGS. 2A and 2B alone adjusts each bandgap frequency band according to the conditions and characteristics required for various applications, or within the bandgap frequency band. There is a limit in reducing conduction noise to below the intended noise level.

따라서, 전원층 및 접지층 사이의 전도 노이즈를 획기적으로 차폐 또는 저감시킬 수 있음은 물론, 요구되는 밴드갭 주파수 대역이 상이한 다양한 응용제품에도 번용적으로 적용될 수 있는 전자기 밴드갭 구조에 대한 연구가 절실히 필요한 실정이다.Therefore, research on the electromagnetic bandgap structure, which can not only shield or reduce conduction noise between the power supply layer and the ground layer, but also can be applied to various applications with different required bandgap frequency bands, is urgently needed. It is necessary.

따라서, 본 발명은 특정 주파수 대역의 전도 노이즈를 차폐시킬 수 있는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공한다.Accordingly, the present invention provides an electromagnetic bandgap structure and a printed circuit board including the same that can shield conducted noise of a specific frequency band.

또한, 본 발명은 바이패스 캐패시터 또는 디커플링 캐패시터 등을 이용하지 않으면서도, 인쇄회로기판 내에 특정 구조를 갖는 전자기 밴드갭 구조물을 배치시킴을 통해, 전도 노이즈 문제를 해결할 수 있는 인쇄회로기판을 제공한다.In addition, the present invention provides a printed circuit board that can solve the conductive noise problem by disposing an electromagnetic bandgap structure having a specific structure in the printed circuit board without using a bypass capacitor or a decoupling capacitor.

또한, 본 발명은 다층 인쇄회로기판에 보다 적합하고 디자인적인 유연성, 자유도를 갖춤은 물론, 차등 길이를 갖는 스티칭 비아를 통하여 2개 이상의 밴드갭 주파수를 구현할 수 있는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공한다.In addition, the present invention is more suitable for a multilayer printed circuit board, having flexibility of design, flexibility, as well as an electromagnetic bandgap structure capable of realizing two or more bandgap frequencies through a stitching via having a differential length and a printed circuit including the same. Provide a circuit board.

또한, 본 발명은 다양한 밴드갭 주파수 대역의 구현이 가능함으로써 다양한 응용제품, 전자기기에 범용적으로 적용할 수 있는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공한다.In addition, the present invention provides an electromagnetic bandgap structure and a printed circuit board including the same that can be applied to a variety of applications, electronic devices in general by implementing various bandgap frequency bands.

또한, 본 발명은 네트워크 보드(network board)에서와 같이 고주파수 대역의 동작 주파수가 사용되는 경우에도 고주파수 대역의 전도 노이즈를 차폐시킬 수 있는 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 제공한다.The present invention also provides an electromagnetic bandgap structure and a printed circuit board including the same, which can shield conducted noise of a high frequency band even when an operating frequency of a high frequency band is used as in a network board.

본 발명의 일 측면에 따르면, 3개 이상의 도전판; 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아; 및 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 제공될 수 있다. 여기서, 본 발명의 실시예에 따른 전자기 밴드갭 구조물은 상기 제1 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 상부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 다른 하나의 도전판 간을 전기적으로 연결하고, 상기 제2 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 하부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 또다른 하나의 도전판 간을 전기적으로 연결하는 것을 특징으로 할 수 있다.According to an aspect of the invention, three or more conductive plates; A first stitching via electrically connecting between the other conductive plates based on one of the conductive plates; And a second stitching via that electrically connects another conductive plate based on the one of the conductive plates of the conductive plates. Here, in the electromagnetic bandgap structure according to the embodiment of the present invention, a portion of the first stitching via passes through one plane in an upward direction based on the one conductive plate, and the one conductive plate and the Electrically connecting another conductive plate, and the second stitching via is partially connected to one of the conductive plates and the other through a plane in a downward direction with respect to the one conductive plate. It may be characterized by electrically connecting between one conductive plate.

여기서, 상기 제1 스티칭 비아는, 일단이 상기 어느 하나의 도전판에 연결되 는 제1 비아와, 일단이 상기 다른 하나의 도전판에 연결되는 제2 비아와, 상기 상부 방향의 일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.Here, the first stitching via may include a first via having one end connected to one of the conductive plates, a second via having one end connected to the other conductive plate, and one plane in the upper direction. And a connection pattern having one end connected to the other end of the first via and the other end connected to the other end of the second via.

여기서, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용될 수 있다.Here, when the conductive layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern may be accommodated in the clearance hole formed in the conductive layer.

여기서, 상기 도전판과 상기 도전층 사이에 다른 도전층이 더 존재하는 경우, 상기 제1 스티칭 비아는 상기 다른 도전층과 전기적으로 연결되지 않도록 상기 다른 도전층에 형성된 클리어런스 홀 내를 관통할 수 있다.Here, when another conductive layer is further present between the conductive plate and the conductive layer, the first stitching via may pass through the clearance hole formed in the other conductive layer so as not to be electrically connected to the other conductive layer. .

여기서, 상기 제2 스티칭 비아는, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와, 일단이 상기 또다른 하나의 도전판에 연결되는 제2 비아와, 상기 하부 방향의 일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.Here, the second stitching via may include a first via having one end connected to the one conductive plate, a second via having one end connected to the another conductive plate, and one plane in the lower direction. And a connection pattern having one end connected to the other end of the first via and the other end connected to the other end of the second via.

여기서, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용될 수 있다.Here, when the conductive layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern may be accommodated in the clearance hole formed in the conductive layer.

여기서, 상기 도전판과 상기 도전층 사이에 다른 도전층이 더 존재하는 경우, 상기 제2 스티칭 비아는 상기 다른 도전층과 전기적으로 연결되지 않도록 상기 다른 도전층에 형성된 클리어런스 홀 내를 관통할 수 있다.Here, when another conductive layer is further present between the conductive plate and the conductive layer, the second stitching via may pass through the clearance hole formed in the other conductive layer so as not to be electrically connected to the other conductive layer. .

여기서, 상기 제1 스티칭 비아와 상기 제2 스티칭 비아는 서로 다른 길이를 가질 수 있다.Here, the first stitching via and the second stitching via may have different lengths.

여기서, 상기 도전판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 도전판들은 각각 동일 크기를 가질 수 있고, 또는 상기 도전판들은 상기 도전판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 도전판들은 모두 동일 평면 상에 위치할 수 있다.Here, the conductive plate may have a polygonal, circular or elliptical shape. Each of the conductive plates may have the same size, or the conductive plates may be divided into a plurality of groups having different sizes of the conductive plates. In addition, the conductive plates may be all located on the same plane.

본 발명의 다른 측면에 따르면, 3개 이상의 도전판; 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아; 및 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 제공될 수 있다. 여기서, 상기 제1 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 상부 또는 하부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 다른 하나의 도전판 간을 전기적으로 연결하고, 상기 제2 스티칭 비아는 일부분이 상기 제1 스티칭 비아의 상기 일부분과는 동일 방향의 다른 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 또다른 하나의 도전판 간을 전기적으로 연결하는 것을 특징으로 할 수 있다.According to another aspect of the invention, three or more conductive plates; A first stitching via electrically connecting between the other conductive plates based on one of the conductive plates; And a second stitching via that electrically connects another conductive plate based on the one of the conductive plates of the conductive plates. Here, the first stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the first stitching via via one plane in an upward or downward direction based on the one conductive plate. The second stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the second stitching via via another plane in the same direction as the portion of the first stitching via. It can be characterized by.

여기서, 상기 제1 스티칭 비아는, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와, 일단이 상기 다른 하나의 도전판에 연결되는 제2 비아와, 상기 상부 또는 하부 방향의 일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.Here, the first stitching via may include a first via having one end connected to the one conductive plate, a second via having one end connected to the other conductive plate, and an upper or lower planar shape. Located at, the one end may include a connection pattern connected to the other end of the first via, the other end is connected to the other end of the second via.

여기서, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용될 수 있다.Here, when the conductive layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern may be accommodated in the clearance hole formed in the conductive layer.

여기서, 상기 제2 스티칭 비아는, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와, 일단이 상기 또다른 하나의 도전판에 연결되는 제2 비아와, 상기 동일 방향의 상기 다른 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.Here, the second stitching via may include a first via having one end connected to the one conductive plate, a second via having one end connected to the another conductive plate, and the other planar surface in the same direction. Located at, the one end may include a connection pattern connected to the other end of the first via, the other end is connected to the other end of the second via.

여기서, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용될 수 있다.Here, when the conductive layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern may be accommodated in the clearance hole formed in the conductive layer.

여기서, 상기 도전판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 도전판들은 각각 동일 크기를 가질 수 있고, 또는 상기 도전판들은 상기 도전판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 도전판들은 모두 동일 평면 상에 위치할 수 있다.Here, the conductive plate may have a polygonal, circular or elliptical shape. Each of the conductive plates may have the same size, or the conductive plates may be divided into a plurality of groups having different sizes of the conductive plates. In addition, the conductive plates may be all located on the same plane.

본 발명의 또 다른 측면에 따르면, 3개 이상의 도전판; 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아; 및 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 제공될 수 있다. 여기서, 상기 제1 스티칭 비아의 일부분 및 상기 제2 스 티칭 비아의 일부분은 동일 평면 상의 서로 다른 위치를 경유함을 통해 상기 도전판들 간을 전기적으로 연결하고, 상기 제1 스티칭 비아의 상기 일부분 및 상기 제2 스티칭 비아의 상기 일부분 중 적어도 어느 하나와 상기 도전판들 사이에는 적어도 하나의 도전층이 위치하는 것을 특징으로 할 수 있다.According to another aspect of the invention, three or more conductive plates; A first stitching via electrically connecting between the other conductive plates based on one of the conductive plates; And a second stitching via that electrically connects another conductive plate based on the one of the conductive plates of the conductive plates. Wherein a portion of the first stitching via and a portion of the second stitching via are electrically connected between the conductive plates via different positions on the same plane, the portion of the first stitching via and At least one conductive layer may be positioned between at least one of the portions of the second stitching via and the conductive plates.

여기서, 상기 제1 스티칭 비아는, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와, 일단이 상기 다른 하나의 도전판에 연결되는 제2 비아와, 상기 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.The first stitching via may include a first via having one end connected to the one conductive plate, a second via having one end connected to the other conductive plate, and being positioned on the same plane. The second via may be connected to the other end of the first via, and the other end may include a connection pattern connected to the other end of the second via.

여기서, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용될 수 있다.Here, when the conductive layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern may be accommodated in the clearance hole formed in the conductive layer.

여기서, 상기 제2 스티칭 비아는, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와, 일단이 상기 또다른 하나의 도전판에 연결되는 제2 비아와, 상기 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함할 수 있다.Here, the second stitching via is located on the same plane as a first via having one end connected to the one conductive plate, a second via having one end connected to the another conductive plate, One end may include a connection pattern connected to the other end of the first via and the other end connected to the other end of the second via.

여기서, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용될 수 있다.Here, when the conductive layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern may be accommodated in the clearance hole formed in the conductive layer.

여기서, 상기 적어도 하나의 도전층에서 상기 제1 스티칭 비아와 상기 제2 스티칭 비아가 관통할 위치에 상응하는 부분에는 각각 클리어런스 홀이 형성될 수 있다.Here, a clearance hole may be formed in each of the at least one conductive layer corresponding to the position where the first stitching via and the second stitching via pass.

여기서, 상기 도전판은 다각형, 원형 또는 타원형 형상을 가질 수 있다. 상기 도전판들은 각각 동일 크기를 가질 수 있고, 또는 상기 도전판들은 상기 도전판의 크기가 상이한 복수의 그룹으로 구분될 수 있다. 또한, 상기 도전판들은 모두 동일 평면 상에 위치할 수 있다.Here, the conductive plate may have a polygonal, circular or elliptical shape. Each of the conductive plates may have the same size, or the conductive plates may be divided into a plurality of groups having different sizes of the conductive plates. In addition, the conductive plates may be all located on the same plane.

본 발명에 따른 전자기 밴드갭 구조물 및 인쇄회로기판에 의하면, 특정 주파수 대역의 전도 노이즈를 차폐시킬 수 있는 효과가 있다.According to the electromagnetic bandgap structure and the printed circuit board according to the present invention, there is an effect that can shield the conductive noise of a specific frequency band.

또한, 본 발명은 바이패스 캐패시터 또는 디커플링 캐패시터 등을 이용하지 않으면서도, 인쇄회로기판 내에 특정 구조를 갖는 전자기 밴드갭 구조물을 배치시킴을 통해, 전도 노이즈 문제를 해결할 수 있는 효과가 있다.In addition, the present invention can solve the problem of conduction noise by disposing an electromagnetic bandgap structure having a specific structure in a printed circuit board without using a bypass capacitor or a decoupling capacitor.

또한, 본 발명은 다층 인쇄회로기판에 보다 적합하고 디자인적인 유연성, 자유도를 갖춤은 물론, 차등 길이를 갖는 스티칭 비아를 통하여 2개 이상의 밴드갭 주파수를 구현할 수 있는 효과가 있다.In addition, the present invention has the effect of more than two bandgap frequency through a stitching via having a differential length, as well as having a more flexible design flexibility and degree of freedom to the multilayer printed circuit board.

또한, 본 발명은 다양한 밴드갭 주파수 대역의 구현이 가능함으로써 다양한 응용제품, 전자기기에 범용적으로 적용할 수 있는 효과가 있다.In addition, the present invention has the effect that can be applied to a wide range of applications, electronic devices by implementing a variety of bandgap frequency bands.

또한, 본 발명은 네트워크 보드(network board)에서와 같이 고주파수 대역의 동작 주파수가 사용되는 경우에도 고주파수 대역의 전도 노이즈를 차폐시킬 수 있는 효과가 있다.In addition, the present invention has the effect of shielding the conducted noise of the high frequency band even when the operating frequency of the high frequency band is used as in the network board (network board).

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.

제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다. Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another. For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component. The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.

어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접 속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be. On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that no other component exists in the middle.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, components, or a combination thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and are not construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 도 5 내지 도 8를 통해 도시된 본 발명에 따른 각 실시예를 상세히 설명하기에 앞서, 본 발명의 이해를 돕기 위해 도 3a 내지 도 3c를 참조하여 본 발명의 기본 원리를 담고 있는 스티칭 비아를 포함하는 전자기 밴드갭 구조물에 관하여 먼저 설명하기로 한다.Before describing each embodiment according to the present invention shown in FIGS. 5 through 8 in detail, a stitching via containing the basic principles of the present invention with reference to FIGS. 3A to 3C to aid in understanding the present invention. The electromagnetic bandgap structure including the first will be described first.

후술할 도 3a 내지 도 3c와의 비교를 통해 쉽게 확인할 수 있을 것이지만, 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물(즉, 도 5 내지 도 8에 도시된 전자기 밴드갭 구조물)은 3층 이상의 다층 인쇄회로기판(multi-layer PCB)에 적용될 수 있는 스티칭 비아를 포함하는 전자기 밴드갭 구조물을 제안한 것이다. 따라서, 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물은 도 3a 내지 도 3c를 통해 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물 및 그 기본 원리(즉, 특정 주파수 대역의 차폐 원리)를 다층 인쇄회로기판에 보다 적합한 형태로 또한 다층 인쇄회로기판에 보다 유연히 적용시킬 수 있는 형태로 확장, 변형시킨 것이라 할 수 있다.Although it will be easily confirmed through comparison with FIGS. 3A to 3C to be described later, the electromagnetic bandgap structure (that is, the electromagnetic bandgap structure shown in FIGS. 5 to 8) according to each embodiment of the present invention is a multilayer of three or more layers. An electromagnetic bandgap structure including a stitching via that can be applied to a multi-layer PCB is proposed. Accordingly, the electromagnetic bandgap structure according to each embodiment of the present invention is a two-layered electromagnetic bandgap structure including the stitching vias shown through FIGS. 3A to 3C and its basic principle (ie, shielding principle of a specific frequency band). ) Can be said to be expanded and deformed in a form more suitable for a multilayer printed circuit board and a form that can be more flexibly applied to a multilayer printed circuit board.

이와 같은 이유로, 하기 설명할 도 3a 내지 도 3c 그리고 도 4a 내지 도 4e의 설명 중 거의 대부분(2층 구조인 것만 제외한 모두)은 본 발명의 각 실시예에 동일 또는 유사한 원리로서 그대로 적용될 수 있음은 물론이다.For this reason, almost all of the descriptions of FIGS. 3A to 3C and 4A to 4E to be described below (all except the two-layer structure) may be applied to the embodiments of the present invention as the same or similar principles. Of course.

본 명세서에서는 본 발명의 전자기 밴드갭 구조를 설명함에 있어서 그 전반에 걸쳐 금속층(metal layer)과 금속판(metal plate)이 이용되는 경우를 중심으로 설명할 것이나, 이는 금속이 아닌 다른 전기전도성 물질로 이루어진 도전층(conductive layer)과 도전판(conductive plate)으로 각각 대체되어도 무방한 것임을 당업자는 자명히 이해할 수 있을 것이다.In the present specification, in describing the electromagnetic bandgap structure of the present invention, a case where a metal layer and a metal plate are used will be described throughout, but it is made of an electrically conductive material other than metal. It will be apparent to those skilled in the art that the conductive layer and the conductive plate may be replaced with each other.

또한, 본 명세서에 첨부된 모든 도면에서는 금속판들이 모두 동일 평면 상에 적층되어 있는 것으로 도시되어 있으나, 그 금속판들 또한 반드시 모두 동일 평면 상에 적층되어 있을 필요는 없다. 이때, 금속판들 모두가 어느 일 평면 상에 적층 되지 않는 경우에는 2층 이상의 구조를 가지게 되므로 층수가 증가하는 문제가 존재할 수 있으나, 본 발명의 전자기 밴드갭 구조물을 다층 인쇄회로기판 내에 배치시키는 경우를 상정할 때, 이는 설계상 불리한 점으로서 작용하지는 않을 것이다.In addition, in all drawings attached to the present specification, all of the metal plates are shown to be stacked on the same plane, but the metal plates are not necessarily all stacked on the same plane. In this case, when all of the metal plates are not laminated on any one plane, since the structure has two or more layers, there may be a problem of increasing the number of layers. However, the case where the electromagnetic bandgap structure of the present invention is disposed in a multilayer printed circuit board Assuming, this will not work as a design disadvantage.

도 3a 및 도 3b에는 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물이 도시되어 있다. 여기서, 도 3b는 도 3a에 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물을 A-A'선을 기준으로 절단하였을 때의 단면도를 나타낸다.3A and 3B show an electromagnetic bandgap structure of a two-layer structure including stitching vias. 3B is a cross-sectional view when the electromagnetic bandgap structure of the two-layer structure including the stitching via shown in FIG. 3A is cut based on the line A-A '.

여기서, 본 발명의 실시예에 따른 전자기 밴드갭 구조물(즉, 도 5 내지 도 8에 도시된 구조의 전자기 밴드갭 구조물)과의 명확한 대조를 위하여, 참조번호 310의 금속층은 제1 금속층(310)으로, 참조번호 331의 금속판은 제1 금속판(331)으로, 참조번호 332의 금속판은 제2 금속판(332)으로, 참조번호 333의 금속판은 제3 금속판(333)으로, 참조번호 320의 유전층은 제1 유전층(320)으로, 참조번호 345의 스티칭 비아는 제1 스티칭 비아(345)로, 참조번호 349의 스티칭 비아는 제2 스티칭 비아(349)로 이하 명명하기로 한다.Here, for a clear contrast with the electromagnetic bandgap structure (ie, the electromagnetic bandgap structure of the structure shown in FIGS. 5 to 8) according to the embodiment of the present invention, the metal layer 310 is the first metal layer 310. For example, the metal plate 331 is the first metal plate 331, the metal plate 332 is the second metal plate 332, the metal plate 333 is the third metal plate 333, and the dielectric layer 320 is As the first dielectric layer 320, the stitching via 345 is referred to as the first stitching via 345, and the stitching via 340 is referred to as a second stitching via 349.

도 3a 및 도 3b에서, 전자기 밴드갭 구조물은 복수개의 금속판(331, 332, 333)과, 금속판들과는 다른 평면에 위치하는 제1 금속층(310)과, 복수개의 금속판 중 어느 2개의 금속판 간을 전기적으로 연결하는 스티칭 비아(345, 349)를 포함한다. 즉, 도 3a 및 도 3b의 전자기 밴드갭 구조물은 제1 금속층(310)을 1층으로 하고, 복수개의 금속판(331, 332, 333)을 2층으로 하는 2층 구조를 가지고 있다. 이 때, 제1 금속층(310)과 복수개의 금속판(331, 332, 333)의 사이에는 제1 유전층(320)이 개재된다.3A and 3B, the electromagnetic bandgap structure is electrically connected between a plurality of metal plates 331, 332, and 333, a first metal layer 310 positioned in a plane different from the metal plates, and any two metal plates of the plurality of metal plates. Stitching vias 345 and 349 that connect to each other. That is, the electromagnetic bandgap structure of FIGS. 3A and 3B has a two-layer structure having the first metal layer 310 as one layer and the plurality of metal plates 331, 332, and 333 as two layers. In this case, the first dielectric layer 320 is interposed between the first metal layer 310 and the plurality of metal plates 331, 332, and 333.

여기서, 도 3a 및 도 3b는 도면 도시의 편의상 전자기 밴드갭 구조물을 구성하는 구성요소만(즉, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물을 구성하는 부분만)을 도시한 것에 불과하다. 따라서, 도 3a 및 도 3b에 도시된 제1 금속층(310)과 금속판(331, 332, 333)은 다층 인쇄회로기판의 내부에 존재하는 임의의 2개의 금속층일 수 있다. 즉, 제1 금속층(310)의 하부에는 다른 금속층들이 더 존재할 수 있음은 물론, 금속판(331, 332, 333)의 상부에도 다른 금속층들이 더 존재할 수 있음은 자명하다.3A and 3B illustrate only components constituting the electromagnetic bandgap structure (that is, only parts constituting the two-layer electromagnetic bandgap structure including stitching vias) for convenience of illustration. . Accordingly, the first metal layer 310 and the metal plates 331, 332, and 333 illustrated in FIGS. 3A and 3B may be any two metal layers existing inside the multilayer printed circuit board. That is, it is apparent that other metal layers may be further present under the first metal layer 310, and other metal layers may be further present on the metal plates 331, 332, and 333.

예를 들어, 도 3a 및 도 3b에 도시된 전자기 밴드갭 구조물(이는 도 5 내지 도 7에 도시된 다른 실시예들에 따른 전자기 밴드갭 구조물도 마찬가지임)은 전도 노이즈를 차폐하기 위하여, 다층 인쇄회로기판 내에서 각각 전원층(power layer)과 접지층(ground layer)을 구성하는 임의의 2개의 금속층 사이에 배치될 수 있는 것이다. 또한, 전도 노이즈 문제는 반드시 전원층과 접지층의 사이에서만 문제되는 것은 아니므로, 도 3a, 도 3b, 도 5 내지 도 7을 통해 도시된 전자기 밴드갭 구조물은 다층 인쇄회로기판 내에서 상호간 층을 달리하는 어느 2개의 접지층(ground layer)들 사이 혹은 어느 2개의 전원층(power layer)들 사이에도 배치될 수 있는 것임은 물론이다.For example, the electromagnetic bandgap structures shown in FIGS. 3A and 3B (which also applies to electromagnetic bandgap structures according to other embodiments shown in FIGS. 5-7) may be printed in multiple layers to shield conducted noise. The circuit board may be disposed between any two metal layers constituting a power layer and a ground layer, respectively. In addition, since the conduction noise problem is not necessarily a problem between the power supply layer and the ground layer, the electromagnetic bandgap structures shown through FIGS. 3A, 3B, and 5 to 7 may be used to form mutual layers in a multilayer printed circuit board. Of course, it may be disposed between any two ground layers or between any two power layers.

제1 금속층(310)은 전기적 신호의 전달을 위해 인쇄회로기판 내에 존재하는 임의의 일 금속층일 수 있다. 예를 들어, 제1 금속층(310)은 전원층(power layer) 또는 접지층(ground layer)으로 기능하는 금속층이거나 또는 신호라인을 구성하는 신호층(signal layer)으로 기능하는 금속층일 수도 있다.The first metal layer 310 may be any one metal layer present in the printed circuit board to transmit electrical signals. For example, the first metal layer 310 may be a metal layer serving as a power layer or a ground layer, or a metal layer serving as a signal layer constituting a signal line.

이때, 제1 금속층(310)은 복수개의 금속판들과는 다른 평면에 위치함과 아울러, 복수개의 금속판들과 전기적으로 분리되어 존재한다. 즉, 제1 금속층(310)은 인쇄회로기판 내에서 복수개의 금속판(331, 332, 333)과 전기 신호적으로 상호간에 다른 층을 구성한다. 예를 들어, 제1 금속층(310)이 전원층(power layer)인 경우 금속판들은 접지층(ground layer)과 전기적으로 연결되며, 제1 금속층(310)이 접지층인 경우 금속판들은 전원층과 전기적으로 연결될 수 있다. 또는 제1 금속층(310)이 신호층(signal layer)인 경우 금속판들은 접지층(ground layer)과 전기적으로 연결되며, 제1 금속층(310)이 접지층인 경우 금속판들은 신호층과 전기적으로 연결될 수 있는 것이다.In this case, the first metal layer 310 is located in a plane different from the plurality of metal plates and is electrically separated from the plurality of metal plates. That is, the first metal layer 310 constitutes a different layer between the plurality of metal plates 331, 332, and 333 in electrical printed circuit boards. For example, when the first metal layer 310 is a power layer, the metal plates are electrically connected to the ground layer. When the first metal layer 310 is the ground layer, the metal plates are electrically connected to the power layer. Can be connected. Alternatively, when the first metal layer 310 is a signal layer, the metal plates may be electrically connected to a ground layer, and when the first metal layer 310 is a ground layer, the metal plates may be electrically connected to a signal layer. It is.

복수개의 금속판(331, 332, 333)은 제1 금속층(310) 상부의 어느 일 평면 상에 위치한다. 이때, 어느 2개의 금속판 간은 스티칭 비아를 통해 전기적으로 연결되며, 이와 같이 어느 2개의 금속판 간을 전기적으로 연결하는 각각의 스티칭 비아들에 의해 복수개의 금속판들 전부가 전기적으로 하나로 연결되게 된다.The plurality of metal plates 331, 332, and 333 are disposed on one plane above the first metal layer 310. At this time, any two metal plates are electrically connected through the stitching vias, and the plurality of metal plates are all electrically connected to each other by the respective stitching vias electrically connecting the two metal plates.

여기서, 도 3a에는 어느 하나의 금속판을 기준으로 그와 인접한 사방의 금속판들 간이 각각 하나의 스티칭 비아를 통해 금속판들 전부가 전기적으로 연결된 형태(도 4a의 형태)가 예시되고 있지만, 모든 금속판들이 전기적으로 하나로 연결됨으로써 폐루프(closed loop)를 형성할 수만 있다면 스티칭 비아를 통한 금속판 간의 연결 방식은 어떠한 방식이 적용되어도 무방함은 물론이다.Here, FIG. 3A illustrates a form in which all of the metal plates are electrically connected to each other between four adjacent metal plates based on any one metal plate (one in FIG. 4A) through one stitching via. As long as it is possible to form a closed loop by being connected as one, the connection method between the metal plates through the stitching vias may be applied in any manner.

또한, 도 3a 및 도 3b에서는 도면 도시의 편의를 위해, 동일 면적의 정사각형 형상을 갖는 단 3개의 금속판만을 도시하였으나, 이외에도 다양한 변형이 가능함은 물론이다. 이를 도 4a 내지 도 4e를 참조하여 간략히 설명하기로 한다.3A and 3B, only three metal plates having a square shape having the same area are illustrated for convenience of drawing, but various modifications are possible. This will be briefly described with reference to FIGS. 4A to 4E.

예를 들어, 금속판은 도 4a와 같이 사각형 형상, 도 4b와 같이 삼각형 형상, 이외에도 육각형, 팔각형 등을 포함하는 다양한 다각형 형상을 가질 수 있고, 원형 또는 타원형의 형상 등 그 형상에 특별한 제한이 있을 수 없음은 물론이다. 또한, 금속판은 도 4a, 4b, 4e와 같이 각각이 모두 동일한 크기(면적, 두께)를 가질 수도 있지만, 도 4c, 4d와 같이 서로 다른 크기를 가져 크기가 상이한 복수개의 그룹별로 구분 배치될 수도 있다.For example, the metal plate may have a variety of polygonal shapes, such as a rectangular shape as shown in Figure 4a, a triangular shape as shown in Figure 4b, in addition to hexagons, octagons, etc., there may be special limitations on the shape, such as a circular or oval shape. None of course. In addition, the metal plates may have the same size (area, thickness), respectively, as shown in FIGS. 4A, 4B, and 4E, but may be arranged in a plurality of groups having different sizes as shown in FIGS. 4C and 4D. .

도 4c의 경우, 상대적으로 큰 크기의 대 금속판 B와 상대적으로 작은 크기의 소 금속판 C가 서로 교번하여 배열되어 있으며, 각 금속판들은 스티칭 비아를 통해 이웃하는 금속판들 간이 전기적으로 연결되고 있다. 도 4d의 경우, 상대적으로 큰 크기의 대 금속판 D와 상대적으로 작은 크기의 소 금속판 E1, E2, E3, E4가 있다. 소 금속판 E1, E2, E3, E4는 2 ㅧ 2 로 배열됨으로써 전체적으로 대 금속판 D와 유사한 면적을 차지하고 있다. 소 금속판 E1, E2, E3, E4는 4개의 스티칭 비아를 통해 이웃하는 금속판들과 전기적으로 연결되고 있으며, 대 금속판 D는 이웃하는 소 금속판들의 개수가 8개인 바 8개의 스티칭 비아를 통해 이웃하는 소 금속판들과 전기적으로 연결되고 있음을 확인할 수 있다.In the case of FIG. 4C, a relatively large metal plate B and a relatively small metal plate C are alternately arranged, and each metal plate is electrically connected between neighboring metal plates through a stitching via. In the case of FIG. 4D, there is a relatively large sized large metal plate D and a relatively small sized small metal plates E1, E2, E3, E4. The small metal plates E1, E2, E3, and E4 are arranged in 2 ㅧ 2 and occupy a similar area as the large metal plate D as a whole. The small metal plates E1, E2, E3, and E4 are electrically connected to neighboring metal plates through four stitching vias, and the large metal plate D is neighboring small through eight stitching vias with eight neighboring small metal plates. It can be seen that it is electrically connected to the metal plates.

도 4a 내지 도 4e는 인쇄회로기판 내부에 배치/배열된 전자기 밴드갭 구조물을 그 상부면에서 바라봤을 때를 가정하여 각각 도시한 것이므로, 도면에서 각각의 금속판 하나는 전자기 밴드갭 구조물에 있어서의 각각의 셀(cell)에 대응된다. 즉, 도 4a 내지 도 4d는 인쇄회로기판의 내부의 일 기판면 전체에 전자기 밴드갭 구조물을 반복적으로 배치시킨 경우를 예시하고, 도 4e는 인쇄회로기판의 내부의 일 기판면 중 일부분에만 전자기 밴드갭 구조물을 띠 모양으로 배치시킨 경우를 예시한 것이라 할 수 있다.4A to 4E are views of the electromagnetic bandgap structures disposed / arranged inside the printed circuit board, respectively, when viewed from an upper side thereof, so that each metal plate in the drawing is one in the electromagnetic bandgap structure. Corresponds to a cell. That is, FIGS. 4A to 4D illustrate a case in which an electromagnetic band gap structure is repeatedly disposed on an entire surface of a substrate in a printed circuit board, and FIG. 4E illustrates an electromagnetic band only on a portion of a substrate surface in a printed circuit board. It can be said that the case where the gap structure is arranged in a band shape.

즉, 도 4a 내지 도 4d와 같이 인쇄회로기판 내부의 일 기판면 전체에 전자기 밴드갭 구조물에 의한 셀(cell)들을 빽빽히 배치/배열시킬 수도 있지만, 도 4e와 같이 일부 경로에만 배치/배열시킬 수도 있음은 물론이다. 예를 들어, 도 4e에서 참조번호 11이 노이즈 근원지(noise source point)이고, 참조번호 12가 노이즈 차폐 목적지라 가정할 때, 노이즈 근원지와 그 차폐 목적지 간의 노이즈 전달 가능 경로만을 따라 1열 이상으로 셀들을 반복 배치시킬 수 있다. 또는 도 4e에서 참조번호 21이 노이즈 근원지이고, 참조번호 22가 노이즈 차폐 목적지라 가정할 때, 노이즈 근원지와 그 차폐 목적지 간의 노이즈 전달 가능 경로를 가로질러 막는 형태(차폐 방폐를 두른 형태)로 셀들을 1열 이상으로 배치시킬 수도 있는 것이다.That is, although cells according to the electromagnetic bandgap structure may be densely arranged / arranged on the entire substrate surface of the printed circuit board as shown in FIGS. 4A to 4D, they may be arranged / arrayed only on some paths as shown in FIG. 4E. Of course. For example, in FIG. 4E, assuming that reference numeral 11 is a noise source point, and reference numeral 12 is a noise shielding destination, cells in one or more rows along only a noise propagation path between the noise source and the shielding destination are shown. Can be repeated. Alternatively, in FIG. 4E, assuming that reference numeral 21 is a noise source and reference numeral 22 is a noise shielding destination, the cells may be blocked (eg, shielded) across a noise transfer path between the noise source and the shielding destination. It can also be arranged in more than one column.

여기서, 노이즈 근원지 및 노이즈 차폐 목적지는, 인쇄회로기판에 탑재된 동작 주파수를 달리하는 어느 2개의 전자회로(전술한 도 1에서 제1 전자회로(130) 및 제2 전자회로(140) 참조)(특히, 디지털 회로)를 가정할 때, 인쇄회로기판에서 그 2개의 전자회로가 탑재될 위치 중 어느 하나 및 다른 하나에 각각 대응될 수 있다.Here, the noise source and the noise shielding destination may be any two electronic circuits (see the first electronic circuit 130 and the second electronic circuit 140 in FIG. 1 described above) having different operating frequencies mounted on the printed circuit board. In particular, assuming a digital circuit), the printed circuit board may correspond to any one and the other of the positions where the two electronic circuits are to be mounted on the printed circuit board.

스티칭 비아는 복수개의 금속판들 중 어느 2개의 금속판 간을 전기적으로 연결한다. 도 3a 및 도 3b 그리고 도 4a 내지 도 4e에서는 스티칭 비아에 의해 인접 한 어느 2개의 금속판 간을 전기적으로 연결하는 방식이 채용되고 있지만, 어느 하나의 스티칭 비아를 통해 연결되는 2개의 금속판은 반드시 인접 위치한 금속판 간이 아닐 수도 있다. 또한, 도 3a에서는 어느 하나의 금속판을 기준하여 다른 하나의 금속판이 하나의 스티칭 비아를 통해 연결되는 경우를 예시하고 있지만, 어느 2개의 금속판 간을 연결하는 스티칭 비아의 개수에 특별한 제한을 둘 필요가 없음은 자명하다.Stitching vias electrically connect between any two of the plurality of metal plates. In FIGS. 3A and 3B and FIGS. 4A to 4E, a method of electrically connecting two adjacent metal plates by stitching vias is employed, but two metal plates connected through any one stitching via must be positioned adjacently. It may not be between metal plates. In addition, although FIG. 3A illustrates a case in which another metal plate is connected through one stitching via based on one metal plate, it is necessary to place a special limit on the number of stitching vias connecting two metal plates. None is self-evident.

다만, 이하의 모든 설명에서는 인접한 2개의 금속판 간이 하나의 스티칭 비아를 통해 연결되는 경우를 중심으로 설명한다. However, all the descriptions below will focus on the case where two adjacent metal plates are connected through one stitching via.

스티칭 비아는 어느 2개의 금속판 간을 전기적으로 연결함에 있어서, 그 금속판들간을 동일 평면 상에서 연결하는 것이 아니라, 금속판들과는 다른 평면을 경유하여 인접한 금속판 간을 전기적으로 연결하게 된다.In the stitching via electrically connecting any two metal plates, the metal vias do not connect the metal plates on the same plane but electrically connect adjacent metal plates via a plane different from the metal plates.

이때, 스티칭 비아는 금속판들 간의 전기적 연결을 위해, 각각의 제1 비아 및 제2 비아가 그 내벽에만 도금층이 형성되어 있는 형태 또는 그 내부가 전도성 물질(예를 들어, 도전성 페이스트 등)에 의해 충전되는 형태로 구성되고, 그 연결 패턴 또한 금속과 같은 전도성 물질로 구성되어야 함은 굳이 구체적으로 설명하지 않더라도 자명하다 할 것이다.At this time, the stitching via is filled with a conductive material (for example, a conductive paste, etc.) in the form in which each of the first via and the second via is formed with a plating layer only on an inner wall thereof for electrical connection between the metal plates. It is configured to form, and the connection pattern should also be made of a conductive material such as metal will be apparent even if not specifically described.

제1 스티칭 비아(345)가 제1 금속판(331)과 제2 금속판(332) 간을 전기적으로 연결함에 있어서, 제1 금속판(331) -> 제1 비아(341) -> 제1 금속층(310)과 동일 평면 상에 위치하는 연결 패턴(343) -> 제2 비아(342) -> 제2 금속판(332)의 경로를 거침이 바로 그것이다. 마찬가지로, 제2 스티칭 비아(349)가 제2 금속판(332) 과 제3 금속판(333) 간을 전기적으로 연결함에 있어서, 제2 금속판(332) -> 제1 비아(346) -> 제1 금속층(310)과 동일 평면 상에 위치하는 연결 패턴(348) -> 제2 비아(347) -> 제3 금속판(333)의 경로를 거침이 또한 그것이다.In the first stitching via 345 electrically connecting the first metal plate 331 and the second metal plate 332, the first metal plate 331-> the first via 341-> the first metal layer 310. This is through the path of the connection pattern 343-> the second via 342-> the second metal plate 332 is located on the same plane. Similarly, when the second stitching via 349 electrically connects between the second metal plate 332 and the third metal plate 333, the second metal plate 332-> first via 346-> first metal layer. It is also through the path of the connection pattern 348-> second via 347-> third metal plate 333 which is coplanar with 310.

이를 위해, 제1 스티칭 비아(345)는 일단(341a)이 제1 금속판(331)과 연결되고 제1 유전층(320)을 관통하여 형성되는 제1 비아(341)와, 일단(342a)이 제2 금속판(332)과 연결되고 제1 유전층(320)을 관통하여 형성되는 제2 비아(342)을 가지며, 일단은 제1 비아(341)의 타단(341b)과 연결되고 타단은 제2 비아(342)의 타단(342b)과 연결되며 제1 금속층(310)과 동일 평면 상을 경유하도록 위치한 연결 패턴(343)을 포함하여 구성될 수 있다.To this end, the first stitching via 345 may include a first via 341 having one end 341a connected to the first metal plate 331 and penetrating through the first dielectric layer 320, and one end 342a of the first stitching via 345. A second via 342 connected to the second metal plate 332 and penetrating through the first dielectric layer 320, and one end is connected to the other end 341b of the first via 341, and the other end is connected to the second via 342. The connection pattern 343 may be connected to the other end 342b of the 342 and positioned to pass through the same plane as the first metal layer 310.

또한, 제2 스티칭 비아(349)는 일단(346a)이 제2 금속판(332)과 연결되고 제1 유전층(320)을 관통하여 형성되는 제1 비아(346)와, 일단(347a)이 제3 금속판(333)과 연결되고 제1 유전층(320)을 관통하여 형성되는 제2 비아(347)를 가지며, 일단은 제1 비아(346)의 타단(346b)과 연결되고 타단은 제2 비아(347)의 타단(347b)과 연결되며 제1 금속층(310)과 동일 평면 상을 경유하도록 위치한 연결 패턴(348)을 포함하여 구성될 수 있다.In addition, the second stitching via 349 includes a first via 346 having one end 346a connected to the second metal plate 332 and penetrating through the first dielectric layer 320, and one end 347a having a third end. The second via 347 is formed to be connected to the metal plate 333 and penetrate the first dielectric layer 320. One end thereof is connected to the other end 346b of the first via 346, and the other end thereof is the second via 347. It may be configured to include a connection pattern 348 connected to the other end 347b of the ()) and positioned to pass through the same plane as the first metal layer 310.

즉, 제1 스티칭 비아(345) 및 제2 스티칭 비아(349)는 각각 제1 금속판(331)과 제2 금속판(332) 간 그리고 제2 금속판(332)과 제3 금속판(333) 간을 전기적으로 연결함에 있어서, 특정 부분(즉, 각각의 연결 패턴들(343, 348))이 금속판들과 동일 평면이 아닌 다른 평면(즉, 제1 금속층(310))을 경유하도록 제작되는 것이다.That is, the first stitching via 345 and the second stitching via 349 electrically connect the first metal plate 331 and the second metal plate 332 and between the second metal plate 332 and the third metal plate 333, respectively. In this connection, a specific portion (ie, each of the connection patterns 343 and 348) is manufactured to pass through a plane other than the plane of the metal plates (ie, the first metal layer 310).

이때, 제1 스티칭 비아(345) 및 제2 스티칭 비아(349)를 구성하는 각각의 비 아들(341, 342, 346, 347)의 일단 및 타단에는 비아랜드(via land)가 형성된다. 비아랜드는 비아의 형성시 드릴링 공정 상의 위치 오차를 극복하기 위한 목적으로 구비되는 것으로, 비아의 직경보다 크게 형성된다. 이는 도 3a에서 각 비아의 일단 및 타단의 면적이 비아의 직경보다 크게 도시된 것을 통해 쉽게 확인할 수 있다.At this time, via lands are formed at one end and the other end of each of the non-sons 341, 342, 346, and 347 constituting the first stitching via 345 and the second stitching via 349. The via land is provided for the purpose of overcoming a positional error in the drilling process when the via is formed, and is formed larger than the diameter of the via. This can be easily confirmed through the fact that the area of one end and the other end of each via is shown larger than the diameter of the via in FIG. 3A.

또한 이때, 제1 스티칭 비아(345)의 연결 패턴(343)과 제2 스티칭 비아(349)의 연결 패턴(348)은 각각 제1 금속층(310)에 형성된 클리어런스 홀(clearance hole)(351, 352) 내에 수용된다. 이는 제1 금속층(310)과 금속판들이 전기 신호적으로 상호간에 다른 층을 구성하기 때문이며, 스티칭 비아를 통해 전기적으로 연결되는 금속판들과 제1 금속층(310) 간의 전기적 분리를 위해, 스티칭 비아의 각 연결 패턴(343, 348)은 제1 금속층(310)에 형성된 클리어런스 홀(351, 352) 내에 수용되는 것이다.In this case, the connection patterns 343 of the first stitching vias 345 and the connection patterns 348 of the second stitching vias 349 may each have clearance holes 351 and 352 formed in the first metal layer 310. Is accommodated in). This is because the first metal layer 310 and the metal plates constitute different layers with electrical signals, and each of the stitching vias is electrically separated between the first metal layer 310 and the metal plates electrically connected through the stitching vias. The connection patterns 343 and 348 are accommodated in the clearance holes 351 and 352 formed in the first metal layer 310.

상술한 바와 같이, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물은 도 3b에서 점선으로 표시된 어느 하나의 셀(cell)(300)을 기준으로 볼 때, 어느 2개의 금속판(331, 332) 간이 어느 하나의 스티칭 비아(345)를 통해 어느 하나의 금속판(331) -> 스티칭 비아(345)(즉, 제1 비아(341) -> 연결 패턴(343) -> 제2 비아(342)) -> 다른 하나의 금속판(332) 순서에 따라 전기적으로 직렬 연결된다. 이와 같은 구조를 갖는 전자기 밴드갭 구조물에 의한 등가회로도가 도 3c에 도시되고 있다.As described above, the electromagnetic bandgap structure of the two-layer structure including the stitching via is based on any one of the two metal plates 331 and 332 based on any one cell 300 indicated by a dotted line in FIG. 3B. The metal plate 331-> stitching via 345 (i.e., the first via 341-> connecting pattern 343-> the second via 342 through a single stitching via 345). The other metal plate 332 is electrically connected in series. An equivalent circuit diagram of an electromagnetic bandgap structure having such a structure is shown in FIG. 3C.

도 3c의 등가회로도를 도 3b의 점선 부분의 셀(300)과 비교하여 설명하면, 인덕턴스 성분인 L1은 제1 비아(341)에 해당되고, 인덕턴스 성분인 L2는 제2 비 아(342)에 해당되며, 인덕턴스 성분인 L3는 연결 패턴(343)에 해당된다. C1은 금속판(331, 332)들과 그 상부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이고, C2 및 C3는 연결 패턴(343)을 기준으로 그 측면에 위치한 제1 금속층(310)과 그 하부에 위치할 다른 임의의 유전층 및 금속층에 의한 캐패시턴스 성분이다.When the equivalent circuit diagram of FIG. 3C is compared with the cell 300 of the dotted line of FIG. 3B, the inductance component L1 corresponds to the first via 341, and the inductance component L2 corresponds to the second via 342. The inductance component L3 corresponds to the connection pattern 343. C1 is a capacitance component by the metal plates 331 and 332 and any other dielectric and metal layer to be placed thereon, and C2 and C3 are the first metal layer 310 located on the side of the connection pattern 343 and Capacitance component by any other dielectric and metal layer to be located beneath it.

위와 같은 등가회로도에 따라 도 3a 및 도 3b의 전자기 밴드갭 구조물은 특정 주파수 대역의 신호를 차폐하는 대역 저지 필터(band stop filter)로서의 기능을 수행하게 된다. 즉, 도 3c의 등가회로도를 통해 확인할 수 있는 바와 같이, 저주파수 대역의 신호(도 3c의 참조부호 (x) 참조) 및 고주파수 대역의 신호(도 3c의 참조부호 (y) 참조)는 전자기 밴드갭 구조물을 통과하고, 그 중간의 특정 주파수 대역의 신호(도 3c의 참조부호 (z1), (z2), (z3) 참조)는 전자기 밴드갭 구조물에 의해 차폐된다.According to the equivalent circuit diagram as described above, the electromagnetic bandgap structure of FIGS. 3A and 3B performs a function as a band stop filter for shielding a signal of a specific frequency band. That is, as can be seen through the equivalent circuit diagram of FIG. 3C, the signal of the low frequency band (see reference numeral (x) of FIG. 3C) and the signal of the high frequency band (see reference numeral (y) of FIG. 3C) are electromagnetic band gaps. Signals in a particular frequency band in the middle of the structure (see references (z1), (z2), and (z3) in FIG. 3C) are shielded by the electromagnetic bandgap structure.

이때, 주목하여야 할 것은 도 3a 및 도 3b의 전자기 밴드갭 구조물의 경우에는 스티칭 비아를 포함하는 2층 구조를 가지고 있기 때문에, 각각 3개의 인덕턴스 성분과 3개의 캐패시턴스 성분에 의한 복수개의 차폐 경로(도 3c의 참조부호 (z1), (z2), (z3) 참조)를 통해 보다 넓고 다양한 밴드갭 주파수 대역을 가질 수 있다는 것이다. 이에 비해, 전술한 도 2a 및 도 2b에 도시된 버섯형 구조의 전자기 밴드갭 구조물이 단일 차폐 경로(즉, 하나의 인덕턴스 성분 및 하나의 캐패시턴스 성분에 의한 단일 경로)를 가지므로, 매우 한정되고 좁은 밴드갭 주파수 대역을 가질 수 밖에 없다.In this case, it should be noted that the electromagnetic bandgap structure of FIGS. 3A and 3B has a two-layer structure including stitching vias, and thus, a plurality of shielding paths by three inductance components and three capacitance components (FIG. Reference numerals (z1), (z2) and (z3) of 3c) may have a wider and more diverse bandgap frequency band. In contrast, the mushroom-shaped electromagnetic bandgap structure shown in FIGS. 2A and 2B described above has a single shielding path (i.e., a single path by one inductance component and one capacitance component), thus being very limited and narrow. It has no choice but to have a bandgap frequency band.

이와 같이 도 3c의 등가회로도를 통해, 도 3a 및 도 3b에 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물은 도 2a 및 도 2b에 도시된 버섯형 구조의 전자기 밴드갭 구조물에 비해 보다 넓은 차폐 범위 및 보다 우수한 차폐 효율을 갖는 구조인 것임이 명백히 증명되고 있는 것이다.As such, through the equivalent circuit diagram of FIG. 3C, the electromagnetic bandgap structure of the two-layer structure including the stitching vias shown in FIGS. 3A and 3B is compared to the electromagnetic bandgap structure of the mushroom structure shown in FIGS. 2A and 2B. It is clearly demonstrated that the structure has a wider shielding range and better shielding efficiency.

또한, 스티칭 비아를 포함하는 전자기 밴드갭 구조물에 의하면, 인접한 금속판들 간이 그와 다른 평면 상을 경유하는 스티칭 비아를 통해 전기적으로 연결되므로, 버섯형 구조의 전자기 밴드갭 구조물에 비해 그 비아의 길이를 충분히 확보할 수 있는 이점이 있다. 이때, 확보될 수 있는 스티칭 비아의 길이는 곧 확보될 수 있는 인덕턴스 값과 비례하므로, 이는 전자기 밴드갭 구조물에 있어서 인덕턴스 값의 충분한 조정이 가능한 이점으로 작용한다. 이에 아울러, 다른 평면을 경유하는 스티칭 비아를 통해 금속판 간을 연결하기 때문에, 금속판들 간을 연결하기 위한 패턴(pattern)을 그와 동일층에서 형성시킬 필요가 없어 금속판들 간의 이격 간격을 좁힐 수 있는 이점이 있다. 금속판들 간의 이격 간격이 좁아질 수록 그 갭(gap)에 존재하는 캐패시턴스 값도 비례하여 증가하므로, 이는 또한 전자기 밴드갭 구조물에서 캐패시턴스 값의 충분한 조정이 가능한 이점으로 작용한다.In addition, according to the electromagnetic bandgap structure including the stitching via, the distance between the adjacent metal plates is electrically connected through the stitching via via a different plane, so that the length of the via is compared with the electromagnetic bandgap structure of the mushroom structure. There is an advantage that can be secured enough. In this case, since the length of the stitching via that can be secured is proportional to the inductance value that can be secured immediately, this serves as an advantage that sufficient adjustment of the inductance value can be achieved in the electromagnetic bandgap structure. In addition, since the metal plates are connected through stitching vias through different planes, a pattern for connecting the metal plates does not need to be formed in the same layer, so that the gaps between the metal plates can be narrowed. There is an advantage. As the spacing between the metal plates becomes narrower, the capacitance value present in the gap also increases proportionally, which also serves as an advantage that sufficient adjustment of the capacitance value in the electromagnetic bandgap structure is possible.

도 3c의 등가회로도에 있어서, 각 캐패시턴스 성분은 금속판과 금속층 간의 이격 간격, 이웃하는 금속판 간의 이격 간격, 금속층 간 또는 금속층과 금속판 간에 개재된 유전층을 구성하는 유전물질의 유전율, 금속판의 크기, 형상, 면적 등과 같은 팩터에 의해 그 값이 변화될 수 있다. 인덕턴스 성분 또한 스티칭 비아를 구성하는 각 비아와 연결 패턴의 형상, 길이, 직경, 두께, 폭 등과 같은 팩터에 의해 그 값이 변화될 수 있다. 따라서, 상술한 다양한 팩터들을 적절히 조정, 설계하게 되면, 도 3a 및 도 3b에 도시된 구조물을 특정 주파수 대역의 신호 또는 노이즈의 차폐 또는 저감을 위한 전자기 밴드갭 구조(electro bandgap structure)(일종의 대역 저지 필터로서 기능함)로서 범용적으로 활용 가능하게 되는 것이다.In the equivalent circuit diagram of FIG. 3C, each capacitance component may include a spaced gap between a metal plate and a metal layer, a spaced gap between neighboring metal plates, a dielectric constant of a dielectric material constituting a dielectric layer interposed between the metal layers or between the metal layer and the metal plate, the size, shape, and the like of the metal plate. The value can be changed by factors such as area and the like. The inductance component may also vary depending on factors such as the shape, length, diameter, thickness, width, and the like of each via and the connection pattern constituting the stitching via. Accordingly, if the above-described various factors are properly adjusted and designed, the structure shown in FIGS. 3A and 3B may be used to provide an electromagnetic bandgap structure (a kind of band rejection) for shielding or reducing a signal or noise of a specific frequency band. Function as a filter).

따라서, 인쇄회로기판 내부의 임의의 기판면 전체(도 4a 내지 도 4d 참조) 또는 그 일부면(도 4e 참조)에 도 3a 및 도 3b와 같은 구조의 구조물(물론, 후술할 도 5 내지 도7의 구조에 의한 구조물도 마찬가지임)을 그 인쇄회로기판 내에 존재하는 노이즈 전달 가능 경로 상에 반복 배열시키게 되면, 특정 주파수 대역의 신호 전달을 차폐할 수 있는 전자기 밴드갭 구조로 기능할 수 있게 된다.Therefore, a structure having the same structure as that of FIGS. 3A and 3B (of course, FIGS. 5 to 7 to be described later) on an entire substrate surface (see FIGS. 4A to 4D) or a part of the surface (see FIG. 4E) inside the printed circuit board. If the structure by the structure of the same) repeatedly arranged on the noise transmission path existing in the printed circuit board, it can function as an electromagnetic bandgap structure that can shield the signal transmission of a specific frequency band.

이상에서는 도 3a 및 도 3b를 참조하여, 제1 금속층(310)을 하층, 복수개의 금속판(331, 332, 333)을 상층으로 하며, 그 사이에 제1 유전층(320)이 개재된 2층 구조를 갖는 스티칭 비아를 포함하는 전자기 밴드갭 구조물을 중심으로 살펴보았다.In the above, referring to FIGS. 3A and 3B, a two-layer structure having a first metal layer 310 as a lower layer and a plurality of metal plates 331, 332, and 333 as an upper layer, with a first dielectric layer 320 interposed therebetween. The electromagnetic bandgap structure including the stitching via having the center was examined.

다만, 스티칭 비아를 포함하는 전자기 밴드갭 구조물은 반드시 도 3a 및 도 3b에서와 동일한 형태, 구조를 가질 필요는 없음은 물론이다.However, the electromagnetic bandgap structure including the stitching via does not necessarily need to have the same shape and structure as in FIGS. 3A and 3B.

일 예로서, 스티칭 비아를 포함하는 전자기 밴드갭 구조물은 스티칭 비아와 금속판들이 위치하는 영역의 하부에 반드시 금속층(도 3a 및 도 3b의 310 참조)이 존재하고 있을 필요가 없다. 왜냐하면, 스티칭 비아 중 연결 패턴을 형성시킬 위치가 반드시 금속층이 존재하는 부분일 필요는 없기 때문이다.As an example, the electromagnetic bandgap structure including the stitching via does not necessarily need to have a metal layer (see 310 in FIGS. 3A and 3B) beneath the region where the stitching via and the metal plates are located. This is because the position where the connection pattern is to be formed among the stitching vias is not necessarily the portion where the metal layer exists.

즉, 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 임의의 금속층이 존재하는 경우, 연결 패턴은 동일 평면 상의 금속층(도 3a 및 도 3b의 310 참조)에 형성된 클리어런스 홀(도 3a 및 도 3b의 351, 352 참조) 내에 수용시키는 형태로 제작하게 될 것이나, 반드시 위와 같은 경우만이 있는 것은 아니고 연결 패턴이 형성될 위치에 별도의 금속층이 존재하지 않는 경우(후술할 도 9b 참조)도 상정할 수 있을 것이다.That is, when any metal layer is present on the same plane corresponding to the position where the connection pattern is to be formed, the connection pattern is formed in the clearance hole formed in the metal layer on the same plane (see 310 in FIGS. 3A and 3B) (FIGS. 3A and 3B). 351, 352 of the present invention), but it is not necessarily the case as described above, and it may be assumed that there is no separate metal layer at the position where the connection pattern is to be formed (see FIG. 9B to be described later). There will be.

다른 예로서, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물은 반드시 도 3a 및 도 3b와 같은 적층 구조를 가질 필요도 없다. 즉, 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물은 금속판들을 하층, 금속층을 상층으로 하고, 그 사이에 개재된 유전층을 관통하는 스티칭 비아를 포함하는 적층 구조(즉, 도 2a와 그 적층 구조의 상하가 뒤바뀐 형태)를 취할 수도 있는 것이다.As another example, a two-layered electromagnetic bandgap structure including stitching vias does not necessarily have to have a stacked structure such as FIGS. 3A and 3B. That is, a two-layer electromagnetic bandgap structure including a stitching via has a lamination structure (ie, FIG. 2A and its lamination) including a stitching via penetrating metal plates as a lower layer, a metal layer as an upper layer, and a dielectric layer interposed therebetween. It can also take the form of an upside down structure.

이와 같은 경우에도 전술한 바와 같은 동일 유사한 노이즈 차폐 효과를 기대할 수 있음은 물론이다.In this case as well, the same noise shielding effect as described above can be expected.

이하, 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판에 관하여 도 5 내지 도 8을 참조하여 하나씩 설명하도록 하되, 도 3a 내지 도 4e의 설명에서와 중복될 수 있는 부분에 관한 설명은 생략하고 본 발명의 각 실시예에 따른 특징들을 위주로 설명하기로 한다. 이는 앞서도 설명한 바이지만, 도 3a 및 도 3b에 도시된 스티칭 비아를 포함하는 전자기 밴드갭 구조물은 그것이 2층 구조를 채택하고 있다는 점 이외에는 모든 기술적 사상/원리 면에서는 도 5 내지 도 8의 본 발명의 각 실시예에 동일히 적용될 수 있기 때문이다.Hereinafter, an electromagnetic bandgap structure and a printed circuit board including the same according to embodiments of the present invention will be described with reference to FIGS. 5 to 8, but may be overlapped with those of FIGS. 3A to 4E. Descriptions thereof will be omitted and descriptions will be given based on the features according to the embodiments of the present invention. Although this has been described above, the electromagnetic bandgap structure including the stitching vias shown in FIGS. 3A and 3B is in all technical aspects / principles except that it employs a two-layered structure of the invention of FIGS. This is because the same can be applied to each embodiment.

또한, 도 5 내지 도 8은 도면 도시의 편의를 위하여, 다층 인쇄회로기판(도 5 내지 도 8의 각각의 참조번호 100 참조) 내에 존재할 다수의 금속층들 중에서도 특히 본 발명의 전자기 밴드갭 구조물이 위치한 부분과 직접 연관된 몇개의 금속층만을 중심으로 그 일부 단면을 도시한 단면도를 나타낸 것임을 먼저 명확히 해둔다. 따라서, 도 5 내지 도 8을 통해 도시된 단면도를 기준할 때의 최상위층의 상부 또는 최하위층의 하부에는 적어도 하나의 또다른 금속층들이 더 존재할 수 있음은 자명하다.In addition, FIGS. 5 to 8 illustrate the electromagnetic bandgap structure of the present invention, among the plurality of metal layers present in the multilayer printed circuit board (see each reference numeral 100 of FIGS. 5 to 8), for the convenience of drawing. It is first clarified that a cross-sectional view showing a partial cross section of only a few metal layers directly associated with the portion is shown. Accordingly, it is apparent that at least one other metal layer may be further present at the top of the top layer or the bottom of the bottom layer when referring to the cross-sectional views shown in FIGS. 5 through 8.

아울러, 도 5 내지 도 8에서는 도면 도시의 편의 및 본 발명의 명확한 이해를 돕기 위하여, 단 3개의 금속판만을 도시한 후, 어느 하나의 금속판을 기준으로 인접 위치한 다른 하나 및 또다른 하나의 금속판 간을 각각 하나씩의 스티칭 비아를 통해 전기적으로 연결하는 경우(즉, 하나의 셀을 기준으로 인접한 다른 2개의 셀 간을 연결하는 경우)를 중심으로 예시한 것에 불과하다. 즉, 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물은 앞서 도 4a 내지 도 4e를 통해 설명한 바와 같이 기판 전체에 또는 기판의 일부분에 다양한 형상, 크기, 배열을 가지고 배치될 수 있는 것이며, 당업자는 이를 본 명세서의 전 취지를 통해 명확히 이해할 수 있을 것이다.In addition, in FIGS. 5 to 8, only three metal plates are illustrated for convenience of drawing and a clear understanding of the present invention, and then, between one another and another metal plate positioned adjacent to one metal plate. It is merely an example of the case of electrically connecting through one stitching via (that is, connecting between two adjacent cells based on one cell). That is, the electromagnetic bandgap structure according to each embodiment of the present invention may be disposed with various shapes, sizes, and arrangements on the entire substrate or a part of the substrate as described above with reference to FIGS. 4A to 4E. This will be clearly understood through the spirit of the present specification.

따라서, 이하에서는 하나의 셀(도 5 내지 도 8에서 점선으로 표시된 참조번호 500, 600, 700, 800의 셀 각각 참조)을 기준으로 인접한 2개의 셀을 연결하는 경우를 중심으로 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판을 설명한다.Therefore, hereinafter, each embodiment of the present invention will be focused on a case where two adjacent cells are connected based on one cell (refer to each of cells 500, 600, 700, and 800 indicated by dotted lines in FIGS. 5 to 8). An electromagnetic bandgap structure and a printed circuit board including the same will be described.

도 5는 본 발명의 제1 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도이다. 또한 여기서, 도 10a는 도 5에 도시된 전자기 밴드갭 구조물에 관한 입체 사시도이다.5 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to the first exemplary embodiment of the present invention. Also, FIG. 10A is a three-dimensional perspective view of the electromagnetic bandgap structure shown in FIG. 5.

본 발명의 제1 실시예에 따른 전자기 밴드갭 구조물은, 2개의 금속층(511, 512)과, 2개의 금속층(511, 512) 사이의 일 평면 상에 위치하는 복수개의 금속판(531, 532, 533)과, 복수개의 금속판들(531, 532, 533) 중 어느 하나의 금속판(532)을 기준으로 다른 하나의 금속판(531) 간을 전기적으로 연결하는 제1 스티칭 비아(545)와, 상기 어느 하나의 금속판(532)를 기준으로 또다른 하나의 금속판(533) 간을 전기적으로 연결하는 제2 스티칭 비아(549)를 포함한다.The electromagnetic bandgap structure according to the first embodiment of the present invention includes a plurality of metal plates 531, 532, and 533 located on one plane between two metal layers 511 and 512 and two metal layers 511 and 512. ), And a first stitching via 545 electrically connecting between the other metal plate 531 based on one metal plate 532 of the plurality of metal plates 531, 532, and 533, and any one of the first and second stitching vias 545. A second stitching via 549 electrically connecting between another metal plate 533 based on the metal plate 532.

이때, 복수개의 금속판(531, 532, 533)과 2개의 금속층(511, 512)의 사이에는 각각 유전층(dielectric layer)(521, 522)이 개재될 수 있다.In this case, dielectric layers 521 and 522 may be interposed between the plurality of metal plates 531, 532, and 533 and the two metal layers 511 and 512, respectively.

이하, 도면 설명의 편의 및 도 3a, 3b에 도시된 전자기 밴드갭 구조와의 대조의 편의를 위하여, 참조번호 511의 금속층을 제1 금속층(511)으로, 참조번호 512의 금속층을 제2 금속층(512)으로, 참조번호 531의 금속판을 제1 금속판(531)으로, 참조번호 532의 금속판을 제2 금속판(532)으로, 참조번호 533의 금속판을 제3 금속판(533)으로, 참조번호 521의 유전층을 제1 유전층(521)으로, 참조번호 522의 유전층을 제2 유전층(522)으로 명명한다.Hereinafter, for convenience of description of the drawings and for convenience of contrast with the electromagnetic bandgap structures shown in FIGS. 3A and 3B, the metal layer 511 is referred to as the first metal layer 511, and the metal layer 512 is referred to as the second metal layer ( 512, the metal plate 531 is the first metal plate 531, the metal plate 532 is the second metal plate 532, the metal plate 533 is the third metal plate 533, the 521 The dielectric layer is referred to as the first dielectric layer 521 and the dielectric layer 522 is referred to as the second dielectric layer 522.

도 5 및 도 10a의 전자기 밴드갭 구조물에서의 각각의 스티칭 비아도 도 3a 및 도 3b의 전자기 밴드갭 구조물에서의 각 스티칭 비아와 유사하게, 어느 2개의 금속판들을 전기적으로 연결함에 있어서 금속판들과 동일 평면 상에서 연결하는 것이 아니라, 그 일부분이 금속판들과 다른 평면 상을 경유함을 통해 금속판들 상호간을 전기적으로 연결하게 된다.Each stitching via in the electromagnetic bandgap structures of FIGS. 5 and 10A is similar to the metal plates in electrically connecting any two metal plates, similar to each stitching via in the electromagnetic bandgap structures of FIGS. 3A and 3B. Rather than connecting on a plane, portions of the metal plates are electrically connected to each other through the plane and another plane.

다만, 도 5 및 도 10a의 전자기 밴드갭 구조물의 경우에는 어느 하나의 금속판을 기준으로 인접한 다른 2개의 금속판 간을 각각 연결하는 제1 스티칭 비아(545)와 제2 스티칭 비아(549)가 금속판들(531, 532, 533)이 위치한 평면을 기준으로 서로 다른 방향에 위치한 다른 2개의 평면을 각각 경유한다는 점에서, 도 3a 및 도 3b의 전자기 밴드갭 구조물과 구조적 차별성을 갖는다.However, in the case of the electromagnetic bandgap structure of FIGS. 5 and 10a, the first stitching via 545 and the second stitching via 549 connecting the two other metal plates adjacent to each other based on one metal plate are the metal plates. It is structurally different from the electromagnetic bandgap structure of FIGS. 3A and 3B in that it passes through two different planes located in different directions with respect to the planes 531, 532, and 533.

즉, 도 5 및 도 10a의 전자기 밴드갭 구조물은 도 3a 및 도 3b의 전자기 밴드갭 구조물과 달리, 제1 금속층(511)을 1층으로 하고, 금속판들(531, 532, 533)을 2층으로 하며, 제2 금속층(512)을 3층으로 하는 3층 구조를 갖고 있는 것이다.That is, unlike the electromagnetic bandgap structure of FIGS. 3A and 3B, the electromagnetic bandgap structure of FIGS. 5 and 10A has the first metal layer 511 as one layer and the metal plates 531, 532, and 533 as two layers. It has a three-layer structure in which the second metal layer 512 has three layers.

이에 따라, 제1 스티칭 비아(545)는 그 일부분(참조번호 543 참조)이 금속판들(531, 532, 533)이 적층된 평면을 기준으로 할때, 그 상부 방향에 위치한 다른 평면인 제2 금속층(512)과 동일한 평면 상을 경유함을 통해, 제2 금속판(532)과 제1 금속판(531) 간을 전기적으로 연결한다. 제2 스티칭 비아(549)는 그 일부분(참조번호 548 참조)이 금속판들(531, 532, 533)이 적층된 평면을 기준으로 할때, 그 하부 방향에 위치한 다른 평면인 제1 금속층(511)과 동일 평면 상을 경유함을 통해, 제2 금속판(532)과 제3 금속판(533) 간을 전기적으로 연결한다.Accordingly, the first stitching via 545 has a second metal layer, which is another plane located in an upper direction thereof when a portion thereof (see reference numeral 543) is based on the plane in which the metal plates 531, 532, and 533 are stacked. Via the same plane as 512, the second metal plate 532 and the first metal plate 531 are electrically connected to each other. The second stitching via 549 is the first metal layer 511 which is another plane located in the lower direction when a portion thereof (see reference numeral 548) is based on the plane in which the metal plates 531, 532, and 533 are stacked. The second metal plate 532 and the third metal plate 533 are electrically connected to each other via the same plane.

이를 위해, 제1 스티칭 비아(545)는 일단이 제1 금속판(531)과 연결되고 제2 유전층(522)을 관통하여 형성되는 제1 비아(541)와, 일단이 제2 금속판(532)과 연 결되고 제2 유전층(522)을 관통하여 형성되는 제2 비아(542)를 가지며, 일단은 제1 비아(541)의 타단과 연결되고 타단은 제2 비아(542)의 타단과 연결되며 제2 금속층(512)과 동일 평면 상을 경유하도록 위치한 연결 패턴(543)을 포함하여 구성될 수 있다.To this end, the first stitching via 545 may include a first via 541 having one end connected to the first metal plate 531 and penetrating through the second dielectric layer 522, and one end having a second metal plate 532. A second via 542 connected to and formed through the second dielectric layer 522, one end of which is connected to the other end of the first via 541 and the other end of which is connected to the other end of the second via 542. The connection pattern 543 may be disposed to pass through the same plane as the second metal layer 512.

또한, 제2 스티칭 비아(549)는 일단이 제2 금속판(532)과 연결되고 제1 유전층(521)을 관통하여 형성되는 제1 비아(546)와, 일단이 제3 금속판(533)과 연결되고 제1 유전층(521)을 관통하여 형성되는 제2 비아(547)를 가지며, 일단은 제1 비아(546)의 타단과 연결되고 타단은 제2 비아(547)의 타단과 연결되며 제1 금속층(511)과 동일 평면 상을 경유하도록 위치한 연결 패턴(548)을 포함하여 구성될 수 있다.In addition, the second stitching via 549 has one end connected to the second metal plate 532 and a first via 546 formed through the first dielectric layer 521, and one end connected to the third metal plate 533. And a second via 547 formed through the first dielectric layer 521, one end of which is connected to the other end of the first via 546, the other end of which is connected to the other end of the second via 547, and the first metal layer. And a connection pattern 548 positioned to coplanar with 511.

여기서, 제1 금속층(511)과 금속판들(531, 532, 533) 간 혹은 제2 금속층(512)과 금속판들(531, 532, 533) 간은 인쇄회로기판 내에서 전기 신호적으로는 상호간 다른 층을 구성할 수 있다. 이는 앞서 도 3a 내지 도 3c에서도 설명한 바이지만, 제1 금속층(511) 및 제2 금속층(512)이 인쇄회로기판에서 전원층(power layer) 또는 신호층(signal layer)으로 기능하고, 금속판들(531, 532, 533)이 접지층(ground layer)으로서 기능하는 것이 그 일 예이다. 물론, 이와 반대일 수 있음도 자명하다. 이 경우, 제1 스티칭 비아(545)의 연결 패턴(543)과 제2 스티칭 비아(549)의 연결 패턴(548)은 도 5에 도시된 바와 같이 제2 금속층(512)에 형성된 클리어런스 홀(551)과 제1 금속층(511)에 형성된 클리어런스 홀(552) 내에 각각 수용됨으로써, 금속판들(531, 532, 533)과 제1 금속층(511) 간 및 제2 금속층(512) 간을 전기적으로 분리할 필요가 있다.Here, between the first metal layer 511 and the metal plates 531, 532, 533 or between the second metal layer 512 and the metal plates 531, 532, 533 are mutually different from each other in terms of electrical signals in the printed circuit board. Layers can be constructed. As described above with reference to FIGS. 3A to 3C, the first metal layer 511 and the second metal layer 512 function as a power layer or a signal layer in the printed circuit board, and the metal plates ( For example, 531, 532, and 533 function as a ground layer. Of course, the opposite can also be apparent. In this case, the connection pattern 543 of the first stitching via 545 and the connection pattern 548 of the second stitching via 549 may have a clearance hole 551 formed in the second metal layer 512 as shown in FIG. 5. ) And the clearance holes 552 formed in the first metal layer 511, respectively, to electrically separate between the metal plates 531, 532, and 533, the first metal layer 511, and the second metal layer 512. There is a need.

상술한 바에 따라, 금속판들 간은 어느 하나의 금속판을 기준으로 인접한 다른 2개의 금속판 간을 각각 연결하는 2개의 스티칭 비아에 의하여, 제1 금속판(531) -> 제1 스티칭 비아(545)(즉, 제1 비아(541) -> 제2 금속층(512)과 동일 평면 상에 위치하는 연결 패턴(543) -> 제2 비아(542)의 경로로 연결됨) -> 제2 금속판(532) -> 제2 스티칭 비아(즉, 제1 비아(546) -> 제1 금속층(511)과 동일 평면 상에 위치하는 연결 패턴(548) -> 제2 비아(547)의 경로로 연결됨) -> 제3 금속판(533) 순서로 연결되게 된다.As described above, the first metal plate 531-> the first stitching via 545 (that is, between two metal stitching vias respectively connecting the two other adjacent metal plates with respect to one metal plate) (i.e., , The first via 541-> the connection pattern 543 located on the same plane as the second metal layer 512-> connected by the path of the second via 542)-> the second metal plate 532-> The second stitching via (ie, connected to the first via 546-> connecting pattern 548 located on the same plane as the first metal layer 511-> second via 547)-> third The metal plates 533 are connected in order.

이때, 금속판들(531, 532, 533)을 기준으로 서로 다른 방향으로 연장 형성시킨 제1 스티칭 비아(545)와 제2 스티칭 비아(549)는 각각 인덕턴스 성분으로서 작용하고, 금속판들(531, 532, 533)과 제1 유전층(521)을 사이에 두고 위치한 제1 금속층(511) 그리고 금속판들(531, 532, 533)과 제2 유전층(522)을 사이에 두고 위치한 제2 금속층(512)은 각각 캐패시턴스 성분으로서 작용한다. 따라서, 인쇄회로기판 내부의 임의의 기판면 전체(도 4a 내지 도 4d 참조) 또는 그 일부면(도 4e 참조)에 도 5와 같은 구조의 구조물을 그 인쇄회로기판 내에 존재하는 노이즈 전달 가능 경로 상에 반복 배열시키게 되면, 특정 주파수 대역의 신호 전달을 차폐할 수 있는 전자기 밴드갭 구조로 기능할 수 있게 된다.In this case, the first stitching via 545 and the second stitching via 549 extending in different directions based on the metal plates 531, 532, and 533 respectively act as inductance components, and the metal plates 531, 532. , 533 and the first metal layer 511 disposed between the first dielectric layer 521 and the second metal layer 512 positioned between the metal plates 531, 532, 533 and the second dielectric layer 522. Each acts as a capacitance component. Therefore, a structure having a structure as shown in FIG. 5 on an entirety of a substrate surface (see FIGS. 4A to 4D) or a portion thereof (see FIG. 4E) inside the printed circuit board is disposed on the noise transfer path existing in the printed circuit board. Repeatedly arranged in, it can function as an electromagnetic bandgap structure that can shield the signal transmission of a specific frequency band.

아울러, 도 10b를 참조하면, 도 10a에 도시된 입체 사시도에서 제1 금속층(511) 및 제2 금속층(512)이 제거된 형태를 취하고 있다. 이는 전술한 바와 같이, 다층 인쇄회로기판에서 본 발명에 따른 전자기 밴드갭 구조물(즉, 금속판들 및 스티칭 비아)이 배치될 영역에 인접하는 하부 및 인접하는 상부에 반드시 별도의 금속층이 각각 존재하지 않을 수도 있음을 보여주고 있는 것이다. 도 10b와 같은 경우에는, 스티칭 비아 중 연결 패턴이 형성될 위치에 도 5 및 도 10a에서와 같이 별도의 클리어런스 홀을 구비할 필요가 없음은 자명하다 할 것이다.10B, the first metal layer 511 and the second metal layer 512 are removed from the three-dimensional perspective view of FIG. 10A. As described above, in the multilayer printed circuit board, separate metal layers are not necessarily present in the lower part and the upper part adjacent to the area where the electromagnetic bandgap structure (ie, the metal plates and the stitching vias) according to the present invention will be disposed. It may show that it may. In the case of FIG. 10B, it will be apparent that a separate clearance hole does not need to be provided as shown in FIGS. 5 and 10A at the position where the connection pattern is to be formed among the stitching vias.

도 6은 본 발명의 제2 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도이다. 또한 여기서, 도 11a는 도 6에 도시된 전자기 밴드갭 구조물에 관한 입체 사시도이다.6 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to the second exemplary embodiment of the present invention. Also, FIG. 11A is a three-dimensional perspective view of the electromagnetic bandgap structure shown in FIG. 6.

본 발명의 제2 실시예에 따른 전자기 밴드갭 구조물은 어느 2개의 금속층(611, 612)과, 그 2개의 금속층(611, 612) 사이의 일 평면 상에 위치하는 복수개의 금속판(631, 632, 633)과, 복수개의 금속판들(631, 632, 633) 중 어느 하나의 금속판(632)을 기준으로 다른 하나의 금속판(631) 간을 전기적으로 연결하는 제1 스티칭 비아(645)와, 상기 어느 하나의 금속판(632)를 기준으로 또다른 하나의 금속판(633) 간을 전기적으로 연결하는 제2 스티칭 비아(649)를 포함한다.The electromagnetic bandgap structure according to the second embodiment of the present invention includes a plurality of metal plates 631 and 632 positioned on one plane between any two metal layers 611 and 612 and the two metal layers 611 and 612. 633, a first stitching via 645 that electrically connects the other metal plate 631 based on any one of the plurality of metal plates 631, 632, and 633. A second stitching via 649 is electrically connected between another metal plate 633 based on one metal plate 632.

본 발명의 제2 실시예에 따른 전자기 밴드갭 구조에서는 상기 2개의 금속층(611, 612) 중 적어도 하나가 금속판들(631, 632, 633) 간에 적어도 하나의 또다른 금속층을 사이에 두고 위치하게 된다. 도 6에서 참조번호 612의 금속층이 금속판들(631, 632, 633)과의 사이에 또다른 금속층인 참조번호 613의 금속층을 사이에 두고 있는 것이 그 일 예이다.In the electromagnetic bandgap structure according to the second embodiment of the present invention, at least one of the two metal layers 611 and 612 is positioned between the metal plates 631, 632 and 633 with at least one other metal layer therebetween. . In FIG. 6, for example, the metal layer 612 has another metal layer between the metal plates 631, 632, and 633 with the metal layer 613.

이때, 금속판들(631, 632, 633)과 3개의 금속층(611, 612, 613)의 사이에는 각각 유전층(dielectric layer)(621, 622, 623)이 개재될 수 있다.In this case, dielectric layers 621, 622, and 623 may be interposed between the metal plates 631, 632, and 633 and the three metal layers 611, 612, and 613, respectively.

이하, 도면 설명의 편의 및 도 3a, 도 3b, 도 5에 도시된 전자기 밴드갭 구조와의 대조의 편의를 위해, 참조번호 611의 금속층을 제1 금속층(611)으로, 참조번호 612의 금속층을 제2 금속층(612)으로, 참조번호 613의 금속층을 제3 금속층(613)으로, 참조번호 631의 금속판을 제1 금속판(631)으로, 참조번호 632의 금속판을 제2 금속판(632)으로, 참조번호 633의 금속판을 제3 금속판(633)으로, 참조번호 621의 유전층을 제1 유전층(621)으로, 참조번호 622의 유전층을 제2 유전층(622)으로, 참조번호 623의 유전층을 제3 유전층(623)으로 명명한다.Hereinafter, for convenience of description of the drawings and for convenience of contrast with the electromagnetic bandgap structures shown in FIGS. 3A, 3B, and 5, the metal layer 611 is referred to as the first metal layer 611, and the metal layer 612 is referred to. As the second metal layer 612, the metal layer 613 as the third metal layer 613, the metal plate 631 as the first metal plate 631, the metal plate 632 as the second metal plate 632, A metal plate of 633 as a third metal plate 633, a dielectric layer of 621 as a first dielectric layer 621, a dielectric layer of 622 as a second dielectric layer 622, a dielectric layer of 623 as a third Named as dielectric layer 623.

도 6 및 도 11a에서, 제1 스티칭 비아(645)는 그 일부분(참조번호 643 참조)이 금속판들(631, 632, 633)이 적층된 평면을 기준으로 할때, 그 상부 방향에 위치한 다른 평면인 제2 금속층(612)과 동일한 평면 상을 경유함을 통해, 제2 금속판(632)과 제1 금속판(631) 간을 전기적으로 연결한다. 제2 스티칭 비아(649)는 그 일부분(참조번호 648 참조)이 금속판들(631, 632, 633)이 적층된 평면을 기준으로 할때, 그 하부 방향에 위치한 다른 평면인 제1 금속층(611)과 동일 평면 상을 경유함을 통해, 제2 금속판(632)과 제3 금속판(633) 간을 전기적으로 연결한다.6 and 11A, the first stitching via 645 is another plane positioned in its upper direction when a portion thereof (see reference numeral 643) is based on the plane in which the metal plates 631, 632, and 633 are stacked. Via the same plane as the second metal layer 612, the second metal plate 632 and the first metal plate 631 are electrically connected to each other. The second stitching via 649 is a first metal layer 611 which is another plane located in the lower direction when a portion thereof (see reference numeral 648) is based on the plane in which the metal plates 631, 632, and 633 are stacked. The second metal plate 632 and the third metal plate 633 are electrically connected to each other via the same plane.

이와 같이, 본 발명의 제2 실시예에 따른 전자기 밴드갭 구조물은 앞서 설명한 제1 실시예에 따른 전자기 밴드갭 구조물과 동일한 원리로서, 복수개의 금속판들과, 그 금속판들을 기준으로 그 상부 및 그 하부에 각각 위치한 어느 2개의 금속층을 동일 평면 상에서 경유하는 2개의 스티칭 비아를 포함하여 구성되고 있다. 다만, 본 발명의 제2 실시예에서는 그 2개의 금속층 중 적어도 하나(즉, 도 6에서는 제2 금속층(612))가 금속판들 간에 적어도 하나의 또다른 금속층(즉, 도 6에서는 제3 금속층(613))을 사이에 두고 위치하고 있다는 점에서, 본 발명의 제1 실시예에 따른 전자기 밴드갭 구조와 차이점을 가진다.As such, the electromagnetic bandgap structure according to the second embodiment of the present invention has the same principle as the electromagnetic bandgap structure according to the first embodiment described above, and includes a plurality of metal plates, and upper and lower parts thereof based on the metal plates. It consists of two stitching vias via which two metal layers, each located at the same plane, pass. However, in the second embodiment of the present invention, at least one of the two metal layers (ie, the second metal layer 612 in FIG. 6) is at least one other metal layer (ie, the third metal layer in FIG. 6). 613)), which is different from the electromagnetic bandgap structure according to the first embodiment of the present invention.

이에 비해, 본 발명의 제1 실시예에서는 제1 스티칭 비아(545) 및 제2 스티칭 비아(549)가 각각 경유하는 제2 금속층(512) 및 제1 금속층(511)이 모두 금속판들(531, 532, 533)로부터 그 상부 및 하부에 바로 인접 위치한 금속층들이었다.In contrast, in the first embodiment of the present invention, both the second metal layer 512 and the first metal layer 511 via the first stitching via 545 and the second stitching via 549 are formed of metal plates 531, 532, 533, metal layers located immediately above and below it.

이에 따라, 도 6 및 도 11a에서, 제1 스티칭 비아(645)의 제1 비아(641)는 그 일단이 제1 금속판(631)과 연결되고, 제3 유전층(623), 제3 금속층(613) 및 제2 유전층(622)을 관통하여 형성된다. 제1 스티칭 비아(645)의 제2 비아(642)는 그 일단이 제2 금속판(632)와 연결되고, 제3 유전층(623), 제3 금속층(613) 및 제2 유전층(622)을 관통하여 형성된다. 그리고, 제1 스티칭 비아(645)의 연결 패턴(643)은 그 일단이 제1 비아(641)의 타단과 연결되고 그 타단이 제2 비아(642)의 타단과 연결되며, 제2 금속층(612)과 동일 평면 상을 경유하도록 형성된다.Accordingly, in FIGS. 6 and 11A, one end of the first via 641 of the first stitching via 645 is connected to the first metal plate 631, and the third dielectric layer 623 and the third metal layer 613 are formed. ) And the second dielectric layer 622. One end of the second via 642 of the first stitching via 645 is connected to the second metal plate 632 and penetrates through the third dielectric layer 623, the third metal layer 613, and the second dielectric layer 622. Is formed. In addition, one end of the connection pattern 643 of the first stitching via 645 is connected to the other end of the first via 641, the other end thereof is connected to the other end of the second via 642, and the second metal layer 612. It is formed to pass through the same plane.

또한, 제2 스티칭 비아(649)는 일단이 제2 금속판(632)과 연결되고 제1 유전층(621)을 관통하여 형성되는 제1 비아(646)와, 일단이 제3 금속판(633)과 연결되고 제1 유전층(621)을 관통하여 형성되는 제2 비아(647)를 가지며, 일단은 제1 비아(646)의 타단과 연결되고 타단은 제2 비아(647)의 타단과 연결되며 제1 금속층(611)과 동일 평면 상을 경유하도록 형성된 연결 패턴(548)을 포함하여 구성될 수 있다.In addition, the second stitching via 649 may have a first via 646 having one end connected to the second metal plate 632 and penetrating through the first dielectric layer 621, and one end connected to the third metal plate 633. And a second via 647 formed through the first dielectric layer 621, one end of which is connected to the other end of the first via 646, the other end of which is connected to the other end of the second via 647, and the first metal layer. It may be configured to include a connection pattern 548 formed to pass through the same plane as 611.

이때, 각각의 금속층들(611, 612, 613)과 금속판들(631, 632, 633) 간은 인 쇄회로기판 내에서 전기 신호적으로는 상호간 다른 층을 구성할 수 있다. 예를 들어, 제1 내지 제3 금속층(611, 612, 613)이 인쇄회로기판에서 전원층(power layer)으로 기능하고, 금속판들(631, 632, 633)이 접지층(ground layer)으로서 기능하는 것이 바로 그것이다.In this case, the metal layers 611, 612, and 613 and the metal plates 631, 632, and 633 may constitute different layers with respect to electrical signals in the printed circuit board. For example, the first to third metal layers 611, 612, and 613 function as a power layer in a printed circuit board, and the metal plates 631, 632, and 633 function as a ground layer. That is what it is.

이 경우, 제1 스티칭 비아(645)의 연결 패턴(643)과 제2 스티칭 비아(649)의 연결 패턴(648)은 도 6에 도시된 바와 같이 제2 금속층(612)에 형성된 클리어런스 홀(651)과 제1 금속층(611)에 형성된 클리어런스 홀(652) 내에 각각 수용됨으로써, 금속판들(631, 632, 633)과 제1 금속층(611) 간 및 제2 금속층(612) 간을 전기적으로 분리할 필요가 있다.In this case, the connection pattern 643 of the first stitching via 645 and the connection pattern 648 of the second stitching via 649 have a clearance hole 651 formed in the second metal layer 612 as shown in FIG. 6. ) And the clearance holes 652 formed in the first metal layer 611, respectively, to electrically separate the metal plates 631, 632, and 633 from the first metal layer 611 and the second metal layer 612. There is a need.

또한, 도 6 및 도 11a의 경우, 제1 스티칭 비아(645)에서 제1 비아(641) 및 제2 비아(642)는 각각 제3 금속층(613)을 관통하여 형성되는 것이므로, 금속판들(631, 632, 633)과 제3 금속층(613) 간이 전기적으로 분리될 필요에 의하여, 제1 스티칭 비아(645)의 제1 비아(641) 및 제2 비아(642)는 제3 금속층(613)에 각각 형성된 클리어런스 홀(653, 654) 내를 관통하도록 형성될 필요가 있다.6 and 11A, since the first via 641 and the second via 642 are formed through the third metal layer 613, respectively, in the first stitching via 645, the metal plates 631. The first via 641 and the second via 642 of the first stitching via 645 are connected to the third metal layer 613 due to the electrical separation between the first and second metal layers 632, 633 and 613. It is necessary to be formed to penetrate the clearance holes 653 and 654 formed respectively.

여기서, 금속판들(631, 632, 633)을 기준할 때 서로 다른 방향에서 상호간 차등 길이로 연장 형성시킨 제1 스티칭 비아(645)와 제2 스티칭 비아(649)는 각각 그 길이에 비례하여 서로 다른 값을 갖는 인덕턴스 성분으로서 작용하고, 금속판들(631, 632, 633)과 제1 유전층(621)을 사이에 두고 위치한 제1 금속층(611) 그리고 금속판들(631, 632, 633)과 제3 유전층(623)을 사이에 두고 위치한 제3 금속층(613)은 각각 캐패시턴스 성분으로서 작용한다.Here, the first stitching vias 645 and the second stitching vias 649, which are formed to extend with mutually different lengths in different directions with respect to the metal plates 631, 632, and 633, respectively, are different in proportion to their lengths. The first metal layer 611 and the metal plates 631, 632, 633 and the third dielectric layer which act as inductance components having a value and are positioned between the metal plates 631, 632, and 633 and the first dielectric layer 621. The third metal layer 613 positioned between 623 serves as a capacitance component, respectively.

또한, 도 6 및 도 11a에서는 금속판들(631, 632, 633)과 제2 금속층(612)의 사이에 또다른 금속층인 제3 금속층(613)이 더 개재되어 있으므로, 제3 금속층(613)과 제2 유전층(622) 및 제2 금속층(612)에 의한 캐패시턴스 성분이 더 존재한다. 이는 도 6의 전자기 밴드갭 구조물이 제1 금속층(611)을 1층으로, 금속판들(631, 632, 633)을 2층으로, 제3 금속층(613)을 3층으로, 제2 금속층(612)를 4층으로 하는 4층 구조를 갖기 때문이다. 물론, 도 6 및 도 11a의 전자기 밴드갭 구조에 의하면, 금속판들(631, 632, 633)과 어느 일 금속층 간의 사이에 개재될 금속층의 개수에 비례하여 5층 이상의 구조를 가질 수 있음도 자명하다.6 and 11A, a third metal layer 613, which is another metal layer, is further interposed between the metal plates 631, 632, and 633 and the second metal layer 612. There is further a capacitance component by the second dielectric layer 622 and the second metal layer 612. The electromagnetic bandgap structure of FIG. 6 has the first metal layer 611 as one layer, the metal plates 631, 632, and 633 as two layers, the third metal layer 613 as three layers, and the second metal layer 612. This is because it has a four-layer structure having four layers). Of course, according to the electromagnetic bandgap structure of FIGS. 6 and 11A, it is obvious that the structure may have five or more layers in proportion to the number of metal layers to be interposed between the metal plates 631, 632, and 633. .

따라서, 인쇄회로기판 내부의 임의의 기판면 전체(도 4a 내지 도 4d 참조) 또는 그 일부면(도 4e 참조)에 도 6과 같은 구조의 구조물을 그 인쇄회로기판 내에 존재하는 노이즈 전달 가능 경로 상에 반복 배열시키게 되면, 특정 주파수 대역의 신호 전달을 차폐할 수 있는 전자기 밴드갭 구조로 기능할 수 있게 된다.Therefore, a structure having a structure as shown in FIG. 6 on an entirety of a substrate surface (see FIGS. 4A to 4D) or a portion thereof (see FIG. 4E) inside the printed circuit board is disposed on the noise transfer path existing in the printed circuit board. Repeatedly arranged in, it can function as an electromagnetic bandgap structure that can shield the signal transmission of a specific frequency band.

특히, 도 6 및 도 11a와 같은 전자기 밴드갭 구조에 의하면, 제1 스티칭 비아(645)와 제2 스티칭 비아(649) 간의 길이가 서로 상이하게 제작되게 되므로, 다른 대역을 갖는 2개의 밴드갭 주파수(bandgap frequnecy)를 얻을 수도 있는 특징을 가진다. 이는 후술할 도 9의 주파수 특성 그래프를 통해서 명확히 확인할 수 있을 것이다.In particular, according to the electromagnetic bandgap structures shown in FIGS. 6 and 11A, since the lengths between the first stitching vias 645 and the second stitching vias 649 are made different from each other, two bandgap frequencies having different bands are provided. (bandgap frequnecy) has a feature that can be obtained. This will be clearly seen through the frequency characteristic graph of FIG. 9 to be described later.

아울러, 도 11b를 참조하면, 도 11a에 도시된 입체 사시도에서 제1 내지 제3 금속층(611, 612, 613)이 제거된 형태를 취하고 있다. 이 또한 전술한 바와 같이, 다층 인쇄회로기판에서 본 발명에 따른 전자기 밴드갭 구조물(즉, 금속판들 및 스 티칭 비아)이 배치될 영역에 인접하는 하부 및 인접하는 상부에 반드시 별도의 금속층이 각각 존재하지 않을 수도 있음을 보여주고 있는 것이다. 이는 별도의 도면을 통해 설명하지는 않지만, 후술할 도 7 및 도 8의 경우에도 동일함은 물론이다.In addition, referring to FIG. 11B, the first to third metal layers 611, 612, and 613 are removed from the three-dimensional perspective view of FIG. 11A. In addition, as described above, in the multilayer printed circuit board, separate metal layers are necessarily present in the lower part and the upper part adjacent to the area where the electromagnetic bandgap structure (ie, the metal plates and the stitching vias) according to the present invention are to be disposed. It shows that you may not. This is not described through separate drawings, but the same is true for the case of FIGS. 7 and 8 to be described later.

도 7은 본 발명의 제3 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도이다.7 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to the third exemplary embodiment of the present invention.

본 발명의 제3 실시예에 따른 전자기 밴드갭 구조물은, 인쇄회로기판(100) 내의 어느 일 평면 상에 위치하는 복수개의 금속판(731, 732, 733)과, 금속판들(731, 732, 733)이 적층된 평면을 기준으로 하부 방향의 서로 다른 평면에 위치하는 2개의 금속층(711, 712)과, 금속판들(731, 732, 733) 중 어느 하나의 금속판(732)을 기준으로 다른 하나의 금속판(731) 간을 전기적으로 연결하는 제1 스티칭 비아(745)와, 상기 어느 하나의 금속판(732)를 기준으로 또다른 하나의 금속판(733) 간을 전기적으로 연결하는 제2 스티칭 비아(749)를 포함한다.The electromagnetic bandgap structure according to the third embodiment of the present invention includes a plurality of metal plates 731, 732, and 733 located on one plane in the printed circuit board 100, and metal plates 731, 732, and 733. Two metal layers 711 and 712 positioned in different planes in the lower direction with respect to the stacked planes, and the other metal plate based on any one of the metal plates 732 of the metal plates 731, 732, and 733. A second stitching via 745 electrically connecting the first stitching via 745 electrically connecting the first metal stitching via 745 to another metal plate 733 based on one of the metal plates 732. It includes.

이때, 복수개의 금속판(731, 732, 733)과 어느 하나의 금속층(711)의 사이 및 상기 2개의 금속층(711, 712)의 사이에는 각각 유전층(dielectric layer)(721, 722)이 개재될 수 있다.In this case, dielectric layers 721 and 722 may be interposed between the plurality of metal plates 731, 732, and 733 and any one metal layer 711, and between the two metal layers 711 and 712, respectively. have.

이하, 도면 설명의 편의 및 도 3a, 3b, 도 5, 도 6에 도시된 전자기 밴드갭 구조와의 대조의 편의를 위하여, 참조번호 711의 금속층을 제1 금속층(711)으로, 참조번호 712의 금속층을 제2 금속층(712)으로, 참조번호 731의 금속판을 제1 금속판(731)으로, 참조번호 732의 금속판을 제2 금속판(732)으로, 참조번호 733의 금속 판을 제3 금속판(733)으로, 참조번호 721의 유전층을 제1 유전층(721)으로, 참조번호 722의 유전층을 제2 유전층(722)으로 명명한다.Hereinafter, for convenience of description of the drawings and for convenience of contrast with the electromagnetic bandgap structures shown in FIGS. 3A, 3B, 5 and 6, the metal layer 711 is referred to as the first metal layer 711, and the reference numeral 712 is used. The metal layer as the second metal layer 712, the metal plate 731 as the first metal plate 731, the metal plate 732 as the second metal plate 732, and the metal plate 733 as the third metal plate 733. The dielectric layer 721 is referred to as the first dielectric layer 721, and the dielectric layer 722 is referred to as the second dielectric layer 722.

또한, 도 7에서는 제1 금속층(711) 및 제2 금속층(712)이 금속판들(731, 732, 733)을 기준으로 그 하부 방향의 서로 다른 평면 상에 위치하는 것으로 도시되고 있지만, 이는 일 예에 불과하다. 즉, 본 발명의 제3 실시예에 따른 전자기 밴드갭 구조에서 제1 금속층(711) 및 제2 금속층(712)은 금속판들(731, 732, 733)을 기준으로 그 상부 방향의 서로 다른 평면 상에 위치하는 임의의 2개의 금속층일 수도 있다. 이는 후술할 본 발명의 제4 실시예에 따른 전자기 밴드갭 구조에서도 마찬가지이다.In addition, in FIG. 7, the first metal layer 711 and the second metal layer 712 are illustrated as being positioned on different planes in the lower direction with respect to the metal plates 731, 732, and 733. Is nothing. That is, in the electromagnetic bandgap structure according to the third embodiment of the present invention, the first metal layer 711 and the second metal layer 712 are formed on different planes in the upper direction based on the metal plates 731, 732, and 733. It may be any two metal layers located at. The same applies to the electromagnetic bandgap structure according to the fourth embodiment of the present invention to be described later.

아울러, 도 7에서는 제1 금속층(711)이 금속판들(731, 732, 733)과 바로 인접하여 위치하는 금속층이고, 제2 금속층(712)이 다시 제1 금속층(711)과 바로 인접 위치하는 금속층인 경우를 예시하고 있지만, 제1 금속층(711)과 금속판들(731, 732, 733) 간 그리고 제1 금속층(711)과 제2 금속층(712) 간에는 적어도 하나의 또다른 금속층이 더 개재되어 있을 수 있음도 자명하다. 이 또한, 후술할 본 발명의 제4 실시예에 따른 전자기 밴드갭 구조에서도 마찬가지이다.In addition, in FIG. 7, the first metal layer 711 is a metal layer directly adjacent to the metal plates 731, 732, and 733, and the second metal layer 712 is directly adjacent to the first metal layer 711. In this example, at least one further metal layer may be interposed between the first metal layer 711 and the metal plates 731, 732, and 733, and between the first metal layer 711 and the second metal layer 712. It can also be obvious. This also applies to the electromagnetic bandgap structure according to the fourth embodiment of the present invention to be described later.

여기서, 도 7에 도시된 전자기 밴드갭 구조물은 제2 금속층(712)을 1층으로, 제1 금속층(711)을 2층으로, 금속판들(731, 732, 733)을 3층으로 하는 3층 구조를 가지고 있다. 다만, 도 5에 도시된 전자기 밴드갭 구조와 달리, 도 7의 전자기 밴드갭 구조물에서는 제1 스티칭 비아(745) 및 제2 스티칭 비아(749)가 금속판들(731, 732, 733)을 기준으로 단방향을 향하여 형성되고 있다는 점에서 차이가 있 다.Here, the electromagnetic bandgap structure illustrated in FIG. 7 includes three layers including the second metal layer 712 as one layer, the first metal layer 711 as two layers, and the metal plates 731, 732, and 733 as three layers. It has a structure. However, unlike the electromagnetic bandgap structure shown in FIG. 5, in the electromagnetic bandgap structure of FIG. 7, the first stitching via 745 and the second stitching via 749 are based on the metal plates 731, 732, and 733. The difference is that they are formed in one direction.

다만, 도 7에 도시된 전자기 밴드갭 구조물은 앞서 설명한 도 6에 도시된 전자기 밴드갭 구조에서와 유사하게, 2개의 스티칭 비아 간이 서로 다른 길이를 갖도록 제작되고 있다.However, the electromagnetic bandgap structure shown in FIG. 7 is manufactured such that the two stitching vias have different lengths, similarly to the electromagnetic bandgap structure shown in FIG. 6 described above.

즉, 도 7에서, 제1 스티칭 비아(745)는 그 일부분(참조번호 743 참조)이 금속판들(731, 732, 733)이 적층된 평면을 기준으로 할때, 그 하부 방향으로 보다 가깝게 위치한 다른 평면인 제1 금속층(711)과 동일한 평면 상을 경유함을 통해, 제2 금속판(732)과 제1 금속판(731) 간을 전기적으로 연결한다. 제2 스티칭 비아(749)는 그 일부분(참조번호 748 참조)이 금속판들(731, 732, 733)이 적층된 평면을 기준으로 할때, 그 하부 방향으로 보다 멀리 위치한 또다른 평면인 제2 금속층(712)과 동일 평면 상을 경유함을 통해, 제2 금속판(732)과 제3 금속판(733) 간을 전기적으로 연결한다.That is, in FIG. 7, the first stitching via 745 is another portion located closer to the lower direction when a portion thereof (see reference numeral 743) is based on the plane in which the metal plates 731, 732, and 733 are stacked. The second metal plate 732 and the first metal plate 731 are electrically connected to each other via the same plane as the first metal layer 711. The second stitching via 749 is another plane that is further away in the lower direction when a portion thereof (see reference numeral 748) is based on the plane in which the metal plates 731, 732, and 733 are stacked. Via the same plane as 712, the second metal plate 732 and the third metal plate 733 is electrically connected.

이를 위해, 제1 스티칭 비아(745)는 일단이 제2 금속판(732)과 연결되고 제1 유전층(721)을 관통하여 형성되는 제1 비아(741)와, 일단이 제1 금속판(731)과 연결되고 제1 유전층(721)을 관통하여 형성되는 제2 비아(742)를 가지며, 일단은 제1 비아(741)의 타단과 연결되고 타단은 제2 비아(742)의 타단과 연결되며 제1 금속층(711)과 동일 평면 상을 경유하도록 형성된 연결 패턴(743)을 포함하여 구성될 수 있다.To this end, the first stitching via 745 may include a first via 741 having one end connected to the second metal plate 732 and penetrating through the first dielectric layer 721, and one end having the first metal plate 731. A second via 742 connected to and formed through the first dielectric layer 721, one end of which is connected to the other end of the first via 741, and the other end of which is connected to the other end of the second via 742. The connection pattern 743 may be formed to pass through the same plane as the metal layer 711.

제2 스티칭 비아(749)의 제1 비아(746)는 그 일단이 제2 금속판(732)과 연결되고, 제1 유전층(721), 제1 금속층(711) 및 제2 유전층(722)을 관통하여 형성된 다. 제2 스티칭 비아(749)의 제2 비아(747)는 그 일단이 제3 금속판(733)와 연결되고, 제1 유전층(721), 제1 금속층(711) 및 제2 유전층(722)을 관통하여 형성된다. 제2 스티칭 비아(749)의 연결 패턴(748)은 그 일단이 제1 비아(746)의 타단과 연결되고 그 타단이 제2 비아(747)의 타단과 연결되며, 제2 금속층(712)과 동일 평면 상을 경유하도록 형성된다.One end of the first via 746 of the second stitching via 749 is connected to the second metal plate 732 and penetrates through the first dielectric layer 721, the first metal layer 711, and the second dielectric layer 722. Formed by One end of the second via 747 of the second stitching via 749 is connected to the third metal plate 733, and penetrates through the first dielectric layer 721, the first metal layer 711, and the second dielectric layer 722. Is formed. The connecting pattern 748 of the second stitching via 749 has one end connected to the other end of the first via 746 and the other end connected to the other end of the second via 747, and the second metal layer 712. It is formed to pass through the same plane.

도 7에서 제2 스티칭 비아(749)는 총 3개 층(제2 금속층(712), 제1 금속층(711) 및 금속판들(732, 733)을 의미함) 사이에서 형성되고 있다. 일반적으로 3층 이상에서 비아를 이용한 층간 연결 방식으로는 PTH(plated through hole) 방식(도 12a 참조), 스택 비아(stack via) 방식(도 12b 참조), 스태그드 비아(stagged via) 방식(도 12c 참조), 오링 비아(o-ring via) 방식(도 12d 참조) 등이 존재한다. 즉, 도 7의 제2 스티칭 비아(749)는 도면 도시의 편의상 제1 비아(746) 및 제2 비아(747)가 모두 도 12a의 PTH 방식에 의해 단 한번의 공정을 통해 형성된 것과 같이 도시되고 있지만(이는 도 8의 스티칭 비아의 경우도 동일함), 이외에도 상기와 같은 다양한 방식들이 이용될 수 있는 것이다.In FIG. 7, the second stitching via 749 is formed between a total of three layers (meaning the second metal layer 712, the first metal layer 711, and the metal plates 732 and 733). In general, an interlayer connection method using vias in three or more layers includes a plated through hole (PTH) method (see FIG. 12A), a stack via method (see FIG. 12B), and a staggered via method (FIG. 12B). 12c), an o-ring via scheme (see FIG. 12d), and the like. That is, the second stitching via 749 of FIG. 7 is shown as the first via 746 and the second via 747 are both formed through a single process by the PTH method of FIG. 12A for convenience of illustration. Although this is the same for the stitching via of FIG. 8, various other schemes as described above may be used.

여기서, 도 12b의 스택 비아 방식 및 도 12c의 스태그드 비아 방식은 복수개의 BVH(blind via hole)(도 12b 및 도 12c의 746-1, 746-2, 747-1, 747-2 참조)를 적층 순서에 따라 중간에 비아랜드(도 12b 및 도 12c의 761, 762 참조)을 두고 별개로 제작하여 전기적으로 연결하는 방식이다. 특히, 도 12c의 스태그드 비아 방식의 경우에는 각각의 BVH 간이 다른 중심축을 갖도록 형성됨을 그 특징으로 한다. 또한, 도 12d의 오링 비아 방식의 경우에는 비아의 직경이 하부 방향으로 갈수록 좁아지는 특징을 갖는다(도 12d의 746'및 747'참조). 또한, 비아의 형성을 위해 IVH(inner via hole)을 이용할 수도 있음은 물론이며, 어떤한 방식이라도 특별한 제한이 없이 본 발명에 적용 가능한 것임은 자명하다 할 것이다.12B and the stacked via method of FIG. 12C include a plurality of blind via holes (BVHs) (see 746-1, 746-2, 747-1, and 747-2 of FIGS. 12B and 12C). Via lands (see 761 and 762 of FIGS. 12B and 12C) in the middle according to the stacking order are separately manufactured and electrically connected. In particular, in the case of the staggered via method of FIG. 12C, each BVH is formed to have a different central axis. In addition, in the case of the O-ring via method of FIG. 12D, the diameter of the via is narrowed toward the lower direction (see 746 ′ and 747 ′ of FIG. 12D). In addition, it is obvious that IVH (inner via hole) may be used to form the vias, and any method may be applicable to the present invention without particular limitation.

여기서, 금속층들(711, 712)과 금속판들(731, 732, 733) 간은 인쇄회로기판 내에서 전기 신호적으로는 상호간 다른 층을 구성할 수 있다. 예를 들어, 금속층들(711, 712)이 인쇄회로기판에서 전원층(power layer)으로 기능하고, 금속판들(731, 732, 733)이 접지층(ground layer)으로서 기능하는 것이 바로 그것이다.Here, the metal layers 711 and 712 and the metal plates 731, 732 and 733 may constitute different layers with respect to electrical signals in the printed circuit board. For example, the metal layers 711 and 712 function as a power layer in the printed circuit board, and the metal plates 731, 732 and 733 function as ground layers.

이 경우, 제1 스티칭 비아(745)의 연결 패턴(743)과 제2 스티칭 비아(749)의 연결 패턴(748)은 도 7에 도시된 바와 같이 제1 금속층(711)에 형성된 클리어런스 홀(751)과 제2 금속층(712)에 형성된 클리어런스 홀(752) 내에 각각 수용됨으로써, 금속판들(731, 732, 733)과 제1 금속층(711) 간 및 제2 금속층(712) 간을 전기적으로 분리할 필요가 있다.In this case, the connection pattern 743 of the first stitching via 745 and the connection pattern 748 of the second stitching via 749 are formed in the clearance hole 751 formed in the first metal layer 711 as shown in FIG. 7. ) And the clearance holes 752 formed in the second metal layer 712, respectively, to electrically separate between the metal plates 731, 732, and 733, the first metal layer 711, and the second metal layer 712. There is a need.

또한, 도 7의 경우, 제2 스티칭 비아(749)의 제1 비아(746) 및 제2 비아(747)는 각각 제1 금속층(711)도 관통하여 형성되므로, 제1 금속층(711)에 별도로 형성된 다른 클리어런스 홀(753, 754) 내를 관통하도록 형성될 필요가 있다.In addition, in FIG. 7, since the first via 746 and the second via 747 of the second stitching via 749 are also formed through the first metal layer 711, respectively, the first via 746 and the second via 747 are separately formed on the first metal layer 711. It needs to be formed to penetrate into the other clearance holes 753 and 754 formed.

이와 같이, 본 발명의 제3 실시예에 따른 전자기 밴드갭 구조에서는 2개의 금속층(711, 712)이 모두 금속판들(731, 732, 733)이 적층된 평면을 기준으로 어느 단 방향의 서로 다른 평면 상에 위치하게 되는 특징을 가지므로, 2개의 스티칭 비아 중 금속판들로부터 상대적으로 먼 거리에 위치한 금속층(즉, 도 7에서는 제2 금속층(712))을 경유하는 스티칭 비아(즉, 도 7에서는 제2 스티칭 비아(749))는 필연 적으로 상대적으로 가까운 거리에 위치한 금속층(즉, 도 7에서는 제1 금속층(711))도 관통하게 된다. 따라서, 먼 거리를 경유하는 스티칭 비아가 관통할 위치에 상응하여 가까운 거리에 위치한 금속층에는 클리어런스 홀(도 7에서 참조번호 753, 754 참조)이 별도로 형성되어 있을 필요가 있다.As described above, in the electromagnetic bandgap structure according to the third embodiment of the present invention, the two metal layers 711 and 712 are different planes in one end direction based on a plane in which the metal plates 731, 732 and 733 are stacked. Because of the characteristic of being located on the stitching via (i.e., the second metal layer 712 in FIG. 7) located relatively far from the metal plates of the two stitching vias (i.e., in FIG. The two stitching vias 749 necessarily penetrate the metal layer (ie, the first metal layer 711 in FIG. 7) located at a relatively close distance. Therefore, a clearance hole (refer to reference numerals 753 and 754 in FIG. 7) needs to be formed separately in the metal layer located at a close distance corresponding to the position through which the stitching via via the long distance will pass.

본 발명의 제3 실시예에서도, 금속판들(731, 732, 733)을 기준할 때 동일 방향에서 상호간 차등 길이로 연장 형성시킨 제1 스티칭 비아(745)와 제2 스티칭 비아(749)는 각각 그 길이에 비례하여 서로 다른 값을 갖는 인덕턴스 성분으로서 작용하고, 금속판들(731, 732, 733)과 제1 유전층(721)을 사이에 두고 위치한 제1 금속층(711) 그리고 제1 금속층(711)과 제2 유전층(722) 및 제2 금속층(712)은 각각 캐패시턴스 성분으로서 작용한다.In the third embodiment of the present invention, the first stitching vias 745 and the second stitching vias 749 each extending with different lengths in the same direction when referring to the metal plates 731, 732, and 733 are respectively A first metal layer 711 and a first metal layer 711 which act as inductance components having different values in proportion to the length, and are disposed between the metal plates 731, 732, and 733 and the first dielectric layer 721; The second dielectric layer 722 and the second metal layer 712 each act as a capacitance component.

따라서, 인쇄회로기판 내부의 임의의 기판면 전체(도 4a 내지 도 4d 참조) 또는 그 일부면(도 4e 참조)에 도 7과 같은 구조의 구조물을 그 인쇄회로기판 내에 존재하는 노이즈 전달 가능 경로 상에 반복 배열시키게 되면, 특정 주파수 대역의 신호 전달을 차폐할 수 있는 전자기 밴드갭 구조로 기능할 수 있게 된다.Therefore, a structure having a structure as shown in FIG. 7 on an entirety of a substrate surface (see FIGS. 4A to 4D) or a portion thereof (see FIG. 4E) inside a printed circuit board is disposed on a noise transfer path existing in the printed circuit board. Repeatedly arranged in, it can function as an electromagnetic bandgap structure that can shield the signal transmission of a specific frequency band.

여기서, 도 7의 전자기 밴드갭 구조에 의할 때에도 제1 스티칭 비아(745)와 제2 스티칭 비아(749) 간의 길이가 서로 상이하게 제작되게 되므로, 도 6에서와 유사하게, 다른 대역을 갖는 2개의 밴드갭 주파수(bandgap frequnecy)를 얻을 수 있을 것이다.Here, since the lengths between the first stitching via 745 and the second stitching via 749 are made different from each other even when the electromagnetic bandgap structure of FIG. 7 is used, similarly to FIG. The bandgap frequnecy may be obtained.

도 8은 본 발명의 제4 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도이다.8 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to a fourth exemplary embodiment of the present invention.

본 발명의 제4 실시예에 따른 전자기 밴드갭 구조물은, 인쇄회로기판(100) 내의 어느 일 평면 상에 위치하는 복수개의 금속판(831, 832, 833)과, 상기 금속판들(831, 832, 833) 간에 적어도 하나의 다른 금속층(도 8의 경우에는 참조번호 811의 금속층)을 사이에 두고 위치하는 금속층(812)과, 금속판들(831, 832, 833) 중 어느 하나의 금속판(832)을 기준으로 다른 하나의 금속판(831) 간을 전기적으로 연결하는 제1 스티칭 비아(845)와, 상기 어느 하나의 금속판(832)를 기준으로 또다른 하나의 금속판(833) 간을 전기적으로 연결하는 제2 스티칭 비아(849)를 포함한다.The electromagnetic bandgap structure according to the fourth embodiment of the present invention includes a plurality of metal plates 831, 832, and 833 located on one plane in the printed circuit board 100, and the metal plates 831, 832, and 833. ) Based on a metal layer 812 positioned between at least one other metal layer (in this case, reference numeral 811 in FIG. 8) and the metal plate 832 of any one of the metal plates 831, 832, and 833. A first stitching via 845 electrically connecting the other metal plate 831 to another metal plate 833 based on any one of the metal plates 832. Stitching vias 849.

이때, 복수개의 금속판(831, 832, 833)과 어느 하나의 금속층(811)의 사이 및 상기 2개의 금속층(811, 812)의 사이에는 각각 유전층(dielectric layer)(821, 822)이 개재될 수 있다.In this case, dielectric layers 821 and 822 may be interposed between the plurality of metal plates 831, 832, and 833 and any one metal layer 811, and between the two metal layers 811 and 812. have.

이하, 도면 설명의 편의 및 도 3a, 3b, 도 5, 도 6, 도 7에 도시된 전자기 밴드갭 구조와의 대조의 편의를 위하여, 참조번호 811의 금속층을 제1 금속층(811)으로, 참조번호 812의 금속층을 제2 금속층(812)으로, 참조번호 831의 금속판을 제1 금속판(831)으로, 참조번호 832의 금속판을 제2 금속판(832)으로, 참조번호 833의 금속판을 제3 금속판(833)으로, 참조번호 821의 유전층을 제1 유전층(821)으로, 참조번호 822의 유전층을 제2 유전층(822)으로 명명한다.Hereinafter, for convenience of description of the drawings and for convenience of contrast with the electromagnetic bandgap structures shown in FIGS. 3A, 3B, 5, 6, and 7, the metal layer 811 is referred to as the first metal layer 811. The metal layer 812 is the second metal layer 812, the metal plate 831 is the first metal plate 831, the metal plate 832 is the second metal plate 832, and the metal plate 833 is the third metal plate. In 833, the dielectric layer 821 is designated as the first dielectric layer 821, and the dielectric layer 822 is referred to as the second dielectric layer 822.

여기서, 도 8에 도시된 전자기 밴드갭 구조물은 제2 금속층(812)을 1층으로, 제1 금속층(811)을 2층으로, 금속판들(831, 832, 833)을 3층으로 하는 3층 구조를 갖는다는 점, 스티칭 비아들이 금속판들(831, 832, 833)을 기준으로 어느 일 방향 으로만 연장된다는 점에서 도 7과 유사한 구조를 가지고 있다.Here, the electromagnetic bandgap structure shown in FIG. 8 includes a third layer including the second metal layer 812 as one layer, the first metal layer 811 as two layers, and the metal plates 831, 832, and 833 as three layers. It has a structure similar to that of FIG. 7 in that it has a structure, and the stitching vias extend in only one direction with respect to the metal plates 831, 832, and 833.

다만, 도 8의 경우에는, 스티칭 비아들(845, 849) 모두가 금속판들(831, 832, 833)과 바로 인접한 금속층(도 8의 제1 금속층(811))을 경유하지 않도록 제작되고 있다는 점에서 도 7과는 다른 구조를 가지고 있다.However, in the case of FIG. 8, all of the stitching vias 845 and 849 are manufactured not to pass through the metal layer immediately adjacent to the metal plates 831, 832 and 833 (the first metal layer 811 of FIG. 8). Has a structure different from that of FIG.

즉, 도 8에서, 제1 스티칭 비아(845) 및 제2 스티칭 비아(849)는 모두 그 각각의 일부분(참조번호 843, 848 참조)이 금속판들(831, 832, 833)과 바로 인접하지 않는 금속층(즉, 제2 금속층(812))과 동일 평면 상의 서로 다른 위치를 경유함을 통해, 각각의 2개의 금속판 간(즉, 제1 금속판(831)과 제2 금속판(832) 간 및 제2 금속판(832)과 제3 금속판(833) 간)을 전기적으로 연결한다.That is, in FIG. 8, both the first stitching via 845 and the second stitching via 849 do not have their respective portions (see reference numerals 843 and 848) directly adjacent to the metal plates 831, 832, and 833. Via two different metal plates (ie, between the first metal plate 831 and the second metal plate 832) and the second through the metal layer (ie, the second metal layer 812) at different positions on the same plane. Between the metal plate 832 and the third metal plate 833).

이를 위해, 제1 스티칭 비아(845)의 제1 비아(841)는 그 일단이 제1 금속판(831)과 연결되고, 제1 유전층(821), 제1 금속층(811) 및 제2 유전층(822)을 관통하여 형성된다. 제1 스티칭 비아(845)의 제2 비아(812)는 그 일단이 제2 금속판(832)와 연결되고, 제1 유전층(821), 제1 금속층(811) 및 제2 유전층(822)을 관통하여 형성된다. 제1 스티칭 비아(845)의 연결 패턴(843)은 그 일단이 제1 비아(841)의 타단과 연결되고 그 타단이 제2 비아(842)의 타단과 연결되며, 제2 금속층(812)과 동일 평면 상을 경유하도록 형성된다.To this end, one end of the first via 841 of the first stitching via 845 is connected to the first metal plate 831, and the first dielectric layer 821, the first metal layer 811, and the second dielectric layer 822 are formed. It is formed through). One end of the second via 812 of the first stitching via 845 is connected to the second metal plate 832, and penetrates through the first dielectric layer 821, the first metal layer 811, and the second dielectric layer 822. Is formed. The connection pattern 843 of the first stitching via 845 has one end connected to the other end of the first via 841, and the other end connected to the other end of the second via 842, and the second metal layer 812. It is formed to pass through the same plane.

마찬가지로, 제2 스티칭 비아(849)의 제1 비아(846)는 그 일단이 제2 금속판(832)과 연결되고, 제1 유전층(821), 제1 금속층(811) 및 제2 유전층(822)을 관통하여 형성된다. 제2 스티칭 비아(849)의 제2 비아(847)는 그 일단이 제3 금속판(833)와 연결되고, 제1 유전층(821), 제1 금속층(811) 및 제2 유전층(822)을 관 통하여 형성된다. 제2 스티칭 비아(849)의 연결 패턴(848)은 그 일단이 제1 비아(846)의 타단과 연결되고 그 타단이 제2 비아(847)의 타단과 연결되며, 제2 금속층(812)과 동일 평면 상을 경유하도록 형성된다.Similarly, one end of the first via 846 of the second stitching via 849 is connected to the second metal plate 832, and the first dielectric layer 821, the first metal layer 811, and the second dielectric layer 822 are formed. It is formed through the through. The second via 847 of the second stitching via 849 has one end connected to the third metal plate 833, and passes through the first dielectric layer 821, the first metal layer 811, and the second dielectric layer 822. It is formed through. The connecting pattern 848 of the second stitching via 849 has one end connected to the other end of the first via 846 and the other end connected to the other end of the second via 847, and the second metal layer 812. It is formed to pass through the same plane.

이때, 금속층들(811, 812)과 금속판들(831, 832, 833) 간은 인쇄회로기판 내에서 전기 신호적으로는 상호간 다른 층을 구성할 수 있다. 따라서, 제1 스티칭 비아(845)의 연결 패턴(843)과 제2 스티칭 비아(849)의 연결 패턴(848)은 도 8에 도시된 바와 같이 제2 금속층(812)의 서로 다른 위치에 형성된 각각의 클리어런스 홀(851, 852) 내에 수용됨으로써, 금속판들(831, 832, 833)과 제2 금속층(712) 간을 전기적으로 분리할 필요가 있다.In this case, the metal layers 811 and 812 and the metal plates 831, 832 and 833 may form different layers with respect to electrical signals in the printed circuit board. Accordingly, the connection pattern 843 of the first stitching via 845 and the connection pattern 848 of the second stitching via 849 may be formed at different positions of the second metal layer 812 as shown in FIG. 8. By being accommodated in the clearance holes 851 and 852, it is necessary to electrically separate between the metal plates 831, 832 and 833 and the second metal layer 712.

또한 이때, 제1 스티칭 비아(845) 및 제2 스티칭 비아(849)의 각각의 비아들(841, 842, 846, 847)은 필연적으로 제1 금속층(811)을 관통하여 형성될 수 밖에 없으므로, 제1 금속층(811)에는 그 각각의 비아들(841, 842, 846, 847)이 관통될 위치에 상응하여 각각 클리어런스 홀(853, 854, 855, 856)이 형성될 필요가 있다.In addition, at this time, each of the vias 841, 842, 846, and 847 of the first stitching via 845 and the second stitching via 849 is inevitably formed through the first metal layer 811. Clearance holes 853, 854, 855, and 856 need to be formed in the first metal layer 811 to correspond to the positions where the respective vias 841, 842, 846, and 847 are to be penetrated.

이에 따라, 본 발명의 제4 실시예에서도, 금속판들(831, 832, 833)을 기준할 때 동일 방향으로 연장 형성시킨 제1 스티칭 비아(845)와 제2 스티칭 비아(849)는 각각 인덕턴스 성분으로서 작용하고, 금속판들(831, 832, 833)과 제1 유전층(821)을 사이에 두고 위치한 제1 금속층(811) 그리고 제1 금속층(811)과 제2 유전층(822) 및 제2 금속층(812)은 각각 캐패시턴스 성분으로서 작용한다.Accordingly, also in the fourth embodiment of the present invention, the first stitching via 845 and the second stitching via 849 extending in the same direction when the metal plates 831, 832, and 833 are referred to each have an inductance component. And a first metal layer 811 and a first metal layer 811, a second dielectric layer 822, and a second metal layer disposed between the metal plates 831, 832, and 833 and the first dielectric layer 821. 812 each acts as a capacitance component.

따라서, 인쇄회로기판 내부의 임의의 기판면 전체(도 4a 내지 도 4d 참조) 또는 그 일부면(도 4e 참조)에 도 8과 같은 구조의 구조물을 그 인쇄회로기판 내에 존재하는 노이즈 전달 가능 경로 상에 반복 배열시키게 되면, 특정 주파수 대역의 신호 전달을 차폐할 수 있는 전자기 밴드갭 구조로 기능할 수 있게 된다.Therefore, a structure having a structure as shown in FIG. 8 on an entirety of a substrate surface (see FIGS. 4A to 4D) or a part of the surface thereof (see FIG. 4E) in the printed circuit board is disposed on the noise transfer path existing in the printed circuit board. Repeatedly arranged in, it can function as an electromagnetic bandgap structure that can shield the signal transmission of a specific frequency band.

이상에서 도 5 내지 도 8을 참조하여 상세히 설명한 본 발명의 각 실시예에 따른 전자기 밴드갭 구조물에 의하면, 다양한 밴드갭 주파수 대역의 구현이 가능하고, 이에 따라 보다 다양한 응용제품, 전자기기에 범용적으로 적용할 수 있는 이점이 있다. 이는 본 발명의 각 실시예에 따른 전자기 밴드갭 구조가 다음과 같은 큰 특징들을 갖기 때문이다.According to the electromagnetic bandgap structure according to each embodiment of the present invention described in detail above with reference to FIGS. 5 to 8, it is possible to implement a variety of bandgap frequency bands, thereby making it more versatile application, electronic devices There is an advantage that can be applied. This is because the electromagnetic bandgap structure according to each embodiment of the present invention has the following big features.

첫번째로, 본 발명의 전자기 밴드갭 구조에 의하면, 어느 2개의 금속판 간을 연결하는 스티칭 비아의 길이를 보다 길게 확보할 수 있는 이점이 있다. 왜냐하면, 본 발명의 전자기 밴드갭 구조에서 각각의 스티칭 비아는 인접한 금속층 이외의 타 금속층까지도 경유하여 2개의 금속판 간을 전기적으로 연결하므로, 그 연장된 길이만큼 인덕턴스 값을 보다 크게 확보할 수 있기 때문이다. 물론, 인접한 금속층 이외의 타 금속층까지를 포함하여 구성됨으로써, 본 발명의 전자기 밴드갭 구조가 이외의 다른 전기적 성분(예를 들면, 금속층 간 또는 금속판과 금속층 간에서의 캐패시턴스 성분)도 더 보유할 수 있음도 자명하다.First, according to the electromagnetic bandgap structure of the present invention, there is an advantage that the length of the stitching vias connecting any two metal plates can be secured longer. This is because each stitching via in the electromagnetic bandgap structure of the present invention electrically connects two metal plates via another metal layer other than the adjacent metal layer, thereby ensuring a larger inductance value by the extended length. . Of course, by including other metal layers other than the adjacent metal layers, the electromagnetic bandgap structure of the present invention may further retain other electrical components (for example, capacitance components between metal layers or between metal plates and metal layers). It is obvious.

이는 본 발명의 전자기 밴드갭 구조를 채용하는 경우, 기존의 전자기 밴드갭 구조(특히, 도 2a 및 도 2b에 도시한 버섯형 구조)에 비하여 조정 가능한 팩터(즉, 여러가지의 인덕턴스 성분 및 캐패시턴스 성분)를 보다 다양히 확보할 수 있다는 것을 의미한다. 이는 곧 차폐하고자 하는 목적 주파수인 밴드갭 주파수 대역 및 그 노이즈 레벨의 조정을 보다 자유롭게 할 수 있다는 것을 의미하게 된다.When adopting the electromagnetic bandgap structure of the present invention, this is an adjustable factor (i.e., various inductance components and capacitance components) compared to the existing electromagnetic bandgap structure (especially the mushroom structure shown in Figs. 2A and 2B). It means that can be obtained more variously. This means that the bandgap frequency band, which is the target frequency to be shielded, and its noise level can be more freely adjusted.

두번째로, 본 발명의 전자기 밴드갭 구조는 다층 인쇄회로기판(multi-layer PCB)에 적용하기에 보다 적합한 형태를 갖는다는 이점이 있다. 도 2a 및 도 2b에 도시된 버섯형 구조의 전자기 밴드갭 구조(도 3a 및 도 3b에 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조도 마찬가지임)는 단지 2개의 레이어 내에서 캐패시턴스 성분 및 인덕턴스 성분을 확보해야만 하므로, 그 2개의 레이어 내에서 보다 복잡하고 치밀하게 구조물을 형성시켜야 하는 어려움이 있다. 이는 여러 종류의 전자회로가 동일 기판 내에 구현되는 복잡한 배선 구조의 인쇄회로기판이나, SiP(System in Package)와 같이 좁은 영역에 많은 능동 소자와 수동 소자를 적용해야 하는 경우를 고려하면 더더욱 그러하다.Secondly, the electromagnetic bandgap structure of the present invention has the advantage of having a form more suitable for application to a multi-layer PCB. The electromagnetic bandgap structure of the mushroom structure shown in FIGS. 2A and 2B (also the electromagnetic bandgap structure of the two-layer structure including the stitching vias shown in FIGS. 3A and 3B) is the capacitance within only two layers. Since the component and the inductance component must be secured, there is a difficulty in forming the structure more complicated and densely in the two layers. This is especially true when a large number of active devices and passive devices need to be applied to a narrow area such as a printed circuit board having a complex wiring structure in which various types of electronic circuits are implemented on the same substrate or a system in package (SiP).

이에 비해, 본 발명의 전자기 밴드갭 구조에서는 다층 인쇄회로기판 내의 여러층에 나누어 비아(via)나 연결 패턴을 제작할 수 있기 때문에, 그만큼 디자인적인 자유도 및 유연성이 늘어나는 이점이 있는 것이다.On the other hand, in the electromagnetic bandgap structure of the present invention, since vias or connection patterns can be manufactured by dividing into multiple layers in a multilayer printed circuit board, design freedom and flexibility are increased accordingly.

세번째로, 본 발명의 전자기 밴드갭 구조에서는 차등 길이를 갖는 스티칭 비아를 형성하는 것이 가능하므로, 이에 따라 밴드갭 주파수 대역을 보다 확장시킬 수도 있음은 물론, 하나의 전자기 밴드갭 구조를 통해 2개 이상의 밴드갭 주파수의 확보도 가능하다는 이점이 있다. 이는 이하 설명할 도 9의 주파수 특성 비교 그래프를 통해 쉽게 이해될 수 있을 것이다.Third, in the electromagnetic bandgap structure of the present invention, it is possible to form a stitching via having a differential length. Accordingly, the bandgap frequency band may be further expanded, and two or more through one electromagnetic bandgap structure. There is an advantage that the band gap frequency can also be secured. This can be easily understood through the frequency characteristic comparison graph of FIG. 9 to be described below.

도 9는 도 3b에 도시된 전자기 밴드갭 구조물과 도 6에 도시된 전자기 밴드 갭 구조물의 주파수 특성을 비교한 그래프이다.FIG. 9 is a graph comparing frequency characteristics of the electromagnetic bandgap structure shown in FIG. 3B and the electromagnetic bandgap structure shown in FIG. 6.

도 9는 본 발명에서 제안하는 전자기 밴드갭 구조가 특정 주파수 대역에서의 대역 저지 특성을 갖는지를 확인하기 위해, 그 주파수 특성을 산란 파라미터(scattering parameter)로 분석한 것이다. 여기서, 참조번호 910은 도 3b에 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물의 주파수 특성을, 참조번호 920은 본 발명의 각 실시예 중 도 6에 도시된 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물의 주파수 특성을 나타낸 것이다.FIG. 9 analyzes the frequency characteristics by scattering parameters in order to confirm whether the electromagnetic bandgap structure proposed in the present invention has a band blocking characteristic in a specific frequency band. Here, reference numeral 910 denotes the frequency characteristic of the electromagnetic bandgap structure of the two-layer structure including the stitching via illustrated in FIG. 3B, and reference numeral 920 includes the stitching via illustrated in FIG. 6 among the embodiments of the present invention. Frequency characteristics of a multilayer electromagnetic bandgap structure are shown.

도 9를 참조하면, 도 3b의 전자기 밴드갭 구조물의 경우, 차폐율 -50 dB를 기준으로 할때 그 밴드갭 주파수(bandgap frequency)가 약 1.5 ~ 4.7 GHz 대역을 갖는 것을 확인할 수 있다. 이에 비해, 도 6에 도시된 전자기 밴드갭 구조물의 경우, 동일 차폐율(즉, -50 dB)을 기준으로 할때 그 밴드갭 주파수가 약 0.75 ~4.7 GHz에서 형성되고 있음은 확인할 수 있다. 즉, 본 발명에 따른 도 6의 전자기 밴드갭 구조물의 경우가 도 3b의 전자기 밴드갭 구조물에 비해 노이즈 차폐 범위가 보다 넓다는 것을 확인할 수 있다. 물론, 동일 차폐 주파수 대역을 기준으로 할때, 그 노이즈 레벨(즉, 차폐율)도 보다 낮아지고 있음을 쉽게 확인할 수 있다.Referring to FIG. 9, in the case of the electromagnetic bandgap structure of FIG. 3B, when the shielding rate is -50 dB, the bandgap frequency is about 1.5 to 4.7 GHz. In contrast, in the case of the electromagnetic bandgap structure illustrated in FIG. 6, it can be seen that the bandgap frequency is formed at about 0.75 to 4.7 GHz based on the same shielding rate (that is, -50 dB). That is, in the case of the electromagnetic bandgap structure of FIG. 6 according to the present invention, it can be seen that the noise shielding range is wider than that of the electromagnetic bandgap structure of FIG. 3b. Of course, it is easy to confirm that the noise level (ie, the shielding rate) is also lowered based on the same shielding frequency band.

또한, 보다 큰 특징은, 도 6에 도시된 전자기 밴드갭 구조물의 경우에는 차폐율 -75 dB를 기준으로 할때 2개의 밴드갭 주파수 대역이 형성되고 있음을 확인할 수 있다(도 9의 참조번호 921 및 922 참조). 이는 도 6의 전자기 밴드갭 구조의 경우 2개의 스티칭 비아 간의 길이가 차등 길이로 제작되고 있기 때문이다.In addition, in the case of the electromagnetic bandgap structure illustrated in FIG. 6, it can be seen that two bandgap frequency bands are formed based on a shielding rate of -75 dB (reference numeral 921 of FIG. 9). And 922). This is because the length between the two stitching vias is manufactured to have a differential length in the case of the electromagnetic bandgap structure of FIG. 6.

여기서, 도 9의 주파수 특성 그래프는 유사 조건에서 도 3b와 도 6의 전자기 밴드갭 구조 간의 주파수 특성 차이를 설명하기 위한 일 예에 불과하다. 따라서, 도 9의 시뮬레이션 결과는 금속판 간 혹은 금속층 간의 이격 간격, 각 유전층을 구성하는 유전 물질의 유전율, 각 유전층의 두께, 금속판의 크기, 형상, 면적 등과 같은 팩터에 의한 캐패시턴스 값의 변화, 스티칭 비아의 형상, 길이, 두께, 폭, 단면적 등과 같은 팩터에 의한 인덕턴스 값의 변화에 따라서도 밴드갭 주파수 및 그 차폐율이 상이해질 수 있음은 자명하다.Here, the frequency characteristic graph of FIG. 9 is merely an example for explaining the difference in frequency characteristics between the electromagnetic bandgap structures of FIGS. 3B and 6 under similar conditions. Accordingly, the simulation results of FIG. 9 show that the spacing between metal plates or metal layers, the dielectric constant of each dielectric layer, the thickness of each dielectric layer, the change in capacitance values due to factors such as the size, shape, area of the metal plate, and stitching vias. It is apparent that the bandgap frequency and its shielding rate may be different depending on the change in inductance value by factors such as shape, length, thickness, width, cross-sectional area, and the like.

이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 쉽게 이해할 수 있을 것이다.Although the above has been described with reference to a preferred embodiment of the present invention, those skilled in the art to which the present invention pertains without departing from the spirit and scope of the present invention as set forth in the claims below It will be readily understood that modifications and variations are possible.

도 1은 동작 주파수를 달리하는 2개의 전자회로를 포함하는 인쇄회로기판의 단면도.1 is a cross-sectional view of a printed circuit board including two electronic circuits having different operating frequencies.

도 2a 및 도 2b는 인쇄회로기판에 탑재된 전자회로 간의 전도 노이즈 문제를 해결하기 위한 일 방안으로서 버섯형 구조를 갖는 전자기 밴드갭 구조물의 사시도.2A and 2B are perspective views of an electromagnetic bandgap structure having a mushroom structure as a way to solve the problem of conduction noise between electronic circuits mounted on a printed circuit board.

도 2c는 도 2b에 도시된 전자기 밴드갭 구조물의 등가 회로도.2C is an equivalent circuit diagram of the electromagnetic bandgap structure shown in FIG. 2B.

도 2d는 도 2b에 도시된 전자기 밴드갭 구조물의 주파수 특성을 나타낸 그래프.FIG. 2D is a graph showing the frequency characteristics of the electromagnetic bandgap structure shown in FIG. 2B.

도 3a는 본 발명과 관련된 전자기 밴드갭 구조물로서 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물의 일 예를 나타낸 사시도.3A is a perspective view illustrating an example of a two-layer electromagnetic bandgap structure including a stitching via as an electromagnetic bandgap structure according to the present invention;

도 3b는 도 3a에 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물을 A-A'선을 기준으로 절단하였을 때의 단면도.FIG. 3B is a cross-sectional view when the electromagnetic bandgap structure of the two-layer structure including the stitching vias shown in FIG. 3A is cut based on the line AA ′. FIG.

도 3c는 도 3a에 도시된 스티칭 비아를 포함하는 2층 구조의 전자기 밴드갭 구조물의 등가 회로도.3C is an equivalent circuit diagram of an electromagnetic bandgap structure of a two layer structure including the stitching vias shown in FIG. 3A.

도 4a는 사각형 형상의 금속판을 갖는 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.4A is a plan view showing an arrangement structure of an electromagnetic bandgap structure including a stitching via having a rectangular metal plate.

도 4b는 삼각형 형상의 금속판을 갖는 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.4B is a plan view showing an arrangement structure of an electromagnetic bandgap structure including a stitching via having a triangular shaped metal plate.

도 4c 및 도 4d는 사이즈를 달리하는 복수개의 그룹의 금속판들로 이루어진 스티칭 비아를 포함하는 전자기 밴드갭 구조물의 배열 구조를 나타낸 평면도.4C and 4D are plan views showing an arrangement structure of an electromagnetic bandgap structure including a stitching via made of a plurality of groups of metal plates of different sizes.

도 4e는 스티칭 비아를 포함하는 전자기 밴드갭 구조물에 의한 띠 모양의 배열 구조를 나타낸 평면도.4E illustrates a plan view of a band-like arrangement by an electromagnetic bandgap structure including stitching vias.

도 5는 본 발명의 제1 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도.5 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to the first exemplary embodiment of the present invention.

도 6은 본 발명의 제2 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도.6 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to a second exemplary embodiment of the present invention.

도 7은 본 발명의 제3 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도.FIG. 7 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to a third exemplary embodiment of the present invention. FIG.

도 8은 본 발명의 제4 실시예에 따른 스티칭 비아를 포함하는 다층 구조의 전자기 밴드갭 구조물 및 이를 포함한 인쇄회로기판을 나타낸 단면도.8 is a cross-sectional view illustrating an electromagnetic bandgap structure having a multilayer structure including a stitching via and a printed circuit board including the same according to a fourth exemplary embodiment of the present invention.

도 9는 도 3b에 도시된 전자기 밴드갭 구조물과 도 6에 도시된 전자기 밴드갭 구조물의 주파수 특성을 비교한 그래프.FIG. 9 is a graph comparing the frequency characteristics of the electromagnetic bandgap structure shown in FIG. 3B and the electromagnetic bandgap structure shown in FIG. 6.

도 10a는 도 5에 도시된 전자기 밴드갭 구조물에 관한 입체 사시도.FIG. 10A is a perspective perspective view of the electromagnetic bandgap structure shown in FIG. 5. FIG.

도 10b는 도 10a에 도시된 입체 사시도 중 금속층이 제거된 형태를 나타낸 도면.Figure 10b is a view showing a form in which the metal layer of the three-dimensional perspective view shown in Figure 10a.

도 11a는 도 6에 도시된 전자기 밴드갭 구조물에 관한 입체 사시도.FIG. 11A is a perspective perspective view of the electromagnetic bandgap structure shown in FIG. 6. FIG.

도 11b는 도 11a에 도시된 입체 사시도 중 금속층이 제거된 형태를 나타낸 도면.Figure 11b is a view showing a form in which the metal layer of the three-dimensional perspective view shown in Figure 11a.

도 12a 내지 도 12d는 층간 연결을 위한 비아 형성 방식을 설명하기 위한 도면.12A to 12D are diagrams for describing a via forming method for interlayer connection.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 인쇄회로기판100: printed circuit board

300, 500, 600, 700, 800 : 전자기 밴드갭 구조물300, 500, 600, 700, 800: electromagnetic bandgap structure

331, 531, 631, 731, 831 : 제1 금속판331, 531, 631, 731, 831: first metal plate

332, 532, 632, 732, 832 : 제2 금속판332, 532, 632, 732, 832: second metal plate

333, 533, 633, 733, 833 : 제3 금속판333, 533, 633, 733, 833: third metal plate

545, 645, 745, 845 : 제1 스티칭 비아545, 645, 745, 845: First Stitching Via

549, 649, 749, 849 : 제2 스티칭 비아549, 649, 749, 849: second stitching via

511, 611, 711, 811 : 제1 금속층511, 611, 711, 811: first metal layer

512, 612, 712, 812 : 제2 금속층512, 612, 712, 812: second metal layer

521, 621, 721, 821 : 제1 유전층521, 621, 721, 821: first dielectric layer

522, 622, 722, 822 : 제2 유전층522, 622, 722, 822: second dielectric layer

Claims (34)

3개 이상의 도전판;Three or more conductive plates; 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아; 및A first stitching via electrically connecting between the other conductive plates based on one of the conductive plates; And 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하되,A second stitching via electrically connecting between another conductive plate based on the conductive plate of any one of the conductive plates, 상기 제1 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 상부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 다른 하나의 도전판 간을 전기적으로 연결하고,The first stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the first stitching via via a plane in an upward direction based on the one conductive plate, 상기 제2 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 하부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 또다른 하나의 도전판 간을 전기적으로 연결하는 것을 특징으로 하는 전자기 밴드갭 구조물.The second stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the second stitching via via a plane in a downward direction based on the one conductive plate. Electromagnetic bandgap structure. 제1항에 있어서,The method of claim 1, 상기 제1 스티칭 비아는,The first stitching via, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와,A first via having one end connected to any one of the conductive plates, 일단이 상기 다른 하나의 도전판에 연결되는 제2 비아와,A second via having one end connected to the other conductive plate; 상기 상부 방향의 일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.An electromagnetic bandgap structure positioned on one plane in the upper direction, and including a connection pattern having one end connected to the other end of the first via and the other end connected to the other end of the second via. 제2항에 있어서,The method of claim 2, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a conductive layer on the same plane corresponding to a position where the connection pattern is to be formed, wherein the connection pattern is accommodated in a clearance hole formed in the conductive layer. 제3항에 있어서,The method of claim 3, 상기 도전판과 상기 도전층 사이에 다른 도전층이 더 존재하는 경우, 상기 제1 스티칭 비아는 상기 다른 도전층과 전기적으로 연결되지 않도록 상기 다른 도전층에 형성된 클리어런스 홀 내를 관통하는 것을 특징으로 하는 전자기 밴드갭 구조물.If there is another conductive layer between the conductive plate and the conductive layer, the first stitching via penetrates through a clearance hole formed in the other conductive layer so as not to be electrically connected to the other conductive layer. Electromagnetic bandgap structure. 제1항에 있어서,The method of claim 1, 상기 제2 스티칭 비아는,The second stitching via, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와,A first via having one end connected to any one of the conductive plates, 일단이 상기 또다른 하나의 도전판에 연결되는 제2 비아와,A second via having one end connected to the another conductive plate; 상기 하부 방향의 일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.An electromagnetic bandgap structure positioned on one plane in the downward direction and including a connection pattern having one end connected to the other end of the first via and the other end connected to the other end of the second via. 제5항에 있어서,The method of claim 5, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a conductive layer on the same plane corresponding to a position where the connection pattern is to be formed, wherein the connection pattern is accommodated in a clearance hole formed in the conductive layer. 제6항에 있어서,The method of claim 6, 상기 도전판과 상기 도전층 사이에 다른 도전층이 더 존재하는 경우, 상기 제2 스티칭 비아는 상기 다른 도전층과 전기적으로 연결되지 않도록 상기 다른 도전층에 형성된 클리어런스 홀 내를 관통하는 것을 특징으로 하는 전자기 밴드갭 구조물.When there is another conductive layer between the conductive plate and the conductive layer, the second stitching via penetrates through a clearance hole formed in the other conductive layer so as not to be electrically connected to the other conductive layer. Electromagnetic bandgap structure. 제1항에 있어서,The method of claim 1, 상기 제1 스티칭 비아와 상기 제2 스티칭 비아는 서로 다른 길이를 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.And the first stitching via and the second stitching via have different lengths. 제1항에 있어서,The method of claim 1, 상기 도전판은 다각형, 원형 또는 타원형의 형상을 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.Electromagnetic bandgap structure, characterized in that the conductive plate has a polygonal, circular or oval shape. 제1항에 있어서,The method of claim 1, 상기 도전판들은 동일 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.And the conductive plates are coplanar. 제1항에 있어서,The method of claim 1, 상기 도전판들은 각각 동일한 크기를 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.The conductive band gap structure, characterized in that each conductive plate has the same size. 제1항에 있어서,The method of claim 1, 상기 도전판들은 크기가 상이한 복수개의 그룹으로 구분되는 것을 특징으로 하는 전자기 밴드갭 구조물.And the conductive plates are divided into a plurality of groups having different sizes. 3개 이상의 도전판;Three or more conductive plates; 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아; 및A first stitching via electrically connecting between the other conductive plates based on one of the conductive plates; And 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하되,A second stitching via electrically connecting between another conductive plate based on the conductive plate of any one of the conductive plates, 상기 제1 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 상부 또는 하부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 다른 하나의 도전판 간을 전기적으로 연결하고,The first stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the first stitching via via one plane in an upward or downward direction based on the one conductive plate, 상기 제2 스티칭 비아는 일부분이 상기 제1 스티칭 비아의 상기 일부분과는 동일 방향의 다른 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 또다른 하나의 도전판 간을 전기적으로 연결하는 것을 특징으로 하는 전자기 밴드갭 구조물.The second stitching via is electrically connected between the one conductive plate and the another conductive plate through a portion of the second stitching via via another plane in the same direction as the portion of the first stitching via. An electromagnetic bandgap structure. 제13항에 있어서,The method of claim 13, 상기 제1 스티칭 비아는,The first stitching via, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와,A first via having one end connected to any one of the conductive plates, 일단이 상기 다른 하나의 도전판에 연결되는 제2 비아와,A second via having one end connected to the other conductive plate; 상기 상부 또는 하부 방향의 일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.An electromagnetic bandgap structure positioned on one plane of the upper or lower direction, and including a connection pattern having one end connected to the other end of the first via and the other end connected to the other end of the second via. 제14항에 있어서,The method of claim 14, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a conductive layer on the same plane corresponding to a position where the connection pattern is to be formed, wherein the connection pattern is accommodated in a clearance hole formed in the conductive layer. 제13항에 있어서,The method of claim 13, 상기 제2 스티칭 비아는,The second stitching via, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와,A first via having one end connected to any one of the conductive plates, 일단이 상기 또다른 하나의 도전판에 연결되는 제2 비아와,A second via having one end connected to the another conductive plate; 상기 동일 방향의 상기 다른 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.An electromagnetic bandgap structure positioned on the other plane in the same direction, one end of which is connected to the other end of the first via and the other end of which is connected to the other end of the second via. 제16항에 있어서,The method of claim 16, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a conductive layer on the same plane corresponding to a position where the connection pattern is to be formed, wherein the connection pattern is accommodated in a clearance hole formed in the conductive layer. 제13항에 있어서,The method of claim 13, 상기 도전판은 다각형, 원형 또는 타원형의 형상을 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.Electromagnetic bandgap structure, characterized in that the conductive plate has a polygonal, circular or oval shape. 제13항에 있어서,The method of claim 13, 상기 도전판들은 동일 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.And the conductive plates are coplanar. 제13항에 있어서,The method of claim 13, 상기 도전판들은 각각 동일한 크기를 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.The conductive band gap structure, characterized in that each conductive plate has the same size. 제13항에 있어서,The method of claim 13, 상기 도전판들은 크기가 상이한 복수개의 그룹으로 구분되는 것을 특징으로 하는 전자기 밴드갭 구조물.And the conductive plates are divided into a plurality of groups having different sizes. 3개 이상의 도전판;Three or more conductive plates; 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아; 및A first stitching via electrically connecting between the other conductive plates based on one of the conductive plates; And 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하되,A second stitching via electrically connecting between another conductive plate based on the conductive plate of any one of the conductive plates, 상기 제1 스티칭 비아의 일부분 및 상기 제2 스티칭 비아의 일부분은 동일 평면 상의 서로 다른 위치를 경유함을 통해 상기 도전판들 간을 전기적으로 연결하고, 상기 제1 스티칭 비아의 상기 일부분 및 상기 제2 스티칭 비아의 상기 일부분 중 적어도 어느 하나와 상기 도전판들 사이에는 적어도 하나의 도전층이 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.A portion of the first stitching via and a portion of the second stitching via electrically connect between the conductive plates via different positions on the same plane, the portion of the first stitching via and the second At least one conductive layer is positioned between at least one of the portions of the stitching via and the conductive plates. 제22항에 있어서,The method of claim 22, 상기 제1 스티칭 비아는,The first stitching via, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와,A first via having one end connected to any one of the conductive plates, 일단이 상기 다른 하나의 도전판에 연결되는 제2 비아와,A second via having one end connected to the other conductive plate; 상기 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하는 전자기 밴드갭 구조물.And a connection pattern positioned on the same plane, one end of which is connected to the other end of the first via and the other end of which is connected to the other end of the second via. 제23항에 있어서,The method of claim 23, wherein 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a conductive layer on the same plane corresponding to a position where the connection pattern is to be formed, wherein the connection pattern is accommodated in a clearance hole formed in the conductive layer. 제22항에 있어서,The method of claim 22, 상기 제2 스티칭 비아는,The second stitching via, 일단이 상기 어느 하나의 도전판에 연결되는 제1 비아와,A first via having one end connected to any one of the conductive plates, 일단이 상기 또다른 하나의 도전판에 연결되는 제2 비아와,A second via having one end connected to the another conductive plate; 상기 동일 평면 상에 위치하며, 일단이 상기 제1 비아의 타단과 연결되고, 타단이 상기 제2 비아의 타단과 연결되는 연결 패턴을 포함하는 것을 특징으로 하 는 전자기 밴드갭 구조물.And a connection pattern positioned on the same plane, one end of which is connected to the other end of the first via and the other end of which is connected to the other end of the second via. 제25항에 있어서,The method of claim 25, 상기 연결 패턴이 형성될 위치에 상응하여 동일 평면 상에 도전층이 존재하는 경우, 상기 연결 패턴은 상기 도전층에 형성된 클리어런스 홀 내에 수용되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a conductive layer on the same plane corresponding to a position where the connection pattern is to be formed, wherein the connection pattern is accommodated in a clearance hole formed in the conductive layer. 제22항에 있어서,The method of claim 22, 상기 적어도 하나의 도전층에서 상기 제1 스티칭 비아와 상기 제2 스티칭 비아가 관통할 위치에 상응하는 부분에는 각각 클리어런스 홀이 형성되는 것을 특징으로 하는 전자기 밴드갭 구조물.And a clearance hole is formed in each of the at least one conductive layer corresponding to a position where the first stitching via and the second stitching via are to penetrate. 제22항에 있어서,The method of claim 22, 상기 도전판은 다각형, 원형 또는 타원형의 형상을 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.Electromagnetic bandgap structure, characterized in that the conductive plate has a polygonal, circular or oval shape. 제22항에 있어서,The method of claim 22, 상기 도전판들은 동일 평면 상에 위치하는 것을 특징으로 하는 전자기 밴드갭 구조물.And the conductive plates are coplanar. 제22항에 있어서,The method of claim 22, 상기 도전판들은 각각 동일한 크기를 갖는 것을 특징으로 하는 전자기 밴드갭 구조물.The conductive band gap structure, characterized in that each conductive plate has the same size. 제22항에 있어서,The method of claim 22, 상기 도전판들은 크기가 상이한 복수개의 그룹으로 구분되는 것을 특징으로 하는 전자기 밴드갭 구조물.And the conductive plates are divided into a plurality of groups having different sizes. 인쇄회로기판에 있어서,In a printed circuit board, 3개 이상의 도전판과, 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아와, 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 인쇄회로기판에 존 재하는 노이즈 근원지와 노이즈 차폐 목적지 간의 노이즈 전달 가능 경로 사이에 배치되되,A first stitching via that electrically connects three or more conductive plates, another conductive plate based on one of the conductive plates, and one of the conductive plates An electromagnetic bandgap structure including a second stitching via electrically connecting another conductive plate to each other is disposed between the noise transfer path between the noise source present on the printed circuit board and the noise shielding destination. 상기 제1 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 상부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 다른 하나의 도전판 간을 전기적으로 연결하고,The first stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the first stitching via via a plane in an upward direction based on the one conductive plate, 상기 제2 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 하부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 또다른 하나의 도전판 간을 전기적으로 연결하는 것을 특징으로 하는 인쇄회로기판.The second stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the second stitching via via a plane in a downward direction based on the one conductive plate. Printed circuit board. 인쇄회로기판에 있어서,In a printed circuit board, 3개 이상의 도전판과, 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아와, 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 인쇄회로기판에 존재하는 노이즈 근원지와 노이즈 차폐 목적지 간의 노이즈 전달 가능 경로 사이에 배치되되,A first stitching via that electrically connects three or more conductive plates, another conductive plate based on one of the conductive plates, and one of the conductive plates An electromagnetic bandgap structure including a second stitching via electrically connecting another conductive plate to each other is disposed between a noise transfer path between a noise source present on the printed circuit board and a noise shielding destination. 상기 제1 스티칭 비아는 일부분이 상기 어느 하나의 도전판을 기준으로 상부 또는 하부 방향의 일 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 다른 하나의 도전판 간을 전기적으로 연결하고,The first stitching via is electrically connected between the one conductive plate and the other conductive plate through a portion of the first stitching via via one plane in an upward or downward direction based on the one conductive plate, 상기 제2 스티칭 비아는 일부분이 상기 제1 스티칭 비아의 상기 일부분과는 동일 방향의 다른 평면을 경유함을 통해, 상기 어느 하나의 도전판과 상기 또다른 하나의 도전판 간을 전기적으로 연결하는 것을 특징으로 하는 인쇄회로기판.The second stitching via is electrically connected between the one conductive plate and the another conductive plate through a portion of the second stitching via via another plane in the same direction as the portion of the first stitching via. Printed circuit board characterized in that. 인쇄회로기판에 있어서,In a printed circuit board, 3개 이상의 도전판과, 상기 도전판들 중 어느 하나의 도전판을 기준으로 다른 하나의 도전판 간을 전기적으로 연결하는 제1 스티칭 비아와, 상기 도전판들 중 상기 어느 하나의 도전판을 기준으로 또다른 하나의 도전판 간을 전기적으로 연결하는 제2 스티칭 비아를 포함하는 전자기 밴드갭 구조물이 상기 인쇄회로기판에 존재하는 노이즈 근원지와 노이즈 차폐 목적지 간의 노이즈 전달 가능 경로 사이에 배치되되,A first stitching via that electrically connects three or more conductive plates, another conductive plate based on one of the conductive plates, and one of the conductive plates An electromagnetic bandgap structure including a second stitching via electrically connecting another conductive plate to each other is disposed between a noise transfer path between a noise source present on the printed circuit board and a noise shielding destination. 상기 제1 스티칭 비아의 일부분 및 상기 제2 스티칭 비아의 일부분은 동일 평면 상의 서로 다른 위치를 경유함을 통해 상기 도전판들 간을 전기적으로 연결하고, 상기 제1 스티칭 비아의 상기 일부분 및 상기 제2 스티칭 비아의 상기 일부분 중 적어도 어느 하나와 상기 도전판들 사이에는 적어도 하나의 도전층이 위치하는 것을 특징으로 하는 인쇄회로기판.A portion of the first stitching via and a portion of the second stitching via electrically connect between the conductive plates via different positions on the same plane, the portion of the first stitching via and the second At least one conductive layer is positioned between at least one of the portions of the stitching via and the conductive plates.
KR1020080062015A 2008-03-19 2008-06-27 Electromagnetic bandgap structure and printed circuit board KR100956891B1 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US12/285,133 US8164006B2 (en) 2008-03-19 2008-09-29 Electromagnetic bandgap structure and printed circuit board
JP2008260017A JP5005649B2 (en) 2008-03-19 2008-10-06 Electromagnetic band gap structure and printed circuit board
TW097140535A TWI409004B (en) 2008-03-19 2008-10-22 Electromagnetic bandgap structure and printed circuit board
US13/437,254 US8598468B2 (en) 2008-03-19 2012-04-02 Electromagnetic bandgap structure and printed circuit board

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20080025604 2008-03-19
KR1020080025604 2008-03-19

Publications (2)

Publication Number Publication Date
KR20090100193A true KR20090100193A (en) 2009-09-23
KR100956891B1 KR100956891B1 (en) 2010-05-11

Family

ID=41358591

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080062015A KR100956891B1 (en) 2008-03-19 2008-06-27 Electromagnetic bandgap structure and printed circuit board

Country Status (2)

Country Link
KR (1) KR100956891B1 (en)
TW (1) TWI409004B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI565400B (en) * 2014-07-01 2017-01-01 華碩電腦股份有限公司 Electromagnetic bandgap structure and electronic device having the same
CN107318215A (en) * 2016-04-26 2017-11-03 鸿富锦精密电子(天津)有限公司 The electronic installation of printed circuit board (PCB) and the application printed circuit board (PCB)
US10349513B2 (en) * 2016-07-28 2019-07-09 Qualcomm Incorporated Circuits and methods providing electronic band gap (EBG) structures at memory module electrical coupling
CN111581908B (en) * 2020-05-09 2021-06-25 安徽省东科半导体有限公司 Method for improving power supply reliability of chip hard macro
CN115831905A (en) * 2021-09-17 2023-03-21 群创光电股份有限公司 Electronic component and method for manufacturing the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183541A (en) 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk Multilayer printed board
JP2000208939A (en) 1999-01-18 2000-07-28 Murata Mfg Co Ltd Multilayer wiring board and electronic device using the board
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
JP2001144091A (en) 1999-11-11 2001-05-25 Sanyo Electric Co Ltd Semiconductor ic
US6476771B1 (en) * 2001-06-14 2002-11-05 E-Tenna Corporation Electrically thin multi-layer bandpass radome
JP3863464B2 (en) 2002-07-05 2006-12-27 株式会社ヨコオ Filter built-in antenna

Also Published As

Publication number Publication date
KR100956891B1 (en) 2010-05-11
TWI409004B (en) 2013-09-11
TW200942091A (en) 2009-10-01

Similar Documents

Publication Publication Date Title
JP5005649B2 (en) Electromagnetic band gap structure and printed circuit board
KR100956689B1 (en) Electromagnetic bandgap structure and printed circuit board
KR100998723B1 (en) Electromagnetic bandgap structure and printed circuit board
KR100998720B1 (en) Electromagnetic bandgap structure and printed circuit board
JP4808755B2 (en) Electromagnetic band gap structure and printed circuit board
KR101044789B1 (en) Electromagnetic bandgap structure and circuit board
JP2009177130A (en) Electromagnetic bandgap structure, and printed circuit board
KR101046716B1 (en) Electromagnetic bandgap structures and circuit boards
JP5111282B2 (en) Electromagnetic band gap structure and printed circuit board
KR100998718B1 (en) Electromagnetic bandgap structure and printed circuit board
KR100956891B1 (en) Electromagnetic bandgap structure and printed circuit board
KR101018796B1 (en) Electromagnetic bandgap structure and circuit board
US8289099B2 (en) Electromagnetic bandgap structure and circuit board
KR101018785B1 (en) Electromagnetic bandgap structure and circuit board
KR100999518B1 (en) Electromagnetic bandgap structure and circuit board
KR100999526B1 (en) Electromagnetic bandgap structure and circuit board

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130403

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140325

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee