KR20090097334A - Method of forming a thin film - Google Patents

Method of forming a thin film Download PDF

Info

Publication number
KR20090097334A
KR20090097334A KR1020080022407A KR20080022407A KR20090097334A KR 20090097334 A KR20090097334 A KR 20090097334A KR 1020080022407 A KR1020080022407 A KR 1020080022407A KR 20080022407 A KR20080022407 A KR 20080022407A KR 20090097334 A KR20090097334 A KR 20090097334A
Authority
KR
South Korea
Prior art keywords
layer
silicon
substrate
epitaxial
epitaxial layer
Prior art date
Application number
KR1020080022407A
Other languages
Korean (ko)
Other versions
KR101465145B1 (en
Inventor
이의규
민병기
Original Assignee
주성엔지니어링(주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주성엔지니어링(주) filed Critical 주성엔지니어링(주)
Priority to KR1020080022407A priority Critical patent/KR101465145B1/en
Publication of KR20090097334A publication Critical patent/KR20090097334A/en
Application granted granted Critical
Publication of KR101465145B1 publication Critical patent/KR101465145B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

A thin film forming method is provided to form an epitaxial layer without the defect by removing a silicon containing layer on an insulating film pattern by performing an etching process using the plasma. An insulating film pattern is selectively formed in an upper part of a substrate(S110). The epitaxial layer is formed in the upper substrate by inputting the source gas and the silicon containing layer is formed on the insulating film pattern(S120). The silicon containing layer is removed by generating the plasma and inputting the etching gas(S130). The epitaxial growth is performed for 50 to 200 seconds. The epitaxial layer and the silicon containing layer are formed by the growth ratio of 1:0.3 to 1:0.5.

Description

박막 형성 방법{Method of forming a thin film}Method of forming a thin film

본 발명은 박막 형성 방법에 관한 것으로, 특히 에피택셜 성장한 후 플라즈마 식각을 반복하는 박막 형성 방법에 관한 것이다.The present invention relates to a method for forming a thin film, and more particularly, to a method for forming a thin film which repeats plasma etching after epitaxial growth.

선택적 에피택셜 성장(Selctive Epitaxial Growth) 방법은 반도체 물질이 노출된 표면에만 그와 동종 또는 이종의 반도체막이 성장되고, 산화막, 질화막등의 절연막으로 덮여 있는 표면에는 반도체막이 성장되지 않도록 하는 박막 성장 방법이다. 선택적 에피택셜 성장 방법의 하나로서 800℃ 이하의 저온에서 선택적 에피택셜 성장을 가능하게 하는 초고진공 화학기상증착(Ultra High Vacuum Chemical Vapor Depostion: 이하, "UHVCVD"라 함) 방법이 관심을 끌고 있다. UHVCVD 방법으로 에피택셜층을 형성하기 위해서는 원료 기체와 선택성(selctivity) 증진 기체를 유입시킨다. 원료 기체로서 실리콘 원료 기체로는 SiH4, Si2H6 등이 주로 사용되며, 선택성 증진 기체로는 Cl2가 주로 이용된다. 또한, 성장시키려는 막의 물성에 따라 원료 기체를 추가할 수 있는데, 예를들어 SiGe막의 경우 원료 기체로서 게르마늄 함유 기체를 더 유입시키고, SiC의 경우 탄소 함유 기체를 더 유입시킨다.The selective epitaxial growth method is a thin film growth method in which a homogeneous or heterogeneous semiconductor film is grown only on a surface where a semiconductor material is exposed, and a semiconductor film is not grown on a surface covered with an insulating film such as an oxide film or a nitride film. . As one of the selective epitaxial growth methods, an Ultra High Vacuum Chemical Vapor Depostion (hereinafter referred to as “UHVCVD”) method that enables selective epitaxial growth at a low temperature of 800 ° C. or less is of interest. In order to form an epitaxial layer by the UHVCVD method, a source gas and a selectivity enhancing gas are introduced. As the raw material gas, SiH 4 , Si 2 H 6, etc. are mainly used as the silicon raw material gas, and Cl 2 is mainly used as the selectivity enhancing gas. In addition, a raw material gas may be added according to the physical properties of the film to be grown. For example, in the case of a SiGe film, a germanium-containing gas is further introduced as a raw material gas, and in the case of SiC, a carbon-containing gas is further introduced.

한편, 선택적 에피택셜 성장 방법은 혼합 성장(conventional growth) 방법과 분리 성장(cyclic growth) 방법으로 크게 나눌 수 있다. 혼합 성장 방법은 원료 기체와 Cl2를 동시에 반응기에 유입시켜 에피택셜층을 성장시키는 방법이고, 분리 성장 방법은 원료 기체와 Cl2를 복수회 교대로 유입시켜 에피택셜층을 성장시키는 방법이다. 분리 성장 방법에서, Cl2는 식각 반응 및 표면 비활성화에 의해 절연막 표면에서의 에피택셜층의 핵생성을 방지하는 역할을 한다. 따라서, 분리 성장 방법으로 에피택셜층을 성장시킬 경우 원료 기체와 Cl2를 수초의 짧은 시간동안 복수회 반복하여 원하는 두께의 에피택셜층의 실리콘 기판 상부에만 형성되도록 한다.On the other hand, the selective epitaxial growth method can be roughly divided into a mixed growth (conventional growth) method and a cyclic growth method. The mixed growth method is a method of growing an epitaxial layer by simultaneously introducing a source gas and Cl 2 into a reactor, and the separation growth method is a method of growing an epitaxial layer by introducing a source gas and Cl 2 alternately a plurality of times. In the separate growth method, Cl 2 serves to prevent nucleation of the epitaxial layer on the surface of the insulating film by etching reaction and surface deactivation. Therefore, when the epitaxial layer is grown by a separate growth method, the source gas and Cl 2 are repeated a plurality of times for a short time of several seconds to be formed only on the silicon substrate on the epitaxial layer of a desired thickness.

그런데, 분리 성장 방법으로 에피택셜층을 성장시킬 경우 표면 물질에 따라 실리콘 기판 상부에 에피택셜층이 성장되지 않을 수 있다. 즉, 표면 물질에 따라 에피택셜 성장 두께와 식각 두께가 비슷하게 될 수 있고, 이 경우 에피택셜층이 소정 공정 시간동안에도 원하는 두께로 성장되지 못하게 된다. 또한, 실리콘 기판상에 공정 목적에 따라 B, P, As 등의 불순물을 주입할 수도 있다. 그런데, 실리콘 기판에 주입된 불순물의 영향으로 성장 속도가 느리게 되거나, 박막의 표면 거칠기(roughness) 등을 막질을 좋지 않게 하여 후속 공정에도 악영향을 미치게 된다. 특히, 고농도로 N형 불순물이 주입된 실리콘 기판에서의 선택적 에피택셜 성장의 경우 Cl2에 의해 실리콘 기판의 불순물 주입 영역이 식각되는 문제가 발생되고, 이로 인해 에피택셜층에 보이드가 발생되는 문제가 있다.However, when the epitaxial layer is grown by a separate growth method, the epitaxial layer may not be grown on the silicon substrate depending on the surface material. That is, the epitaxial growth thickness and the etching thickness may be similar depending on the surface material, and in this case, the epitaxial layer may not be grown to a desired thickness even during a predetermined process time. In addition, impurities such as B, P, and As may be implanted onto the silicon substrate depending on the purpose of the process. However, the growth rate is slowed due to the impurity implanted in the silicon substrate, or the surface roughness of the thin film is not good, which adversely affects subsequent processes. In particular, in the case of selective epitaxial growth in a silicon substrate implanted with a high concentration of N-type impurities, a problem arises in that the impurity implantation region of the silicon substrate is etched by Cl 2 , which causes voids to occur in the epitaxial layer. have.

또한, SiC 에피택셜층의 경우 기판 물질에 더욱 민감하여 기존 Si2H6와 Cl2의 분리 성장으로 결함이 발생할 수 있는 가능성이 높아진다.In addition, the SiC epitaxial layer is more sensitive to the substrate material, which increases the possibility of defects due to the separate growth of existing Si 2 H 6 and Cl 2 .

본 발명은 표면 물질의 영향을 받지 않고 에피택셜층을 형성할 수 있는 박막형성 방법을 제공한다.The present invention provides a thin film formation method capable of forming an epitaxial layer without being affected by the surface material.

본 발명은 절연막 패턴이 형성된 기판에서 기판상에는 에피택셜층을 형성하고 절연막 패턴상에는 실리콘 함유층을 형성한 후 플라즈마를 이용한 식각 공정으로 절연막 패턴상의 실리콘 함유층을 제거하는 박막 형성 방법을 제공한다.The present invention provides a thin film forming method for forming an epitaxial layer on a substrate and a silicon-containing layer on the insulating film pattern on a substrate having an insulating film pattern and then removing the silicon-containing layer on the insulating film pattern by an etching process using plasma.

본 발명에 따른 박막 형성 방법은 기판 상부에 선택적으로 절연막 패턴을 형성하는 단계; 원료 가스를 유입시켜 상기 기판 상부에 에피택셜층을 형성하고, 상기 절연막 패턴 상부에 실리콘 함유층을 형성하는 단계; 및 식각 가스를 유입시키고 플라즈마를 발생시켜 상기 실리콘 함유층을 제거하는 단계를 포함한다.According to the present invention, a method of forming a thin film may include selectively forming an insulating film pattern on an upper portion of a substrate; Forming an epitaxial layer on the substrate by introducing a source gas and forming a silicon containing layer on the insulating layer pattern; And removing the silicon-containing layer by introducing an etching gas and generating a plasma.

상기 에피택셜 성장 단계는 50초 내지 200초 동안 실시한다.The epitaxial growth step is carried out for 50 to 200 seconds.

상기 에피택셜층과 상기 실리콘 함유층은 1:0.3 내지 1:0.5의 성장률로 형성된다.The epitaxial layer and the silicon-containing layer are formed at a growth rate of 1: 0.3 to 1: 0.5.

상기 실리콘 함유층 제거 단계는 상기 에피택셜 성장 단계보다 4배 내지 5배 긴 시간동안 실시한다.The step of removing the silicon-containing layer is performed for 4 to 5 times longer than the epitaxial growth step.

상기 실리콘 함유층 제거 단계는 200초 내지 1000초 동안 실시한다.The silicon-containing layer removing step is performed for 200 seconds to 1000 seconds.

상기 에피택셜층과 상기 실리콘 함유층은 0.2:1 내지 0.3:1의 식각률로 식각 된다.The epitaxial layer and the silicon-containing layer are etched at an etching rate of 0.2: 1 to 0.3: 1.

상기 에피택셜층 성장 단계 및 상기 실리콘 함유층 제거 단계는 복수회 반복 실시된다.The epitaxial layer growth step and the silicon-containing layer removing step are repeated a plurality of times.

본 발명에 의하면, 절연막 패턴이 선택적으로 형성된 반도체 기판상에 에피택셜 공정을 긴 시간, 예를들어 수백초 동안 실시하여 반도체 기판상에 에피택셜층을 형성하고 절연막 패턴상에 실리콘 함유층을 형성한 후 에피택셜 성장 공정의 시간보다 긴 시간동안 플라즈마를 이용한 식각 공정을 실시하여 절연막 패턴상의 실리콘 함유층을 제거함으로써 반도체 기판상에 선택적 에피택셜층을 형성한다.According to the present invention, an epitaxial process is performed on a semiconductor substrate on which an insulating film pattern is selectively formed for a long time, for example, several hundred seconds to form an epitaxial layer on a semiconductor substrate and a silicon-containing layer on the insulating film pattern. A selective epitaxial layer is formed on the semiconductor substrate by performing an etching process using plasma for a longer time than the epitaxial growth process to remove the silicon-containing layer on the insulating film pattern.

이에 따라, 반도체 기판의 표면 물질의 영향을 받지 않고 막질이 균일한 에피택셜층을 형성할 수 있고, 결함이 발생되지 않는 에피택셜층을 형성할 수 있다.As a result, an epitaxial layer having a uniform film quality can be formed without being affected by the surface material of the semiconductor substrate, and an epitaxial layer can be formed in which defects do not occur.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다. 그러나, 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시 예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면에서 여러 층 및 각 영역을 명확하게 표현하기 위하여 두께를 확대하여 표현하였으며 도면상에서 동일 부호는 동일한 요소를 지칭하도록 하였다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 “상부에” 또는 “위에” 있다고 표현되는 경우는 각 부분이 다른 부분의 “바로 상부” 또는 “바로 위에” 있는 경우뿐만 아니라 각 부분과 다른 부분의 사이에 또 다른 부분이 있는 경우도 포함한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention; However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various forms, and only the embodiments are intended to complete the disclosure of the present invention and to those skilled in the art. It is provided for complete information. In the drawings, the thickness of layers, films, panels, regions, etc., may be exaggerated for clarity, and like reference numerals designate like elements. In addition, when a part such as a layer, film, area, or plate is expressed as “above” or “above” another part, each part may be different from each part as well as “just above” or “directly above” another part. This includes the case where there is another part between other parts.

도 1은 본 발명에 따른 박막 형성 방법의 공정 순서도이고, 도 2는 도 1에 따른 공정 단면도이다.1 is a process flowchart of a thin film forming method according to the present invention, Figure 2 is a process cross-sectional view according to FIG.

도 1 및 도 2를 참조하면, 본 발명에 따른 박막 형성 방법은 선택적으로 절연막 패턴(120)이 형성된 기판(110)이 제공되는 단계(S110), 선택적 에피택셜 성장 공정을 실시하여 기판(110) 상부에 에피택셜층(130)을 형성하고 절연막(120) 상부에 실리콘 함유층(140)을 형성하는 단계(S120), 플라즈마를 이용한 식각 공정으로 절연막(120) 상부의 실리콘 함유층(140)을 식각하는 단계(S130)를 포함한다. 여기서, 에피택셜층(130)을 형성하는 단계(S120)와 플라즈마를 이용한 식각 단계(S130)는 복수회 반복될 수 있다.1 and 2, in the method of forming a thin film according to the present invention, a step of providing a substrate 110 on which an insulating film pattern 120 is selectively formed (S110) and performing a selective epitaxial growth process is performed on the substrate 110. Forming an epitaxial layer 130 on the top and forming the silicon-containing layer 140 on the insulating film 120 (S120), and etching the silicon-containing layer 140 on the insulating film 120 by an etching process using plasma. Step S130 is included. Here, the step (S120) of forming the epitaxial layer 130 and the etching step (S130) using the plasma may be repeated a plurality of times.

도 1의 단계 (S110) 및 도 2(a)를 참조하면, 기판(110) 상부에 선택적으로 절연막 패턴(120)을 형성한다. 절연막 패턴(120)은 기판(110) 상부에 절연막을 형성한 후 사진 및 식각 공정으로 형성될 수 있다. 절연막 패턴(120)은 산화막, 질화막, 산화질화막 등의 절연 물질을 이용하여 형성할 수 있다. 또한, 절연막 패턴(120)은 그 하부에 도전층 패턴(미도시)이 형성될 수 있는데, 예를들어 기판(110) 상부에 도전층 및 절연막을 형성한 후 사진 및 식각 공정으로 절연막 및 도전층의 소정 영역을 식각하여 절연막 패턴(120) 및 도전층 패턴을 형성할 수 있 다. 여기서, 도전층 패턴은 예를들어 금속 패턴 또는 폴리실리콘 패턴일 수 있으며, 바람직하게는 게이트 전극일 수 있다. 또한, 절연막 패턴(120)에 의해 노출된 기판(110)은 소정 깊이로 식각될 수 있고, 절연막 패턴(120)에 의해 노출된 기판(110)은 소오스 및 드레인이 형성될 영역일 수 있다.Referring to step S110 of FIG. 1 and FIG. 2A, an insulating film pattern 120 is selectively formed on the substrate 110. The insulating film pattern 120 may be formed by a photo and etching process after forming an insulating film on the substrate 110. The insulating film pattern 120 may be formed using an insulating material such as an oxide film, a nitride film, or an oxynitride film. In addition, a conductive layer pattern (not shown) may be formed under the insulating layer pattern 120. For example, after forming the conductive layer and the insulating layer on the substrate 110, the insulating layer and the conductive layer are formed by a photo and etching process. The insulating region 120 and the conductive layer pattern may be formed by etching a predetermined region of the substrate. The conductive layer pattern may be, for example, a metal pattern or a polysilicon pattern, and preferably, may be a gate electrode. In addition, the substrate 110 exposed by the insulating film pattern 120 may be etched to a predetermined depth, and the substrate 110 exposed by the insulating film pattern 120 may be a region where a source and a drain are to be formed.

도 1의 단계 (S120) 및 도 2(b)를 참조하면, 선택적으로 절연막 패턴(120)이 형성된 기판(110)을 반응기내에 로딩한다. 반응기는 고진공 상태를 유지하고, 고주파 전원에 의해 플라즈마가 발생될 수 있는 CVD 장치이다. 본 발명에 이용되는 CVD 장치는 예를들어 소정의 반응 공간이 형성된 챔버와, 챔버 내부의 하부에 설치되며 기판(110)을 지지하는 기판 지지대와, 기판(110) 상부에 반응 가스를 분사하는 가스 분사기와, 챔버 내부에 플라즈마를 발생시키기 위해 챔버 상부에 인가되는 고주파 전원을 포함할 수 있다. 챔버 내부에 플라즈마를 발생시키기 위해 챔버 상부의 외부에 안테나가 설치되어 안테나에 고주파 전원이 인가될 수 있고, 챔버 내부의 가스 분사기, 예를들어 샤워헤드에 고주파 전원이 인가되어 플라즈마가 발생되도록 할 수 있다. 뿐만 아니라 플라즈마의 직진성을 향상시키기 위해 챔버 하부, 예를들어 기판 지지대에 고주파가 인가될 수 있다. 이러한 반응기 내부에 선택적으로 절연막 패턴(120)이 형성된 기판(110)이 로딩된 후 가스 분사기를 통해 원료 가스가 분사된다. 여기서, 원료 가스가 분사되기 이전에 챔버 내부는 5E-8torr의 압력을 유지하고, 원료 가스가 분사될 때 챔버 내부는 1E-4torr의 압력을 유지한다. 또한, 원료 가스가 분사되는 동안 고주파 전원을 인가하지 않아 플라즈마가 발생되지 않도록 한다. 에피택셜층(130)으로 SiC층을 형성하는 경우 원료 가스로는 실리콘 함 유 가스와 탄소 함유 가스를 유입시키고, 에피택셜층(130)으로 SiGe층을 형성하는 경우 실리콘 함유 가스와 게르마늄 함유 가스를 유입시킨다. 여기서, 실리콘 함유 가스로는 예를들어 SiH4, Si2H6 등을 이용하고, 탄소 함유 가스로는 SiH3CH3 등을 이용할 수 있으며, 게르마늄 함유 가스로는 GeH4 등을 이용할 수 있다. 이렇게 원료 가스를 유입시키면 기판(110) 상부에 에피택셜층(130)이 성장되고 절연막 패턴(120) 상부에 실리콘 함유층(140)이 성장된다. 이때, 절연막 패턴(120)이 산화막일 경우 실리콘 함유층(140)은 폴리실리콘으로 성장되고, 절연막 패턴(120)이 질화막일 경우 실리콘 함유층(140)은 비정질 실리콘으로 성장된다. 그리고, 에피택셜층(130)은 실리콘 함유층(140)보다 성장 속도가 더 빠른데, 예를들어 에피택셜층(130)과 실리콘 함유층(140)은 1:0.3∼1:0.5의 성장률로 성장된다. 이러한 원료 가스를 공급하여 에피택셜층(130)을 성장시키는 시간은 성장시키고자 하는 에피택셜층(130)의 두께와 반응기의 온도, 압력, 원료 가스의 유입량등의 조건에 따라 달라질 수 있으나, 50초∼200초 정도 유지할 수 있다. 이렇게 하여 에피택셜층(130)을 예를들어 10∼200㎚의 두께로 형성할 수 있다. 이렇게 기판(110)과 절연막 패턴(120) 상부에 다른 물질이 성장되는 이유를 설명하면 다음과 같다. 기판(110), 예를들어 100 방향성을 갖는 실리콘 기판에 실리콘 함유 가스가 유입되면 실리콘 원자는 기판(110)의 실리콘과 같은 격자 구조로 성장하게 된다. 따라서, 기판(110) 상부에는 에피택셜층(130)이 성장하게 된다. 그런데, 절연막 패턴(120) 상부에서는 실리콘과 같은 격자 구조로 박막이 성장되지 않고, 박막이 성장되기까지 일정 시간 이 필요하게 된다. 즉, 절연막 패턴(120)에 실리콘 함유 물질이 유입되면 실리콘 원자가 절연막 패턴(120) 상부에 산발적으로 안착되고, 이 부분이 시드 역할을 하여 시드를 기준으로 결정성이 같은 실리콘 함유층(140)이 성장된다. 시드 역할을 하는 부분이 한 부분이 아니므로 절연막 패턴(120) 상부의 다수의 부분에서 동시에 결정성을 갖는 박막이 성장되고, 결과적으로 부분적으로 결정성을 갖게 되어 실리콘 함유층(140)이 형성된다. 에피택셜층(130)에 비해 실리콘 함유층(140)이 성장되기 까지 일정 시간이 필요하기 때문에 에피택셜층(130)과 실리콘 함유층(140)의 성장 속도의 차이가 생기게 된다. 한편, 에피택셜층(130)으로 SiC층을 형성하기 위해 예를들어 기판(110) 온도를 500∼750℃ 정도로 유지시킨 후 실리콘 함유 가스를 5∼50sccm 유입시키고, 탄소 함유 가스를 실리콘 함유 가스 대비 1:0.2 내지 1:1의 비율로 유입시킨다. 더욱 구체적으로 기판(110) 온도를 650℃로 유지시킨 후 20sccm의 실리콘 함유 가스와 6sccm의 탄소 함유 가스를 200초동안 유입시켜 SiC층을 형성한다. Referring to step S120 and FIG. 2B of FIG. 1, a substrate 110 on which an insulating film pattern 120 is selectively loaded is loaded into a reactor. The reactor is a CVD apparatus that maintains a high vacuum state and can generate plasma by a high frequency power source. The CVD apparatus used in the present invention includes, for example, a chamber in which a predetermined reaction space is formed, a substrate support installed under the chamber and supporting the substrate 110, and a gas for injecting a reaction gas onto the substrate 110. It may include an injector and a high frequency power source applied to the upper portion of the chamber to generate a plasma inside the chamber. An antenna may be installed outside the upper part of the chamber to generate a plasma inside the chamber, and high frequency power may be applied to the antenna, and a high frequency power may be applied to a gas injector, for example, a shower head, to generate plasma. have. In addition, a high frequency may be applied to the lower part of the chamber, for example, the substrate support to improve the straightness of the plasma. After the substrate 110 having the insulating film pattern 120 is selectively loaded in the reactor, the source gas is injected through the gas injector. Here, the inside of the chamber maintains a pressure of 5E-8torr before the source gas is injected, and the inside of the chamber maintains a pressure of 1E-4torr when the source gas is injected. In addition, high frequency power is not applied while the raw material gas is injected to prevent plasma from being generated. In the case of forming the SiC layer with the epitaxial layer 130, the silicon-containing gas and the carbon-containing gas are introduced into the source gas, and when the SiGe layer is formed with the epitaxial layer 130, the silicon-containing gas and the germanium-containing gas are introduced. Let's do it. Here, for example, SiH 4 , Si 2 H 6, etc. may be used as the silicon-containing gas, SiH 3 CH 3, etc. may be used as the carbon-containing gas, and GeH 4 may be used as the germanium-containing gas. When the source gas is introduced in this way, the epitaxial layer 130 is grown on the substrate 110 and the silicon-containing layer 140 is grown on the insulating film pattern 120. In this case, when the insulating film pattern 120 is an oxide film, the silicon containing layer 140 is grown with polysilicon, and when the insulating film pattern 120 is a nitride film, the silicon containing layer 140 is grown with amorphous silicon. In addition, the epitaxial layer 130 has a faster growth rate than the silicon-containing layer 140. For example, the epitaxial layer 130 and the silicon-containing layer 140 are grown at a growth rate of 1: 0.3 to 1: 0.5. The time for growing the epitaxial layer 130 by supplying such source gas may vary depending on the thickness of the epitaxial layer 130 to be grown, the temperature of the reactor, the pressure, the inflow amount of the source gas, and the like. Second to 200 seconds can be maintained. In this way, the epitaxial layer 130 can be formed to a thickness of, for example, 10 to 200 nm. The reason why the other material is grown on the substrate 110 and the insulating film pattern 120 is as follows. When silicon-containing gas flows into the substrate 110, for example, a silicon substrate having 100 orientation, silicon atoms grow into a lattice structure such as silicon of the substrate 110. Therefore, the epitaxial layer 130 grows on the substrate 110. However, the thin film is not grown in a lattice structure like silicon on the insulating film pattern 120, but a certain time is required before the thin film is grown. That is, when a silicon-containing material flows into the insulating film pattern 120, the silicon atoms are sporadically deposited on the insulating film pattern 120, and this part serves as a seed to grow the silicon-containing layer 140 having the same crystallinity based on the seed. do. Since the part serving as the seed is not one part, a thin film having crystallinity is simultaneously grown in a plurality of parts on the insulating film pattern 120, and as a result, the silicon-containing layer 140 is formed. Since a certain time is required to grow the silicon-containing layer 140 compared to the epitaxial layer 130, there is a difference in the growth rate of the epitaxial layer 130 and the silicon-containing layer 140. Meanwhile, in order to form the SiC layer as the epitaxial layer 130, for example, the temperature of the substrate 110 is maintained at about 500 to 750 ° C., and then 5 to 50 sccm of silicon-containing gas is introduced, and the carbon-containing gas is compared with the silicon-containing gas. It is introduced in a ratio of 1: 0.2 to 1: 1. More specifically, after maintaining the temperature of the substrate 110 at 650 ° C, a silicon-containing gas of 20 sccm and a carbon-containing gas of 6 sccm are introduced for 200 seconds to form a SiC layer.

도 1의 단계 (S130) 및 도 2(c)를 참조하면, 기판(110) 상부에 에피택셜층(130)이 소정 두께로 성장된 후 원료 가스의 공급을 중단하고, 식각 가스, 예를들어 염소가 함유된 가스와 불활성 가스를 유입시키고, 고주파 전원을 인가하여 챔버 내에 플라즈마를 발생시킨다. 여기서, 염소가 함유된 가스는 HCl, Cl2등을 이용할 수 있으며, SF6를 이용할 수도 있다. 또한, 불활성 가스로는 아르곤 가스 또는 수소 가스를 이용할 수 있다. 이렇게 하면 식각 가스가 플라즈마화되고, 이에 의해 에피택셜층(130)과 실리콘 함유층(140)이 식각된다. 이때, 에피택셜층(130)과 실리콘 함유층(140)은 서로 다른 식각률로 식각되는데, 예를들어 에피택셜층(130)과 실리콘 함유층(140)이 0.2:1∼0.3:1 정도의 식각률로 실리콘 함유층(140)이 더 빨리 식각된다. 또한, 플라즈마를 이용한 식각 공정은 에피택셜 성장 공정보다 4∼5배 정도 더 긴 시간동안 실시하는데, 예를들어 200초∼1000초 정도동안 실시한다. 예를들어 기판(110) 온도를 650℃로 유지시킨 후 20sccm의 실리콘 함유 가스와 6sccm의 탄소 함유 가스를 200초동안 유입시켜 SiC층을 형성한 경우 720초 동안 플라즈마를 이용한 식각 공정을 실시한다.Referring to steps S130 and 2C of FIG. 1, after the epitaxial layer 130 is grown to a predetermined thickness on the substrate 110, the supply of the source gas is stopped, and the etching gas, for example, A gas containing chlorine and an inert gas are introduced and a high frequency power is applied to generate a plasma in the chamber. Here, the gas containing chlorine may use HCl, Cl 2 and the like, SF 6 may be used. As the inert gas, argon gas or hydrogen gas can be used. In this way, the etching gas is plasma-formed, thereby etching the epitaxial layer 130 and the silicon containing layer 140. In this case, the epitaxial layer 130 and the silicon-containing layer 140 are etched at different etching rates. For example, the epitaxial layer 130 and the silicon-containing layer 140 are silicon at an etching rate of about 0.2: 1 to 0.3: 1. The containing layer 140 is etched faster. In addition, the etching process using plasma is performed for about 4 to 5 times longer than the epitaxial growth process, for example, about 200 to 1000 seconds. For example, after maintaining the temperature of the substrate 110 at 650 ° C., a silicon-containing gas of 20 sccm and a carbon-containing gas of 6 sccm are introduced for 200 seconds to form an SiC layer. Then, an etching process using plasma is performed for 720 seconds.

한편, 상기 에피택셜층(130)은 플라즈마를 이용한 식각 공정에서 제거되는 에피택셜층(130)의 두께를 고려한 두께로 형성할 수 있으며, 원하는 두께의 에피택셜층(130)이 형성되도록 에피택셜 공정과 플라즈마를 이용한 식각 공정을 복수회 반복할 수 있다. 복수회 반복할 경우 원료 가스 유입량과 식각 가스 유입량을 조절하여 에피택셜층(130) 성장 두께와 식각 두께를 조절할 수 있다. 예를들어 기판(110) 온도를 650℃로 유지시킨 후 20sccm의 실리콘 함유 가스와 6sccm의 탄소 함유 가스를 200초동안 유입시켜 SiC층을 형성하고, 720초 동안 식각하는 공정을 3회 반복하는 경우 기판(110) 상부에 SiC층이 30㎚의 두께로 성장하게 된다. Meanwhile, the epitaxial layer 130 may be formed to have a thickness in consideration of the thickness of the epitaxial layer 130 removed in the etching process using plasma, and the epitaxial process 130 may be formed to have a desired thickness. And the etching process using plasma can be repeated a plurality of times. When repeated a plurality of times, the growth thickness and the etching thickness of the epitaxial layer 130 may be adjusted by adjusting the raw gas inflow and the etching gas inflow. For example, after maintaining the temperature of the substrate 110 at 650 ° C., 20 sccm of silicon-containing gas and 6 sccm of carbon-containing gas are introduced for 200 seconds to form a SiC layer, and the process of etching for 720 seconds is repeated three times. The SiC layer is grown on the substrate 110 to a thickness of 30 nm.

상기와 같은 박막 형성 방법은 트랜지스터의 소오스 및 드레인으로 작영하여 변형된 채널(strained channel)을 형성하여 캐리어의 이동도를 향상시킬 수 있도록 한다. 이러한 상기 본 발명에 따른 에피택셜 성장 방법을 이용한 반도체 소자의 트 랜지스터 제조 방법을 설명하면 다음과 같다.The thin film formation method as described above may be operated as a source and a drain of a transistor to form a strained channel to improve mobility of a carrier. The transistor manufacturing method of the semiconductor device using the epitaxial growth method according to the present invention is as follows.

도 3은 본 발명의 일 실시 예에 따른 트랜지스터의 단면도이다.3 is a cross-sectional view of a transistor according to an exemplary embodiment of the present invention.

도 3을 참조하면, 본 발명의 일 실시 예에 따른 트랜지스터는 기판(110) 상부에 적층 형성된 게이트 절연막(220) 및 게이트 전극(230), 게이트 전극(230) 상부 및 측벽에 각각 형성된 하드 마스크막(240) 및 스페이서(250), 게이트 전극(230) 양측의 기판(210)상의 리세스 영역에 형성되어 소오스 및 드레인 영역으로 작용하는 에피택셜층(130)을 포함한다. 여기서, 에피택셜층(130)은 SiC층 또는 SiGe층으로 형성될 수 있으며, 기판(110) 상에 소자 분리막(210)이 형성될 수 있다.Referring to FIG. 3, a transistor according to an embodiment of the present invention may include a gate insulating film 220 and a gate electrode 230 formed on the substrate 110 and a hard mask film formed on the top and sidewalls of the gate electrode 230, respectively. And an epitaxial layer 130 formed in a recess region on the substrate 210 on both sides of the 240, the spacer 250, and the gate electrode 230, and acting as a source and a drain region. The epitaxial layer 130 may be formed of a SiC layer or a SiGe layer, and an isolation layer 210 may be formed on the substrate 110.

기판(110)은 단결정 반도체층을 갖는 SOI(Silicon On Insulation) 기판 또는 단결정 반도체 웨이퍼일 수 있다. 단결정 반도체층은 단결정 실리콘층, 단결정 게르마늄층, 단결정 실리콘 게르마늄층 또는 단결정 실리콘 카바이드층중 어느 하나일 수 있다. 또한, 단결정 반도체 웨이퍼는 단결정 실리콘 웨이퍼, 단결정 게르마늄 웨이퍼, 단결정 실리콘 게르마늄 웨이퍼 또는 단결정 실리콘 카바이드 웨이퍼중 어느 하나일 수 있다. 한편, 기판(110)상에는 액티브 영역과 필드 영역을 확정하고, 소자 사이를 분리하기 위한 소자 분리막(115)이 형성될 수 있다. 소자 분리막(115)은 STI(Shallow Trench Isolation) 공정으로 형성하는 것이 바람직하다.The substrate 110 may be a silicon on insulation (SOI) substrate or a single crystal semiconductor wafer having a single crystal semiconductor layer. The single crystal semiconductor layer may be any one of a single crystal silicon layer, a single crystal germanium layer, a single crystal silicon germanium layer, or a single crystal silicon carbide layer. In addition, the single crystal semiconductor wafer may be any one of a single crystal silicon wafer, a single crystal germanium wafer, a single crystal silicon germanium wafer, or a single crystal silicon carbide wafer. Meanwhile, an isolation layer 115 may be formed on the substrate 110 to determine the active region and the field region and to separate the elements. The device isolation layer 115 may be formed by a shallow trench isolation (STI) process.

게이트 절연막(220)은 기판(110) 상부의 소정 영역에 형성되며, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiON) 등을 이용하여 단일 층 또는 적층하여 형성할 수 있다.The gate insulating layer 220 is formed in a predetermined region on the substrate 110 and may be formed by a single layer or a stack using a silicon oxide film (SiO 2 ), a silicon nitride film (SiNx), a silicon oxynitride film (SiON), or the like. .

게이트 전극(230)은 게이트 절연막(220) 상부에 형성되며, 폴리실리콘막, 금속막 등의 도전막을 단일층 또는 적층하여 형성할 수 있다.The gate electrode 230 is formed on the gate insulating layer 220, and may be formed by a single layer or a lamination of a conductive film such as a polysilicon film or a metal film.

하드 마스크막(240) 및 스페이서(250)는 게이트 전극(230) 상부 및 측벽에 각각 형성되며, 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 또는 실리콘 산화질화막(SiON) 등을 이용하여 단일층 또는 적층하여 형성할 수 있다.The hard mask layer 240 and the spacer 250 are formed on the top and sidewalls of the gate electrode 230, respectively, and are formed of a single layer using a silicon oxide layer (SiO 2 ), a silicon nitride layer (SiNx), a silicon oxynitride layer (SiON), or the like. Or it can form by lamination.

에피택셜층(130)은 게이트 전극(130) 양측의 반도체 기판(110)이 소정 깊이로 식각된 리세스 영역에 형성되며, SiC층 또는 SiGe층을 에피택셜 성장시켜 형성할 수 있다. 에피택셜층(130)은 원료 가스를 50초∼200초동안 유입시켜 에피택셜층(130)을 성장시키고, 플라즈마를 이용한 식각 공정을 200초∼1000초동안 실시하여 형성한다. 또한, 에피택셜층(130)은 원료 가스 공급 및 플라즈마를 이용한 식각을 복수회 반복하여 형성할 수도 있다.The epitaxial layer 130 is formed in a recessed region in which the semiconductor substrate 110 on both sides of the gate electrode 130 is etched to a predetermined depth, and may be formed by epitaxially growing a SiC layer or a SiGe layer. The epitaxial layer 130 is formed by introducing a source gas for 50 seconds to 200 seconds to grow the epitaxial layer 130 and performing an etching process using plasma for 200 seconds to 1000 seconds. In addition, the epitaxial layer 130 may be formed by repeatedly supplying a source gas and etching using plasma.

도 4(a) 내지 도 4(d)는 본 발명의 일 실시 예에 따른 트랜지스터의 제조 방법을 설명하기 위해 순서적으로 도시한 소자의 단면도이다.4A to 4D are cross-sectional views of devices sequentially illustrated to explain a method of manufacturing a transistor according to an embodiment of the present invention.

도 4(a)를 참조하면, 단결정 반도체층을 갖는 SOI 기판 또는 단결정 반도체 웨이퍼를 포함하는 기판(110)상의 소정 영역에 소자 분리막(210)을 형성한다. 소자 분리막(210)은 STI 공정을 이용하여 형성하는 것이 바람직하다. 기판(110) 상부에 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 등의 절연막을 이용하여 게 이트 절연막(220)을 형성한다. 게이트 절연막(220) 상부에 폴리실리콘막, 금속막 등의 도전층을 단일층 또는 적층 형성한 후 그 상부에 절연막을 형성하여 하드 마스크막(240)을 형성한다. 게이트 마스크를 이용한 사진 및 식각 공정으로 하드 마스크막(240) 및 도전층을 식각하여 게이트 전극(230)을 형성한다.Referring to FIG. 4A, an isolation layer 210 is formed in a predetermined region on an SOI substrate having a single crystal semiconductor layer or a substrate 110 including a single crystal semiconductor wafer. The device isolation layer 210 may be formed using an STI process. The gate insulating film 220 is formed on the substrate 110 by using an insulating film such as a silicon oxide film, a silicon nitride film, or a silicon oxynitride film. A hard mask layer 240 is formed by forming a single layer or a stack of conductive layers such as a polysilicon layer and a metal layer on the gate insulating layer 220, and then forming an insulating layer thereon. The gate electrode 230 is formed by etching the hard mask layer 240 and the conductive layer by a photolithography and an etching process using the gate mask.

도 4(b)를 참조하면, 하드 마스크막(240) 및 게이트 전극(230) 측벽에 스페이서(250)를 형성한다. 스페이서(250)는 예를들어 전체 구조 상부에 절연막을 단일층 또는 적층 형성한 후 전면 식각하여 형성한다. 그리고, 스페이서(250) 양측의 기판(110)을 건식 또는 습식 식각으로 소정 깊이 식각하여 리세스 영역(255)을 형성한다.Referring to FIG. 4B, spacers 250 are formed on sidewalls of the hard mask layer 240 and the gate electrode 230. The spacer 250 is formed by, for example, forming a single layer or a stack of insulating films over the entire structure and then etching the entire surface. In addition, the recesses 255 are formed by etching the substrate 110 on both sides of the spacer 250 by a predetermined depth by dry or wet etching.

도 4(c)를 참조하면, 건식 세정 또는 습식 세정 공정으로 리세스 영역(255)의 표면에 잔류하는 자연 산화막과 오염 물질을 제거한다. 그리고, CVD 방법, 구체적으로는 UHVCVD(Ultra-High Vacuum Chemical Vapor Deposition), RPCVD(Remote Plasma CVD) 등의 방법으로 에픽택셜층(130)을 형성한다. 에피택셜층(130)은 예를들어 SiC층 또는 SiGe층으로 형성하는데, SiC층으로 형성하는 경우 SiH4, Si2H6등의 실리콘 함유 가스와 SiH3CH3 등의 탄소 함유 가스를 50초∼200초 동안 유입시켜 리세스 영역(255)에 성장된다. 또한, 에피택셜층(130)은 SiGe층으로 형성하는 경우 실리콘 함유 가스와 GeH4 등의 게르마늄 함유 가스를 50초∼200초 동안 유입시켜 리세스 영역(255)에 성장된다. 이때, 소자 분리막(210) 및 하드 마스크막(240) 상부에 실리콘 함유층(140)이 성장되는데, 에피택셜층(130)과 실리콘 함유층(140)은 약 1:0.4∼1:0.6의 성장률로 성장되어 에피택셜층(130)이 실리콘 함유층(140)보다 더 빠른 속도로 성장된다. 따라서, 소자 분리막(210) 상부에서 성장되는 실리콘 함유층(140)보다 높게 에피택셜층(130)이 형성된다.Referring to FIG. 4C, the natural oxide film and the contaminants remaining on the surface of the recess region 255 are removed by a dry cleaning process or a wet cleaning process. The epitaxial layer 130 is formed by a CVD method, specifically, a UHVCVD (Ultra-High Vacuum Chemical Vapor Deposition) or a RPCVD (Remote Plasma CVD) method. The epitaxial layer 130 is formed of, for example, a SiC layer or a SiGe layer. When the epitaxial layer 130 is formed of a SiC layer, a silicon-containing gas such as SiH 4 , Si 2 H 6 , and a carbon-containing gas such as SiH 3 CH 3 are 50 seconds. It grows in the recessed area 255 by flowing in for -200 second. In addition, when the epitaxial layer 130 is formed of a SiGe layer, the epitaxial layer 130 is grown in the recess region 255 by introducing a silicon-containing gas and a germanium-containing gas such as GeH 4 for 50 seconds to 200 seconds. In this case, the silicon-containing layer 140 is grown on the device isolation layer 210 and the hard mask layer 240, and the epitaxial layer 130 and the silicon-containing layer 140 grow at a growth rate of about 1: 0.4 to 1: 0.6. As a result, the epitaxial layer 130 is grown at a faster rate than the silicon-containing layer 140. Therefore, the epitaxial layer 130 is formed higher than the silicon-containing layer 140 grown on the device isolation layer 210.

도 4(d)를 참조하면, 염소 함유 가스 또는 SF6 가스 등의 식각 가스와 아르곤 또는 수소 등의 불활성 가스를 유입시키고, 고주파 전원을 인가하여 플라즈마를 발생시켜 실리콘 함유층(140)을 식각한다. 이러한 플라즈마를 이용한 식각 공정은 에피택셜 성장 공정에 비해 4∼5배 정도 긴 시간, 예를들어 약 200초∼1000초 동안 실시한다. 이때, 실리콘 함유층(140)과 에피택셜층(130)은 약 1:0.4∼1:0.5 정도로 실리콘 함유층(140)의 식각률이 더 빠르기 때문에 실리콘 함유층(140)이 제거되는 동안 에피택셜층(130)은 소정 두께 잔류하게 된다.Referring to FIG. 4D, an etching gas such as chlorine-containing gas or SF 6 gas, and an inert gas such as argon or hydrogen are introduced, and a high frequency power is applied to generate plasma to etch the silicon-containing layer 140. The etching process using the plasma is carried out for about 4 to 5 times longer than the epitaxial growth process, for example, about 200 to 1000 seconds. In this case, since the etch rate of the silicon-containing layer 140 and the epitaxial layer 130 are about 1: 0.4 to 1: 0.5, the etching rate of the silicon-containing layer 140 is faster, so that the epitaxial layer 130 is removed. Will remain a predetermined thickness.

여기서, 상기 에피택셜 성장 공정과 플라즈마를 이용한 식각 공정을 복수회 반복하여 에피택셜층(130)을 원하는 두께로 형성할 수도 있다.The epitaxial layer 130 may be formed to a desired thickness by repeating the epitaxial growth process and the etching process using plasma a plurality of times.

그리고, 전체 구조 상부에 Ni막등의 금속막을 형성한 후 열처리 공정을 실시하여 Ni막과 에피택셜층(130)을 반응시켜 실리사이드막(미도시)을 형성할 수도 있다.A silicide film (not shown) may be formed by reacting the Ni film with the epitaxial layer 130 by forming a metal film such as a Ni film on the entire structure and then performing a heat treatment process.

도 1은 본 발명에 따른 선택적 에피택셜 성장 방법의 공정 흐름도.1 is a process flow diagram of a method for selective epitaxial growth in accordance with the present invention.

도 2는 본 발명에 따른 선택적 에피택셜 성장 방법의 공정 단면도.2 is a process cross-sectional view of a selective epitaxial growth method according to the present invention.

도 3은 본 발명에 따른 선택적 에피택셜 성장 방법을 이용한 트랜지스터의 단면도.3 is a cross-sectional view of a transistor using the selective epitaxial growth method according to the present invention.

도 4(a) 내지 도 4(d)는 본 발명에 따른 선택적 에피택셜 성장 방법을 이용한 트랜지스터의 제조 방법을 설명하기 위한 단면도.4 (a) to 4 (d) are cross-sectional views illustrating a method of manufacturing a transistor using the selective epitaxial growth method according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

110 : 기판 120 : 절연막 패턴110 substrate 120 insulating film pattern

130 : 에피택셜층 140 : 실리콘 함유층130: epitaxial layer 140: silicon-containing layer

Claims (7)

기판 상부에 선택적으로 절연막 패턴을 형성하는 단계;Selectively forming an insulating film pattern on the substrate; 원료 가스를 유입시켜 상기 기판 상부에 에피택셜층을 형성하고, 상기 절연막 패턴 상부에 실리콘 함유층을 형성하는 단계;Forming an epitaxial layer on the substrate by introducing a source gas and forming a silicon containing layer on the insulating layer pattern; 식각 가스를 유입시키고 플라즈마를 발생시켜 상기 실리콘 함유층을 제거하는 단계를 포함하는 박막 형성 방법.Removing the silicon-containing layer by introducing an etching gas and generating a plasma. 제 1 항에 있어서, 상기 에피택셜 성장 단계는 50초 내지 200초 동안 실시하는 박막 형성 방법.The method of claim 1, wherein the epitaxial growth step is performed for 50 seconds to 200 seconds. 제 1 항에 있어서, 상기 에피택셜층과 상기 실리콘 함유층은 1:0.3 내지 1:0.5의 성장률로 형성되는 박막 형성 방법.The method of claim 1, wherein the epitaxial layer and the silicon-containing layer are formed at a growth rate of 1: 0.3 to 1: 0.5. 제 1 항에 있어서, 상기 실리콘 함유층 제거 단계는 상기 에피택셜 성장 단계보다 4배 내지 5배 긴 시간동안 실시하는 박막 형성 방법.The method of claim 1, wherein the removing the silicon-containing layer is performed for 4 to 5 times longer than the epitaxial growth step. 제 4 항에 있어서, 상기 실리콘 함유층 제거 단계는 200초 내지 1000초 동안 실시하는 박막 형성 방법.The method of claim 4, wherein the removing the silicon-containing layer is performed for 200 to 1000 seconds. 제 1 항에 있어서, 상기 에피택셜층과 상기 실리콘 함유층은 0.2:1 내지 0.3:1의 식각률로 식각되는 박막 형성 방법.The method of claim 1, wherein the epitaxial layer and the silicon-containing layer are etched at an etching rate of 0.2: 1 to 0.3: 1. 제 1 항에 있어서, 상기 에피택셜층 성장 단계 및 상기 실리콘 함유층 제거 단계는 복수회 반복 실시되는 박막 형성 방법.The method of claim 1, wherein the epitaxial layer growth step and the silicon-containing layer removal step are repeated a plurality of times.
KR1020080022407A 2008-03-11 2008-03-11 Method of forming a thin film KR101465145B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080022407A KR101465145B1 (en) 2008-03-11 2008-03-11 Method of forming a thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022407A KR101465145B1 (en) 2008-03-11 2008-03-11 Method of forming a thin film

Publications (2)

Publication Number Publication Date
KR20090097334A true KR20090097334A (en) 2009-09-16
KR101465145B1 KR101465145B1 (en) 2014-11-25

Family

ID=41356708

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022407A KR101465145B1 (en) 2008-03-11 2008-03-11 Method of forming a thin film

Country Status (1)

Country Link
KR (1) KR101465145B1 (en)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002075972A (en) * 2000-09-04 2002-03-15 Hitachi Ltd Method for fabricating semiconductor device

Also Published As

Publication number Publication date
KR101465145B1 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
JP5451812B2 (en) Method for forming MOS transistor junction region by CVD etching and deposition sequence, and transistor formed by the method
KR101243997B1 (en) Methods for fabricating a stressed mos device
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US7517758B2 (en) Method of forming a vertical transistor
KR100607409B1 (en) Method for etching substrate and method for menufacturing semiconductor device using the same
US7713834B2 (en) Method of forming isolation regions for integrated circuits
US7238588B2 (en) Silicon buffered shallow trench isolation
KR20050119991A (en) Methods of selectively forming an epitaxial semiconductor layer on a single crystalline semiconductor and semiconductor devices fabricated using the same
KR100680946B1 (en) Method for forming contact plug of semiconductor device
CN116013962B (en) Method for manufacturing semiconductor device
US20090215249A1 (en) Method of forming an embedded silicon carbon epitaxial layer
US6673696B1 (en) Post trench fill oxidation process for strained silicon processes
KR100678465B1 (en) Method of forming selective epitaxial semiconductor layer
US7217634B2 (en) Methods of forming integrated circuitry
KR101465145B1 (en) Method of forming a thin film
CN100477151C (en) Trench isolation technology and method
US6962857B1 (en) Shallow trench isolation process using oxide deposition and anneal
US8158495B2 (en) Process for forming a silicon-based single-crystal portion
KR20020028488A (en) Method for growthing a epi-layer and a method for manufacturing a transistor using the same
KR100524802B1 (en) Semiconductor device having contact plug formed using double selective epitaxial growth and method for fabrication of the same
US9748147B1 (en) Method of fabricating epitaxial layer
CN105097694B (en) Preparation method of semiconductor device
KR20090065570A (en) Semiconductor device and method of manufacturing the same
KR20100110534A (en) Method for fabricaing semiconductor device having silicon on insulator structure
WO2020072212A1 (en) Method of forming an rf silicon on insulator device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180817

Year of fee payment: 5