KR20090096986A - Apparatus for receiving to improve signal-to-noise ratio of ofdm systems by using oversampling - Google Patents

Apparatus for receiving to improve signal-to-noise ratio of ofdm systems by using oversampling Download PDF

Info

Publication number
KR20090096986A
KR20090096986A KR1020080022115A KR20080022115A KR20090096986A KR 20090096986 A KR20090096986 A KR 20090096986A KR 1020080022115 A KR1020080022115 A KR 1020080022115A KR 20080022115 A KR20080022115 A KR 20080022115A KR 20090096986 A KR20090096986 A KR 20090096986A
Authority
KR
South Korea
Prior art keywords
signal
fft
oversample
converter
parallel
Prior art date
Application number
KR1020080022115A
Other languages
Korean (ko)
Other versions
KR100965118B1 (en
Inventor
서보석
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020080022115A priority Critical patent/KR100965118B1/en
Publication of KR20090096986A publication Critical patent/KR20090096986A/en
Application granted granted Critical
Publication of KR100965118B1 publication Critical patent/KR100965118B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2626Arrangements specific to the transmitter only
    • H04L27/2627Modulators
    • H04L27/2644Modulators with oversampling
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00Modulated-carrier systems
    • H04L27/26Systems using multi-frequency codes
    • H04L27/2601Multicarrier modulation systems
    • H04L27/2647Arrangements specific to the receiver only
    • H04L27/2649Demodulators
    • H04L27/26524Fast Fourier transform [FFT] or discrete Fourier transform [DFT] demodulators in combination with other circuits for demodulation

Abstract

A receiver for improving SNR as much as oversample rate by using over-sampling in an OFDM(Orthogonal Frequency Division Multiplexing) system is provided to improve SNR as much as the oversample rate by converting Nyquist frequency. An ADC(Analog Digital Converter)(10) samples the frequency multiplying the oversampling ratio. A protection remover(20) removes the signal corresponding to protection period corresponding to the guard interval. According to a serializer is the oversampling ratio, the series signal line is parallel converted. An oversampling signal FFT demodulator(40) modulates the signal according to the converted signal. A parallel to serial converter(50) serially converts the demodulated parallel signal.

Description

직교 주파수 분할 다중화 시스템에서 과표본화를 이용하여 신호 대 잡음비를 개선시키는 수신장치 {apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling}Apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling}

본 발명은 직교 주파수 분할 다중화 (orthogonal frequency division multiplexing: 이하 OFDM이라 함) 전송시스템의 수신기에서 AD 변환기의 표본화 속도를 높여 복조신호의 신호 대 잡음비를 개선시키는 방법과 장치에 관한 것으로, 특히 OFDM 전송시스템의 수신기에서 수신신호를 나이퀴스트(Nyquist) 주파수의 1배 이상의 실수배로 과표본화하여 복조 신호의 신호 대 잡음비를 개선시키는 수신장치에 관한 것이다. The present invention relates to a method and apparatus for improving the signal-to-noise ratio of a demodulated signal by increasing the sampling rate of an AD converter in a receiver of an orthogonal frequency division multiplexing (OFDM) transmission system. The present invention relates to a receiver for over-sampling a received signal at a real time multiple of one or more times the Nyquist frequency in a receiver to improve the signal-to-noise ratio of the demodulated signal.

일반적으로, OFDM 시스템은 디지털 방송등에서 변조방식으로 사용되고 있는 디지털 통신방식으로, 사용하는 목적에 따라 각각의 부반송파의 수와 주파수 대역은 다르지만 기본적인 변조방식은 동일하다. OFDM 수신기에서는 OFDM 신호의 나이퀴스트 주파수에 해당하는 속도로 아날로그-디지털 (analog-to-digital: AD) 변환기에서 표본화 한 후 고속 푸리에 변환 (fast Fourier transform: FFT)하여 신호를 복조한다. OFDM 신호는 채널을 거치면서 백색 가우스 잡음(additive white Gaussian noise: 이하 AWGN 이라 함)이 유입된다. 유입되는 AWGN에 의한 영향을 최소화하기 위하여 대한민국 등록특허 제 605109호에서는 나이퀴스트 주파수의 정수배로 과표본화(oversampling)하여 복조신호의 신호 대 잡음비를 개선하는 방법이 제시되었다.In general, the OFDM system is a digital communication method used as a modulation method in digital broadcasting. The number and frequency bands of subcarriers vary depending on the purpose of use, but the basic modulation method is the same. The OFDM receiver demodulates the signal by sampling at an analog-to-digital (AD) converter at a speed corresponding to the Nyquist frequency of the OFDM signal and then performing a fast Fourier transform (FFT). The OFDM signal introduces additive white Gaussian noise (AWGN) through the channel. In order to minimize the effect of the incoming AWGN, Korean Patent No. 605109 discloses a method of improving the signal-to-noise ratio of a demodulated signal by oversampling with an integer multiple of the Nyquist frequency.

대한민국 특허 605109호에서는 입력되는 아날로그 신호를 나이퀴스트 주파수의 과표본화율 배에 해당하는 주파수로 과표본화하여 디지털 데이터로 변환하고, 변환된 디지털 데이터를 소정의 연산속도로 고속푸리에 변환하며, 고속푸리에 변환하는 단계를 거친 디지털 데이터를 과표본화율을 참조하여 주파수영역 데이터의 위상을 보상한다. 그리고 위상을 보상한 데이터를 조합하여 상기 과표본화율에 해당하는 향상된 신호 대 잡음비를 가진 복조신호로 출력한다.In Korean Patent 605109, the input analog signal is oversampled into a digital data by oversampling at a frequency corresponding to the oversampling rate times the Nyquist frequency, and the converted digital data is converted to a fast Fourier at a predetermined operation speed, The phase of the frequency domain data is compensated for by referring to the oversampling rate of the digital data which has been converted. The data of the phase compensation are combined and output as a demodulated signal having an improved signal-to-noise ratio corresponding to the oversampling rate.

그러나, OFDM 수신기에서 AD 변환기의 표본화 속도를 증가시켜 복조신호의 신호 대 잡음비를 향상시키고자 할 때, AD 변환기의 표본화 속도를 나이퀴스트 주파수의 정수배로만 결정하는 방법은 나이퀴스트 주파수가 높은 경우 과표본화 하기 위해서는 AD 변환기의 주파수가 과도하게 높게 되어 AD 변환기를 구현할 수 없거나 AD 변환기의 가격이 급격하게 상승하는 결과를 가져왔다.However, in order to improve the signal-to-noise ratio of the demodulated signal by increasing the sampling rate of the AD converter in the OFDM receiver, the method of determining the sampling rate of the AD converter only as an integer multiple of the Nyquist frequency has a high Nyquist frequency. In the case of oversampling, the frequency of the AD converter is excessively high, resulting in the inability to implement the AD converter or the sudden increase in the price of the AD converter.

또한, 정수배 표본화의 경우 AD 변환기의 최대 표본화 주파수 및 AD 변환기의 최대 표본화 속도를 완전히 이용할 수 없는 단점이 있었다. In addition, in case of integer sampling, the maximum sampling frequency of the AD converter and the maximum sampling rate of the AD converter cannot be fully utilized.

예를 들어 어떤 AD 변환기의 최대 표본화 속도가 복조하고자 하는 OFDM 신호의 나이퀴스트 주파수의 2.8배 일 때, 대한민국 특허 605109호에서 제시된 방법은 정수사이의 실수배는 불가능하기 때문에 최대 과표본화율이 2이고 이에 따른 신호 대 잡음비의 향상률도 2가 된다. For example, when the maximum sampling rate of an AD converter is 2.8 times the Nyquist frequency of the OFDM signal to be demodulated, the method proposed in Korean Patent No. 605109 shows that the maximum oversampling rate is 2 because the real multiples between integers are not possible. And thus the signal-to-noise ratio is 2.

그러나 OFDM 전송시스템의 수신기의 수신신호를 나이퀴스트(Nyquist) 주파수의 1배 이상의 실수배로 과표본화하는 본 발명에 의하면 AD 변환기의 최대 표본화 속도가 복조하고자 하는 OFDM 신호의 나이퀴스트 주파수의 2.8배 일 때, 2.8배 과표본화가 가능하고 이에 따라 신호 대 잡음비도 2.8배 향상된다. 따라서 AD 변환기의 최대 표본화 주파수 및 AD 변환기의 최대 표본화 속도를 완전히 활용할 수 있는 것이다.However, according to the present invention, which oversamples a received signal of a receiver of an OFDM transmission system by more than 1 times the Nyquist frequency, the maximum sampling rate of the AD converter is 2.8 times the Nyquist frequency of the OFDM signal to be demodulated. In this case, 2.8 times oversampling is possible, which improves the signal-to-noise ratio by 2.8 times. Thus, the maximum sampling frequency of the AD converter and the maximum sampling rate of the AD converter can be fully utilized.

본 발명은 OFDM 수신기에서 AD 변환기의 표본화 속도를 증가시켜 복조신호의 신호 대 잡음비를 향상시키고자 할 때, 나이퀴스트 주파수보다 큰 실수배로 AD 변환이 가능하게 함으로써, 나이퀴스트 주파수의 정수배로만 AD 변환이 가능하던 종래의 방법에 비해 AD 변환기의 최대 속도 이내에서 표본화 속도를 자유롭게 결정할 수 있고, 과표본율 만큼의 신호 대 잡음비를 개선시킬 수 있는 직교 주파수 분할 다중화 시스템에서 과표본화를 이용한 신호 대 잡음비 개선시키는 수신장치를 제공하는 것을 목적으로 한다. In the present invention, when the OFDM receiver is to increase the sampling rate of the AD converter to improve the signal-to-noise ratio of the demodulated signal, the AD conversion is possible by a real multiple of the Nyquist frequency. Signal-to-noise ratio using oversampling in an orthogonal frequency division multiplexing system that can freely determine the sampling rate within the maximum speed of the AD converter and improve the signal-to-noise ratio as much as the over-sampling ratio, compared to the conventional method that AD conversion was possible. An object of the present invention is to provide a receiver for improving.

이와 같은 목적을 수행하기 위한 본 발명은, The present invention for performing such an object,

아날로그 기저대역 신호를 나이퀴스트 주파수에 실수배의 과표본화율을 곱한 주파수로 표본화하는 AD 변환기; An AD converter that samples the analog baseband signal at a frequency multiplied by the Nyquist frequency multiplied by a real multiple of the oversampling rate;

AD 변환기의 출력측에 접속되어 상기 과표본화율에 따라 보호구간에 해당하는 신호를 제거하는 보호구간 제거기; A guard interval remover connected to the output side of the AD converter to remove a signal corresponding to the guard interval according to the oversampling ratio;

보호구간 제거기의 출력측에 접속되어 상기 과표본화율에 따라 직렬 신호열을 병렬로 변환하는 직병렬 변환기; A serial-to-parallel converter connected to an output side of the guard interval eliminator and converting serial signal strings in parallel according to the oversampling ratio;

직병렬 변환기를 통과한 신호를 상기 과표본화율에 따라 신호를 복조하는 과표본신호 FFT 복조기; 및 An oversample signal FFT demodulator for demodulating a signal passing through a serial-to-parallel converter according to the oversample rate; And

과표본신호 FFT 복조기에서 출력된 병렬 신호를 직렬로 변환하는 병직렬 변환기를 포함한다.And a parallel-to-serial converter for serially converting the parallel signals output from the FFT demodulator.

본 발명은 OFDM 수신기에서 AD 변환기의 표본화 속도를 증가시켜 복조신호의 신호 대 잡음비를 향상시키기 위하여 나이퀴스트 주파수보다 큰 AD 변환기의 최대 표본화 속도 이내에서 자유롭게 표본화 속도를 결정할 수 있어서 AD 변환기의 속도에 대해 최대의 신호 대 잡음비 성능을 얻을 수 있다. 예를 들어 AD 변환기의 최대 속도가 복조하고자 하는 OFDM 신호의 나이퀴스트 주파수의 2.8배 일 때, 종래의 정수배 방식에 의해서는 2배의 과표본화만 가능하고 이에 따른 신호 대 잡음비가 2배 향상되지만, 본 발명에 의하면 2.8배 과표본화가 가능하고 이에 따라 신호 대 잡음비가 2.8배 향상된다. The present invention can freely determine the sampling rate within the maximum sampling rate of the AD converter larger than the Nyquist frequency in order to increase the sampling rate of the AD converter in the OFDM receiver to improve the signal-to-noise ratio of the demodulated signal. Maximum signal-to-noise ratio performance can be achieved. For example, when the maximum speed of the AD converter is 2.8 times the Nyquist frequency of the OFDM signal to be demodulated, the conventional integer multiple method only doubles the oversampling and the signal-to-noise ratio is twice as high. According to the present invention, the 2.8 times oversampling is possible and the signal-to-noise ratio is improved by 2.8 times.

첨부된 도면중 도 1은 일반적인 OFDM 심볼의 구조를 나타낸 도면이고, 도 2는 일반적인 OFDM 수신기의 표본화 및 복조과정을 나타낸 블록도이며, 도 3은 본 발명에 따라 과표본화하는 OFDM 수신기의 표본화 및 복조과정을 나타낸 블록도이다. 1 is a diagram illustrating a structure of a general OFDM symbol, FIG. 2 is a block diagram illustrating a sampling and demodulation process of a general OFDM receiver, and FIG. 3 is a sampling and demodulation of an OFDM receiver oversampled according to the present invention. A block diagram showing the process.

OFDM 신호는 OFDM 심볼이 연속적으로 전송되며, OFDM 심볼은 도 1에서 보는 바와 같이

Figure 112008017339500-PAT00001
길이의 보호구간(guard interval)과
Figure 112008017339500-PAT00002
길이의 유용구간(useful symbol period)으로 구성되어 있다.
Figure 112008017339500-PAT00003
개의 부반송파를 사용하는 OFDM 시스템인 경우, 나이퀴스트 주파수로 표본화하는 일반적인 OFDM 수신기에서는
Figure 112008017339500-PAT00004
구간동안
Figure 112008017339500-PAT00005
개의 표본을 취한다. OFDM symbols are continuously transmitted OFDM symbols, OFDM symbol as shown in Figure 1
Figure 112008017339500-PAT00001
The guard interval of the length
Figure 112008017339500-PAT00002
It consists of a useful symbol period of length.
Figure 112008017339500-PAT00003
In an OFDM system using two subcarriers, a typical OFDM receiver sampling at the Nyquist frequency
Figure 112008017339500-PAT00004
During the interval
Figure 112008017339500-PAT00005
Take a sample of dogs.

종래의 OFDM 수신기는 도 2에서 보는 바와 같이 기저대역 아날로그 신호를 디지털 신호로 변환시키는 AD 변환기(10)의 출력측에 OFDM 심볼에서 보호구간에 해당하는 표본을 제거하는 보호구간 제거기(20)가 접속된다. 보호구간 제거기(20)의 출력측에는 직렬 신호

Figure 112008017339500-PAT00006
개를 모아 병렬 신호로 변환하는 직병렬 변환기(30)가 접속되고, 직병렬 변환기(30)의 출력측에는 동시에 입력된
Figure 112008017339500-PAT00007
개의 신호를 푸리에 변환하는 FFT처리기(40)가 접속되며, FFT처리기(40)의 출력측에는
Figure 112008017339500-PAT00008
개의 복조된 병렬 신호를 직렬로 변환하여 출력하는 병직렬 변환기(50)가 접속되어 구성된다. In the conventional OFDM receiver, as shown in FIG. 2, a guard interval remover 20 for removing a sample corresponding to a guard interval from an OFDM symbol is connected to an output side of the AD converter 10 for converting a baseband analog signal into a digital signal. . The output signal of the guard section remover 20 has a serial signal.
Figure 112008017339500-PAT00006
A serial / parallel converter 30 which collects dogs and converts them into parallel signals is connected, and simultaneously input to the output side of the serial / parallel converter 30.
Figure 112008017339500-PAT00007
An FFT processor 40 for Fourier transforming the four signals is connected, and on the output side of the FFT processor 40,
Figure 112008017339500-PAT00008
The parallel-to-serial converter 50 which converts two demodulated parallel signals in series and outputs them is connected and comprised.

종래의 OFDM 수신기에서 FFT처리기(40)의 입력 신호를 <식 1>과 같이 표현하면, In the conventional OFDM receiver, if the input signal of the FFT processor 40 is expressed as <Equation 1>,

Figure 112008017339500-PAT00009
<식 1>
Figure 112008017339500-PAT00009
<Equation 1>

FFT처리기(40)의 출력은 식 2와 같이 나타낼 수 있다.The output of the FFT processor 40 can be expressed as Equation 2.

Figure 112008017339500-PAT00010
<식 2>
Figure 112008017339500-PAT00010
<Equation 2>

<식 2>에서

Figure 112008017339500-PAT00011
은 FFT 크기가
Figure 112008017339500-PAT00012
임을 의미한다. In <Equation 2>
Figure 112008017339500-PAT00011
Is the FFT size
Figure 112008017339500-PAT00012
Means.

이에 비하여 본 발명에 따른 OFDM 수신기의 구조는 도 3에서 보는 바와 같이, 기저대역 아날로그 신호는 AD 변환기(210)에서 디지털 신호로 변환된다. 이 때 표본화 속도는 과표본화율을

Figure 112008017339500-PAT00013
이라 할 때, 나이퀴스트 주파수의
Figure 112008017339500-PAT00014
배이고, 과표본화율
Figure 112008017339500-PAT00015
은 <식 3>을 만족하도록 결정된다.In contrast, in the structure of the OFDM receiver according to the present invention, as shown in FIG. 3, the baseband analog signal is converted into a digital signal by the AD converter 210. At this time, the sampling rate is determined by the oversampling rate.
Figure 112008017339500-PAT00013
Is called the Nyquist frequency
Figure 112008017339500-PAT00014
Double, oversample rate
Figure 112008017339500-PAT00015
Is determined to satisfy <Equation 3>.

Figure 112008017339500-PAT00016
<식 3>
Figure 112008017339500-PAT00016
<Equation 3>

<식 3>에서

Figure 112008017339500-PAT00017
Figure 112008017339500-PAT00018
인 어떤 정수이고,
Figure 112008017339500-PAT00019
Figure 112008017339500-PAT00020
보다 작거나 같은 최대 정수이다.In <Equation 3>
Figure 112008017339500-PAT00017
silver
Figure 112008017339500-PAT00018
Is any integer that is
Figure 112008017339500-PAT00019
silver
Figure 112008017339500-PAT00020
Maximum integer less than or equal to

AD 변환기(210)에서 변환된 디지털 신호는 보호구간 제거기(220)로 입력되어 보호구간에 해당하는 표본을 제거하고, 직병렬 변환기(230)로 입력되어

Figure 112008017339500-PAT00021
개의 표본마다 병렬로 변환된다. 직병렬 변환기(230)를 통과한 신호는 과표본신호 FFT 복조기(240)에서
Figure 112008017339500-PAT00022
이 1 인 경우와
Figure 112008017339500-PAT00023
인 경우로 나누어 복조하고 신호처리하여
Figure 112008017339500-PAT00024
개의 디지털 신호를 출력한다. 과표본신호 FFT 복조기(240)에서 출력된
Figure 112008017339500-PAT00025
개의 디지털 신호는 병직렬 변환기(250)를 통과하여
Figure 112008017339500-PAT00026
개의 병렬 신호가 직렬로 변환되어 출력된다.The digital signal converted by the AD converter 210 is input to the guard interval eliminator 220 to remove a sample corresponding to the guard interval, and is input to the serial-to-parallel converter 230.
Figure 112008017339500-PAT00021
Samples are converted in parallel. The signal passing through the serial-to-parallel converter 230 is transferred from the oversampled signal FFT demodulator 240.
Figure 112008017339500-PAT00022
If it is 1 and
Figure 112008017339500-PAT00023
To demodulate and signal
Figure 112008017339500-PAT00024
Output digital signals. Oversampled signal output from FFT demodulator 240
Figure 112008017339500-PAT00025
Digital signals pass through parallel-to-serial converter 250
Figure 112008017339500-PAT00026
Parallel signals are converted and outputted in series.

본 발명에서는

Figure 112008017339500-PAT00027
이 1 인 경우와
Figure 112008017339500-PAT00028
인 경우(과표본화율이
Figure 112008017339500-PAT00029
인 경우 만 가능)에 과표본신호 FFT복조기(240)의 구조가 달라진다. 먼저,
Figure 112008017339500-PAT00030
이 1 일 때 과표본신호 FFT 복조기(240)의 구조는 도 4에서 보는 바와 같이 FFT처리기(241)의 출력단에 과표본 제거기(242)가 접속된 구성을 갖는다.In the present invention
Figure 112008017339500-PAT00027
If it is 1 and
Figure 112008017339500-PAT00028
If (the oversample rate is
Figure 112008017339500-PAT00029
Only if the structure of the over-sampled signal FFT demodulator 240 is different. first,
Figure 112008017339500-PAT00030
In this case, the oversampled signal FFT demodulator 240 has a structure in which the oversampler 242 is connected to the output terminal of the FFT processor 241 as shown in FIG.

Figure 112008017339500-PAT00031
이 1인 경우에
Figure 112008017339500-PAT00032
개의 입력 신호를 받아 FFT처리기(241)에서
Figure 112008017339500-PAT00033
점(
Figure 112008017339500-PAT00034
-point) FFT를 수행한다. 이때 FFT처리기(241)는
Figure 112008017339500-PAT00035
점 FFT를 하는 것이 아니라
Figure 112008017339500-PAT00036
점 FFT를 수행한다. FFT처리기(241)의 입력은 <식 4>로 표현되며, FFT처리기(241)의 출력은 <식 5>로 표현된다.
Figure 112008017339500-PAT00031
If this is 1
Figure 112008017339500-PAT00032
FFT processor 241 receives two input signals
Figure 112008017339500-PAT00033
point(
Figure 112008017339500-PAT00034
-point) Perform FFT. At this time, the FFT processor 241
Figure 112008017339500-PAT00035
Instead of doing a point FFT
Figure 112008017339500-PAT00036
Perform a point FFT. The input of the FFT processor 241 is represented by <Equation 4>, and the output of the FFT processor 241 is represented by <Equation 5>.

Figure 112008017339500-PAT00037
<식 4>
Figure 112008017339500-PAT00037
<Equation 4>

Figure 112008017339500-PAT00038
<식 5>
Figure 112008017339500-PAT00038
<Equation 5>

FFT처리기(241)에서 FFT한 결과에서 처음

Figure 112008017339500-PAT00039
개의 신호는 도 5와 같이 데이터 전송에 사용한
Figure 112008017339500-PAT00040
개의 부반송파에 해당한다. 따라서 과표본 제거기(242)에서 마지막
Figure 112008017339500-PAT00041
개의 신호를 제거하고 출력한다. 과표본 제거기(242)의 출력
Figure 112008017339500-PAT00042
는 <식 6>과 같이 나타낼 수 있다.First in the result of FFT in FFT processor 241
Figure 112008017339500-PAT00039
Signals are used for data transmission as shown in FIG.
Figure 112008017339500-PAT00040
Corresponds to two subcarriers. Therefore, in oversample eliminator 242
Figure 112008017339500-PAT00041
Remove and output the two signals. Output of Oversample Eliminator 242
Figure 112008017339500-PAT00042
Can be expressed as shown in Equation 6.

Figure 112008017339500-PAT00043
<식 6>
Figure 112008017339500-PAT00043
<Equation 6>

FFT처리기(241)의

Figure 112008017339500-PAT00044
개의 입력에는 데이터 성분과 잡음성분이 모두 포함되어 있는데, FFT처리기(241)의 출력에서 마지막
Figure 112008017339500-PAT00045
개의 신호에는 잡음성분만 포함되어 있으므로, 과표본 제거기(242)에서 마지막
Figure 112008017339500-PAT00046
개의 신호를 제거함으 로써 과표본신호 FFT복조기(240)의 출력은 과표본신호 FFT복조기(240)의 입력에 비해 잡음이
Figure 112008017339500-PAT00047
로 감소한다. 따라서 SNR은 r 배 향상된다.Of the FFT processor 241
Figure 112008017339500-PAT00044
Inputs contain both data and noise components, the last of the output of FFT processor 241
Figure 112008017339500-PAT00045
Signals contain only noise components, so the oversampler 242
Figure 112008017339500-PAT00046
By removing the two signals, the output of the oversampled signal FFT demodulator 240 is noisy compared to the input of the oversampled signal FFT demodulator 240.
Figure 112008017339500-PAT00047
Decreases. Therefore, the SNR is improved r times.

또한,

Figure 112008017339500-PAT00048
일 때 과표본 신호 FFT 복조기(340)의 구조는 도 6에서 보는 바와 같이 직병렬 변환기(230)를 통과한 신호를 입력받는 역다중화기(341)의 출력단에
Figure 112008017339500-PAT00049
개의 FFT 처리기로 구성된 FFT처리기 블록(342)이 접속되며, FFT 처리기 블록(342)의 출력단에는 FFT처리기 블록(342)을 구성하는
Figure 112008017339500-PAT00050
개의 FFT처리기와 각각 접속되는
Figure 112008017339500-PAT00051
개의 과표본제거기로 구성된 과표본 제거기 블록(343)이 접속된다. 과표본 제거기 블록(343)의 출력단에는 과표본 제거기 블록(343)을 구성하는
Figure 112008017339500-PAT00052
개의 과표본 제거기중 하나의 과표본 제거기를 제외한 나머지 과표본 제거기와 각각 접속되는
Figure 112008017339500-PAT00053
개의 위상 보상기로 구성된 위상 보상기 블록(344)이 접속된다. 위상보상기 블록(344)의 출력단에는 벡터 덧셈기(345)가 접속되어 구성된다. Also,
Figure 112008017339500-PAT00048
When the oversampled signal FFT demodulator 340 has a structure at the output terminal of the demultiplexer 341 that receives the signal passing through the serial-to-parallel converter 230, as shown in FIG.
Figure 112008017339500-PAT00049
An FFT processor block 342 composed of two FFT processors is connected, and an output terminal of the FFT processor block 342 configures an FFT processor block 342.
Figure 112008017339500-PAT00050
Connected to each of the four FFT processors
Figure 112008017339500-PAT00051
An oversampler block 343 consisting of two oversamplers is connected. At the output of the oversample remover block 343, an oversample remover block 343 is formed.
Figure 112008017339500-PAT00052
Are connected to each of the oversampler except one of the oversampler
Figure 112008017339500-PAT00053
A phase compensator block 344 consisting of two phase compensators is connected. The vector adder 345 is connected to the output terminal of the phase compensator block 344.

Figure 112008017339500-PAT00054
개의 신호로 이루어진 직병렬 변환기(230)의 출력은 역다중화기(341)를 통해서 각각이
Figure 112008017339500-PAT00055
개의 신호로 이루어진
Figure 112008017339500-PAT00056
개의 병렬신호를 출력한다 즉
Figure 112008017339500-PAT00057
을 만족한다. 여기서
Figure 112008017339500-PAT00058
은 AD 변환기의 과표본화율이며,
Figure 112008017339500-PAT00059
은 병렬신호로 변환된 후 각 경로신호(
Figure 112008017339500-PAT00060
개의 경로에 입력되는 경로신호)에서의 과표본화율에 해당한다. 정리하면 <식 3>으로부터
Figure 112008017339500-PAT00061
와 병렬 경로수
Figure 112008017339500-PAT00062
과의 관계는 <식 7>과 같이 표현되며 <식 8>을 만족해야 한다.
Figure 112008017339500-PAT00054
The output of the serial-to-parallel converter 230, which is composed of four signals, is respectively passed through the demultiplexer 341.
Figure 112008017339500-PAT00055
Signal
Figure 112008017339500-PAT00056
Output parallel signals
Figure 112008017339500-PAT00057
To satisfy. here
Figure 112008017339500-PAT00058
Is the oversample rate of the AD converter,
Figure 112008017339500-PAT00059
Is converted to a parallel signal and then each path signal (
Figure 112008017339500-PAT00060
Corresponding to the oversampling rate). In summary, from <Equation 3>
Figure 112008017339500-PAT00061
And parallel paths
Figure 112008017339500-PAT00062
The relationship with is expressed as <Equation 7> and must satisfy <Equation 8>.

Figure 112008017339500-PAT00063
<식 7>
Figure 112008017339500-PAT00063
<Equation 7>

Figure 112008017339500-PAT00064
<식 8>
Figure 112008017339500-PAT00064
<Equation 8>

예를 들어

Figure 112008017339500-PAT00065
일 때,
Figure 112008017339500-PAT00066
Figure 112008017339500-PAT00067
이고, 가능한
Figure 112008017339500-PAT00068
쌍은 <식 7>과 <식 8>을 만족해야 하므로,
Figure 112008017339500-PAT00069
,
Figure 112008017339500-PAT00070
,
Figure 112008017339500-PAT00071
,
Figure 112008017339500-PAT00072
가 된다. 역다중화기(341)의 입력을 <식 9>와 같이 표현할 때, E.g
Figure 112008017339500-PAT00065
when,
Figure 112008017339500-PAT00066
if
Figure 112008017339500-PAT00067
Is possible
Figure 112008017339500-PAT00068
The pair must satisfy <Equation 7> and <Equation 8>,
Figure 112008017339500-PAT00069
,
Figure 112008017339500-PAT00070
,
Figure 112008017339500-PAT00071
,
Figure 112008017339500-PAT00072
Becomes When the input of the demultiplexer 341 is expressed as <Equation 9>,

Figure 112008017339500-PAT00073
<식 9>
Figure 112008017339500-PAT00073
<Equation 9>

Figure 112008017339500-PAT00074
번째 FFT처리기(342)로 입력되는 역다중화기(341)의 출력
Figure 112008017339500-PAT00075
은 다음 <식 10>과 같이 나타낼 수 있다.
Figure 112008017339500-PAT00074
Of demultiplexer 341 input to the first FFT processor 342
Figure 112008017339500-PAT00075
Can be expressed as follows.

Figure 112008017339500-PAT00076
Figure 112008017339500-PAT00076

Figure 112008017339500-PAT00077
Figure 112008017339500-PAT00077

Figure 112008017339500-PAT00078
Figure 112008017339500-PAT00078

Figure 112008017339500-PAT00079
Figure 112008017339500-PAT00079

Figure 112008017339500-PAT00080
<식 10>
Figure 112008017339500-PAT00080
<Equation 10>

Figure 112008017339500-PAT00081
개의 FFT로 이루어진 FFT처리기 블록(342)에서 각 FFT처리기는
Figure 112008017339500-PAT00082
개의 입력을 받아
Figure 112008017339500-PAT00083
점 FFT를 수행한 후 출력한다. 이 때 FFT처리기 블록(342)의
Figure 112008017339500-PAT00084
번째 FFT의 출력을
Figure 112008017339500-PAT00085
이라 할 때 다음 <식 11>과 같이 나타낼 수 있다.
Figure 112008017339500-PAT00081
In an FFT processor block 342 consisting of four FFTs, each FFT processor
Figure 112008017339500-PAT00082
Take input
Figure 112008017339500-PAT00083
Output after performing point FFT. At this time, the FFT processor block 342
Figure 112008017339500-PAT00084
Output of the first FFT
Figure 112008017339500-PAT00085
This can be expressed as in the following <Equation 11>.

Figure 112008017339500-PAT00086
Figure 112008017339500-PAT00086

Figure 112008017339500-PAT00087
Figure 112008017339500-PAT00087

Figure 112008017339500-PAT00088
Figure 112008017339500-PAT00088

Figure 112008017339500-PAT00089
Figure 112008017339500-PAT00089

Figure 112008017339500-PAT00090
<식 11>
Figure 112008017339500-PAT00090
<Equation 11>

<식 11>에서

Figure 112008017339500-PAT00091
번째 FFT처리기의 출력벡터에서 k 번째 원소를
Figure 112008017339500-PAT00092
라 놓으면 다음 <식 12>와 같은 관계식이 성립된다.In <Equation 11>
Figure 112008017339500-PAT00091
The k th element in the output vector of the first FFT
Figure 112008017339500-PAT00092
If you put it, the relation like the following <Equation 12> is established.

Figure 112008017339500-PAT00093
,
Figure 112008017339500-PAT00094
;
Figure 112008017339500-PAT00095
<식 12>
Figure 112008017339500-PAT00093
,
Figure 112008017339500-PAT00094
;
Figure 112008017339500-PAT00095
<Equation 12>

과표본 제거기 블록(343)의 각 과표본 제거기에서는 <식 13>에서 보는 바와 같이

Figure 112008017339500-PAT00096
개의 원소로 이루어진 입력벡터에서 처음 마지막
Figure 112008017339500-PAT00097
개의 원소를 제거하고
Figure 112008017339500-PAT00098
개의 원소로 이루어진 벡터
Figure 112008017339500-PAT00099
을 출력한다. In each oversample remover of oversample remover block 343, as shown in Equation 13,
Figure 112008017339500-PAT00096
First last in input vector of elements
Figure 112008017339500-PAT00097
Removed elements
Figure 112008017339500-PAT00098
Vector of elements
Figure 112008017339500-PAT00099
Outputs

Figure 112008017339500-PAT00100
Figure 112008017339500-PAT00100

Figure 112008017339500-PAT00101
Figure 112008017339500-PAT00101

Figure 112008017339500-PAT00102
Figure 112008017339500-PAT00102

Figure 112008017339500-PAT00103
Figure 112008017339500-PAT00103

Figure 112008017339500-PAT00104
Figure 112008017339500-PAT00104

<식 13>                                                                         <Equation 13>

<식 11>으로부터 위상보상기 블록(344)에서

Figure 112008017339500-PAT00105
번째 과표본 제거기의 출력벡터의 k 번째 원소
Figure 112008017339500-PAT00106
의 위상을 <식 14>에서와 같은 위상만큼 회전시키면
Figure 112008017339500-PAT00107
와 동일한 값을 얻게 된다. 즉
Figure 112008017339500-PAT00108
번째 위상보상기의 출력벡터
Figure 112008017339500-PAT00109
Figure 112008017339500-PAT00110
가 된다. From Equation 11, in phase compensator block 344
Figure 112008017339500-PAT00105
K th element of the output vector of the first oversample eliminator
Figure 112008017339500-PAT00106
If we rotate the phase of by the same phase as in <Equation 14>
Figure 112008017339500-PAT00107
You get the same value as. In other words
Figure 112008017339500-PAT00108
Output vector of the second phase compensator
Figure 112008017339500-PAT00109
silver
Figure 112008017339500-PAT00110
Becomes

Figure 112008017339500-PAT00111
<식 14>
Figure 112008017339500-PAT00111
<Equation 14>

따라서, 도 7에서 보는 바와 같이

Figure 112008017339500-PAT00112
번째 위상보상기의 구조가 성립된다. Thus, as shown in FIG.
Figure 112008017339500-PAT00112
The structure of the first phase compensator is established.

벡터 덧셈기(345)은 단순히

Figure 112008017339500-PAT00113
개의 입력 벡터를 산술적으로 더하여 출력하여 벡터 덧셈기(345)의 출력
Figure 112008017339500-PAT00114
는 다음 <식 15>와 같다.The vector adder 345 simply
Figure 112008017339500-PAT00113
Output of vector adder 345 by arithmetically adding the two input vectors
Figure 112008017339500-PAT00114
Is shown in Equation 15 below.

Figure 112008017339500-PAT00115
<식 15>
Figure 112008017339500-PAT00115
<Equation 15>

벡터 덧셈기(345)의 연산 과정에서 데이터 성분은 서로 같은 값이 더해져

Figure 112008017339500-PAT00116
배로 커지고, 불규칙한 잡음은 더해져 서로 상쇄된다. 그리므로, 과표본신호 FFT 복조기(340)은
Figure 112008017339500-PAT00117
개의 입력을 받아 최종적으로
Figure 112008017339500-PAT00118
개를 출력하므로 SNR은
Figure 112008017339500-PAT00119
배 향상된다. In the operation of the vector adder 345, the data components are added with the same value.
Figure 112008017339500-PAT00116
It is doubled and irregular noise is added to cancel each other out. Thus, the oversampled signal FFT demodulator 340 is
Figure 112008017339500-PAT00117
Take inputs and finally
Figure 112008017339500-PAT00118
Outputs, so the SNR is
Figure 112008017339500-PAT00119
Times are improved.

이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시 예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위 내에서 당업자에 의해 그 개량이나 변형이 가능하다.Although the preferred embodiments of the present invention have been described in detail with reference to the accompanying drawings, the present invention is not limited thereto and may be improved or modified by those skilled in the art within the scope of the technical idea of the present invention.

도 1은 일반적인 OFDM 심볼의 구조를 나타낸 도면이다.1 is a diagram illustrating a structure of a general OFDM symbol.

도 2는 일반적인 OFDM 수신기의 표본화 및 복조과정을 나타낸 블록도이다. 2 is a block diagram illustrating a sampling and demodulation process of a typical OFDM receiver.

도 3은 본 발명에 따라 과표본화하는 OFDM 수신기의 표본화 및 복조과정을 나타낸 블록도이다. 3 is a block diagram illustrating a sampling and demodulation process of an OFDM receiver oversampled according to the present invention.

도 4는 본 발명에서 병렬경로의 수 M 이

Figure 112008017339500-PAT00147
일 때 본 발명에 따른 과표본 신호 FFT 복조기의 처리과정을 도시한 블록도이다. 4 is the number M of parallel paths in the present invention.
Figure 112008017339500-PAT00147
Is a block diagram showing the processing of the oversampled signal FFT demodulator according to the present invention.

도 5는 본 발명에서 병렬경로의 수 M이

Figure 112008017339500-PAT00148
일 때 본 발명에 따른 과표본 신호 FFT 복조기에서 FFT 출력의 개수 및 형태를 나타낸 그래프이다. 5 is the number M of parallel paths in the present invention.
Figure 112008017339500-PAT00148
Is a graph showing the number and shape of the FFT output in the oversampled signal FFT demodulator according to the present invention.

도 6은 본 발명에서 병렬경로의 수 M 이

Figure 112008017339500-PAT00149
일 때 본 발명에 따른 과표본 신호 FFT 복조기의 처리과정을 도시한 블록도이다. Figure 6 is the number M of parallel paths in the present invention
Figure 112008017339500-PAT00149
Is a block diagram showing the processing of the oversampled signal FFT demodulator according to the present invention.

도 7은 본 발명의 과표본 신호 FFT 복조기 내부의 위상 보상기의 동작을 나타낸 블록도이다. 7 is a block diagram illustrating the operation of a phase compensator inside an oversampled signal FFT demodulator of the present invention.

Claims (8)

아날로그 기저대역 신호를 나이퀴스트 주파수에 실수배의 과표본화율을 곱한 주파수로 표본화하는 AD 변환기; An AD converter that samples the analog baseband signal at a frequency multiplied by the Nyquist frequency multiplied by a real multiple of the oversampling rate; 상기 AD 변환기의 출력측에 접속되어 상기 과표본화율에 따라 보호구간에 해당하는 신호를 제거하는 보호구간 제거기; A guard interval remover connected to an output side of the AD converter to remove a signal corresponding to the guard interval according to the oversampling ratio; 상기 보호구간 제거기의 출력측에 접속되어 상기 과표본화율에 따라 직렬 신호열을 병렬로 변환하는 직병렬 변환기; A serial-to-parallel converter connected to an output side of the guard interval eliminator and converting serial signal strings in parallel according to the oversampling ratio; 상기 직병렬 변환기를 통과한 신호를 상기 과표본화율에 따라 신호를 복조하는 과표본신호 FFT 복조기; 및 An oversample signal FFT demodulator for demodulating the signal passing through the serial-to-parallel converter according to the oversample rate; And 상기 과표본신호 FFT 복조기에서 출력된 병렬 신호를 직렬로 변환하는 병직렬 변환기를 포함하는 직교 주파수 분할 다중화 시스템의 수신장치. And a parallel-to-serial converter for serially converting parallel signals output from the oversampled signal FFT demodulator. 제 1 항에 있어서, 상기 AD 변환기의 표본화 속도는 과표본화율을
Figure 112008017339500-PAT00120
이라 할 때, 나이퀴스트 주파수의 배이고, 상기 과표본화율
Figure 112008017339500-PAT00122
은 병렬경로의 수를
Figure 112008017339500-PAT00123
이라하고, 상기 FFT 복조기에서 출력된 디지털 신호의 개수를
Figure 112008017339500-PAT00124
이라 할 때, 이 정수가 되도록 결정되는 것을 특징으로 하는 수신장치.
2. The sampling rate of the AD converter according to claim 1, wherein
Figure 112008017339500-PAT00120
Is called the Nyquist frequency Doubled and oversampled
Figure 112008017339500-PAT00122
Is the number of parallel paths
Figure 112008017339500-PAT00123
The number of digital signals output from the FFT demodulator
Figure 112008017339500-PAT00124
When I say And the receiver is determined to be this constant.
제 1 항 또는 제 2 항에 있어서, 상기 과표본신호 FFT 복조기는 상기
Figure 112008017339500-PAT00126
Figure 112008017339500-PAT00127
=1일 때 FFT처리기의 출력단에 과표본 제거기가 접속된 구성을 갖는 것을 특징으로 하는 수신장치.
The FFT demodulator of claim 1 or 2, wherein the oversampled FFT demodulator
Figure 112008017339500-PAT00126
this
Figure 112008017339500-PAT00127
And a supersampler is connected to the output of the FFT processor when = 1.
제 1 항 또는 제 2 항에 있어서, 상기 과표본신호 FFT 복조기는 상기
Figure 112008017339500-PAT00128
Figure 112008017339500-PAT00129
일 때, 상기 직병렬 변환기의 출력 신호를 입력받는 역다중화기의 출력단에 다수의 FFT 처리기로 구성된 FFT처리기 블록이 접속되며, 상기 FFT 처리기 블록의 출력단에는 상기 FFT처리기 블록을 구성하는 다수의 FFT처리기와 각각 접속되는 다수의 과표본 제거기로 구성된 과표본 제거기 블록이 접속되고, 상기 과표본 제거기 블록의 출력단에는 상기 과표본 제거기 블록을 구성하는 다수의 과표본 제거기중 하나의 과표본제거기를 제외한 나머지 과표본 제거기와 각각 접속되는 다수의 위상 보상기로 구성된 위상 보상기 블록이 접속되며, 상기 위상보상기 블록의 출력단에는 벡터 덧셈기가 접속되어 구성됨을 특징으로 하는 수신장치.
The FFT demodulator of claim 1 or 2, wherein the oversampled FFT demodulator
Figure 112008017339500-PAT00128
this
Figure 112008017339500-PAT00129
When the FFT processor block composed of a plurality of FFT processor is connected to the output terminal of the demultiplexer receiving the output signal of the serial-to-parallel converter, and the output terminal of the FFT processor block and the plurality of FFT processor constituting the FFT processor block; An oversample remover block composed of a plurality of oversample removers connected to each other is connected, and at the output end of the oversample remover block, the rest of the oversamplers except one oversample remover of the plurality of oversample removers constituting the oversample remover block are connected. And a phase compensator block comprising a plurality of phase compensators respectively connected to the canceller, and a vector adder connected to an output terminal of the phase compensator block.
제 5 항에 있어서, 상기
Figure 112008017339500-PAT00130
번째 FFT처리기로 입력되는 상기 역다중화기의 출력
Figure 112008017339500-PAT00131
은 과표본화율을
Figure 112008017339500-PAT00132
이라 하고, 병렬경로 수를
Figure 112008017339500-PAT00133
이라 할 때, 하기 <식 1>과 같이 표현되는 것을 특징으로 하는 수신장치.
The method of claim 5, wherein
Figure 112008017339500-PAT00130
Of the demultiplexer input to the first FFT processor
Figure 112008017339500-PAT00131
Oversampling rate
Figure 112008017339500-PAT00132
And the number of parallel paths
Figure 112008017339500-PAT00133
In this case, the receiving device characterized in that represented by the following <Equation 1>.
Figure 112008017339500-PAT00134
Figure 112008017339500-PAT00134
Figure 112008017339500-PAT00135
Figure 112008017339500-PAT00135
Figure 112008017339500-PAT00136
Figure 112008017339500-PAT00136
Figure 112008017339500-PAT00137
Figure 112008017339500-PAT00137
Figure 112008017339500-PAT00138
<식 1>
Figure 112008017339500-PAT00138
<Equation 1>
제 1 항 또는 제 5 항에 있어서, 상기 과표본 신호 FFT 복조기는 과표본화율
Figure 112008017339500-PAT00139
에 따라
Figure 112008017339500-PAT00140
점 이산 푸리에 변환을 하는 FFT임을 특징으로 하는 수신장치.
6. The method according to claim 1 or 5, wherein the oversampled signal FFT demodulator has a supersample rate.
Figure 112008017339500-PAT00139
Depending on the
Figure 112008017339500-PAT00140
A receiver characterized in that it is an FFT for point discrete Fourier transform.
제 3 항 또는 제 5 항에 있어서, 과표본신호 FFT 복조기를 구성하는 과표본 제거기는
Figure 112008017339500-PAT00141
개의 표본만을 남기고 나머지 표본을 제거함을 특징으로 하는 수신장치.
6. The oversample remover of claim 3 or 5, wherein the oversample remover constituting the oversample signal FFT demodulator
Figure 112008017339500-PAT00141
A receiver characterized in that it removes the remaining samples leaving only two samples.
제 5 항에 있어서, 상기 위상보상기 블록은
Figure 112008017339500-PAT00142
번째 과표본 제거기의 출력벡터의
Figure 112008017339500-PAT00143
번째 원소
Figure 112008017339500-PAT00144
의 위상을 하기 <식 2>에서 표현된 위상만큼 회전시켜
Figure 112008017339500-PAT00145
와 동일한 값을 획득함을 특징으로 하는 수신장치.
The method of claim 5, wherein the phase compensator block
Figure 112008017339500-PAT00142
Of the output vector of the first oversample eliminator
Figure 112008017339500-PAT00143
Th element
Figure 112008017339500-PAT00144
Rotate the phase by the phase expressed in <Equation 2>
Figure 112008017339500-PAT00145
A receiving device, characterized in that to obtain the same value as.
Figure 112008017339500-PAT00146
<식 2>
Figure 112008017339500-PAT00146
<Equation 2>
KR1020080022115A 2008-03-10 2008-03-10 apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling KR100965118B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020080022115A KR100965118B1 (en) 2008-03-10 2008-03-10 apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080022115A KR100965118B1 (en) 2008-03-10 2008-03-10 apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling

Publications (2)

Publication Number Publication Date
KR20090096986A true KR20090096986A (en) 2009-09-15
KR100965118B1 KR100965118B1 (en) 2010-06-23

Family

ID=41356507

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080022115A KR100965118B1 (en) 2008-03-10 2008-03-10 apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling

Country Status (1)

Country Link
KR (1) KR100965118B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496504B1 (en) * 2011-04-29 2015-02-27 충북대학교 산학협력단 Receiving apparatus for single carrier frequency division multiple access and method for channel equaling thereof
KR101712428B1 (en) 2016-11-11 2017-03-06 한화시스템(주) Modulation recognition apparatus for adjusting sampling rate and method thereof

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100605109B1 (en) * 2005-01-18 2006-07-28 삼성전자주식회사 Method and Apparatus for Improving SNR with Oversampling in an OFDM Systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101496504B1 (en) * 2011-04-29 2015-02-27 충북대학교 산학협력단 Receiving apparatus for single carrier frequency division multiple access and method for channel equaling thereof
KR101712428B1 (en) 2016-11-11 2017-03-06 한화시스템(주) Modulation recognition apparatus for adjusting sampling rate and method thereof

Also Published As

Publication number Publication date
KR100965118B1 (en) 2010-06-23

Similar Documents

Publication Publication Date Title
US6148024A (en) FFT-based multitone DPSK modem
KR100807886B1 (en) Receiver of orthogonal frequency division multiple system
TWI431966B (en) Ofdm receiving circuit having multiple demodulation paths using oversampling analog-to-digital converter
US20080181323A1 (en) Noise variance estimation
JP2007142674A (en) Multicarrier transmitter, multicarrier receiver, and communication method
KR100605109B1 (en) Method and Apparatus for Improving SNR with Oversampling in an OFDM Systems
US9236981B2 (en) GFDM radio transmission using a pseudo circular preamble
WO2014142082A1 (en) Transmission device, reception device and communication system
KR101268753B1 (en) DC compensation
KR100965118B1 (en) apparatus for receiving to improve signal-to-noise ratio of OFDM systems by using oversampling
JP4928603B2 (en) Transmitting apparatus and SSB signal forming method
US7583742B2 (en) Multi-band DMT receiver
JP4940217B2 (en) Signal receiving apparatus, signal receiving system, and signal receiving method
JP4940216B2 (en) Signal receiving apparatus, signal receiving system, and signal receiving method
KR100440833B1 (en) Digital receiver for a signal generated with discrete multi-tone modulation
KR100747889B1 (en) Channel Estimation Apparatus using Conversion of Frequency Domain and Time Domain
US8660198B1 (en) Multipath diversity in a quadrature bandpass-sampling OFDM receiver
JP6380403B2 (en) Carrier frequency deviation estimation apparatus and carrier frequency deviation estimation method
EP1684479A1 (en) Method and system for impulse noise rejection in an OFDM system
JP5183376B2 (en) Radio receiving apparatus and demodulation method
JP5294327B2 (en) Orthogonal frequency division multiplex communication apparatus and symbol synchronization method in orthogonal frequency division multiplex communication
JP5796888B2 (en) Receiving apparatus and receiving method using optical orthogonal frequency division multiplexing transmission system
KR100860460B1 (en) DSP apparatus and method in OFDM receiver using antenna diversity technique
KR101022371B1 (en) Filter bank modem system
JP5083833B2 (en) Receiving apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130611

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140612

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20150615

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160613

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee