KR20090092032A - Wafer level package and manufacturing method thereof - Google Patents
Wafer level package and manufacturing method thereofInfo
- Publication number
- KR20090092032A KR20090092032A KR1020080017302A KR20080017302A KR20090092032A KR 20090092032 A KR20090092032 A KR 20090092032A KR 1020080017302 A KR1020080017302 A KR 1020080017302A KR 20080017302 A KR20080017302 A KR 20080017302A KR 20090092032 A KR20090092032 A KR 20090092032A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- wafer
- air cavity
- level package
- wafer level
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
Abstract
Description
본 발명은 웨이퍼 레벨 패키지에 관한 것으로서, 보다 상세하게는 새로운 구조의 웨이퍼 레벨 패키지를 제공함으로써, 소자가 필요로 하는 공간인 에어 캐비티를 형성하면서도 패키지의 박형화 및 소형화를 구현하고, 공정을 단순화하여 제조비용을 절감하며, 외력에 의한 에어 캐비티의 손상을 방지함과 아울러 패키지가 실장되는 접합 면적을 증대시켜 신뢰성을 향상할 수 있는 웨이퍼 레벨 패키지 및 그 제조방법에 관한 것이다.The present invention relates to a wafer-level package, and more particularly, by providing a wafer-level package with a new structure, while forming an air cavity, which is a space required by the device, while making the package thin and small, and simplifying the manufacturing process The present invention relates to a wafer level package and a method of manufacturing the same, which reduce cost, prevent damage to an air cavity by external force, and increase reliability by increasing a bonding area on which a package is mounted.
일반적으로 전자 소자 중에는 내부가 소정 공간 비어 있어야 하는, 즉 소정 공간의 에어 캐비티(air cavity)를 형성하고 있어야 하는 소자들이 있다.In general, there are devices in which an interior of a predetermined space must be empty, that is, an air cavity of a predetermined space must be formed.
예컨대, SAW 필터, TCXO(Temparature Compensation Crystal Osillator, 온도 보상형 수정 발진기), FBAR(Film Bulk Acoustic Resonator) 필터 등이 있다.For example, SAW filter, Temporal Compensation Crystal Osillator (TCXO), Film Bulk Acoustic Resonator (FBAR) filter, and the like.
즉, SAW 필터는 압전 물질(Piezoeletric Material)을 이용하여 표면으로 전달되는 주파수 전달 특성을 이용하여 고주파를 필터링하는 필터로서 주파수 전달을 위해 표면이 에어 캐비티로 확보되어야만 하고, TCXO, FBAR 등의 박막 구조를 갖는 부품 또한 내부의 소정 영역이 에어 캐비티로 형성되어야만 한다.That is, SAW filter is a filter that filters high frequency by using the frequency transfer characteristic transmitted to the surface using piezoletric material, and the surface must be secured by the air cavity for frequency transmission, and the thin film structure of TCXO, FBAR, etc. The part having the same must also be formed with an air cavity in a predetermined area therein.
그리고, 상기와 같은 에어 캐비티를 갖는 소자는 ‘에어 캐비티형 패키지’ 형태로 제작이 되는데, 이는 소자의 회로 패턴에 별도의 패시베이션 막(passivation layer, 예컨대 질화막 또는 산화막 등)이 없으므로 외부로부터 수분 등의 오염물이 접근 또는 침투할 경우 치명적인 고장 발생의 원인이 되기 때문이다. 따라서, 에어 캐비티형 패키지는 그 내부 공간이 외부와 완전히 차단된 패키징(Hermetic Seal) 형태로 구현되어 있지 않으면 아니 된다.In addition, the device having the air cavity as described above is manufactured in the form of an 'air cavity-type package', which does not have a separate passivation layer (such as a nitride layer or an oxide layer) in the circuit pattern of the device, such as moisture from the outside If contaminants come in or get in, it can cause catastrophic failure. Therefore, the air cavity type package must be implemented in the form of a hermetic seal whose internal space is completely isolated from the outside.
이하, 종래 기술에 따른 탄성표면파를 포함하는 패키지에 대하여 첨부된 도면을 참조하여 보다 상세하게 설명한다.Hereinafter, a package including a surface acoustic wave according to the prior art will be described in more detail with reference to the accompanying drawings.
도 1에 도시된 바와 같이, 종래 기술에 따른 탄성표면파를 포함하는 패키지는 칩(11) 하부에 에어 캐비티(15)를 형성해야 하는 특성으로 인해 일반적인 몰딩 방법으로는 제작이 불가능하여, 필름(12)을 이용하여 칩(11)을 봉합한 후 에폭시 폴딩 수지(13)나, 메탈을 이용하여 몰딩하는 구조로 이루어진다.As shown in FIG. 1, the package including the surface acoustic wave according to the prior art cannot be manufactured by a general molding method due to the property of forming the air cavity 15 under the chip 11, and thus the film 12. After sealing the chip 11 by using the epoxy folding resin (13), it is made of a structure of molding using a metal.
또는, 도 2에 도시된 바와 같이, 종래 기술에 따른 탄성표면파를 포함하는 패키지는 칩(21) 하부에 에어 캐비티(25)를 만들기 위해 커버 필름(22)을 이용하여 칩(11)을 일차적으로 봉합한 후 패키지의 신뢰성을 증가시키기 위해 그 위로 에폭시 몰딩 수지(23)를 이용하여 인캡슐레이션 하거나 혹은, 메탈을 이용하여 봉합하는 구조로 이루어진다.Alternatively, as shown in FIG. 2, the package including the surface acoustic wave according to the prior art primarily uses the chip 11 using the cover film 22 to make the air cavity 25 under the chip 21. After sealing, in order to increase the reliability of the package is encapsulated using the epoxy molding resin 23, or made of a structure that is sealed using a metal.
그러나, 상술한 종래 기술에 따른 탄성표면파를 포함하는 패키지들은 필름을 부착하는 공정에서 과도한 하중이 칩에 가해져 칩에 손상이 발생되는 문제점이 있었다.However, the package including the surface acoustic wave according to the prior art described above had a problem that damage occurs to the chip due to excessive load applied to the chip in the process of attaching the film.
그리고, 필름이 제대로 부착되지 않거나, 몰딩 도중 에폭시 몰딩 수지가 칩 하부의 에어 캐비티 내부로 흘러 들어가 패키지의 불량을 발생시키고 이에 따라 생산성을 저하시키는 문제점이 있었다.In addition, there is a problem that the film is not attached properly, or the epoxy molding resin flows into the air cavity under the chip during molding, causing defects in the package and thus lowering productivity.
또한, 별도의 필름이 추가됨에 따라 패키지의 슬림화가 어렵고, 필름 부착 공정 등 공정이 복잡하여 제조비용이 상승하는 문제점이 있었다.In addition, as a separate film is added, it is difficult to slim the package, and the manufacturing cost increases due to a complicated process such as a film attaching process.
따라서, 본 발명은 상술한 종래 기술에서 제기되고 있는 상기 제반 단점과 문제점을 해결하기 위하여 창안된 것으로서, 본 발명의 목적은 소자가 필요로 하는 공간인 에어 캐비티를 형성하면서도 패키지의 박형화 및 소형화를 구현하고, 공정을 단순화하여 제조비용을 절감하며, 외력에 의한 에어 캐비티의 손상을 방지함과 아울러 패키지가 실장되는 접합 면적을 증대시켜 신뢰성을 향상할 수 있는 웨이퍼 레벨 패키지 및 그 제조방법을 제공하는 데 있다.Accordingly, the present invention has been made to solve the above-mentioned disadvantages and problems raised in the above-described prior art, and an object of the present invention is to form a thinner and smaller package while forming an air cavity, which is a space required by the device. To reduce the manufacturing cost by simplifying the process, to prevent damage to the air cavity by external force, and to increase the bonding area on which the package is mounted, to provide a wafer level package and a method of manufacturing the same. have.
상기 목적을 달성하기 위한 본 발명의 일 형태에 의하면, 웨이퍼; 상기 웨이퍼의 하면 중앙에 실장되는 소자; 상기 웨이퍼의 하면에 적층되고, 상기 소자가 필요로 하는 공간인 에어 캐비티(air cavity)를 갖는 보호부재; 및 상기 웨이퍼의 하면 외곽부에 형성된 외부 접속부;를 포함하는 웨이퍼 레벨 패키지가 제공된다.According to one embodiment of the present invention for achieving the above object, a wafer; An element mounted in a center of a lower surface of the wafer; A protective member stacked on a lower surface of the wafer and having an air cavity, which is a space required by the device; And an external connection portion formed at an outer periphery of the lower surface of the wafer.
상기 보호부재는, 상기 웨이퍼의 하면에 적층되고 상기 소자가 필요로 하는 공간인 에어 캐비티를 형성하는 홀을 갖는 제1 필름과, 상기 제1 필름의 홀을 밀봉하도록 상기 제1 필름의 하면에 적층되는 제2 필름을 포함하여 이루어질 수 있다.The protective member is laminated on a lower surface of the wafer and laminated on a lower surface of the first film to seal a hole of the first film and a first film having a hole forming an air cavity, which is a space required by the device. It may be made by including a second film.
이때, 상기 제1 필름의 홀은 포토리소그라피 공정을 통해 형성되는 것이 바람직하다.At this time, the hole of the first film is preferably formed through a photolithography process.
상기 외부 접속부는, 상기 웨이퍼의 하면 외곽부에 형성된 접속 패드에 형성된 솔더 범프로 이루어질 수 있다.The external connection part may be formed of a solder bump formed on a connection pad formed on an outer periphery of the lower surface of the wafer.
상기 웨이퍼 레벨 패키지는, 상기 보호부재의 하면 중앙에 형성되어 상기 에어 캐비티의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 지지부재를 더 포함할 수 있다.The wafer level package may further include a support member formed at a center of a lower surface of the protection member to prevent damage due to external force of the air cavity and to increase a bonding area.
여기서, 상기 지지부재는, 상기 보호부재의 하면 중앙에 형성된 접지 패드와, 상기 접지 패드의 하면에 형성된 지지대를 포함하여 이루어질 수 있다.Here, the support member may include a ground pad formed at the center of the lower surface of the protective member and a support formed on the lower surface of the ground pad.
이때, 상기 지지대는 솔더 범프로 이루어질 수 있으며, 상기 지지부재는 상기 에어 캐비티의 사이즈보다 더 큰 사이즈로 형성되는 것이 바람직하다.In this case, the support may be made of a solder bump, the support member is preferably formed of a size larger than the size of the air cavity.
한편, 상기한 목적을 달성하기 위한 본 발명의 다른 일 형태에 의하면, 웨이퍼의 하면 중앙에 소자를 실장하는 단계; 상기 웨이퍼의 하면에 상기 소자가 필요로 하는 공간인 에어 캐비티를 갖는 보호부재를 형성하는 단계; 및 상기 웨이퍼의 하면 외곽부에 외부 접속부를 형성하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법이 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, the step of mounting an element in the center of the lower surface of the wafer; Forming a protective member on the bottom surface of the wafer, the protective member having an air cavity which is a space required by the device; And forming an external connection at an outer edge of the lower surface of the wafer.
상기 보호부재를 형성하는 단계는, 상기 웨이퍼의 하면에 제1 필름을 적층하는 단계와, 상기 제1 필름에 상기 에어 캐비티를 형성하는 홀을 형성하는 단계와, 상기 제1 필름의 하면에 제2 필름을 적층하는 단계를 포함하여 이루어질 수 있다.The forming of the protective member may include stacking a first film on a lower surface of the wafer, forming a hole for forming the air cavity in the first film, and forming a second on the lower surface of the first film. And laminating the film.
이때, 상기 제1 필름의 홀은 노광, 현상을 포함하는 포토리소그라피 공정을 통해 형성되는 것이 바람직하다.At this time, the hole of the first film is preferably formed through a photolithography process including exposure, development.
상기 외부 접속부를 형성하는 단계는, 상기 웨이퍼의 하면 외곽부에 접속 패드를 형성하는 단계와, 상기 접속 패드에 솔더 범프를 형성하는 단계를 포함하여 이루어질 수 있다.The forming of the external connection part may include forming a connection pad at an outer edge of the lower surface of the wafer, and forming a solder bump on the connection pad.
상기 웨이퍼 레벨 패키지의 제조방법은, 상기 보호부재를 형성하는 단계 이후에 수행되고 상기 보호부재의 하면 중앙에 에어 캐비티의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 지지부재를 형성하는 단계를 더 포함할 수 있다.The manufacturing method of the wafer level package may be performed after the forming of the protective member, and forming a supporting member in the center of the lower surface of the protective member to prevent damage due to external force of the air cavity and to increase the bonding area. It may further include.
여기서, 상기 지지부재를 형성하는 단계는, 상기 보호부재의 하면 중앙에 접지 패드를 형성하는 단계와, 상기 접지 패드의 하면에 지지대를 형성하는 단계를 포함하여 이루어질 수 있다.Here, the forming of the support member may include forming a ground pad at the center of the bottom surface of the protective member, and forming a support on the bottom surface of the ground pad.
한편, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 형태에 의하면, 하면 중앙에 소자가 형성되고, 하면 외곽부에 전극 패드가 형성된 웨이퍼; 상기 웨이퍼의 하면에 형성되고, 상기 소자가 필요로 하는 공간인 에어 캐비티(air cavity)를 형성하는 홀을 갖으며, 상기 전극 패드를 노출시키는 절연층; 상기 절연층의 하면에 형성되고, 일단이 상기 노출된 전극 패드와 전기적으로 연결되는 재분배층; 상기 재분배층의 타단이 노출되도록 상기 재분배층 및 상기 절연층의 하면에 형성되는 인캡슐레이션층; 및 상기 재분배층의 노출된 타단에 형성되는 외부 접속부;를 포함하는 웨이퍼 레벨 패키지가 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, a wafer is formed in the center of the lower surface, the electrode pad is formed on the outer surface of the lower surface; An insulating layer formed on a lower surface of the wafer, the insulating layer having holes for forming an air cavity, which is a space required by the device, and exposing the electrode pads; A redistribution layer formed on a lower surface of the insulating layer and having one end electrically connected to the exposed electrode pad; An encapsulation layer formed on the bottom surface of the redistribution layer and the insulating layer so that the other end of the redistribution layer is exposed; And an external connection portion formed at the other exposed end of the redistribution layer.
여기서, 상기 에어 캐비티를 형성하는 홀은 포토리소그라피 공정을 통해 형성되는 것이 바람직하다.Here, the hole forming the air cavity is preferably formed through a photolithography process.
상기 외부 접속부는, 상기 재분배층의 노출된 타단에 형성되는 전도성 포스트와, 상기 전도성 포스트와 전기적으로 연결되도록 상기 인캡슐레이션층의 하면에 형성된 접속 패드를 포함하여 이루어질 수 있다.The external connection part may include a conductive post formed at the other exposed end of the redistribution layer and a connection pad formed on a lower surface of the encapsulation layer to be electrically connected to the conductive post.
상기 웨이퍼 레벨 패키지는, 상기 인캡슐레이션층의 하면 중앙에 형성되어 상기 에어 캐비티의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 접지 패드를 더 포함할 수 있다.The wafer level package may further include a ground pad formed at the center of a lower surface of the encapsulation layer to prevent damage due to external force of the air cavity and to increase a bonding area.
이때, 상기 접지 패드는 상기 에어 캐비티의 사이즈보다 더 큰 사이즈로 형성되는 것이 바람직하다.In this case, the ground pad may be formed to a size larger than the size of the air cavity.
한편, 상기한 목적을 달성하기 위한 본 발명의 또 다른 일 형태에 의하면, 웨이퍼의 하면 중앙에 소자를 형성하고, 하면 외곽부에 전극 패드를 형성하는 단계; 상기 웨이퍼의 하면에 절연층을 형성하는 단계; 상기 절연층의 하면 중앙에 상기 소자가 필요로 하는 공간인 에어 캐비티를 이루는 홀을 형성함과 아울러 상기 전극 패드를 노출시키는 단계; 상기 절연층의 하면에 상기 노출된 전극 패드와 일단이 전기적으로 연결되는 재분배층을 형성하는 단계; 상기 절연층의 하면에 상기 재분배층의 타단을 노출시키는 인캡슐레이션층을 형성하는 단계; 및 상기 인캡슐레이션층의 하면에 상기 노출된 재분배층의 타단과 전기적으로 연결되는 외부 접속부를 형성하는 단계;를 포함하는 웨이퍼 레벨 패키지의 제조방법이 제공된다.On the other hand, according to another aspect of the present invention for achieving the above object, the step of forming an element in the center of the lower surface of the wafer, and forming an electrode pad on the outer surface of the lower surface; Forming an insulating layer on a lower surface of the wafer; Forming a hole forming an air cavity, which is a space required by the device, in the center of a lower surface of the insulating layer and exposing the electrode pad; Forming a redistribution layer on one surface of the insulating layer, the redistribution layer having one end electrically connected to the exposed electrode pads; Forming an encapsulation layer exposing the other end of the redistribution layer on a lower surface of the insulating layer; And forming an external connection portion electrically connected to the other end of the exposed redistribution layer on a lower surface of the encapsulation layer.
여기서, 상기 절연층의 홀은 포토리소그라피 공정을 통해 형성되는 것이 바람직하다.Here, the hole of the insulating layer is preferably formed through a photolithography process.
상기 외부 접속부를 형성하는 단계는, 상기 인캡슐레이션층에 상기 노출된 재분배층의 타단과 연결되는 전도성 포스트를 형성하는 단계와, 상기 인캡슐레이션층의 하면에 상기 전도성 포스트와 전기적으로 연결되는 접속 패드를 형성하는 단계를 포함하여 이루어질 수 있다.The forming of the external connection part may include forming a conductive post connected to the other end of the exposed redistribution layer on the encapsulation layer, and a connection electrically connected to the conductive post on the bottom surface of the encapsulation layer. Forming a pad.
상기 웨이퍼 레벨 패키지의 제조방법은, 상기 인캡슐레이션층을 형성하는 단계 이후에 수행되고 상기 인캡슐레이션층의 하면 중앙에 상기 에어 캐비티의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 접지 패드를 형성하는 단계를 더 포함할 수 있다.The manufacturing method of the wafer level package is performed after the step of forming the encapsulation layer and a ground pad for preventing damage due to external force of the air cavity in the center of the lower surface of the encapsulation layer and increasing the bonding area. It may further comprise forming a.
이때, 상기 접지 패드는 상기 에어 캐비티의 사이즈보다 더 큰 사이즈로 형성되는 것이 바람직하다.In this case, the ground pad may be formed to a size larger than the size of the air cavity.
본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법에 의하면, 소자가 필요로 하는 공간인 에어 캐비티를 형성하면서도 패키지의 박형화 및 소형화를 구현할 수 있는 이점이 있다.According to the wafer-level package and the manufacturing method thereof according to the present invention, there is an advantage that the package can be made thinner and smaller while forming an air cavity, which is a space required by the device.
그리고, 본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법에 의하면, 패키지의 공정을 단순화하여 제조비용을 절감하고 생산성을 향상할 수 있는 이점이 있다.In addition, according to the wafer-level package and the manufacturing method thereof according to the present invention, there is an advantage that can simplify the process of the package to reduce the manufacturing cost and improve the productivity.
또한, 본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법에 의하면, 외력에 의한 에어 캐비티의 손상을 방지함과 아울러 패키지가 실장되는 접합 면적을 증대시켜 신뢰성을 향상할 수 있는 이점이 있다.In addition, the wafer level package and the manufacturing method thereof according to the present invention have the advantage of preventing damage to the air cavity due to external force and increasing the bonding area on which the package is mounted to improve reliability.
도 1은 종래 기술에 따른 탄성표면파를 포함하는 패키지의 구조를 개략적으로 나타낸 단면도.1 is a cross-sectional view schematically showing the structure of a package including a surface acoustic wave according to the prior art.
도 2는 종래 기술에 따른 탄성표면파를 포함하는 패키지의 다른 구조를 개략적으로 나타낸 단면도.2 is a cross-sectional view schematically showing another structure of a package including a surface acoustic wave according to the prior art.
도 3은 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지를 개략적으로 나타낸 단면도.3 is a schematic cross-sectional view of a wafer level package according to a first embodiment of the present invention;
도 4는 도 3의 웨이퍼 레벨 패키지가 기판에 실장된 상태를 개략적으로 나타낸 단면도.4 is a cross-sectional view schematically illustrating a state in which the wafer level package of FIG. 3 is mounted on a substrate.
도 5 내지 도 11은 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 순차적으로 설명하기 위한 공정 단면도들.5 to 11 are cross-sectional views sequentially illustrating a method of manufacturing a wafer level package according to a first embodiment of the present invention.
도 12는 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지를 개략적으로 나타낸 단면도.12 is a schematic cross-sectional view of a wafer level package according to a second embodiment of the present invention.
도 13은 도 12의 웨이퍼 레벨 패키지가 기판에 실장된 상태를 개략적으로 나타낸 단면도.FIG. 13 is a schematic cross-sectional view illustrating a state in which the wafer level package of FIG. 12 is mounted on a substrate. FIG.
도 14 내지 도 20은 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 순차적으로 설명하기 위한 공정 단면도들.14 to 20 are cross-sectional views sequentially illustrating a method of manufacturing a wafer level package according to a second embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
110: 웨이퍼 111: 소자110: wafer 111: device
112: 접속 패드 130: 제1 필름112: connection pad 130: first film
130a: 홀 130b: 노출홀130a: hole 130b: exposure hole
131: 에어 캐비티 140: 제2 필름131: air cavity 140: second film
140b: 노출홀 150: 외부 접속부140b: exposure hole 150: external connection
160: 지지부재 161: 접지 패드160: support member 161: ground pad
162: 지지대162: support
이하, 본 발명에 따른 웨이퍼 레벨 패키지 및 그 제조방법에 대한 실시예들이 첨부된 도면을 참조하여 보다 상세하게 설명된다.Hereinafter, embodiments of a wafer level package and a method of manufacturing the same according to the present invention will be described in more detail with reference to the accompanying drawings.
웨이퍼 레벨 패키지의 제1 First of wafer level package 실시예Example
먼저, 첨부된 도 3과 도 4를 참조하여 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지에 대하여 상세하게 설명한다.First, a wafer level package according to a first embodiment of the present invention will be described in detail with reference to FIGS. 3 and 4.
도 3은 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지를 개략적으로 나타낸 단면도이고, 도 4는 도 3의 웨이퍼 레벨 패키지가 기판에 실장된 상태를 개략적으로 나타낸 단면도이다.3 is a cross-sectional view schematically illustrating a wafer level package according to a first embodiment of the present invention, and FIG. 4 is a cross-sectional view schematically illustrating a state in which the wafer level package of FIG. 3 is mounted on a substrate.
도 3과 도 4에 도시된 바와 같이, 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지는, 웨이퍼(110)와, 상기 웨이퍼(110)의 하면 중앙에 실장되는 소자(111)와, 상기 웨이퍼(110)의 하면 외곽부에 형성된 접속 패드(112)와, 상기 웨이퍼(110)의 하면에 적층되고 상기 소자(111)가 필요로 하는 공간인 에어 캐비티(air cavity:131)를 갖는 보호부재(130,140)와, 상기 웨이퍼(110)의 하면 외곽부에 형성된 외부 접속부(150)를 포함하여 구성된다.3 and 4, the wafer level package according to the first embodiment of the present invention includes a wafer 110, an element 111 mounted in the center of a lower surface of the wafer 110, and the wafer. A protection member having a connection pad 112 formed at an outer surface of the bottom surface of the 110 and an air cavity 131 which is stacked on the bottom surface of the wafer 110 and is a space required by the element 111 ( 130 and 140, and an external connection portion 150 formed on the outer periphery of the lower surface of the wafer 110.
여기서, 상기 소자(111)는, 소정 공간의 에어 캐비티(air cavity)를 형성하고 있어야 하는 소자이다. 즉, 상기 소자(111)는, 표면에 에어 캐비티가 확보되어야 특성을 가질 수 있는 소자로 이루어지며, 여기에는 SAW(Surface Acoustic Wave) 필터 또는 멤스센서칩(MEMS Sensor chip)과 같이 멤스(MEMS) 기술을 이용한 각종 센서칩(예를 들면, 바이오센서, 위치보정센서, 압력측정센서, 손떨림보정센서 등) 등 특성상 에어 캐비티를 필요로 하는 소자이다.Here, the element 111 is an element which should form an air cavity in a predetermined space. That is, the device 111 is made of a device that can have a characteristic only when the air cavity is secured to the surface, and this includes a MEMS like a Surface Acoustic Wave (SAW) filter or a MEMS Sensor chip. Various types of sensor chips (eg, biosensors, position correction sensors, pressure measurement sensors, image stabilization sensors, etc.) using the technology require an air cavity.
한편, 상기 보호부재는, 상기 웨이퍼(110)의 하면에 적층되고 상기 소자(111)가 필요로 하는 공간인 에어 캐비티(131)를 형성하는 홀(130a)을 갖는 제1 필름(130)과, 상기 제1 필름(130)의 홀(130a)을 밀봉하도록 상기 제1 필름(130)의 하면에 적층되는 제2 필름(140)을 포함하여 이루어질 수 있다.On the other hand, the protective member, the first film 130 having a hole (130a) is formed on the lower surface of the wafer 110 and forms an air cavity 131 which is a space required by the element 111, It may include a second film 140 that is laminated on the lower surface of the first film 130 to seal the hole (130a) of the first film 130.
이때, 상기 제1 필름(130)의 홀(130a)은 포토리소그라피 공정을 통해 형성되는 것이 바람직하다.In this case, the hole 130a of the first film 130 is preferably formed through a photolithography process.
그리고, 상기 외부 접속부는, 상기 웨이퍼(110)의 하면 외곽부에 형성된 접속 패드(112)에 형성된 솔더 범프(150)로 이루어질 수 있다.The external connection part may be formed of a solder bump 150 formed on the connection pad 112 formed at an outer periphery of the lower surface of the wafer 110.
한편, 상기 웨이퍼 레벨 패키지는, 상기 보호부재(130,140)의 하면 중앙에 형성되어 상기 에어 캐비티(131)의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 지지부재(160)를 더 포함하여 구성될 수 있다.The wafer level package further includes a support member 160 formed at the center of the lower surfaces of the protection members 130 and 140 to prevent damage due to external force of the air cavity 131 and to increase the bonding area. Can be.
즉, 상기 지지부재(160)는, 상기 보호부재 중 제2 필름(140)의 하면 중앙에 형성된 접지 패드(161)와, 상기 접지 패드(161)의 하면에 형성된 지지대(162)를 포함하여 이루어져, 상기 웨이퍼 레벨 패키지의 인캡슐레이션 공정시 강한 압력과 온도에 의해 에어 캐비티(131)가 손상되는 것을 방지하는 기능을 수행한다.That is, the support member 160 includes a ground pad 161 formed at the center of the bottom surface of the second film 140 and a support 162 formed on the bottom surface of the ground pad 161. In the encapsulation process of the wafer level package, the air cavity 131 is prevented from being damaged by strong pressure and temperature.
이때, 상기 지지대(162)는 솔더 범프로 이루어질 수 있다.In this case, the support 162 may be made of a solder bump.
그리고, 상기 지지대(162)는, 웨이퍼 레벨 패키지가 기판(170)에 실장될 시, 상기 외부 접속부(150)인 솔더 범프가 기판(170)의 상면에 형성된 전극 패드(175)에 접속됨과 아울러 상기 기판(170)의 그라운딩 패드(176)에 접속됨으로써 외부 접속부(150)와 함께 실장면으로 작용하여 접합 면적을 증대시킴으로써 제품의 신뢰성을 향상할 수 있다.In addition, when the wafer level package is mounted on the substrate 170, the support bump 162 is connected to the electrode pad 175 formed on the upper surface of the substrate 170 while solder bumps, which are the external connectors 150, are connected to the substrate 170. By being connected to the grounding pad 176 of the substrate 170, the reliability of the product can be improved by acting as a mounting surface together with the external connection portion 150 to increase the bonding area.
한편, 상기 지지부재(160)는 상기 에어 캐비티(131)의 사이즈보다 더 큰 사이즈로 형성되는 것이 바람직하다.On the other hand, the support member 160 is preferably formed in a size larger than the size of the air cavity 131.
즉, 상기 접지 패드(161)와 상기 지지대(162)는 상기 에어 캐비티(131)의 수평 면적 보다 크게 형성되어 에어 캐비티(131)를 효과적으로 지지 보호할 수 있다.That is, the ground pad 161 and the support 162 may be formed larger than the horizontal area of the air cavity 131 to effectively support and protect the air cavity 131.
다음으로, 첨부된 도 5 내지 도 11을 참조하여 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 보다 상세하게 설명한다.Next, a method of manufacturing a wafer level package according to a first embodiment of the present invention will be described in detail with reference to FIGS. 5 to 11.
도 5 내지 도 11은 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 순차적으로 설명하기 위한 공정 단면도들이다.5 to 11 are process cross-sectional views sequentially illustrating a method of manufacturing a wafer level package according to a first embodiment of the present invention.
먼저, 도 5에 도시된 바와 같이, 웨이퍼(110)의 하면 중앙에 소자(111)를 실장하고, 상기 웨이퍼(110)의 하면 외곽부에 접속 패드(112)를 형성한다.First, as shown in FIG. 5, the element 111 is mounted at the center of the lower surface of the wafer 110, and the connection pad 112 is formed at the outer edge of the lower surface of the wafer 110.
그리고, 도 6에 도시된 바와 같이, 상기 웨이퍼(110)의 하면에 보호부재 중 하나인 제1 필름(130)을 적층한다.6, the first film 130, which is one of the protection members, is stacked on the lower surface of the wafer 110.
다음, 도 7에 도시된 바와 같이, 상기 제1 필름(130)에 상기 소자(111)가 필요로 하는 공간인 에어 캐비티(131)를 형성하는 홀(130a)을 형성한다.Next, as shown in FIG. 7, a hole 130a is formed in the first film 130 to form an air cavity 131, which is a space required by the device 111.
아울러, 상기 제1 필름(130)에 상기 접속 패드(112)가 노출되도록 노출홀(130b)을 형성한다.In addition, an exposure hole 130b is formed in the first film 130 to expose the connection pad 112.
이때, 상기 제1 필름(130)에 형성되는 홀(130a) 및 노출홀(130b)은 노광, 현상을 포함하는 포토리소그라피 공정을 통해 형성될 수 있다.In this case, the hole 130a and the exposure hole 130b formed in the first film 130 may be formed through a photolithography process including exposure and development.
그리고, 도 8에 도시된 바와 같이, 상기 제1 필름(130)의 하면에 보호부재 중 나머지 하나인 제2 필름(140)을 적층한다.As shown in FIG. 8, the second film 140, which is the other one of the protective members, is stacked on the lower surface of the first film 130.
다음, 도 9에 도시된 바와 같이, 상기 제2 필름에 상기 접속 패드(112)가 노출되도록 상기 제1 필름(130)의 노출홀(130b)과 대응되는 노출홀(140b)을 형성한다.Next, as shown in FIG. 9, an exposure hole 140b corresponding to the exposure hole 130b of the first film 130 is formed to expose the connection pad 112 on the second film.
이때, 상기 제2 필름(140)에 형성되는 노출홀(140b) 역시 노광, 현상을 포함하는 포토리소그라피 공정을 통해 형성될 수 있다.In this case, the exposure hole 140b formed in the second film 140 may also be formed through a photolithography process including exposure and development.
그리고, 도 10에 도시된 바와 같이, 상기 웨이퍼(110)의 하면 외곽부에 외부 접속부(150)를 형성한다.As shown in FIG. 10, an external connection part 150 is formed on the outer periphery of the lower surface of the wafer 110.
즉, 상기 제1 필름(130)의 노출홀(130b)과 상기 제2 필름(140)의 노출홀(140b)을 통해 노출된 접속 패드(112)에 외부 접속부(150)로써 솔더 범프를 형성한다.That is, solder bumps are formed as external connection parts 150 on the connection pads 112 exposed through the exposure holes 130b of the first film 130 and the exposure holes 140b of the second film 140. .
그리고, 도 11에 도시된 바와 같이, 상기 에어 캐비티(131)의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 지지부재(160)를 형성하여 본 발명의 제1 실시예에 따른 웨이퍼 레벨 패키지의 제작을 완료한다.11, a wafer level package according to the first embodiment of the present invention is formed by forming a support member 160 for preventing damage due to external force of the air cavity 131 and increasing a bonding area. To complete the production.
즉, 상기 제2 필름(140)의 하면 중앙에 지지부재 중 하나인 접지 패드(161)를 형성하고, 상기 접지 패드(161)의 하면에 지지부재 중 나머지 하나인 지지대(162)를 형성한다.That is, the ground pad 161 which is one of the supporting members is formed at the center of the lower surface of the second film 140, and the support 162 which is the other one of the supporting members is formed on the lower surface of the ground pad 161.
웨이퍼 레벨 패키지의 제2 Second of wafer level package 실시예Example
먼저, 첨부된 도 12와 도 13을 참조하여 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지에 대하여 상세하게 설명한다.First, a wafer level package according to a second embodiment of the present invention will be described in detail with reference to FIGS. 12 and 13.
도 12는 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지를 개략적으로 나타낸 단면도이고, 도 13은 도 12의 웨이퍼 레벨 패키지가 기판에 실장된 상태를 개략적으로 나타낸 단면도이다.12 is a cross-sectional view schematically showing a wafer level package according to a second embodiment of the present invention, and FIG. 13 is a cross-sectional view schematically showing a state in which the wafer level package of FIG. 12 is mounted on a substrate.
도 12와 도 13에 도시된 바와 같이, 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지는, 하면 중앙에 소자(211)가 형성되고 하면 외곽부에 전극 패드(212)가 형성된 웨이퍼(210)와, 상기 웨이퍼(210)의 하면에 형성되고 상기 소자(211)가 필요로 하는 공간인 에어 캐비티(air cavity:231)를 형성하는 홀(230a)을 갖으며 상기 전극 패드(212)를 노출시키는 절연층(230)과, 상기 절연층(230)의 하면에 형성되고 일단이 상기 노출된 전극 패드(212)와 전기적으로 연결되는 재분배층(240)과, 상기 재분배층(240)의 타단이 노출되도록 상기 재분배층(240) 및 상기 절연층(230)의 하면에 형성되는 인캡슐레이션층(250)과, 상기 재분배층(240)의 노출된 타단에 형성되는 외부 접속부(260)를 포함하여 구성된다.12 and 13, in the wafer level package according to the second embodiment of the present invention, a wafer 210 having an element 211 formed at the center of a lower surface thereof and an electrode pad 212 formed at an outer edge of the lower surface thereof is formed. And a hole 230a formed in a lower surface of the wafer 210 and forming an air cavity 231, which is a space required by the device 211, and exposing the electrode pad 212. The redistribution layer 240 formed on the lower surface of the insulating layer 230, the one end of which is electrically connected to the exposed electrode pad 212, and the other end of the redistribution layer 240 are exposed. The encapsulation layer 250 is formed on the bottom surface of the redistribution layer 240 and the insulating layer 230, and the external connection part 260 is formed on the other exposed end of the redistribution layer 240. do.
여기서, 상기 소자(211)는, 상기 제1 실시예의 소자와 마찬가지로, 소정 공간의 에어 캐비티(air cavity)를 형성하고 있어야 하는 소자이다. 즉, 상기 소자(211)는, 표면에 에어 캐비티가 확보되어야 특성을 가질 수 있는 소자로 이루어지며, 여기에는 SAW(Surface Acoustic Wave) 필터 또는 멤스센서칩(MEMS Sensor chip)과 같이 멤스(MEMS) 기술을 이용한 각종 센서칩(예를 들면, 바이오센서, 위치보정센서, 압력측정센서, 손떨림보정센서 등) 등 특성상 에어 캐비티를 필요로 하는 소자이다.Here, the element 211 is an element that must form an air cavity in a predetermined space, similar to the element of the first embodiment. That is, the device 211 is made of a device that can have characteristics only when the air cavity is secured to the surface, and this includes a MEMS like a Surface Acoustic Wave (SAW) filter or a MEMS Sensor chip. Various types of sensor chips (eg, biosensors, position correction sensors, pressure measurement sensors, image stabilization sensors, etc.) using the technology require an air cavity.
한편, 상기 에어 캐비티(231)를 형성하는 홀(230a)은 포토리소그라피 공정을 통해 형성되는 것이 바람직하다.On the other hand, the hole 230a for forming the air cavity 231 is preferably formed through a photolithography process.
그리고, 상기 외부 접속부(260)는, 상기 재분배층(240)의 노출된 타단에 형성되는 전도성 포스트(261)와, 상기 전도성 포스트(261)와 전기적으로 연결되도록 상기 인캡슐레이션층(250)의 하면에 형성된 접속 패드(262)를 포함하여 이루어질 수 있다.In addition, the external connection part 260 may include a conductive post 261 formed at the other exposed end of the redistribution layer 240, and the encapsulation layer 250 may be electrically connected to the conductive post 261. It may be made by including a connection pad 262 formed on the lower surface.
한편, 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지는, 상기 인캡슐레이션층(250)의 하면 중앙에 형성되어 상기 에어 캐비티(231)의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 접지 패드(270)를 더 포함하여 구성될 수 있다.On the other hand, the wafer level package according to the second embodiment of the present invention is formed in the center of the lower surface of the encapsulation layer 250 to prevent damage by the external force of the air cavity 231 and to increase the bonding area The ground pad 270 may be further included.
즉, 상기 접지 패드(270)는, 상기 웨이퍼 레벨 패키지가 기판(280)에 실장될 시, 상기 외부 접속부(260) 중 하나인 접속 패드(262)가 기판(280)의 상면 외곽부에 형성된 전극 패드(286)에 도전성 솔더 페이스트를 통해 접속됨과 아울러 상기 기판(280)의 상면 중앙부에 형성된 그라운딩 패드(287)와 도전성 솔더 페이스트를 통해 접속됨으로써 접속 패드(262)와 함께 실장면으로 작용하여 접합 면적을 증대시킴에 따라 제품의 신뢰성을 향상할 수 있다.That is, when the wafer level package is mounted on the substrate 280, the ground pad 270 includes an electrode in which a connection pad 262, which is one of the external connection portions 260, is formed on the upper surface of the substrate 280. It is connected to the pad 286 through the conductive solder paste and is connected to the grounding pad 287 formed at the center of the upper surface of the substrate 280 through the conductive solder paste to act as a mounting surface together with the connection pad 262 to bond the area. By increasing the reliability of the product can be improved.
또한, 상기 접지 패드(270)는, 상기 웨이퍼 레벨 패키지의 인캡슐레이션 공정시 발생하는 압력과 온도가 상기 에어 캐비티(231)로 전달되는 것을 차단 지지하는 역할을 수행함으로써, 상기 에어 캐비티(231)가 손상되는 것을 방지하는 기능을 수행한다.In addition, the ground pad 270 serves to block and support the transfer of pressure and temperature generated during the encapsulation process of the wafer level package to the air cavity 231, thereby preventing the air cavity 231. Performs the function of preventing it from being damaged.
이때, 상기 접지 패드(270)는 상기 에어 캐비티(231)의 사이즈보다 더 큰 사이즈로 형성되는 것이 바람직하다.In this case, the ground pad 270 may be formed to have a size larger than that of the air cavity 231.
즉, 상기 접지 패드(270)의 수평 면적을 상기 에어 캐비티(231)의 수평 면적보다 크게 형성하여 에어 캐비티(231)를 효과적으로 지지 보호할 수 있다.That is, the horizontal area of the ground pad 270 may be formed larger than the horizontal area of the air cavity 231 to effectively support and protect the air cavity 231.
다음으로, 첨부된 도 14 내지 도 20을 참조하여 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 보다 상세하게 설명한다.Next, a method of manufacturing a wafer level package according to a second embodiment of the present invention will be described in detail with reference to FIGS. 14 to 20.
도 14 내지 도 20은 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지의 제조방법을 순차적으로 설명하기 위한 공정 단면도들이다.14 to 20 are cross-sectional views sequentially illustrating a method of manufacturing a wafer level package according to a second embodiment of the present invention.
먼저, 도 14에 도시된 바와 같이, 웨이퍼(210)의 하면 중앙에 소자(211)를 형성하고, 하면 외곽부에 전극 패드(212)를 형성한다.First, as shown in FIG. 14, the device 211 is formed at the center of the lower surface of the wafer 210, and the electrode pad 212 is formed at the outer edge of the lower surface.
그리고, 도 15에 도시된 바와 같이, 상기 웨이퍼(210)의 하면에 절연층(230)을 형성한다.As shown in FIG. 15, an insulating layer 230 is formed on the bottom surface of the wafer 210.
다음, 도 16에 도시된 바와 같이, 상기 절연층(230)의 중앙에 상기 소자(211)가 필요로 하는 공간인 에어 캐비티(231)를 이루는 홀(230a)을 형성함과 아울러 상기 전극 패드(212)를 노출시키는 노출홀(230b)을 형성한다.Next, as shown in FIG. 16, a hole 230a forming an air cavity 231, which is a space required by the device 211, is formed in the center of the insulating layer 230, and the electrode pad ( An exposure hole 230b exposing 212 is formed.
이때, 상기 절연층(230)에 형성되는 홀(230a) 및 노출홀(230b)은 노광, 현상을 포함하는 포토리소그라피 공정을 통해 형성될 수 있다.In this case, the hole 230a and the exposure hole 230b formed in the insulating layer 230 may be formed through a photolithography process including exposure and development.
그리고, 도 17에 도시된 바와 같이, 상기 절연층(230)의 노출홀(230b) 및 절연층(230)의 하면에 상기 노출된 전극 패드(212)와 일단이 전기적으로 연결되는 재분배층(240)을 형성한다.As shown in FIG. 17, the redistribution layer 240 having one end electrically connected to the exposed electrode pad 212 at an exposed hole 230b of the insulating layer 230 and a lower surface of the insulating layer 230. ).
다음, 도 18에 도시된 바와 같이, 상기 절연층(240)의 하면에 인캡슐레이션층(250)을 형성한다.Next, as shown in FIG. 18, an encapsulation layer 250 is formed on the bottom surface of the insulating layer 240.
그리고, 도 19에 도시된 바와 같이, 상기 인캡슐레이션층(250)의 외곽부에 상기 재분배층(240)의 타단을 노출시키는 노출홀(250b)을 형성하고, 상기 노출홀(250b)에 메탈을 충진하여 상기 재분배층(240)과 전기적으로 연결되는 외부 접속부(260) 중의 하나인 전도성 포스트(261)를 형성한다.As shown in FIG. 19, an exposed hole 250b is formed at an outer portion of the encapsulation layer 250 to expose the other end of the redistribution layer 240, and a metal is formed in the exposed hole 250b. Is filled to form a conductive post 261 which is one of the external connectors 260 electrically connected to the redistribution layer 240.
다음, 도 20에 도시된 바와 같이, 상기 인캡슐레이션층(250)의 하면에 상기 전도성 포스트(261)와 전기적으로 연결되는 외부 접속부(260) 중의 나머지 하나인 접속 패드(262)를 형성한다.Next, as shown in FIG. 20, a connection pad 262 which is the other of the external connection portions 260 electrically connected to the conductive posts 261 is formed on the bottom surface of the encapsulation layer 250.
그리고, 상기 인캡슐레이션층(250)의 하면 중앙에 상기 에어 캐비티(231)의 외력에 의한 손상을 방지하고 접합 면적을 증대시키기 위한 접지 패드(270)를 형성하여 본 발명의 제2 실시예에 따른 웨이퍼 레벨 패키지의 제작을 완료한다.In addition, in the second embodiment of the present invention, a ground pad 270 is formed at the center of the lower surface of the encapsulation layer 250 to prevent damage due to external force of the air cavity 231 and to increase a bonding area. Complete the manufacture of the wafer level package accordingly.
이때, 상기 접지 패드(270)는 상기 에어 캐비티(231)의 사이즈보다 더 큰 사이즈로 형성되는 것이 바람직하다.In this case, the ground pad 270 may be formed to have a size larger than that of the air cavity 231.
이상에서 설명한 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능할 것이나, 이러한 치환, 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for the purpose of illustration, and various substitutions, modifications, and changes within the scope without departing from the spirit of the present invention for those skilled in the art to which the present invention pertains. It will be possible, but such substitutions, changes and the like should be regarded as belonging to the following claims.
Claims (24)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080017302A KR20090092032A (en) | 2008-02-26 | 2008-02-26 | Wafer level package and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080017302A KR20090092032A (en) | 2008-02-26 | 2008-02-26 | Wafer level package and manufacturing method thereof |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090092032A true KR20090092032A (en) | 2009-08-31 |
Family
ID=41209216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080017302A KR20090092032A (en) | 2008-02-26 | 2008-02-26 | Wafer level package and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090092032A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411373A (en) * | 2018-09-18 | 2019-03-01 | 中国工程物理研究院电子工程研究所 | A method of realizing that multilager base plate is three-dimensional stacked using carrier supported |
| US10833002B2 (en) | 2018-12-06 | 2020-11-10 | Samsung Electronics Co., Ltd. | Connection structure and method of forming the same |
-
2008
- 2008-02-26 KR KR1020080017302A patent/KR20090092032A/en not_active Application Discontinuation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109411373A (en) * | 2018-09-18 | 2019-03-01 | 中国工程物理研究院电子工程研究所 | A method of realizing that multilager base plate is three-dimensional stacked using carrier supported |
| US10833002B2 (en) | 2018-12-06 | 2020-11-10 | Samsung Electronics Co., Ltd. | Connection structure and method of forming the same |
| US11437310B2 (en) | 2018-12-06 | 2022-09-06 | Samsung Electronics Co., Ltd. | Connection structure and method of forming the same |
| US11810849B2 (en) | 2018-12-06 | 2023-11-07 | Samsung Electronics Co., Ltd. | Connection structure and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5763682B2 (en) | Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same | |
| US10490510B2 (en) | Cavity package with composite substrate | |
| KR100541087B1 (en) | Wafer level package for micro-device and method of producing the same | |
| US9209121B2 (en) | Double-sided package | |
| US6667664B2 (en) | Container for oscillation circuit using piezoelectric vibrator, manufacturing method therefor, and oscillator | |
| US8031013B2 (en) | Surface-mount type crystal oscillator | |
| JP4846910B2 (en) | Solid-state imaging device | |
| US20050189622A1 (en) | Packaged acoustic and electromagnetic transducer chips | |
| JP2007165420A (en) | Semiconductor device | |
| JP2004003886A (en) | Sensor package | |
| US7545083B2 (en) | Piezoelectric device and method for manufacturing the same | |
| US8785839B2 (en) | Optical sensor and method of manufacturing the optical sensor | |
| US8003426B2 (en) | Method for manufacturing package structure of optical device | |
| US6528857B1 (en) | Chip size image sensor bumped package | |
| US6509560B1 (en) | Chip size image sensor in wirebond package with step-up ring for electrical contact | |
| US20060022762A1 (en) | Surface mount crystal oscillator | |
| KR20170108377A (en) | Element package and manufacturing method for the same | |
| KR20060115095A (en) | Surface acoustic wave device package | |
| KR20090092032A (en) | Wafer level package and manufacturing method thereof | |
| US7327044B2 (en) | Integrated circuit package encapsulating a hermetically sealed device | |
| JP5276773B2 (en) | Crystal oscillator for surface mounting | |
| JP2008011125A (en) | Surface acoustic wave device | |
| KR20060115531A (en) | Surface acoustic wave device package and method for manufacturing the same | |
| KR100431182B1 (en) | Surface acoustic wave device package and method | |
| JP4045988B2 (en) | Pressure sensor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |