KR20090083596A - 다중 모드를 제공하는 재구성 가능한 장치 및 방법 - Google Patents

다중 모드를 제공하는 재구성 가능한 장치 및 방법 Download PDF

Info

Publication number
KR20090083596A
KR20090083596A KR1020080009495A KR20080009495A KR20090083596A KR 20090083596 A KR20090083596 A KR 20090083596A KR 1020080009495 A KR1020080009495 A KR 1020080009495A KR 20080009495 A KR20080009495 A KR 20080009495A KR 20090083596 A KR20090083596 A KR 20090083596A
Authority
KR
South Korea
Prior art keywords
array unit
grain array
coarse grain
unit
common
Prior art date
Application number
KR1020080009495A
Other languages
English (en)
Other versions
KR101390974B1 (ko
Inventor
방지훈
김광철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080009495A priority Critical patent/KR101390974B1/ko
Priority to US12/153,409 priority patent/US7870364B2/en
Publication of KR20090083596A publication Critical patent/KR20090083596A/ko
Application granted granted Critical
Publication of KR101390974B1 publication Critical patent/KR101390974B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7867—Architectures of general purpose stored program computers comprising a single central processing unit with reconfigurable architecture
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Advance Control (AREA)
  • Microcomputers (AREA)

Abstract

본 발명은 재구성가능 프로세서(Reconfiguable Processor, RP) 구조에 관한 것으로, 모드별로 전용 코어스 그레인 어레이부가 포함되어 구성된 다중 모드 제공 장치 및 방법을 제안한다.
본 발명의 다중 모드 제공 장치는 소정의 동작 모드를 처리하기 위한 작업을 수행하는 재구성 가능한 적어도 하나의 동작 모드 수행부; 적어도 하나의 동작 모드 수행부에 의해 시간적으로 공유되어 작업 중 코어스 그레인 어레이부에서 수행되도록 설정된 주처리 작업을 수행하는 공유 코어스 그레인 어레이부; 및 공용 코어스 그레인 어레이부가 이용가능한지 결정하고, 결정에 기초하여 동작 모드 수행부를 제어하여 공용 코어스 그레인 어레이부 또는 동작 모드 수행부에 각각 포함되며 동작 모드별로 구성된 전용 코어스 그레인 어레이부에서 주처리 작업을 수행하도록 제어하는 제어부를 포함하여, 하드웨어 크기를 줄이면서도 데이터 처리 지연 시간을 감소시킬 수 있다.
멀티 코어 프로세서, 재구성가능 프로세서, CGA, VLIW, 다중 모드

Description

다중 모드를 제공하는 재구성 가능한 장치 및 방법{Reconfigurable apparatus and method for providing multiple modes}
본 발명은 재구성가능 프로세서(Reconfigurable Processor, RP) 구조에 관한 것으로, 더욱 상세하게는 코어스 그레인 어레이를 이용하는 멀티 코어 프로세서에 관한 것이다.
재구성 아키텍처(reconfigurable architecture)란 제품으로서 출시될 당시의 기능이 추후 사용자의 의도에 따라 변경될 수 있는 회로를 의미한다. 하나의 모드 예를 들어, 통신 표준 모드, 멀티미디어 모드 등을 동작시키기 위한 시스템이나 단말기에서 사용하기 위한 재구성가능한 프로세서는 VLIW(Very Long Instruction Word) 프로세서와 CGA(Coarse Grained Array)의 결합된 형태로 구성할 수 있다.
그러나, 재구성가능 프로세서를 이용하여 다양한 애플리케이션이 동시에 동작하는 다중모드를 지원하기 위해서 VLIW 프로세서와 CGA의 결합된 형태의 재구성가능 프로세서를 수행되는 동작 모드의 개수에 대응되도록 구성하여 사용할 수 있다. 그러나, 이와 같은 구성은 CGA 어레이의 하드웨어 부담이 매우 커져 저전력, 저용량을 만족해야 하는 단말기 등에서는 큰 부담으로 작용하게 된다.
따라서, 본 발명은 다중 모드를 지원하면서 저전력, 저용량 및 고성능을 만족하는 다중 모드 제공 장치 및 방법을 제안한다.
본 발명의 일 양상에 따른 다중 모드 제공 장치는 소정의 동작 모드를 처리하기 위한 작업을 수행하는 재구성 가능한 적어도 하나의 동작 모드 수행부; 적어도 하나의 동작 모드 수행부에 의해 시간적으로 공유되어 작업 중 코어스 그레인 어레이부에서 수행되도록 설정된 주처리 작업을 수행하는 공용 코어스 그레인 어레이부; 및 공용 코어스 그레인 어레이부가 이용가능한지 결정하고, 결정에 기초하여 동작 모드 수행부를 제어하여 공용 코어스 그레인 어레이부 또는 동작 모드 수행부에 각각 포함되며 동작 모드별로 구성된 전용 코어스 그레인 어레이부에서 주처리 작업을 수행하도록 제어하는 제어부를 포함한다.
본 발명의 다른 양상에 따른 코어부에서 수행하도록 설정된 주제어 작업 및 코어스 그레인 어레이부에서 수행하도록 설정된 주처리 작업을 수행하여 다중 동작 모드를 제공하는 방법은, 제1 동작 모드의 수행 중에 주처리 작업이 수행되어야 하는 경우, 다중 모드의 동작을 수행되기 위해 시간적으로 공유되는 공용 코어스 그레인 어레이부가 상기 제1 동작 모드와 다른 제2 동작 모드를 수행하기 위한 동작을 수행중인지 결정하는 단계; 및 상기 공용 코어스 그레인 어레이부가 제2 동작 모드를 수행하고 있다고 결정되는 경우, 상기 제1 동작 모드의 주처리 작업을 수행하기 위한 전용 코어스 그레인 어레이부에서 상기 주처리 작업을 수행하는 단계를 포함한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 상세하게 설명한다. 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 다중 모드를 제공하는 장치를 나타내는 블록도이다.
도 1의 다중 모드를 제공하는 장치는 제1 동작 모드 수행부(110), 제2 동작 모드 수행부(120), 공용 코어스 그레인 어레이부(130) 및 제어부(140)를 포함하며, 2이상의 동작 모드를 동시에 처리하는 것이 가능하도록 구성된다.
동작 모드는 예를 들어, 무선 랜 통신, 셀룰러 통신, DMB/DVB와 같은 통신 또는 방송 모드, 각종 방송통신 모드와 결합된 멀티미디어 모드, 예를 들어 H.264, MPEG 재생 모드 등을 포함하며, 이들 예에 한정되는 것은 아니다. 또한, 본 발명의 다중 모드를 제공하는 장치는 재구성 가능한 프로세서를 이용하는 것으로, 각 동작 모드 수행부(110, 120), 공용 코어스 그레인 어레이부(130)는 동작 모드의 변경에 따라 재구성되어 설정된 동작 모드에 따른 작업을 수행한다.
한편, 동작 모드를 수행하기 위한 작업은, 코어부에서 수행되도록 설정된 주제어 작업과 코어스 그레인 어레이부에서 수행하도록 설정된 주처리 작업을 포함한 다. 코어스 그레인 어레이부에서 수행하도록 설정된 주처리 작업은 반복 수행을 요구하는 작업(구체적으로, 반복적으로 수행되는 루프(loop) 작업)과 같이 작업 수행시 발생되는 데이터 처리량이 소정의 임계치를 초과하는 작업을 포함한다. 본 발명의 일 실시예에 따르면, 동작 모드에 따른 주제어 작업 및 주처리 작업은 미리 구분되어 있다.
제 1 동작 모드 수행부(110) 및 제2 동작 모드 수행부(120)는 공용 코어스 그레인 어레이부(130)를 공유하여 이용한다. 공용 코어스 그레인 어레이부(130)가 다른 동작 모드에 따른 주처리 작업을 수행 중일 경우에는, 각 동작 모드 수행부(110, 120)마다 구비된 전용 코어스 그레인 어레이부(113, 123)를 이용하여 각 동작 모드에 따른 주처리 작업을 수행한다.
제1 동작 모드 수행부(110)는 제1 코어부(111), 제1 전용 코어스 그레인 어레이부(113), 및 제1 구성 정보 제공부(115)를 포함하고, 제2 동작 모드 수행부(120)는 제1 동작 모드 수행부(110)와 마찬가지로 제2 코어부(121), 제2 전용 코어스 그레인 어레이부(123) 및 제2 구성 정보 제공부(125)를 포함한다. 도 1에는 코어부, 전용 코어스 그레인 어레이부 및 구성 저장부를 포함하는 하나의 동작 모드 수행부가 2개인 일례를 도시하고 있으나, 동작 모드 수행부의 개수는 이에 한정되지 않고 N(N은 자연수)로 확장될 수 있다.
코어부(111, 121)는 동작 모드별 작업 중 주처리 작업과 별도로 수행되는 주제어 작업을 각각 수행한다. 본 발명의 일 실시예에 따르면, 코어부(111, 121)는 VLIW(Very long Instruction Word) 프로세서이다. 코어부(111, 121)는 동작 모드 를 수행하기 위한 명령이 하드웨어에서 처리가능한 명령어들로 변환된 명령어 정보를 저장하고 있다.
또한, 코어부(111, 121)는 명령어 정보에 따라 소정의 연산 동작을 수행하며, 연산 동작 수행 결과를 저장하는 프로세싱 유닛들(도시되지 않음)을 포함한다. 프로세싱 유닛은 연산 유닛(Function Unit)들 및 연산 결과를 저장하는 레지스터 파일들을 포함하여 구성될 수 있다. 연산 유닛은 연산 기능을 수행하는 유닛이고, 레지스터 파일은 하나 이상의 레지스터들의 집합으로서 연산 유닛에서 사용되는 데이터 또는 연산 유닛에 의해 연산된 결과를 임시로 저장한다.
본 발명의 일 실시예에 따르면, 코어부(111, 121)는 동작 모드별로 서로 독립적으로 동작하여, 하나의 코어부의 동작은 다른 코어부의 동작에 영향을 미치지 않도록 구성된다. 이와 같이 함으로써, 예를 들어, 제1 코어부(111)가 소정의 작업을 수행할 때 제2 코어부(121)가 특정 동작이 완료되어 처리된 결과 값을 이용해야 하는 경우, 제2 코어부(121)의 특정 동작이 완료될 때까지 기다리게 되어 발생되는 지연 문제를 방지할 수 있다.
코어스 그레인 어레이부들(113, 123, 130)은 재구성 어레이를 구성하는 프로세싱 유닛에 입력되는 데이터의 크기가 1워드인 경우의 재구성 어레이부를 의미한다. 코어스 그레인 어레이부들(113, 123, 130)는 복수의 프로세싱 유닛(도시되지 않음)을 포함한다. 복수의 프로세싱 유닛은 연산 유닛 및 레지스터 파일들을 포함할 수 있다.
전용 코어스 그레인 어레이부(113, 123)은 코어스 그레인 어레이부에서 수행 하도록 설정된 주처리 작업을 수행한다. 본 발명의 일 실시예에 따르면, 구성 정보 제공부(115, 125)는 동작 모드에 따라 전용 코어스 그레인 어레이부들(113, 123)과 공용 코어스 그레인 어레이부(130)의 동작에 관한 구성 정보를 제공한다.
구성 정보 제공부(115, 125)는 동작 모드에 따라 적어도 하나의 전용 코어스 그레인 어레이부(113, 123)와 공용 코어스 그레인 어레이부(130)의 동작에 관한 구성 정보를 제공한다. 예를 들어, 제1 동작 모드 수행부(110)가 제1 동작 모드를 수행할 때, 제1 구성 정보 제공부(115)에는 제1 전용 코어스 그레인 어레이부(113)와 공용 코어스 그레인 어레이부(130)가 제1 동작 모드를 위한 작업 중 주처리 작업을 수행하는데 필요한 구성 정보가 저장된다.
구성 정보는 코어스 그레인 어레이부들(113, 123, 130)에 포함된 연산 유닛들이 어떤 연산을 수행하는지, 연산 유닛들이 어느 프로세싱 유닛의 레지스터 파일에 저장된 데이터를 이용하여 연산을 수행하는지, 또는 연산 결과 생성된 값을 레지스터 파일에 저장하는지 외부 메모리에 저장하는지 등에 대한 정보를 저장한다.
공용 코어스 그레인 어레이부(130)는 동작 모드 수행부(110, 120)에 의해 순차적으로 점유되어 코어스 그레인 어레이부에서 수행되도록 설정된 주처리 작업을 수행한다. 즉, 공용 코어스 그레인 어레이부(130)는 적어도 하나의 동작 모드 수행부(110, 120)에 의해 시간적으로 공유되어 이용된다.
본 발명의 일 실시예에 따르면 전용 코어스 그레인 어레이부(113, 123)은 공용 코어스 그레인 어레이부(130)를 이용할 수 없는 경우, 공용 코어스 그레인 어레이부(130)를 대신하여 주처리 작업을 수행한다. 전용 코어스 그레인 어레이 부(113, 123)는 공용 코어스 그레인 어레이부(130)를 대신하여 이용되므로 그 크기는 통상적으로 공용 코어스 그레인 어레이부(130)보다 작게 설계된다.
이를 위해, 제어부(140)는 공용 코어스 그레인 어레이부(130)가 이용가능한지 결정하고, 결정에 기초하여 동작 모드 수행부(110, 120)를 제어하여 공용 코어스 그레인 어레이부(130) 또는 전용 코어스 그레인 어레이부(113, 123)에서 주처리 작업을 수행하도록 제어한다.
본 발명의 일 실시예에 따른 주처리 작업이 수행되는 과정은 다음과 같이 수행될 수 있다.
제1 동작 모드 수행부(110)에서 주처리 작업을 수행하여야 한다고 결정되는 경우, 제1 동작 모드 수행부(110)는 제어부(140)로 공용 코어스 그레인 어레이부(130)의 사용을 요청하는 신호를 전달한다. 그러면, 제어부(140)는 공용 코어스 그레인 어레이부(130)가 이용가능한 경우 대용량의 데이터 처리가 가능한 공용 코어스 그레인 어레이부(130)를 이용하여 데이터를 처리하는 것이 효율적이므로, 제1 동작 모드 수행부(110)가 공용 코어스 그레인 어레이부(130)를 이용하는 것을 허용하는 신호를 제1 동작 모드 수행부(110)에 전달하여 이용을 허용한다.
공용 코어스 그레인 어레이부(130)가 이용가능하지 않은 경우 제어부(140)는 이용이 불가능함을 나타내는 신호를 제1 동작 모드 수행부(110)에 전달하여, 제1 동작 모드 수행부(110)가 제1 전용 코어스 그레인 어레이부(113)를 이용하여 주처리 작업을 수행하도록 제어한다.
소정의 동작 모드는 여러 단계의 주제어 작업과 주처리 작업이 수행되어 이 루어지게 된다. 따라서, 여러 단계의 주처리 작업이 모두 종료될 때까지 공용 코어스 그레인 어레이부(130)가 이용가능하지 않은 경우에는, 제1 전용 코어스 그레인 어레이부(113)를 이용하여 주처리 작업의 처리가 종료될 것이다.
본 발명의 다른 실시예에 따르면, 전용 코어스 그레인 어레이부만으로 처리될 수 있는 애플리케이션을 위한 동작 모드의 경우에는, 루프 동작을 수행할 때 공용 코어스 그레인 어레이부(130)를 이용하지 않고 전용 코어스 그레인 어레이부만을 이용하여 동작할 수 있다. 이 경우에는, 공용 코어스 그레인 어레이부(130)를 사용하지 않을 수 있으므로 상대적으로 낮은 전력 소모로 동작 모드를 제공할 수 있게 된다.
한편, 코어부(111, 121)는 현재 소정의 동작 모드를 수행하고 있는지를 나타내는 사용 정보를 제어부(140)에 전달할 수 있다. 제어부(140)는 사용 정보를 이용하여 동작하지 않는 동작 모드 수행부(110 또는 120)의 구성요소에 대한 전원 공급을 차단하여 전력 소비를 절감할 수 있다.
도 2는 도 1의 제1 구성 정보 제공부의 구성을 나타내는 블록도이다.
구성 정보 제공부(125)는 구성 정보 제공 제어부(210), 공용 구성 메모리(220), 전용 구성 메모리(230) 및 데이터 분배 정보 메모리(240)를 포함한다.
공용 구성 메모리(220)는 공용 코어스 그레인 어레이부(130)의 동작에 관한 구성 정보를 저장한다. 공용 구성 메모리(220)에 저장된 구성 정보는 공용 코어스 그레인 어레이부(130)에 포함된 연산 유닛들이 어떤 연산을 수행하는지, 연산 유닛들이 어느 프로세싱 유닛의 레지스터 파일에 저장된 데이터를 이용하여 연산을 수 행하는지, 또는 연산 결과 생성된 값을 레지스터 파일에 저장하는지 외부 메모리에 저장하는지 등에 대한 정보를 저장한다.
전용 구성 메모리(230)는 제1 전용 코어스 그레인 어레이부(113)의 동작에 관한 구성 정보를 저장한다. 전용 구성 메모리(230)에 저장된 구성 정보는 전용 코어스 그레인 어레이부(113)에 포함된 연산 유닛들이 어떤 연산을 수행하는지, 연산 유닛들이 어느 프로세싱 유닛의 레지스터 파일에 저장된 데이터를 이용하여 연산을 수행하는지, 또는 연산 결과 생성된 값을 레지스터 파일에 저장하는지 외부 메모리에 저장하는지 등에 대한 정보를 저장한다.
구성 정보 제공 제어부(210)는 제어부(140)로부터의 공용 코어스 그레인 어레이부(130)가 사용중인지 여부를 나타내는 신호(ECGA_MODE)에 기초하여 공용 구성 메모리(220)에 저장된 구성 정보를 공용 코어스 그레인 어레이부(130)에 제공하거나 또는 전용 구성 메모리(230)에 저장된 구성 정보를 제1 전용 코어스 그레인 어레이부(113)에 제공하도록 제어한다.
본 발명의 일 실시예에 따르면, 구성 정보 제공 제어부(210)는 제1 전용 코어스 그레인 어레이부(113)에서 주처리 작업을 수행하던 중에 공용 코어스 그레인 어레이부(130)가 이용가능하게 되는 경우, 제1 전용 코어스 그레인 어레이부(113)에서 수행중이던 주처리 작업을 공용 코어스 그레인 어레이부(130)에서 수행할 수 있도록 구성 정보가 전달되도록 하여야 한다.
이를 위해, 구성 정보 제공 제어부(210)는 주처리 작업을 지시한 구성 정보를 포함하고 있는 전용 구성 메모리(230)의 주소 정보를 공용 구성 메모리(220)의 주소 정보로 변환한다. 구성 정보 제공 제어부(210)는 변환된 주소 정보를 공용 구성 메모리(220)에 전달하여 다음 단계의 작업을 명령하는 구성 정보를 공용 코어스 그레인 어레이부(130)에 제공하여 주처리 작업이 수행되도록 제어할 수 있다.
한편, 전용 코어스 그레인 어레이부(113)에서 처리 중이던 주처리 작업을 공용 코어스 그레인 어레이부(130)에서 수행하는 경우, 전용 코어스 그레인 어레이부(113)의 데이터 처리 결과 생성된 데이터 값을 공용 코어스 그레인 어레이부(130)에 분배하여야 할 것이다.
구체적으로는, 본 발명의 일 실시예에 따르면, 구성 정보 제공 제어부(210)는 전용 코어스 그레인 어레이부(113)에서 주처리 작업을 수행 중에 공용 코어스 그레인 어레이부(130)가 이용가능하게 되는 경우, 데이터 분배 정보 메모리(240)에 저장된 주처리 작업 중 생성된 데이터 값을 공용 코어스 그레인 어레이부(130)에 분배하기 위한 구성 정보의 제공을 제어한다. 구성 정보 제공 제어부(210)는 필요한 경우, 그 역의 과정을 수행하기 위한 데이터 분배를 위한 구성 정보의 제공을 제어할 수 있다.
제2 구성 정보 제공부(125)의 구성은 제1 구성 정보 제공부(115)에 대응되므로 상세한 설명은 생략한다.
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 구성 정보 제공부에 포함된 구성 정보가 코어스 그레인 어레이부에 전달되는 것을 나타내는 도면이다.
각 구성 정보는 구성 정보 메모리로부터 코어스 그레인 어레이부내의 연산 유닛으로 전달된다. 전달받은 각 구성 정보에 대한 처리는 1 사이클 내에 이루어 진다.
도 3a에 도시된 바와 같이, 공용 구성 메모리내 구성 정보는 공용 코어스 그레인 어레이부(공용 CGA부)의 4개의 연산 유닛에게 전달되고, 공용 코어스 그레이 어레이부의 각 컬럼마다 하나의 서브 메모리가 할당되도록 구성될 수 있다. 따라서, 공용 구성 메모리의 메모리 너비는 4개의 구성 정보를 하나의 어드레스에서 포함할 수 있다.
d는 메모리의 깊이(depth)를 나타내며, d가 1개 증가함에 따라 다음 타이밍의 공용 구성 메모리 내 구성 정보가 공용 코어스 그레인 어레이부에 전달된다.
도 3b에 도시된 바와 같이, 전용 구성 메모리 내의 데이터는 전용 코어스 그레인 어레이부의 2개의 연산 유닛에 전달되고, 전용 코어스 그레이부의 각 컬럼 마다 하나의 서브 메모리가 할당되도록 구성될 수 있다. 따라서, 전용 구성 메모리의 메모리 너비는 2개의 구성 정보를 하나의 어드레스에서 포함할 수 있다.
도 4는 도 2의 구성 정보 제공 제어부를 나타내는 블록도이다.
상기 구성 정보 제공 제어부(210)는 제1 주소 변환부(211), 제2 주소 변환부(213) 및 분배 정보 제공부(215)를 포함한다.
제1 주소 변환부(211)는 소정의 구성 정보를 저장하고 있는 공용 구성 메모리(220)의 주소 정보를 전용 구성 메모리(230)의 주소 정보로 변환한다. 이때, 변환된 전용 구성 메모리(230)의 주소 정보는 다음 단계에 수행되어야 할 주처리 작업을 명령하는 구성 정보를 포함하고 있는 전용 구성 메모리(230)의 주소를 가리킨다. 변환된 전용 구성 메모리(230)의 주소 정보는 전용 구성 메모리(230)에 제공 한다.
제2 주소 변환부(213)는 전용 구성 메모리(230)의 주소 정보를 공용 구성 메모리(220)의 주소 정보로 변환한다. 이때, 변환된 공용 구성 메모리(220)의 주소 정보는 공용 구성 메모리(220)에서 다음 단계에 수행되어야 할 주처리 작업을 명령하는 구성 정보를 포함하고 있는 공용 구성 메모리(220)의 주소를 가리킨다. 변환된 공용 구성 메모리(220)의 주소 정보는 공용 구성 메모리(220)에 제공한다.
분배 정보 제공부(215)는 데이터 분배 정보 메모리(240)에 저장된 전용 코어스 그레인 어레이부(113)와 공용 코어스 그레인 어레이부(130) 간에 데이터를 서로 분배하기 위한 정보를 제공하도록 제어한다.
도 5는 구성 정보 제공 제어부(210)의 제1 주소 변환부와 제2 주소 변환부를 액세스하기 위한 타이밍도이다.
공용 코어스 그레인 어레이부(130)가 사용중인지 여부를 나타내는 신호(ECGA_MODE)가 변함에 따라, 제1 주소 변환부(211)와 제2 주소 변환부(213)에서 얻게 되는 주소 값을 읽기 위한 타이밍을 나타내는 도면이다. 신호(ECGA_MODE)가 하이일 때에는 공용 코어스 그레인 어레이부(130)가 이용가능한 경우이고, 로우일 때에는 공용 코어스 그레인 어레이부(130)가 이용 불가능한 경우를 나타낸다.
따라서, 신호(ECGA_MODE)가 하이에서 로우로 떨어지면 제1 주소 변환부(211)를 인에이블하는 신호(EATT_EN)이 인가되어 현재 수행중이던 작업을 명령하는 구성 정보를 가리키는 공용 구성 메모리(220)의 주소 정보가 전용 구성 메모리(230)의 주소 정보로 변환되어 전용 구성 메모리(230)에 제공된다. 한편, 신 호(ECGA_MODE)가 로우에서 하이로 올라가면, 제2 주소 변환부(213)를 인에이블하는 신호(SATT_EN)이 인가되어 현재 수행중이던 작업을 명령하는 구성 정보를 가리키는 전용 구성 메모리(230)의 주소 정보가 공용 구성 메모리(220)의 주소 정보로 변환되어 공용 구성 메모리(220)에 제공된다.
도 6은 본 발명의 일 실시예에 따른 다중 모드 제공 방법을 나타내는 순서도이다.
제1 동작 모드의 작업 중 코어부에서 수행되도록 설정된 주제어 작업을 수행한다(S 610).
주제어 작업을 수행하는 중에 코어스 그레인 어레이부에서 동작하도록 설정된 주처리 작업이 수행되어야 하는지 결정한다(S 620)
다중 모드의 동작을 수행하기 위해 시간적으로 공유되는 공용 코어스 그레인 어레이부가 제1 동작 모드와 다른 제2 동작 모드를 수행하기 위한 동작을 수행중인지 결정한다(S 630).
공용 코어스 그레인 어레이부가 제2 동작 모드를 수행하고 있다고 결정되는 경우, 공용 코어스 그레인 어레이부를 대신하여 제1 동작 모드의 주처리 작업을 수행하기 위한 전용 코어스 그레인 어레이부에서 주처리 작업을 수행한다(S 640).
공용 코어스 그레인 어레이부가 다른 동작 모드를 수행하고 있지 않아서 이용가능한 상태인 경우에는 공용 코어스 그레인 어레이부에서 주처리 작업이 수행된다(S 650).
도 7은 본 발명의 다른 실시예에 따른 다중 모드를 제공하는 방법을 나타내 는 순서도이다.
도 6의 단계 S 640에서와 같이, 전용 코어스 그레인 어레이부에서 주처리 작업을 수행하던 중(S 710), 공용 코어스 그레인 어레이부가 이용가능하게 되는지 결정한다(S 720)
공용 코어스 그레인 어레이부가 이용가능하게 되는 경우, 전용 코어스 그레인 어레이부에서 수행되던 동작을 중지한다(S 730).
그런 다음, 중지된 동작을 공용 코어스 그레인 어레이부에서 연속하여 수행되도록 제어한다(S 740).
본 발명의 일 실시예에 따르면, 중지된 동작을 공용 코어스 그레인 어레이부에서 연속하여 수행되도록 제어하는 단계(S 730)는 다음과 같은 과정을 통해 수행될 수 있다.
우선, 전용 코어스 그레인 어레이에서 수행되던 주처리 작업을 명령하는 구성 정보가 존재하는 공용 코어스 그레인 어레이부의 주소를 찾는다. 그런 다음, 찾은 주소 다음에 위치하는 구성 정보를 공용 코어스 그레인 어레이부에 전달한다. 전용 코어스 그레인 어레이부에서 동작이 중지될 때까지의 과정에서 생성된 데이터 처리 결과를 공용 코어스 그레인 어레이부에 분배한다.
도 8은 본 발명의 일 실시예에 따른 다중 모드 제공 방법을 사용한 결과를 나타내는 파형도이다.
도 8에서 도면 부호 810은 다중 모드 제공 장치가 코어부 및 코어스 그레인 어레이부를 포함하는 재구성 가능 프로세서 2개를 이용하여 동작 모드 1과 동작 모 드 2를 제공하는 경우를 나타내는 타이밍도이다. 도면 부호 820은 본 발명의 일 실시예에 따른 다중 모드 제공 장치 및 방법에 따른 동작 처리 결과를 나타내는 타이밍도이다. 도 8에서 Vi(n)은 코어부에서 수행되도록 설정된 주제어 작업의 수행 타이밍을 나타내고, Ci(n)은 코어스 그레인 어레이부에서 수행되도록 설정된 주처리 작업의 수행 타이밍을 나타낸다.
종래의 경우에는 각 동작 모드마다 이용되는 코어부 및 코어스 그레인 어레이부가 구성되어 있으므로 시간 지연이 발생하지 않지만 동작 모드가 증가하는 경우에는 코어스 그레인 어레이부의 증가로 인해 하드웨어 부담이 매우 커져 저전력, 저용량을 만족하는 단말기 등에 적용하기 힘들다.
그러나, 도면 부호 820에서 도시된 바와 같이, 본 발명의 일 실시예에 따르면, 코어스 그레인 어레이부가 차지하는 하드웨어 부분을 종래의 경우에 비하여 줄이면서도 동작 모드 1 및 동작 모드 2를 큰 지연 없이 제공할 수 있음을 알 수 있다. 도 8에서는 간명하게 나타내기 위하여 동작 모드가 2개 제공되는 경우를 도시하였으나, 본 발명의 일 실시예에 따르면, 동작 모드가 증가하더라도 종래의 경우에 비하여 효과적으로 다중 모드를 제공할 수 있다. 대용량의 데이터 처리가 가능한 공용 코어스 그레인 어레이부를 이용할 수 없는 경우에는 각 모드별로 구비된 전용 코어스 그레인 어레이부를 이용하여 작업을 수행할 수 있기 때문이다.
본 발명의 일 실시예에 따르면, 각 동작 모드를 수행하는 각 코어별로 전용 코어스 그레인 어레이부를 포함하여, 공용 코어스 그레인 어레이부를 이용할 수 없는 경우에도 전용 코어스 그레인 어레이부에서 수행되어야 하는 동작을 수행할 수 있으므로, 하드웨어 크기를 줄이면서도 데이터 처리 지연 시간을 감소시킬 수 있는 다중 모드 제공 장치 및 방법을 제공할 수 있다.
또한, 본 발명의 일 실시예에 따르면, 동작중이 아닌 동작 모드 수행부에 대한 전원 공급을 차단하여 전력 소모를 감소시킬 수 있는 다중 모드 제공 장치 및 방법을 제공할 수 있다.
이상의 설명은 본 발명의 일 실시예에 불과할 뿐, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현할 수 있을 것이다. 따라서, 본 발명의 범위는 전술한 실시예에 한정되지 않고 특허 청구범위에 기재된 내용과 동등한 범위 내에 있는 다양한 실시 형태가 포함되도록 해석되어야 할 것이다.
도 1은 본 발명의 일 실시예에 따른 다중 모드를 제공하는 장치를 나타내는 블록도이고,
도 2는 도 1의 제1 구성 정보 제공부의 구성을 나타내는 블록도이고,
도 3a 및 도 3b는 본 발명의 일 실시예에 따른 구성 정보 제공부에 포함된 구성 정보가 코어스 그레인 어레이부에 전달되는 것을 나타내는 도면이고,
도 4은 도 2의 구성 정보 제공 제어부를 나타내는 블록도이고,
도 5는 도 4의 제1 주소 변환부와 제2 주소 변환부를 액세스하기 위한 타이밍도이고,
도 6은 본 발명의 일 실시예에 따른 다중 모드 제공 방법을 나타내는 순서도이고,
도 7은 본 발명의 다른 실시예에 따른 다중 모드 제공 방법을 나타내는 순서도이고,
도 8은 본 발명의 일 실시예에 따른 다중 모드 제공 방법을 사용한 결과를 나타내는 파형도이다.

Claims (12)

  1. 소정의 동작 모드를 처리하기 위한 작업을 수행하는 재구성 가능한 적어도 하나의 동작 모드 수행부;
    상기 적어도 하나의 동작 모드 수행부에 의해 시간적으로 공유되어 상기 작업 중 코어스 그레인 어레이부에서 수행되도록 설정된 주처리 작업을 수행하는 공용 코어스 그레인 어레이부; 및
    상기 공용 코어스 그레인 어레이부가 이용가능한지 결정하고, 상기 결정에 기초하여 상기 동작 모드 수행부를 제어하여 상기 공용 코어스 그레인 어레이부 또는 상기 동작 모드 수행부에 각각 포함되며 동작 모드별로 구성된 전용 코어스 그레인 어레이부에서 상기 주처리 작업을 수행하도록 제어하는 제어부를 포함하는 것을 특징으로 하는 다중 모드 제공 장치.
  2. 제1항에 있어서,
    상기 제어부는 상기 공용 코어스 그레인 어레이부가 이용가능한 경우 상기 동작 모드 수행부가 상기 공용 코어스 그레인 어레이부를 이용하여 상기 주처리 작업을 수행하고,
    상기 공용 코어스 그레인 어레이부가 이용가능하지 않은 경우 상기 전용 코어스 그레인 어레이부를 이용하여 상기 주처리 작업을 수행하도록 제어하는 것을 특징으로 하는 다중 모드 제공 장치.
  3. 제1항에 있어서,
    상기 동작 모드 수행부는,
    상기 전용 코어스 그레인 어레이부;
    상기 주처리 작업과 별도로 수행되는 주제어 작업을 수행하는 코어부; 및
    상기 동작 모드에 따라 상기 전용 코어스 그레인 어레이부와 상기 공용 코어스 그레인 어레이부의 동작에 관한 구성 정보를 제공하는 구성 정보 제공부를 더 포함하며,
    상기 전용 코어스 그레인 어레이부는 상기 공용 코어스 그레인 어레이부를 대신하여 상기 주처리 작업을 수행하는 것을 특징으로 하는 다중 모드 제공 장치.
  4. 제3항에 있어서,
    상기 코어부는 다른 코어부의 동작에 영향을 받지 않도록 동작 모드별로 독립적으로 동작하는 것을 특징으로 하는 다중 모드 제공 장치.
  5. 제3항에 있어서,
    상기 구성 정보 제공부는
    상기 공용 코어스 그레인 어레이부의 동작에 관한 구성 정보를 저장하는 공용 구성 메모리;
    상기 전용 코어스 그레인 어레이부의 동작에 관한 구성 정보를 저장하는 전 용 구성 메모리;
    상기 전용 코어스 그레인 어레이부와 상기 공용 코어스 그레인 어레이부 간의 처리 결과 생성된 데이터를 분배하기 위한 구성 정보를 저장하는 데이터 분배 정보 메모리; 및
    상기 공용 구성 메모리, 상기 전용 구성 메모리 또는 상기 데이터 분배 정보 메모리에 저장된 구성 정보들의 제공을 제어하는 구성 정보 제공 제어부를 포함하는 것을 특징으로 하는 다중 모드 제공 장치.
  6. 제5항에 있어서,
    상기 구성 정보 제공 제어부는
    상기 전용 코어스 그레인 어레이부에서 주처리 작업이 수행 중 상기 공용 코어스 그레인 어레이부가 이용가능하게 되는 경우, 상기 주처리 작업을 명령한 구성 정보를 포함하고 있는 전용 구성 메모리의 주소 정보를 상기 공용 구성 메모리의 주소 정보로 변환하여, 상기 공용 구성 메모리에 저장된 다음 단계의 작업을 명령하는 구성 정보를 상기 공용 코어스 그레인 어레이부에 제공하여 상기 주처리 작업이 수행되도록 제어하는 것을 특징으로 하는 다중 모드 제공 장치.
  7. 제5항에 있어서,
    상기 구성 정보 제공 제어부는
    상기 전용 코어스 그레인 어레이부에서 수행중이던 주처리 작업이 수행 중 상기 공용 코어스 그레인 어레이부가 이용가능하게 되는 경우, 상기 주처리 작업 중 생성된 데이터 값을 상기 공용 코어스 그레인 어레이부에 데이터를 분배하기 위한 구성 정보의 제공을 제어하는 것을 특징으로 하는 다중 모드 제공 장치.
  8. 제1항에 있어서,
    상기 제어부는 동작하지 않는 동작 모드 수행부에 대한 전원 공급을 차단하여 전력 소비를 절감하는 것을 특징으로 하는 다중 모드 제공 장치.
  9. 코어부에서 수행하도록 설정된 주제어 작업 및 코어스 그레인 어레이부에서 수행하도록 설정된 주처리 작업을 수행하여 다중 동작 모드를 제공하는 방법에 있어서,
    제1 동작 모드의 수행 중에 주처리 작업이 수행되어야 하는 경우, 다중 모드의 동작을 수행되기 위해 시간적으로 공유되는 공용 코어스 그레인 어레이부가 상기 제1 동작 모드와 다른 제2 동작 모드를 수행하기 위한 동작을 수행중인지 결정하는 단계; 및
    상기 공용 코어스 그레인 어레이부가 제2 동작 모드를 수행하고 있다고 결정되는 경우, 상기 제1 동작 모드의 주처리 작업을 수행하기 위한 전용 코어스 그레인 어레이부에서 상기 주처리 작업을 수행하는 단계를 포함하는 것을 특징으로 하는 다중 모드 제공 방법.
  10. 제9항에 있어서,
    상기 전용 코어스 그레인 어레이부에서 주처리 작업을 수행하던 중, 상기 공용 코어스 그레인 어레이부가 이용가능하게 되면,
    상기 전용 코어스 그레인 어레이부에서 수행되던 주처리 작업을 중지하고, 상기 중지된 동작을 상기 공용 코어스 그레인 어레이부에서 연속하여 수행되도록 제어하는 단계를 더 포함하는 것을 특징으로 하는 다중 모드 제공 방법.
  11. 제10항에 있어서,
    상기 중지된 동작을 상기 공용 코어스 그레인 어레이부에서 연속하여 수행되도록 제어하는 단계는,
    상기 전용 코어스 그레인 어레이부에서 수행되던 주처리 작업을 명령하는 구성 정보가 존재하는 상기 공용 코어스 그레인 어레이부의 주소를 찾는 단계;
    상기 찾은 주소 다음에 위치하는 구성 정보를 상기 공용 코어스 그레인 어레이부에 전달하는 단계; 및
    상기 전용 코어스 그레인 어레이부에서 동작이 중지될 때까지의 데이터 처리 결과를 상기 공용 코어스 그레인 어레이부에 분배하는 단계를 포함하는 것을 특징으로 하는 다중 모드 제공 방법.
  12. 제9항에 있어서,
    상기 공용 코어스 그레인 어레이부가 제2 동작 모드를 수행하고 있지 않은 경우, 상기 공용 코어스 그레인 어레이부에서 상기 주처리 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 다중 모드 제공 방법.
KR1020080009495A 2008-01-30 2008-01-30 다중 모드를 제공하는 재구성 가능한 장치 및 방법 KR101390974B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080009495A KR101390974B1 (ko) 2008-01-30 2008-01-30 다중 모드를 제공하는 재구성 가능한 장치 및 방법
US12/153,409 US7870364B2 (en) 2008-01-30 2008-05-19 Reconfigurable apparatus and method for providing multiple modes

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080009495A KR101390974B1 (ko) 2008-01-30 2008-01-30 다중 모드를 제공하는 재구성 가능한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20090083596A true KR20090083596A (ko) 2009-08-04
KR101390974B1 KR101390974B1 (ko) 2014-05-02

Family

ID=40900416

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080009495A KR101390974B1 (ko) 2008-01-30 2008-01-30 다중 모드를 제공하는 재구성 가능한 장치 및 방법

Country Status (2)

Country Link
US (1) US7870364B2 (ko)
KR (1) KR101390974B1 (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140070308A (ko) * 2012-11-29 2014-06-10 삼성전자주식회사 병렬 처리를 위한 재구성형 프로세서 및 재구성형 프로세서의 동작 방법
KR20140096587A (ko) * 2013-01-28 2014-08-06 삼성전자주식회사 기능 유닛들 간의 기능 로직 공유 장치, 방법 및 재구성 가능 프로세서
US8862825B2 (en) 2010-09-27 2014-10-14 Samsung Electronics Co., Ltd. Processor supporting coarse-grained array and VLIW modes
US9043805B2 (en) 2009-10-23 2015-05-26 Samsung Electronics Co., Ltd. Reconfigurable processor and method
US9164769B2 (en) 2010-03-23 2015-10-20 Samsung Electronics Co., Ltd. Analyzing data flow graph to detect data for copying from central register file to local register file used in different execution modes in reconfigurable processing array

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101581882B1 (ko) * 2009-04-20 2015-12-31 삼성전자주식회사 재구성 가능한 프로세서 및 그 재구성 방법
US9558003B2 (en) * 2012-11-29 2017-01-31 Samsung Electronics Co., Ltd. Reconfigurable processor for parallel processing and operation method of the reconfigurable processor
US11086815B1 (en) * 2019-04-15 2021-08-10 Xilinx, Inc. Supporting access to accelerators on a programmable integrated circuit by multiple host processes

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805907A (en) * 1996-10-04 1998-09-08 International Business Machines Corporation System and method for reducing power consumption in an electronic circuit
US6366998B1 (en) 1998-10-14 2002-04-02 Conexant Systems, Inc. Reconfigurable functional units for implementing a hybrid VLIW-SIMD programming model
AUPQ070599A0 (en) 1999-06-02 1999-06-24 Canon Kabushiki Kaisha Reconfigurable vliw processor
US6658551B1 (en) 2000-03-30 2003-12-02 Agere Systems Inc. Method and apparatus for identifying splittable packets in a multithreaded VLIW processor
US7142882B2 (en) 2001-03-09 2006-11-28 Schmidt Dominik J Single chip wireless communication integrated circuit
US7020800B2 (en) * 2002-01-24 2006-03-28 Hewlett-Packard Development Company L.P. System and method for memory failure recovery using lockstep processes
US8667252B2 (en) 2002-11-21 2014-03-04 Stmicroelectronics, Inc. Method and apparatus to adapt the clock rate of a programmable coprocessor for optimal performance and power dissipation
US20040255186A1 (en) * 2003-05-27 2004-12-16 Lucent Technologies, Inc. Methods and apparatus for failure detection and recovery in redundant systems
US7117389B2 (en) 2003-09-18 2006-10-03 International Business Machines Corporation Multiple processor core device having shareable functional units for self-repairing capability
JP2005293342A (ja) 2004-04-01 2005-10-20 Renesas Technology Corp 動的再構成可能プロセッサおよびコンパイラ装置
KR100731976B1 (ko) 2005-06-30 2007-06-25 전자부품연구원 재구성 가능 프로세서의 효율적인 재구성 방법
KR100665615B1 (ko) 2005-07-27 2007-01-09 주식회사 팬택앤큐리텔 휴대폰 모드와 ｄｍｂ 방송 수신 모드를 구비한 이동단말기의 모드 변환 방법 및 장치
KR100681199B1 (ko) 2006-01-11 2007-02-09 삼성전자주식회사 코어스 그레인 어레이에서의 인터럽트 처리 방법 및 장치
KR100812346B1 (ko) 2006-02-06 2008-03-11 삼성전자주식회사 재구성 어레이에서의 인터럽트 처리 방법 및 장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9043805B2 (en) 2009-10-23 2015-05-26 Samsung Electronics Co., Ltd. Reconfigurable processor and method
US9164769B2 (en) 2010-03-23 2015-10-20 Samsung Electronics Co., Ltd. Analyzing data flow graph to detect data for copying from central register file to local register file used in different execution modes in reconfigurable processing array
US8862825B2 (en) 2010-09-27 2014-10-14 Samsung Electronics Co., Ltd. Processor supporting coarse-grained array and VLIW modes
KR20140070308A (ko) * 2012-11-29 2014-06-10 삼성전자주식회사 병렬 처리를 위한 재구성형 프로세서 및 재구성형 프로세서의 동작 방법
KR20140096587A (ko) * 2013-01-28 2014-08-06 삼성전자주식회사 기능 유닛들 간의 기능 로직 공유 장치, 방법 및 재구성 가능 프로세서

Also Published As

Publication number Publication date
KR101390974B1 (ko) 2014-05-02
US7870364B2 (en) 2011-01-11
US20090193238A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
KR20090083596A (ko) 다중 모드를 제공하는 재구성 가능한 장치 및 방법
US7724984B2 (en) Image processing apparatus
US7996581B2 (en) DMA engine
US20070130446A1 (en) Processor apparatus including specific signal processor core capable of dynamically scheduling tasks and its task control method
US20140317333A1 (en) Direct Memory Access Controller with Hybrid Scatter-Gather Functionality
US8417918B2 (en) Reconfigurable processor with designated processing elements and reserved portion of register file for interrupt processing
US8904199B2 (en) Apparatus and method for controlling power related parameters by core unit according to detailed status information of the core and application for executing
JP2017502389A (ja) 車両のための制御装置
US20080024163A1 (en) Programmable logic device
US6675289B1 (en) System and method for executing hybridized code on a dynamically configurable hardware environment
KR101571882B1 (ko) 재구성 가능 어레이의 인터럽트 핸들링을 위한 컴퓨팅 장치및 방법
CN103324599A (zh) 处理器间通信方法与系统级芯片
US20210294641A1 (en) Dynamic interrupt steering and processor unit idle state demotion
KR20120006482A (ko) 할당가능 범용 레지스터 셋트를 갖는 프로세서
US7913013B2 (en) Semiconductor integrated circuit
US9128924B2 (en) Method and apparatus for wireless broadband systems direct data transfer
JP5096923B2 (ja) 動的再構成論理回路を有するマルチスレッドプロセッサ
US9015719B2 (en) Scheduling of tasks to be performed by a non-coherent device
US20170102954A1 (en) Parallel processing device and parallel processing method
CN111352894B (zh) 一种单指令多核系统、指令处理方法及存储介质
WO2006011189A1 (ja) 並列計算機
JP2007026184A (ja) 機能処理電子回路およびその制御手法
US20230168898A1 (en) Methods and apparatus to schedule parallel instructions using hybrid cores
JP2008181524A (ja) ハンドシェークインターフェース方式を利用したデジタル信号プロセッサ及びその駆動方法
KR101856006B1 (ko) 소프트웨어 디파인드 라디오를 위한 메모리 구조

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190328

Year of fee payment: 6