KR20090071844A - Method of controlling a process of manufacturing semiconductor device using a backside scan device - Google Patents

Method of controlling a process of manufacturing semiconductor device using a backside scan device Download PDF

Info

Publication number
KR20090071844A
KR20090071844A KR1020070139762A KR20070139762A KR20090071844A KR 20090071844 A KR20090071844 A KR 20090071844A KR 1020070139762 A KR1020070139762 A KR 1020070139762A KR 20070139762 A KR20070139762 A KR 20070139762A KR 20090071844 A KR20090071844 A KR 20090071844A
Authority
KR
South Korea
Prior art keywords
wafer
backside
scan
information
chuck
Prior art date
Application number
KR1020070139762A
Other languages
Korean (ko)
Inventor
전병탁
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070139762A priority Critical patent/KR20090071844A/en
Publication of KR20090071844A publication Critical patent/KR20090071844A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

A method for managing a manufacturing process of a semiconductor device using a backside scan device is provided to improve quality management and device management by displaying each unit process and chuck information on a window. A backside of a wafer is scanned by using a backside scan device(S120). The backside scan data, wafer chuck information, and wafer contact tool information are stored in a database(S130). A correlation is analyzed by receiving the backside scan data, the wafer chuck information, and the wafer contact tool information stored in the database(S140). Wafer information near to a scan map is displayed by using the result in which the correlation is analyzed(S150). A wafer chuck which causes a particle is searched by using the wafer backside scan map and the scan data obtained by the backside scan device(S170,S180).

Description

백사이드 스캔 장비를 이용한 반도체 소자의 제조 공정 관리방법{Method of controlling a process of manufacturing semiconductor device using a backside scan device}Method of controlling a process of manufacturing semiconductor device using a backside scan device}

본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체 제조 공종에서의 웨이퍼 백사이드(back side)에 발생하는 결함을 확인할 수 있도록 한 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for managing a semiconductor device manufacturing process using a backside scanning device for identifying defects occurring on a wafer backside in a semiconductor manufacturing industry.

일반적으로 반도체 장치는 반도체 기판 상에 반도체, 부도체, 도체로 이루어진 복잡하고 다양한 기능층을 형성하고, 이 층을 이루는 물질막을 패터닝, 이온주입 등의 방법으로 다양하게 가공하여 다수의 회로 소자 및 배선을 형성하여 이루어진다.In general, a semiconductor device forms a complex and diverse functional layer consisting of a semiconductor, a non-conductor, and a conductor on a semiconductor substrate, and processes a plurality of circuit elements and wirings by variously processing the material film constituting the layer by a method such as patterning and ion implantation. Formed.

이런 반도체 장치의 복잡한 구조를 이루기 위해 반도체 기판은 수많은 물리적, 화학적 공정을 거치게 된다. 이러한 공정 가운데 노광 공정은 좁은 평면에 복잡한 패턴을 형성하여 소자 고집적화를 가능하게 하는 가장 중요한 공정이 되고 있다.In order to achieve such a complicated structure of the semiconductor device, the semiconductor substrate undergoes numerous physical and chemical processes. Among these processes, the exposure process has become the most important process that enables the high integration of devices by forming a complex pattern in a narrow plane.

소자 고집적화를 고도로 진행시키기 위해 더욱 더 정밀한 장비가 사용되어야 한다. 또한, 공정 중에 발생하는 파티클은 반도체 장치의 CD(critical dimension)가 점차 줄어들고 디자인 룰이 엄격해지는 고집적화된 반도체 장치 생산에 있어 공정불량을 야기시키는 가장 큰 문제 가운데 하나이므로 공정 공간은 점차 높은 청정도를 가져야 한다.More precise equipment must be used to advance device high integration. In addition, the particles generated during the process are one of the biggest problems causing process defects in the production of highly integrated semiconductor devices where the CD (critical dimension) of the semiconductor device is gradually reduced and the design rules are strict. do.

통상 파티클이 문제가 되는 것은 웨이퍼 전면에 파티클이 놓인 경우이다. 이런 경우, 파티클은 공정막 형성을 방해하거나, 에칭을 방해하는 등의 직접적인 문제를 일으켜 파티클이 부착된 부분의 소자나 회로 패턴 정상 형성을 불가능하게 한다.Particularly a problem for particles is when particles are placed on the entire surface of the wafer. In such a case, the particles may cause direct problems such as impeding the formation of the process film or preventing the etching, thereby making it impossible to form a device or a circuit pattern on the part where the particles are attached.

즉, 파티클이 부착된 부분에서 만들어진 반도체 장치는 불량이 되어 공정 수율을 저하시키게 된다.That is, the semiconductor device made at the portion where the particles are attached becomes defective and lowers the process yield.

한편으로, 반도체 장비가 보다 정밀해지고 반도체 장치가 고집적화 되면서 공정 조건의 조그만 변화도 웨이퍼 전체에 혹은 부분적으로 해당 반도체 장치에 불량을 초래할 수 있다. 가령, 웨이퍼 뒷면에 파티클이 부착된 경우, 노광 장비의 웨이퍼 스테이지에 웨이퍼가 적재될 때 웨이퍼면의 레벨(LEVEL)을 다르게 하여 부분적으로 노광 심도, 포커스에 문제를 일으킬 수 있다.On the other hand, as semiconductor equipment becomes more precise and semiconductor devices become more integrated, even a small change in process conditions may cause defects in the semiconductor device as a whole or in part. For example, when particles are attached to the back surface of the wafer, when the wafer is loaded on the wafer stage of the exposure apparatus, the level LEVEL of the wafer surface may be changed, thereby partially causing an exposure depth and a focus problem.

또한, 에칭 공정에서 웨이퍼 뒤쪽에 파티클이 부착되면 정전척이나 진공척이 웨이퍼를 안정적으로 파지할 수 없도록 만들며, 백사이드 헬륨 등의 정상적 작용이 방해되어 부분적으로 식각 정도가 달라질 수 있다. 이런 문제들은 심각한 문제들이며, 공정 수율과 공정 소요 시간에 큰 영향 요인이 된다.In addition, when particles are attached to the back of the wafer in the etching process, the electrostatic chuck or vacuum chuck may not be able to hold the wafer stably, and the normal operation of the backside helium may be prevented, and thus the degree of etching may be partially changed. These are serious issues and are a major contributor to process yield and process turnaround.

전술한 바와 같이 웨이퍼를 이용한 반도체 제조 공정은 여러 개별 공정을 진 행 하게 되며 공정이 점차 미세 회로 폭을 구현하게 됨에 따라서 이로 인해서 공정을 진행 할 수 있는 마진 자체도 줄어 들게 되며 공정 관리에 많은 어려움들이 발생 되고 있다. As described above, the semiconductor fabrication process using wafers proceeds with several individual processes, and as the process gradually realizes a fine circuit width, this reduces the margin for proceeding the process itself, which leads to many difficulties in process management. It is occurring.

도 1은 종래 기술에 의한 반도체 소자의 제조공정 관리방법을 설명하기 위한 순서도이다.1 is a flowchart illustrating a manufacturing process management method of a semiconductor device according to the prior art.

도 1에 도시된 바와 같이, 공정이 진행된 웨이퍼를 준비한다(S10). 여기서, 상기 웨이퍼에 진행되는 공정은 산화공정, 확산공정, 이온주입공정, 증착공정, 사진 식각공정 및 금속배선 공정 등을 포함한다.As shown in FIG. 1, a wafer in which a process is performed is prepared (S10). In this case, the process performed on the wafer includes an oxidation process, a diffusion process, an ion implantation process, a deposition process, a photolithography process, and a metal wiring process.

이어서, 상기 웨이퍼의 백사이드 스캔(scan)을 실시한다(S20).Subsequently, a backside scan of the wafer is performed (S20).

이어서, 상기 웨이퍼의 백사이드 스캔 결과를 받아 파티클의 유무를 판단한다(S30).Subsequently, the presence of particles is determined based on the backside scan result of the wafer (S30).

만약, 상기 스캔 결과에 따라 파티클이 존재하게 되면 세정을 통해 파티클을 제거하고 전술한 공정을 다시 진행한다(S40).If particles are present according to the scan result, the particles are removed by cleaning and the above process is repeated (S40).

그리고 상기 스캔 결과에 따라 파티클이 존재하지 않을 경우 다음 공정을 계속해서 진행한다(S50).If there is no particle according to the scan result, the next process is continued (S50).

그러나 상기와 같은 종래 기술에 의한 반도체 소자의 제조공정 관리방법은 웨이퍼 백사이드(wafer back side)의 문제로 인해서 반도체 제조공정에서는 여러 문제가 발생하고 있으나, 웨이퍼 백사이드의 단순 파티클(partifcle) 검사만 할 뿐이었고, 그 파티클의 원인 공정이 어디에서 발생이 되었는지 알지 못하고 단순히 SCR(Silicon Controlled Rectifler)만 할 뿐이었다.However, the semiconductor device manufacturing process management method according to the prior art as described above, due to the problem of the wafer back side (wafer back side) has caused a number of problems in the semiconductor manufacturing process, but only a simple particle (partifcle) inspection of the wafer back side We didn't know where the particle's causative process came from, we simply did SCR (Silicon Controlled Rectifler).

따라서 원인을 해결하지 못한 상태에서 단순히 SCR 만 할뿐 이어서 재발할 우려가 높았다.Therefore, there was a high possibility of recurrence after only SCR without solving the cause.

도 2는 일반적인 반도체 제조공정의 각 단위공정별 웨이퍼 척 정보를 나타낸 것으로, 각 기술들은 해당 기술에서 통상의 지식을 갖는자가 알 수 있는 기술이므로 구체적인 설명은 생략한다. 여기서, FEOL은 기판공정이고, BEOL은 배선공정이다.2 illustrates wafer chuck information for each unit process of a general semiconductor manufacturing process. Since the techniques are known to those skilled in the art, detailed descriptions thereof will be omitted. Here, FEOL is a substrate process and BEOL is a wiring process.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위한 것으로 웨이퍼 백사이드 스캔장비를 이용함으로써 작업자 및 엔지니어가 파티클 발생 및 웨이퍼 백사이드 데미지 원인을 정확하게 알 수 있도록 하여 효율적인 장비관리 및 품질을 향상시키도록 한 웨이퍼 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법을 제공하는데 그 목적이 있다. The present invention is to solve the conventional problems as described above by using the wafer backside scanning equipment to enable the operator and engineers to accurately know the cause of the particle generation and wafer backside damage by the wafer backside to improve the efficient equipment management and quality It is an object of the present invention to provide a manufacturing process management method of a semiconductor device using a scanning device.

상기와 같은 목적을 달성하기 위한 본 발명에 의한 웨이퍼 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법은 백사이드 스캔장비를 이용하여 웨이퍼의 백사이드를 스캔하는 단계; 상기 백사이드 스캔 데이터와 웨이퍼 척 및 웨이퍼 접촉 도구 정보를 데이터 베이스에 저장하는 단계; 상기 데이터 베이스에 저장된 백사이드 스캔 데이터와 웨이퍼 척 및 웨이퍼 접촉 도구 정보를 받아 상관관계를 분석하는 단계; 상기 상관관계 분석된 결과를 이용하여 스캔 맵에 가장 근접 한 웨이퍼 정보를 표시하는 단계를 포함하여 이루어짐을 특징으로 한다. Method for managing a semiconductor device manufacturing process using a wafer backside scanning apparatus according to the present invention for achieving the above object comprises the steps of scanning the backside of the wafer using a backside scanning equipment; Storing the backside scan data and wafer chuck and wafer contact tool information in a database; Receiving backside scan data stored in the database and wafer chuck and wafer contact tool information and analyzing the correlations; And displaying the wafer information closest to the scan map by using the correlation analysis result.

본 발명에 의한 웨이퍼 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법은 다음과 효과가 있다.The manufacturing process management method of the semiconductor device using the wafer backside scanning apparatus according to the present invention has the following effects.

즉, 웨이퍼 백사이드 스캔장비를 이용하여 여러 개의 척(chuck)이 겹쳐 보일 경우에는 상관관계 분석 창에 오버랩(overlap)을 시켜서 볼 수 있도록 하며 창에 각각의 단위 공정 및 척 정보를 보여줌으로써 문제 발생시 빠른 대응이 가능하고 장비관리 및 품질 관리를 유용하게 할 수 있다. In other words, when multiple chucks are overlapped by using the wafer backside scanning equipment, the correlation analysis window can be overlapped for viewing, and each unit process and chuck information is displayed on the window for quick troubleshooting. It can respond and make equipment management and quality control useful.

본 발명의 다른 목적, 특징 및 이점들은 첨부한 도면을 참조한 실시 예들의 상세한 설명을 통해 명백해질 것이다.Other objects, features and advantages of the present invention will become apparent from the detailed description of the embodiments with reference to the accompanying drawings.

이하, 첨부된 도면을 참조하여 본 발명의 실시 예의 구성과 그 작용을 설명하며, 도면에 도시되고 또 이것에 의해서 설명되는 본 발명의 구성과 작용은 적어도 하나의 실시 예로서 설명되는 것이며, 이것에 의해서 상기한 본 발명의 기술적 사상과 그 핵심 구성 및 작용이 제한되지는 않는다.Hereinafter, with reference to the accompanying drawings illustrating the configuration and operation of the embodiment of the present invention, the configuration and operation of the present invention shown in the drawings and described by it will be described by at least one embodiment, By the technical spirit of the present invention described above and its core configuration and operation is not limited.

이하, 첨부된 도면을 참고하여 본 발명에 의한 웨이퍼 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법을 보다 상세히 설명하면 다음과 같다. Hereinafter, a manufacturing process management method of a semiconductor device using a wafer backside scanning apparatus according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명에 의한 웨이퍼 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법을 설명하기 위한 순서도이다.3 is a flowchart illustrating a manufacturing process management method of a semiconductor device using a wafer backside scanning apparatus according to the present invention.

도 3에 도시된 바와 같이, 공정이 진행된 웨이퍼를 준비한다(S110). 여기서, 상기 웨이퍼에 진행되는 공정은 산화공정, 확산공정, 이온주입공정, 증착공정, 사진 식각공정 및 금속배선 공정 등을 포함한다.As shown in FIG. 3, a wafer in which a process is performed is prepared (S110). In this case, the process performed on the wafer includes an oxidation process, a diffusion process, an ion implantation process, a deposition process, a photolithography process, and a metal wiring process.

이어서, 상기 웨이퍼를 백사이드 스캔 스캔장비를 이용하여 웨이퍼의 백사이드 스캔(scan)을 실시한다(S120).Subsequently, the wafer is subjected to a backside scan of the wafer using a backside scan scanning apparatus (S120).

이어서, 상기 스캔된 이미지를 데이터 베이스(data base)에 저장한다(S130). 여기서, 상기 데이터 베이스는 웨이퍼 척 및 웨이퍼 접촉 장비 등의 정보가 미지 저장되어 있다.Subsequently, the scanned image is stored in a database (S130). Here, the database contains unknown information such as a wafer chuck and wafer contact equipment.

이어서, 상기 데이터 베이스에 저장된 백사이드 스캔된 데이터와 데이터 베이스에 저장해둔 반도체 제조공정 BEOL에서 FEOL에 이르기까지 웨이퍼에 접촉하게 되는 웨이퍼 척 정보를 이용하여 데이터 처리 및 이미지 처리 과정을 거쳐서 상관관계를 분석한다(S140). 이를 통해서 백사이드에서 발견된 맵(map) 형태와 가장 근접한 장비의 척을 보여주고 또한 근접한 순서로 리스트(list)를 해줄 수 있기 때문에 작업자 및 엔지니어가 파티클 발생 및 웨이퍼 백사이드 데미지 원인 공정을 알 수 있으면 문제 해결에 도움을 준다.Subsequently, the correlation is analyzed through data processing and image processing using backside scanned data stored in the database and wafer chuck information contacting the wafer from the semiconductor manufacturing process BEOL to FEOL stored in the database. (S140). This allows you to show the chuck of the machine closest to the map type found on the backside and to list it in close order, so if the operator and engineer can know the process of particle generation and wafer backside damage, Help with the solution

이어서, 상기 상관관계를 분석한 결과에 따라 스캔 맵에서 가장 근접한 웨이퍼 척 정보를 디스플레이한다(S150).Subsequently, the closest wafer chuck information is displayed in the scan map according to the correlation analysis result (S150).

이어서, 상기 웨이퍼 전면적을 이미지 처리하여 도면과 사이즈 구조를 모두 분석하여 가장 근접한 구조를 갖는 웨이퍼 도구를 매칭(matching)한다(S160).Subsequently, the wafer surface area is imaged to analyze both the drawing and the size structure to match the wafer tool having the closest structure (S160).

만약, 상기 매칭이 완료되면 매칭된 경우와 되는 않는 경우에 따라 각각 파티클의 유무를 검사한다(S170,180). If the matching is completed, the presence or absence of the particles in each case according to the case of matching is checked (S170, 180).

그리고 상기 파티클이 존재할 경우 세정을 실시하여 S100 단계로 전달된다(S190).If the particles are present, the particles are washed and transferred to operation S100 (S190).

이어서, 상기 파티클이 없을 경우 후속공정을 계속해서 진행한다.Subsequently, if there is no particle, the subsequent process is continued.

일반적으로 백사이드 스캔 장비의 경우 단지 웨이퍼 백사이드 스캔만 하며 이의 활용도가 극히 떨어지는 단점이 있었고 파티클 개수만을 파악하는 수준이었다. In general, the backside scan equipment only has a wafer backside scan, and its utilization is extremely low, and only the number of particles is recognized.

본 발명은 백사이드 스캔 장비의 스캔 데이터(scan data)와 데이터 베이스(database)에 저장 되어 있는 라인에서 사용되고 있는 각 단위 공정의 웨이퍼 척 정보를 이용하여 웨이퍼 백 사이드면의 파티클 분포 및 맵을 이미지 처리하여 웨이퍼 척 정보를 검색, 상관관계 분석을 통해 문제가 되는 단위 공정의 웨이퍼 척이 무엇인지 나타내어 주며 그렇지 못할 경우 가장 근접한 척이 무엇인지 근접도 상위 리스트를 통해서 알 수 가 있다. The present invention uses the wafer chuck information of each unit process used in the scan data of the backside scanning device and the line stored in the database to image the particle distribution and the map of the wafer back side surface By searching and correlating the wafer chuck information, it shows what the wafer chuck of the unit process in question is. If not, the closest chuck shows the closest chuck.

한편, 여러 개의 척이 겹쳐 보일 경우에는 상관관계 분석 창에 오버랩을 시켜서 볼 수 있도록 하며 창에 각각의 단위 공정 및 척 정보를 보여줌으로써 문제 발생시 빠른 대응이 가능하고 장비관리 및 품질 관리를 할 수가 있다. On the other hand, if several chucks overlap, the correlation analysis window can be overlapped for viewing, and each unit process and chuck information is displayed on the window for quick response in case of problems and equipment management and quality control. .

도 4는 본 발명에 의한 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법을 나타낸 개략적인 구성도이다.4 is a schematic diagram illustrating a method of managing a manufacturing process of a semiconductor device using a backside scanning apparatus according to the present invention.

도 4에 도시된 바와 같이, 백사이드 스캔장비(210), 데이터 베이스(220), 데이터 처리장치(230)를 포함하여 구성된다.As shown in FIG. 4, the backside scan device 210, the database 220, and the data processor 230 may be configured.

여기서 상기 백사이드 스캔장비(210)는 공정이 진행된 웨이퍼의 백사이드 를 검사한다. 이어서 검사한 결과를 웨이퍼 백사이드 스캔 데이터 값으로 하여 데이터 베이스(220)에 전송한다.Here, the backside scanning device 210 inspects the backside of the wafer in which the process is performed. The test result is then sent to the database 220 as a wafer backside scan data value.

상기 데이터 베이스(220)에 저장된 정보는 웨이퍼 척의 정보, 기타 웨이퍼 접촉 기구에 대한 정보 등이 저장되어 있다.The information stored in the database 220 stores information on a wafer chuck, information on other wafer contact mechanisms, and the like.

이어서, 상기 데이터 베이스(220)에 저장된 웨이퍼 백사이드 스캔 데이터와 웨이퍽 척 및 웨이퍼 접촉기구 정보를 데이터 처리장치(230)로 전송한다.Subsequently, the wafer backside scan data stored in the database 220, and the wayuck chuck and wafer contact mechanism information are transmitted to the data processing apparatus 230.

여기서, 상기 데이터 처리장치(230)는 백사이드 스캔 데이터와 데이터 베이스에 저장되어 있는 정보의 상관관계를 분석하여 스캔 맵에 가장 근접한 웨이퍼 척 정보를 표시하여 준다. 가장 근접한 웨이퍼 척을 오버랩시킬 수 있다. 상관관계가 높은 순으로 웨이퍼 척 및 도구를 리스트한다.Here, the data processing device 230 displays the wafer chuck information closest to the scan map by analyzing a correlation between the backside scan data and the information stored in the database. It is possible to overlap the nearest wafer chuck. List the wafer chucks and tools in ascending correlation.

도 5는 본 발명의 백사이드 스캔 데이터와 웨이퍼 척 정보를 이용한 상관관계 분석과 이미지 처리 결과를 디스플레이한 예를 나타낸 도면이다.5 is a diagram illustrating an example of displaying correlation analysis and image processing results using backside scan data and wafer chuck information of the present invention.

도 5에서와 같이, 데이터 처리장치(230)를 통해 상관관계가 분석되면 웨이퍼 전면적을 이미지 처리하여 도면과 같이 사이즈 구조를 모두 분석하여 가장 근접한 구조를 가진 도구를 매칭하게 된다.As shown in FIG. 5, when the correlation is analyzed through the data processing apparatus 230, the entire surface of the wafer is imaged to analyze all the size structures as shown in the drawing to match the tool having the closest structure.

한편, 이미지 처리에 의해서 백사이드에 프린트된 파티클 및 디펙트 이미지와 데이터 베이스에 저장되어 있는 웨이퍼 백사이드 접촉 도구 및 척과의 상관관계 계산을 통해 가장 근접한 것을 보여준다. On the other hand, it shows the closest through the correlation calculation between the particle and defect image printed on the backside by the image processing and the wafer backside contact tool and the chuck stored in the database.

이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and it is common in the art that various substitutions, modifications, and changes can be made without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

지금까지 본 발명의 바람직한 실시 예에 대해 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 본질적인 특성을 벗어나지 않는 범위 내에서 변형된 형태로 구현할 수 있을 것이다. While the preferred embodiments of the present invention have been described so far, those skilled in the art may implement the present invention in a modified form without departing from the essential characteristics of the present invention.

그러므로 여기서 설명한 본 발명의 실시 예는 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 하고, 본 발명의 범위는 상술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함되는 것으로 해석되어야 한다. Therefore, the embodiments of the present invention described herein are to be considered in descriptive sense only and not for purposes of limitation, and the scope of the present invention is shown in the appended claims rather than the foregoing description, and all differences within the scope are equivalent to the present invention. Should be interpreted as being included in.

도 1은 종래 기술에 의한 반도체 소자의 제조공정 관리방법을 설명하기 위한 순서도 1 is a flowchart illustrating a manufacturing process management method of a semiconductor device according to the prior art.

도 2는 일반적인 반도체 제조공정의 각 단위공정별 웨이퍼 척 정보2 is a wafer chuck information for each unit process of a general semiconductor manufacturing process

도 3은 본 발명에 의한 웨이퍼 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법을 설명하기 위한 순서도3 is a flowchart illustrating a method of managing a semiconductor device manufacturing process using a wafer backside scanning apparatus according to the present invention.

도 4는 본 발명에 의한 백사이드 스캔장비를 이용한 반도체 소자의 제조공정 관리방법을 나타낸 개략적인 구성도4 is a schematic diagram illustrating a method of managing a manufacturing process of a semiconductor device using a backside scanning apparatus according to the present invention;

도 5는 본 발명의 백사이드 스캔 데이터와 웨이퍼 척 정보를 이용한 상관관계 분석과 이미지 처리 결과를 디스플레이한 예를 나타낸 도면5 is a diagram illustrating an example of displaying correlation analysis and image processing results using backside scan data and wafer chuck information of the present invention;

*도면의 주요부분에 대한 부호의 설명* * Description of the symbols for the main parts of the drawings *

210 : 백사이드 스캔장비 220 : 데이터 베이스210: backside scanning equipment 220: database

230 : 데이터 처리장치230: data processing device

Claims (2)

백사이드 스캔장비를 이용하여 웨이퍼의 백사이드를 스캔하는 단계;Scanning the backside of the wafer using a backside scanning device; 상기 백사이드 스캔 데이터와 웨이퍼 척 및 웨이퍼 접촉 도구 정보를 데이터 베이스에 저장하는 단계;Storing the backside scan data and wafer chuck and wafer contact tool information in a database; 상기 데이터 베이스에 저장된 백사이드 스캔 데이터와 웨이퍼 척 및 웨이퍼 접촉 도구 정보를 받아 상관관계를 분석하는 단계;Receiving backside scan data stored in the database and wafer chuck and wafer contact tool information and analyzing the correlations; 상기 상관관계 분석된 결과를 이용하여 스캔 맵에 가장 근접한 웨이퍼 정보를 표시하는 단계를 포함하여 이루어짐을 특징으로 하는 백사이드 스캔장비를 이용하여 반도체 소자의 제공공정 관리방법.And displaying the wafer information closest to the scan map using the result of the correlation analysis. 제 1 항에 있어서, 상기 백사이드 스캔장비를 이용하여 얻어진 스캔 데이터와 웨이퍼 백사이드 스캔 맵을 이용하여 파티클을 유발시키는 웨이퍼 척을 검색하는 것을 특징으로 하는 백사이드 스캔장비를 이용하여 반도체 소자의 제공공정 관리방법.The method of claim 1, wherein the wafer chuck causing the particles is searched using the scan data and the wafer backside scan map obtained by using the backside scanning apparatus. .
KR1020070139762A 2007-12-28 2007-12-28 Method of controlling a process of manufacturing semiconductor device using a backside scan device KR20090071844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070139762A KR20090071844A (en) 2007-12-28 2007-12-28 Method of controlling a process of manufacturing semiconductor device using a backside scan device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070139762A KR20090071844A (en) 2007-12-28 2007-12-28 Method of controlling a process of manufacturing semiconductor device using a backside scan device

Publications (1)

Publication Number Publication Date
KR20090071844A true KR20090071844A (en) 2009-07-02

Family

ID=41329133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070139762A KR20090071844A (en) 2007-12-28 2007-12-28 Method of controlling a process of manufacturing semiconductor device using a backside scan device

Country Status (1)

Country Link
KR (1) KR20090071844A (en)

Similar Documents

Publication Publication Date Title
KR102568074B1 (en) Systems and methods for predicting defects and critical dimensions using deep learning in semiconductor manufacturing processes
US9201022B2 (en) Extraction of systematic defects
JP5284792B2 (en) Method and system for classifying defects detected on inspection samples
US6902941B2 (en) Probing of device elements
TWI767826B (en) Methods and systems for defect inspection and review
US20140226893A1 (en) Method and System for Image-Based Defect Alignment
CN109923654B (en) Wafer noise reduction by cross-layer image subtraction
JP2005516196A (en) Systems and methods for closed-loop defect reduction
JPH06151297A (en) Semiconductor wafer treatment by whole wafer critical size monitoring treatment using optical end-point detection
TWI532075B (en) A method and a system for determining overlap process windows in semiconductors by inspection techniques
US9727799B2 (en) Method of automatic defect classification
US20060006328A1 (en) Characterizing resist line shrinkage due to CD-SEM inspection
Guldi In-line defect reduction from a historical perspective and its implications for future integrated circuit manufacturing
KR101328611B1 (en) pattern matching method for semiconductor memory device manufacturing
JP5703878B2 (en) Manufacturing method of semiconductor device
US10957608B2 (en) Guided scanning electron microscopy metrology based on wafer topography
US6284553B1 (en) Location dependent automatic defect classification
KR20090071844A (en) Method of controlling a process of manufacturing semiconductor device using a backside scan device
US20060258023A1 (en) Method and system for improving integrated circuit manufacturing yield
KR100779922B1 (en) Semiconductor device inspection system
Blauberg et al. Understanding process and design systematics: Case study on monitoring strategy and understanding root cause of fin defectivity
CN108227390B (en) Image quality detection method of photoetching machine
US6944573B2 (en) Method and apparatus for the analysis of scratches on semiconductor wafers
US6778876B1 (en) Methods of processing substrates based upon substrate orientation
Chen et al. Detection of Electrical Defects by Distinguish Methodology Using an Advanced E-Beam Inspection System

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application