KR20090071021A - Processing system and method for fabricating semiconductor device - Google Patents
Processing system and method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR20090071021A KR20090071021A KR1020070139209A KR20070139209A KR20090071021A KR 20090071021 A KR20090071021 A KR 20090071021A KR 1020070139209 A KR1020070139209 A KR 1020070139209A KR 20070139209 A KR20070139209 A KR 20070139209A KR 20090071021 A KR20090071021 A KR 20090071021A
- Authority
- KR
- South Korea
- Prior art keywords
- reaction
- reaction gas
- chamber
- amount
- gas
- Prior art date
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/52—Controlling or regulating the coating process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Abstract
Description
실시예는 공정 시스템 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.The embodiment relates to a process system and a method of manufacturing a semiconductor device using the same.
일반적으로, 반도체 소자 또는 전자 소자 등에 있어서는, 배선형성 기술로서 절연막 상에 알루미늄(Al) 또는 텅스텐(W) 등과 같은 도전체막을 증착한 후, 이 도전체막을 통상의 포토리소그래피(Photolithography) 공정 및 건식 식각(Dry etching) 공정을 통해 패터닝하여 금속 배선을 형성하는 기술이 확립되어 이 분야에서 널리 이용되고 있다. In general, in semiconductor devices, electronic devices, and the like, a conductor film such as aluminum (Al) or tungsten (W) is deposited on an insulating film as a wiring forming technique, and then the conductor film is subjected to a conventional photolithography process and a dry method. A technique of forming a metal wiring by patterning through a dry etching process has been established and widely used in this field.
일반적으로, 서로 다른 절연막 상에 형성된 알루미늄 배선 또는 텅스텐 배선을 전기적으로 연결시키기 위하여 절연막에 비아홀을 형성하고 상기 비아홀 내에 금속을 매립하는데, 상기 매립되는 금속이 상기 절연막으로 침투하여 소자 특성을 저하시키는 것을 방지하기 위한 배리어막을 형성한다.In general, in order to electrically connect aluminum wires or tungsten wires formed on different insulating films, via holes are formed in the insulating film and metal is embedded in the via holes, and the embedded metal penetrates into the insulating film to reduce device characteristics. A barrier film for preventing is formed.
상기 배리어막은 TiN/Ti막의 이중막이 일반적으로 사용되고 있으며, 물리기상증착(Physical Vapor Deposition, PVD) 방식으로 증착시킨다.As the barrier layer, a double layer of a TiN / Ti layer is generally used and is deposited by physical vapor deposition (PVD).
최근, 소자 크기가 감소하여 0.18 마이크로 이하의 선폭을 갖는 VLSI 급의 알루미늄 배선 공정을 사용하는 소자에서는 비아홀의 크기도 줄어들게 되어 작은 비아홀에 텅스텐을 채우기 위해서 ALD(원자단위증착;atom layer deposition)법 등 여러가지 기술 개발이 이루어 지고 있다.Recently, in the device using a VLSI-class aluminum wiring process having a line width of 0.18 micro or less, the size of the via hole is also reduced, and ALD (atomic layer deposition) method is used to fill tungsten in the small via hole. Various technological developments are being made.
실시예는 반도체 소자 제조 공정에서 사용하는 증착 챔버에서 챔버 내의 반응 부산물의 량을 자동으로 검출하여 반응 가스의 유량을 조절할 수 있는 공정 챔버 및 이를 이용한 반도체 소자의 제조 방법에 관한 것이다.Embodiments relate to a process chamber capable of automatically detecting an amount of reaction by-products in a chamber in a deposition chamber used in a semiconductor device manufacturing process and controlling a flow rate of a reaction gas, and a method of manufacturing a semiconductor device using the same.
실시예에 따른 공정 시스템은, 챔버, 상기 챔버에 제 1 반응 가스를 공급하는 제 1 반응 가스 공급부, 상기 챔버에 제 2 반응 가스를 공급하는 제 2 반응 가스 공급부, 상기 제 1 반응 가스와 상기 제 2 반응 가스의 반응 부산물의 농도를 검출하는 검출부 및 상기 검출부에서 제공된 상기 반응 부산물의 농도에 따라 상기 제 1 및 제 2 반응 가스 공급부 중 적어도 하나를 제어하는 제어부를 포함하는 것을 특징으로 한다.The process system according to the embodiment includes a chamber, a first reaction gas supply unit supplying a first reaction gas to the chamber, a second reaction gas supply unit supplying a second reaction gas to the chamber, the first reaction gas and the first reaction gas. And a control unit for detecting a concentration of the reaction by-product of the second reaction gas and a control unit for controlling at least one of the first and second reaction gas supply units according to the concentration of the reaction by-product provided by the detection unit.
실시예에 따른 공정 시스템을 이용한 반도체 소자의 제조 방법은, 비아홀을 갖는 절연막이 형성된 웨이퍼를 챔버 내에 배치시키는 단계, 상기 챔버 내에 텅스텐을 포함하는 제 1 반응 가스와 SiH4 및 H2 중 적어도 하나를 포함하는 제 2 반응 가스를 공급하는 단계, 상기 제 1 반응 가스와 상기 제 1 반응 가스가 반응하여 상기 절연막 상에 텅스텐 핵을 생성하며, 상기 제 1 및 제 2 반응 가스의 반응 부산물의 농도를 검출하여 상기 제 1 반응 가스의 공급량을 조절하는 단계, 상기 반응 부산물을 제거하는 단계 및 상기 절연막 상에 형성된 핵을 성장시켜 텅스텐층을 형 성하는 단계를 포함하는 것을 특징으로 한다.In the method of manufacturing a semiconductor device using the process system according to the embodiment, the method comprising: disposing a wafer having an insulating film having a via hole in a chamber, a first reaction gas containing tungsten and SiH 4 and H 2 in the chamber; Supplying a second reaction gas including at least one of the above, the first reaction gas and the first reaction gas react to generate a tungsten nucleus on the insulating layer, and reaction by-products of the first and second reaction gases Adjusting the supply amount of the first reaction gas by detecting a concentration thereof, removing the reaction by-products, and growing a nucleus formed on the insulating layer to form a tungsten layer.
실시예는 반도체 소자 제조 공정에서 사용하는 증착 챔버에서 챔버 내의 부산물의 량을 자동으로 검출하여 반응부산물이 배리어막 내로 침투하여 발생되는 디펙트를 방지할 수 있으며 비아홀 필링(filling) 불량 발생을 방지할 수 있어 수율을 향상시킬 수 있는 효과가 있다.The embodiment can automatically detect the amount of by-products in the chamber in the deposition chamber used in the semiconductor device manufacturing process to prevent defects caused by penetration of the reaction by-product into the barrier film and to prevent the occurrence of defects in via hole filling. There is an effect that can improve the yield.
실시예는 증착 챔버에서 비아홀 필링에 지대한 영향을 미치는 핵생성 단계에서 챔버 내 반응부산물의 량을 안정적으로 제어함으로써 반응부산물 량이 과다하게 발생되는 것을 방지하므로 공정의 신뢰성을 향상시킬 수 있으며, 이를 자동으로 제어할 수 있도록 시스템화함으로써 실시간으로 공정을 제어할 수 있으며 공정의 정확성을 향상시키는 효과가 있다.The embodiment can stably control the amount of reaction by-products in the chamber in the nucleation step, which greatly affects the via hole filling in the deposition chamber, thereby preventing excessive generation of reaction by-products, thereby improving the reliability of the process. The system can be controlled so that the process can be controlled in real time and the accuracy of the process can be improved.
첨부한 도면을 참조로 하여 실시예들에 따른 공정 시스템을 구체적으로 설명한다. 이하, "제 1 ", "제 2 " 등으로 언급되는 경우 이는 부재들을 한정하기 위한 것이 아니라 부재들을 구분하고 적어도 두개를 구비하고 있음을 보여주는 것이다. 따라서, 상기 "제 1 ", "제 2 "등으로 언급되는 경우 부재들이 복수 개 구비되어 있음이 명백하며, 각 부재들이 선택적으로 또는 교환적으로 사용될 수도 있다. 또 한, 첨부한 도면의 각 구성요소들의 크기(치수)는 발명의 이해를 돕기 위하여 확대하여 도시한 것이며, 도시된 각 구성요소들의 치수의 비율은 실제 치수의 비율과 다를 수도 있다. 또한, 도면에 도시된 모든 구성요소들이 본 발명에 반드시 포함되어야 하거나 한정되는 것은 아니며 본 발명의 핵심적인 특징을 제외한 구성 요소들은 부가 또는 삭제될 수도 있다. 본 발명에 따른 실시 예의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on/above/over/upper)"에 또는 "아래(down/below/under/lower)"에 형성되는 것으로 기재되는 경우에 있어, 그 의미는 각 층(막), 영역, 패드, 패턴 또는 구조물들이 직접 기판, 각 층(막), 영역, 패드 또는 패턴들에 접촉되어 형성되는 경우로 해석될 수도 있으며, 다른 층(막), 다른 영역, 다른 패드, 다른 패턴 또는 다른 구조물들이 그 사이에 추가적으로 형성되는 경우로 해석될 수도 있다. 따라서, 그 의미는 발명의 기술적 사상에 의하여 판단되어야 한다.Hereinafter, a process system according to embodiments will be described in detail with reference to the accompanying drawings. Hereinafter, when referred to as "first", "second", and the like, this is not intended to limit the members but to show that the members are divided and have at least two. Thus, when referred to as "first", "second", etc., it is apparent that a plurality of members are provided, and each member may be used selectively or interchangeably. In addition, the size (dimensions) of each component of the accompanying drawings are shown in an enlarged manner to help understanding of the invention, the ratio of the dimensions of each of the components shown may be different from the ratio of the actual dimensions. In addition, not all components shown in the drawings are necessarily included or limited to the present invention, and components other than the essential features of the present invention may be added or deleted. In the description of an embodiment according to the present invention, each layer (film), region, pattern or structure is "on / above / over / upper" of the substrate, each layer (film), region, pad or patterns or In the case described as being formed "down / below / under / lower", the meaning is that each layer (film), region, pad, pattern or structure is a direct substrate, each layer (film), region, It may be interpreted as being formed in contact with the pad or patterns, or may be interpreted as another layer (film), another region, another pad, another pattern, or another structure formed in between. Therefore, the meaning should be determined by the technical spirit of the invention.
도 1은 실시예에 따른 공정 시스템을 보여주는 구성도이다.1 is a block diagram showing a process system according to an embodiment.
실시예에 다른 공정 시스템(100)은 ALD(atom layer deposition) 장비에 적용될 수 있으나, 이에 한정하는 것은 아니며, 반응 부산물의 량을 센싱하여 반응가스의 유량을 조절할 수 있는 증착 장비에는 모두 적용될 수 있다.According to the embodiment, the
도 1을 참조하면, 실시예에 따른 공정 시스템(100)은, 챔버(101), 상기 챔버(101) 내에 배치된 지지 부재(103), 상기 지지 부재(103) 상에 배치된 히팅 플레이트(heating plate)(105), 상기 히팅 플레이트(105) 상에 안착된 웨이퍼(110), 상기 챔버(101) 내에 제1 반응 가스를 제공하는 제 1 반응 가스 공급부(161), 상기 챔버(101) 내에 제 2 반응 가스를 제공하는 제 2 반응 가스 공급부(162) 및 상기 챔버(101) 내에 배치되어 반응 부산물의 량을 검출해내는 검출부(140)를 포함한다.Referring to FIG. 1, a
상기 검출부(140) 및 상기 제 1 반응 가스 공급부(161)는 제어부(150)와 연결되어 있으며, 상기 제어부(150)는 상기 검출부(140)에서 검출된 반응 부산물의 량을 측정하고 분석하여 상기 제 1 반응 가스 공급부(161)를 제어한다.The
상기 검출부(140)는 적어도 하나의 RGA(Residual Gas Analyzer)를 포함할 수 있다.The
상기 챔버(101)는 배기관(107)과 연결되어 있으며, 상기 배기관(107)은 잔류 반응 가스와 반응 부산물 등을 펌핑하여 배기한다.The
상기 웨이퍼(110) 상에 형성된 텅스텐(W) 막을 형성하기 위해서, 상기 제 1 반응 가스는 WF6 를 포함한다. 상기 제 2 반응 가스는 SiH4, H2를 포함한다.In order to form a tungsten (W) film formed on the
상기 제 1 반응 가스와 상기 제 2 반응 가스는 상기 챔버(101) 내에서 반응하여 상기 웨이퍼(110) 상에 텅스텐이 증착하여 핵 생성이 이루어진다.The first reactant gas and the second reactant gas react in the
상기 제 1 반응 가스와 상기 제 2 반응 가스가 서로 반응하여 상기 제 1 반응 가스에서 텅스텐이 상기 웨이퍼(110) 상에 증착되므로 상기 제 1 반응 가스에서 플루오린(F)과 상기 제 2 반응 가스가 반응하여 플루오린 계열 반응 부산물이 생성된다.Since the first reaction gas and the second reaction gas react with each other and tungsten is deposited on the
상기 반응 부산물은 HF 일 수 있다.The reaction byproduct may be HF.
상기 반응 부산물의 생성량은 상기 제 1 반응 가스의 주입량에 비례할 수 있다.The production amount of the reaction byproduct may be proportional to the injection amount of the first reaction gas.
상기 웨이퍼(110) 상에 형성되는 텅스텐 막은 콘택 전극 형성을 위한 금속막일 수 있다.The tungsten film formed on the
상기 웨이퍼(110) 상에 비아홀을 갖는 절연막이 형성되어 있고, 상기 절연막 상에 텅스텐이 증착되어 상기 비아홀 내에 매립되어 텅스텐 콘택 전극을 형성할 수 있다.An insulating layer having a via hole is formed on the
상기 텅스텐 원자를 포함하는 제 1 반응 가스의 량을 늘리면 상기 비아홀 내의 텅스텐막의 매립 특성이 좋아지고 증착 속도가 빨라지나 반응 부산물인 HF도 과량으로 생성되게 된다. 따라서, 상기 반응 부산물은 상기 비아홀 입구의 배리어막에 침투하여 Ti와 반응하게 된다. 상기 HF가 Ti와 반응하면 TIF4 가스를 유발하게 되는데, 이는 상기 배리어막을 파괴하여 볼케이노 디펙트(volcano defect)를 유발하게 되는데, 실시예와 같이 상기 챔버(101) 내에 배치된 반응 부산물 검출부에서 상기 반응 부산물의 량을 측정하여 임계 수치를 넘어가게 되면 상기 제 1 반응 가스 공급부(161)를 제어한다.Increasing the amount of the first reaction gas containing the tungsten atoms improves the buried characteristics of the tungsten film in the via holes and increases the deposition rate, but generates excessive amounts of reaction byproduct HF. Accordingly, the reaction byproduct penetrates into the barrier film at the inlet of the via hole and reacts with Ti. When the HF reacts with Ti, it causes TIF 4 gas, which causes the barrier layer to be destroyed, causing a volcano defect. When the amount of the reaction by-product is measured and the threshold value is exceeded, the first reaction
상기 제어부(150)는 상기 검출부(140)로부터 검출된 상기 반응 부산물의 량을 제공받아 상기 반응 부산물의 임계 하한 치수(LSL)와 임계 상한 치수(USL)와 비교한다.The
상기 반응 부산물의 량이 상기 임계 하한 치수와 상기 임계 상한 치수 내에 있으면 상기 제 1 반응 가스의 유량을 현재의 상태로 유지하고, 상기 반응 부산물의 량이 상기 임계 하한 치수보다 작으면 상기 제 1 반응 가스의 량을 증가시키며, 상기 반응 부산물의 량이 상기 임계 상한 치수보다 크면 상기 제 1 반응 가스의 량 을 감소시킨다.If the amount of the reaction by-product is within the critical lower limit dimension and the critical upper limit dimension, the flow rate of the first reaction gas is maintained at a current state, and if the amount of the reaction by-product is smaller than the critical lower limit dimension, the amount of the first reactive gas is Increase the amount of the reaction by-product, and the amount of the first reaction gas decreases.
도 2는 실시예에 따른 공정 시스템의 동작을 보여주는 그래프이다.2 is a graph showing the operation of a process system according to an embodiment.
도 2의 그래프를 보면, X축은 증착 시간을 보여주고, Y축은 제 1 반응 가스와 제 2 반응 가스가 반응하여 생성된 반응 부산물 HF의 량을 보여준다.Referring to the graph of FIG. 2, the X axis shows the deposition time and the Y axis shows the amount of reaction by-product HF generated by the reaction of the first reaction gas and the second reaction gas.
상기 증착 시간이 지날수록 웨이퍼(110) 상에 증착되는 텅스텐막의 두께는 두꺼워지며 이에 따라 반응 부산물의 량도 많아지게 된다.As the deposition time passes, the thickness of the tungsten film deposited on the
상기 검출부(140)에서 상기 반응 부산물의 량을 실시간으로 측정하여, 그 결과를 상기 제어부(150)에 전송한다.The
상기 제어부(150)는 공정 시간동안 측정된 상기 반응 부산물의 량을 제공받아 상기 반응 부산물의 량을 임계 수치와 실시간으로 비교하여 그 결과에 따라 상기 제 1 반응 가스 공급부(161)를 제어한다.The
실시예는 챔버(101) 내의 HF 농도를 측정하여 텅스텐막의 초기 핵 생성 단계에서의 임계 상한 수치 이상 및 임계 하한 수치 이하의 HF 농도가 발생하게 되면, 챔버(101) 내의 상태(condition)을 변경시켜 상기 챔버(101) 내의 HF 농도를 임계 수치 내에서 일정하게 유지시켜 줄 수 있도록 한다.The embodiment measures the HF concentration in the
즉, 상기 챔버(101) 내의 HF 량이 검출부(140)에서 검출되어 상기 HF 량이 임계 상한 수치를 넘으면 제 1 반응 가스인 WF6를 챔버 내로 공급하는 제 1 반응 가스 공급부(161)로 그 데이터를 피드백(feed back)하여 상기 제 1 반응 가스의 량을 낮게 유도하여 챔버(101) 내의 HF 생성량을 줄인다.That is, when the amount of HF in the
또한, 상기 챔버(101) 내의 HF 량이 검출부(140)에서 검출되어 상기 HF 량이 임계 하한 수치를 이하가 되면 상기 제 1 반응 가스인 WF6를 챔버(101) 내로 공급하는 제 1 반응 가스 공급부(161)로 그 데이터를 피드백(feed back)하여 상기 제 1 반응 가스의 량이 높아지도록 유도하여 챔버(101) 내의 HF 생성량을 늘린다.In addition, when the amount of HF in the
상기 반응 부산물의 량이 임계 하한 수치 이하가 되는 것은 상기 제 1 반응 가스의 량이 적어 텅스텐막의 비아홀 필링에 큰 영향을 미치는 핵 생성 과정이 잘 이루어지지 않는다는 것을 의미하므로 상기 반응 부산물의 량을 임계 수치 범위 내로 유지시켜 주어야 한다.When the amount of the reaction by-product is less than or equal to the lower threshold, it means that the amount of the first reaction gas is small, so that the nucleation process that greatly affects the via hole filling of the tungsten film is not performed. It must be maintained.
실시예에 따르면, 공정 실시간으로 상기 반응 부산물의 량을 측정하여 상기 반응 부산물의 량이 임계 수치 범위 내에서 유지될 수 있도록 상기 제 1 반응 가스의 량을 제어하므로 추후 형성되는 텅스텐막의 증착이 원할이 이루어지며 비아홀 필링 특성이 향상될 수 있다.According to the embodiment, the amount of the reaction by-product is measured in real time to control the amount of the first reaction gas so that the amount of the reaction by-product can be maintained within a critical value range. The via hole filling property may be improved.
도 3은 실시예에 따라 제조된 반도체 소자를 보여주는 단면도이다.3 is a cross-sectional view illustrating a semiconductor device manufactured according to an embodiment.
도 3에 도시한 바와 같이, 하부 배선(180)을 포함하는 웨이퍼(110) 하부 구조물 상에 층간 절연막(182)을 형성하고, 상기 층간 절연막(182)에 비아홀(h)을 형성한다.As shown in FIG. 3, an
상기 층간 절연막(182)에 형성된 비아홀(h)에 의해 하부 배선(180)의 일부가 노출된다.A portion of the
상기 비아홀(h)을 포함한 층간절연막(182) 상에 TiN막(183a) 및 Ti막(183b)중 적어도 하나를 포함하는 배리어막(183)을 형성한다.A
상기 배리어막(183)이 형성된 상기 층간 절연막(182) 상에 ALD(atom layer deposition)법을 이용하여 텅스텐막을 형성한다.A tungsten film is formed on the
상기 텅스텐막을 형성하는 공정, 상기 웨이퍼(110)를 챔버(101) 내에 배치시키고, 상기 텅스텐을 포함하는 제 1 반응 가스와 상기 제 2 반응 가스인 SiH4, H2를 상기 챔버 내에 공급하여 상기 층간 절연막(182) 상에 핵을 생성시킨다.In the step of forming the tungsten film, the
이때, 실시예에 따른 공정 시스템(100)에서 상기 텅스텐막의 증착 중에 생성되는 반응 부산물의 양을 실시간으로 측정하여 이를 피드백하여 상기 텅스텐 가스의 공급량을 제어하여 핵 생성이 원활이 이루어질 수 있도록 한다.In this case, in the
이후, 상기 핵생성 단계에서 생긴 부산물을 제거하는 퍼지(purge)단계를 수행한다.Thereafter, a purge step of removing by-products generated in the nucleation step is performed.
그 다음, 상기 제 1 반응 가스인 WF6 와 제 2 반응 가스인 H2를 상기 챔버(101) 내에 공급하여 상기 층간 절연막(182) 상에 형성된 핵을 성장시켜 텅스텐 원자층을 형성한다.Next, the first reaction gas WF 6 and the second reaction gas H 2 are supplied into the
이와 같이 상기 텅스텐막(185)의 증착 공정을 원자층 단위로 반복 형성하여 원하는 두께의 텅스텐막(185)을 형성할 수 있다.As described above, the deposition process of the
이후, 상기 텅스텐막(185)을 화학적기계적연마(chemical mechanical polishing) 공정으로 평탄화하여 상기 비아홀(h) 내에만 매립된 콘택 전극을 형성할 수 있다.Thereafter, the
상기와 같은 방법으로 텅스텐막(185)을 형성하면 비아홀(h) 내에 매립 특성이 좋은 텅스텐 콘택 전극을 얻을 수 있다.When the
실시예에 따르면, 반도체 소자 제조 공정에서 사용하는 증착 챔버(101)에서 챔버(101) 내의 부산물의 량을 자동으로 검출하여 반응부산물이 배리어막(183) 내로 침투하여 발생되는 디펙트를 방지할 수 있으며 비아홀 필링(filling) 불량 발생을 방지할 수 있어 수율을 향상시킬 수 있다.According to an embodiment, the amount of by-products in the
또한, 실시예는 증착 챔버(101)에서 비아홀(h) 필링에 지대한 영향을 미치는 핵생성 단계에서 챔버(101) 내 반응부산물의 량을 안정적으로 제어함으로써 반응부산물 량이 과다하게 발생되는 것을 방지하므로 공정의 신뢰성을 향상시킬 수 있으며, 이를 자동으로 제어할 수 있도록 시스템화함으로써 실시간으로 공정을 제어할 수 있으며 공정의 정확성을 향상시킬 수 있다.In addition, the embodiment of the present invention is to prevent the excessive amount of reaction by-products by stably controlling the amount of reaction by-products in the
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 본 발명의 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.Although described above with reference to the embodiments, which are merely examples and are not intended to limit the present invention. Those skilled in the art to which the present invention pertains are not exemplified above without departing from the essential characteristics of the present invention. It will be appreciated that many variations and applications are possible. For example, each component specifically shown in the embodiment of the present invention can be modified. And differences relating to such modifications and applications will have to be construed as being included in the scope of the invention defined in the appended claims.
도 1은 실시예에 따른 공정 시스템을 보여주는 구성도이다.1 is a block diagram showing a process system according to an embodiment.
도 2는 실시예에 따른 공정 시스템의 동작을 보여주는 그래프이다.2 is a graph showing the operation of a process system according to an embodiment.
도 3은 실시예에 따라 제조된 반도체 소자를 보여주는 단면도이다.3 is a cross-sectional view illustrating a semiconductor device manufactured according to an embodiment.
Claims (10)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070139209A KR20090071021A (en) | 2007-12-27 | 2007-12-27 | Processing system and method for fabricating semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070139209A KR20090071021A (en) | 2007-12-27 | 2007-12-27 | Processing system and method for fabricating semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20090071021A true KR20090071021A (en) | 2009-07-01 |
Family
ID=41322487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070139209A KR20090071021A (en) | 2007-12-27 | 2007-12-27 | Processing system and method for fabricating semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20090071021A (en) |
-
2007
- 2007-12-27 KR KR1020070139209A patent/KR20090071021A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102528434B1 (en) | Systems and methods for measuring entrained vapor | |
US20210140043A1 (en) | Deposition of pure metal films | |
KR101271895B1 (en) | A METHOD OF DEPOSITNG A METAL LAYER ON A SUBSTRATE, A METHOD OF DEPOSITING A Ru METAL LAYER ON A PATTERNED SUBSTRATE, AND A DEPOSITION SYSTEM | |
US20180323057A1 (en) | Selective atomic layer deposition with post-dose treatment | |
US8129270B1 (en) | Method for depositing tungsten film having low resistivity, low roughness and high reflectivity | |
US8888947B2 (en) | Method and system for advanced process control in an etch system by gas flow control on the basis of CD measurements | |
US6333272B1 (en) | Gas distribution apparatus for semiconductor processing | |
US6429126B1 (en) | Reduced fluorine contamination for tungsten CVD | |
KR20210089260A (en) | Void free, low stress filling | |
KR20160140458A (en) | Tungsten films having low fluorine content | |
CN107460449B (en) | Atomic layer deposition for enhanced fill and reduced substrate strike | |
KR20070083871A (en) | Method for increasing deposition rates of metal layers from metal-carbonyl precursors | |
KR20070085281A (en) | Method and system for measuring a flow rate in a solid precursor delivery system | |
US7829158B2 (en) | Method for depositing a barrier layer on a low dielectric constant material | |
TW202124751A (en) | Molybdenum deposition | |
JP2007270355A (en) | Method and system for initiating a deposition process utilizing a metal carbonyl precursor | |
CN112400225A (en) | Dielectric gap fill using Atomic Layer Deposition (ALD), inhibitor plasma, and etching | |
KR20210141762A (en) | High step coverage tungsten deposition | |
KR20090071021A (en) | Processing system and method for fabricating semiconductor device | |
EP2294243A1 (en) | Deposition method | |
WO2023164413A1 (en) | Low resistance molybdenum deposition for logic source/drain contacts | |
KR20230155949A (en) | Reduce line bending during metal filling process | |
WO2022221210A1 (en) | Deposition of molybdenum | |
WO2023102397A1 (en) | Gradient liner in metal fill | |
Zarkar | Requirements for next-generation gas-flow components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |