KR20090070284A - Phase-change memory device and fabrication method thereof - Google Patents

Phase-change memory device and fabrication method thereof Download PDF

Info

Publication number
KR20090070284A
KR20090070284A KR1020070138244A KR20070138244A KR20090070284A KR 20090070284 A KR20090070284 A KR 20090070284A KR 1020070138244 A KR1020070138244 A KR 1020070138244A KR 20070138244 A KR20070138244 A KR 20070138244A KR 20090070284 A KR20090070284 A KR 20090070284A
Authority
KR
South Korea
Prior art keywords
insulating layer
lower electrode
phase change
electrode contact
layer
Prior art date
Application number
KR1020070138244A
Other languages
Korean (ko)
Inventor
오재민
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070138244A priority Critical patent/KR20090070284A/en
Publication of KR20090070284A publication Critical patent/KR20090070284A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/061—Patterning of the switching material
    • H10N70/068—Patterning of the switching material by processes specially adapted for achieving sub-lithographic dimensions, e.g. using spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides

Abstract

A phase-change memory device and fabrication a method thereof are provided to improve product yield by forming lower contact as a protrusion type. In a phase-change memory device and fabrication a method thereof, a double structure insulating layer is formed on the semiconductor substrate in which a base structure is molded. The double structure insulating layer at a place for a lower electrode contact is removed and the semiconductor board is exposed. A conductive layer(115) and a packed layer(117) are formed on a whole structure and the lower electrode contact is formed with a protrusion type.

Description

상변화 메모리 소자 및 그 제조 방법{Phase-Change Memory Device and Fabrication Method Thereof}Phase Change Memory Device and Fabrication Method Thereof

본 발명은 상변화 메모리 소자에 관한 것으로, 보다 구체적으로는 하부전극 콘택과 상변화 물질층과의 접촉 특성을 향상시킬 수 있는 상변화 메모리 소자 및 그 제조 방법에 관한 것이다.The present invention relates to a phase change memory device, and more particularly, to a phase change memory device and a method for manufacturing the phase change memory device capable of improving contact characteristics between a lower electrode contact and a phase change material layer.

상변화 메모리 소자(Phase-change Random Access Memory; PRAM)는 비정질 상태에서는 높은 저항을, 결정질 상태에서는 낮은 저항을 갖는 상변화 물질의 상변화에 의해 정보를 기록하고 독출하는 메모리 소자로서, 플래쉬 메모리에 비해 빠른 동작 속도 및 높은 집적도를 갖는 장점이 있다.Phase-change random access memory (PRAM) is a memory device that records and reads information by a phase change of a phase change material having a high resistance in an amorphous state and a low resistance in a crystalline state. Compared to the above, there is an advantage of having a high operation speed and high integration.

상변화 메모리 소자를 제조할 때에는 스위칭 소자(PN 다이오드 등)를 포함하는 하부 구조가 형성된 반도체 기판 상에 하부전극 콘택(Bottom Electrode Contact; BEC)를 형성하고 평탄화 공정을 수행한 다음, 노출된 BEC 표면에 상변화 물질층을 형성한다.When manufacturing a phase change memory device, a bottom electrode contact (BEC) is formed on a semiconductor substrate on which a substructure including a switching device (such as a PN diode) is formed, a planarization process is performed, and then an exposed BEC surface is formed. To form a phase change material layer.

그런데, BEC 형성을 위해 콘택홀을 형성하고 도전물질 등을 형성한 다음 평탄화 공정을 수행할 때, BEC 영역 내의 도전 물질이 손실되거나 디싱(Dishing)되는 현상이 발생한다. 이에 따라, BEC와 상변화 물질층 간의 계면에 보이드(Void)가 발생하고, BEC와 상변화 물질층 간의 접촉 불량에 의해 소자가 오동작하는 문제가 있다.However, when the contact hole is formed to form the BEC, the conductive material is formed, and the planarization process is performed, the conductive material in the BEC region is lost or dished. As a result, voids occur at the interface between the BEC and the phase change material layer, and a device malfunctions due to poor contact between the BEC and the phase change material layer.

도 1은 일반적인 상변화 메모리 소자에서 BEC와 상변화 물질층 간의 접촉 계면을 나타낸 사진이다.1 is a photograph showing a contact interface between a BEC and a phase change material layer in a typical phase change memory device.

도시한 것과 같이, BEC(1)와 상변화 물질층(2) 계면에 보이드(A)가 발생한 것을 알 수 있다.As shown in the figure, it can be seen that voids A occurred at the interface between the BEC 1 and the phase change material layer 2.

또한, 소자의 제조 공정에서 BEC와 상변화 물질층을 제대로 접촉시킨 경우에도, 소자가 동작을 반복하게 되면 상변화 물질층을 구성하는 성분이 열확산되어 상분리 현상이 발생하고, 상변화 물질층의 조성이 불균형해져 BEC와의 사이에 보이드가 유발되는 등, 소자의 동작 신뢰성이 저하되게 된다.In addition, even when the BEC and the phase change material layer are properly contacted in the manufacturing process of the device, if the device is repeatedly operated, the components constituting the phase change material layer are thermally diffused to cause phase separation, and the composition of the phase change material layer This unbalance causes voids to occur between the BEC and the operation reliability of the device.

본 발명은 상술한 문제점을 해결하기 위하여 안출된 것으로서, 하부전극 콘택과 상변화 물질층 간의 접촉 특성을 개선한 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 그 기술적 과제가 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and there is a technical problem to provide a phase change memory device having improved contact characteristics between a lower electrode contact and a phase change material layer and a method of manufacturing the same.

본 발명의 다른 기술적 과제는 하부전극 콘택을 돌출형으로 형성하여, 소자가 반복 동작하여도 상변화 물질층과의 접촉 상태를 유지할 수 있는 상변화 메모리 소자 및 그 제조 방법을 제공하는 데 있다.Another technical problem of the present invention is to provide a phase change memory device capable of forming a lower electrode contact in a protruding shape and maintaining a contact state with a phase change material layer even when the device is repeatedly operated.

상술한 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법은 하부구조가 형성된 반도체 기판 상에 이중 구조 절연층을 형성하는 단계; 하부전극 콘택 형성 예정 영역의 상기 이중 구조 절연층을 제거하여 상기 반도체 기판을 노출시키는 단계; 전체 구조 상에 도전층 및 충진층을 순차적으로 형성하여 하부전극 콘택을 형성하는 단계; 상기 이중 구조 절연층 표면이 노출되도록 평탄화하는 단계; 및 상기 이중 구조 절연층의 상부 절연층을 제거하는 단계;를 포함한다.According to an aspect of the present invention, there is provided a method of fabricating a phase change memory device, the method including: forming a double structure insulating layer on a semiconductor substrate on which a substructure is formed; Exposing the semiconductor substrate by removing the dual structure insulating layer in a region to be formed with a lower electrode contact; Sequentially forming a conductive layer and a filling layer on the entire structure to form a lower electrode contact; Planarizing the surface of the double structure insulating layer; And removing an upper insulating layer of the double structure insulating layer.

또한, 본 발명의 일 실시예에 의한 상변화 메모리 소자는 반도체 기판; 상기 반도체 기판 상에 형성된 스위칭 소자; 상기 스위칭 소자와 접촉되는 하부전극 콘택; 상기 하부전극 콘택보다 낮은 높이로 상기 하부전극 콘택의 각 외측벽에 형성되는 절연층; 및 상기 하부전극 콘택 및 상기 절연층과 접촉되는 상변화 물질층;으 로 이루어진다.In addition, a phase change memory device according to an embodiment of the present invention includes a semiconductor substrate; A switching element formed on the semiconductor substrate; A lower electrode contact in contact with the switching element; An insulating layer formed on each outer wall of the lower electrode contact at a height lower than that of the lower electrode contact; And a phase change material layer in contact with the lower electrode contact and the insulating layer.

본 발명에 의하면, 하부전극 콘택을 돌출형으로 형성함으로써 상변화 물질층과의 접촉 특성을 개선할 수 있고, 이에 따라 소자의 제조 수율을 향상시킬 수 있다.According to the present invention, by forming the lower electrode contact into a protruding shape, the contact property with the phase change material layer can be improved, thereby improving the manufacturing yield of the device.

또한, 소자가 반복 동작하는 경우에도 하부전극 콘택과 상변화 물질층 간의 접촉 상태가 유지되어 소자의 동작 신뢰성을 향상시킬 수 있어, 안정적인 동작 특성을 확보할 수 있다.In addition, even when the device is repeatedly operated, the contact state between the lower electrode contact and the phase change material layer is maintained to improve the operation reliability of the device, thereby ensuring stable operating characteristics.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 구체적으로 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 2a 내지 2h는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 순차적으로 설명하기 위한 소자의 단면도이다.2A to 2H are cross-sectional views of devices for sequentially describing a method of manufacturing a phase change memory device according to an embodiment of the present invention.

먼저, 도 2a에 도시한 것과 같이, 반도체 기판(101)에 소자 분리막(미도시)을 형성하여 코어 영역과 셀 영역을 구분하고, 셀 영역에 접합 영역을 형성한 다음, 전체 구조 상에 층간 절연막(103)을 형성한다. 그리고, 층간 절연막(103)의 지정된 부분(스위칭 소자 형성 예정 영역)을 제거하여 반도체 기판(101)을 노출시키고, 노출 영역에 스위칭 소자(105)로서의 PN 다이오드(105)를 형성한다.First, as shown in FIG. 2A, an isolation layer (not shown) is formed on the semiconductor substrate 101 to distinguish the core region from the cell region, and to form a junction region in the cell region. 103 is formed. Then, the designated portion (switching element formation region) of the interlayer insulating film 103 is removed to expose the semiconductor substrate 101, and the PN diode 105 as the switching element 105 is formed in the exposed region.

이어서, 전체 구조 상에 이중 구조 절연층 즉, 제 1 절연층(107) 및 제 2 절연층(109)을 순차적으로 형성한다. 여기에서, 제 2 절연층(109)은 제 1 절연 층(107)과 비교하여 식각 선택비가 우수한 물질을 이용하여 형성할 수 있는데, 예를 들어 제 1 절연층(107)은 질화막으로 형성할 수 있고, 제 2 절연층(109)은 산화막 계열 물질을 이용하여 형성할 수 있다. 본 발명의 바람직한 실시예에서, 제 2 절연층(109)은 TEOS(Tetra Ethyl Ortho Silicate) 베이스 산화막, SiH4 베이스 산화막 중 어느 하나를 이용하여 형성한다.Subsequently, a double structure insulating layer, that is, a first insulating layer 107 and a second insulating layer 109 is sequentially formed on the entire structure. Here, the second insulating layer 109 may be formed using a material having an excellent etching selectivity compared to the first insulating layer 107. For example, the first insulating layer 107 may be formed of a nitride film. The second insulating layer 109 may be formed using an oxide film-based material. In a preferred embodiment of the present invention, the second insulating layer 109 is formed using any one of a TEOS (Tetra Ethyl Ortho Silicate) base oxide film and a SiH 4 base oxide film.

다음, 도 2b에 도시한 것과 같이, BEC 형성 예정 영역의 제 2 절연층(109)이 노출되도록 포토레지스트막(111)을 형성하고, BEC 형성 예정 영역의 스위칭 소자(105) 표면이 노출되도록 제 1 및 제 2 절연층(109, 107)을 제거하여 콘택홀(113)을 형성한다.Next, as shown in FIG. 2B, the photoresist film 111 is formed to expose the second insulating layer 109 of the BEC formation region, and the surface of the switching element 105 in the BEC formation region is exposed. The first and second insulating layers 109 and 107 are removed to form the contact holes 113.

이어서, 도 2c에 도시한 것과 같이, 전체 구조 상에 도전층(115)을 형성하고, 콘택홀(113)이 매립되도록 충진층(117)을 형성한다.Subsequently, as shown in FIG. 2C, the conductive layer 115 is formed on the entire structure, and the filling layer 117 is formed to fill the contact hole 113.

여기에서, 도전층은 질화 티타늄(TiN)으로 형성할 수 있고, 충진층(117)은 질화막으로 형성할 수 있다.The conductive layer may be formed of titanium nitride (TiN), and the filling layer 117 may be formed of a nitride film.

그리고, 콘택홀 내에만 도전층(115)이 남아 있도록 평탄화 공정을 수행하여, 도 2d에 도시한 것과 같이 제 2 절연층(109) 표면을 노출시키고, 도 2e에 도시한 것과 같이 노출된 제 2 절연층(109)을 제거한다. 이에 따라, BEC 내의 도전층(115) 및 충진층(117)이 돌출된 구조를 갖게 된다.The planarization process is performed such that the conductive layer 115 remains only in the contact hole, thereby exposing the surface of the second insulating layer 109 as illustrated in FIG. 2D, and exposing the exposed second layer as illustrated in FIG. 2E. The insulating layer 109 is removed. As a result, the conductive layer 115 and the filling layer 117 in the BEC have a protruding structure.

이와 같이, 본 발명에서는 BEC 형성을 위한 절연층(107, 109)을 식각 선택비가 상이한 물질을 이용한 이중 구조로 형성한다. 그리고, BEC 내에 도전층(115) 및 충진층(117)을 형성한 다음 노출된 절연층(109)을 제거함으로써 BEC를 돌출 구조로 형성할 수 있다.As described above, in the present invention, the insulating layers 107 and 109 for forming the BEC are formed in a double structure using a material having a different etching selectivity. In addition, the BEC may be formed as a protruding structure by forming the conductive layer 115 and the filling layer 117 in the BEC and then removing the exposed insulating layer 109.

따라서, 이후 상변화 물질 증착시 BEC와 상변화 물질층 간의 접촉 특성이 향상되어 소자의 오동작을 방지할 수 있다.Therefore, subsequent contact between the BEC and the phase change material layer may be improved during deposition of the phase change material, thereby preventing malfunction of the device.

이상에서 설명한 순서에 의해 제조된 상변화 메모리 소자는 반도체 기판, 반도체 기판 상에 형성된 스위칭 소자, 스위칭 소자와 접촉되는 하부전극 콘택, 하부전극 콘택보다 낮은 높이로 하부전극 콘택의 각 외측벽에 형성되는 절연층 및 하부전극 콘택 및 절연층과 접촉되는 상변화 물질층으로 이루어진다.The phase change memory device manufactured according to the above-described procedures includes an insulating film formed on each outer wall of the lower electrode contact at a height lower than that of the semiconductor substrate, the switching element formed on the semiconductor substrate, the lower electrode contact in contact with the switching element, and the lower electrode contact. And a phase change material layer in contact with the layer and the lower electrode contact and the insulating layer.

다만, 도 2e에 도시한 상태에서 상변화 물질층을 형성하게 되면, BEC와 상변화 물질층 간의 접촉 면적이 넓어 리셋 전류가 증가하므로, 다음과 같은 과정을 통해 BEC와 상변화 물질층 간의 접촉 면적을 줄일 수 있다.However, when the phase change material layer is formed in the state shown in FIG. 2E, the contact area between the BEC and the phase change material layer is wide, and thus the reset current increases. Thus, the contact area between the BEC and the phase change material layer is as follows. Can be reduced.

즉, 도 2f에 도시한 것과 같이, 전체 구조 상에 스페이서 절연층으로서의 제 3 절연층(119)을 형성하고, 에치-백 공정을 수행한다. 이에 의해 도 2g에 도시한 것과 같이 BEC의 외측벽에 스페이서(119A)가 형성되어, 도전층(115) 측벽을 절연층에 의해 차폐할 수 있다.That is, as shown in Fig. 2F, the third insulating layer 119 as the spacer insulating layer is formed on the entire structure, and the etch-back process is performed. As a result, a spacer 119A is formed on the outer wall of the BEC as shown in Fig. 2G, and the side wall of the conductive layer 115 can be shielded by an insulating layer.

결과적으로, BEC 내의 도전층(115) 상부 표면만 노출되게 되어, 도 2h에 도시한 것과 같이 전체 구조 상에 상변화 물질층(121)을 형성한 경우, BEC와 상변화 물질층 간의 접촉 면적을 최소화할 수 있다. 여기에서, 상변화 물질층(121)을 형성하기 전 세정 공정을 수행하는 것이 바람직하다.As a result, only the upper surface of the conductive layer 115 in the BEC is exposed. When the phase change material layer 121 is formed on the entire structure as shown in FIG. 2H, the contact area between the BEC and the phase change material layer is reduced. It can be minimized. Here, it is preferable to perform a cleaning process before forming the phase change material layer 121.

이상에서 설명한 순서에 의해 제조된 상변화 메모리 소자는 반도체 기판, 반 도체 기판 상에 형성된 스위칭 소자, 스위칭 소자와 접촉되는 하부전극 콘택, 하부전극 콘택보다 낮은 높이로 하부전극 콘택의 각 외측벽에 형성되는 절연층, 하부전극 콘택 및 절연층과 접촉되는 상변화 물질층과, 하부전극 콘택과 절연층 사이에 형성되는 스페이서로 이루어진다. 또한, 하부전극 콘택은 그 저부 및 내측벽에 형성된 도전층 및 도전층 내에 매립되는 충진층을 포함한다.The phase change memory device manufactured according to the above-described procedure is formed on each outer wall of the lower electrode contact at a height lower than that of the lower electrode contact and the lower electrode contact in contact with the switching element. A phase change material layer in contact with the insulating layer, the lower electrode contact and the insulating layer, and a spacer formed between the lower electrode contact and the insulating layer. The lower electrode contact also includes a conductive layer formed on the bottom and inner walls thereof and a filling layer embedded in the conductive layer.

본 발명에서는 BEC를 돌출 구조로 형성하기 위하여 절연층을 이중 구조로 형성하고, BEC를 도전층 및 충진층에 의해 매립한 후 이중 구조 절연층 상부를 제거한다. 이에 의해 BEC와 상변화 물질층과의 접촉 특성을 개선할 수 있고, 소자가 반복 동작하는 경우에도 EEC와 상변화 물질층과의 계면에 보이드가 발생하는 것을 억제할 수 있다.In the present invention, in order to form the BEC as a protruding structure, the insulating layer is formed in a double structure, and after the BEC is filled with the conductive layer and the filling layer, the upper portion of the double structure insulating layer is removed. As a result, contact characteristics between the BEC and the phase change material layer can be improved, and generation of voids at the interface between the EEC and the phase change material layer can be suppressed even when the device is repeatedly operated.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive. The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

본 발명에 의하면 하부전극 콘택과 상변화 물질층 간의 접촉 특성을 개선하여 상변화 물질층의 동작 신뢰성을 향상시킬 수 있다. 이에 따라, 상변화 메모리 소자의 오동작이 방지되고, 수율이 개선되어 다양한 전자기기에 적용할 수 있다.According to the present invention, the contact characteristics between the lower electrode contact and the phase change material layer may be improved, thereby improving operational reliability of the phase change material layer. Accordingly, the malfunction of the phase change memory device can be prevented and the yield can be improved and applied to various electronic devices.

도 1은 일반적인 상변화 메모리 소자에서 BEC와 상변화 물질층 간의 접촉 계면을 나타낸 사진,1 is a photograph showing a contact interface between a BEC and a phase change material layer in a typical phase change memory device;

도 2a 내지 2h는 본 발명의 일 실시예에 의한 상변화 메모리 소자 제조 방법을 순차적으로 설명하기 위한 소자의 단면도이다.2A to 2H are cross-sectional views of devices for sequentially describing a method of manufacturing a phase change memory device according to an embodiment of the present invention.

<도면의 주요 부분에 대한 부호 설명><Description of the symbols for the main parts of the drawings>

101 : 반도체 기판 103 : 층간 절연막101 semiconductor substrate 103 interlayer insulating film

105 : 스위칭 소자 107 : 제 1 절연층105: switching element 107: first insulating layer

109 : 제 2 절연층 111 : 포토레지스트막109: second insulating layer 111: photoresist film

113 : 콘택홀 115 : 도전층113: contact hole 115: conductive layer

117 : 충진층 119 : 제 3 절연층117: filling layer 119: third insulating layer

121 : 상변화 물질층121: phase change material layer

Claims (8)

하부구조가 형성된 반도체 기판 상에 이중 구조 절연층을 형성하는 단계;Forming a double structure insulating layer on the semiconductor substrate on which the substructure is formed; 하부전극 콘택 형성 예정 영역의 상기 이중 구조 절연층을 제거하여 상기 반도체 기판을 노출시키는 단계;Exposing the semiconductor substrate by removing the dual structure insulating layer in a region to be formed with a lower electrode contact; 전체 구조 상에 도전층 및 충진층을 순차적으로 형성하여 하부전극 콘택을 형성하는 단계;Sequentially forming a conductive layer and a filling layer on the entire structure to form a lower electrode contact; 상기 이중 구조 절연층 표면이 노출되도록 평탄화하는 단계; 및Planarizing the surface of the double structure insulating layer; And 상기 이중 구조 절연층의 상부 절연층을 제거하는 단계;Removing an upper insulating layer of the dual structure insulating layer; 를 포함하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 1 항에 있어서,The method of claim 1, 상기 이중 구조 절연층을 형성하는 단계는, 상기 반도체 기판 상부에 제 1 절연층을 형성하는 단계; 및The forming of the double structure insulating layer may include forming a first insulating layer on the semiconductor substrate; And 상기 제 1 절연층 상에, 상기 제 1 절연층보다 식각 선택비가 우수한 물질을 이용하여 제 2 절연층을 형성하는 단계;Forming a second insulating layer on the first insulating layer using a material having an etching selectivity higher than that of the first insulating layer; 를 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method comprising a. 제 1 항 또는 제 2 항에 있어서,The method according to claim 1 or 2, 상기 이중 구조 절연층은 상기 반도체 기판 상에 형성되는 질화막 및 상기 질화막 상에 형성되는 산화막으로 이루어지는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.And the double structure insulating layer is formed of a nitride film formed on the semiconductor substrate and an oxide film formed on the nitride film. 제 3 항에 있어서,The method of claim 3, wherein 상기 산화막은 TEOS(Tetra Ethyl Ortho Silicate) 베이스 산화막, SiH4 베이스 산화막 중 어느 하나인 것을 특징으로 하는 상변화 메모리 소자 제조 방법.The oxide film is a TEOS (Tetra Ethyl Ortho Silicate) base oxide film, SiH 4 Base oxide film manufacturing method characterized in that any one of the oxide film. 제 1 항에 있어서,The method of claim 1, 상기 상부 절연층을 제거하는 단계 이후, 전체 구조 상에 스페이서 절연층을 형성하는 단계;After removing the upper insulating layer, forming a spacer insulating layer on the entire structure; 상기 하부전극 콘택의 상부 표면이 노출되도록 상기 스페이서 절연층을 식각하여 상기 하부전극 콘택 외측벽에 스페이서를 형성하는 단계; 및Etching the spacer insulating layer to expose an upper surface of the lower electrode contact to form a spacer on an outer wall of the lower electrode contact; And 상기 스페이서가 형성된 전체 구조 상에 상변화 물질층을 형성하는 단계;Forming a phase change material layer on the entire structure on which the spacer is formed; 를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자 제조 방법.Phase change memory device manufacturing method characterized in that it further comprises. 반도체 기판;Semiconductor substrates; 상기 반도체 기판 상에 형성된 스위칭 소자;A switching element formed on the semiconductor substrate; 상기 스위칭 소자와 접촉되는 하부전극 콘택;A lower electrode contact in contact with the switching element; 상기 하부전극 콘택보다 낮은 높이로 상기 하부전극 콘택의 각 외측벽에 형 성되는 절연층; 및An insulating layer formed on each outer wall of the lower electrode contact at a height lower than that of the lower electrode contact; And 상기 하부전극 콘택 및 상기 절연층과 접촉되는 상변화 물질층;A phase change material layer in contact with the lower electrode contact and the insulating layer; 으로 이루어지는 상변화 메모리 소자.Phase change memory device consisting of. 제 6 항에 있어서,The method of claim 6, 상기 상변화 메모리 소자는, 상기 하부전극 콘택과 상기 절연층 사이에 형성되는 스페이서를 더 포함하는 것을 특징으로 하는 상변화 메모리 소자.The phase change memory device further comprises a spacer formed between the lower electrode contact and the insulating layer. 제 6 항에 있어서,The method of claim 6, 상기 하부전극 콘택은, 상기 하부전극 콘택의 저부 및 내측벽에 형성된 도전층; 및The lower electrode contact may include a conductive layer formed on a bottom and an inner wall of the lower electrode contact; And 상기 도전층 내에 매립되는 충진층을 포함하는 것을 특징으로 하는 상변화 메모리 소자.And a filling layer embedded in the conductive layer.
KR1020070138244A 2007-12-27 2007-12-27 Phase-change memory device and fabrication method thereof KR20090070284A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070138244A KR20090070284A (en) 2007-12-27 2007-12-27 Phase-change memory device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070138244A KR20090070284A (en) 2007-12-27 2007-12-27 Phase-change memory device and fabrication method thereof

Publications (1)

Publication Number Publication Date
KR20090070284A true KR20090070284A (en) 2009-07-01

Family

ID=41321846

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070138244A KR20090070284A (en) 2007-12-27 2007-12-27 Phase-change memory device and fabrication method thereof

Country Status (1)

Country Link
KR (1) KR20090070284A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124300B1 (en) * 2010-03-25 2012-03-27 주식회사 하이닉스반도체 Fabrication Method of Phase-Change Random Access Memory Device
US8748884B2 (en) 2010-04-08 2014-06-10 Samsung Electronics Co., Ltd. Variable resistance memory devices having reduced reset current

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101124300B1 (en) * 2010-03-25 2012-03-27 주식회사 하이닉스반도체 Fabrication Method of Phase-Change Random Access Memory Device
US8748884B2 (en) 2010-04-08 2014-06-10 Samsung Electronics Co., Ltd. Variable resistance memory devices having reduced reset current

Similar Documents

Publication Publication Date Title
US9460964B2 (en) Method for forming void-free polysilicon and method for fabricating semiconductor device using the same
KR101610826B1 (en) Method of fabricating semiconductor device having capacitor
KR100791339B1 (en) An embeded semiconductor device including planarization resistant patterns and method for fabricating the same
JP2004193563A (en) Semiconductor device having mim capacitor
KR102495914B1 (en) Semiconductor Device
US20110121377A1 (en) Reservoir capacitor of semiconductor device and method for fabricating the same
US20150214234A1 (en) Semiconductor device and method for fabricating the same
KR100945791B1 (en) Phase-Change Memory Device and Fabrication Method Thereof
KR20130134139A (en) Semiconductor device and method for using the same
KR20090070284A (en) Phase-change memory device and fabrication method thereof
KR20100077603A (en) Semiconductor device with buried gate and method for fabricating the same
CN108615732A (en) Semiconductor element and preparation method thereof
CN113539954B (en) Semiconductor structure and manufacturing method thereof
TWI809359B (en) Method of manufacturing dyanmic random access memory
KR101790559B1 (en) Phase-change memory devices and methods of manufacturing the same
KR20090090538A (en) Fabrication method of phase-change memory device
KR20110035783A (en) Fabrication method of phase change random access memory device
KR100728982B1 (en) Phase change ram device and method of manufacturing the same
WO2022037273A1 (en) Semiconductor structure and manufacturing method therefor
KR100875656B1 (en) Semiconductor device and method for manufacturing the same
KR100559527B1 (en) Contact plug of the semiconductor device and manufacturing method thereof
WO2021092943A1 (en) Phase change memory and manufacturing method therefor
US7199013B2 (en) Semiconductor device and method for fabricating the same
KR20100013948A (en) Semiconductor device and manufacturing method thereof
KR100728968B1 (en) Method of manufacturing semiconductor device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid