KR20090068638A - Method for manufacturing a pattern mask of semiconductor devices - Google Patents
Method for manufacturing a pattern mask of semiconductor devices Download PDFInfo
- Publication number
- KR20090068638A KR20090068638A KR1020070136334A KR20070136334A KR20090068638A KR 20090068638 A KR20090068638 A KR 20090068638A KR 1020070136334 A KR1020070136334 A KR 1020070136334A KR 20070136334 A KR20070136334 A KR 20070136334A KR 20090068638 A KR20090068638 A KR 20090068638A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- contact hole
- mask
- mask pattern
- model
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하기 위한 반도체 소자의 패턴 형성용 마스크 제작 방법에 관한 것이다.The present invention relates to a method of fabricating a mask for forming a pattern of a semiconductor device for preventing the distortion of the contact hole corresponding to the pattern located at the edge portion of the mask pattern to which the model-based OPC is applied.
일반적으로 반도체 소자는 여러 가지 단위 공정에 의해 제조되는데, 예를 들면, 실리콘 웨이퍼에 박막의 패턴을 형성하기 위하여 포토레지스트를 도포하는 공정, 노광 공정, 현상 공정을 복합적으로 수행하고, 웨이퍼에 패터닝된 포토레지스트 패턴을 매개로 하여 웨이퍼에 소정의 특성을 가지는 불순물을 주입하는 이온 주입 공정, 이미 형성된 반도체 박막을 식각하여 패터닝하는 식각 공정, 웨이퍼에 소정 박막을 부가하는 증착 공정, 미세 박막의 회로 패턴을 연결하는 메탈 공정 등을 수행한다.Generally, semiconductor devices are manufactured by various unit processes. For example, in order to form a pattern of a thin film on a silicon wafer, a photoresist coating process, an exposure process, and a developing process are performed in combination, and the wafer is patterned. An ion implantation process for implanting impurities having predetermined characteristics into a wafer through a photoresist pattern, an etching process for etching and patterning a semiconductor thin film already formed, a deposition process for adding a predetermined thin film to a wafer, and a circuit pattern of a fine thin film The metal process to connect, etc. are performed.
한편, 반도체 소자를 제조하기 위한 공정 중에서 포토리소그래피(photolithography) 공정은 마스크를 사용하여 웨이퍼상에 포토레지스트 패턴을 형성하는데, 이러한 패턴 형성용 마스크 제작 과정을 첨부된 도면을 참조하여 설명하면 다음과 같다.Meanwhile, a photolithography process is used to form a photoresist pattern on a wafer using a mask. The process of fabricating a mask for pattern formation is described below with reference to the accompanying drawings. .
도 1a 내지 도 1c는 종래 기술에 의한 패턴 형성용 마스크 제작 과정을 도시한 공정 단면도이다.1A to 1C are cross-sectional views illustrating a process of fabricating a mask for pattern formation according to the prior art.
도 1a 및 도 1b에 도시된 바와 같이, 패턴 형성용 마스크 제작은 일반적인 반도체 소의 제조 공정의 포토리소그래피 공정과 동일하게 광 투과 기판, 예를 들면 글래스(10)에 크롬(crome, 12) 및 포토레지스트(14)를 순차적으로 도포한 후에 포토레지스트 패턴(14a)을 형성한다. As shown in FIGS. 1A and 1B, the mask for pattern formation is manufactured in the same manner as in the photolithography process of the manufacturing process of a general semiconductor element, for example,
이후, 도 1c에 도시된 바와 같이, 전자빔 또는 레이저로 포토레지스트 패턴(14a)에 맞추어서 크롬(12)을 노광한 후에 포토레지스트 패턴(14a)을 제거하여 크롬 패턴(12a)이 형성된 광 투과 기판(10), 즉 패턴 형성용 마스크를 제작한다.Thereafter, as shown in FIG. 1C, after exposing the
이와 같은 패턴 형성용 마스크는 도 1c에 도시된 바와 같이, 크롬 패턴이 좁은 간격으로 밀집되어 있는 밀집 라인들(A)과 고립라인(B)이 존재한다.As shown in FIG. 1C, the pattern forming mask includes dense lines A and an isolation line B in which chromium patterns are densified at narrow intervals.
밀집 라인(A)들이 있는 곳은 다중 슬릿으로 구성되어 있기 때문에 광 근접 효과가 발생되는데, 반도체 칩에 집적화된 소자 및 연결선의 최소 선폭이 작아짐에 따라 자외선을 이용한 전통적인 리소그래피 기술로는 웨이퍼에 형성되는 패턴의 왜곡 현상을 피하기 힘들게 되었다. Where the dense lines (A) are composed of multiple slits, the optical proximity effect occurs. As the minimum line width of the devices and connecting lines integrated in the semiconductor chip is reduced, the conventional lithography technique using ultraviolet rays is formed on the wafer. The distortion of the pattern becomes hard to avoid.
즉, 최근 사용되고 있는 I선, DUV 등의 사용으로 파장이 365nm 임에 반하여 최소 선폭은 350nm에 달하고 있으므로, 빛의 회절 간섭 등에 의한 패턴의 왜곡은 공정에서 심각한 제약조건으로 등장하였다.That is, since the wavelength is 365 nm and the minimum line width is 350 nm due to the use of I-line, DUV, etc., which is recently used, the distortion of the pattern due to diffraction interference of light has emerged as a serious constraint in the process.
이와 같은 패턴의 근접에 따른 왜곡 현상(optical proximity effect, OPE)은 앞으로 최소 선폭이 더욱 작아짐에 따라 더욱 심각해질 것으로 예상되며, 포토리소그래피의 해상 한계에서 발생하는 패턴의 왜곡 현상에 대한 보정은 이제 불가피한 기술이 되고 있다.The optical proximity effect (OPE) is expected to become more severe as the minimum line width becomes smaller in the future, and correction of the pattern distortion occurring at the resolution limit of photolithography is now inevitable. It is a technology.
포토리소그래피는 일반적으로 포토마스크의 패턴을 광학 렌즈를 통하여 웨이퍼에 복사하는 방법을 사용하고 있다. 상을 투영시키는 광학계가 저대역 필터로 작용하기 때문에 웨이퍼에 맺히는 상은 원래의 모양에서 왜곡된 형태가 나타난다. Photolithography generally uses a method of copying a pattern of a photomask to a wafer through an optical lens. Since the optical system that projects the image acts as a low pass filter, the image formed on the wafer appears distorted from its original shape.
이러한 영향은 사각형 모양의 마스크를 사용했을 경우 높은 주파수 부분, 모서리 부분이 투과되지 않으므로 원형의 패턴을 보이게 된다. 마스크 패턴의 크기가 큰 경우에는 기본 공간 주파수가 낮으므로 비교적 많은 차수의 주파수까지 투과가 가능하여 원래의 패턴과 유사한 상이 맺히게 된다. 그러나 패턴의 사이즈가 작아지면 공간 주파수가 높아지므로 투과되는 개수가 감소하고, 따라서 왜곡은 점점 심해지게 된다.This effect shows a circular pattern because the high frequency part and the corner part are not transmitted when the rectangular mask is used. When the size of the mask pattern is large, since the fundamental spatial frequency is low, transmission is possible up to a relatively large order of frequencies, thereby forming an image similar to the original pattern. However, the smaller the size of the pattern, the higher the spatial frequency, so the number of transmissions decreases, and the distortion becomes more severe.
현재까지는 포토리소그래피 장비의 개발로 이와 같은 문제를 해결해 왔으나, 이제 장비의 한계에 도달하여 설계 차원의 접근이 필요하게 되었다.To date, the development of photolithography equipment has solved this problem, but the limitations of the equipment have now been reached, requiring a design approach.
근접 효과 보정(Optical Proximity Correction, 이하, "OPC"라 함)은 이와 같은 왜곡을 감안하여 미리 마스크에 형성된 패턴의 모양을 변형하여 웨이퍼에 맺히는 최종 패턴이 원하는 모양이 되도록 하는 것이다.Optical Proximity Correction (hereinafter referred to as "OPC") is to modify the shape of the pattern formed in advance on the mask in consideration of such distortion so that the final pattern formed on the wafer becomes a desired shape.
근접 효과는 이웃한 피쳐가 패턴 의존적 변이를 만들어 내도록 상호 작용을 할 때 발생한다. 이와 같은 광근접 효과에 의한 CD(Critical Dimension)의 변동을 감소시키는 방법으로는 크게 두 가지, 즉 노광 장비의 파라미터를 변경시켜 근접 효과에 대한 보정을 취하는 모델 기반 OPC(model-based OPC)와 일반적으로 몇 개의 규칙을 정하여 이를 마스크 설계에 방영하는 규칙 기반 OPC(rule-based OPC)가 있다.Proximity effects occur when neighboring features interact to create pattern-dependent variations. There are two ways to reduce the CD (Critical Dimension) fluctuation due to the optical proximity effect, namely model-based OPC (model-based OPC) that changes the parameters of the exposure equipment and corrects the proximity effect. There is a rule-based OPC that sets a few rules and broadcasts them to the mask design.
먼저, 규칙 기반 OPC는 반복 계산을 하지 않으므로 대형 설계를 빠른 시간 내에 처리할 수 있는 반면 최적의 설계를 기대하기 어렵다는 문제점이 있다.First, since rule-based OPC does not perform iterative calculations, it is difficult to expect an optimal design while processing a large design in a short time.
또한, 모델 기반 OPC는 만들어진 모델의 정확도가 높으면 웨이퍼에 구현하고자 하는 패턴의 형태와 크기에 대한 시뮬레이션(simulation) 값과 실제측정 값간의 오차를 줄일 수가 있는 반면, 모델을 만들기 위해 공정이 안정화되어 있어야 하고, 진행되는 공정이 변경될 때는 OPC 모델의 확인 작업과 새로운 모델의 생성이 요구된다.In addition, model-based OPC can reduce the error between the simulation value and the actual measurement value of the shape and size of the pattern to be implemented on the wafer if the accuracy of the created model is high, while the process must be stabilized to make the model. When the process is changed, it is necessary to confirm the OPC model and generate a new model.
한편, 패턴이 미세화 됨에 따라 플래시 소자의 콘택 홀(contact hole)의 패터닝에 대한 어려움으로 인해 콘택 홀의 경우 라인과 스페이스의 패턴에 비하여 디파인(define)하기가 어려우며, 이에 따라 콘택 홀의 레이어를 진행하기 위해서는 신규 장비에 대한 투자 및 새로운 기술이 도입되어야 한다. 하지만, 반도체 소자의 제조에 저비용을 이용한 고효율을 이루도록 함이 바람직하기 때문에 기존의 반도체 소자 제조 장비를 이용하여 미세 패턴을 형성하기 위한 기술 개발이 활발하게 이루어지고 있다. On the other hand, as the pattern becomes finer, due to the difficulty in patterning the contact hole of the flash device, it is difficult to define the contact hole in comparison with the pattern of the line and space, and accordingly, in order to proceed with the layer of the contact hole, Investments in new equipment and new technologies must be introduced. However, since it is desirable to achieve high efficiency using low cost in the manufacture of semiconductor devices, technology development for forming fine patterns using existing semiconductor device manufacturing equipment has been actively performed.
이러한 측면에서 콘택 홀을 형성하기 위한 마스크의 패턴에 규칙 기반 OPC를 적용하였으나, 패턴의 미세화에도 불구하고 기존의 장비를 이용할 수 있도록 하기 위해서는 모델 기반 OPC의 적용이 불가피하게 되었다. In this respect, the rule-based OPC was applied to the pattern of the mask for forming the contact hole. However, in order to use the existing equipment despite the refinement of the pattern, the application of the model-based OPC became inevitable.
상기한 바와 같은 콘택 홀을 형성하기 위한 마스크 패턴에서 모델 기반 OPC를 적용하는 경우 공정의 안정화 측면에서 불리할 뿐 아니라, 도 2에 도시된 바와 같이, 모델 기반 OPC가 적용된 마스크 패턴을 이용하여 웨이퍼(W)에 콘택 홀(A,B)을 형성시 마스크 패턴의 에지부분에 위치하는 패턴에 의해 형성되는 콘택 홀(A)이 다른 콘택 홀(B)에 비하여 현저하게 찌그러지는 문제점을 가지고 있었다. In the case of applying the model-based OPC in the mask pattern for forming the contact hole as described above, as well as disadvantages in terms of stabilization of the process, as shown in FIG. When forming the contact holes A and B in W), the contact holes A formed by the pattern located at the edge portion of the mask pattern had a problem of being significantly distorted as compared with the other contact holes B.
이와 같은, 에지부분의 콘택 홀(A)의 찌그러짐 현상은 모델 기반 OPC만으로는 개선하기 어려운데, 그 이유는 모델 기반 OPC 과정에서 특정 콘택 홀의 패턴만을 추가로 보정하기가 어려우며, 특정 콘택 홀의 패턴 형상을 개선시키기 위하여 레시피를 변경할 경우 원하지 않는 다른 콘택 홀의 형상이 오히려 찌그러질 수 있기 때문이다. Such distortion of the contact hole A of the edge portion is difficult to improve only by model-based OPC, because it is difficult to further correct only the pattern of a specific contact hole in the model-based OPC process, and improve the pattern shape of a specific contact hole. If you change the recipe so that the shape of other unwanted contact holes is rather distorted.
본 발명은 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시킨다.The present invention prevents the dent of the contact hole corresponding to the pattern located at the edge portion of the mask pattern to which the model-based OPC is applied, thereby preventing the overlap margin and reducing the yield of the semiconductor device. .
본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법은 반도체 소자 제조용 마스크 패턴의 형성 방법에 있어서, 테스트 패턴으로부터 마스크 패턴까지 모델 기반 OPC를 실시하여 콘택 홀 레이어의 마스크 패턴을 획득하는 단계와, 콘택 홀 레이어의 마스크 패턴에서 에지부분에 위치하는 패턴에 의해 웨이퍼에 형성되는 콘택 홀의 찌그러짐을 해소하도록 에지부분에 위치하는 패턴에 대한 리사이징(re-sizing) 작업을 실시하는 단계와, 모델 기반 OPC와 리사이징 작업의 실시 결과에 따라 콘택 홀 레이어의 마스크 패턴을 제작하는 단계를 포함한다.In the method of manufacturing a mask for forming a pattern of a semiconductor device according to the present invention, the method for forming a mask pattern for manufacturing a semiconductor device may include: obtaining a mask pattern of a contact hole layer by performing model-based OPC from a test pattern to a mask pattern; Re-sizing the pattern located at the edge portion to solve the distortion of the contact hole formed in the wafer by the pattern located at the edge portion of the mask pattern of the hole layer, and the model-based OPC and resizing And manufacturing a mask pattern of the contact hole layer according to the result of the operation.
본 발명은 콘택 홀 레이어를 형성하기 위한 마스크 패턴을 제조하기 위해 모델 기반 OPC를 적용하고, 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴을 선택하여 리사이징 작업을 실시함으로써 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시키는 효과를 가지고 있다.The present invention applies a model-based OPC to manufacture a mask pattern for forming a contact hole layer, and applies a model-based OPC by selecting a pattern located at the edge of the mask pattern to which the model-based OPC is applied The contact hole corresponding to the pattern located at the edge portion of the mask pattern is prevented from being crushed, thereby reducing the overlap margin and increasing the yield of the semiconductor device.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하기로 한다. 아울러 본 발명을 설명함에 있어서, 관련된 공지 구성 또는 기능에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In addition, in describing the present invention, when it is determined that the detailed description of the related known configuration or function may obscure the gist of the present invention, the detailed description thereof will be omitted.
도 3은 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법을 설명하기 위한 흐름도이다. 도시된 바와 같이, 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법은 모델 기반 OPC(model-based optical proximity correction)에 의한 콘택 홀 레이어의 마스크 패턴을 획득하는 단계(100)와, 콘택 홀 레이어의 마스크 패턴에서 에지부분에 위치하는 패턴에 대한 리사이징(re-sizing) 작업을 실시하는 단계(200)와, 모델 기반 OPC와 리사이징 작업의 실시 결과에 따라 콘택 홀 레이어의 마스크 패턴을 제작하는 단계를 포함한다.3 is a flowchart illustrating a method of manufacturing a mask for forming a pattern of a semiconductor device according to the present invention. As shown, a method of fabricating a mask for forming a pattern of a semiconductor device according to the present invention includes obtaining a mask pattern of a contact hole layer by model-based optical proximity correction (OPC) (100), and the contact hole layer Performing a resizing operation on the pattern located at the edge portion of the mask pattern in
모델 기반 OPC를 실시하는 단계(100)는 테스트 패턴으로부터 마스크 패턴까지 모델 기반 OPC를 실시하여 콘택 홀 레이어의 마스크 패턴(2)을 획득하게 되는데, 이를 위해, 먼저 테스트 패턴을 디자인하고(110), 근접 교정(Proximity correction)(120)에 의해 마스크 패턴이 제작된다(130). 이 때, 근접 교정(120)이라 함은 패턴 디자인 CD와 마스크 CD 데이터가 동일하도록 교정하는 것이다.In the
제작된 마스크를 이용하여 시험용 웨이퍼를 제작하며(140), 제작된 시험용 웨이퍼의 CD 데이터를 수집한다(150). 이후, 수집된 시험용 웨이퍼의 CD 데이터에 의거하여 평균적인 하나의 시뮬레이션 모델을 제작하고(160), OPC하고자 하는 원래의 콘택 홀 레이어의 마스크 패턴(1)과 시뮬레이션(simulation) 모델에 의거하여 OPC를 수행하여 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴(2)을 얻는다.A test wafer is manufactured using the manufactured mask (140), and CD data of the manufactured test wafer is collected (150). Thereafter, an average simulation model is produced based on the collected CD data of the test wafer (160), and the OPC is generated based on the mask pattern (1) and the simulation model of the original contact hole layer to be OPC. The
이러한 과정에 의해 제작되는 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴(2)은 모델의 정확도가 높으면 웨이퍼에 구현 하고자 하는 패턴의 형태와 크기에 대한 시뮬레이션 값과 실제 측정값 간의 오차를 줄일 수가 있다.The
리사이징 작업을 실시하는 단계(200)는 모델 기반 OPC를 마친 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a)에 의해 웨이퍼에 형성되는 콘택 홀의 찌그러짐을 해소하도록 에지부분에 위치하는 패턴(2a)에 대한 리사이징(re-sizing) 작업을 실시한다.The
한편, 리사이징 작업을 실시하는 단계(200)는 도 4에 도시된 바와 같이, 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a)을 규칙 기반 OPC(rule-based optical proximity correction)를 실시하여 리사이징 작업을 실시함으로써 최종의 콘택 홀 레이어의 마스크 패턴(3)을 획득하게 된다. 즉, 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a)과 웨이퍼 상에 형성되는 실제적인 감광막 패턴과의 차이를 컴퓨터 상에서 동작하는 소프트웨어에 의해 실현되는 규칙 기반 OPC로 보정하여 리사이징된 에지부분의 패턴(3a)을 가지는 최종의 콘택 홀 레이어의 마스크 패턴(3)을 형성하는 것이다.Meanwhile, as illustrated in FIG. 4, the
또한, 리사이징 작업을 실시하는 단계(200)는 도 5에 도시된 바와 같이, OPC된 콘택 홀 레이어의 마스크 패턴(2)에서 에지부분에 위치하는 패턴(2a) 주위에 패턴의 일종인 스캐터링 스페이스(scattering space; 4a)를 형성함으로써 최종의 콘택 홀 레이어의 마스크 패턴(4)을 획득할 수 있다. 이 때, 스캐터링 스페이스(4a)의 형성은 규칙 기반 OPC를 적용할 수 있으며, 이와 달리, 스캐터링 스페이스(4a)의 위치, 형태 또는 면적의 변화에 상응하는 실제 웨이퍼 상에서의 에지부분의 콘택 홀 찌그러짐 정도를 각각 구하여 에지부분의 콘택 홀이 설계된 형상을 가지는데 최적인 스캐터링 스페이스(4a)의 위치, 형태 또는 면적 등을 구하여 이를 최종의 콘택 홀 레이어의 마스크 패턴(4) 획득시 반영하도록 할 수 있다.In addition, the
도 6a 및 도 6b는 스캐터링 스페이스의 형성을 통한 리사이징 적용 전과 적용 후의 시뮬레이션 결과를 각각 나타낸 도면이다. 도시된 바와 같이, 도 6a에서 모델 기반 OPC만 적용한 종래의 에지부분의 콘택 홀(C)보다 본 발명에 따른 모델 기반 OPC 후 에지부분의 패턴 주위에 스캐터링 스페이스를 형성한 도 6b에서 에지부분의 콘택 홀(D)에 대한 찌그러짐 현상이 개선된 것을 알 수 있다.6A and 6B illustrate simulation results before and after application of resizing through the formation of scattering spaces, respectively. As shown in FIG. 6A, a scattering space is formed around the pattern of the edge portion after the model-based OPC according to the present invention, rather than the contact hole C of the conventional edge portion to which only the model-based OPC is applied in FIG. 6A. It can be seen that the crushing phenomenon for the contact hole D is improved.
콘택 홀 레이어의 마스크 패턴을 제작하는 단계는 모델 기반 OPC 단계(100)와 리사이징 작업 단계(200)의 실시 결과에 따라 획득되는 최종의 콘택 홀 레이어의 마스크 패턴(3,4)을 종래에서 언급한 바와 같은 방법에 의해 마스크로 제작하게 된다.The manufacturing of the mask pattern of the contact hole layer may include the mask patterns 3 and 4 of the final contact hole layer obtained according to the results of the model-based
이상과 같은 본 발명의 바람직한 실시예들에 따르면, 콘택 홀을 형성하기 위한 콘택 홀 레이어의 마스크 패턴을 제조하기 위해 모델 기반 OPC를 적용하고, 모델 기반 OPC가 적용된 마스크 패턴의 에지부분에 위치하는 패턴을 선택하여 리사이징 작업으로서 규칙 기반 OPC 또는 에지부분에 위치하는 패턴 주위에 스캐터링 스페이스를 형성함으로써 마스크 패턴의 에지부분에 위치하는 패턴에 해당하는 콘택 홀의 찌그러짐 현상을 방지하고, 이로 인해 오버랩 마진(overlap margin)의 감소를 방지함과 아울러 반도체 소자의 수율을 증대시키는 효과를 가지고 있다.According to the preferred embodiments of the present invention as described above, to apply a model-based OPC to manufacture a mask pattern of the contact hole layer for forming a contact hole, the pattern located on the edge portion of the mask pattern to which the model-based OPC is applied Select to form scattering space around the rule-based OPC or the pattern located at the edge part as a resizing operation to prevent distortion of the contact hole corresponding to the pattern located at the edge part of the mask pattern, resulting in overlap margin In addition to preventing a decrease in margins, the semiconductor device has an effect of increasing yield.
이상에서와 같이, 본 발명의 상세한 설명에서 구체적인 실시예에 관해 설명하였으나, 본 발명의 기술이 당업자에 의하여 용이하게 변형 실시될 가능성이 자명하며, 이러한 변형된 실시예들은 본 발명의 특허청구범위에 기재된 기술사상에 포함된다할 것이다.As described above, specific embodiments have been described in the detailed description of the present invention, but it is obvious that the technology of the present invention can be easily modified by those skilled in the art, and such modified embodiments are defined in the claims of the present invention. It will be included in the technical spirit described.
도 1a 내지 도 1c는 종래의 기술에 의한 패턴 형성용 마스크 제작 과정을 도시한 공정 단면도이고,1A to 1C are cross-sectional views illustrating a process of fabricating a mask for pattern formation according to the related art.
도 2는 종래의 기술에 따른 모델 기반 OPC가 적용된 마스크 패턴을 이용하여 웨이퍼에 형성된 콘택 홀을 나타낸 이미지이고,2 is an image showing a contact hole formed in a wafer using a mask pattern to which a model-based OPC according to the prior art is applied,
도 3은 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법을 설명하기 위한 흐름도이고,3 is a flowchart illustrating a method of fabricating a mask for forming a pattern of a semiconductor device according to the present invention;
도 4는 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법에 따라 획득되는 마스크 패턴을 나타낸 평면도이고,4 is a plan view showing a mask pattern obtained by the method for manufacturing a mask for forming a pattern of a semiconductor device according to the present invention;
도 5는 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법에 따라 획득되는 마스크 패턴의 다른 예를 나타낸 평면도이고,5 is a plan view showing another example of a mask pattern obtained by the method of manufacturing a mask for forming a pattern of a semiconductor device according to the present invention;
도 6a 및 도 6b는 본 발명에 따른 반도체 소자의 패턴 형성용 마스크 제작 방법의 적용 전과 적용 후의 시뮬레이션 결과를 각각 나타낸 도면이다.6A and 6B are diagrams showing simulation results before and after application of a method for fabricating a pattern forming mask of a semiconductor device according to the present invention, respectively.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
1 : 원래의 콘택 홀 레이어의 마스크 패턴1: mask pattern of the original contact hole layer
2 : 모델 기반 OPC된 콘택 홀 레이어의 마스크 패턴2: Mask pattern of model based OPC contact hole layer
2a : 에지부분의 패턴2a: edge pattern
3,4 : 최종의 콘택 홀 레이어의 마스크 패턴3,4: mask pattern of the final contact hole layer
3a : 리사이징된 패턴3a: resized pattern
4a : 스캐터링 스페이스4a: scattering space
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136334A KR20090068638A (en) | 2007-12-24 | 2007-12-24 | Method for manufacturing a pattern mask of semiconductor devices |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070136334A KR20090068638A (en) | 2007-12-24 | 2007-12-24 | Method for manufacturing a pattern mask of semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090068638A true KR20090068638A (en) | 2009-06-29 |
Family
ID=40996007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070136334A KR20090068638A (en) | 2007-12-24 | 2007-12-24 | Method for manufacturing a pattern mask of semiconductor devices |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090068638A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
-
2007
- 2007-12-24 KR KR1020070136334A patent/KR20090068638A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220390828A1 (en) * | 2021-06-07 | 2022-12-08 | United Microelectronics Corp. | Method of making mask pattern and method of forming pattern in layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4494796B2 (en) | Micro dimension control using all phase mask and trim mask | |
| KR100553069B1 (en) | Photomask and method of producing photomask | |
| US7807342B2 (en) | Transmission mask with differential attenuation to improve ISO-dense proximity | |
| US6787274B2 (en) | Mask for adjusting transmittance of a light and method for manufacturing the same | |
| US20070162887A1 (en) | Method of fabricating photo mask | |
| JP2009512186A (en) | Improved process margin using separate assist features | |
| JP2006527398A (en) | Method of designing a reticle and manufacturing a semiconductor element with a reticle | |
| US8129078B2 (en) | Mask, method for manufacturing the same, and method for manufacturing semiconductor device | |
| JP5067313B2 (en) | Method for manufacturing halftone phase shift mask and method for manufacturing semiconductor device | |
| US7939225B2 (en) | Mask for controlling line end shortening and corner rounding arising from proximity effects | |
| US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
| JP4345821B2 (en) | Exposure mask and pattern forming method | |
| JP2004040039A (en) | Selecting method of exposing method | |
| KR100662961B1 (en) | Test pattern drawing method for extracting opc model | |
| KR20090068638A (en) | Method for manufacturing a pattern mask of semiconductor devices | |
| KR20070069994A (en) | Method for manufacturing pattern mask of semiconductor device | |
| WO2009125529A1 (en) | Method of generating mask pattern and method of forming pattern | |
| US8324106B2 (en) | Methods for fabricating a photolithographic mask and for fabricating a semiconductor integrated circuit using such a mask | |
| KR100529428B1 (en) | Method for manufacturing pattern mask by using proximity effect calibrating mask | |
| KR100834234B1 (en) | Method for forming mask pattern for fabricating semiconductor device | |
| KR101113326B1 (en) | Method of fabricating assist feature in photomask | |
| US6617081B2 (en) | Method for improving process window in semi-dense area by using phase shifter | |
| JPH11125894A (en) | Photomask and its designing method | |
| KR100771550B1 (en) | Photo mask and the method for fabricating the same | |
| JP2013109289A (en) | Method for creating mask and method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |