KR20090054843A

KR20090054843A - 액정표시장치의 라인 딤 개선 장치

Info

Publication number: KR20090054843A
Application number: KR1020070121738A
Authority: KR
Inventors: 강정호
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-11-27
Filing date: 2007-11-27
Publication date: 2009-06-01
Also published as: KR101441954B1

Abstract

본 발명은 DRD 픽셀 구조의 액정표시장치에서 수직라인별로 세로선 형태의 딤(Dim)이 발생되는 것을 방지하기 위하여 수직라인별로 교번되게 강 충전 약 충전되는 데이터를 보상하는 기술에 관한 것이다. 이러한 본 발명은, DRD 픽셀 구조에 대한 RGB 데이터를 출력할 때 RGB 데이터 중 하나의 데이터가 수직라인별로 강 충전과 약 충전되는 것에 대응하여 서로의 충전량을 균등하게 보상하는 타이밍 콘트롤러와; 상기 타이밍 콘트롤러로부터 공급되는 데이터신호제어신호에 응답하여 상기 액정 패널의 각 데이터라인에 화소신호를 공급하는 데이터 구동부에 의해 달성된다.

블루라인 딤,데이터 보상

Description

액정표시장치의 라인 딤 개선 장치{IMPROVEMENT DEVICE FOR LINE DIM OF LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정표시장치의 구동 기술에 관한 것으로, 특히 DRD(DRD: Duble Reduced Data) 픽셀 구조의 액정표시장치에서 수직라인별로 세로선 형태의 딤(Dim)이 발생되는 것을 방지하는데 적당하도록 한 액정표시장치의 라인 딤 개선 장치에 관한 것이다.

최근, 정보기술(IT)의 발달에 따라 디스플레이는 시각정보 전달매체로서 그 중요성이 더 한층 강조되고 있으며, 향후 주요한 위치를 선점하기 위해서는 저소비전력화, 박형화, 경량화, 고화질화 등의 요건을 충족시켜야 한다.

평판표시장치의 대표적인 표시장치인 액정표시장치(LCD: Liquid Crystal Display)는 액정의 광학적 이방성을 이용하여 화상을 표시하는 장치로서, 박형, 소형, 저소비전력 및 고화질 등의 장점으로 인해 음극선관(Cathode Ray Tube : CRT)을 대체할 수 있는 평판 표시장치의 주요 제품으로 개발되고 있다.

일반적으로, 액정 표시장치는 매트릭스(matrix) 형태로 배열된 화소들에 화상정보를 개별적으로 공급하여, 그 화소들의 광투과율을 조절함으로써 원하는 화상 을 표시할 수 있도록 한 표시장치이다. 따라서, 액정 표시장치는 화상을 구현하는 최소 단위인 화소들이 액티브 매트릭스 형태로 배열되는 액정 패널과, 상기 액정 패널을 구동하기 위한 구동부를 구비한다. 그리고, 상기 액정표시장치는 스스로 발광하지 못하기 때문에 액정표시장치에 광을 공급하는 백라이트 유닛이 구비된다.

한편, 도 1은 디알디(DRD) 구조의 픽셀 맵핑을 나타낸 것이고, 도 2는 2 도트(dot) 인버젼 구동방식의 파형을 나타낸 것이다.

DRD 픽셀의 구조상 극성이 부극성(-)에서 정극성(+)으로 또는 그 반대로 변경된 픽셀은 극성이 변경되지 않은 픽셀 즉, 부극성에서 부극성으로 또는 정극성에서 정극성으로 변경된 픽셀에 비하여 라이징 타이밍이 길게 되므로 그만큼 충전 전하량이 적게된다.

이와 같은 이유로 인하여, 도 2에서와 같이 적색 픽셀(R)은 항상 약 충전되고, 녹색 픽셀(G)은 항상 강 충전되어 수직 라인간 충전량의 차이가 발생되지 않는다. 이에 비하여, 청색 픽셀(B)은 수직라인별로 강 충전과 약 충전이 교번되게 이루어진다. 이에 따라, 도 3에서와 같이 그레이 테스트 패턴(Gray Test Pattern)에서 청색 픽셀만 수직라인별로 세로선 형태의 블루라인 딤(Blue Line Dim)이 발생된다. 참고로, 강 충전 약 충전 라인간의 충전량 차이는 2∼3계조, 전압으로는 20∼30mV 수준이다.

이와 같이 DRD 픽셀 구조를 채용한 종래 액정표시장치에서는 적,녹,청색 픽셀 중에서 두 픽셀은 수직 라인간 충전량의 차이가 발생되지 않으나, 나머지 한 픽셀은 수직라인별로 강 충전과 약 충전이 교번되게 이루어지므로 수직라인별로 세로 선 형태의 딤(Dim)이 발생되는 문제점이 있었다.

따라서, 본 발명의 목적은 디알디(DRD) 구조를 채용한 액정표시장치에서 수직라인별로 강 충전과 약 충전이 교번되게 이루어지는 픽셀의 충전량을 보상해 주어 수직라인별로 세로선 형태의 딤이 발생되는 것을 방지하는데 있다.

상기와 같은 목적을 달성하기 위한 본 발명은, DRD 픽셀 구조에 대한 RGB 데이터를 출력할 때 RGB 데이터 중 하나의 데이터가 수직라인별로 강 충전과 약 충전되는 것에 대응하여 서로의 충전량을 균등하게 보상하는 타이밍 콘트롤러와; 상기 타이밍 콘트롤러로부터 공급되는 데이터신호제어신호에 응답하여 상기 액정 패널의 각 데이터라인에 화소신호를 공급하는 데이터 구동부를 포함하여 구성함을 특징으로 한다.

본 발명은 DRD 픽셀 구조에 대한 RGB 데이터를 출력할 때 RGB 데이터 중 하나의 데이터가 수직라인별로 강 충전과 약 충전되는 것에 대응하여 서로의 충전량이 균등해 지도록 보상하여 출력함으로써, 수직라인별로 세로선 형태의 라인 딤(Dim)이 발생되는 것을 확실하게 방지할 수 있는 효과가 있다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

도 4는 본 발명에 의한 액정표시장치의 라인 딤 개선 장치의 일실시 구현예를 보인 블록도로서 이에 도시한 바와 같이, 후술할 게이트 구동부(42)의 구동을 제어하기 위한 게이트신호제어신호(GDC) 및 데이터 구동부(43)의 구동을 제어하기 위한 데이터제어신호(DDC)를 출력하고, DRD 픽셀 구조에 대한 RGB 데이터를 출력할 때 RGB 데이터 중 하나의 데이터가 수직라인별로 강 충전과 약 충전되는 것에 대응하여 서로의 충전량이 균등해 지도록 보상하여 출력하는 타이밍 콘트롤러(41)와; 상기 타이밍 콘트롤러(41)로부터 공급되는 게이트신호제어신호(GDC)에 응답하여, 액정 패널(44)의 각 게이트라인(GL1∼GLn)에 게이트신호를 출력하는 게이트 구동부(42)와; 상기 타이밍 콘트롤러(41)로부터 공급되는 데이터신호제어신호(DDC)에 응답하여 상기 액정 패널(44)의 각 데이터라인(DL1∼DLm)에 화소신호를 공급하는 데이터 구동부(43)와; 상기 게이트신호와 화소신호에 의해 구동되는 액정셀들을 매트릭스 형태로 구비하여 화상을 표시하는 액정패널(44)을 포함하여 구성하였다.

상기 타이밍 콘트롤러(41)는 입력되는 신호에서 RGB 데이터를 분리하여 출력하는 데이터 분리부(41A)와; 상기 분리된 RGB 데이터의 프레임 레이트를 제어하는 프레임율 제어부(41B)와; 상기 프레임율 제어부(41B)에서 DRD 구조의 RGB 픽셀을 향해 출력되는 RGB 데이터 중 특정 픽셀의 데이터가 수직라인별로 강 충전과 약 충전이 교번되게 이루어져 세로선 형태의 딤이 발생되는 것을 방지하기 위해 서로의 충전량이 균등해 지도록 보상하는 데이터 보상부(41C)와; 상기 데이터 보상부(41C)에 의해 보상처리된 데이터가 수평라인 단위로 저장되는 라인 메모리(41D)와; 상기 라인 메모리(41D)에 저장된 데이터를 상기 데이터 구동부(43)에서 처리하는데 적당 한 형태로 가공하여 출력하는 인터페이스부(41E)를 구비한다.

이와 같이 구성한 본 발명의 작용을 첨부한 도 5 내지 8을 참조하여 상세히 설명하면 다음과 같다.

타이밍 콘트롤러(41)는 시스템으로부터 공급되는 수직/수평 동기신호(Hsync/Vsync)와 클럭신호(DCLK)를 이용하여 게이트 구동부(42)를 제어하기 위한 게이트 제어신호(GDC)와 데이터 구동부(43)를 제어하기 위한 데이터 제어신호(DDC)를 출력한다. 이와 함께, 상기 타이밍 콘트롤러(41)는 상기 시스템으로부터 입력되는 디지털의 화소 데이터(RGB)를 샘플링한 후에 이를 재정렬하여 상기 데이터 구동부(43)에 공급한다.

상기 게이트 제어신호(GDC)로서 게이트 스타트 펄스(GSP), 게이트 시프트 클럭(GSC), 게이트 아웃 인에이블(GOE) 등이 있고, 데이터 제어신호(DDC)로서 소스 스타트 펄스(SSP), 소스 시프트 클럭(SSC), 소스 아웃 인에이블(SOE), 극성신호(POL) 등이 있다.

게이트 구동부(42)는 상기 타이밍 콘트롤러(41)로부터 입력되는 게이트 제어신호(GDC)에 응답하여 게이트신호를 게이트라인(GL1∼GLn)에 순차적으로 공급하고, 이에 의해 수평라인 상의 해당 박막트랜지스터(TFT)들이 턴온된다. 이에 따라, 데이터라인(DL1∼DLm)을 통해 공급되는 화소신호들이 상기 박막트랜지스터(TFT)들을 통해 각각의 스토리지 캐패시터(C_ST)에 저장된다.

이에 대해 좀 더 상세히 설명하면, 상기 게이트 구동부(42)는 상기 게이트 스타트 펄스(GSP)를 게이트 시프트 클럭(GSC)에 따라 시프트시켜 시프트 펄스를 발생한다. 그리고, 게이트 구동부(42)는 상기 시프트 클럭에 응답하여 수평기간마다 해당 게이트라인(GL)에 게이트 온,오프구간(신호)으로 이루어진 게이트신호를 공급하게 된다. 이 경우 상기 게이트 구동부(42)는 상기 게이트 아웃 인에이블신호(GOE)에 응답하여 인에이블 기간에서만 게이트 온 신호를 공급하고, 그 외의 기간에서는 게이트 오프 신호(게이트 로우 신호)를 공급하게 된다.

데이터 구동부(43)는 상기 타이밍 콘트롤러(41)로부터 입력되는 데이터 제어신호(DDC)에 응답하여 상기 화소 데이터(RGB)를 계조값에 대응하는 아날로그의 화소신호(데이터신호 또는 데이터전압)로 변환하고, 이렇게 변환된 화소신호를 액정패널(44)상의 데이터라인(DL1∼DLm)에 공급한다.

이에 대해 좀 더 상세히 설명하면, 상기 데이터 구동부(43)는 상기 소스 스타트 펄스(SSP)를 소스 시프트 클럭에 따라 시프트시켜 샘플링신호를 발생한다. 이어서, 상기 데이터 구동부(43)는 상기 샘플링신호에 응답하여 상기 화소 데이터(RGB)를 일정 단위씩 순차적으로 입력하여 래치한다. 그리고, 상기 데이터 구동부(43)는 래치된 1 라인분의 화소데이터(RGB)를 아날로그의 화소신호로 변환하여 데이터라인(DL1∼DLm)에 공급하게 된다.

액정패널(44)은 매트릭스 형태로 배열된 다수의 액정셀(C_LC)들과, 데이터라인(DL1∼DLm)과 게이트라인(GL1∼GLn)의 교차부마다 형성되어 상기 각 액정셀(C_LC)들 각각에 접속된 박막 트랜지스터(TFT)를 구비한다.

상기 박막 트랜지스터(TFT)는 게이트라인(GL)으로부터 게이트신호가 공급되는 경우 턴온되어 상기 데이터라인(DL)을 통해 공급되는 화소신호를 액정셀(C_LC)에 공급한다. 그리고, 상기 박막 트랜지스터(TFT)는 상기 게이트라인(GL)을 통해 게이트 오프 신호가 공급될 때 턴오프되어 액정셀(C_LC)에 충전된 화소 신호가 유지되게 한다. 상기 액정셀(C_LC)은 액정을 사이에 두고 공통전극과 박막 트랜지스터(TFT)에 접속된 화소전극을 포함한다. 그리고, 상기 액정셀(C_LC)은 충전된 화소 신호가 다음 화소 신호가 충전될 때까지 안정적으로 유지되게 하기 위하여 스토리지 캐패시터(C_ST)를 더 구비한다. 상기 스토리지 캐패시터(C_ST)는 화소 전극과 이전단 게이트라인의 사이에 형성된다. 이러한 액정셀(C_LC)은 상기 박막 트랜지스터(TFT)를 통해 충전되는 화소 신호에 따라 유전 이방성을 가지는 액정의 배열 상태가 가변되고, 이에 따라 광투과율이 조절되어 계조가 구현된다.

한편, 상기 타이밍 콘트롤러(41)에서의 입력데이터 처리과정을 좀더 상세히 설명하면 다음과 같다.

데이터 분리부(41A)는 시스템으로부터 입력되는 신호에서 RGB 데이터를 분리하여 출력하고, 프레임율 제어부(41B)는 그 분리된 RGB 데이터의 프레임 레이트를 제어한다.

그리고, 데이터 보상부(41C)는 상기 프레임율 제어부(41B)에서 DRD 구조의 RGB 픽셀을 향해 출력되는 RGB 데이터 중 특정 픽셀의 데이터가 수직라인별로 강 충전과 약 충전이 교번되게 이루어져 세로선 형태의 딤이 발생되는 것을 방지하기 위하여 데이터를 적절히 보상하여 출력한다.

상기 특정 픽셀의 데이터 예를 들어, 도 2에서와 같이 청색 픽셀(B)의 데이터의 경우 데이터 구동부의 제2채널(D-IC ch2)로 공급되는 청색 픽셀(B)의 데이터는 강 충전되고, 데이터 구동부의 제3채널(D-IC ch3)로 공급되는 데이터는 약 충전되므로 이들 중 하나를 보상하여 서로의 충전량이 균등해 지도록 하면 상기 세로선 형태의 딤이 발생되는 것이 방지된다.

이를 위해, 상기 제2채널(D-IC ch2)로 공급되는 청색 픽셀(B)의 데이터를 소정 그레이(예: 2 Gray) 낮추거나, 제3채널(D-IC ch3)로 공급되는 청색 픽셀(B)의 데이터를 소정 그레이(예: 2 Gray) 높여서 공급하면 되는데, 여기에서는 그 데이터를 소정 그레이(예: 2 Gray) 낮추어 블랙 방향으로 보상하는 것을 예로 하여 설명한다.

도 5는 상기 데이터 보상부(41C)의 일실시 구현예를 보인 상세 블록도이고, 도 6은 도 5에서 룩업테이블의 데이터 포맷을 나타낸 것으로, 이들을 참조하여 상기 데이터 보상부(41C)에서 상기와 같은 데이터 보상처리과정을 상세히 설명하면 다음과 같다.

현재 수직라인이 상기 데이터 보상부(41C)의 입력 데이터 중에서 상기 보상하고자 하는 청색 픽셀(B)이 위치한 수직라인 이외의 수직라인일 때, 멀티플렉서(52)는 라인카운터의 출력신호(Line COUNTER)에 의해 제1입력단자로 입력되는 데이터를 그대로 선택하여 출력하게 되므로 이때에는 데이터 보상이 이루어지지 않는 다.

또한, 현재 수직라인이 상기 데이터 보상부(41C)의 입력 데이터 중에서 상기 보상하고자 하는 청색픽셀(B)이 위치한 수직라인일지라도 시인성이 둔감한 계조 구간 예를 들어 총 64계조인 경우 0∼20 계조, 42∼63계조 구간에서는 굳이 상기의 데이터 보상이 불필요하므로 이때에도 상기 멀티플렉서(52)는 라인카운터의 출력신호(Line COUNTER)에 의해 제1입력단자로 입력되는 데이터를 그대로 선택하여 출력한다.

그러나, 현재 수직라인이 상기 데이터 보상부(41C)의 입력 데이터 중에서 상기 보상하고자 하는 청색픽셀(B)이 위치한 수직라인이고, 상기 시인성이 둔감한 계조 구간(0∼20 계조, 42∼63)을 제외한 계조 구간인 경우 상기 멀티플렉서(52)는 라인카운터의 출력신호(Line COUNTER)에 의해 제2입력단자로 입력되는 데이터를 선택하여 출력한다.

따라서, 이때에는 상기 룩업테이블(51)에 의해 보상된 데이터가 상기 멀티플렉서(52)를 통해 출력된다.

예를 들어, 현재 수직라인에 위치한 청색픽셀(B)의 데이터가 21 그레이의 데이터 '010101'인 경우 그 데이터 '010101'를 상기 룩업테이블(51)의 어드레스로 공급하고, 이에 의해 이로부터 그보다 2 그레이 낮은 데이터 '010011'이 출력된다.

다른 예로써, 현재 수직라인에 위치한 청색픽셀(B)의 데이터가 31 그레이의 데이터 '011111'인 경우 그 데이터 '011111'를 상기 룩업테이블(51)의 어드레스로 공급하고, 이에 의해 이로부터 그보다 2 그레이 낮은 데이터 '011101'이 출력된다.

상기 멀티플렉서(52)를 통해 그대로 출력되는 데이터나 보상된 데이터는 다음 단에 위치한 라인 메모리(41D)에 저장된다.

그리고, 상기 라인 메모리(41D)에 저장된 데이터는 인터페이스부(mini-LVDS)(41E)를 통해 상기 데이터 구동부(43)에서 처리하는데 적당하도록 RGB 데이터로 구분되어 출력된다.

도 7은 상기 설명에서와 같이 31 그레이의 RGB 데이터 '011111'이 상기 데이터 보상부(41C)를 통해 상기와 같은 과정을 통해 29 그레이의 RGB 데이터 '011101'로 보상된 예를 나타낸 것이다.

그리고, 도 8은 상기 설명에서와 달리 RGB 데이터 중 해당 데이터를 소정 그레이(예: 2 Gray) 높여 화이트 방향으로 보상된 파형을 나타낸 것이다.

도 1은 디알디 구조의 픽셀 맵핑도.

도 2는 2 도트 인버젼 구동방식의 파형도.

도 3 청색 픽셀에 의해 수직라인별로 세로선 형태의 블루라인 딤이 발생된 예를 보인 패턴도.

도 4는 본 발명에 의한 액정표시장치의 라인 딤 개선 장치의 블록도.

도 5는 도 4에서 데이터 보상부의 상세 블록도.

도 6은 도 5에서 룩업테이블의 보상데이터 포맷도.

도 7은 본 발명에 의한 보상 전후의 데이터를 나타낸 예시도.

도 8은 본 발명에 의한 보상 전후의 데이터 파형도.

***도면의 주요 부분에 대한 부호의 설명***

41 : 타이밍 콘트롤러 41A : 데이터 분리부

41B : 프레임율 제어부 41C : 데이터 보상부

41D : 라인 메모리 41E : 인터페이스부

42 : 게이트 구동부 43 : 데이터 구동부

44 : 액정패널

Claims

디알디 픽셀 구조에 대한 RGB 데이터를 출력할 때 RGB 데이터 중 하나의 데이터가 수직라인별로 강 충전과 약 충전되는 것에 대응하여 서로의 충전량이 균등해 지도록 보상하는 타이밍 콘트롤러와;

상기 타이밍 콘트롤러로부터 공급되는 게이트신호제어신호에 응답하여, 액정 패널의 각 게이트라인에 게이트신호를 출력하는 게이트 구동부와;

상기 타이밍 콘트롤러로부터 공급되는 데이터신호제어신호에 응답하여 상기 액정 패널의 각 데이터라인에 화소신호를 공급하는 데이터 구동부를 포함하여 구성한 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.
제1항에 있어서, 타이밍 콘트롤러는

입력되는 신호에서 RGB 데이터를 분리하여 출력하는 데이터 분리부와;

상기 분리된 RGB 데이터의 프레임 레이트를 제어하는 프레임율 제어부와;

상기 프레임율 제어부에서 DRD 구조의 RGB 픽셀을 향해 출력되는 RGB 데이터 중 특정 픽셀의 데이터가 수직라인별로 교번되게 강 충전과 약 충전되는 것에 대응하여, 서로의 충전량이 균등해 지도록 보상하는 데이터 보상부를 포함하여 구성된 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.
제2항에 있어서, 데이터 보상부는

DRD 구조의 RGB 픽셀을 향해 출력되는 RGB 데이터 중 특정 픽셀의 데이터가 수직라인별로 교번되게 강 충전과 약 충전되는 것에 대응하여, 서로의 충전량이 균등해 지도록 보상하기 위한 데이터가 저장된 룩업테이블과;

현재 입력 데이터를 그대로 출력하거나, 상기 룩업테이블에서 보상된 데이터를 선택하여 출력하는 멀티플렉서를 포함하여 구성된 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.
제3항에 있어서, 멀티플렉서는

현재 수직라인이 상기 데이터 보상부의 입력 데이터 중에서 보상하고자 하는 픽셀이 위치한 수직라인 이외의 수직라인일 때, 라인카운터의 출력신호에 의해 그 입력데이터를 그대로 선택하여 출력하도록 구성된 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.
제2항에 있어서, 데이터 보상부는 입력 데이터 중에서 보상할 픽셀의 데이터가 시인성이 둔감한 계조의 데이터에 대해서는 데이터 보상을 수행하지 않도록 구성된 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.
제5항에 있어서, 시인성이 둔감한 계조는 64계조를 기준으로 할 때 0∼20 계조, 42∼63계조인 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.
제1항에 있어서, RGB 데이터 중 하나의 데이터는 청색 픽셀의 데이터인 것을 특징으로 하는 액정표시장치의 라인 딤 개선 장치.