KR20090044491A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20090044491A KR20090044491A KR1020070110612A KR20070110612A KR20090044491A KR 20090044491 A KR20090044491 A KR 20090044491A KR 1020070110612 A KR1020070110612 A KR 1020070110612A KR 20070110612 A KR20070110612 A KR 20070110612A KR 20090044491 A KR20090044491 A KR 20090044491A
- Authority
- KR
- South Korea
- Prior art keywords
- polishing
- slurry
- wafer
- chemical mechanical
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 238000005498 polishing Methods 0.000 claims abstract description 64
- 239000002002 slurry Substances 0.000 claims abstract description 52
- 239000000126 substance Substances 0.000 claims abstract description 42
- 238000006243 chemical reaction Methods 0.000 claims abstract description 4
- 238000007517 polishing process Methods 0.000 claims description 29
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 13
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000007547 defect Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
Abstract
본 발명에 따른 반도체 소자의 제조방법은, 플래튼(Platen)과, 상기 플래튼 상측에 배치되며 웨이퍼가 부착된 연마 헤드(Head)와의 회전으로 상기 웨이퍼에 대해 기계적 가공 및 슬러리에 의한 화학적 반응을 통해 화학적 기계 연마(Chmical Mechcnical Polishing : CMP) 공정을 수행하는 반도체 소자의 제조방법에 있어서, 상기 화학적 기계 연마는 슬러리(Slurry)의 유입량을 조절하기 위해 상기 연마 헤드를 상기 플래튼 대비 5∼30%의 속도로 회전시켜 상기 웨이퍼가 균일하게 연마되도록 수행한다.In the method of manufacturing a semiconductor device according to the present invention, the platen is rotated between the platen and the polishing head attached to the wafer, and the wafer is attached to the wafer and subjected to mechanical processing and chemical reaction by slurry. In the method of manufacturing a semiconductor device performing a chemical mechanical polishing (CMP) process, the chemical mechanical polishing is 5-30% of the polishing head to the platen to control the flow rate of slurry (Slurry) The wafer is uniformly polished by rotating at a speed of.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 자세하게는, 웨이퍼에 대해 화학적 기계 연마(Chemical Mechanical Polising : CMP) 공정 수행시, 상기 웨이퍼 내의 균일도를 안정적으로 유지시켜 공정 마진을 확보할 수 있는 반도체 소자의 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, a semiconductor capable of stably maintaining uniformity in the wafer to ensure process margins when performing a chemical mechanical polishing (CMP) process on the wafer. It relates to a method for manufacturing a device.
주지된 바와 같이, 화학적 기계 연마(Chemical Mechanical Polishing : CMP) 공정은 슬러리(Slurry)에 의한 화학 반응과 연마패드(Polishing Pad)에 의한 기계적 가공이 동시에 이루어지는 평탄화 공정이다.As is well known, the chemical mechanical polishing (CMP) process is a planarization process in which a chemical reaction by a slurry and a mechanical processing by a polishing pad are simultaneously performed.
이러한 화학적 기계 연마 공정은 표면 평탄화를 위해 이용되어져 왔던 리플로우(Reflow) 또는 에치-백(Etch-Back) 공정 등과 비교해서 글로벌(Global) 평탄화를 얻을 수 있으며, 그리고, 저온에서 수행 가능하다는 잇점을 갖는다. This chemical mechanical polishing process can obtain global planarization compared to the reflow or etch-back process that has been used for surface planarization, and can be performed at low temperatures. Have
또한, 상기 화학적 기계 연마 공정은 표면 평탄화를 위해 제안된 것이지만, 반도체 소자의 고집적화에 따라 최근에는 STI(Shallown Trench Isolation) 공정에서의 트렌치 매립 산화막 식각, 자기정렬콘택(Self-Aligned Contact : SAC) 공정에서의 폴리실리콘막 식각 및 금속배선 공정에서의 금속막 식각 공정 등에 이용되고 있으며, 점차 그 이용 분야가 확대되고 있는 추세이다.In addition, although the chemical mechanical polishing process has been proposed for surface planarization, the trench buried oxide etching and the self-aligned contact (SAC) process in the STI (Shallown Trench Isolation) process have recently been performed due to the high integration of semiconductor devices. In the polysilicon film etching process and metal film etching process in the metallization process, and the like, the field of use is gradually expanding.
이하에서는 화학적 기계 연마 장치를 이용한 종래의 화학적 기계 연마 공정에 대해 간략하게 설명하도록 한다.Hereinafter, a conventional chemical mechanical polishing process using the chemical mechanical polishing apparatus will be briefly described.
종래의 화학적 기계 연마 공정은 화학적 기계 연마 공정이 수행될 웨이퍼가 부착되며, 소정의 압력으로 연마 패드가 부착된 플래튼(Platen)을 누르고 있는 연마헤드(Head)가, 상기 플래튼 상측에 배치된 후, 슬러리 공급노즐로부터 플래튼, 보다 정확하게는, 연마 패드에 슬러리가 뿌려지게 되며, 이러한 상태에서 연마 헤드의 회전에 따라 상기 연마헤드에 부착된 웨이퍼가 동시에 회전되고, 이와 동시에, 상기 플래튼이 회전되면서 상기 웨이퍼에 대한 화학적 기계 연마 공정이 수행된다.In a conventional chemical mechanical polishing process, a wafer on which a chemical mechanical polishing process is to be performed is attached, and a polishing head holding the platen to which the polishing pad is attached at a predetermined pressure is disposed above the platen. The slurry is then sprayed onto the platen, more precisely, from the slurry supply nozzle, to the polishing pad, in which state the wafer attached to the polishing head is rotated simultaneously with the rotation of the polishing head, and at the same time the platen is While rotating, a chemical mechanical polishing process is performed on the wafer.
그러나, 자세하게 도시하고 설명하지는 않았지만, 상술한 바와 같은 종래의 화학적 기계 연마 공정은, 상기 슬러리가 일정한 점성을 가지고 있기 때문에, 웨이퍼에 하중이 인가된 상태에서 웨이퍼 에지(Edge)에 많이 접촉하게 되고, 이와 반대로, 웨이퍼 중앙(Center) 부분에는 상대적으로 슬러리의 공급이 웨이퍼 에지보다 적게 공급되기 때문에, 웨이퍼 에지 부분과 웨이퍼 중앙 부분의 연마량은 차이가 나게 된다. However, although not shown and described in detail, in the conventional chemical mechanical polishing process as described above, since the slurry has a constant viscosity, the contact with the wafer edge (Edge) in a state where a load is applied to the wafer, On the contrary, since the slurry supply is relatively less than the wafer edge, the amount of polishing of the wafer edge portion and the wafer center portion is different from the wafer center portion.
더욱이, 자동 정지(Auto Stop) CMP 등의 특수한 공정에 요구되는 연마 자동 정지 슬러리는 점성 등의 슬러리 고유 특성이 보통의 슬러리와는 현저히 다르기 때문에 균일한 평탄도를 확보하기가 더욱 어렵게 된다. Moreover, the polishing auto stop slurry required for a special process such as Auto Stop CMP is more difficult to ensure uniform flatness because slurry intrinsic properties such as viscosity are significantly different from those of ordinary slurry.
이로 인해, 연마 되어지는 연마막의 단면 프로파일(Profile)에 따라 평탄화 후에도 초기 연마막 프로파일을 일정하게 유지하게 되거나 또는 웨이퍼 중앙 부분 보다 웨이퍼 에지 부분이 먼저 연마되어 웨이퍼 내의 평탄도가 열화되게 된다.As a result, the initial polishing film profile is kept constant even after planarization according to the cross-sectional profile of the polishing film to be polished, or the wafer edge portion is polished before the center portion of the wafer, thereby degrading flatness in the wafer.
특히, 연마 후 두께를 낮게 조절해야 하는 연마 공정에서는 상기와 같은 웨이퍼 에지 부분의 침식으로, 후속 공정 수행시 웨이퍼의 에지 부분에 어택(Attack)을 발생시키게 되어, 공정 불량을 야기시키고 공정 수율을 저하시키게 된다. In particular, in a polishing process that requires a low thickness adjustment after polishing, the erosion of the wafer edge portion as described above causes an attack on the edge portion of the wafer during the subsequent process, which causes process failure and lowers the process yield. Let's go.
그 결과, 공정의 신뢰성 및 공정 마진을 감소시키게 된다.As a result, process reliability and process margins are reduced.
본 발명은, 화학적 기계 연마 공정 수행 시, 상기 웨이퍼의 균일한 평탄도를 확보할 수 있는 반도체 소자의 제조방법을 제공한다.The present invention provides a method of manufacturing a semiconductor device capable of ensuring uniform flatness of the wafer when performing a chemical mechanical polishing process.
또한, 본 발명은 상기와 같이 화학적 기계 연마 공정 수행 시, 상기 웨이퍼의 균일한 평탄도를 확보하여 공정 불량 및 공정 수율의 감소를 최소화시킬 수 있는 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a semiconductor device that can minimize the process defects and process yield reduction by ensuring a uniform flatness of the wafer when performing the chemical mechanical polishing process as described above.
게다가, 본 발명은 상기와 같이 공정 불량 및 공정 수율의 감소를 최소화시켜 공정의 신뢰성 및 공정 마진을 향상시킬 수 있는 반도체 소자의 제조방법을 제공한다.In addition, the present invention provides a method of manufacturing a semiconductor device capable of improving process reliability and process margin by minimizing process defects and reduction of process yield as described above.
본 발명에 따른 반도체 소자의 제조방법은, 플래튼(Platen)과, 상기 플래튼 상측에 배치되며 웨이퍼가 부착된 연마 헤드(Head)와의 회전으로 상기 웨이퍼에 대해 기계적 가공 및 슬러리에 의한 화학적 반응을 통해 화학적 기계 연마(Chmical Mechcnical Polishing : CMP) 공정을 수행하는 반도체 소자의 제조방법에 있어서, 상기 화학적 기계 연마는 슬러리(Slurry)의 유입량을 조절하기 위해 상기 연마 헤드를 상기 플래튼 대비 5∼30%의 속도로 회전시켜 상기 웨이퍼가 균일하게 연마되도록 수행한다.In the method of manufacturing a semiconductor device according to the present invention, the platen is rotated between the platen and the polishing head attached to the wafer, and the wafer is attached to the wafer and subjected to mechanical processing and chemical reaction by slurry. In the method of manufacturing a semiconductor device performing a chemical mechanical polishing (CMP) process, the chemical mechanical polishing is 5-30% of the polishing head to the platen to control the flow rate of slurry (Slurry) The wafer is uniformly polished by rotating at a speed of.
상기 플래튼은 20∼150rpm의 속도로 회전한다.The platen rotates at a speed of 20 to 150 rpm.
상기 슬러리는 SiO2, CeO2, Al2O3 및 Mn2O3의 연마제를 포함한다.The slurry comprises an abrasive of SiO 2 , CeO 2 , Al 2 O 3 and Mn 2 O 3 .
상기 화학적 기계 연마는 전(Pre) 슬러리, 램프-업(Ramp-Up), 제1연마 및 제2연마의 공정들을 순차적으로 수행하여 이루어짐을 특징으로 한다.The chemical mechanical polishing is performed by sequentially performing the processes of pre slurry, ramp-up, first polishing and second polishing.
상기 화학적 기계 연마는 전(Pre) 슬러리, 램프-업(Ramp-Up), 제1연마, 린스 및 순수(DI Water)가 첨가된 슬러리를 이용한 제2연마의 공정들을 순차적으로 수행하는 것을 특징으로 한다.The chemical mechanical polishing may be performed by sequentially performing a second polishing process using a slurry to which pre slurry, ramp-up, first polishing, rinse, and DI water are added. do.
상기 린스 공정은 40∼80psi의 압력으로 수행한다.The rinse process is carried out at a pressure of 40 to 80 psi.
상기 순수 첨가는 상기 제2연마 시간의 1∼99%의 시간으로 수행한다.The pure addition is carried out at a time of 1 to 99% of the second polishing time.
상기 화학적 기계 연마는 상기 슬러리의 점도를 조절하기 위해 순수(DI Water)를 첨가하여 수행한다.The chemical mechanical polishing is performed by adding DI water to adjust the viscosity of the slurry.
본 발명은, 슬러리를 이용한 화학적 기계 연마 공정 수행시, 플래튼(Platen) 및 연마 헤드(Head)의 회전 속도를 조절하여 슬러리의 웨이퍼 내의 부분별 유입량을 조절함으로써, 웨이퍼 중앙 부분 보다 웨이퍼 에지 부분이 먼저 연마되어 웨이 퍼 내의 평탄도가 열화되는 것을 방지할 수 있으므로, 웨이퍼 상에의 균일한 평탄도를 확보할 수 있다.In the present invention, when performing a chemical mechanical polishing process using a slurry, by adjusting the rotational speed of the platen and the polishing head to adjust the inflow rate of each portion of the slurry in the wafer, the wafer edge portion than the center portion of the wafer Since it is possible to prevent the flatness in the wafer from being deteriorated first, it is possible to ensure uniform flatness on the wafer.
또한, 본 발명은 화학적 기계 연마 공정 수행 중 순수를 첨가하여, 슬러리의 점성도를 낮춤으로써, 웨이퍼의 연마 프로파일을 조절할 수 있음과 아울러, 웨이퍼 중앙 부분으로 슬러리의 공급을 용이하게 할 수 있으므로, 웨이퍼 상에의 균일한 평탄도를 확보할 수 있다.In addition, the present invention can be added to the pure water during the chemical mechanical polishing process to lower the viscosity of the slurry, thereby controlling the polishing profile of the wafer and to facilitate the supply of the slurry to the center portion of the wafer, so that It is possible to ensure uniform flatness of the.
그 결과, 본 발명은 후속 공정 수행시 웨이퍼의 에지 부분에서의 어택(Attack) 발생을 방지함은 물론, 그에 따른 공정 불량 및 공정 수율의 저하를 최소화시킬 수 있다.As a result, the present invention can prevent attack at the edge portion of the wafer during the subsequent process, as well as minimize process defects and lowering of process yields.
따라서, 본 발명은 전체 화학적 기계 연마 공정의 신뢰성 및 공정 마진을 향상시킬 수 있다.Thus, the present invention can improve the reliability and process margin of the overall chemical mechanical polishing process.
본 발명은, 슬러리를 이용한 화학적 기계 연마 공정 수행시, 플래튼(Platen) 및 연마 헤드(Head)의 회전 속도를 조절하여 화학적 기계 연마 공정을 수행한다.In the present invention, when performing a chemical mechanical polishing process using a slurry, the chemical mechanical polishing process is performed by controlling the rotation speeds of the platen and the polishing head.
또한, 화학적 기계 연마 공정 중, 슬러리를 린스로 한번 제거하고, 다시 순수(DI Water)와 함께 슬러리를 첨가하면서 나머지 화학적 기계 연마 공정을 수행한다.In addition, during the chemical mechanical polishing process, the slurry is once removed by rinsing, and the remaining chemical mechanical polishing process is performed while adding the slurry together with DI water.
이렇게 하면, 일정한 점성을 갖는 슬러리를 사용하여 웨이퍼에 대해 화학적 기계 연마 공정을 수행하는 종래의 반도체 소자 제조방법과 달리, 상기와 같이 플래튼 및 연마 헤드의 회전 속도를 조절함으로써, 슬러리의 웨이퍼 내의 부분별 유 입량을 조절할 수 있다.In this way, unlike the conventional method of manufacturing a semiconductor device in which a chemical mechanical polishing process is performed on a wafer using a slurry having a constant viscosity, the portion of the slurry in the wafer is controlled by controlling the rotational speeds of the platen and the polishing head as described above. You can adjust the flow rate of each star.
따라서, 웨이퍼에 대한 화학적 기계 연마 공정 수행 후, 상기와 같이 유입량이 조절된 슬러리에 의해 웨이퍼 중앙 부분 보다 웨이퍼 에지 부분이 먼저 연마되어 웨이퍼 내의 평탄도가 열화되는 것을 방지할 수 있으므로, 웨이퍼 상에의 균일한 평탄도를 확보할 수 있다.Therefore, after performing the chemical mechanical polishing process on the wafer, the wafer edge portion is polished earlier than the center portion of the wafer by the slurry whose flow rate is adjusted as described above, thereby preventing deterioration of flatness in the wafer. Uniform flatness can be ensured.
또한, 상기와 같이 화학적 기계 연마 공정 수행 중 순수를 첨가하여, 슬러리의 점성도를 낮춤으로써, 웨이퍼의 연마 프로파일을 조절할 수 있음과 아울러, 웨이퍼 중앙 부분으로 슬러리의 공급을 용이하게 할 수 있으므로, 웨이퍼 상에의 균일한 평탄도를 확보할 수 있다.In addition, by adding pure water during the chemical mechanical polishing process as described above to lower the viscosity of the slurry, it is possible to adjust the polishing profile of the wafer and to facilitate the supply of the slurry to the center portion of the wafer. It is possible to ensure uniform flatness of the.
그 결과, 후속 공정 수행시 웨이퍼의 에지 부분에서의 어택(Attack) 발생을 방지함은 물론, 그에 따른 공정 불량 및 공정 수율의 저하를 최소화시킬 수 있어, 전체 화학적 기계 연마 공정의 신뢰성 및 공정 마진을 향상시킬 수 있다.As a result, it is possible to prevent attack at the edge portion of the wafer during subsequent processing, and to minimize process defects and lowering of process yields, thereby improving reliability and process margin of the entire chemical mechanical polishing process. Can be improved.
이하에서는 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
구체적으로, 도 1은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도로서, 이를 설명하면 다음과 같다.Specifically, Figure 1 is a perspective view for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention, as follows.
도시된 바와 같이 본 발명의 실시예에 따른 반도체 소자의 제조방법은, 웨이퍼가 배치되는 플래튼(Platen : 100)과, 상기 플래튼(100) 상에 배치되는 웨이퍼를 일정한 소정의 압력으로 누르도록 배치된 연마 헤드(Head : 108)가 구비되고, 일측 단부에는 슬러리를 공급하기 위한 슬러리 공급 장치(110)가 구비된 화학적 기계 연 마 장치(150) 내에 화학적 기계 연마 공정이 수행될 웨이퍼(106)를 연마 헤드(108)에 의해 눌려진 상태로, 표면 상에 연마 패드(102)가 부착된 플래튼(100) 상에 배치시킨다.As shown in the drawing, a method of manufacturing a semiconductor device according to an embodiment of the present invention includes pressing a platen on which a wafer is disposed and a wafer disposed on the platen at a predetermined pressure. A
그런 다음, 상기 화학적 기계 연마 장치(150)의 일측 단부에 구비된 슬러리 공급 장치(110)로부터 플래튼(100), 보다 정확하게는, 연마 패드(102)에 슬러리(104)를 공급한다. 이때, 상기 슬러리(104)가 공급되는 상태에서 연마 헤드(108)의 회전에 따라 웨이퍼(106)가 회전되며, 이와 동시에, 상기 플래튼(100)이 회전되면서 상기 웨이퍼(106)에 대한 화학적 기계 연마 공정이 수행된다.Then, the
이때, 상기 플래튼(100)은 20∼150rpm 정도의 속도로 회전하도록 수행하며, 상기 연마 헤드(108)는 상기 플래튼(100) 속도 대비 5∼30% 정도의 속도로 회전하도록 수행하는 것이 바람직하다.At this time, the
상기 슬러리(104)는 SiO2, CeO2, Al2O3 및 Mn2O3가 포함된 연마제를 사용한다.The
또한, 본 발명은 상기 화학적 기계 연마 공정을 각 플레이튼에 따라 다른 공정을 적용하여 수행함으로써, 예컨데, 전(Pre) 슬러리, 램프-업(Ramp-Up), 제1연마 및 제2연마의 공정들을 순차적으로 수행함으로써, 연마 프로파일을 조절할 수 있다.In addition, the present invention is performed by applying a different process for each platen, for example, the process of pre-slurry, ramp-up, first polishing and second polishing By sequentially performing these, the polishing profile can be adjusted.
이 경우, 본 발명은 전술한 바와 같이 화학적 기계 연마가 수행되는 동안 전(Pre) 슬러리, 램프-업(Ramp-Up), 제1연마 및 제2연마와 같은 공정들을 순차적으로 수행하여 연마 프로파일을 조절함으로써, 그에 따른, 웨이퍼(106)의 균일한 평 탄도를 확보할 수 있다.In this case, the present invention performs a polishing profile by sequentially performing processes such as pre slurry, ramp-up, first polishing and second polishing while chemical mechanical polishing is performed as described above. By adjusting it, the uniform flatness of the
한편, 상기 화학적 기계 연마 공정은 제1연마와 순수가 첨가된 슬러리를 이용한 제2연마 공정 사이에 린스 공정을 첨가하여 수행함으로써 상기 린스 공정 및 순수가 첨가된 슬러리로 인해 연마 프로파일을 조절할 수 있다.Meanwhile, the chemical mechanical polishing process may be performed by adding a rinse process between the first polishing process and the second polishing process using the slurry to which pure water is added, thereby adjusting the polishing profile due to the rinse process and the slurry to which pure water is added.
이 경우, 본 발명은 웨이퍼의 연마 프로파일을 조절할 수 있음은 물론, 상기 순수에 의해 슬러리(104)의 점성도를 낮춤으로써, 웨이퍼(106) 중앙 부분으로 슬러리(104)의 공급을 조절할 수 있다.In this case, the present invention can control the polishing profile of the wafer, as well as reduce the viscosity of the
따라서, 슬러리(104)의 웨이퍼(106) 부분별 유입량을 더욱 용이하게 조절할 수 있으므로, 그에 따른 웨이퍼(106)의 균일한 평탄도를 확보할 수 있다.Therefore, since the inflow amount of each portion of the
여기서, 상기 린스 공정은 40∼80psi의 압력으로 수행하며, 상기 순수 첨가는 상기 제2연마 시간의 1∼99% 정도의 시간으로 수행한다.Here, the rinsing process is carried out at a pressure of 40 to 80 psi, the pure water is performed in a time of about 1 to 99% of the second polishing time.
전술한 바와 같이 본 발명은, 플래튼 및 연마 헤드의 회전 속도를 조절함으로써, 웨이퍼 상의 슬러리의 부분별 유입량을 조절할 수 있으므로, 웨이퍼 내의 평탄도가 열화되는 것을 방지할 수 있어, 웨이퍼 상에의 균일한 평탄도를 확보할 수 있다.As described above, according to the present invention, by adjusting the rotational speeds of the platen and the polishing head, the inflow amount of each part of the slurry on the wafer can be adjusted, so that the flatness in the wafer can be prevented from deteriorating, so that the uniformity on the wafer can be achieved. One flatness can be secured.
그 결과, 후속 공정 수행시 웨이퍼의 에지 부분에서의 어택(Attack) 발생을 방지함은 물론, 그에 따른 공정 불량 및 공정 수율의 저하를 최소화시킬 수 있어, 전체 화학적 기계 연마 공정의 신뢰성 및 공정 마진을 향상시킬 수 있다.As a result, it is possible to prevent attack at the edge portion of the wafer during subsequent processing, and to minimize process defects and lowering of process yields, thereby improving reliability and process margin of the entire chemical mechanical polishing process. Can be improved.
이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.In the above-described embodiments of the present invention, the present invention has been described and described with reference to specific embodiments, but the present invention is not limited thereto, and the scope of the following claims is not limited to the scope of the present invention. It will be readily apparent to those skilled in the art that the present invention may be variously modified and modified.
도 1은 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위한 사시도.1 is a perspective view for explaining a method of manufacturing a semiconductor device according to an embodiment of the present invention.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070110612A KR20090044491A (en) | 2007-10-31 | 2007-10-31 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070110612A KR20090044491A (en) | 2007-10-31 | 2007-10-31 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090044491A true KR20090044491A (en) | 2009-05-07 |
Family
ID=40855045
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070110612A KR20090044491A (en) | 2007-10-31 | 2007-10-31 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090044491A (en) |
-
2007
- 2007-10-31 KR KR1020070110612A patent/KR20090044491A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6435942B1 (en) | Chemical mechanical polishing processes and components | |
| US6423640B1 (en) | Headless CMP process for oxide planarization | |
| US20130045596A1 (en) | Semiconductor device manufacturing method and polishing apparatus | |
| US7063597B2 (en) | Polishing processes for shallow trench isolation substrates | |
| JP2000301454A5 (en) | ||
| WO2003006205A2 (en) | Barrier removal at low polish pressure | |
| US20030176151A1 (en) | STI polish enhancement using fixed abrasives with amino acid additives | |
| KR20010052820A (en) | A technique for chemical mechanical polishing silicon | |
| US20070082833A1 (en) | Low cost and low dishing slurry for polysilicon cmp | |
| KR100356125B1 (en) | Semiconductor device production method | |
| US6863593B1 (en) | Chemical mechanical polishing a substrate having a filler layer and a stop layer | |
| US6734103B2 (en) | Method of polishing a semiconductor device | |
| JP7159329B2 (en) | Method for polishing a semiconductor wafer | |
| US20080014751A1 (en) | Method of manufacturing semiconductor device | |
| US6534407B2 (en) | Method for reducing dishing effects during a chemical mechanical polishing process | |
| US7125321B2 (en) | Multi-platen multi-slurry chemical mechanical polishing process | |
| CN109262446B (en) | Chemical mechanical polishing method and chemical mechanical polishing device | |
| US20060157450A1 (en) | Method for improving hss cmp performance | |
| KR20090044491A (en) | Method for manufacturing semiconductor device | |
| US8211325B2 (en) | Process sequence to achieve global planarity using a combination of fixed abrasive and high selectivity slurry for pre-metal dielectric CMP applications | |
| JPH07221054A (en) | Polishing method | |
| TW202013488A (en) | Method and system for performing chemical mechanical polishing on a wafer | |
| JP2006237445A (en) | Manufacturing method of semiconductor device, and polishing device | |
| US20020187637A1 (en) | Polishing method using ceria slurry, and method of manufacturing semiconductor device | |
| JP2007019428A (en) | Method of manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |