KR20090043109A - Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique - Google Patents

Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique Download PDF

Info

Publication number
KR20090043109A
KR20090043109A KR1020070108777A KR20070108777A KR20090043109A KR 20090043109 A KR20090043109 A KR 20090043109A KR 1020070108777 A KR1020070108777 A KR 1020070108777A KR 20070108777 A KR20070108777 A KR 20070108777A KR 20090043109 A KR20090043109 A KR 20090043109A
Authority
KR
South Korea
Prior art keywords
wafer
gaas
ion
silicon wafer
thin film
Prior art date
Application number
KR1020070108777A
Other languages
Korean (ko)
Inventor
우형주
최한우
Original Assignee
한국지질자원연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국지질자원연구원 filed Critical 한국지질자원연구원
Priority to KR1020070108777A priority Critical patent/KR20090043109A/en
Publication of KR20090043109A publication Critical patent/KR20090043109A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법에 관한 것으로, 그 목적은 이온 주입에 의한 ion-cut 기술과 웨이퍼 접합 기술을 이용하여 실리콘 웨이퍼와 결합된 격자 결함이 거의 없는 GaAs 단결정 박막을 제조하는 방법을 제공하는 데 있다. 본 발명의 구성은 실리콘 웨이퍼 상에 단결정 GaAs 박막을 형성하는 방법에 있어서, GaAs 웨이퍼의 박리를 위해 이온을 GaAs 웨이퍼에 조사하는 이온 주입단계와; 이온 주입단계 전 또는 후에 GaAs 웨이퍼에 실리콘 웨이퍼와의 버퍼 층으로 사용될 산화실리콘층을 형성하는 단계와, 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 세정하는 단계와, 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 서로 맞붙여 놓고 중앙에 압력을 가하여 접합하는 단계로 이루어진 웨이퍼 접합단계와; 접합된 GaAs 웨이퍼와 실리콘 웨이퍼를 열처리하여 이온 조사된 GaAs 웨이퍼를 박리시키는 단계;를 포함하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법을 그 기술적 사상의 특징으로 한다.The present invention relates to a method for producing a single crystal GaAs thin film on a silicon wafer using ion implantation and wafer bonding technology. The object of the present invention is to provide a silicon wafer using ion-cut technology and wafer bonding technology. The present invention provides a method for fabricating a GaAs single crystal thin film with little bonded lattice defects. According to an aspect of the present invention, there is provided a method of forming a single crystal GaAs thin film on a silicon wafer, comprising: an ion implantation step of irradiating ions to the GaAs wafer for peeling the GaAs wafer; Forming a silicon oxide layer on the GaAs wafer to be used as a buffer layer with the silicon wafer before or after the ion implantation step, followed by cleaning the GaAs wafer and the silicon wafer, and then putting the GaAs wafer and the silicon wafer together A wafer bonding step comprising a step of applying pressure to the wafer; Heat-treating the bonded GaAs wafer and the silicon wafer to exfoliate the ion-irradiated GaAs wafer; and a method of manufacturing a single crystal GaAs thin film on a silicon wafer using an ion-cut technique and a wafer bonding technique by ion implantation, comprising: It is characterized by the technical idea.

Ion-cut, 이온 주입, 웨이퍼 접합, GaAs 박막 Ion-cut, ion implantation, wafer bonding, GaAs thin film

Description

이온 주입에 의한 ion-cut기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs박막 제조 방법{Methode of manufacturing the thin layer of single-crystal GaAs on silicon substrate by ion-cut and wafer bonding technique}Method for manufacturing the thin layer of single-crystal GaAs on silicon substrate by ion-cut and wafer bonding technique using ion implantation technology and wafer bonding technology

본 발명은 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법에 관한 것으로, 자세하게는 수소이온 또는 핼륨이온 주입에 의한 ion-cut 기술과 웨이퍼 접합 기술을 이용하여 실리콘 웨이퍼와 결합된 격자 결함이 거의 없는 GaAs 단결정 박막을 제조하는 방법에 관한 것이다.The present invention relates to a method for producing a single crystal GaAs thin film on a silicon wafer using ion-cut technology by ion implantation and wafer bonding technology, and more specifically, by using ion-cut technology and wafer bonding technology by hydrogen or helium ion implantation. A method of fabricating a GaAs single crystal thin film with few lattice defects associated with a silicon wafer.

실리콘의 경우 반도체 처리 공정이 매우 발달하여 경제적인 효과가 뛰어나며, 고집적 회로의 제작이 용이하다. GaAs의 경우 전기적, 광학적 특성이 매우 뛰어나다는 장점이 있다. In the case of silicon, the semiconductor processing process is very developed, so it is economically effective and it is easy to manufacture a highly integrated circuit. GaAs has the advantage of excellent electrical and optical characteristics.

그러므로 이러한 특징을 결합하여 사용하기 위하여 실리콘 웨이퍼에 GaAs 층을 접합시켜 단일 웨이퍼처럼 사용하는 기술에 대한 관심이 높아지고 있다. Therefore, there is a growing interest in a technique of bonding a GaAs layer to a silicon wafer and using it as a single wafer to combine these features.

상기한 구조를 제작하기 위하여 이전에는 실리콘 웨이퍼 위에 GaAs 층을 heteroepitaxial 성장을 시켜 제작하였다.In order to fabricate the above structure, the GaAs layer was previously fabricated by heteroepitaxial growth on a silicon wafer.

종래와 같이 실리콘 웨이퍼 위에 GaAs 층을 heteroepitaxial 성장시키는 기술로 제작된 시편의 경우 4.1%의 결정구조 부정합 및 열팽창 계수의 차이에 의한 열적 부정합 때문에 격자에 결함이 많이 형성(106 ~ 107 /cm2)되는 구조적 문제가 있어 왔다. In the case of the specimen fabricated by the technique of heteroepitaxial growth of the GaAs layer on the silicon wafer as in the prior art, many defects are formed in the lattice due to 4.1% crystal structure mismatch and thermal mismatch due to the difference in coefficient of thermal expansion (10 6 ~ 10 7 / cm 2 There has been a structural problem.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 이온(H 또는 He) 주입에 의한 ion-cut 기술과 웨이퍼 접합 기술을 이용하여 실리콘 웨이퍼와 결합된 격자 결함이 거의 없는 GaAs 단결정 박막을 제조하는 방법을 제공하는 데 있다.An object of the present invention for solving the above problems is a method of manufacturing a GaAs single crystal thin film having almost no lattice defects bonded to a silicon wafer using ion-cut technology and wafer bonding technology by ion (H or He) implantation. To provide.

상기한 바와 같은 목적을 달성하고 종래의 결점을 제거하기 위한 과제를 수행하는 본 발명은 실리콘 웨이퍼 상에 단결정 GaAs 박막을 형성하는 방법에 있어서,The present invention to achieve the object as described above and to perform the problem for removing the conventional defects in the method of forming a single crystal GaAs thin film on a silicon wafer,

GaAs 웨이퍼에 실리콘 웨이퍼와의 버퍼 층으로 사용될 산화실리콘층을 형성하는 단계와, Forming a silicon oxide layer on the GaAs wafer to be used as a buffer layer with the silicon wafer,

이후 GaAs 웨이퍼의 박리를 위해 이온을 GaAs 웨이퍼에 조사하는 이온 주입단계와;An ion implantation step of irradiating ions to the GaAs wafer for peeling the GaAs wafer;

이후 GaAs 웨이퍼와 실리콘 웨이퍼를 세정하는 단계와, 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 서로 맞붙여 놓고 중앙에 압력을 가하여 접합하는 단계로 이루어진 웨이퍼 접합단계와;Thereafter cleaning the GaAs wafer and the silicon wafer, and then bonding the GaAs wafer and the silicon wafer to each other by bonding the GaAs wafer and the silicon wafer to each other by applying pressure to the center;

접합된 GaAs 웨이퍼와 실리콘 웨이퍼를 열처리하여 이온 조사된 GaAs 웨이퍼를 박리시키는 단계;를 포함하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법을 제공함으로써 달성된다.Heat-treating the bonded GaAs wafer and the silicon wafer to exfoliate the ion-irradiated GaAs wafer; and a method of manufacturing a single crystal GaAs thin film on a silicon wafer using an ion-cut technique and a wafer bonding technique by ion implantation, comprising: By providing.

또한 본 발명은 실리콘 웨이퍼 상에 단결정 GaAs 박막을 형성하는 방법에 있어서,In addition, the present invention is a method of forming a single crystal GaAs thin film on a silicon wafer,

GaAs 웨이퍼의 박리를 위해 이온을 GaAs 웨이퍼에 조사하는 이온 주입단계와;An ion implantation step of irradiating ions to the GaAs wafer for peeling the GaAs wafer;

이후 GaAs 웨이퍼에 실리콘 웨이퍼와의 버퍼 층으로 사용될 산화실리콘층을 형성하는 단계와;Then forming a silicon oxide layer on the GaAs wafer to be used as a buffer layer with the silicon wafer;

이후 GaAs 웨이퍼와 실리콘 웨이퍼를 세정하는 단계와, 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 서로 맞붙여 놓고 중앙에 압력을 가하여 접합하는 단계로 이루어진 웨이퍼 접합단계와;Thereafter cleaning the GaAs wafer and the silicon wafer, and then bonding the GaAs wafer and the silicon wafer to each other by bonding the GaAs wafer and the silicon wafer to each other by applying pressure to the center;

접합된 GaAs 웨이퍼와 실리콘 웨이퍼를 열처리하여 이온 조사된 GaAs 웨이퍼를 박리시키는 단계;를 포함하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기 술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법을 제공함으로써 달성된다.Heat-treating the bonded GaAs wafer and the silicon wafer to exfoliate the ion-irradiated GaAs wafer; a method of fabricating a single crystal GaAs thin film on a silicon wafer using ion-cut technology and wafer bonding technology comprising ion implantation Is achieved by providing

상기에서 이온 주입단계는 수소이온을 주입하는 단계인 것을 특징으로 한다.The ion implantation step is characterized in that the step of implanting hydrogen ions.

상기에서 이온 주입단계는 헬륨이온을 주입하는 단계인 것을 특징한다.The ion implantation step is characterized in that the step of implanting helium ions.

상기 수소에서 이온을 주입하는 단계는 GaAs 웨이퍼의 박리를 일으키기 위하여 조사 온도는 120 ~ 160 ℃, 조사량은 1 ~ 2 x 1017 H+/cm2의 조건으로 수소이온을 조사하는 것을 특징으로 한다.Injecting ions from the hydrogen is characterized in that to irradiate the hydrogen ion under the conditions of irradiation temperature 120 ~ 160 ℃, irradiation amount 1 ~ 2 x 10 17 H + / cm 2 in order to cause the peeling of the GaAs wafer.

상기에서 헬륨이온을 주입하는 단계는 GaAs 웨이퍼의 박리를 일으키기 위하여 조사 온도는 상온(60 ℃ 이내), 조사량은 1.8 ~ 5 x 1016 He+/cm2의 조건으로 헬륨이온을 조사하는 것을 특징으로 한다.In the step of injecting helium ions is characterized in that to irradiate the helium ions under the conditions of irradiation temperature of room temperature (within 60 ℃), irradiation amount of 1.8 ~ 5 x 10 16 He + / cm 2 in order to cause peeling of GaAs wafer do.

상기 GaAs 웨이퍼에 산화실리콘층을 형성하는 단계는,Forming a silicon oxide layer on the GaAs wafer,

GaAs 웨이퍼에 이온 주입을 하기 전에 300 ℃ 이상의 고온으로 PECVD 방법을 이용하여 표면에 수십 Å의 Si3N4 층을 성장시킨 후 원하는 두께(수백 Å)의 SiO2 층을 성장시키고, CMP(Chemical Mechnical Polishing) 공정을 하여 5 Å 이내 의 표면 조도를 갖게 하는 PECVD 및 CMP를 이용한 SiO2 층 형성단계;인 것을 특징으로 한다.Before ion implantation into a GaAs wafer, a dozens of Si 3 N 4 layers are grown on the surface by PECVD at a high temperature of 300 ° C. or higher, and then a SiO 2 layer having a desired thickness (hundreds of kPa) is grown, and CMP (Chemical Mechanical) SiO 2 layer formation step using PECVD and CMP to give a surface roughness of less than 5 kW by a Polishing) process.

상기 GaAs 웨이퍼에 산화실리콘층을 형성하는 단계는,Forming a silicon oxide layer on the GaAs wafer,

이온 주입된 GaAs 웨이퍼를 5% HCl용액에 3분간 세정 및 린스를 한 후 150 ℃로 5분간 건조시킨 후, Methylphenyl-silsesquioxane(700F, Filmtronics사)을 사용하여 GaAs 웨이퍼 위에 스핀 코팅(spin coating)을 한 다음 150 ℃로 5분간 열처리를 하여 5 Å 정도의 표면조도를 갖게 하는 SOG를 이용한 SiO2 층 형성단계;인 것을 특징으로 한다.After ion implanted GaAs wafer was cleaned and rinsed in 5% HCl solution for 3 minutes and dried at 150 ℃ for 5 minutes, spin coating was applied on GaAs wafer using Methylphenyl-silsesquioxane (700F, Filmtronics). After the heat treatment at 150 ℃ for 5 minutes to form a SiO 2 layer using SOG to give a surface roughness of about 5 ;; characterized in that the.

상기 이온 조사된 GaAs 웨이퍼를 박리시키는 단계는 200 ~ 300 ℃로 열처리하는 단계인 것을 특징으로 한다.The step of peeling the ion irradiated GaAs wafer is characterized in that the heat treatment to 200 ~ 300 ℃.

본 발명은 GaAs 단결정 박막을 제조시 heteroepitaxial 방법과 비교하여 실리콘 웨이퍼와 결합된 격자 결함이 거의 없는 GaAs 단결정 박막을 제조할 수 있으며, 실리콘뿐만 다른 다양한 매질과 결합된 GaAs 단결정 박막을 제작할 수 있다는 장점을 가진 유용한 발명으로 산업 상 그 이용이 크게 기대되는 발명인 것이다.According to the present invention, the GaAs single crystal thin film can be manufactured in the GaAs single crystal thin film, which has almost no lattice defects associated with the silicon wafer, compared to the heteroepitaxial method, and the GaAs single crystal thin film combined with various other media. It is a useful invention with an invention that is expected to be greatly used in the industry.

이하 본 발명의 실시 예인 구성과 그 작용을 첨부도면에 연계시켜 상세히 설명하면 다음과 같다.Hereinafter, the configuration and the operation of the embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1a는 본 발명의 한 실시예에 따른 실리콘 웨이퍼와 결합된 단결정 GaAs 박막 제조 공정도이고, 도 1b는 본 발명의 다른 실시예에 따른 실리콘 웨이퍼와 결합된 단결정 GaAs 박막 제조 공정도이고, 도 2는 본 발명에 따른 수소 이온 주입 시, 조사 온도 및 조사량에 따른 박리 현상을 보인 그래프이고, 도 3a는 본 발명의 한 실시예의 공정에 따라 제작된 시편의 FE-SEM 사진이고, 도 3b는 본 발명의 다른 실시예의 공정에 따라 제작된 시편의 FE-SEM 사진이고, 도 4는 본 발명에 따른 공정으로 제작된 4인치 GaAs on SiO2/Si 웨이퍼사진이고, 도 5는 본 공정으로 제작된 GaAs on Si2/Si 웨이퍼의 단면 TEM 사진이다.1A is a process chart of manufacturing a single crystal GaAs thin film combined with a silicon wafer according to an embodiment of the present invention, Figure 1B is a process chart of manufacturing a single crystal GaAs thin film combined with a silicon wafer according to another embodiment of the present invention, Figure 2 In the hydrogen ion implantation according to the invention, it is a graph showing the peeling phenomenon according to the irradiation temperature and irradiation amount, Figure 3a is a FE-SEM photograph of the specimen prepared according to the process of one embodiment of the present invention, Figure 3b is another of the present invention FE-SEM photograph of the specimen prepared according to the process of the embodiment, Figure 4 is a 4 inch GaAs on SiO 2 / Si wafer photograph produced by the process according to the invention, Figure 5 is a GaAs on Si 2 produced by this process A cross-sectional TEM photograph of a / Si wafer.

본 발명에 따른 실리콘 웨이퍼와 결합된 GaAs 단결정 박막을 제작하는 방법은 크게 2가지 기술로 이루어져 있다. 웨이퍼 접합 방법에 의하여 GaAs와 실리콘 웨이퍼를 결합하는 방법과 이온 주입에 의한 ion-cut 방법을 이용하여 GaAs 박막을 분리해 내는 방법이다.The method for fabricating a GaAs single crystal thin film bonded to a silicon wafer according to the present invention consists of two techniques. GaAs thin film is separated by GaAs and silicon wafer by wafer bonding method and ion-cut method by ion implantation.

도 1a,b에 상기한 2가지 공정 방법을 나타내었다. GaAs 웨이퍼에 H나 He이온을 조사시킨 다음, 산화실리콘 층을 이용하여 실리콘 웨이퍼와 접합시킨다. 이와 같이 접합된 웨이퍼를 열처리하여 주면 이온 주입된 위치에서 박리가 일어나 실리콘 웨이퍼와 접합된 박막의 단결정 GaAs 층을 얻게 된다.1A and 2B illustrate the two process methods described above. The GaAs wafer is irradiated with H or He ions, and then bonded to the silicon wafer using a silicon oxide layer. When the wafer thus bonded is heat treated, peeling occurs at the ion implanted position to obtain a single crystal GaAs layer of the thin film bonded to the silicon wafer.

이 공정에서 가장 중요한 내용은 박리를 일으키는 이온 조사 조건과 웨이퍼를 접합시키기 위한 산화실리콘 층의 형성 방법이다. 이하 구체적으로 각 단계를 구체적으로 설명한다.The most important content in this process is the ion irradiation conditions causing peeling and the method of forming the silicon oxide layer for bonding the wafer. Hereinafter, each step will be described in detail.

1) 이온 주입단계1) Ion implantation step

이온을 GaAs에 주입하여 열처리를 하면 이온이 주입된 위치에서 GaAs의 박리가 일어나게 되는데 이러한 기술을 ion-cut이라고 하며, 이때 주입된 이온의 종류, 에너지, 주입량 및 주입 시 온도에 의하여 영향을 받게 된다. 본 발명에서는 수소(H)이온과 헬륨(He) 이온 2가지의 이온을 이용한 최적 ion-cut 조건을 조사 및 제시하였다.When ions are implanted into GaAs and subjected to heat treatment, GaAs is peeled off at the location where ions are implanted. This technique is called ion-cut. . In the present invention, the optimum ion-cut conditions using two ions of hydrogen (H) and helium (He) ions were investigated and presented.

(a) 수소이온 조사단계(a) Hydrogen ion irradiation step

약 500 nm 두께의 GaAs 박막을 제조하기 위하여 80 keV의 수소 이온을 사용하였으며, (100) GaAs 웨이퍼를 7 o 경사지게 하여 이온을 주입하였다. 박리가 일어나는 최적 조사 온도 및 조사량을 결정하기 위하여 100 ~ 300 ℃의 조사 온도 범위에서 조사량을 0.4 ~ 2.0 x 1017 H+/cm2로 변화하며 조사시켰다. 이때 조사되는 GaAs 웨이퍼의 정확한 온도를 측정하기 위하여, 이온조사가 일어나는 웨이퍼 면에 열전 대를 직접 접촉시켜 온도를 측정하였다. 이 시료를 200 ~ 300 ℃로 열처리하게 되면 수포 및 박편 현상이 일어나게 되는데 이 현상을 관찰하여, 이온 주입 상태에서는 변화가 없지만 열처리 후에는 박리 현상이 나타나는 최적 조건을 도출할 수 있다. 도 2에 이와 같은 조건으로 실험한 결과를 나타내었다. 도 2의 결과에서 최적 수소 이온 주입 조건을 확인하였으며, ion-cut을 일어나게 하기 위해서는 120 ~ 160 ℃ 사이의 온도에서 1 ~ 2 x 1017 H+/cm2 조사량이 조사되어야 한다.Hydrogen ions of 80 keV were used to prepare a GaAs thin film having a thickness of about 500 nm, and ions were implanted by tilting the (100) GaAs wafer at 7 ° . In order to determine the optimum irradiation temperature and irradiation amount at which peeling takes place, the irradiation dose was varied from 0.4 to 2.0 x 10 17 H + / cm 2 at an irradiation temperature range of 100 to 300 ° C. At this time, in order to measure the exact temperature of the GaAs wafer to be irradiated, the temperature was measured by directly contacting the thermocouple to the wafer surface where the ion irradiation occurs. When the sample is heat-treated at 200 to 300 ° C., blisters and flakes may occur. By observing this phenomenon, it is possible to derive an optimal condition in which the peeling phenomenon occurs after the heat treatment, although there is no change in the ion implantation state. Figure 2 shows the results of the experiment under such conditions. Also it has confirmed that the optimal hydrogen ion implantation conditions, the results of Figure 2, must be in order to take place the ion-cut is 1 ~ 2 x 10 17 H + / cm 2 dose at a temperature between 120 ~ 160 ℃ irradiation.

(b) 헬륨이온 조사단계(b) Helium ion irradiation step

약 500 nm 두께의 GaAs 박막을 제조하기 위하여 100 keV의 헬륨 이온을 사용하였으며, (100) GaAs 웨이퍼를 7 o 경사지게 하여 이온을 주입하였다. 헬륨의 경우에는 조사 온도 상온(20 ~ 60 ℃), 조사량 1.8 ~ 5 x 1016 He+/cm2 조사한 후 열처리하면 박리 현상이 폭발적으로 일어난다.To prepare a GaAs thin film having a thickness of about 500 nm, 100 keV helium ions were used, and ions were implanted by tilting the (100) GaAs wafer at 7 ° . In the case of helium, the irradiation temperature is room temperature (20 ~ 60 ℃), the irradiation amount 1.8 ~ 5 x 10 16 He + / cm 2 When irradiated after heat treatment, peeling phenomenon occurs explosive.

2) 웨이퍼 접합단계2) Wafer Bonding Step

실리콘 웨이퍼와 GaAs 웨이퍼를 접합하기 위하여 직접 웨이퍼 접합(direct wafer bonding) 방법을 이용하였다. 일반적으로 GaAs와 실리콘 웨이퍼의 경우 사전 처리 없이 바로 직접접합이 잘 이루어지지 않는다. 그러므로 GaAs와 실리콘 웨이퍼 사이에 버퍼 층으로 산화실리콘 층을 만들어준다. 산화 실리콘 층을 만드는 방법으로는 PECVD를 이용한 방법과 SOG(Spin-On-Glass)를 이용하는 방법을 사용하였다.In order to bond the silicon wafer and the GaAs wafer, a direct wafer bonding method was used. In general, GaAs and silicon wafers are not directly bonded directly without pretreatment. Therefore, a silicon oxide layer is formed as a buffer layer between GaAs and the silicon wafer. For the silicon oxide layer, PECVD and spin-on-glass (SOG) methods were used.

(a) PECVD(Plasma Enhanced Chemical Vapor Deposion ;플라즈마 화학증착) 및 CMP(Chemical Mechnical Polishing)를 이용한 SiO2 층 형성단계(a) SiO 2 layer formation step using Plasma Enhanced Chemical Vapor Deposion (PECVD) and Chemical Mechnical Polishing (CMP)

PECVD로 GaAs 웨이퍼 위에 SiO2 층을 제작하여 준다. PECVD 공정을 수행하기 위해서는 350 ℃ 정도의 고온 처리가 필요하므로, 이온 주입을 하기 전에 수행한다. PECVD로 수십 Å의 Si3N4 층을 성장시킨 후 원하는 두께 (수백 Å)의 SiO2 층을 성장시킨다. 이렇게 제작된 SiO2 층의 경우 표면 조도가 70 Å을 초과하게 되며, 이러한 조건으로는 직접 접합이 일어나지 않으므로 CMP공정을 하여 5 Å 이내의 표면 조도를 갖게 하였다.PECVD fabricates a SiO 2 layer on the GaAs wafer. In order to perform the PECVD process, a high temperature treatment of about 350 ° C. is required, so it is performed before ion implantation. PECVD grows dozens of Å of Si 3 N 4 layers and then grows SiO 2 layers of desired thickness (hundreds of Å). In the SiO 2 layer thus prepared, the surface roughness exceeds 70 kPa, and since the direct bonding does not occur under such conditions, the surface roughness of 5 kPa was achieved by the CMP process.

(b) SOG(Spin-On-Glass)를 이용한 SiO2 층 형성단계(b) SiO 2 layer formation step using spin-on-glass

SOG 공정의 경우 150℃에서 처리가 가능하므로 이온 주입 후 SOG 공정을 수행한다.In the case of the SOG process, since it can be processed at 150 ° C, the SOG process is performed after ion implantation.

이온 주입된 GaAs 웨이퍼를 5% HCl용액에 3분간 세정 및 린스를 한 후 150 ℃로 5분간 건조시켜서 spin coating을 할 수 있도록 준비한다. Methylphenyl- silsesquioxane(700F, Filmtronics사)을 사용하여 GaAs 웨이퍼 위에 spin coating을 한 다음 150 ℃로 5분간 열처리를 한다.The ion-implanted GaAs wafer is cleaned and rinsed in 5% HCl solution for 3 minutes and dried at 150 ° C. for 5 minutes to prepare for spin coating. Methylphenylsilsesquioxane (700F, Filmtronics) was used to spin coat the GaAs wafer, followed by heat treatment at 150 ° C for 5 minutes.

SOG 공정에 의하여 제작된 SiO2 층은 표면조도가 5 Å 정도로 직접 접합을 하는데 적합하다. 이와 같이 SOG를 이용하여 SiO2 층을 제작하면 PECVD로 SiO2 층을 제작하는 경우보다 공정이 단순해지며, 이온주입 후에 공정을 수행할 수 있으므로 GaAs의 두께 조정 및 GaAs 층의 이온 주입에 의한 결함 최소화에 매우 효율적인 방법이다.The SiO 2 layer produced by the SOG process is suitable for direct bonding at a surface roughness of 5 kW. As described above, when the SiO 2 layer is manufactured by using SOG, the process is simpler than when the SiO 2 layer is produced by PECVD, and the process can be performed after ion implantation. It is a very efficient way to minimize it.

(c) 웨이퍼 세정 및 접합단계(c) wafer cleaning and bonding step

웨이퍼 접합을 하기 위해서는 표면의 오염물질을 제거하여 주어야 한다. GaAs 웨이퍼의 경우에는 5% HCl 용액에 3분간 세정한 후 3차 증류수로 린스 하였으며, 실리콘 웨이퍼의 경우에는 SPM, SC1 세정 공정을 이용하여 세정하였다. 세정된 웨이퍼는 다른 처리 없이 서로 맞붙여 놓고 중앙에 압력을 가하여주면 접합이 이루어진다.In order to bond the wafer, the surface contaminants must be removed. GaAs wafers were rinsed with 5% HCl solution for 3 minutes and then rinsed with tertiary distilled water, and silicon wafers were cleaned using SPM and SC1 cleaning processes. The cleaned wafers are bonded together without any other processing and pressurized in the center to form a bond.

3) 열처리에 의한 GaAs 박리 및 CMP 단계3) GaAs peeling and CMP step by heat treatment

이온 조사된 GaAs웨이퍼를 박리시키기 위해서는 200 ~ 300 ℃로 열처리를 하여주어야 한다. 200℃보다 온도가 낮은 경우에는 박리가 일어나지 않으며, 300 ℃를 넘어가게 되면 실리콘과 GaAs 열팽창계수의 차이에 의하여 접합된 웨이퍼가 파손될 수 있다. 이와 같이 열처리를 하게 되면 이온 조사된 위치에서 박리가 일어나게 되어 실리콘 웨이퍼와 결합된 단결정 GaAs 박막이 얻어진다(도 3a, b).In order to peel the ion-irradiated GaAs wafer, heat treatment should be performed at 200 ~ 300 ℃. When the temperature is lower than 200 ° C., peeling does not occur, and when the temperature exceeds 300 ° C., the bonded wafer may be damaged due to the difference between the silicon and GaAs thermal expansion coefficients. This heat treatment causes peeling at the ion-irradiated position to obtain a single crystal GaAs thin film bonded to the silicon wafer (FIGS. 3A and 3B).

박리에 의하여 형성된 GaAs 표면은 표면 거칠기가 10 ~ 20 nm로 상당히 크므로 표면을 CMP 처리하여 표면 거칠기를 줄여주어야 한다. Since the surface roughness of GaAs formed by exfoliation is considerably large with 10-20 nm, the surface roughness should be reduced by CMP treatment.

도 4는 이와 같은 공정으로 제작된 4인치 웨이퍼의 사진이며, 도 5는 이 시료의 TEM 사진이다. 도 5에서 보여주는 바와 같이 이 방법으로 제작된 GaAs 박막의 경우 부정합에 의한 결함이 나타나지 않는 완전한 단결정을 형성하고 있는 것을 확인할 수4 is a photograph of a 4 inch wafer fabricated in such a process, and FIG. 5 is a TEM photograph of this sample. As shown in FIG. 5, in the case of the GaAs thin film manufactured by this method, it was confirmed that a single crystal was formed without defects caused by mismatch.

본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다. The present invention is not limited to the above-described specific preferred embodiments, and various modifications can be made by any person having ordinary skill in the art without departing from the gist of the present invention claimed in the claims. Of course, such changes will fall within the scope of the claims.

도 1a는 본 발명의 한 실시예에 따른 실리콘 웨이퍼와 결합된 단결정 GaAs 박막 제조 공정도이고,1A is a process chart of manufacturing a single crystal GaAs thin film combined with a silicon wafer according to one embodiment of the present invention,

도 1b는 본 발명의 다른 실시예에 따른 실리콘 웨이퍼와 결합된 단결정 GaAs 박막 제조 공정도이고,1B is a process chart of manufacturing a single crystal GaAs thin film combined with a silicon wafer according to another embodiment of the present invention.

도 2는 본 발명에 따른 수소 이온 주입 시, 조사 온도 및 조사량에 따른 박리 현상을 보인 그래프이고,Figure 2 is a graph showing the peeling phenomenon according to the irradiation temperature and irradiation amount when the hydrogen ion implantation according to the present invention,

도 3a는 본 발명의 한 실시예의 공정에 따라 제작된 시편의 FE-SEM 사진이고,Figure 3a is a FE-SEM picture of the specimen produced according to the process of one embodiment of the present invention,

도 3b는 본 발명의 다른 실시예의 공정에 따라 제작된 시편의 FE-SEM 사진이고,Figure 3b is a FE-SEM picture of the specimen prepared according to the process of another embodiment of the present invention,

도 4는 본 발명에 따른 공정으로 제작된 4인치 GaAs on SiO2/Si 웨이퍼사진이고,Figure 4 is a 4 inch GaAs on SiO 2 / Si wafer photograph produced by the process according to the invention,

도 5는 본 공정으로 제작된 GaAs on Si2/Si 웨이퍼의 단면 TEM 사진이다.5 is a cross-sectional TEM photograph of a GaAs on Si 2 / Si wafer fabricated by this process.

Claims (9)

실리콘 웨이퍼 상에 단결정 GaAs 박막을 형성하는 방법에 있어서,In the method of forming a single crystal GaAs thin film on a silicon wafer, GaAs 웨이퍼에 실리콘 웨이퍼와의 버퍼 층으로 사용될 산화실리콘층을 형성하는 단계와, Forming a silicon oxide layer on the GaAs wafer to be used as a buffer layer with the silicon wafer, 이후 GaAs 웨이퍼의 박리를 위해 이온을 GaAs 웨이퍼에 조사하는 이온 주입단계와;An ion implantation step of irradiating ions to the GaAs wafer for peeling the GaAs wafer; 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 세정하는 단계와, 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 서로 맞붙여 놓고 중앙에 압력을 가하여 접합하는 단계로 이루어진 웨이퍼 접합단계와;Thereafter cleaning the GaAs wafer and the silicon wafer, and then bonding the GaAs wafer and the silicon wafer to each other by bonding the GaAs wafer and the silicon wafer to each other by applying pressure to the center; 접합된 GaAs 웨이퍼와 실리콘 웨이퍼를 열처리하여 이온 조사된 GaAs 웨이퍼를 박리시키는 단계;를 포함하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.A method of manufacturing a single crystal GaAs thin film on a silicon wafer using an ion-cut technique and a wafer bonding technique, the method comprising the steps of: heat-treating the bonded GaAs wafer and the silicon wafer to release the ion-irradiated GaAs wafer. 실리콘 웨이퍼 상에 단결정 GaAs 박막을 형성하는 방법에 있어서,In the method of forming a single crystal GaAs thin film on a silicon wafer, GaAs 웨이퍼의 박리를 위해 이온을 GaAs 웨이퍼에 조사하는 이온 주입단계와;An ion implantation step of irradiating ions to the GaAs wafer for peeling the GaAs wafer; 이후 GaAs 웨이퍼에 실리콘 웨이퍼와의 버퍼 층으로 사용될 산화실리콘층을 형성하는 단계와;Then forming a silicon oxide layer on the GaAs wafer to be used as a buffer layer with the silicon wafer; 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 세정하는 단계와, 이후 GaAs 웨이퍼와 실리콘 웨이퍼를 서로 맞붙여 놓고 중앙에 압력을 가하여 접합하는 단계로 이루어진 웨이퍼 접합단계와;Thereafter cleaning the GaAs wafer and the silicon wafer, and then bonding the GaAs wafer and the silicon wafer to each other by bonding the GaAs wafer and the silicon wafer to each other by applying pressure to the center; 접합된 GaAs 웨이퍼와 실리콘 웨이퍼를 열처리하여 이온 조사된 GaAs 웨이퍼를 박리시키는 단계;를 포함하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.A method of manufacturing a single crystal GaAs thin film on a silicon wafer using an ion-cut technique and a wafer bonding technique, the method comprising the steps of: heat-treating the bonded GaAs wafer and the silicon wafer to release the ion-irradiated GaAs wafer. 제 1항 또는 2항에 있어서,The method according to claim 1 or 2, 상기 이온 주입단계는 수소이온을 주입하는 단계인 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.The ion implantation step is a method for producing a single crystal GaAs thin film on a silicon wafer using an ion-cut technique and a wafer bonding technique characterized in that the step of implanting hydrogen ions. 제 1항 또는 2항에 있어서,The method according to claim 1 or 2, 상기 이온 주입단계는 헬륨이온을 주입하는 단계인 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결 정 GaAs 박막 제조 방법.The ion implantation step is a step of implanting helium ions, characterized in that the single crystal GaAs thin film manufacturing method on a silicon wafer using ion-cut technology and wafer bonding technology by ion implantation. 제 3항에 있어서,The method of claim 3, wherein 상기 수소이온을 주입하는 단계는 GaAs 웨이퍼의 박리를 일으키기 위하여 조사 온도는 120 ~ 160 ℃, 조사량은 1 ~ 2 x 1017 H+/cm2의 조건으로 수소이온을 조사하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.Injecting the hydrogen ion is ion implantation, characterized in that to irradiate the hydrogen ion under the conditions of irradiation temperature 120 ~ 160 ℃, irradiation amount 1 ~ 2 x 10 17 H + / cm 2 to cause the GaAs wafer peeled off A method for producing a single crystal GaAs thin film on a silicon wafer using ion-cut technology and wafer bonding technology. 제 4항에 있어서,The method of claim 4, wherein 상기 헬륨이온을 주입하는 단계는 GaAs 웨이퍼의 박리를 일으키기 위하여 조사 온도는 상온(60 ℃ 이내), 조사량은 1.8 ~ 5 x 1016 He+/cm2의 조건으로 헬륨이온을 조사하는 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.Injecting the helium ion is characterized in that the irradiation temperature is helium ions irradiated at room temperature (within 60 ℃), irradiation amount 1.8 ~ 5 x 10 16 He + / cm 2 in order to cause the peeling of the GaAs wafer A method of fabricating a single crystal GaAs thin film on a silicon wafer using ion-cut technology and ion bonding technology by ion implantation. 제 1항에 있어서,The method of claim 1, 상기 GaAs 웨이퍼에 산화실리콘층을 형성하는 단계는,Forming a silicon oxide layer on the GaAs wafer, GaAs 웨이퍼에 이온 주입을 하기 전에 300 ℃ 이상의 고온으로 PECVD 방법을 이용하여 표면에 수십 Å의 Si3N4 층을 성장시킨 후 원하는 두께(수백 Å)의 SiO2 층을 성장시키고, CMP(Chemical Mechnical Polishing) 공정을 하여 5 Å 이내의 표면 조도를 갖게 하는 PECVD 및 CMP를 이용한 SiO2 층 형성단계;인 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.Before ion implantation into a GaAs wafer, a dozens of Si 3 N 4 layers are grown on the surface by PECVD at a high temperature of 300 ° C. or higher, and then a SiO 2 layer having a desired thickness (hundreds of kPa) is grown, and CMP (Chemical Mechnical) Single crystal GaAs thin film on a silicon wafer using ion-cut technology and wafer bonding technology, characterized in that the step of forming a SiO 2 layer using PECVD and CMP to give a surface roughness of less than 5 하여 through a polishing process Manufacturing method. 제 2항에 있어서,The method of claim 2, 상기 GaAs 웨이퍼에 산화실리콘층을 형성하는 단계는,Forming a silicon oxide layer on the GaAs wafer, 이온 주입된 GaAs 웨이퍼를 5% HCl용액에 3분간 세정 및 린스를 한 후 150 ℃로 5분간 건조시킨 후, Methylphenyl-silsesquioxane(700F, Filmtronics사)을 사용하여 GaAs 웨이퍼 위에 스핀 코팅(spin coating)을 한 다음 150 ℃로 5분간 열처리를 하여 5 Å 정도의 표면조도를 갖게 하는 SOG를 이용한 SiO2 층 형성단계;인 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법. After ion implanted GaAs wafer was cleaned and rinsed in 5% HCl solution for 3 minutes and dried at 150 ℃ for 5 minutes, spin coating was applied on GaAs wafer using Methylphenyl-silsesquioxane (700F, Filmtronics). And then forming a SiO 2 layer using SOG which is subjected to heat treatment at 150 ° C. for 5 minutes to give a surface roughness of about 5 Å; on the silicon wafer using ion-cut technology and wafer bonding technology by ion implantation. Monocrystalline GaAs thin film manufacturing method. 제 1항 또는 2항에 있어서,The method according to claim 1 or 2, 상기 이온 조사된 GaAs 웨이퍼를 박리시키는 단계는 200 ~ 300 ℃로 열처리하는 단계인 것을 특징으로 하는 이온 주입에 의한 ion-cut 기술 및 웨이퍼 접합 기술을 이용한 실리콘 웨이퍼 상의 단결정 GaAs 박막 제조 방법.Peeling the ion-irradiated GaAs wafer is a step of heat treatment at 200 ~ 300 ℃ single-crystal GaAs thin film manufacturing method on a silicon wafer using ion-cut technology and wafer bonding technology by ion implantation.
KR1020070108777A 2007-10-29 2007-10-29 Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique KR20090043109A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070108777A KR20090043109A (en) 2007-10-29 2007-10-29 Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070108777A KR20090043109A (en) 2007-10-29 2007-10-29 Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique

Publications (1)

Publication Number Publication Date
KR20090043109A true KR20090043109A (en) 2009-05-06

Family

ID=40853999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070108777A KR20090043109A (en) 2007-10-29 2007-10-29 Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique

Country Status (1)

Country Link
KR (1) KR20090043109A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263512B2 (en) 2013-06-24 2016-02-16 Globalfoundries Inc. Memory cell with integrated III-V device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9263512B2 (en) 2013-06-24 2016-02-16 Globalfoundries Inc. Memory cell with integrated III-V device

Similar Documents

Publication Publication Date Title
US6573126B2 (en) Process for producing semiconductor article using graded epitaxial growth
US6054363A (en) Method of manufacturing semiconductor article
KR101462397B1 (en) Bonded wafer manufacturing method
US7229898B2 (en) Methods for fabricating a germanium on insulator wafer
KR101335713B1 (en) Process for producing laminated substrate and laminated substrate
TWI588914B (en) Transparent SOI wafer manufacturing method
US8461018B2 (en) Treatment for bonding interface stabilization
KR20070059157A (en) Semiconductor wafer manufacturing method
JPH05102445A (en) Manufacture of semiconductor base material
JP2012004599A (en) Method for directly bonding two substrates for use in electronics, optics, or optoelectronics
CN105190835B (en) The manufacturing method and electric hybrid board of electric hybrid board
KR20150033687A (en) Method for producing hybrid substrates, and hybrid substrate
JP5417399B2 (en) Manufacturing method of composite wafer
JP5591949B2 (en) Method for producing multilayer crystal structure
KR20070084075A (en) Method for producing semiconductor wafer
JP6160616B2 (en) SOS substrate manufacturing method and SOS substrate
JP2013516767A5 (en)
JP5518205B2 (en) Method for producing a multilayer film comprising at least one ultrathin layer of crystalline silicon
JP3707200B2 (en) Manufacturing method of semiconductor substrate
WO2012105367A1 (en) Method for manufacturing soi wafer
JP2010525598A (en) Manufacturing method of composite material wafer and corresponding composite material wafer
KR20090043109A (en) Methode of manufacturing the thin layer of single-crystal gaas on silicon substrate by ion-cut and wafer bonding technique
JP2016508291A (en) Low temperature layer transfer method for manufacturing multilayer semiconductor devices
KR100797210B1 (en) Manufacturing process for a multilayer structure
WO2010147081A1 (en) Method for manufacturing ge film-provided soi substrate, and ge film-rpovided soi substrate

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application