KR20090042706A - 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치 - Google Patents

암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치 Download PDF

Info

Publication number
KR20090042706A
KR20090042706A KR1020080065792A KR20080065792A KR20090042706A KR 20090042706 A KR20090042706 A KR 20090042706A KR 1020080065792 A KR1020080065792 A KR 1020080065792A KR 20080065792 A KR20080065792 A KR 20080065792A KR 20090042706 A KR20090042706 A KR 20090042706A
Authority
KR
South Korea
Prior art keywords
data storage
storage device
backup
memory
power
Prior art date
Application number
KR1020080065792A
Other languages
English (en)
Other versions
KR100946698B1 (ko
Inventor
이상한
양해용
장태주
김춘수
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to US12/257,594 priority Critical patent/US20090113220A1/en
Publication of KR20090042706A publication Critical patent/KR20090042706A/ko
Application granted granted Critical
Publication of KR100946698B1 publication Critical patent/KR100946698B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G11C11/4125—Cells incorporating circuit means for protecting against loss of information
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Storage Device Security (AREA)

Abstract

본 발명은 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치에 관한 것이다.
본 발명에 따른 암호화된 백업 데이터 저장 소자는 암호화되지 않은 평문 데이터 및 비밀 키 중 적어도 하나를 저장하는 백업 메모리 및 적어도 하나의 인버터(inverter) 및 CMOS(complementary metal oxide semiconductor) NAND 게이트를 포함하고, 상기 백업 메모리와 연결되는 도선의 누설 전류를 차단하는 누설 전류 차단 회로를 포함한다.
백업 메모리(backup SRAM), SoC(System on Chip), 비밀 키(secret key), 물리적 공격(physical attack)

Description

암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치{Device for storing encrypted backup data and storing apparatus using thereof}
본 발명은 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치에 관한 것이다.
특히 본 발명은 암호화된 백업 데이터의 비밀 키의 안전한 저장을 위해 SoC(System on Chip) 형식의 소자를 포함하는 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치에 관한 것이다.
백업 데이터 저장 장치는 외부 전원이 단절 되었을 때 장치 내의 배터리로부터 전원을 공급받아 저장 데이터를 보존하는 장치로서, 휴대폰이나 PDA와 같은 휴대 단말에서 시스템의 동작 상태 보존하기위한 용도, 또는 물리적 공격 방지 기능이 있는 암호화 장치에서 비밀 데이터를 안전하게 저장하기 위한 용도로 많이 사용되고 있다. 특히 이러한 암호화된 백업 데이터 저장 장치는 장기적인 데이터 보존을 위해 보존상태 소모 전류가 낮아야 하며 이를 위해 사용되는 데이터 백업용 메모리는 저전력 메모리를 위한 전용 공정에서 트랜지스터 레벨(transistor level)의 설계 기법을 적용하여 개발하여 왔다.
도 1은 본 발명과 비교되는 기존의 비밀 데이터 저장을 위한 암호화된 백업 데이터 저장 장치의 구성을 나타내는 도면이다.
도 1을 참조하면, 기존의 공격 방지 기능이 있는 암호화된 백업 데이터 저장 장치는 비밀 정보를 저장하는 백업 메모리(100), 백업 메모리(100)와 공격감지 소자(109)에 연속적인 전원(VCONTINUOUS)을 공급하기 위한 전원 제어 소자(103) 및 배터리(105), 암호화 장치를 감싸고 있는 보호 덮개(107), 외부의 물리적 공격을 감지하는 공격감지 소자(109), 공격 감지 신호가 발생하면 백업 메모리(100)에 공급되는 전원(VSRAM)을 차단하는 전원차단 회로(101)를 포함한다. 이 밖에도 CPU, 메모리, 암호칩 및 외부 정합 장치 등으로 구성되어 백업 메모리(100)에 포함된 데이터를 암호화하여 외부와 통신하는 암호화부(111)가 있을 수 있다.
이러한 암호화된 백업 데이터 저장 장치는, 보호 덮개(107)의 개봉이나 천공 등과 같은 물리적 공격이 발생하면 공격 감지 소자(109)가 이를 감지하여 공격 감지 신호를 전원차단 회로(101)에 전달하며, 전원 차단 회로(101)가 공격 감지 신호를 인지하면 백업 메모리(100)에 공급되는 전원(VSRAM)을 차단함으로써 백업 메모리(100)에 저장되어 있는 데이터를 삭제시킨다.
그러나 기존의 백업 메모리로 사용되는 메모리 소자는 주변 온도를 영하 수십도 수준으로 낮추면 공급 전원이 없어도 일정 시간 동안 저장 데이터를 유지하는 특성이 있어, 도 1과 같은 암호화 장치는 이러한 저온에서의 저장 데이터 잔류 특성을 이용한 물리적 공격(low temperature attack)에 취약하다. 또한, 도 1의 암호화 장치에 있는 공격감지 소자(109)를 무력화 시키는 다양한 기법들이 있을 수 있으며 공격감지 소자(109)가 무력화 되었을 경우 백업 메모리(100)에 전원 공급을 유지하면서 보호 덮개를 개봉할 수 있는데, 이 경우 메모리(100)의 데이터 버스가 바로 노출되기 때문에 데이터 신호 프루빙(probing)에 의한 비밀 데이터 노출의 가능성이 상존한다. 결국 백업 메모리(100)에 저장되는 데이터가 평문이고 이를 암호화 하는 암호화부(111)를 더 포함한다고 하더라도 백업 메모리(100)와 암호화부(111)가 물리적으로 분리되어 있어 메모리 백업 메모리와 암호화부 사이에 데이터버스로 평문 신호가 전송되기 때문에 이 데이터버스를 이용한 물리적인 노출 가능성이 존재하여 왔다.
본 발명은 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 제공하는 것을 목적으로 한다.
특히, SoC(System on Chip) 기술을 이용하여 암호화부와 백업 메모리를 하나의 칩으로 하여 외부의 물리적인 공격을 원천적으로 차단할 수 있는 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 제공하는 것을 목적으로 한다.
또한, 표준 셀(standard cell) 기반으로 제작되어 별도의 저전력 메모리를 위한 추가 공정 없이 SoC에 내장할 수 있으며, 저전력으로 동작되는 암호화된 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 제공하는 것을 목적으로 한다.
상술한 목적들을 달성하기 위하여, 본 발명의 일 측면에 따르면, 암호화되지 않은 평문 데이터 및 비밀 키 중 적어도 하나를 저장하는 백업 메모리 및 적어도 하나의 인버터(inverter) 및 CMOS(complementary metal oxide semiconductor) NAND 게이트를 포함하고, 상기 백업 메모리와 연결되는 도선의 누설 전류를 차단하는 누설 전류 차단 회로를 포함하는 암호화된 백업 데이터 저장 소자를 제공할 수 있다.
바람직한 실시예에 있어서, 상기 백업 메모리로 전송되는 제어 신호 및 데이터 신호는 모두 상기 CMOS NAND 게이트 회로를 통하여 연결되는 것을 특징으로 할 수 있다. 또한, 상기 백업 메모리에 저장된 평문 데이터를 암호화하거나, 외부에서 수신된 데이터를 복호화하는 암호화부를 더 포함하는 것을 특징으로 할 수 있다. 또한, 상기 백업 메모리로 전원을 공급하는 전원 공급 핀을 전기적으로 고립시키기 위한 전원 분리 방벽을 더 포함하는 것을 특징으로 할 수 있다.
또한, 상기 백업 메모리는 설계 자동화 프로그램을 이용하여 컴파일되는 것
을 특징으로 할 수 있다. 또한, 상기 백업 메모리는 암호화된 데이터 또는 암호화를 위한 비밀 키 데이터를 저장하는 것을 특징으로 할 수 있다. 또한, 상기 누설 전류 차단 회로는 상기 CMOS NAND 게이트 회로의 동작 특성에 의하여 누설 전류를 차단시키고 전력 전환 동안 상기 백업 메모리로 전송되는 신호를 안정화시키는 것을 특징으로 할 수 있다.
본 발명의 다른 일 측면을 참조하면, 암호화되지 않은 평문 데이터 및 비밀 키 중 적어도 하나를 저장하는 백업 메모리 및 적어도 하나의 인버터(inverter) 및 CMOS(complementary metal oxide semiconductor) NAND 게이트를 포함하고, 상기 백업 메모리와 연결되는 도선의 누설 전류를 차단하는 누설 전류 차단 회로를 포함하는 암호화된 백업 데이터 저장 소자, 상기 백업 데이터 저장 소자에 공급되는 전원을 전환하는 전원 제어부 및 상기 백업 데이터 저장 소자에 대한 물리적인 공격을 감지하여 상기 전원 제어부에 전원 전환 신호를 전송하는 공격 감지부를 포함하는 암호화된 백업 데이터 저장 장치를 제공할 수 있다.
바람직한 실시예에 있어서, 상기 전원 제어부와 결합하며 상기 백업 데이터 저장 소자로 전원을 공급하는 배터리를 더 포함할 수 있다. 또한, 상기 전원 제어부는 외부로부터 입력되는 적어도 2 종류의 전원 중 어느 한 전원을 선택하여 상기 백업 데이터 저장 소자에 공급되는 전원을 전환하고 상기 전원의 전환에 상응하여 전원 전환 신호를 발송하는 것을 특징으로 할 수 있다. 또한, 상기 백업 데이터 저장 소자의 외부를 감싸고 물리적인 충격을 감지하는 보호 덮개를 더 포함하는 것을 특징으로 할 수 있다. 또한, 상기 백업 데이터 저장 소자의 외부에 상기 비밀 키를 이용하여 복호화할 수 있는 암호화된 데이터를 저장하는 확장 메모리를 더 포함할 수 있다.
본 발명에 따르면 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 제공할 수 있다.
또한 본 발명에 의하면 SoC(System on Chip) 기술을 이용하여 암호화부와 백업 메모리를 하나의 칩으로 하여 외부의 물리적인 공격을 원천적으로 차단할 수 있는 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 제공할 수 있다.
또한, 본 발명에 따르면 표준 셀(standard cell) 기반으로 제작되어 별도의 저전력 메모리를 위한 추가 공정 없이 SoC에 내장할 수 있으며, 저전력으로 동작되는 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 제공할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치를 상세히 설명하기로 한다.
도 2는 본 발명에 따른 암호화된 백업 데이터 저장 장치를 개괄적으로 나타내는 도면이다.
도 2를 참조하면, 본 발명에 따른 암호화된 백업 데이터 저장 장치는 백업 데이터 저장 소자(200), 외부 정합부 (213), 배터리(211), 전원 제어부(209), 공격 감지부(215) 및 보호 덮개(201)를 포함하는 구성으로 형성된다.
특히 백업 데이터 저장 소자(200)의 내부는 제어부(201), 암호화부(203) 및 백업 메모리(221) 및 누설 전류 차단 회로(223)를 포함하는 구성으로 형성된다. 특히 상기 백업 메모리(221) 및 누설 전류 차단 회로(223)를 합하여 백업 메모리부(205)로 칭하기로 한다.
상기 백업 데이터 저장 소자(200)는 본 발명의 핵심적인 부분으로 제어부(201), 암호화부(203), 백업 메모리(221) 및 누설 전류 차단 회로(223)를 포함하는 구성을 하나의 반도체 칩으로서 구현한 구조를 가진다. 이는 SoC(System on Chip) 공정을 이용하여 구현 할 수 있다. 특히, 본 발명에서 백업 데이터 저장 소자(200)는 저 전력 소모를 위해 특별한 공정을 이용하지 않고, 일반적인 SoC 제작 방식인 표준 셀(standard cell) 기반으로 제작되어 소자를 제작하는데 추가적인 비용이나 새로운 공정이 더 포함되지 않아 제작이 간편하고 적은 비용으로 대량 생산할 수 있다는 장점이 존재한다.
이러한 백업 데이터 저장 소자(200)는 기존의 백업 메모리로 백업 SRAM을 사 용하는 방식과는 달리 반도체 칩 내부에서 저장 데이터를 이미 암호화 하여 출력되기 때문에, 기존 기술과 같이 물리적인 공격에 대해서도 대단히 강력한 보안 성능을 가질 수 있다.
상기 외부 정합부(213)는 상기 백업 데이터 저장 소자(200)로부터 출력된 암호화된 신호를 외부로 전송하는 역할을 담당한다.
배터리(211)는 본 발명에서 외부 전원이 차단되는 경우에 본 발명의 백업 데이터 저장 소자 및 이를 포함하는 본 발명의 장치에 데이터를 유지하도록 전원을 공급하는 역할을 담당한다.
전원 제어부(209)는 외부 전원이 차단될 경우 배터리 전원으로 백업 메모리(221)에 입력되는 전원을 변경시켜주는 역할과 함께, 공격 감지부(215)에서 외부의 공격 감지 신호가 전송되면, 백업 메모리(221)로 전송되는 전원을 차단하여 메모리의 내용을 지우는 역할을 담당한다. 즉, 상기 도1의 전원 차단 회로(101) 및 전원 제어 소자(103)를 개념적으로 묶어서 표현한 부분이다.
공격 감지부(215)는 외부에서 본 발명의 암호화된 백업 데이터 저장 장치로 물리적인 공격이 있는 경우 이를 감지하여 전원 제어부(209)로 전송하는 역할을 담당한다. 이러한 공격 감지부(215)는 본 발명의 암호화된 백업 데이터 저장 장치의 외곽을 둘러싸는 보호 덮개(210)를 제거하거나 구멍을 뚫으려는 시도를 감지하는 센서부이다.
보호 덮개(201)는 본 발명의 암호화된 백업 데이터 저장 장치의 외곽을 둘러싼 보호 덮개이다. 이러한 보호 덮개(201)는 암호화된 백업 데이터 저장 장치를 보 호할 뿐만 아니라, 외부의 물리적 침입을 감지하여 공격 감지부(215)로 물리적 침입을 알리는 역할을 담당한다.
백업 데이터 저장 소자(200)는 SoC 공정 등을 이용하여 백업 데이터 저장 시스템을 하나의 반도체 칩에 구현한 것으로 그 내부는 제어부(201), 암호화부(203), 백업 메모리(221) 및 누설 전류 차단 회로(223)를 포함한다.
제어부(201)는 백업 데이터 저장 소자의 전체적인 동작을 제어하는 부분으로 외부 정합부(213)와 암호화된 데이터를 통신하고, 백업 메모리 및 암호화부를 이용하여 백업 메모리에 저장된 평문 데이터를 암호화 하고, 외부 정합부로부터 수신되는 암호화된 데이터를 평문으로 변경하여 백업 메모리에 저장하는 역할을 담당한다.
또한, 필요에 따라 백업 데이터 저장 소자(200)의 외부에 존재하는 ROM, 플래시 메모리 등의 비휘발성 메모리와 결합하여 암호화에 필요한 데이터를 전달 받을 수 있다. 이러한 예시는 이하의 도면 6에서 확인할 수 있다.
특히, 백업 메모리(221)에 저장할 암호화 데이터의 양이 많은 경우 외부의 비휘발성 메모리에 대부분의 데이터를 저장하고 백업 메모리에는 암호화에 핵심적인 비밀 키 만을 저장하며, 이때, 상기 제어부(201)는 비휘발성 메모리의 데이터를 백업 메모리에 포함된 비밀 키를 이용하여 해제할 수도 있다.
암호화부(203)는 제어부의 통제를 받아 백업 메모리 및 외부의 비휘발성 메모리에 저장된 평문 데이터를 암호화 하거나 암호화된 데이터를 평문 데이터로 변경하는 역할을 담당한다.
백업 메모리(221)는 백업 데이터 저장 소자의 내부에 존재하는 메모리로서 반도체 설계 자동화 프로그램(electronic design automation program)에 의해 생성되는 컴파일된(Complied) 메모리일 수 있다. 즉, 기존의 방식에서 사용되는 메모리의 경우에는 전력 소모를 줄이기 위하여 특별한 설계 방식이 사용되는 것이었다면 본 발명의 백업 메모리(221)는 일반적인 SoC 설계 방식으로 사용되는 메모리를 그대로 사용하게 된다. 이러한 경우 기존의 메모리에 비하여 특별한 공정이 필요 없어 매우 간단하고 저렴한 비용으로 메모리의 생성이 가능하다.
한 편, 이렇게 형성된 백업 메모리(221)는 기존의 메모리에 비하여 전력 소모가 클 수 있는데 이러한 불필요한 전력 소모를 제거하기 위하여 전원 분리 방벽(207) 및 누설 전류 차단 회로(223)를 더 포함한다.
특히 누설 전류 차단 회로 및 전원 분리 방벽에 대해서는 이하의 도면을 통하여 자세히 설명하도록 한다.
도 3은 본 발명에 따른 백업 데이터 저장 소자의 백업 메모리 부분을 자세히 설명하는 도면이다.
도 3을 참고하면, 상기 백업 데이터 저장 소자(200)의 내부의 백업 메모리부(205)는 누설 전류 차단 회로(303) 및 백업 메모리(301)를 포함한다.
여기서 백업 메모리(301)는 상기 도 2에서 설명한 바와 같이, 일반적으로 SoC 설계에서 설계 자동화 프로그램에서 제공되는 일반적인 메모리이다. 이러한 메모리는 반도체 제조사에서 제공하는 설계 자동화 프로그램(electronic design automation program)의 일종인 메모리 컴파일러(memory compiler)를 이용하여 생성하는 메모리이다. 이 백업 메모리(301)의 보존 상태 소모 전류는 일반적으로 메모리의 용량과 비례하며, 따라서 메모리의 용량이 커지면 보존 상태의 소모전류가 커지게 된다. 본 발명에서는 반도체 제조 공정이나 백업 메모리를 생성하는 메모리 컴파일러, 반도체 제조 공정에 대해서는 따로 제약을 두지 않는다. 다만, 메모리의 용량이 커지면 보존상태의 소모전류가 증가하므로, 본 발명에서는 배터리 용량, 데이터 보존 기간, 메모리 용량에 따른 소모전류 등을 고려하여, 목표 배터리 수명을 만족시킬 수 있도록 용량을 선정할 수 있다. 특히 저장될 데이터가 많은 경우에는 대부분의 백업 데이터를 외부의 고정 메모리에 저장하고 백업 메모리에는 외부의 고정 메모리에 저장된 데이터를 해독할 수 있는 비밀 키 만을 저장할 수 있다.
누설전류 차단회로(303)는 메모리 정합부(307)와 통신하는 신호 선을 통해 누설되는 전류를 차단하고, 외부 전원(VEXT)이 단절된 상태에서 저장된 데이터를 안정적으로 저장하도록 하는 역할을 담당한다.
여기서 누설 전류 차단 회로(303)는 이하의 도면에서 설명하는 바와 같이 CMOS(complementary metal-oxide-semiconductor) NAND 게이트의 동작 특성을 이용하여 상기 언급한 누설 전류를 차단하는 역할을 담당할 뿐만 아니라, 상기 백업 메모리(301)에 저장된 데이터에 공급되는 전류원이 변경되더라도 안정적으로 데이터를 저장할 수 있도록 하는 역할을 담당한다.
즉, 외부 전원(VEXT)이 단절되면 백업 메모리(205)는 전원제어 소자(311)에 의해 배터리 전원을 지속적으로 공급받을 수 있으나 메모리 정합부(307)를 포함한 SoC(200)의 나머지 회로는 전원을 공급 받지 못한다. 이 상태에서는 메모리 정합부(307)에서 출력되는 메모리 액세스 제어 신호들이(CLK, WR_EN, SEL) 일시적으로 불안정한 상태가 될 수 있으며, 이 경우 백업 메모리(301)에 저장된 데이터가 손상되게 된다. 도 3의 누설전류 차단회로(303)는 이와 같은 공급 전원 천이 시간 동안에 발생할 수 있는 데이터 손상을 방지하는 역할을 한다.
자세히 설명하면, 외부전원(VEXT)이 단절되어 전원제어 소자(311)의 RET_MODE 신호가 활성화 되면, 누설전류 차단회로(303)는 백업 메모리(301)으로 전달되는 모든 제어신호(CLK, WR_EN, SEL)를 비활성화 시켜 백업 메모리(301)에 대한 액세스를 막음으로써 데이터를 안전하게 보존하는 역할을 담당한다.
도 4는 본 발명에 따른 누설전류 차단회로를 자세하게 나타내는 도면이다.
도 4를 참조하면, 누설전류 차단회로(303)는 NAND 게이트(NAND gate)(400, 401, 405, 407)와 인버터(inverter)(409, 411, 413, 415)로 구성된다. 도 3에서 외부 전원이 단절되면 전원제어 소자(311)에서 출력하는 RET_MODE 신호가 1(high)이 된다. 그러면 이런 RET_MODE 신호를 수신하는 입력 인버터(405)에서 입력 신호를 반전시켜 신호 RET_MODE#(이하 반전된 신호는 신호 명칭에 '#'를 추가하여 표시한다)를 발생시키며 이러한 RET_MODE# 신호가 NAND 게이트(400, 401, 405, 407)들을 거치면 메모리 정합부에서 발신하는 신호에 관계없이 백업 메모리(301)에 입력되는 제어 신호는 비활성화 된다(CLK=0, WR_EN#=1, SEL#=1). 이로서 누설전류 차단회로(303)는 외부전원 단절 시간 동안 발생하는 액세스 제어신호의 불안정 현상을 방지함으로써 메모리에 저장된 데이터를 안정적으로 보존할 수 있게 한다.
또한, 누설전류 차단회로는 외부전원이 인가된 상태에서는 정상적으로 백업 메모리(301)에 접속 할 수 있게 한다. 즉 외부전원이 인가된 정상 운용 상태에서는 상기 전원 제어소자(311)는 RET_MODE 신호를 0(low)으로 출력하고 이에 따라 상기 누설 전류 차단회로의 내부 신호 RET_MODE#는 1(high)이 되어 RET_MODE# 신호를 입력으로 받는 NAND 게이트들은 메모리 정합부로부터 수신한 신호를 출력할 수 있어, 백업 메모리(301)에 적절한 제어 신호를 전달할 수 있게 된다.
그리고 도 3에서 외부 전원(VEXT)이 단절될 경우, 전원 공급을 받지 못하는 메모리 정합부 신호들과 배터리(211)로부터 지속적인 전원을 공급받는 백업 메모리(301) 신호들의 전압 레벨이 달라지는데, 이로 인해 메모리 정합부(307)와 백업 메모리(301) 간의 신호 선들을 통해 누설 전류가 흐르게 된다. 누설 전류 차단 회로(303)는 이러한 누설전류도 차단하는데, 이는 누설 전류 차단 회로에 적용되는 CMOS(complementary metal-oxide-semiconductor) NAND 게이트의 동작 특성을 이용한 것이다.
도 5는 누설전류 차단회로의 전류 차단 원리를 CMOS NAND 게이트의 트랜지스터 레벨 회로를 이용하여 설명하는 도면이다.
도 5를 참조하면, CMOS NAND 게이트의 트랜지스터 A(500)의 입력 신호(507)는 메모리 정합부의 신호들과 연결되며, 트랜지스터 B(501)의 입력(509)은 RET_MODE# 신호, 그리고 NAND 게이트의 출력 신호(511)는 백업 메모리의 신호와 연결된다. 도 5에서 외부 전원(VEXT)이 단절되면 RET_MODE# 신호가 '0'이 되고 트랜지스터 B(501)는 켜지고(ON) 트랜지스터 D(505)는 꺼진다(OFF). 이 경우 NAND 게이트의 입력 신호(507)와 그라운드 사이(누설전류 경로 1) 그리고 NAND 게이트의 출력 신호(511)와 그라운드 사이(누설전류 경로 2)의 전류 경로가 모두 차단된다. 도 4에서 나타낸 바와 같이, 누설전류 차단회로(303)는 메모리 정합부(307)에서 발신하는 모든 제어 신호들과 RET_MODE# 신호를 함께 수신하여 CMOS NAND 게이트(400, 401, 403, 405, 407)를 통하여 백업 메모리로 출력하는 신호를 발생시키므로, 상기에서 설명된 CMOS NAND 게이트 특성에 의하여 백업 메모리와 연결된 신호 선들에 의한 모든 누설전류 경로가 차단된다.
도 6은 전원 분리 방벽의 일 실시예를 나타내는 도면이다.
전원 분리 방벽(305)은 SoC 내부의 전원선을 통해 누설되는 전류를 차단한다. 일반적으로 SoC는 전원 공급을 위한 여러 개의 전원 핀이 할당되어 있으며, 일반적으로 이러한 전원 핀들은 SoC 내부에서 전원 선들을 통해 모두 상호 연결되어 있다. 도 3에서 확인할 수 있는 바와 같이, 외부 전원(VEXT)이 단절되면, 배터리로부터 전원 공급을 받는 백업 메모리부(205)의 전원선과 그 외 SoC(309) 내부 나머 지 회로의 전원선 간의 전압 레벨이 달라져, 이로 인해 전원선을 통해서도 누설 전류가 발생하게 된다. 전원 분리 방벽(305)은 백업 메모리부(205)와 그 외 SoC(309) 내부 나머지 회로의 전원선을 분리하여, 전원선을 통한 전류 누설을 차단하는 역할을 담당한다.
도 6을 참고하면, 전원 분리 방벽의 전원 분리 방법의 한 예를 나타낸다. 일반적인 디지털 회로만으로 구성된 SoC의 전원 핀으로는 코어 셀(core cell)용 전원 핀, 코어 셀 용 그라운드 핀, IO 셀(input output cell) 용 전원 핀, IO 셀 용 그라운드 핀 등이 있다. 도 6의 예에서 나타낸 바와 같이, 본 발명의 백업 SRAM(205)용 전원 핀(601, 603, 605, 607)들은 SoC의 다른 전원 핀(609) 들과 전원 분리 방벽(600)에 의해 분리되어 있다.
이렇게 물리적으로 백업 메모리부(205)용 전원 핀(601, 603, 605, 607)들과 SoC의 다른 전원 핀(609)들이 분리됨으로 하여 전압 레벨의 차이에 의한 누설 전류를 차단하게 된다.
이러한 전원 분리 방벽(600)은 표준 셀 기반의 반도체 공정에서 슬롯 셀 라이브러리(slot cell library) 형태로 제공되며, PLL(phase locked loop) 및RTC(real time clock) 등과 같이 별도의 공급 전원이 필요한 회로가 SoC에 내장될 때 사용된다. 본 발명에서는 전원 분리 방벽(600)을 위해 적용된 라이브러리, 적용된 반도체 공정에 대한 제약은 두지 않는다.
본 발명에서는 SoC(305) 내부 전원 선들을 통해 누설되는 전류를 차단하기 위하여, 백업 메모리부(205)를 위하여 별도로 물리적으로 분리된 전원선을 제공하 고, 전원 분리를 위해 백업 메모리부(205)와 나머지 회로 사이에 전원 분리 방벽(600)을 삽입하게 된다.
이와 같이 본 발명의 백업 메모리는 특별히 추가적인 공정이 없이 표준 셀 기반으로 구현될 수 있으므로, 저 비용으로 구현이 가능하며, 공정이 단순하여 쉽다는 장점이 존재한다. 특히, 상기 도2에서 언급한 바와 같이 본 발명의 백업 메모리부(205)를 암호화가 가능한 SoC에 내장하고 이것을 물리적 공격 방지 기능이 있는 암호화 장치에 적용할 경우, 암호화 장치의 물리적 보안 강도를 크게 높일 수 있다.
도 7은 본 백업 데이터 저장 소자를 이용한 암호화 장치의 실시예를 나타내는 도면이다.
도 7을 참조하면, 본 실시예의 백업 데이터 저장 소자(700)는 본 발명에 의한 백업 메모리부(701), 암호화 장치 전반을 제어하고 장치에서 제공하는 각종 보안 서비스 기능을 수행하는 CPU 코어(703), 블록 암호 처리엔진, 메시지 인증(MAC: Message Authentication Code) 처리 엔진, 난수 발생기 등으로 구성되는 암호처리 엔진(705), ROM, SRAM 등과 같이 프로그램을 저장되거나 실행되는 프로그램 메모리(707), 외부의 비밀 데이터 저장용 확장 메모리와 정합하기 위한 메모리 컨트롤러(709), 외부 정합 소자(723)를 통해 암호화 장치 외부와 PCI 및 USB 등과 같은 표준 정합기능을 제공하기 위한 외부 정합회로(711) 등으로 구성된다. 본 발명에서는 CPU 코어 및 외부정합 회로의 종류, 메모리의 크기, 외부정합 회로에서 제공하 는 표준 정합기능의 종류 등에 대해서는 따로 제약을 두지 않으며, 이들 요소는 암호화 장치의 응용분야에 따라 다양한 구성을 가질 수 있다. 또한 암호처리 엔진 역시 상기 언급한 처리엔진 들 이외에도 암호화 장치의 응용 분야에 따라 공개키 암호 처리엔진, 해쉬(hash) 처리엔진, 스트림 암호(stream cipher) 처리엔진 등과 같은 추가적인 구성을 가질 수도 있다. 본 발명에서는 백업 데이터 저장 소자(700)는 본 발명에 의한 백업 메모리부(701), CPU 코어(702), 암호처리 엔진(705), 프로그램 메모리(707), 메모리 컨트롤러(709), 외부정합 회로(711)를 포함할 수 있으며, 암호처리 엔진(705) 또한 블록암호 처리엔진, 메지지 인증 처리엔진, 난수 발생기 등의 구성을 포함할 수 있다.
그리고 도 7에 나타낸 바와 같이, 본 발명에서 제안하는 암호화 장치는 상기 언급한 백업 데이터 저장 소자(700)이외에도, 백업 메모리부(701)와 공격감지 소자(717) 및 전원차단 회로(719) 등에 연속적인 전원 공급을 위한 배터리(713), 외부 전원(VEXT)이 단절될 때 백업 메모리부(701)의 공급 전원을 배터리 전원으로 바꾸어 주고 RET_MODE 신호를 활성화 시켜 주는 전원제어 소자(715), 물리적 공격을 감지하는 공격감지 소자(717), 공격감지 소자(717)가 공격 감지 신호를 활성화 시키면 백업 메모리부(701)로 공급되는 전원(VCC_BRAM_IO, VCC_BRAM_CORE)을 차단하는 전원차단 회로(719), 암호화 장치의 다양한 비밀 데이터를 암호화하여 안전하게 저장할 수 있는 비밀 데이터 저장용 확장 메모리(721), 암호화 장치의 외부 장비와 연결되어 PCI 및 USB 등과 같은 표준 정합기능을 제공하는 외부정합 소자(723) 등으로 구 성됨을 특징으로 하며, 이 밖에도 외부 전원(VEXT)을 암호화 장치 내 소자들이 요구하는 전압 레벨(VSYS, VCC_BRAM_IO, VCC_BRAM_CORE)로 변경시켜 주는 레귤레이터(regulator, R1, R2, R3) 들이 있을 수 있다.
상기와 같은 구성을 가지는 암호화 장치는 상기 암호화 장치에 저장되는 정보를 백업 데이터 저장 소자(700) 내부에서만 평문 상태로 저장 관리하며, 백업 데이터 저장 소자(700) 외부에 저장되는 비밀 데이터는 모두 암호화 된 상태로 저장할 수 있다.
상기 암호화 장치에서 비밀 데이터를 저장할 수 있는 메모리는 백업 데이터 저장 소자(700)의 백업 메모리부(701) 내부 메모리와 비밀 데이터 저장용 확장 메모리(721)이다. 백업 메모리부(701)의 내부 메모리는 보존상태 소모 전류의 제약으로 인해 그 용량이 크지 않으므로, 비밀 데이터 암호화를 위해 사용되는 키, 무결성 검증을 위한 메시지 인증 값 등과 같이 작은 크기이면서 암호화 장치의 핵심 되는 비밀 데이터를 저장하기에 적합하다. 그리고 비밀 데이터 저장용 확장 메모리(721)는 백업 메모리부(701)의 내부 메모리 용량 보다 큰 크기의 비밀 데이터를 저장하고자 할 때 추가로 사용할 수 있는 비 휘발성 메모리로써, 암호화 장치의 운용 프로그램, 인증서, 디지털 서명용 공개키 개인키 쌍, 기타 보호되어야 할 사용자 데이터 등과 같은 비교적 큰 크기의 비밀 데이터 등을 저장할 수 있다.
본 발명의 암호화 장치는 비밀 데이터 저장용 확장 메모리(721)에 데이터를 저장할 때 암호화 하여 저장하며, 암호화된 비밀 데이터는 장치의 부팅 및 운용 등 의 과정에서 복호화된 후 백업 데이터 저장 소자 내부 메모리에 로딩되어 사용된다.
즉, 백업 데이터 저장 소자(700)는 장치 외부로부터 운용 프로그램, 인증서, 디지털 서명용 공개키 개인키 쌍 등과 같은 비밀 데이터 전달 받아 장치 내부에 저장하고자 할 때 내부의 난수 발생기(705)를 이용하여 암호 처리 과정에서 사용할 비밀 키들을 생성하고, 비밀 키들 중 암복호용 키와 블록암호 처리엔진(705)을 이용하여 상기 비밀 데이터를 암호화 한다. 이때 비밀 데이터의 무결성 검증이 필요한 경우, 상기 비밀 키들 중 메시지 인증용 키와 메시지 인증 처리엔진(705)을 이용하여 상기 비밀 데이터에 대한 메지지 인증 값을 생성한다. 그리고 생성된 비밀 키들과 메시지 인증 값은 칩 내의 백업 메모리부(701)의 내부 메모리에 저장하고, 암호화 된 비밀 데이터는 칩 외부 비밀 데이터 저장용 확장 메모리(721)에 저장한다. 이와 같은 암호화 및 저장 과정에서, 백업 데이터 저장 소자(700)의 CPU 코어(703)는 언급한 일련의 처리 동작을 칩 내부 프로그램 메모리(707)에서만 수행되도록 하며, 외부로 출력되는 모든 비밀 데이터는 암호화 된 상태로만 출력하도록 제어한다.
그리고 도 7의 암호화 장치가 운용되는 과정에서, 비밀 데이터 저장용 확장 메모리(721)에 저장된 암호화 된 데이터는 복호화된 후에 칩 내부 프로그램 메모리(707)에서만 운용된다. 즉, 백업 데이터 저장 소자(700)는 암호화 된 데이터를 읽어, 상기 암호화 과정에서 사용된 백업 메모리부(701)의 암복호용 키와 블록암호 처리엔진(705)을 이용하여 복호화하며, 복호된 데이터를 백업 데이터 저장 소 자(700) 내의 프로그램 메모리(707)에 로딩하여 사용한다. 이때 필요할 경우 메시지 인증 동작을 수행할 수 있으며, 이 과정은 백업 데이터 저장 소자(700)가 백업 메모리부(701)의 내부 메모리에 저장된 메시지 인증용 키와 메시지 인증 처리엔진(705)을 이용하여 복호화된 비밀 데이터에 대한 메시지 인증 값을 계산하고, 이 값을 백업 메모리부(701)에 저장된 메시지 인증 값과 비교함으로써 이루어진다.
이러한 과정에서 본 발명에 의한 암호화 장치는 메시지 인증이 실패하면 오류 메시지를 출력하고, 장치의 실행을 중지하거나 장치에서 지원되는 기능을 중단 할 수 있다. 암호화 저장 과정에서와 마찬가지로, 상기 복호화 및 로딩 과정에서도 칩 내의 CPU 코어(703)는 상기 언급한 일련의 처리 동작을 칩 내부 메모리부(707)에서만 수행되도록 제어한다.
또한 필요한 경우 칩 외부에 저장되는 비밀 데이터를 위한 메시지 인증 과정을 추가함으로써, 비밀 데이터의 유출을 위한 악성 코드 삽입 등과 같은 악의적인 수정 등으로부터 비밀 데이터를 보호할 수도 있다.
상기에서 설명한 백업 메모리를 백업 데이터 저장 소자(700)를 이용한 암호화 장치의 경우, 도 1과 같이 별도의 메모리 소자(100)를 사용하던 기존의 암호화 장치 보다 훨씬 높은 강도의 물리적 보안성을 제공할 수 있다. 이는 기존 암호화 장치에서와는 달리, 메모리의 저온 상태 데이터 잔류 특성을 이용한 공격이나, 공격 감지 소자의 무력화에 의해 저장 데이터를 유지한 상태에서 기구가 개봉되었더라도, 도 7의 백업 데이터 저장 소자(700)에 내장된 백업 메모리부(701)의 데이터 버스가 외부로 직접 노출되지 않기 때문이다. 또한 상기 기술한 바와 같이, 도 7에 서 제시한 암호화 장치는 비밀 데이터를 백업 데이터 저장 소자(700) 내부에서만 평문 상태로 관리하며, 칩 외부에서는 암호화된 상태로 저장하게 하고 암호화 과정에서 사용된 키들은 칩 내부 백업 메모리부(701)에 안전하게 저장함으로써, 암호화 장치의 모든 비밀 데이터를 안전하게 저장관리 할 수 있다.
상기에서 설명된 본 발명의 실시예는 이 기술분야에서 통상적인 지식을 가지 자에게 본 발명이 충분히 이해되도록 제공되는 것으로, 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 상기에서 기술되는 실시예에 한정되는 것은 아니다.
도 1은 본 발명과 비교되는 기존의 비밀 데이터 저장을 위한 암호화된 백업 데이터 저장 장치의 구성을 나타내는 도면.
도 2는 본 발명에 따른 암호화된 백업 데이터 저장 장치를 개괄적으로 나타내는 도면.
도 3은 본 발명에 따른 백업 데이터 저장 소자의 백업 메모리 부분을 자세히 설명하는 도면.
도 4는 본 발명에 따른 누설전류 차단회로를 자세하게 나타내는 도면.
도 5는 누설전류 차단회로의 전류 차단 원리를 CMOS NAND 게이트의 트랜지스터 레벨 회로를 이용하여 설명하는 도면.
도 6은 전원 분리 방벽의 일 실시예를 나타내는 도면.
도 7은 본 발명의 백업 데이터 저장 소자를 이용한 암호화 장치의 실시예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 간단한 설명>
200 : 암호화 SoC 221 : 백업 메모리
203 : 암호화부 205 : 백업 메모리부
223 : 누설 전류 차단 회로 207 : 전원 분리 방벽
209 : 전원 제어부 210 : 보호 덮개
211 : 배터리 213 : 외부 정합부
215 : 공격 감지부

Claims (12)

  1. 평문 데이터 및 비밀 키 중 적어도 하나를 저장하는 백업 메모리; 및
    적어도 하나의 인버터(inverter) 및 CMOS(complementary metal oxide semiconductor) NAND 게이트를 포함하고, 상기 백업 메모리와 연결되는 도선의 누설 전류를 차단하는 누설 전류 차단 회로
    를 포함하는 암호화된 백업 데이터 저장 소자.
  2. 제1항에 있어서,
    상기 백업 메모리로 전송되는 제어 신호 및 데이터 신호는 모두 상기 CMOS NAND 게이트 회로를 통하여 연결되는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 소자.
  3. 제1항에 있어서,
    상기 백업 메모리에 저장된 평문 데이터를 암호화하거나, 외부에서 수신된 데이터를 복호화하는 암호화부를 더 포함하는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 소자.
  4. 제1항에 있어서,
    상기 백업 메모리로 전원을 공급하는 전원 공급 핀을 전기적으로 고립시키기 위한 전원 분리 방벽을 더 포함하는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 소자.
  5. 제1항에 있어서,
    상기 백업 메모리는 설계 자동화 프로그램을 이용하여 컴파일되는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 소자.
  6. 제1항에 있어서,
    상기 백업 메모리는 암호화를 위한 비밀 키 데이터를 저장하는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 소자.
  7. 제1항에 있어서,
    상기 누설 전류 차단 회로는 상기 CMOS NAND 게이트 회로의 동작 특성에 의하여 누설 전류를 차단시키고 전력 전환 동안 상기 백업 메모리로 전송되는 신호를 안정화시키는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 소자.
  8. 암호화되지 않은 평문 데이터 및 비밀 키 중 적어도 하나를 저장하는 백업 메모리 및 적어도 하나의 인버터(inverter) 및 CMOS(complementary metal oxide semiconductor) NAND 게이트를 포함하고, 상기 백업 메모리와 연결되는 도선의 누 설 전류를 차단하는 누설 전류 차단 회로를 포함하는 암호화된 백업 데이터 저장 소자;
    상기 백업 데이터 저장 소자에 공급되는 전원을 전환하는 전원 제어부 및
    상기 백업 데이터 저장 소자에 대한 물리적인 공격을 감지하여 상기 전원 제어부에 전원 전환 신호를 전송하는 공격 감지부
    를 포함하는 암호화된 백업 데이터 저장 장치.
  9. 제8항에 있어서,
    상기 전원 제어부와 결합하며 상기 백업 데이터 저장 소자로 전원을 공급하는 배터리를 더 포함하는 암호화된 백업 데이터 저장 장치.
  10. 제8항에 있어서,
    상기 전원 제어부는 외부로부터 입력되는 적어도 2 종류의 전원 중 어느 한 전원을 선택하여 상기 백업 데이터 저장 소자에 공급되는 전원을 전환하고 상기 전원의 전환에 상응하여 전원 전환 신호를 발송하는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 장치.
  11. 제8항에 있어서,
    상기 백업 데이터 저장 소자의 외부를 감싸고 물리적인 충격을 감지하는 보호 덮개를 더 포함하는 것
    을 특징으로 하는 암호화된 백업 데이터 저장 장치.
  12. 제8항에 있어서,
    상기 백업 데이터 저장 소자의 외부에 상기 비밀 키를 이용하여 복호화할 수 있는 암호화된 데이터를 저장하는 확장 메모리
    를 더 포함하는 암호화된 백업 데이터 저장 장치.
KR1020080065792A 2007-10-26 2008-07-08 SoC 형식의 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치 KR100946698B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US12/257,594 US20090113220A1 (en) 2007-10-26 2008-10-24 Encrypted backup data storage device and storage system using the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070108388 2007-10-26
KR1020070108388 2007-10-26

Publications (2)

Publication Number Publication Date
KR20090042706A true KR20090042706A (ko) 2009-04-30
KR100946698B1 KR100946698B1 (ko) 2010-03-12

Family

ID=40765397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080065792A KR100946698B1 (ko) 2007-10-26 2008-07-08 SoC 형식의 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치

Country Status (1)

Country Link
KR (1) KR100946698B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160127203A (ko) * 2015-04-23 2016-11-03 매그나칩 반도체 유한회사 반도체 칩의 위변조 방지 회로 및 방법
WO2021025449A1 (en) * 2019-08-07 2021-02-11 Samsung Electronics Co., Ltd. Electronic device operating encryption for user data

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101080529B1 (ko) 2011-03-31 2011-11-04 한양대학교 산학협력단 전력 분석 공격에 안전한 암호화 장치 및 그 동작 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6208567B1 (en) * 1997-01-31 2001-03-27 Matsushita Electric Industrial Co., Ltd. Semiconductor device capable of cutting off a leakage current in a defective array section
KR100676086B1 (ko) * 2005-03-24 2007-02-01 케이비 테크놀러지 (주) 보안 데이터 저장 장치 및 그 장치의 접근 제어 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160127203A (ko) * 2015-04-23 2016-11-03 매그나칩 반도체 유한회사 반도체 칩의 위변조 방지 회로 및 방법
WO2021025449A1 (en) * 2019-08-07 2021-02-11 Samsung Electronics Co., Ltd. Electronic device operating encryption for user data
US11449644B2 (en) 2019-08-07 2022-09-20 Samsung Electronics Co., Ltd. Electronic device operating encryption for user data

Also Published As

Publication number Publication date
KR100946698B1 (ko) 2010-03-12

Similar Documents

Publication Publication Date Title
US20090113220A1 (en) Encrypted backup data storage device and storage system using the same
US8006101B2 (en) Radio transceiver or other encryption device having secure tamper-detection module
US9690922B2 (en) System, apparatus, and method for anti-replay protection of data stored in a non-volatile memory device
JP4157595B2 (ja) セキュア処理装置、方法、プログラム
US9363079B2 (en) Method of generating message authentication code and authentication device and authentication request device using the method
US11321466B2 (en) Integrated circuit data protection
JP2008204459A (ja) 機密データを処理する処理装置のハイバーネイション
US20080148001A1 (en) Virtual Secure On-Chip One Time Programming
KR101303278B1 (ko) 비트스트림 보호를 위한 ｆｐｇａ 장치 및 그 방법
CN104025500A (zh) 使用在物理上不可克隆的函数的安全密钥存储
US7752407B1 (en) Security RAM block
US10671763B2 (en) Protecting circuits from hacking using a digital reset detector
US11630784B2 (en) Low-cost physical tamper detection and response for cryptographically secure sanitization
US8359447B1 (en) System and method of detecting and reversing data imprinting in memory
KR100946698B1 (ko) SoC 형식의 암호화된 백업 데이터 저장 소자 및 이를 이용한 저장 장치
Peterson Developing tamper resistant designs with Xilinx Virtex-6 and 7 series FPGAs
US11264991B2 (en) Field-programmable gate array with updatable security schemes
US9069988B2 (en) Detecting key corruption
Unterstein et al. SCA secure and updatable crypto engines for FPGA soc bitstream decryption
JP2021190081A (ja) 機密データを保護することが可能な電子機器
Sozio et al. Patchable Hardware Security Module (PHaSM) for Extending FPGA Root-of-Trust Capabilities
KR100374112B1 (ko) 에스램 데이터 보호장치
US9489507B2 (en) Secure personal storage device
Heeger et al. An Autonomous, Self-Authenticating and Self-Contained Secure Boot Process for FPGAs
CN114050902A (zh) 提高密码卡适用性的密钥保护系统及方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130304

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180102

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20200129

Year of fee payment: 11