KR20090041159A - Method for manufacturing semiconductor device - Google Patents
Method for manufacturing semiconductor device Download PDFInfo
- Publication number
- KR20090041159A KR20090041159A KR1020070106729A KR20070106729A KR20090041159A KR 20090041159 A KR20090041159 A KR 20090041159A KR 1020070106729 A KR1020070106729 A KR 1020070106729A KR 20070106729 A KR20070106729 A KR 20070106729A KR 20090041159 A KR20090041159 A KR 20090041159A
- Authority
- KR
- South Korea
- Prior art keywords
- etching
- etching gas
- gas
- auxiliary
- flow rate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 238000005530 etching Methods 0.000 claims abstract description 159
- 239000011229 interlayer Substances 0.000 claims abstract description 19
- 238000000059 patterning Methods 0.000 claims abstract description 13
- 239000010410 layer Substances 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 229920000642 polymer Polymers 0.000 claims description 12
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims 2
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 10
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical group FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 abstract description 4
- 239000007789 gas Substances 0.000 description 107
- 238000001312 dry etching Methods 0.000 description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 description 1
- PRPAGESBURMWTI-UHFFFAOYSA-N [C].[F] Chemical compound [C].[F] PRPAGESBURMWTI-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
본 발명은 반도체 소자 제조 방법에 관한 것으로, 보다 상세하게는 반도체 소자에 있어서 깊은 콘택홀 또는 트렌치를 형성하는 건식 식각 방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a dry etching method for forming a deep contact hole or a trench in a semiconductor device.
반도체 제조 공정에서 층간 절연막을 식각하여 형성되는 콘택홀의 프로파일은 후속의 매립 공정 효율에 중요한 요인이 된다. 만약, 콘택홀의 프로파일의 형상이 기설정된 형상으로 형성되지 않고 굴곡지는 현상이 발생되면, 후속의 매립 공정시 매립이 효과적으로 이루어지지 않아 보이드가 형성되는 등의 문제점이 발생된다.The profile of the contact hole formed by etching the interlayer insulating film in the semiconductor manufacturing process is an important factor for the subsequent buried process efficiency. If the shape of the profile of the contact hole is not formed in a predetermined shape but is bent, a problem occurs such that voids are formed because the filling is not effectively performed during the subsequent filling process.
현재 디바이스의 디자인 룰의 감소로 인해, 식각 속도 및 식각 선택비를 향상시킬 수 있는 건식 식각 공정이 요구된다. 이러한 문제를 해결하기 위해, 마스크를 보호하기 위한 폴리머(polymer)의 발생을 증가시키기 위해, 건식 식각 공정시 C4F6, C4F8과 같은 불화탄소계열의 식각가스의 공급량을 증가시키는 방식이 사용될 수 있다. 그러나, 이러한 불화탄소계열의 식각가스 공급량을 증가시키면, 식각 속도는 증가 후 감소하고 다량의 폴리머 발생으로 인해 식각 효율이 저하되는 현상이 발생 된다.Due to the reduction of current device design rules, there is a need for a dry etching process that can improve the etching rate and the etching selectivity. In order to solve this problem, in order to increase the generation of a polymer to protect the mask, a method of increasing the supply amount of the fluorine-carbon-based etching gas such as C4F6, C4F8 in the dry etching process can be used. However, when the etching gas supply amount of the fluorocarbon series is increased, the etching rate decreases after the increase and the etching efficiency decreases due to the generation of a large amount of polymer.
본 발명이 해결하고자 하는 과제는 콘택홀 형성의 효율을 향상시키는 반도체 소자 제조 방법을 제공한다.The problem to be solved by the present invention is to provide a semiconductor device manufacturing method for improving the efficiency of contact hole formation.
본 발명이 해결하고자 하는 과제는 식각 속도의 감소 없이 식각 선택비를 향상시키는 반도체 소자 제조 방법을 제공한다.The problem to be solved by the present invention is to provide a method for manufacturing a semiconductor device to improve the etching selectivity without reducing the etching rate.
상술한 과제를 해결하기 위한 본 발명에 따른 반도체 소자 제조 방법은 반도체 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 마스크 패턴을 형성하는 단계, 그리고 상기 마스트 패턴을 식각 마스크로 이용하여 상기 층간절연막을 식각하여 패터닝하는 단계를 포함하되, 상기 패터닝하는 단계는 상기 층간절연막을 식각하는 식각가스의 공급유량을 주기적으로 변화시켜 수행된다.The semiconductor device manufacturing method according to the present invention for solving the above problems is to form an interlayer insulating film on a semiconductor substrate, to form a mask pattern on the interlayer insulating film, and using the mast pattern as an etching mask Etching and patterning the interlayer insulating film, wherein the patterning is performed by periodically changing a supply flow rate of the etching gas for etching the interlayer insulating film.
본 발명의 실시예에 따르면, 상기 식각가스는 불화탄소계열 가스의 주식각가스 및 보조식각가스를 포함하고, 상기 패터닝하는 단계는 상기 보조식각가스의 공급유량만을 주기적으로 변화시켜 수행된다.According to an embodiment of the present invention, the etching gas includes a stock angular gas and an auxiliary etch gas of a fluorocarbon-based gas, and the patterning is performed by periodically changing only a supply flow rate of the auxiliary etch gas.
본 발명의 실시예에 따르면, 상기 보조 식각가스는 상기 주 식각가스보다 폴리머의 발생량이 많은 가스이다.According to the exemplary embodiment of the present invention, the auxiliary etching gas is a gas having a greater amount of polymer generation than the main etching gas.
본 발명의 실시예에 따르면, 상기 주식각가스는 CF4가스를 포함하고, 상기 보조식각가스는 C6F6 가스를 포함한다.According to an embodiment of the present invention, the stock angular gas includes a
본 발명의 일 실시예에 따르면, 상기 패터닝하는 단계는 제1 유량으로 상기 보조식각가스를 공급하는 제1 단계 및 상기 제1 유량보다 많은 양의 제2 유량으로 상기 보조식각가스를 공급하는 제2 단계를 포함하되, 상기 제1 단계와 상기 제2 단계는 교대로 이루어진다.According to an embodiment of the present invention, the patterning may include a first step of supplying the auxiliary etching gas at a first flow rate and a second step of supplying the auxiliary etching gas at a second flow rate greater than the first flow rate. Including a step, wherein the first step and the second step are alternately made.
본 발명의 다른 실시예에 따르면, 상기 패터닝하는 단계는 상기 제2 단계의 보조식각가스 공급주기 시간이 상기 제1 단계의 보조식각가스 공급주기 시간보다 길도록 하여 진행한다.According to another embodiment of the present invention, the patterning step is performed so that the auxiliary etching gas supply cycle time of the second step is longer than the auxiliary etching gas supply cycle time of the first step.
본 발명의 실시예에 따르면, 상기 패터닝하는 단계는 상기 보조 식각가스의 공급시 상기 제1 단계가 상기 제2 단계보다 먼저 진행된다.According to an embodiment of the present invention, the patterning step may include the first step prior to the second step when the auxiliary etching gas is supplied.
본 발명에 따른 반도체 소자 제조 방법은 식각 속도를 증가시키고 식각 선택비를 증가시켜 건식 식각 공정의 효율을 향상시킨다.The semiconductor device manufacturing method according to the present invention increases the etching rate and the etching selectivity to improve the efficiency of the dry etching process.
본 발명에 따른 반도체 소자 제조 방법은 폴리머의 발생량이 많은 식각가스를 사용하여 식각 선택비를 향상시킨다.The semiconductor device manufacturing method according to the present invention improves the etching selectivity by using an etching gas having a large amount of polymer generated.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수 있다. 오히려, 여기서 소개되는 실시예는 개시된 내용이 철저하고 완전해지도록, 그리고 당업자에게 본 발명의 사상이 충분히 전달되도록 하기 위해 제공되는 것이다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the invention is not limited to the embodiments described herein but may be embodied in other forms. Rather, the embodiments introduced herein are provided so that the disclosure will be thorough and complete, and will fully convey the spirit of the invention to those skilled in the art.
또한, 본 실시예에서는 반도체 소자 제조를 위한 식각 공정 중 콘택홀을 형성하는 건식 식각 공정을 예로 들어 설명하였으나, 본 발명은 반도체 소자 제조를 위한 모든 건식 식각 공정에 적용이 가능하다.In addition, in the present embodiment, a dry etching process for forming a contact hole in an etching process for manufacturing a semiconductor device has been described as an example, but the present invention may be applied to all dry etching processes for manufacturing a semiconductor device.
도 1은 본 발명에 따른 콘택홀을 구비하는 반도체 소자의 단면도를 보여주는 도면이고, 도 2는 본 발명의 일 실시예에 따른 보조 식각가스의 공급 방법을 보여주는 도면이다. 1 is a cross-sectional view of a semiconductor device having a contact hole according to the present invention, and FIG. 2 is a view showing a method of supplying an auxiliary etching gas according to an embodiment of the present invention.
도 1을 참조하면, 반도체 기판(10) 상에 게이트 패턴(30)을 통상적인 방법으로 형성한다. 게이트 패턴(30)은 순차적으로 적층되는 게이트 산화막(32), 게이트 전극(34), 캐핑막(36)과 이들의 측벽을 감싸는 스페이서(38) 등으로 구성될 수 있다. 게이트 패턴(30)이 형성된 반도체 기판(10) 상에 층간절연막(50)을 적층한다. 층간절연막(50)은 HDP(high density plasma) 산화막, BPSG(Boron Phosphorus Silicate Glss)와 같은 산화막으로 형성할 수 있다. 층간절연막(50) 상에 포토레지스트막을 코팅하고 노광 및 현상 과정을 통해 포토레지스트 패턴(70)을 형성한다. 포토레지스트 패턴(70)을 식각 마스크로 이용하여 층간절연막(50)을 식각하여 반도체 기판(10)을 노출시키는 콘택홀(90)을 형성한다. 이러한 식각 공정은 일정 압력으로 감압된 공정챔버(미도시됨) 내부에서 플라즈마를 발생시키고, 소정의 식각가스를 공정챔버 내부로 공급하여 수행된다. 이때, 식각가스는 주 식각가스(main etching gas) 및 보조 식각가스(subsidize etching gas), 그리고 기타 공정가스를 포함한다. Referring to FIG. 1, a
식각 공정시 주 식각가스 및 기타 공정가스의 공급유량은 일정하게 유지되어 공급되고, 보조 식가가스는 일정주기로 유량이 변화되면서 공급된다. 식각가스에 의해 포토레지스트 패턴(70)이 식각되면, 식각가스와 포토레지스트 패턴(70)이 반응하여 폴리머(P)가 발생된다. 여기서, 도 1에 표기된 CD1은 콘택홀(90) 상단의 폭의 치수를 의미하는 탑 입계치수(Top critical dimesion)이고, CD2는 콘택홀(90)의 중앙에 볼록하게 형성되는 보윙(bowing) 부분의 폭의 치수를 의미하는 보윙 임계치수(bowing critical dimension)이다.During the etching process, the supply flow rate of the main etching gas and other process gases is maintained at a constant level, and the auxiliary food gas is supplied at a constant cycle. When the
계속해서, 본 발명에 따른 식각공정시의 식각가스 공급방법에 대해 상세히 설명한다. 주 식각가스 및 보조 식각가스는 층간절연막(50)의 식각을 위해 공급되는 가스로서 탄화불화 계열의 가스가 사용된다. 보조 식각가스는 주 식각가스에 비해 상대적으로 폴리머의 발생량이 많은 가스이다. 예를 들면, 보조 식각가스는 부 식각가스에 비해 탄소(C)의 비율이 높다. 즉, 주 식각가스로는 CF4 또는 C4F6가 포함될 수 있고, 보조 식각가스로는 C6F6가 포함될 수 있다. 그리고, 기타 공정가스는 산소(O₂) 가스 및 아르곤(Ar) 가스를 포함할 수 있다. Subsequently, the etching gas supply method in the etching process according to the present invention will be described in detail. The main etching gas and the auxiliary etching gas are used as a gas supplied for etching the
식각 공정시 보조 식각가스는 일정주기로 유량이 변하면서 공급된다. 도 2를 참조하면, 보조 식각가스는 예를 들면, 2초 간격을 주기로 제1 유량(F1) 및 제2 유량(F2)을 교대로 만족하면서 공급될 수 있다. 제1 유량(F1)은 제2 유량(F2)보다 상대적으로 낮은 값이다. 도 2에 도시된 바와 같이, 식각 공정이 진행되는 동안 보조 식각가스의 제1 유량(F1)은 23sccm으로 설정되고, 제2 유량(F2)은 29sccm으로 설정될 수 있다. 이때, 제1 유량(F1)의 공급 및 제2 유량(F2)의 공급은 2초 간격의 주 기로 교대로 진행된다. 따라서, 식각 공정시 주 식각가스 및 기타 공정가스 일정한 유량으로 공급되고, 보조 식각가스는 일정한 주기로 변하면서 공급된다. 이때, 보조 식각가스는 제1 유량(F1)으로 공급되는 단계가 제2 유량(F2)으로 공급되는 단계보다 먼저 진행된다. 이는 제2 유량(F2)으로 보조 식각가스가 먼저 공급되면, 식각 공정 초기에 폴리머의 발생량이 많아 발생되는 폴리머에 의해 콘택홀(90)이 막히는 현상이 발생되기 때문이다.In the etching process, the auxiliary etching gas is supplied at a constant cycle with changing flow rate. Referring to FIG. 2, the auxiliary etching gas may be supplied while alternately satisfying the first flow rate F1 and the second flow rate F2 at intervals of two seconds, for example. The first flow rate F1 is a value that is relatively lower than the second flow rate F2. As illustrated in FIG. 2, during the etching process, the first flow rate F1 of the auxiliary etching gas may be set to 23 sccm, and the second flow rate F2 may be set to 29 sccm. At this time, the supply of the first flow rate (F1) and the supply of the second flow rate (F2) is carried out alternately at intervals of two seconds. Therefore, during the etching process, the main etching gas and other process gases are supplied at a constant flow rate, and the auxiliary etching gas is supplied at varying intervals. At this time, the step of supplying the auxiliary etching gas is supplied before the step of supplying the first flow rate (F1) to the second flow rate (F2). This is because when the auxiliary etching gas is first supplied at the second flow rate F2, the
도 3을 참조하면, 상술한 조건으로 식각 공정을 수행하는 경우, 보조 식각가스의 공급유량을 일정하게 하는 경우에 비해 식각속도(etching rate)가 향상된다. 보조 식각가스의 제1 및 제2 유량(F1, F2)을 각각 20sccm, 26sccm으로 설정하여 보조 식각가스의 공급유량에 펄스(pulse)를 주는 경우에는 제1 및 제2 유량(F1, F2)의 중간값인 23sccm으로 일정하게 보조 식각가스를 공급하는 경우에 비해 식각속도가 향상된다. 또한, 보조 식각가스의 제1 유량(F1) 및 제2 유량(F2)의 설정값을 각각 23sccm 및 29sccm으로 설정하여 보조 식각가스의 공급유량에 펄스를 주는 경우에도 보조 식각가스를 26sccm으로 일정하게 공급하는 경우에 비해 식각속도가 향상된다.Referring to FIG. 3, when the etching process is performed under the above-described conditions, the etching rate is improved as compared with the case where the supply flow rate of the auxiliary etching gas is constant. When the first and second flow rates F1 and F2 of the auxiliary etching gas are set to 20 sccm and 26 sccm, respectively, when the supply flow rate of the auxiliary etching gas is pulsed, the first and second flow rates F1 and F2 The etching rate is improved compared to the case of supplying the auxiliary etching gas with a median value of 23 sccm. In addition, the auxiliary etch gas is constant at 26 sccm even when the set values of the first flow rate F1 and the second flow rate F2 of the auxiliary etching gas are set to 23 sccm and 29 sccm, respectively, to pulse the supply flow rate of the auxiliary etching gas. The etching speed is improved compared to the supply.
도 4를 참조하면, 상술한 조건으로 식각 공정을 수행하는 경우 보조 식각가스의 공급유량을 일정하게 하는 경우에 비해 식각 선택비가 향상된다. 보조 식각가스의 제1 유량(F1) 및 제2 유량(F2)을 각각 20sccm 및 26sccm으로 보조 식각가스의 공급유량에 펄스를 주는 경우, 보조 식각가스의 공급유량을 23sccm으로 일정하게 하는 경우에 비해 식각 선택비가 향상된다. 또한, 보조 식각가스의 제1 유량(F1) 및 제2 유량(F2) 각각을 23sccm 및 29sccm으로 설정하여 보조 식각가스의 공급유량에 펄스를 주는 경우에도 보조 식각가스의 공급유량을 26sccm으로 일정하게 하는 경우에 비해 식각 선택비가 향상된다. Referring to FIG. 4, when the etching process is performed under the above-described conditions, the etching selectivity is improved as compared with the case where the supply flow rate of the auxiliary etching gas is constant. When the first flow rate F1 and the second flow rate F2 of the auxiliary etching gas are pulsed at a flow rate of the auxiliary etching gas at 20 sccm and 26 sccm, respectively, the supply flow rate of the auxiliary etching gas is constant at 23 sccm. Etch selectivity is improved. Also, when the first flow rate F1 and the second flow rate F2 of the auxiliary etching gas are set to 23sccm and 29sccm, the supply flow rate of the auxiliary etching gas is constant at 26sccm even when the supply flow rate of the auxiliary etching gas is pulsed. Compared to the case, the etching selectivity is improved.
도 5를 참조하며, 보조 식각가스의 공급유량에 펄스를 주는 경우는 탑 임계치수(TOP Critical Demension),(CD1)와 보윙 임계치수(Bowing Critical Demensino),(CD2)의 폭이 감소한다. 보조 식각가스의 제1 유량(F1) 및 제2 유량(F2) 각각을 23sccm 및 29sccm으로 설정하여 보조 식각가스의 공급유량에 펄스를 주는 경우에는 26sccm의 일정한 유량으로 보조 식각가스를 공급하는 경우에 비해 탑 임계치수(CD1) 및 보윙 임계치수(CD2)가 감소한다. 특히, 보조 식각가스의 제1 유량(F1) 및 제2 유량(F2)을 23sccm 및 29sccm으로 설정하여 보조 식각가스의 유량을 변화시키는 경우에는 탑 임계치수(CD1)와 보윙 임계치수(CD2)의 차이값이 감소되므로, 효과적인 비등방성 식각을 수행할 수 있어 식각 프로파일(etch profile)을 향상시킨다. Referring to FIG. 5, when the supply flow rate of the auxiliary etching gas is pulsed, the widths of the TOP Critical Demension, CD1, Bowwing Critical Demensino, and CD2 are reduced. When the first flow rate F1 and the second flow rate F2 of the auxiliary etching gas are set to 23sccm and 29sccm, respectively, to supply the auxiliary etching gas at a constant flow rate of 26sccm. Compared with the top critical dimension CD1 and the bowing critical dimension CD2. In particular, when the flow rate of the auxiliary etching gas is changed by setting the first flow rate F1 and the second flow rate F2 of the auxiliary etching gas to 23 sccm and 29 sccm, the top critical dimension CD1 and the bowing critical dimension CD2 Since the difference value is reduced, effective anisotropic etching can be performed to improve the etch profile.
도 6을 참조하면, 보조 식각가스의 주기시간을 2초, 4초, 그리고 6초로 각각 설정하는 경우 모두 보조 식각가스의 공급유량을 일정하게 하여 공급하는 경우에 비해 식각 선택비가 향상된다. 특히, 보조 식각가스의 주기시간을 2초 또는 6초로 설정하는 경우에 식각 선택비가 크게 향상된다.Referring to FIG. 6, in the case where the cycle time of the auxiliary etching gas is set to 2 seconds, 4 seconds, and 6 seconds, the etching selectivity is improved compared to the case where the supply flow rate of the auxiliary etching gas is constant. In particular, when the cycle time of the auxiliary etching gas is set to 2 seconds or 6 seconds, the etching selectivity is greatly improved.
상술한 본 발명의 일 실시예에서는 식각 공정시 보조 식각가스를 일정한 주기로 공급하는 경우를 예로 들어 설명하였으나, 보조 식각가스를 공급하는 방식은 다양하게 적용이 가능하다. 예컨대, 도 7을 참조하면, 본 발명의 다른 실시예에 따른 식각가스 공급 방법은 보조 식각가스의 제2 유량(F2)의 공급주기를 제1 유량(F1)의 공급주기보다 길도록 설정된다. 또는, 도 8을 참조하면, 본 발명의 또 다른 실시예에 따른 식각가스 공급 방법은 보조 식각가스의 제2 유량(F2)의 공급주기를 제1 유량(F1)의 공급주기보다 짧도록 설정된다.In the above-described embodiment of the present invention, a case in which the auxiliary etching gas is supplied at regular intervals during the etching process has been described as an example, but the method of supplying the auxiliary etching gas may be variously applied. For example, referring to FIG. 7, the etching gas supply method according to another embodiment of the present invention is set such that the supply period of the second flow rate F2 of the auxiliary etching gas is longer than the supply period of the first flow rate F1. Alternatively, referring to FIG. 8, the etching gas supply method according to another embodiment of the present invention is set such that the supply period of the second flow rate F2 of the auxiliary etching gas is shorter than the supply period of the first flow rate F1. .
상술한 본 발명의 다른 실시예에 따른 보조 식각가스의 공급 조건으로 식각 공정을 수행하는 경우의 식각속도 및 식각 선택비의 변화는 다음과 같다. 즉, 도 9를 참조하면, 보조 식각가스의 제1 유량(F1) 및 제2 유량(F2)을 각각 23sccm 및 29sccm으로 설정하고, 하나의 제1 유량(F1)과 제2 유량(F2)의 총 주기시간을 8초로 설정한 상태에서 보조 식각가스의 제2 유량(F2)의 시간이 적은 경우에 제1 및 제2 유량(F1, F2)의 공급주기 시간 변화로 인해 식각속도의 변화는 큰 차이를 보이지 않았으나, 제2 유량(F2)의 시간을 증가시킬수록(제1 유량(F1)의 시간을 감소시킬수록) 식각 선택비가 증가하는 것을 알 수 있다. Changes in the etching rate and the etching selectivity when the etching process is performed under the supply condition of the auxiliary etching gas according to another embodiment of the present invention are as follows. That is, referring to FIG. 9, the first flow rate F1 and the second flow rate F2 of the auxiliary etching gas are set to 23 sccm and 29 sccm, respectively, and the first flow rate F1 and the second flow rate F2 When the second flow rate F2 of the auxiliary etching gas is short with the total cycle time set to 8 seconds, the change in the etching rate is large due to the change in the supply cycle time of the first and second flow rates F1 and F2. Although there was no difference, it can be seen that the etching selectivity increases as the time of the second flow rate F2 is increased (as the time of the first flow rate F1 is decreased).
상술한 바와 같이, 본 발명에 따른 반도체 소자 제조 방법은 식각 공정시 보조 식각가스의 공급유량을 주기적으로 펄스(pulse)를 주어 공급함으로써, 임계치수를 감소시키고, 식각속도 및 식각 선택비를 향상시킨다. 특히, 본 발명은 C6F6가스와 같이 포토레지스트 패턴의 식각시에 다량의 폴리머를 발생시키는 가스를 사용하는 경우에, 식각속도의 감소없이 포로레지스트 패턴을 효과적으로 식각할 수 있다.As described above, the semiconductor device manufacturing method according to the present invention periodically supplies a supply flow rate of the auxiliary etching gas during the etching process, thereby reducing the critical dimension and improving the etching rate and the etching selectivity. . In particular, when using a gas that generates a large amount of polymer during the etching of the photoresist pattern, such as C6F6 gas, it is possible to effectively etch the porroresist pattern without reducing the etching rate.
본 실시예에서는 주 식각가스로 CF4가스를 사용하는 경우를 예로 들어 설명 하였으나, 주 식각가스의 종류를 다양한 가스가 선택적으로 사용될 수 있다. 예컨대, 주 식각가스로는 C2F6, C4F6, C4F8, 그리고 C5F8를 포함하는 그룹 중에서 선택적으로 적어도 어느 하나가 사용될 수 있다.In this embodiment, a case in which CF4 gas is used as the main etching gas has been described as an example, but various types of main etching gas may be selectively used. For example, at least one of the group including C 2
또한, 본 실시예에서는 보조 식각가스로 C6F6가스를 사용하는 경우를 예로 들어 설명하였으나, 보조 식각가스는 식각 공정시 포토레지스트 패턴(70)과의 반응 효율이 높아 다량의 폴리머가 발생되는 높은 식각 선택비를 가지는 가스를 사용하는 것이 바람직하다. 따라서, 이러한 식각 선택비가 높아 포토레지스트 패턴(70)의 식각 공정시 폴리머의 발생량이 많은 가스라면, 보조 식각가스로 사용이 가능할 수 있다.In addition, the present embodiment has been described using a case of using the C6F6 gas as an auxiliary etching gas, but the auxiliary etching gas has a high reaction efficiency with the
이상의 상세한 설명은 본 발명을 예시하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것이며, 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있다. 즉, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예는 본 발명의 기술적 사상을 구현하기 위한 최선의 상태를 설명하는 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.The foregoing detailed description illustrates the present invention. In addition, the foregoing description shows and describes preferred embodiments of the present invention, and the present invention can be used in various other combinations, modifications, and environments. That is, changes or modifications may be made within the scope of the concept of the invention disclosed in this specification, the scope equivalent to the disclosed contents, and / or the skill or knowledge in the art. The above-described embodiments illustrate the best state for implementing the technical idea of the present invention, the use of other inventions such as the present invention in other state known in the art, and the specific fields of application and uses of the invention. Various changes required are also possible. Accordingly, the detailed description of the invention is not intended to limit the invention to the disclosed embodiments. Also, the appended claims should be construed to include other embodiments.
도 1은 본 발명에 따른 콘택홀을 구비하는 반도체 소자의 단면도를 보여주는 도면이다.1 is a cross-sectional view of a semiconductor device having a contact hole according to the present invention.
도 2는 본 발명의 일 실시예에 따른 보조 식각가스의 공급 방법을 보여주는 도면이다.2 is a view showing a method of supplying an auxiliary etching gas according to an embodiment of the present invention.
도 3은 보조 식각가스의 공급량에 따른 식각속도 변화를 보여주는 도면이다.3 is a view showing a change in the etching rate according to the supply amount of the auxiliary etching gas.
도 4는 보조 식각가스의 공급량에 따른 식각 선택비의 변화를 보여주는 도면이다.4 is a view showing a change in the etching selectivity according to the supply amount of the auxiliary etching gas.
도 5는 보조 식각가스의 공급방식에 따른 임계치수의 변화를 보여주는 도면이다.5 is a view showing a change in the critical dimension according to the supply method of the auxiliary etching gas.
도 6은 보조 식각가스의 공급주기 시간에 따른 식각 선택비의 변화를 보여주는 도면이다.6 is a view showing a change in etching selectivity according to the supply cycle time of the auxiliary etching gas.
도 7은 본 발명의 다른 실시예에 따른 식각가스의 공급 방법을 보여주는 도면이다.7 is a view showing a method of supplying an etching gas according to another embodiment of the present invention.
도 8은 본 발명의 또 다른 실시예에 따른 식각가스의 공급 방법을 보여주는 도면이다.8 is a view showing a method of supplying an etching gas according to another embodiment of the present invention.
도 9는 보조 식각가스의 공급주기 시간 변화에 따른 식각속도 및 식각 선택비의 변화를 보여주는 도면이다.9 is a view showing a change in the etching rate and the etching selectivity with the supply cycle time of the auxiliary etching gas.
*도면의 주요 부분에 대한 부호 설명** Description of symbols on the main parts of the drawings *
10 : 반도체 기판10: semiconductor substrate
30 : 게이트 패턴30: gate pattern
50 : 층간절연막50: interlayer insulating film
70 : 포토레지스트 패턴70 photoresist pattern
90 : 콘택홀90 contact hole
Claims (7)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070106729A KR20090041159A (en) | 2007-10-23 | 2007-10-23 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070106729A KR20090041159A (en) | 2007-10-23 | 2007-10-23 | Method for manufacturing semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090041159A true KR20090041159A (en) | 2009-04-28 |
Family
ID=40764332
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070106729A KR20090041159A (en) | 2007-10-23 | 2007-10-23 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090041159A (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101067222B1 (en) * | 2007-12-27 | 2011-09-22 | 도쿄엘렉트론가부시키가이샤 | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium |
| JP2018182310A (en) * | 2017-04-18 | 2018-11-15 | 東京エレクトロン株式会社 | Method of processing workpiece |
| KR20200011767A (en) * | 2018-07-25 | 2020-02-04 | 아주대학교산학협력단 | Plasma etching method |
| KR20210032246A (en) * | 2019-09-16 | 2021-03-24 | 아주대학교산학협력단 | Plasma etching method |
-
2007
- 2007-10-23 KR KR1020070106729A patent/KR20090041159A/en not_active Application Discontinuation
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101067222B1 (en) * | 2007-12-27 | 2011-09-22 | 도쿄엘렉트론가부시키가이샤 | Plasma etching method, plasma etching apparatus, control program and computer-readable storage medium |
| JP2018182310A (en) * | 2017-04-18 | 2018-11-15 | 東京エレクトロン株式会社 | Method of processing workpiece |
| JP7071175B2 (en) | 2017-04-18 | 2022-05-18 | 東京エレクトロン株式会社 | How to process the object to be processed |
| KR20200011767A (en) * | 2018-07-25 | 2020-02-04 | 아주대학교산학협력단 | Plasma etching method |
| KR20210032246A (en) * | 2019-09-16 | 2021-03-24 | 아주대학교산학협력단 | Plasma etching method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4632371B2 (en) | Self-aligned contact hole formation method using selective polymer deposition | |
| US6426300B2 (en) | Method for fabricating semiconductor device by using etching polymer | |
| CN102044410B (en) | Reduce the plasma-etching method of micro-loading | |
| US7910438B2 (en) | Method for fabricating semiconductor device including recess gate | |
| TW201403704A (en) | Method for forming semiconductor structure | |
| JP2004152784A (en) | Method for manufacturing fine pattern and method for manufacturing semiconductor device | |
| US7709369B2 (en) | Method for forming a roughened contact in a semiconductor device | |
| US20080079067A1 (en) | Bulb-shaped recess gate of a semiconductor device and method for fabricating the same | |
| KR100311487B1 (en) | Method for etching of oxidation film | |
| KR20090041159A (en) | Method for manufacturing semiconductor device | |
| US6227211B1 (en) | Uniformity improvement of high aspect ratio contact by stop layer | |
| KR100503814B1 (en) | Method for forming gate of semiconductor element | |
| US20210183655A1 (en) | Semiconductor structure and formation method thereof | |
| KR100643570B1 (en) | Method for fabricating semiconductor device | |
| US5968278A (en) | High aspect ratio contact | |
| JP2010098101A (en) | Method of manufacturing semiconductor device | |
| US6803307B1 (en) | Method of avoiding enlargement of top critical dimension in contact holes using spacers | |
| US7648924B2 (en) | Method of manufacturing spacer | |
| CN111312587B (en) | Etching method, semiconductor device and manufacturing method thereof | |
| KR100719172B1 (en) | Method for fabricating semiconductor device | |
| KR100750081B1 (en) | Process for selectively etching doped silicon dioxide over undoped silicon dioxide and silicon nitride | |
| KR100799133B1 (en) | Method for manufacturing recess gate in semiconductor device | |
| JP2007027180A (en) | Semiconductor device and its manufacturing method | |
| US7498226B2 (en) | Method for fabricating semiconductor device with step gated asymmetric recess | |
| KR100875661B1 (en) | Method for fabricating semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |