KR20090036771A - Method of fabricating phase change memory device having a doped phase change material layer - Google Patents

Method of fabricating phase change memory device having a doped phase change material layer Download PDF

Info

Publication number
KR20090036771A
KR20090036771A KR1020070102006A KR20070102006A KR20090036771A KR 20090036771 A KR20090036771 A KR 20090036771A KR 1020070102006 A KR1020070102006 A KR 1020070102006A KR 20070102006 A KR20070102006 A KR 20070102006A KR 20090036771 A KR20090036771 A KR 20090036771A
Authority
KR
South Korea
Prior art keywords
film
phase change
material
source gas
formed
Prior art date
Application number
KR1020070102006A
Other languages
Korean (ko)
Inventor
김도형
박혜영
배병재
이진일
조성래
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070102006A priority Critical patent/KR20090036771A/en
Publication of KR20090036771A publication Critical patent/KR20090036771A/en

Links

Images

Classifications

    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305Sulfides, selenides, or tellurides
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/06Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/12Details
    • H01L45/122Device geometry
    • H01L45/1233Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/143Selenides, e.g. GeSe
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L45/00Solid state devices adapted for rectifying, amplifying, oscillating or switching without a potential-jump barrier or surface barrier, e.g. dielectric triodes; Ovshinsky-effect devices; Processes or apparatus peculiar to the manufacture or treatment thereof or of parts thereof
    • H01L45/04Bistable or multistable switching devices, e.g. for resistance switching non-volatile memory
    • H01L45/14Selection of switching materials
    • H01L45/141Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H01L45/144Tellurides, e.g. GeSbTe

Abstract

A manufacturing method of a phase change memory device is provided to have a large difference of a resistance value between phase change patterns of a reset state and phase change patterns of a set state by forming a phase change material film inside a localized structure such as a contact hole without a void. A substrate having an opening part is loaded in a chamber. A first source gas is supplied to the chamber during t1 time(t1). The first source gas is changed into a plasma state in order to form a Ge film by supplying plasma to the chamber. A second source gas is supplied to the chamber during t3 time(t3). A second material film is formed on a top of a doped Ge film. The second source gas is changed into a plasma state by supplying plasma to the chamber. A plasma doping process of dopant is performed during t4 time(t4) shorter than t3 time. A third source gas is supplied to the chamber during t5 time(t5). A third material film is formed on a top of a doped tellurium film. The third source gas is changed into a plasma state by supplying plasma to the chamber.

Description

도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조 방법{method of fabricating phase change memory device having a doped phase change material layer} Method of manufacturing a phase change memory device including a film of doped phase change material {method of fabricating phase change memory device having a doped phase change material layer}

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조 방법에 관한 것이다. The present invention relates to a method of manufacturing a phase change memory device having relates to a method of manufacturing a semiconductor device, and more particularly, doped phase change material film.

반도체 메모리소자들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 휘발성 메모리소자 및 비휘발성 메모리소자로 나눌 수 있다. Semiconductor memory devices, when power is lost, depending on the presence or absence of the holding data, may be divided into volatile memory devices and non-volatile memory device. 상기 비휘발성 메모리소자는 그들의 전원이 차단될지라도 그들 내에 저장된 데이터들이 소멸되지 않는 장점을 갖는다. The nonvolatile memory device has the advantage that the data is not destroyed even if the power stored in them and their blocked. 이에 따라, 상기 비휘발성 메모리소자는 이동통신 단말기(mobile communication system) 및 이동식 메모리 장치 등에 널리 채택되고 있다. Accordingly, the non-volatile memory devices are being widely adopted in the mobile communication terminal (mobile communication system) and a removable memory device.

비휘발성 기억 특성을 가지며 집적도 향상에 효율적인 구조를 갖는 새로운 메모리소자를 개발하기 위한 많은 노력이 있었으며, 이에 따라 나타난 대표적인 것으로 상변화 메모리소자가 있다. Has a non-volatile memory characteristics were a lot of effort to develop a new memory device having a structure effective to enhance integration degree, whereby it is typical that the phase change memory element shown along. 상기 상변화 메모리소자의 단위 셀은 액세 스(access) 소자 및 상기 액세스 소자에 직렬 연결된(serially connected) 데이터 저장 요소(data storage element)를 포함한다. The unit cell of the phase change memory element includes the access (access) device and connected in series with the access device (serially connected) data storage elements (data storage element). 상기 데이터 저장 요소는 상기 액세스 소자에 전기적으로 연결되는 하부 전극 및 상기 하부 전극에 접촉하는 상변화 물질막을 구비한다. And the data storage element has a film phase change material in contact with the lower electrode and the lower electrode electrically connected to the access device. 상기 상변화 물질막은, 제공되는 전류의 크기에 따라, 비정질 상태(amorphous state) 와 결정질 상태(crystalline state) 사이에서 또는 상기 결정질 상태 하의 다양한 저항 상태들 사이에서 전기적으로 전환(switch)되는 물질막이다. Depending on the size of the film wherein the phase change material, current is provided, an amorphous state (amorphous state) and a crystalline state electrically switch (switch) material layer that is between the various resistance state at or under the crystalline state between the (crystalline state) .

도 1은 종래의 상변화 메모리소자를 개략적으로 보여주는 부분 단면도이다. 1 is a partial cross-sectional view showing the conventional phase change memory element. FIG.

도 1을 참조하면, 통상적인 상변화 기억 소자는 반도체 기판(10) 상의 소정영역에 배치된 하부 층간절연막(12), 상기 하부 층간절연막(12)을 관통하는 하부 전극(14), 상기 하부 층간절연막(12) 상을 덮는 상부 층간절연막(20), 상기 상부 층간절연막(20) 상에 배치된 비트라인(22), 상기 상부 층간절연막(20) 내에 배치되고 상기 하부 전극(14)에 접촉된 상변화 패턴(16), 및 상기 상변화 패턴(16) 과 상기 비트라인(22) 사이를 전기적으로 연결하는 상부 전극(18)을 구비한다. 1, a conventional phase change memory element includes a lower electrode 14 that passes through the lower interlayer insulating film 12, the lower interlayer insulating film 12 disposed at a predetermined region on the semiconductor substrate 10. The lower interlayer the batch is brought into contact with the lower electrode 14 in the insulating film 12, an upper interlayer insulating film 20 covering the upper and the bit line 22, the upper interlayer insulating film 20 disposed on the upper interlayer insulating film 20 between the phase change pattern 16, and the phase change pattern 16 and the bit line 22, an upper electrode 18 which electrically connected. 또한, 도시되어 있지 않으나, 상기 하부 전극(14)은 다이오드 또는 트랜지스터와 같은 액세스(access) 소자에 전기적으로 접속된다. Further, although not shown, the lower electrode 14 is electrically connected to the access (access) device such as a diode or transistor.

상기 하부 전극(14)을 통하여 프로그램 전류가 흐르는 경우에, 상기 상변화 패턴(16) 및 상기 하부 전극(14) 사이의 계면(이하에서는 '활성접촉면'이라 한다.)에서 주울 열(joule heat)이 생성된다. If the programming current flowing through the lower electrode 14, the interface between the phase change pattern 16 and the lower electrode 14 (hereinafter referred to as "active contacts") column (joule heat) Joule in It is generated. 이러한 주울 열은 상기 상변화 패턴(16)의 일부분(24, 이하에서는 '전이 영역'이라 한다.)을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시킨다. The Joule heat is a portion of the phase shift pattern 16 (the 24, hereinafter referred to as the 'transition zone'.) Is converted to the amorphous state (amorphous state) or the crystalline state (crystalline state). 예를 들면, 상기 상변화 패턴(16)에 짧은 시간 동안 고전류를 인가함으로써 상기 상변화 패턴(16)은 상기 비정질 상태의 리셋(reset) 상태(로직 "1"의 저장에 해당함)로 변환될 수 있다. For example, by applying a high current for a short time in the phase change pattern 16 wherein the phase change pattern 16 can be converted to the reset (reset) state (corresponding to the storage of a logic "1") in the amorphous state have. 대조적으로, 상기 상변화 패턴(16)에 긴 시간 동안 저전류를 인가함으로써 상기 결정질 상태의 셋(set) 상태(로직 "0"의 저장에 해당함)로 변환될 수 있다. In contrast, it can be converted into by applying a low current for a longer period of time in the phase change pattern 16 (corresponding to the storage of a logic "0"), set (set) state of the crystalline state. 이 경우에, 상기 리셋 상태를 갖는 상기 전이 영역(24)의 저항은 상기 셋 상태를 갖는 상기 전이 영역(24)의 저항 보다 높다. In this case, the resistance of the transition region 24 having the reset state is higher than the resistance of the transition region 24 has the set state. 따라서 읽기 모드에서 상기 전이 영역(24)을 통하여 흐르는 전류를 감지함으로써, 상기 상변화 메모리소자의 단위 셀에 저장된 정보가 로직 '1'인지 로직 '0'인지를 판별할 수 있다. Therefore, it is possible to determine whether the transition area 24 by sensing the current flowing, the information stored in the unit cell of the phase change memory element logic "1" if the logic "0" through the read-in mode.

여기서, 상기 전이 영역(20)이 크면 클수록 리셋 전류 및 셋 전류는 비례적으로 커져야한다. Here, the higher the transition region 20 is large reset current and a set current is keojyeoya proportionally. 이 경우, 상기 액세스(access) 소자는 상기 전류들을 공급하기에 충분한 전류 구동능력을 갖도록 설계되어야 한다. In this case, the access (access) device has to be designed to have the sufficient current drive capability for supplying the current. 그러나 상기 전류 구동능력을 향상시키기 위해서는 상기 액세스 소자가 차지하는 면적이 증가된다. However, in order to improve the current driving capacity, the area occupied by the access device is increased. 바꾸어 말하면, 상기 전이 영역(20)이 작을수록 상기 상변화 메모리소자의 집적도 개선에 유리하다. In other words, the smaller the more the transition region 20 is advantageous for the improvement of integration of the phase change memory element.

이를 개선하기 위해, 상기 상변화 패턴을 좁은 공간을 갖는 콘택홀 내에 형성하려는 시도가 진행되고 있다. To improve this, it is attempted to form the phase-change pattern in the contact hole with a narrow space in progress. 예를 들면, 상기 GST 막으로 이루어진 상변화 패턴을 콘택홀과 같은 국한된 구조(confined structure) 내에 형성시키는 것이다. For example, it is to form a phase shift pattern formed of the GST layer in a confined structure, such as a contact hole (confined structure). 이 경우에, 상기 콘택홀에 상기 GST 막을 증착하기 위해 스퍼터링과 같은 물리기상증착(physical vapor deposition)의 공정이 사용된다. In this case, the process of physical vapor deposition (physical vapor deposition) such as sputtering to deposit a GST film in the contact holes are used. 그러나, 상기 물리기상증착 공 정을 사용함으로써 상기 GST 막이 치밀한 조직을 갖지 못할 뿐만 아니라,상기 GST 막의 결정립(grain)의 크기가 지나치게 클 수 있다. However, by using the physical vapor deposition as well as the GST fair film not have a dense texture, the size of the GST film grain (grain) can be too large. 이로 인하여, 상기 국한된 구조 내에 상기 상변화 패턴을 채우는데 있어서, 상기 상변화 패턴 내에 보이드(void) 또는 심(seam)이 발생될 수 있다. Due to this, according to fill the phase change pattern in the localized structure, it can be a void (void) or seam (seam) occurs in the phase change pattern. 상기 보이드 및/또는 상기 심은 상기 상변화 패턴의 특성을 열화시킨다. The voids and / or the shim deteriorates the characteristics of the phase change pattern. 예컨대, 상기 상변화 패턴의 상기 보이드 및/또는 심이 형성된 부분은 매우 높은 저항을 가질 수 있다. For example, the void and / or core part formed of the phase change pattern may have a very high resistance. 이에 따라, 상기 상변화 패턴이 결정 상태 또는 비정질 상태로 변환될지라도, 상기 상변화 패턴의 저항 변화가 둔감해질 수 있다. Accordingly, the above phase-change pattern even when converted to a crystalline state or an amorphous state, the resistance change of the phase change pattern may become insensitive. 다시 말해서, 상기 보이드 및/또는 심으로 인하여 상기 리셋 상태와 상기 셋 상태 사이의 저항 차이가 감소될 수 있다. In other words, due to the voids and / or core it can be reduced the resistance difference between the reset state and the set state. 그 결과, 상변화 기억 소자의 센싱 마진(sensing margin)이 감소될 수 있다. As a result, the sensing margin (sensing margin) of the phase change memory element can be reduced. 또한, 상기 보이드 및/또는 심으로 인하여, 상기 상변화 기억 소자 내 단위 셀들의 상기 리셋 상태 (또는 상기 셋 상태)의 저항들의 균일성을 저하시켜 상기 상변화 기억 소자의 오작동을 초래할 수 있다. Further, the voids and / or due to the core, by reducing the resistance of the uniformity of the reset state of the phase change memory element unit cell (or the set of conditions) may result in the non-operation of the phase change memory element.

본 발명이 이루고자 하는 기술적 과제는 작은 결정립을 갖는 상변화 물질막을 형성시켜 반도체 소자의 신뢰성을 향상시키는데 기여하는 상변화 기억 소자의 제조 방법을 제공함에 있다. The present invention is to provide a method of manufacturing a phase change memory element that contributes to form a film by a phase change material having a small crystal grains to improve the reliability of the semiconductor device.

상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 상변화 기억 소자의 제조 방법이 제공된다. In accordance with one aspect of the present invention to achieve the above aspect, there is provided a method of manufacturing a phase change memory element. 상기 상변화 기억 소자의 제조 방법은 저마늄(Ge), 텔루리움(Te) 및 안티몬(Sb)를 함유하는 상변화 물질막의 원소들을 각각 함유하는 소스 가스들로 이루어진 일 군에서 적어도 하나의 소스 가스를 공급하여 제1 물질막을 기판 상에 증착하는 것을 구비한다. Method for fabricating a phase change memory element is germanium (Ge), telru Solarium (Te) and at least one source gas from one group consisting of a phase change material film element containing antimony (Sb) as a source gas containing each the supply and provided that the material film deposited on the substrate first. 상기 제1 물질막에 불순물을 플라즈마 도핑한다. Wherein the plasma doping impurity in the first material layer.

본 발명의 몇몇 실시예에서, 상기 제1 물질막은 플라즈마 강화된 순환적 화학기상증착법(cyclic PECVD) 또는 플라즈마 강화된 원자층증착법(PEALD)을 사용하여 형성될 수 있다. In some embodiments of the invention, can be formed using the first material film is a plasma enhanced cyclic chemical vapor deposition (cyclic PECVD) or plasma enhanced atomic layer deposition (PEALD).

다른 실시예들에서, 상기 불순물은 산소, 질소 또는 탄소를 함유할 수 있다. In other embodiments, the impurities may contain oxygen, nitrogen or carbon.

또 다른 실시예들에서, 상기 저마늄을 함유하는 제1 소스 가스, 상기 텔루리움을 함유하는 제2 소스 가스 및 상기 안티몬을 함유하는 제3 소스 가스는 각각 MeGe(NEtMe) 3, Te(t-Bu) 2 및 Sb(i-Pr) 3 으로 형성될 수 있다. In still other embodiments, a third source gas, each MeGe (NEtMe) 3, Te ( t- containing a second source gas and the antimony containing a first source gas, the telru Solarium containing the germanium Bu) can be formed by 2 and Sb (i-Pr) 3.

또 다른 실시예들에서, 상기 제1 물질막의 증착과 상기 불순물의 도핑은 인시투(in-situ)로 진행될 수 있다. In still other embodiments, the doping of the first film deposition material and the impurities can be conducted in-situ (in-situ).

또 다른 실시예들에서, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 개구부를 갖는 층간절연막을 형성하는 것을 더 포함하되, 상기 제1 물질막은 상기 개구부를 채우도록 형성될 수 있다. In still other embodiments, the first material film prior to deposition on the substrate, further includes forming an interlayer insulating film having an opening on the substrate, it can be formed so as to fill the opening film of the first material .

또 다른 실시예들에서, 상기 제1 물질막의 형성 및 상기 불순물의 도핑이 적어도 1 회 이상 반복적으로 진행될 수 있다. In still other embodiments, the first material layer is formed, and the doping of the impurities can proceed in at least one or more times repeatedly.

또 다른 실시예들에서, 상기 제1 물질막이 제1 소스 가스를 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 제2 소스 가스를 공급하여 상기 도핑된 제1 물질막 상에 제2 물질막을 형성할 수 있다. In still other embodiments, the case where the first material layer is formed by supplying a first source gas, after the doping of the impurity, and the second supplying a source gas the doped first material layer onto the second material film It can be formed. 상기 제2 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. Wherein it is possible to plasma-doping the impurity in the second material layer. 상기 도핑된 제2 물질막 상에 제3 소스 가스를 공급하여 제3 물질막을 형성할 수 있다. Supplying a third source gas on the doped second material layer to form a third material film. 상기 제3 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. Wherein it is possible to plasma-doping the impurity in the third material layer.

또 다른 실시예들에서, 상기 제1 물질막이 제1 및 제2 소스 가스들을 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 상기 제2 및 제3 소스 가스들를 공급하여 상기 도핑된 제1 물질막 상에 제4 물질막을 형성할 수 있다. In still other embodiments, the first material film is a first and second, if that is formed by supplying the source gas, after the doping of the impurity, and the second and third first material and the source gas come by supplying to the doped the film 4 can be formed on the material film. 상기 제4 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. The fourth can be plasma doping the impurities in the material film. 이 경우에, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 하부 전극을 형성할 수 있다. In this case, the first film material prior to depositing on a substrate, it is possible to form the lower electrode on the substrate. 상기 불순물의 도핑 후에, 상기 물질막들로 적층된 조합 물질막을 패터닝하여 상변화 물질 패턴을 형성할 수 있다. After doping of the impurities, it is possible to form the phase change material pattern by patterning a film of laminated material combination with the material layer. 상기 상변화 패턴 상에 상부 전극을 형성할 수 있다. An upper electrode on the phase change pattern can be formed.

본 발명에 따르면, cyclic PECVD 또는 PEALD를 사용하여 저마늄, 텔루리움 및 안티몬을 각각 함유하는 물질막들을 형성하고, 각 원소의 물질막의 형성 후에, 상기 물질막에 불순물을 플라즈마 도핑함으로써 상변화 물질막은 작은 결정립 크기를 갖도록 형성된다. In accordance with the present invention, cyclic PECVD or by using PEALD germanium, telru Solarium and forming the material film containing antimony, respectively, and after forming material layer of each element, the film material phase changes by doping plasma impurities in the material layer It is formed to have a small grain size. 이에 따라, 콘택홀과 같은 국한된 구조 내에 상기 상변화 물 질막은 보이드 및/또는 심없이 형성될 수 있다. Accordingly, it can be formed without localized in structures such as contact holes wherein the phase change substance film voids and / or core. 그 결과, 리셋 상태의 상변화 패턴들과 셋 상태의 상변화 패턴들 사이에 저항값들은 큰 차이를 가질 뿐만 아니라, 상기 상변화 기억 소자 내 단위 셀들의 상변화 패턴들은 균일한 리셋 상태 (또는 상기 셋 상태)의 저항들을 가질 수 있다. As a result, the resistance value between the change pattern of the change pattern of the reset state and set state not only have a large difference, the phase-change patterns of a unit cell, the phase-change memory elements are uniform reset state (or the It may have a resistance of three states).

아울러, 상기 불순물이 도핑된 상변화 물질막은 미도핑된 상변화 물질막에 비하여 큰 저항을 갖도록 형성될 수 있다. In addition, it can be formed to have a large resistance compared with the non-doped phase change material layer, phase change material film with the impurity is doped. 이로 인하여, 상변화 물질막을 리셋 또는 셋 상태로 변환시키는 전류의 양이 감소되어 저전력으로 상변화 기억 소자를 작동시킬 수 있다. Due to this, the amount of current to convert the phase change material film is in a reset or set state is reduced can operate a phase change memory device with low power consumption. 결론적으로, 상기 상변화 기억 소자의 신뢰성을 확보할 수 있다. Consequently, it is possible to ensure the reliability of the phase change memory element.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. With reference to the accompanying drawings will be described in detail preferred embodiments of the present invention. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. However, the invention is not limited to the embodiments set forth herein may be embodied in different forms. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. Rather, the embodiments are described here examples are being provided to make this disclosure to be thorough and is transmitted to be complete, and fully the scope of the present invention to those skilled in the art. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. In the figures, the dimensions of layers and regions are exaggerated for clarity. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. The same reference numerals throughout the specification denote like elements. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다. Also, the device (element) or a layer, referred to as the other element or layer "above (on)", or "the (on)" as well as the directly above the other element or layer through the other layer or the other element in the middle If it includes both.

도 2 내지 도 8b를 참조하여, 본 발명의 일 실시예에 따른 상변화 기억 소자의 제조 방법에 대하여 설명하기로 한다. 2 to refer to Figure 8b to, it will be described a method of manufacturing a phase change memory device according to an embodiment of the present invention. 도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자의 셀 어레이 영역의 일부분을 도시한 평면도이며, 도 3 내지 도 7은 본 발명의 일 실시예에 따른 상변화 기억 소자의 제조 방법을 설명하기 위하여 도 2의 I-I'선을 따라 절단한 단면도들이다. Figure 2 illustrates a method of manufacturing a phase change memory device according to an embodiment of a plan view showing a portion of a cell array region of a phase change memory device according to an embodiment of the present invention, it Figures 3 to 7 is the invention of Figure 2 to I-I 'are a cross-sectional view taken along a line. 아울러, 도 8a 및 도 8b는 본 발명의 실시예들에 따른 상변화 기억 소자의 제조 방법에 있어서, 상변화 물질막을 형성하는 과정을 예시한 공정 플로우들(flows)이다. In addition, Figures 8a and 8b are a process flow in (flows) illustrate a process of forming in the manufacturing method, the phase change material film of the phase change memory element according to embodiments of the present invention.

도 2 및 도 3을 참조하면, 기판(110)에 워드라인(114, WL)을 한정하는 소자분리막(112)을 형성할 수 있다. 2 and may be 3, the forming the device isolation film 112 for defining the word lines (114, WL) on a substrate (110). 상기 기판(110)은 실리콘웨이퍼와 같은 반도체기판으로 형성할 수 있다. The substrate 110 may be formed of a semiconductor substrate such as a silicon wafer. 상기 소자분리막(112)은 트렌치소자분리 기술을 이용하여 형성할 수 있다. The device isolation film 112 may be formed using a trench isolation technique. 상기 소자분리막(112)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The device isolation film 112 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films. 상기 워드라인(114, WL)은 고농도 불순물 이온주입 영역으로 형성할 수 있다. The word lines (114, WL) may be formed as a high concentration impurity ion-implanted regions. 예를 들면, 상기 워드라인(114)은 n형 불순물로 도핑될 수 있다. For example, the word line 114 may be doped with n-type impurity. 이와는 다른 실시예에서는, 상기 워드라인(WL)이 상기 기판(110) 상에 적층된 도전성 배선으로 형성할 수 있다. Conversely In other embodiments, the word lines (WL) may be formed by a conductive wiring line laminated on the substrate (110). 상기 도전성 배선은 금속배선 또는 에피택시얼 반도체 패턴으로 형성할 수 있다. The conductive wiring may be formed of metal wire or epitaxial semiconductor patterns.

상기 워드라인(114) 및 상기 소자분리막(112) 상에 절연막(120)을 형성할 수 있다. The word line 114 and the insulating film 120 on the device isolation film 112 may be formed. 상기 절연막(120)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The insulating layer 120 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films. 상기 절연막(120) 내에 다이오드(D)를 형성할 수 있다. It may form a diode (D) in the insulating film 120. 상기 다이오드(D)는 상기 워드라인(114)의 소정영역 상에 제1 반도체 패턴(124) 및 제2 반도체 패턴(126)을 차례로 적층하여 형성할 수 있다. The diode (D) can be formed by sequentially stacking a first semiconductor pattern 124 and the second semiconductor pattern 126 on the predetermined regions of the word line 114.

상기 제1 반도체 패턴(124)은 n형 또는 p형 반도체 막으로 형성할 수 있다. The first semiconductor pattern 124 may be formed of n-type or p-type semiconductor film. 상기 제2 반도체 패턴(126)은 상기 제1 반도체 패턴(124)과 다른 도전형의 반도체 막으로 형성할 수 있다. The second semiconductor pattern 126 may be formed of a semiconductor film of the first semiconductor pattern 124 and the other conductivity type. 예를 들면, 상기 제1 반도체 패턴(124)은 n형 반도체 막으로 형성할 수 있으며, 상기 제2 반도체 패턴(126)은 p형 반도체 막으로 형성할 수 있다. For example, the first semiconductor pattern 124 may be formed of n-type semiconductor film and the second semiconductor pattern 126 may be formed of a p-type semiconductor film.

상기 제2 반도체 패턴(126) 상에 다이오드 전극(128)을 형성할 수 있다. Wherein it is possible to form the second semiconductor patterns diode electrode 128 on 126. The 상기 다이오드 전극(128)은 금속막, 또는 금속실리사이드막과 같은 도전막으로 형성할 수 있다. The diode electrode 128 may be formed of a conductive film such as a metal film, or a metal silicide film. 상기 절연막(120) 및 상기 다이오드 전극(128)의 상부표면은 평탄화하는 것이 바람직하다. The top surface of the insulating film 120, and the diode electrode 128 is preferably planarized. 이 경우에, 상기 다이오드 전극(128)의 상부표면은 노출될 수 있다. In this case, the upper surface of the diode electrode 128 may be exposed.

상기 절연막(120)을 덮는 하부 층간절연막(130)을 형성할 수 있다. The lower interlayer insulating film 130 covering the insulating film 120 can be formed. 상기 하부 층간절연막(130)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The lower interlayer insulating layer 130 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films. 상기 하부 층간절연막(130)을 관통하여 상기 다이오드 전극(128)을 노출시키는 개구부(132)를 형성할 수 있다. Bored through the lower interlayer insulating film 130, it is possible to form the opening 132 exposing the diode electrode (128).

이어서, 상기 개구부(132) 내의 상기 다이오드 전극(128) 상에 하부 전극(134)을 형성할 수 있다. Then, it is possible to form the lower electrode 134 on the diode electrode 128 in the opening 132. 상기 하부 전극(134)은 전이금속막, 전이금속 질화막 및 전이금속을 포함하는 삼원계막으로 형성될 수 있다. The lower electrode 134 may be formed of the three basic gyemak containing a transition metal film, a transition metal nitride and a transition metal. 예를 들면, 상기 하부 전극(134)은 타이타늄막, 타이타늄 질화막, 타이타늄 알루미늄 질화막, 텅스텐막, 텅 스텐 질화막, 탄탈륨막, 탄탈륨 질화막, 탄탈륨 탄소 질화막, 및 텅스텐 탄소 질화막으로 이루어진 일군에서 선택된 하나를 포함하도록 형성될 수 있다. For example, the lower electrode 134 includes a titanium film, a titanium nitride film, a titanium aluminum nitride film, a tungsten film, a tungsten nitride film, a tantalum film, a tantalum nitride, tantalum carbon nitride, and tungsten, one selected from the group consisting of a carbon nitride film that may be formed. 상기 하부 전극(134)은, 상기 개구부(132)를 채우는 도전막을 형성하고, 상기 도전막을 에치백(etch back)하여 형성할 수 있다. The lower electrode 134, and forming a conductive film to fill the opening 132, can be formed by etch back (etch back) to the conductive film. 한편, 본 실시예에서는 도시하지 않았으나, 상기 개구부(132)의 측벽들에 절연성 스페이서를 형성할 수 있다. On the other hand, although not shown in the present embodiment, it is possible to form insulating spacers along the sidewalls of the opening 132. 이는 이후 형성되는 상변화 패턴과 상기 하부 전극(134)과 접촉 면적을 축소시키기 위함이다. This is intended to reduce the contact area and the change pattern from the lower electrode 134 to be formed later.

도 2 및 도 4를 참조하면, 상기 개구부(132) 내의 상기 하부 전극(134) 상에 제1 물질막(136)을 증착할 수 있다. Also it can be: depositing a first material layer 136 on the lower electrode 134. When in the 2 and 4, the opening 132. 본 실시예에서는, 상기 제1 물질막(136)이 저마늄막으로 형성되는 것을 예로 들어 설명하기로 한다. In this embodiment, there will be described an example that the first material layer 136 is formed of germanium nyummak. 상기 저마늄막(136)은 플라즈마 강화된 순환적 화학기상증착법(cyclic Plasma Enhanced Chemical Vapor Deposition; 이하, cyclic PECVD라 함) 또는 플라즈마 강화된 원자층증착법(Plasma Enhanced Atomic Layer Deposition; 이하, PEALD라 함)을 사용하여 형성될 수 있다. (; Hereinafter referred to, PEALD Plasma Enhanced Atomic Layer Deposition); the germanium nyummak 136 is a plasma enhanced cyclic chemical vapor deposition (cyclic Plasma Enhanced Chemical Vapor Deposition or less, cyclic PECVD & quot;) or plasma enhanced atomic layer deposition use can be formed. 이 경우에, 상기 저마늄을 함유하는 제1 소스 가스는 MeGe(NEtMe) 3 , Ge(iPro) 3 H, Ge(Me) 4 , Ge(Me) 4 N 3 , Ge(Et) 4 , Ge(Et) 4 , Sb(GeMe 3 ) 3 , Ge(nBu) 4 및 Sb(GeEt 3 ) 3 로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. In this case, the first source gas MeGe (NEtMe) 3, Ge ( iPro) 3 H, Ge (Me) 4, Ge (Me) 4 N 3, Ge (Et) 4, containing the germanium Ge ( Et) 4, Sb (GeMe 3 ) 3, can contain at least one member selected from one group consisting of Ge (nBu) 4 and Sb (GeEt 3) 3. 구체적으로, 도 8a에 도시된 바와 같이, 상기 개구부(132)를 갖는 상기 기판(110)을 상기 공정들을 진행하는 장치의 챔버(미도시)에 로딩시켜, 상기 챔버 내로 t1 시간 동안 상기 제1 소스 가스를 공급한다. While specifically, a, to load the substrate 110 having the opening 132 to a chamber (not shown) of the apparatus to progress the above process, t1 time into the chamber as shown in Figure 8a the first source a gas supply. 이와 동시에, 상기 챔버에 플라즈마 공급하여 상기 제1 소스 가스를 플라즈마화시켜 상기 저마늄막(136)의 형성에 기여할 수 있다. At the same time, it is possible to screen the plasma supplied to the plasma chamber, the first source gas to contribute to the formation of the germanium nyummak 136.

상기 저마늄막(136)이 소정의 두께를 갖도록 형성된 후에, 상기 제1 소스 가스의 공급을 중단시키고, 상기 챔버에 아르곤 가스 또는 질소 가스와 같은 퍼지(purge) 가스를 공급하여 상기 제1 소스 가스를 퍼지시킬 수 있다. After the germanium nyummak 136 is formed to have a predetermined thickness, stopping the supply of the first source gas and, by a purge (purge) gas such as argon gas or nitrogen gas supplied to the chamber, the first source gas purge can be.

도 2 및 도 5를 참조하면, 상기 저마늄막(136)에 불순물(30)을 주입시킬 수 있다. Also the impurities (30) to the germanium nyummak 136 can be implanted, if the 2 and 5. 구체적으로, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물(30)을 함유하는 가스를 상기 t1 시간 보다 짧은 t2 시간 동안 공급힐 수 있다. Specifically, it is possible to supply the heel while, ahulreoseo and provide a plasma in the chamber a short time t2 the gas containing the impurity (30) than the time t1 as shown in Figure 8b. 이 경우에, 상기 저마늄막(136)의 형성과 상기 불순물(30)의 도핑은 인시투(in-situ)로 진행될 수 있다. In this case, the doping of the formation and the impurity (30) of the germanium nyummak 136 may be conducted in-situ (in-situ).

이 경우에, 상기 불순물(30)은 산소, 질소 또는 탄소를 함유할 수 있다. In this case, the impurities 30 may contain oxygen, nitrogen or carbon. 이에 따라, 상기 불순물(30)을 함유하는 가스들은 각각 O 2 , NH 3 또는 C 2 H 4 일 수 있다. Accordingly, the gas containing the impurity (30) may be of O 2, NH 3 or C 2 H 4, respectively. 이에 더하여, 상기 불순물(30)이 탄소인 경우에, 상기 챔버에 잔류된 상기 제1 소스 가스의 구성 성분 중 탄소가 상기 저마늄막(136)에 플라즈마 도핑될 수 있다. In addition, in the case where the impurity 30 is carbon, the carbon of the components of the first source gas remaining in the chamber can be a plasma doping the germanium nyummak 136. 이때, 상기 챔버에 반응 가스로서 H2 가스 또는 He 가스를 공급할 수 있다. At this time, as a reaction gas to the chamber can be supplied to the H2 gas or He gas.

그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물(30)로 도핑된 저마늄막(138)이 형성될 수 있다. As a result, there is a germanium nyummak 138 doped with the impurities 30 can be formed by the above-described plasma doping. 이로 인해, 상기 도핑된 저마늄막(138)의 저항이 증가될 수 있다. As a result, the resistance of the germanium nyummak 138, the doped can be increased.

이후, 상기 불순물(30)을 함유하는 가스를 아르곤 가스 또는 질소 가스를 사용하여 퍼지시킬 수 있다. Then, the gas containing the impurity (30) can be purged with an argon gas or nitrogen gas.

도 2 및 도 6을 참조하면, 도 8a에 도시된 공정 플로우와 같이 상기 챔버에 제2 소스 가스를 t3 시간 동안 공급하여 상기 도핑된 저마늄막(138) 상에 상기 제2 물질막을 형성할 수 있다. Referring to Figures 2 and 6, can be formed in the chamber 2 to the source gas supplied during the t3 time film and the second material on a germanium nyummak 138, the doped as in the process flow shown in Figure 8a . 이와 동시에, 상기 챔버에 플라즈마 공급하여 상기 제2 소스 가스를 플라즈마화시켜 상기 제2 물질막의 형성에 기여할 수 있다. At the same time, to supply the plasma in the chamber to plasma, the second source gas may contribute to the formation of the second material layer. 즉, 상기 제2 물질막은 cyclic PECVD 또는 PEALD을 사용하여 형성될 수 있다. That is, it can be formed using the second material layer cyclic PECVD or PEALD. 본 실시예에서는, 상기 제2 물질막이 텔루리움막으로 형성된 것으로 예시한다. In this embodiment, it illustrated as formed in the second material film Telluride huts. 이 경우에, 상기 텔루리움을 함유하는 상기 제2 소스 가스는 Te(t-Bu) 2 , Te(Me) 2 , Te(Et) 2 , Te(n-Pr) 2 및 Te(i-Pr) 2 로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. In this case, the second source gas is Te (t-Bu) 2, Te (Me) 2, Te (Et) 2, Te (n-Pr) 2 , and Te (i-Pr) containing the telru Solarium It may include at least one selected from the group consisting of 2 days.

상기 텔루리움막이 소정의 두께를 갖도록 형성된 후에, 상기 제2 소스 가스의 공급을 중단시키고, 상기 챔버에 아르곤 가스 또는 질소 가스와 같은 퍼지(purge) 가스를 공급하여 상기 제2 소스 가스를 퍼지시킬 수 있다. The Telluride huts are after formed to have a predetermined thickness, stopping the supply of the second source gas and, to the purge (purge) gas such as argon gas or nitrogen gas supplied to the chamber, purging the first source gas can.

이어서, 상기 텔루리움막에 불순물을 플라즈마 도핑하여 상기 불순물로 도핑된 텔레리움막(140)을 형성할 수 있다. Then, it is possible to form a tele Solarium film 140 doped with the impurity by the plasma doping an impurity into the Telluride huts. 상기 불순물의 플라즈마 도핑은 도 8a에 도시된 바와 같이, t3 보다 짧은 t4 시간 동안 이루어질 수 있다. Plasma doping of the impurities can be achieved during a short time t4 than t3, as shown in Figure 8a. 상기 불순물의 가스 종류 및 도핑 공정은 도 5를 참조하여 설명된 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Type of gas and the impurity doping process is described, so substantially the same as for this the described method and with reference to Figure 5 will be omitted.

계속해서, 상기 도핑된 텔레리움막(140) 상에 도 8a에 도시된 공정 플로우와 같이 상기 챔버에 제3 소스 가스를 t5 시간 동안 공급하여 상기 도핑된 텔루리움막(140) 상에 상기 제3 물질막을 형성할 수 있다. Subsequently, onto the cost such as the process flow shown in Fig on the doped telephone Solarium film 140 8a to the third supply source gas for t5 time in the chamber the doped Telluride huts 140, third it is possible to form a film material. 이와 동시에, 상기 챔버에 플라 즈마를 제공하여 상기 제3 소스 가스를 플라즈마화시켜 상기 제3 물질막의 형성에 기여할 수 있다. At the same time, by providing a plasma in the chamber to plasma, the third source gas may contribute to the formation of the third material layer. 즉, 상기 제3 물질막은 cyclic PECVD 또는 PEALD를 사용하여 형성될 수 있다. That is, it may be formed by using the third material layer cyclic PECVD or PEALD. 본 실시예에서는, 상기 제3 물질막이 안티몬막으로 형성된 것으로 예시한다. In this embodiment, illustrated as the third material film it is formed of a film of antimony. 이 경우에, 상기 안티몬을 함유하는 상기 제3 소스 가스는 Sb(i-Pr) 3 , Sb(i-bu) 3 , Sb(Me) 3 , Sb(Et) 3 , Sb(n-Pr) 3 , Sb(t-Bu) 3 및 Sb[N(Me) 2 ] 3 로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. In this case, the third source gas Sb (i-Pr) 3, Sb (i-bu) 3, Sb (Me) 3, Sb (Et) 3, Sb (n-Pr) containing the antimony 3 may include Sb (t-Bu), at least one selected from 3, and Sb [N (Me) 2] one group consisting of 3.

계속해서, 상기 안티몬막에 불순물을 플라즈마 도핑하여 상기 불순물로 도핑된 안티몬막(142)을 형성할 수 있다. It can continue to form an antimony layer 142 doped with the impurity by the plasma doping an impurity into the antimony film. 상기 불순물의 플라즈마 도핑은 도 8a에 도시된 바와 같이, t5 보다 짧은 t6 시간 동안 이루어질 수 있다. Plasma doping of the impurities can be achieved during a short time than t5 t6 as shown in Figure 8a. 상기 불순물의 가스 종류 및 도핑 공정은 도 5를 참조하여 설명된 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Type of gas and the impurity doping process is described, so substantially the same as for this the described method and with reference to Figure 5 will be omitted.

그 결과, 상기 개구부(132)를 채우면서 상기 도핑된 저마늄막(138), 상기 도핑된 텔루리움막(140) 및 상기 도핑된 안티몬막(142)의 적층 조합막으로 구성되는 상변화 물질막이 형성된다. As a result, the formed film is a phase change material consisting of a laminated combination of film of the doped germanium nyummak 138, the doped Telluride huts 140 and the doped antimony layer 142, filling the openings (132) do. 상기 상변화 물질막은 상기 불순물로 도핑된 GST 막을 구비하여 미도핑된 GST 막에 비해 높은 저항을 가질 수 있다. The film having a film doped with the impurity GST the phase change material in comparison with the non-doped GST layer may have a high resistance.

본 실시예에서는 상기 도핑된 저마늄막(138), 상기 도핑된 텔루리움막(140) 및 상기 도핑된 안티몬막(142)이 각각 1회의 증착으로 상기 개구부(132)를 채우는 것을 예로 들었다. In this embodiment, I heard filling the doped germanium nyummak 138, the doped Telluride huts 140 and the antimony-doped layer 142 is the opening 132, each one time of the deposition for example. 그러나, 이에 제한되지 않고, 상기 도핑된 막들(138, 140, 142)이 반복적으로 형성되어 상기 개구부(132)를 채울 수 있다. However, without being limited to this, and that the doped films (138, 140, 142) is formed repeatedly can be filled in the opening 132.

아울러, 다른 실시예에서는, 도 8b의 공정 플로우에 도시된 바와 같이, 상기 cyclic PECVD 또는 PEALD 장치의 챔버에 상기 제1 및 제2 소스 가스들을 혼합하여 t1 시간 동안 공급할 수 있다. In addition, in another embodiment, it can be supplied during the time t1, by mixing the first and second source gas in a chamber of the PECVD or PEALD cyclic As shown in the process flow shown in FIG. 8b. 이 경우에, 상기 챔버에 플라즈마를 공급할 수 있다. In this case, it is possible to supply the plasma in the chamber. 예를 들어, 상기 제1 및 제2 소스 가스들은 각각 상기 저마늄 및 상기 텔루리움을 함유하는 가스일 수 있다. For example, the first and second source gas may be a gas, each containing the germanium and the telru Solarium. 상기 제1 및 제2 소스 가스들은 도 4 및 도 6을 참조하여 설명된 열거된 소스 가스들일 수 있다. The first and second source gases may be a source of the gas listed described with reference to FIGS. 4 and 6. 그 결과, 상기 저마늄 및 상기 텔루리움의 2원계 합금막으로 구성되며 상기 개구부(132)의 상기 하부 전극(134) 상에 제1 합금 물질막이 형성될 수 있다. As a result, composed of the germanium alloy and alloy film of the telru Solarium and may be the film of the first alloy material formed on the lower electrode 134 of the opening 132. 이후, 상기 제1 및 제2 소스 가스를 상기 챔버에서 외부로 퍼지시킬 수 있다. Then, the first and second source gases in the chamber can be purged to the outside.

다음으로, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물을 함유하는 가스를 상기 t1 시간 보다 짧은 t2 시간 동안 공급할 수 있다. Next, it can be supplied for a, and provides a plasma in the chamber ahulreoseo short time t2 the gas containing the impurity than the time t1 as shown in Figure 8b. 이 경우에, 상기 제1 합금 물질막의 형성과 상기 불순물의 도핑은 인시투(in-situ)로 진행될 수 있다. In this case, the doping material of the first alloy film is formed with the impurity may be conducted in-situ (in-situ). 그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물을 상기 제1 합금 물질막에 주입시켜 상기 불순물로 도핑된 제1 합금 물질막이 형성될 수 있다. As a result, it is to be formed a film of the first alloy material doped with the impurity implantation of the impurity by the above-described plasma doping of the first alloy material film. 이 경우에, 상기 불순물은 산소, 질소 또는 탄소를 함유할 수 있다. In this case, the impurity may contain oxygen, nitrogen or carbon. 이에 따라, 상기 불순물을 함유하는 가스들은 각각 O2, NH3 또는 C2H4일 수 있다. Accordingly, the gas containing the impurity may be in each of O2, NH3, or C2H4. 이후, 상기 불순물을 함유하는 가스를 아르곤 가스 또는 질소 가스를 사용하여 퍼지시킬 수 있다. Since, it is the gas containing the impurities can be purged with an argon gas or nitrogen gas.

계속해서, 상기 챔버에 상기 제2 소스 가스 및 제3 소스 가스를 혼합하여 t3 시간 동안 공급할 수 있다. Subsequently, in the mixing chamber a second gas source and a third source gas can be supplied during the time t3. 이 경우에도, 상기 챔버에 플라즈마를 공급할 수 있다. Also in this case, it is possible to supply the plasma in the chamber. 예를 들어, 상기 제2 및 제3 소스 가스들은 각각 상기 텔루리움 및 상기 안티몬을 함유하는 가스일 수 있다. For example, the second and third source gases may each be a gas containing such telru Solarium and the antimony. 이 경우에, 상기 제2 및 제3 소스 가스들은 도 6을 참조하여 설명된 열거된 소스 가스들일 수 있다. In this case, the second and third source gases may be a source gas recited described with reference to FIG. 그 결과, 상기 텔루리움 및 상기 안티몬의 2원계 합금막으로 구성되며, 상기 제1 합금 물질막 상에 제2 합금 물질막이 형성될 수 있다. The result consists of the telru Solarium and binary alloy film of the antimony may be a film material to form a second alloy over the first alloy film material.

계속해서, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물을 함유하는 가스를 상기 t3 시간 보다 짧은 t4 시간 동안 공급할 수 있다. Subsequently, it is possible also to supply as illustrated in 8b, the gas ahulreoseo and provide a plasma in the chamber containing the above impurities in a short time t4 than the time t3. 그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물을 상기 제2 합금 물질막에 주입시켜 상기 불순물로 도핑된 제2 합금 물질막이 형성될 수 있다. As a result, it can be formed by a film of a second alloy material doped with the impurity implantation of the impurity by the above-described plasma doping with the second alloy material film. 상기 불순물의 가스 종류 및 도핑 공정은 상기 제1 합금 물질막에 대한 도핑 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. The type of gas and a doping step of the impurity is the same as a doping method for substantially the first alloy material film and the description thereof will be omitted.

본 실시예에서는 상기 도핑된 제1 합금 물질막 및 상기 도핑된 제2 합금 물질막이 각각 1회의 증착으로 상기 개구부를 채울 수 있거나, 상기 도핑된 막들이 반복적으로 형성되어 상기 개구부를 채울 수 있다. In this embodiment, the doped material layer, the first alloy and the second alloy film of dopant material, respectively, or to fill the opening by one deposition, the doped film are formed repeatedly, it can be filled in the opening.

도 2 및 도 7을 참조하면, 상기 하부 층간절연막(130)의 상부면이 노출되도록 상기 개구부(132)에서 돌출된 상기 상변화 물질막을 평탄화하여 상변화 패턴(144)을 형성할 수 있다. 2 and it is possible to 7, the formation of the opening 132, the phase change by the phase change material flattening film pattern 144 protrudes from the top surface so that the exposure of the lower interlayer insulating film 130. The 상기 평탄화는 화학적기계적연마 공정(chemical mechanical polishing; CMP)을 사용하여 진행될 수 있다. The planarization is chemical mechanical polishing process; can be carried out using the (chemical mechanical polishing CMP).

계속해서, 상기 하부 층간절연막(130)을 덮는 상부 층간절연막(146)을 형성할 수 있다. It may continue, forming an upper interlayer insulating film 146 covering the lower interlayer insulating film 130. The 상기 상부 층간절연막(146)은 실리콘산화막, 실리콘질화막, 실리콘산 질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. The upper inter-layer insulating film 146 can be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination of these films.

상기 상부 층간절연막(146) 내에서 상기 상변화 패턴(144) 상부에 제공되는 상부 전극(148)을 형성할 수 있다. Within the upper interlayer dielectric film 146 may form an upper electrode 148 provided on an upper part of the phase-change pattern 144. The 상기 상부 전극(148)은 상기 개구부(132)를 덮도록 형성할 수 있다. The upper electrode 148 may be formed so as to cover the opening 132. 상기 상부 층간절연막(146) 상에 상기 상부 전극(148)을 가로지르는 비트라인(150, BL)을 형성할 수 있다. A bit line (150, BL) crossing the upper electrodes 148 on the upper interlayer insulating film 146 can be formed. 상기 상부 전극(148)은 타이타늄막, 타이타늄 질화막, 타이타늄 알루미늄 질화막, 텅스텐막, 텅스텐 질화막, 탄탈륨막, 탄탈륨 질화막, 탄탈륨 탄소 질화막, 및 텅스텐 탄소 질화막으로 이루어진 일군에서 선택된 하나를 포함하도록 형성될 수 있다. The upper electrode 148 may be formed to include a titanium film, a titanium nitride film, a titanium aluminum nitride film, a tungsten film, a tungsten nitride film, a tantalum film, a tantalum nitride, tantalum carbon nitride, and tungsten, one selected from the group consisting of a carbon nitride film . 상기 비트라인(150)은 금속막, 폴리실리콘막, 금속실리사이드막, 또는 이들의 조합막과 같은 도전막으로 형성할 수 있다. The bit line 150 may be formed of a conductive film such as a metal film, a polysilicon film, a metal silicide film, or a combination of these films.

<실험예들: examples> <Experimental examples: examples>

도 9a 및 도 9b는 종래의 상변화 물질막 표면 및 본 발명의 일 실시예에 의해 제조된 상변화 물질막 표면의 모폴로지(mophology)를 나타낸 도면이다. Figures 9a and 9b are views showing the morphology (mophology) of the phase change material film surface produced by an embodiment of the conventional phase change material film surface and the present invention. 도 9a 및 도 9b의 상변화 물질막의 형성 과정에서 상기 저마늄을 함유하는 제1 소스 가스, 상기 텔루리움을 함유하는 제2 소스 가스 및 상기 안티몬을 함유하는 제3 소스 가스는 각각 MeGe(NEtMe) 3, Te(t-Bu) 2 및 Sb(i-Pr) 3 을 사용하였다. In the phase change material film forming process in Fig. 9a and 9b the first source gas, a third source gas, each MeGe (NEtMe) containing a second source gas and the antimony containing the telru Solarium containing the germanium a 3, Te (t-Bu) 2 , and Sb (i-Pr) 3 was used. 상기 소스 가스들을 공급하여 실리콘 기판 상에 개구부를 갖는 층간절연막 상에 상기 상변화 물질막들을 형성하였다. On the interlayer insulating film having an opening on a silicon substrate by supplying the source gas to form said phase-change material layer.

구체적으로, 도 9a의 상변화 물질막은 CVD를 사용하여 형성되었으며, 상기 CVD 공정은 350 ℃의 온도에서 진행되었다. Specifically, was formed by using the CVD film phase change material of Figure 9a, the CVD process was carried out at a temperature of 350 ℃. 한편, 도 9b의 상변화 물질막은 산소로 도핑된 Ge 27 Sb 13 Te 59 막으로 형성되었으며, PEALD를 사용하여 형성되었다. On the other hand, also was formed by a Ge 27 Sb 13 Te 59 film doped with a phase change material layer of the oxygen-9b, was formed using a PEALD. 상기 본 발명에 다른 상변화 물질막의 제조 공정은 도 8a에 도시된 공정 플로우에 따라 저마늄막, 텔루리움막, 안티몬막 및 텔루리움막을 차례로 형성하는 과정으로 진행되었다. The present invention, other phase change material film, the manufacturing process was carried out by forming a germanium nyummak, Telluride huts, antimony film and Telluride hut according to the process flow shown in Figure 8a in order. 이 경우에, 상기 PEALD 공정은 200 ℃의 온도에서 진행되었다. In this case, the PEALD process was performed at temperature of 200 ℃. 아울러, 상기 불순물의 도핑은 O 2 가스를 사용하여 진행되었으며, 상기 O 2 가스는 100sccm 의 유량으로 챔버에 공급되었다. In addition, the doping of the impurity is conducted using an O 2 gas, the O 2 gas was supplied to the chamber at a flow rate of 100sccm. 이에 더하여, 상기 챔버에 공급된 소스 파워는 50W로 제공되며, 상기 챔버 내 압력은 1torr로 제공되었다. In addition, the power supply source to the chamber, is provided as 50W, the pressure in the chamber is provided with 1torr. 상기 O 2 가스는 열거된 막의 형성 후에 각각 3초, 2초, 2초 및 2초로 공급되었다. The O 2 gas were fed 3 seconds, respectively after forming the listed film, 2 seconds, 2 seconds and 2 seconds.

도 9a에 나타난 종래의 상변화 물질막은 큰 결정립 크기를 가짐과 아울러서 불량한 모폴로지(mophology)를 나타내고 있다. Ahulreoseo and also having a large grain size, the conventional film of the phase change material shown in 9a shows a poor morphology (mophology). 반면에 도 9b에 나타난 본 발명에 의해 제작된 상변화 물질막은 종래에 비해 작은 결정립 크기를 가짐과 아울러서 양호한 모폴로지를 나타내고 있다. In contrast to the film material of the phase change produced by the present invention shown in Figure 9b it shows a good morphology ahulreoseo and has a small grain size as compared with the conventional. 이로 인하여, 본 발명에 의해 제작된 상기 상변화 물질막은 상기 개구부와 같은 국한되 구조 내에 양호하게 형성될 수 있다. Due to this, it can be satisfactorily formed in a confined structure being such as the phase change material layer above the opening produced by the present invention. 즉, 상기 상변화 물질막은 우수한 갭필(gap fill) 특성을 갖는다. That is, it has excellent gaeppil (gap fill) the phase change material film properties. 도 10은 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 단면을 나타낸 도면이다. 10 is a view showing a phase change material layer section produced by one embodiment of the present invention. 도 10에서와 같이, 상기 상변화 물질막(144a)는 보이드 및/또는 심없이 상기 개구부 내에 형성됨을 볼 수 있다. As shown in Figure 10, the phase change material film (144a) may see the void formed in the opening and / or without a seam.

도 11a는 종래의 상변화 물질막의 X선 회절 패턴(X-ray diffraction; XRD)을 도시한 그래프이고, 도 11b는 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 X선 회절 패턴을 도시한 그래프이다. Figure 11a is a conventional phase change material film X-ray diffraction pattern; and showing the (X-ray diffraction XRD) graph, Figure 11b shows the phase change material film X-ray diffraction pattern produced by an embodiment of the present invention by a graph. 도 11a 및 도 11b에서, 가로축은 X선 회절 분석기에서 시편(도 9a 및 도 9b를 참조하여 설명된 상변화 물질막을 갖는 기판)을 중심으로 하여 X선 광원과 검출기 사이의 각도(2θ)이며, 세로축은 상기 상변화 물질막에 회절되어 방출되는 광의 강도 즉, 인텐서티(Relative intensity)를 나타낸다. In Figure 11a and Figure 11b, the horizontal axis is the angle (2θ) between in the X-ray diffraction sample (Fig. 9a, and the substrate with reference to Figure 9b to describe the phase-change material film) as a center X-ray light source and the detector to, the vertical axis represents the intensity of light that is, intensity (Relative intensity) that is diffracted is released in the phase change material layer.

도 11a에서, 종래의 상변화 물질막은 조밀육방격자(Hexagonal Closed-Packed lattice; HCP) 구조를 나타낸다. In Figure 11a, dense hexagonal lattice film conventional phase change material (Hexagonal Closed-Packed lattice; HCP) shows the structure. 이와는 달리, 도 11b에서, 본 발명의 방법에 의해 제작된 상변화 물질막은 면심입방격자(Face Centered Cubic lattice; FCC) 구조를 나타낸다. In contrast, in Figure 11b, a phase change material manufactured by the method of the present invention film is a face-centered cubic lattice; represents a (Face Centered Cubic FCC lattice) structure. 이에 따라, 본 발명에 따른 상변화 물질막은 종래의 상변화 물질막보다 우수한 전기적 특성을 구비할 수 있다. In this way, it may be provided with a phase-change material layer of the conventional phase change material excellent electrical characteristics than film of the present invention.

도 1은 종래의 상변화 기억 셀을 개략적으로 도시하는 부분 단면도이다. 1 is a partial cross-sectional view schematically showing the conventional phase change memory cell.

도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자의 셀 어레이 영역의 일부분을 도시한 평면도이다. Figure 2 is a plan view showing a portion of a cell array region of a phase change memory device according to an embodiment of the present invention.

도 3 내지 도 7은 본 발명의 일 실시예에 따른 상변화 기억 소자의 제조 방법을 설명하기 위하여 도 2의 I-I'선을 따라 절단한 단면도들이다. Figures 3 to 7 are taken along the I-I 'line of Fig. 2 to illustrate the method of manufacturing a phase change memory device according to an embodiment of the invention section.

도 8a 및 도 8b는 본 발명의 실시예들에 따른 상변화 기억 소자의 제조 방법에 있어서, 상변화 물질막을 형성하는 과정을 예시한 공정 플로우들이다. Figures 8a and 8b are a process flow illustrating a process of forming a method of manufacturing a phase change memory element according to embodiments of the present invention, the phase change material film.

도 9a 및 도 9b는 종래의 상변화 물질막 표면 및 본 발명의 일 실시예에 의해 제조된 상변화 물질막 표면의 모폴로지(mophology)들을 각각 나타낸 도면들이다. Figures 9a and 9b are diagrams showing, respectively morphology (mophology) of the phase change material film surface produced by an embodiment of the phase change material layer, a conventional surface, and the present invention.

도 10은 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 단면을 나타낸 도면이다. 10 is a view showing a phase change material layer section produced by one embodiment of the present invention.

도 11a 및 도 11b는 종래의 상변화 물질막 및 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 X선 회절 패턴들을 각각 도시한 그래프들이다. Figure 11a and 11b are are respectively a graph showing the phase change material film X-ray diffraction pattern produced by a conventional phase-change material layer and an embodiment of the present invention.

Claims (10)

  1. 저마늄(Ge), 텔루리움(Te) 및 안티몬(Sb)를 함유하는 상변화 물질막의 원소들을 각각 함유하는 소스 가스들로 이루어진 일 군에서 적어도 하나의 소스 가스를 공급하여 제1 물질막을 기판 상에 증착하고, Germanium (Ge), telru Solarium (Te), and antimony (Sb) by at least one of the source gas from one group consisting of the source gas, each containing a phase change material film had an elemental feed containing the first phase material film substrate deposited, and
    상기 제1 물질막에 불순물을 플라즈마 도핑하는 것을 포함하는 상변화 기억 소자의 제조 방법. Method of manufacturing a phase change memory device, comprising a plasma doping impurities of the first material layer.
  2. 제 1 항에 있어서, According to claim 1,
    상기 제1 물질막은 플라즈마 강화된 순환적 화학기상증착법(cyclic PECVD) 또는 플라즈마 강화된 원자층증착법(PEALD)을 사용하여 형성되는 상변화 기억 소자의 제조 방법. It said first material layer of plasma enhanced cyclic chemical vapor deposition (PECVD cyclic) or the method of manufacturing a phase change memory element that are formed using a plasma enhanced atomic layer deposition (PEALD).
  3. 제 1 항에 있어서, According to claim 1,
    상기 불순물은 산소, 질소 또는 탄소를 함유하는 상변화 기억 소자의 제조 방법. The impurity A method of manufacturing a phase change memory element that contains oxygen, nitrogen or carbon.
  4. 제 1 항에 있어서, According to claim 1,
    상기 저마늄을 함유하는 제1 소스 가스, 상기 텔루리움을 함유하는 제2 소스 가스 및 상기 안티몬을 함유하는 제3 소스 가스는 각각 MeGe(NEtMe) 3, Te(t-Bu) 2 및 Sb(i-Pr) 3 으로 형성되는 상변화 기억 소자의 제조 방법. A third source gas, each MeGe (NEtMe) 3, Te ( t-Bu) 2 , and Sb (i containing a second source gas and the antimony containing a first source gas, the telru Solarium containing the germanium -Pr) method of manufacturing a phase change memory element that is formed by three.
  5. 제 1 항에 있어서, According to claim 1,
    상기 제1 물질막의 증착과 상기 불순물의 도핑은 인시투(in-situ)로 진행되는 상변화 기억 소자의 제조 방법. Method of manufacturing a phase change memory element that is in progress doping of the first film deposition material and the impurities are in-situ (in-situ).
  6. 제 1 항에 있어서, According to claim 1,
    상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 개구부를 갖는 층간절연막을 형성하는 것을 더 포함하되, 상기 제1 물질막은 상기 개구부를 채우도록 형성되는 상변화 기억 소자의 제조 방법. Wherein the first material prior to depositing a film on a substrate, further includes forming an interlayer insulating film having an opening on the substrate, wherein the first material layer manufacturing method of the phase change memory element that are formed so as to fill the opening.
  7. 제 1 항에 있어서, According to claim 1,
    상기 제1 물질막의 형성 및 상기 불순물의 도핑이 적어도 1 회 이상 반복적으로 진행되는 상변화 기억 소자의 제조 방법. The first material and the film forming method for manufacturing a phase change memory element that is doped with impurities of the progress of at least one or more times repeatedly.
  8. 제 1 항에 있어서, According to claim 1,
    상기 제1 물질막이 제1 소스 가스를 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 제2 소스 가스를 공급하여 상기 도핑된 제1 물질막 상에 제2 물질 막을 형성하고, If said first material film is formed by supplying a first source gas, and is formed after the doping of the impurity, and the second film is a second material on to supply a source gas the doped first material layer,
    상기 제2 물질막에 상기 불순물을 플라즈마 도핑하고, The second material layer and a plasma doping the impurity,
    상기 도핑된 제2 물질막 상에 제3 소스 가스를 공급하여 제3 물질막을 형성하고, Supplying a third source gas on the doped second material film and forming a third material film,
    상기 제3 물질막에 상기 불순물을 플라즈마 도핑하는 것을 더 포함하는 상변화 기억 소자의 제조 방법. Method of manufacturing a phase change memory device further comprising a plasma doping the impurity in the third material layer.
  9. 제 1 항에 있어서, According to claim 1,
    상기 제1 물질막이 제1 및 제2 소스 가스들을 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 상기 제2 및 제3 소스 가스들를 공급하여 상기 도핑된 제1 물질막 상에 제4 물질막을 형성하고, If it said first material film is formed by supplying a first and a second source gas, after the doping of the impurity, and the second and third source gases stop by supplying to the doped first material film on the fourth material film forming, and
    상기 제4 물질막에 상기 불순물을 플라즈마 도핑하는 것을 더 포함하는 상변화 기억 소자의 제조 방법. Method of manufacturing a phase change memory device further comprising a plasma doping the impurity in the fourth material layer.
  10. 제 8 항 및 제 9 항 중 어느 한 항에 있어서, A method according to any one of claim 8 and claim 9,
    상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 하부 전극을 형성하고, Wherein the first material prior to depositing a film on a substrate, forming a lower electrode on the substrate;
    상기 불순물의 도핑 후에, 상기 물질막들로 적층된 조합 물질막을 패터닝하여 상변화 물질 패턴을 형성하고, After doping of the impurity, and forming a phase change material pattern by patterning a film of a combination material laminated to said film material,
    상기 상변화 패턴 상에 상부 전극을 형성하는 것을 더 포함하는 상변화 기억 소자의 제조 방법. Method of manufacturing a phase change memory element further includes forming a top electrode on the phase change pattern.
KR1020070102006A 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer KR20090036771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102006A KR20090036771A (en) 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102006A KR20090036771A (en) 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer

Publications (1)

Publication Number Publication Date
KR20090036771A true KR20090036771A (en) 2009-04-15

Family

ID=40761637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102006A KR20090036771A (en) 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer

Country Status (1)

Country Link
KR (1) KR20090036771A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002705A2 (en) * 2009-07-02 2011-01-06 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
KR20130081211A (en) * 2010-03-26 2013-07-16 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Germanium antimony telluride materials and devices incorporating same
KR101329449B1 (en) * 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Low temperature gst process
US8796068B2 (en) 2008-02-24 2014-08-05 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9219232B2 (en) 2006-11-02 2015-12-22 Entegris, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219232B2 (en) 2006-11-02 2015-12-22 Entegris, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
US8796068B2 (en) 2008-02-24 2014-08-05 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US9537095B2 (en) 2008-02-24 2017-01-03 Entegris, Inc. Tellurium compounds useful for deposition of tellurium containing materials
KR101329449B1 (en) * 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Low temperature gst process
US9070875B2 (en) 2009-05-22 2015-06-30 Entegris, Inc. Low temperature GST process
WO2011002705A2 (en) * 2009-07-02 2011-01-06 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
US8410468B2 (en) 2009-07-02 2013-04-02 Advanced Technology Materials, Inc. Hollow GST structure with dielectric fill
KR20120031095A (en) * 2009-07-02 2012-03-29 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Hollow gst structure with dielectric fill
WO2011002705A3 (en) * 2009-07-02 2011-02-10 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
US9012876B2 (en) 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
KR20130081211A (en) * 2010-03-26 2013-07-16 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure

Similar Documents

Publication Publication Date Title
US6917052B2 (en) Modified contact for programmable devices
US7915164B2 (en) Method for forming doped polysilicon via connecting polysilicon layers
US7888719B2 (en) Semiconductor memory structures
US7462900B2 (en) Phase changeable memory devices including nitrogen and/or silicon
US7037749B2 (en) Methods for forming phase changeable memory devices
US7993962B2 (en) I-shaped phase change memory cell
KR101883236B1 (en) Pillar structure for memory device and method
KR101551901B1 (en) A semiconductor memory device and a method
KR100675279B1 (en) Phase change memory devices employing cell diodes and methods of fabricating the same
US8138028B2 (en) Method for manufacturing a phase change memory device with pillar bottom electrode
US20070221906A1 (en) Phase-Changeable Memory Devices Including Nitrogen and/or Silicon Dopants
KR101054100B1 (en) The semiconductor memory device
US7989259B2 (en) Methods of manufacturing phase-changeable memory devices including upper and lower electrodes
US20110044098A1 (en) Nonvolatile Memory Cells Having Phase Changeable Patterns Therein for Data Storage
EP1171920B1 (en) Electrically programmable memory element with improved contacts
US6969866B1 (en) Electrically programmable memory element with improved contacts
KR100962623B1 (en) Method of forming a phase changeable material layer, and methods of manufacturing a phase changeable memory unit and a phase changeable memory device using the same
US20070018157A1 (en) Methods of forming phase change storage cells for memory devices
US7608503B2 (en) Side wall active pin memory and manufacturing method
KR100888617B1 (en) Phase Change Memory Device and Method of Forming the Same
US7473574B2 (en) Memory element with improved contacts
CN101872778B (en) Integrated circuit 3d phase change memory array and manufacturing method
US20070111429A1 (en) Method of manufacturing a pipe shaped phase change memory
US20080247219A1 (en) Resistive Random Access Memory Devices Including Sidewall Resistive Layers and Related Methods
US20070108429A1 (en) Pipe shaped phase change memory

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination