KR20090036771A - Method of fabricating phase change memory device having a doped phase change material layer - Google Patents

Method of fabricating phase change memory device having a doped phase change material layer Download PDF

Info

Publication number
KR20090036771A
KR20090036771A KR1020070102006A KR20070102006A KR20090036771A KR 20090036771 A KR20090036771 A KR 20090036771A KR 1020070102006 A KR1020070102006 A KR 1020070102006A KR 20070102006 A KR20070102006 A KR 20070102006A KR 20090036771 A KR20090036771 A KR 20090036771A
Authority
KR
South Korea
Prior art keywords
phase change
film
material film
source gas
impurity
Prior art date
Application number
KR1020070102006A
Other languages
Korean (ko)
Inventor
이진일
조성래
배병재
박혜영
김도형
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070102006A priority Critical patent/KR20090036771A/en
Publication of KR20090036771A publication Critical patent/KR20090036771A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/305Sulfides, selenides, or tellurides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8825Selenides, e.g. GeSe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/882Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828Tellurides, e.g. GeSbTe

Landscapes

  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

A manufacturing method of a phase change memory device is provided to have a large difference of a resistance value between phase change patterns of a reset state and phase change patterns of a set state by forming a phase change material film inside a localized structure such as a contact hole without a void. A substrate having an opening part is loaded in a chamber. A first source gas is supplied to the chamber during t1 time(t1). The first source gas is changed into a plasma state in order to form a Ge film by supplying plasma to the chamber. A second source gas is supplied to the chamber during t3 time(t3). A second material film is formed on a top of a doped Ge film. The second source gas is changed into a plasma state by supplying plasma to the chamber. A plasma doping process of dopant is performed during t4 time(t4) shorter than t3 time. A third source gas is supplied to the chamber during t5 time(t5). A third material film is formed on a top of a doped tellurium film. The third source gas is changed into a plasma state by supplying plasma to the chamber.

Description

도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조 방법{method of fabricating phase change memory device having a doped phase change material layer}Method of fabricating phase change memory device having a doped phase change material layer

본 발명은 반도체 소자의 제조 방법에 관한 것으로, 보다 상세하게는 도핑된 상변화 물질막을 구비하는 상변화 기억 소자의 제조 방법에 관한 것이다.The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of manufacturing a phase change memory device having a doped phase change material film.

반도체 메모리소자들은 전원 공급이 중단 되었을 때, 데이터의 보유 유무에 따라, 휘발성 메모리소자 및 비휘발성 메모리소자로 나눌 수 있다. 상기 비휘발성 메모리소자는 그들의 전원이 차단될지라도 그들 내에 저장된 데이터들이 소멸되지 않는 장점을 갖는다. 이에 따라, 상기 비휘발성 메모리소자는 이동통신 단말기(mobile communication system) 및 이동식 메모리 장치 등에 널리 채택되고 있다.The semiconductor memory devices may be divided into volatile memory devices and nonvolatile memory devices according to whether data is retained when power supply is interrupted. The nonvolatile memory devices have an advantage that data stored therein is not destroyed even if their power is cut off. Accordingly, the nonvolatile memory device is widely adopted in a mobile communication system and a mobile memory device.

비휘발성 기억 특성을 가지며 집적도 향상에 효율적인 구조를 갖는 새로운 메모리소자를 개발하기 위한 많은 노력이 있었으며, 이에 따라 나타난 대표적인 것으로 상변화 메모리소자가 있다. 상기 상변화 메모리소자의 단위 셀은 액세 스(access) 소자 및 상기 액세스 소자에 직렬 연결된(serially connected) 데이터 저장 요소(data storage element)를 포함한다. 상기 데이터 저장 요소는 상기 액세스 소자에 전기적으로 연결되는 하부 전극 및 상기 하부 전극에 접촉하는 상변화 물질막을 구비한다. 상기 상변화 물질막은, 제공되는 전류의 크기에 따라, 비정질 상태(amorphous state) 와 결정질 상태(crystalline state) 사이에서 또는 상기 결정질 상태 하의 다양한 저항 상태들 사이에서 전기적으로 전환(switch)되는 물질막이다. There have been many efforts to develop a new memory device having a nonvolatile memory characteristic and an efficient structure for improving the integration, and a representative of the phase change memory device has been shown. The unit cell of the phase change memory device may include an access device and a data storage element serially connected to the access device. The data storage element has a bottom electrode electrically connected to the access element and a phase change material film in contact with the bottom electrode. The phase change material film is a material film that is electrically switched between an amorphous state and a crystalline state or between various resistance states under the crystalline state, depending on the amount of current provided. .

도 1은 종래의 상변화 메모리소자를 개략적으로 보여주는 부분 단면도이다.1 is a partial cross-sectional view schematically showing a conventional phase change memory device.

도 1을 참조하면, 통상적인 상변화 기억 소자는 반도체 기판(10) 상의 소정영역에 배치된 하부 층간절연막(12), 상기 하부 층간절연막(12)을 관통하는 하부 전극(14), 상기 하부 층간절연막(12) 상을 덮는 상부 층간절연막(20), 상기 상부 층간절연막(20) 상에 배치된 비트라인(22), 상기 상부 층간절연막(20) 내에 배치되고 상기 하부 전극(14)에 접촉된 상변화 패턴(16), 및 상기 상변화 패턴(16) 과 상기 비트라인(22) 사이를 전기적으로 연결하는 상부 전극(18)을 구비한다. 또한, 도시되어 있지 않으나, 상기 하부 전극(14)은 다이오드 또는 트랜지스터와 같은 액세스(access) 소자에 전기적으로 접속된다.Referring to FIG. 1, a typical phase change memory device includes a lower interlayer insulating film 12 disposed in a predetermined region on a semiconductor substrate 10, a lower electrode 14 penetrating through the lower interlayer insulating film 12, and the lower interlayer. An upper interlayer insulating film 20 covering the insulating layer 12, a bit line 22 disposed on the upper interlayer insulating film 20, and an upper interlayer insulating film 20 disposed in the upper interlayer insulating film 20 and in contact with the lower electrode 14. A phase change pattern 16 and an upper electrode 18 electrically connecting the phase change pattern 16 to the bit line 22 are provided. In addition, although not shown, the lower electrode 14 is electrically connected to an access element such as a diode or a transistor.

상기 하부 전극(14)을 통하여 프로그램 전류가 흐르는 경우에, 상기 상변화 패턴(16) 및 상기 하부 전극(14) 사이의 계면(이하에서는 '활성접촉면'이라 한다.)에서 주울 열(joule heat)이 생성된다. 이러한 주울 열은 상기 상변화 패턴(16)의 일부분(24, 이하에서는 '전이 영역'이라 한다.)을 비정질 상태(amorphous state) 또는 결정질 상태(crystalline state)로 변환시킨다. 예를 들면, 상기 상변화 패턴(16)에 짧은 시간 동안 고전류를 인가함으로써 상기 상변화 패턴(16)은 상기 비정질 상태의 리셋(reset) 상태(로직 "1"의 저장에 해당함)로 변환될 수 있다. 대조적으로, 상기 상변화 패턴(16)에 긴 시간 동안 저전류를 인가함으로써 상기 결정질 상태의 셋(set) 상태(로직 "0"의 저장에 해당함)로 변환될 수 있다. 이 경우에, 상기 리셋 상태를 갖는 상기 전이 영역(24)의 저항은 상기 셋 상태를 갖는 상기 전이 영역(24)의 저항 보다 높다. 따라서 읽기 모드에서 상기 전이 영역(24)을 통하여 흐르는 전류를 감지함으로써, 상기 상변화 메모리소자의 단위 셀에 저장된 정보가 로직 '1'인지 로직 '0'인지를 판별할 수 있다.Joule heat at the interface between the phase change pattern 16 and the lower electrode 14 (hereinafter referred to as an 'active contact surface') when a program current flows through the lower electrode 14. Is generated. This joule heat converts a portion of the phase change pattern 16 (hereinafter referred to as a 'transition region') into an amorphous state or crystalline state. For example, by applying a high current to the phase change pattern 16 for a short time, the phase change pattern 16 can be converted to a reset state of the amorphous state (corresponding to storage of logic " 1 "). have. In contrast, by applying a low current to the phase change pattern 16 for a long time, it can be converted to the set state of the crystalline state (corresponding to the storage of logic "0"). In this case, the resistance of the transition region 24 having the reset state is higher than the resistance of the transition region 24 having the set state. Accordingly, by sensing the current flowing through the transition region 24 in the read mode, it is possible to determine whether the information stored in the unit cell of the phase change memory device is logic '1' or logic '0'.

여기서, 상기 전이 영역(20)이 크면 클수록 리셋 전류 및 셋 전류는 비례적으로 커져야한다. 이 경우, 상기 액세스(access) 소자는 상기 전류들을 공급하기에 충분한 전류 구동능력을 갖도록 설계되어야 한다. 그러나 상기 전류 구동능력을 향상시키기 위해서는 상기 액세스 소자가 차지하는 면적이 증가된다. 바꾸어 말하면, 상기 전이 영역(20)이 작을수록 상기 상변화 메모리소자의 집적도 개선에 유리하다.Here, the larger the transition region 20, the larger the reset current and the set current should be. In this case, the access element should be designed to have sufficient current driving capability to supply the currents. However, in order to improve the current driving capability, the area occupied by the access element is increased. In other words, the smaller the transition region 20 is, the better the integration degree of the phase change memory device is.

이를 개선하기 위해, 상기 상변화 패턴을 좁은 공간을 갖는 콘택홀 내에 형성하려는 시도가 진행되고 있다. 예를 들면, 상기 GST 막으로 이루어진 상변화 패턴을 콘택홀과 같은 국한된 구조(confined structure) 내에 형성시키는 것이다. 이 경우에, 상기 콘택홀에 상기 GST 막을 증착하기 위해 스퍼터링과 같은 물리기상증착(physical vapor deposition)의 공정이 사용된다. 그러나, 상기 물리기상증착 공 정을 사용함으로써 상기 GST 막이 치밀한 조직을 갖지 못할 뿐만 아니라,상기 GST 막의 결정립(grain)의 크기가 지나치게 클 수 있다. 이로 인하여, 상기 국한된 구조 내에 상기 상변화 패턴을 채우는데 있어서, 상기 상변화 패턴 내에 보이드(void) 또는 심(seam)이 발생될 수 있다. 상기 보이드 및/또는 상기 심은 상기 상변화 패턴의 특성을 열화시킨다. 예컨대, 상기 상변화 패턴의 상기 보이드 및/또는 심이 형성된 부분은 매우 높은 저항을 가질 수 있다. 이에 따라, 상기 상변화 패턴이 결정 상태 또는 비정질 상태로 변환될지라도, 상기 상변화 패턴의 저항 변화가 둔감해질 수 있다. 다시 말해서, 상기 보이드 및/또는 심으로 인하여 상기 리셋 상태와 상기 셋 상태 사이의 저항 차이가 감소될 수 있다. 그 결과, 상변화 기억 소자의 센싱 마진(sensing margin)이 감소될 수 있다. 또한, 상기 보이드 및/또는 심으로 인하여, 상기 상변화 기억 소자 내 단위 셀들의 상기 리셋 상태 (또는 상기 셋 상태)의 저항들의 균일성을 저하시켜 상기 상변화 기억 소자의 오작동을 초래할 수 있다.In order to improve this, an attempt has been made to form the phase change pattern in a contact hole having a narrow space. For example, a phase change pattern made of the GST film is formed in a confined structure such as a contact hole. In this case, a process of physical vapor deposition such as sputtering is used to deposit the GST film in the contact hole. However, by using the physical vapor deposition process, not only the GST film does not have a dense structure, but also the grain size of the GST film may be too large. Thus, in filling the phase change pattern in the localized structure, voids or seams may be generated in the phase change pattern. The voids and / or shims degrade the characteristics of the phase change pattern. For example, the void and / or shim formed part of the phase change pattern may have a very high resistance. Accordingly, even if the phase change pattern is converted into a crystalline state or an amorphous state, the resistance change of the phase change pattern may be insensitive. In other words, the difference in resistance between the reset state and the set state can be reduced due to the voids and / or shims. As a result, the sensing margin of the phase change memory device can be reduced. Also, due to the voids and / or shims, uniformity of resistances of the reset state (or the set state) of the unit cells in the phase change memory device may be reduced, resulting in malfunction of the phase change memory device.

본 발명이 이루고자 하는 기술적 과제는 작은 결정립을 갖는 상변화 물질막을 형성시켜 반도체 소자의 신뢰성을 향상시키는데 기여하는 상변화 기억 소자의 제조 방법을 제공함에 있다.SUMMARY OF THE INVENTION The present invention has been made in an effort to provide a method for manufacturing a phase change memory device, which contributes to improving the reliability of a semiconductor device by forming a phase change material film having small grains.

상기 기술적 과제를 이루기 위한 본 발명의 일 양태에 따르면, 상변화 기억 소자의 제조 방법이 제공된다. 상기 상변화 기억 소자의 제조 방법은 저마늄(Ge), 텔루리움(Te) 및 안티몬(Sb)를 함유하는 상변화 물질막의 원소들을 각각 함유하는 소스 가스들로 이루어진 일 군에서 적어도 하나의 소스 가스를 공급하여 제1 물질막을 기판 상에 증착하는 것을 구비한다. 상기 제1 물질막에 불순물을 플라즈마 도핑한다. According to one aspect of the present invention for achieving the above technical problem, a method of manufacturing a phase change memory element is provided. The method of manufacturing the phase change memory device includes at least one source gas from a group consisting of source gases each containing elements of a phase change material film containing germanium (Ge), tellurium (Te), and antimony (Sb). Supplying and depositing a first material film on the substrate. The dopant is plasma-doped with the first material layer.

본 발명의 몇몇 실시예에서, 상기 제1 물질막은 플라즈마 강화된 순환적 화학기상증착법(cyclic PECVD) 또는 플라즈마 강화된 원자층증착법(PEALD)을 사용하여 형성될 수 있다. In some embodiments of the present invention, the first material film may be formed using plasma enhanced cyclic PECVD or plasma enhanced atomic layer deposition (PEALD).

다른 실시예들에서, 상기 불순물은 산소, 질소 또는 탄소를 함유할 수 있다. In other embodiments, the impurity may contain oxygen, nitrogen or carbon.

또 다른 실시예들에서, 상기 저마늄을 함유하는 제1 소스 가스, 상기 텔루리움을 함유하는 제2 소스 가스 및 상기 안티몬을 함유하는 제3 소스 가스는 각각 MeGe(NEtMe)3, Te(t-Bu)2 및 Sb(i-Pr)3으로 형성될 수 있다. In still other embodiments, the first source gas containing germanium, the second source gas containing tellurium and the third source gas containing antimony may be MeGe (NEtMe) 3, Te (t−) , respectively. Bu) 2 and Sb (i-Pr) 3 .

또 다른 실시예들에서, 상기 제1 물질막의 증착과 상기 불순물의 도핑은 인시투(in-situ)로 진행될 수 있다. In still other embodiments, the deposition of the first material layer and the doping of the impurities may be performed in-situ.

또 다른 실시예들에서, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 개구부를 갖는 층간절연막을 형성하는 것을 더 포함하되, 상기 제1 물질막은 상기 개구부를 채우도록 형성될 수 있다. In still other embodiments, the method may further include forming an interlayer insulating film having an opening on the substrate before depositing the first material film on the substrate, wherein the first material film may be formed to fill the opening. .

또 다른 실시예들에서, 상기 제1 물질막의 형성 및 상기 불순물의 도핑이 적어도 1 회 이상 반복적으로 진행될 수 있다. In still other embodiments, the formation of the first material layer and the doping of the impurities may be repeatedly performed at least once.

또 다른 실시예들에서, 상기 제1 물질막이 제1 소스 가스를 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 제2 소스 가스를 공급하여 상기 도핑된 제1 물질막 상에 제2 물질막을 형성할 수 있다. 상기 제2 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. 상기 도핑된 제2 물질막 상에 제3 소스 가스를 공급하여 제3 물질막을 형성할 수 있다. 상기 제3 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. In still other embodiments, when the first material film is formed by supplying a first source gas, after the doping of the impurity, a second material film is supplied onto the doped first material film by supplying a second source gas. Can be formed. The impurity may be plasma-doped to the second material layer. The third material layer may be formed by supplying a third source gas on the doped second material layer. The impurity may be plasma doped into the third material layer.

또 다른 실시예들에서, 상기 제1 물질막이 제1 및 제2 소스 가스들을 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 상기 제2 및 제3 소스 가스들를 공급하여 상기 도핑된 제1 물질막 상에 제4 물질막을 형성할 수 있다. 상기 제4 물질막에 상기 불순물을 플라즈마 도핑할 수 있다. 이 경우에, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 하부 전극을 형성할 수 있다. 상기 불순물의 도핑 후에, 상기 물질막들로 적층된 조합 물질막을 패터닝하여 상변화 물질 패턴을 형성할 수 있다. 상기 상변화 패턴 상에 상부 전극을 형성할 수 있다. In still other embodiments, when the first material film is formed by supplying first and second source gases, after the doping of the impurity, the second and third source gases are supplied to supply the doped first material. A fourth material film may be formed on the film. The impurity may be plasma doped into the fourth material layer. In this case, before depositing the first material film on the substrate, a lower electrode may be formed on the substrate. After the doping of the impurity, a combination material layer stacked with the material layers may be patterned to form a phase change material pattern. An upper electrode may be formed on the phase change pattern.

본 발명에 따르면, cyclic PECVD 또는 PEALD를 사용하여 저마늄, 텔루리움 및 안티몬을 각각 함유하는 물질막들을 형성하고, 각 원소의 물질막의 형성 후에, 상기 물질막에 불순물을 플라즈마 도핑함으로써 상변화 물질막은 작은 결정립 크기를 갖도록 형성된다. 이에 따라, 콘택홀과 같은 국한된 구조 내에 상기 상변화 물 질막은 보이드 및/또는 심없이 형성될 수 있다. 그 결과, 리셋 상태의 상변화 패턴들과 셋 상태의 상변화 패턴들 사이에 저항값들은 큰 차이를 가질 뿐만 아니라, 상기 상변화 기억 소자 내 단위 셀들의 상변화 패턴들은 균일한 리셋 상태 (또는 상기 셋 상태)의 저항들을 가질 수 있다.According to the present invention, by using cyclic PECVD or PEALD to form a material film containing germanium, tellurium and antimony, respectively, and after forming the material film of each element, the phase change material film by plasma doping the material film with impurities It is formed to have a small grain size. Accordingly, the phase change material film in a confined structure such as a contact hole may be formed without voids and / or seams. As a result, the resistance values between the phase change patterns of the reset state and the phase change patterns of the set state not only have a large difference, but also the phase change patterns of the unit cells in the phase change memory device have a uniform reset state (or the Set resistances).

아울러, 상기 불순물이 도핑된 상변화 물질막은 미도핑된 상변화 물질막에 비하여 큰 저항을 갖도록 형성될 수 있다. 이로 인하여, 상변화 물질막을 리셋 또는 셋 상태로 변환시키는 전류의 양이 감소되어 저전력으로 상변화 기억 소자를 작동시킬 수 있다. 결론적으로, 상기 상변화 기억 소자의 신뢰성을 확보할 수 있다. In addition, the impurity doped phase change material film may be formed to have a greater resistance than the undoped phase change material film. As a result, the amount of current for converting the phase change material film into the reset or set state is reduced, so that the phase change memory device can be operated at low power. In conclusion, it is possible to secure the reliability of the phase change memory device.

이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다. 또한, 소자(element) 또는 층이 다른 소자 또는 층의 "위(on)" 또는 "상(on)"으로 지칭되는 것은 다른 소자 또는 층의 바로 위 뿐만 아니라 중간에 다른 층 또는 다른 소자를 개재한 경우를 모두 포함한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, the present invention is not limited to the embodiments described herein and may be embodied in other forms. Rather, the embodiments introduced herein are provided to ensure that the disclosed subject matter is thorough and complete, and that the scope of the invention to those skilled in the art will fully convey. In the drawings, the thicknesses of layers and regions are exaggerated for clarity. Like numbers refer to like elements throughout. Also, an element or layer is referred to as "on" or "on" of another element or layer by interposing another layer or other element in the middle as well as directly above the other element or layer. Include all cases.

도 2 내지 도 8b를 참조하여, 본 발명의 일 실시예에 따른 상변화 기억 소자의 제조 방법에 대하여 설명하기로 한다. 도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자의 셀 어레이 영역의 일부분을 도시한 평면도이며, 도 3 내지 도 7은 본 발명의 일 실시예에 따른 상변화 기억 소자의 제조 방법을 설명하기 위하여 도 2의 I-I'선을 따라 절단한 단면도들이다. 아울러, 도 8a 및 도 8b는 본 발명의 실시예들에 따른 상변화 기억 소자의 제조 방법에 있어서, 상변화 물질막을 형성하는 과정을 예시한 공정 플로우들(flows)이다. 2 to 8B, a method of manufacturing a phase change memory device according to an embodiment of the present invention will be described. 2 is a plan view illustrating a portion of a cell array region of a phase change memory device according to an embodiment of the present invention, and FIGS. 3 to 7 illustrate a method of manufacturing a phase change memory device according to an embodiment of the present invention. 2 are cross-sectional views taken along the line II ′ of FIG. 2. 8A and 8B illustrate process flows illustrating a process of forming a phase change material film in a method of manufacturing a phase change memory device according to example embodiments.

도 2 및 도 3을 참조하면, 기판(110)에 워드라인(114, WL)을 한정하는 소자분리막(112)을 형성할 수 있다. 상기 기판(110)은 실리콘웨이퍼와 같은 반도체기판으로 형성할 수 있다. 상기 소자분리막(112)은 트렌치소자분리 기술을 이용하여 형성할 수 있다. 상기 소자분리막(112)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. 상기 워드라인(114, WL)은 고농도 불순물 이온주입 영역으로 형성할 수 있다. 예를 들면, 상기 워드라인(114)은 n형 불순물로 도핑될 수 있다. 이와는 다른 실시예에서는, 상기 워드라인(WL)이 상기 기판(110) 상에 적층된 도전성 배선으로 형성할 수 있다. 상기 도전성 배선은 금속배선 또는 에피택시얼 반도체 패턴으로 형성할 수 있다.2 and 3, an isolation layer 112 may be formed on the substrate 110 to define word lines 114 and WL. The substrate 110 may be formed of a semiconductor substrate such as a silicon wafer. The device isolation film 112 may be formed using a trench device isolation technology. The device isolation film 112 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination thereof. The word lines 114 and WL may be formed as high concentration impurity ion implantation regions. For example, the word line 114 may be doped with n-type impurities. In another embodiment, the word line WL may be formed of conductive wires stacked on the substrate 110. The conductive wiring may be formed of a metal wiring or an epitaxial semiconductor pattern.

상기 워드라인(114) 및 상기 소자분리막(112) 상에 절연막(120)을 형성할 수 있다. 상기 절연막(120)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. 상기 절연막(120) 내에 다이오드(D)를 형성할 수 있다. 상기 다이오드(D)는 상기 워드라인(114)의 소정영역 상에 제1 반도체 패턴(124) 및 제2 반도체 패턴(126)을 차례로 적층하여 형성할 수 있다.An insulating layer 120 may be formed on the word line 114 and the device isolation layer 112. The insulating film 120 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination thereof. A diode D may be formed in the insulating layer 120. The diode D may be formed by sequentially stacking a first semiconductor pattern 124 and a second semiconductor pattern 126 on a predetermined region of the word line 114.

상기 제1 반도체 패턴(124)은 n형 또는 p형 반도체 막으로 형성할 수 있다. 상기 제2 반도체 패턴(126)은 상기 제1 반도체 패턴(124)과 다른 도전형의 반도체 막으로 형성할 수 있다. 예를 들면, 상기 제1 반도체 패턴(124)은 n형 반도체 막으로 형성할 수 있으며, 상기 제2 반도체 패턴(126)은 p형 반도체 막으로 형성할 수 있다.The first semiconductor pattern 124 may be formed of an n-type or p-type semiconductor film. The second semiconductor pattern 126 may be formed of a conductive semiconductor layer different from the first semiconductor pattern 124. For example, the first semiconductor pattern 124 may be formed of an n-type semiconductor film, and the second semiconductor pattern 126 may be formed of a p-type semiconductor film.

상기 제2 반도체 패턴(126) 상에 다이오드 전극(128)을 형성할 수 있다. 상기 다이오드 전극(128)은 금속막, 또는 금속실리사이드막과 같은 도전막으로 형성할 수 있다. 상기 절연막(120) 및 상기 다이오드 전극(128)의 상부표면은 평탄화하는 것이 바람직하다. 이 경우에, 상기 다이오드 전극(128)의 상부표면은 노출될 수 있다.The diode electrode 128 may be formed on the second semiconductor pattern 126. The diode electrode 128 may be formed of a conductive film such as a metal film or a metal silicide film. The upper surfaces of the insulating layer 120 and the diode electrode 128 may be planarized. In this case, the upper surface of the diode electrode 128 may be exposed.

상기 절연막(120)을 덮는 하부 층간절연막(130)을 형성할 수 있다. 상기 하부 층간절연막(130)은 실리콘산화막, 실리콘질화막, 실리콘산질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다. 상기 하부 층간절연막(130)을 관통하여 상기 다이오드 전극(128)을 노출시키는 개구부(132)를 형성할 수 있다. A lower interlayer insulating layer 130 may be formed to cover the insulating layer 120. The lower interlayer insulating film 130 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination thereof. An opening 132 may be formed through the lower interlayer insulating layer 130 to expose the diode electrode 128.

이어서, 상기 개구부(132) 내의 상기 다이오드 전극(128) 상에 하부 전극(134)을 형성할 수 있다. 상기 하부 전극(134)은 전이금속막, 전이금속 질화막 및 전이금속을 포함하는 삼원계막으로 형성될 수 있다. 예를 들면, 상기 하부 전극(134)은 타이타늄막, 타이타늄 질화막, 타이타늄 알루미늄 질화막, 텅스텐막, 텅 스텐 질화막, 탄탈륨막, 탄탈륨 질화막, 탄탈륨 탄소 질화막, 및 텅스텐 탄소 질화막으로 이루어진 일군에서 선택된 하나를 포함하도록 형성될 수 있다. 상기 하부 전극(134)은, 상기 개구부(132)를 채우는 도전막을 형성하고, 상기 도전막을 에치백(etch back)하여 형성할 수 있다. 한편, 본 실시예에서는 도시하지 않았으나, 상기 개구부(132)의 측벽들에 절연성 스페이서를 형성할 수 있다. 이는 이후 형성되는 상변화 패턴과 상기 하부 전극(134)과 접촉 면적을 축소시키기 위함이다. Subsequently, a lower electrode 134 may be formed on the diode electrode 128 in the opening 132. The lower electrode 134 may be formed of a ternary layer including a transition metal film, a transition metal nitride film, and a transition metal. For example, the lower electrode 134 includes one selected from the group consisting of a titanium film, a titanium nitride film, a titanium aluminum nitride film, a tungsten film, a tungsten nitride film, a tantalum film, a tantalum nitride film, a tantalum carbon nitride film, and a tungsten carbon nitride film. It can be formed to. The lower electrode 134 may be formed by forming a conductive film filling the opening 132 and etching back the conductive film. Although not shown in the present embodiment, an insulating spacer may be formed on sidewalls of the opening 132. This is to reduce the phase change pattern formed afterwards and the contact area with the lower electrode 134.

도 2 및 도 4를 참조하면, 상기 개구부(132) 내의 상기 하부 전극(134) 상에 제1 물질막(136)을 증착할 수 있다. 본 실시예에서는, 상기 제1 물질막(136)이 저마늄막으로 형성되는 것을 예로 들어 설명하기로 한다. 상기 저마늄막(136)은 플라즈마 강화된 순환적 화학기상증착법(cyclic Plasma Enhanced Chemical Vapor Deposition; 이하, cyclic PECVD라 함) 또는 플라즈마 강화된 원자층증착법(Plasma Enhanced Atomic Layer Deposition; 이하, PEALD라 함)을 사용하여 형성될 수 있다. 이 경우에, 상기 저마늄을 함유하는 제1 소스 가스는 MeGe(NEtMe)3, Ge(iPro)3H, Ge(Me)4, Ge(Me)4N3, Ge(Et)4, Ge(Et)4, Sb(GeMe3)3, Ge(nBu)4 및 Sb(GeEt3)3로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. 구체적으로, 도 8a에 도시된 바와 같이, 상기 개구부(132)를 갖는 상기 기판(110)을 상기 공정들을 진행하는 장치의 챔버(미도시)에 로딩시켜, 상기 챔버 내로 t1 시간 동안 상기 제1 소스 가스를 공급한다. 이와 동시에, 상기 챔버에 플라즈마 공급하여 상기 제1 소스 가스를 플라즈마화시켜 상기 저마늄막(136)의 형성에 기여할 수 있다. 2 and 4, a first material layer 136 may be deposited on the lower electrode 134 in the opening 132. In the present embodiment, the first material film 136 is formed as a germanium film will be described as an example. The germanium layer 136 may be formed of a plasma enhanced chemical vapor deposition (hereinafter referred to as cyclic PECVD) or plasma enhanced atomic layer deposition (hereinafter referred to as PEALD). It can be formed using. In this case, the first source gas containing germanium is MeGe (NEtMe) 3 , Ge (iPro) 3 H, Ge (Me) 4 , Ge (Me) 4 N 3 , Ge (Et) 4 , Ge ( Et) 4 , Sb (GeMe 3 ) 3 , Ge (nBu) 4, and Sb (GeEt 3 ) 3 and at least one selected from the group consisting of. Specifically, as shown in FIG. 8A, the substrate 110 having the opening 132 is loaded into a chamber (not shown) of the apparatus for performing the processes, and the first source into the chamber for t1 time. Supply gas. At the same time, plasma may be supplied to the chamber to convert the first source gas into plasma, thereby contributing to the formation of the germanium layer 136.

상기 저마늄막(136)이 소정의 두께를 갖도록 형성된 후에, 상기 제1 소스 가스의 공급을 중단시키고, 상기 챔버에 아르곤 가스 또는 질소 가스와 같은 퍼지(purge) 가스를 공급하여 상기 제1 소스 가스를 퍼지시킬 수 있다. After the germanium layer 136 is formed to have a predetermined thickness, the supply of the first source gas is stopped and a purge gas such as argon gas or nitrogen gas is supplied to the chamber to supply the first source gas. Can be purged.

도 2 및 도 5를 참조하면, 상기 저마늄막(136)에 불순물(30)을 주입시킬 수 있다. 구체적으로, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물(30)을 함유하는 가스를 상기 t1 시간 보다 짧은 t2 시간 동안 공급힐 수 있다. 이 경우에, 상기 저마늄막(136)의 형성과 상기 불순물(30)의 도핑은 인시투(in-situ)로 진행될 수 있다. 2 and 5, an impurity 30 may be implanted into the germanium layer 136. Specifically, as shown in FIG. 8B, the plasma containing the impurity 30 may be supplied to the chamber, and the gas containing the impurity 30 may be supplied for a time t2 shorter than the time t1. In this case, the formation of the germanium film 136 and the doping of the impurity 30 may proceed in-situ.

이 경우에, 상기 불순물(30)은 산소, 질소 또는 탄소를 함유할 수 있다. 이에 따라, 상기 불순물(30)을 함유하는 가스들은 각각 O2, NH3 또는 C2H4일 수 있다. 이에 더하여, 상기 불순물(30)이 탄소인 경우에, 상기 챔버에 잔류된 상기 제1 소스 가스의 구성 성분 중 탄소가 상기 저마늄막(136)에 플라즈마 도핑될 수 있다. 이때, 상기 챔버에 반응 가스로서 H2 가스 또는 He 가스를 공급할 수 있다. In this case, the impurity 30 may contain oxygen, nitrogen or carbon. Accordingly, the gases containing the impurity 30 may be O 2 , NH 3 or C 2 H 4 , respectively. In addition, when the impurity 30 is carbon, carbon among the components of the first source gas remaining in the chamber may be plasma doped into the germanium layer 136. At this time, H2 gas or He gas may be supplied to the chamber as a reaction gas.

그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물(30)로 도핑된 저마늄막(138)이 형성될 수 있다. 이로 인해, 상기 도핑된 저마늄막(138)의 저항이 증가될 수 있다. As a result, the germanium film 138 doped with the impurity 30 may be formed by the aforementioned plasma doping. As a result, the resistance of the doped germanium layer 138 may be increased.

이후, 상기 불순물(30)을 함유하는 가스를 아르곤 가스 또는 질소 가스를 사용하여 퍼지시킬 수 있다. Thereafter, the gas containing the impurity 30 may be purged using argon gas or nitrogen gas.

도 2 및 도 6을 참조하면, 도 8a에 도시된 공정 플로우와 같이 상기 챔버에 제2 소스 가스를 t3 시간 동안 공급하여 상기 도핑된 저마늄막(138) 상에 상기 제2 물질막을 형성할 수 있다. 이와 동시에, 상기 챔버에 플라즈마 공급하여 상기 제2 소스 가스를 플라즈마화시켜 상기 제2 물질막의 형성에 기여할 수 있다. 즉, 상기 제2 물질막은 cyclic PECVD 또는 PEALD을 사용하여 형성될 수 있다. 본 실시예에서는, 상기 제2 물질막이 텔루리움막으로 형성된 것으로 예시한다. 이 경우에, 상기 텔루리움을 함유하는 상기 제2 소스 가스는 Te(t-Bu)2, Te(Me)2, Te(Et)2, Te(n-Pr)2 및 Te(i-Pr)2로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. Referring to FIGS. 2 and 6, the second material film may be formed on the doped germanium film 138 by supplying a second source gas to the chamber for t3 time as in the process flow shown in FIG. 8A. . At the same time, the second source gas may be plasma-supplied by plasma supply to the chamber to contribute to the formation of the second material film. That is, the second material film may be formed using cyclic PECVD or PEALD. In the present embodiment, the second material film is exemplified as being formed of a tellurium film. In this case, the second source gas containing tellurium is Te (t-Bu) 2 , Te (Me) 2 , Te (Et) 2 , Te (n-Pr) 2 and Te (i-Pr) It may include at least one selected from the group consisting of two .

상기 텔루리움막이 소정의 두께를 갖도록 형성된 후에, 상기 제2 소스 가스의 공급을 중단시키고, 상기 챔버에 아르곤 가스 또는 질소 가스와 같은 퍼지(purge) 가스를 공급하여 상기 제2 소스 가스를 퍼지시킬 수 있다.After the tellurium film is formed to have a predetermined thickness, the supply of the second source gas is stopped, and a purge gas such as argon gas or nitrogen gas is supplied to the chamber to purge the second source gas. Can be.

이어서, 상기 텔루리움막에 불순물을 플라즈마 도핑하여 상기 불순물로 도핑된 텔레리움막(140)을 형성할 수 있다. 상기 불순물의 플라즈마 도핑은 도 8a에 도시된 바와 같이, t3 보다 짧은 t4 시간 동안 이루어질 수 있다. 상기 불순물의 가스 종류 및 도핑 공정은 도 5를 참조하여 설명된 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Subsequently, an impurity may be plasma-doped with the tellurium film to form a telerium film 140 doped with the impurity. The plasma doping of the impurity may be performed for a t4 time shorter than t3, as shown in FIG. 8A. Since the impurity gas type and the doping process are substantially the same as the method described with reference to FIG. 5, a description thereof will be omitted.

계속해서, 상기 도핑된 텔레리움막(140) 상에 도 8a에 도시된 공정 플로우와 같이 상기 챔버에 제3 소스 가스를 t5 시간 동안 공급하여 상기 도핑된 텔루리움막(140) 상에 상기 제3 물질막을 형성할 수 있다. 이와 동시에, 상기 챔버에 플라 즈마를 제공하여 상기 제3 소스 가스를 플라즈마화시켜 상기 제3 물질막의 형성에 기여할 수 있다. 즉, 상기 제3 물질막은 cyclic PECVD 또는 PEALD를 사용하여 형성될 수 있다. 본 실시예에서는, 상기 제3 물질막이 안티몬막으로 형성된 것으로 예시한다. 이 경우에, 상기 안티몬을 함유하는 상기 제3 소스 가스는 Sb(i-Pr)3, Sb(i-bu)3, Sb(Me)3, Sb(Et)3, Sb(n-Pr)3, Sb(t-Bu)3 및 Sb[N(Me)2]3로 이루어진 일 군으로부터 선택된 적어도 하나를 포함할 수 있다. Subsequently, a third source gas is supplied to the chamber for t5 hours as shown in FIG. 8A on the doped telerium film 140, and then the third source gas is formed on the doped telluridium film 140. A material film can be formed. At the same time, plasma may be provided to the chamber to plasma the third source gas, thereby contributing to the formation of the third material layer. That is, the third material film may be formed using cyclic PECVD or PEALD. In the present embodiment, the third material film is exemplified as an antimony film. In this case, the third source gas containing the antimony is Sb (i-Pr) 3 , Sb (i-bu) 3 , Sb (Me) 3 , Sb (Et) 3 , Sb (n-Pr) 3 , Sb (t-Bu) 3 and Sb [N (Me) 2 ] 3 .

계속해서, 상기 안티몬막에 불순물을 플라즈마 도핑하여 상기 불순물로 도핑된 안티몬막(142)을 형성할 수 있다. 상기 불순물의 플라즈마 도핑은 도 8a에 도시된 바와 같이, t5 보다 짧은 t6 시간 동안 이루어질 수 있다. 상기 불순물의 가스 종류 및 도핑 공정은 도 5를 참조하여 설명된 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Subsequently, the antimony film may be plasma-doped with impurities to form an antimony film 142 doped with the impurities. The plasma doping of the impurity may be performed for a time t6 shorter than t5, as shown in FIG. 8A. Since the impurity gas type and the doping process are substantially the same as the method described with reference to FIG. 5, a description thereof will be omitted.

그 결과, 상기 개구부(132)를 채우면서 상기 도핑된 저마늄막(138), 상기 도핑된 텔루리움막(140) 및 상기 도핑된 안티몬막(142)의 적층 조합막으로 구성되는 상변화 물질막이 형성된다. 상기 상변화 물질막은 상기 불순물로 도핑된 GST 막을 구비하여 미도핑된 GST 막에 비해 높은 저항을 가질 수 있다. As a result, a phase change material film including a doped germanium film 138, the doped tellurium film 140, and the doped antimony film 142 may be formed by filling the opening 132. do. The phase change material layer may have a higher resistance than the undoped GST layer by including the GST layer doped with the impurity.

본 실시예에서는 상기 도핑된 저마늄막(138), 상기 도핑된 텔루리움막(140) 및 상기 도핑된 안티몬막(142)이 각각 1회의 증착으로 상기 개구부(132)를 채우는 것을 예로 들었다. 그러나, 이에 제한되지 않고, 상기 도핑된 막들(138, 140, 142)이 반복적으로 형성되어 상기 개구부(132)를 채울 수 있다. In the present exemplary embodiment, the doped germanium layer 138, the doped tellurium layer 140, and the doped antimony layer 142 fill the opening 132 by one deposition. However, the present invention is not limited thereto, and the doped layers 138, 140, and 142 may be repeatedly formed to fill the openings 132.

아울러, 다른 실시예에서는, 도 8b의 공정 플로우에 도시된 바와 같이, 상기 cyclic PECVD 또는 PEALD 장치의 챔버에 상기 제1 및 제2 소스 가스들을 혼합하여 t1 시간 동안 공급할 수 있다. 이 경우에, 상기 챔버에 플라즈마를 공급할 수 있다. 예를 들어, 상기 제1 및 제2 소스 가스들은 각각 상기 저마늄 및 상기 텔루리움을 함유하는 가스일 수 있다. 상기 제1 및 제2 소스 가스들은 도 4 및 도 6을 참조하여 설명된 열거된 소스 가스들일 수 있다. 그 결과, 상기 저마늄 및 상기 텔루리움의 2원계 합금막으로 구성되며 상기 개구부(132)의 상기 하부 전극(134) 상에 제1 합금 물질막이 형성될 수 있다. 이후, 상기 제1 및 제2 소스 가스를 상기 챔버에서 외부로 퍼지시킬 수 있다. In addition, in another embodiment, as shown in the process flow of FIG. 8B, the first and second source gases may be mixed and supplied to the chamber of the cyclic PECVD or PEALD apparatus for t1 hour. In this case, plasma can be supplied to the chamber. For example, the first and second source gases may be gases containing the germanium and the tellurium, respectively. The first and second source gases may be the listed source gases described with reference to FIGS. 4 and 6. As a result, a binary alloy film of the germanium and the tellurium may be formed, and a first alloy material film may be formed on the lower electrode 134 of the opening 132. Thereafter, the first and second source gases may be purged from the chamber to the outside.

다음으로, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물을 함유하는 가스를 상기 t1 시간 보다 짧은 t2 시간 동안 공급할 수 있다. 이 경우에, 상기 제1 합금 물질막의 형성과 상기 불순물의 도핑은 인시투(in-situ)로 진행될 수 있다. 그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물을 상기 제1 합금 물질막에 주입시켜 상기 불순물로 도핑된 제1 합금 물질막이 형성될 수 있다. 이 경우에, 상기 불순물은 산소, 질소 또는 탄소를 함유할 수 있다. 이에 따라, 상기 불순물을 함유하는 가스들은 각각 O2, NH3 또는 C2H4일 수 있다. 이후, 상기 불순물을 함유하는 가스를 아르곤 가스 또는 질소 가스를 사용하여 퍼지시킬 수 있다. Next, as shown in FIG. 8B, the plasma containing the impurity may be supplied to the chamber, and the gas containing the impurity may be supplied for a t2 time shorter than the t1 time. In this case, the formation of the first alloy material layer and the doping of the impurities may be performed in-situ. As a result, the first alloy material layer doped with the impurity may be formed by implanting the impurity into the first alloy material layer by the plasma doping. In this case, the impurities may contain oxygen, nitrogen or carbon. Accordingly, the gases containing the impurity may be O 2, NH 3 or C 2 H 4, respectively. Thereafter, the gas containing the impurity may be purged using argon gas or nitrogen gas.

계속해서, 상기 챔버에 상기 제2 소스 가스 및 제3 소스 가스를 혼합하여 t3 시간 동안 공급할 수 있다. 이 경우에도, 상기 챔버에 플라즈마를 공급할 수 있다. 예를 들어, 상기 제2 및 제3 소스 가스들은 각각 상기 텔루리움 및 상기 안티몬을 함유하는 가스일 수 있다. 이 경우에, 상기 제2 및 제3 소스 가스들은 도 6을 참조하여 설명된 열거된 소스 가스들일 수 있다. 그 결과, 상기 텔루리움 및 상기 안티몬의 2원계 합금막으로 구성되며, 상기 제1 합금 물질막 상에 제2 합금 물질막이 형성될 수 있다. Subsequently, the second source gas and the third source gas may be mixed and supplied to the chamber for t3 hours. Even in this case, plasma can be supplied to the chamber. For example, the second and third source gases may be gases containing the tellurium and the antimony, respectively. In this case, the second and third source gases may be the listed source gases described with reference to FIG. 6. As a result, a binary alloy film of the tellurium and the antimony may be formed, and a second alloy material film may be formed on the first alloy material film.

계속해서, 도 8b에 도시된 바와 같이, 상기 챔버에 플라즈마를 제공함과 아울러서 상기 불순물을 함유하는 가스를 상기 t3 시간 보다 짧은 t4 시간 동안 공급할 수 있다. 그 결과, 상술한 플라즈마 도핑에 의하여 상기 불순물을 상기 제2 합금 물질막에 주입시켜 상기 불순물로 도핑된 제2 합금 물질막이 형성될 수 있다. 상기 불순물의 가스 종류 및 도핑 공정은 상기 제1 합금 물질막에 대한 도핑 방법과 실질적으로 동일하므로 이에 대한 설명은 생략하기로 한다. Subsequently, as shown in FIG. 8B, the plasma containing the impurity may be supplied to the chamber, and the gas containing the impurity may be supplied for a t4 time shorter than the t3 time. As a result, the second alloy material layer doped with the impurity may be formed by implanting the impurity into the second alloy material layer by the above-described plasma doping. Since the impurity gas type and the doping process are substantially the same as the doping method for the first alloy material layer, description thereof will be omitted.

본 실시예에서는 상기 도핑된 제1 합금 물질막 및 상기 도핑된 제2 합금 물질막이 각각 1회의 증착으로 상기 개구부를 채울 수 있거나, 상기 도핑된 막들이 반복적으로 형성되어 상기 개구부를 채울 수 있다. In this embodiment, the doped first alloy material film and the doped second alloy material film may each fill the opening by one deposition, or the doped films may be repeatedly formed to fill the opening.

도 2 및 도 7을 참조하면, 상기 하부 층간절연막(130)의 상부면이 노출되도록 상기 개구부(132)에서 돌출된 상기 상변화 물질막을 평탄화하여 상변화 패턴(144)을 형성할 수 있다. 상기 평탄화는 화학적기계적연마 공정(chemical mechanical polishing; CMP)을 사용하여 진행될 수 있다. 2 and 7, the phase change pattern 144 may be formed by planarizing the phase change material layer protruding from the opening 132 so that the upper surface of the lower interlayer insulating layer 130 is exposed. The planarization can be carried out using chemical mechanical polishing (CMP).

계속해서, 상기 하부 층간절연막(130)을 덮는 상부 층간절연막(146)을 형성할 수 있다. 상기 상부 층간절연막(146)은 실리콘산화막, 실리콘질화막, 실리콘산 질화막, 또는 이들의 조합막과 같은 절연막으로 형성할 수 있다.Subsequently, an upper interlayer insulating layer 146 may be formed to cover the lower interlayer insulating layer 130. The upper interlayer insulating film 146 may be formed of an insulating film such as a silicon oxide film, a silicon nitride film, a silicon oxynitride film, or a combination thereof.

상기 상부 층간절연막(146) 내에서 상기 상변화 패턴(144) 상부에 제공되는 상부 전극(148)을 형성할 수 있다. 상기 상부 전극(148)은 상기 개구부(132)를 덮도록 형성할 수 있다. 상기 상부 층간절연막(146) 상에 상기 상부 전극(148)을 가로지르는 비트라인(150, BL)을 형성할 수 있다. 상기 상부 전극(148)은 타이타늄막, 타이타늄 질화막, 타이타늄 알루미늄 질화막, 텅스텐막, 텅스텐 질화막, 탄탈륨막, 탄탈륨 질화막, 탄탈륨 탄소 질화막, 및 텅스텐 탄소 질화막으로 이루어진 일군에서 선택된 하나를 포함하도록 형성될 수 있다. 상기 비트라인(150)은 금속막, 폴리실리콘막, 금속실리사이드막, 또는 이들의 조합막과 같은 도전막으로 형성할 수 있다.An upper electrode 148 may be formed on the phase change pattern 144 in the upper interlayer insulating layer 146. The upper electrode 148 may be formed to cover the opening 132. Bit lines 150 and BL may be formed on the upper interlayer insulating layer 146 to cross the upper electrode 148. The upper electrode 148 may be formed to include one selected from the group consisting of a titanium film, a titanium nitride film, a titanium aluminum nitride film, a tungsten film, a tungsten nitride film, a tantalum film, a tantalum nitride film, a tantalum carbon nitride film, and a tungsten carbon nitride film. . The bit line 150 may be formed of a conductive film such as a metal film, a polysilicon film, a metal silicide film, or a combination thereof.

<실험예들: examples>Experimental Examples

도 9a 및 도 9b는 종래의 상변화 물질막 표면 및 본 발명의 일 실시예에 의해 제조된 상변화 물질막 표면의 모폴로지(mophology)를 나타낸 도면이다. 도 9a 및 도 9b의 상변화 물질막의 형성 과정에서 상기 저마늄을 함유하는 제1 소스 가스, 상기 텔루리움을 함유하는 제2 소스 가스 및 상기 안티몬을 함유하는 제3 소스 가스는 각각 MeGe(NEtMe)3, Te(t-Bu)2 및 Sb(i-Pr)3을 사용하였다. 상기 소스 가스들을 공급하여 실리콘 기판 상에 개구부를 갖는 층간절연막 상에 상기 상변화 물질막들을 형성하였다.9A and 9B illustrate a morphology of a conventional phase change material film surface and a surface of the phase change material film prepared according to an embodiment of the present invention. 9A and 9B, the germanium-containing first source gas, the tellurium-containing second source gas, and the antimony-containing third source gas may be MeGe (NEtMe). 3, Te (t-Bu) 2 and Sb (i-Pr) 3 were used. The phase change material layers were formed on the interlayer insulating layer having an opening on the silicon substrate by supplying the source gases.

구체적으로, 도 9a의 상변화 물질막은 CVD를 사용하여 형성되었으며, 상기 CVD 공정은 350 ℃의 온도에서 진행되었다. 한편, 도 9b의 상변화 물질막은 산소로 도핑된 Ge27Sb13Te59 막으로 형성되었으며, PEALD를 사용하여 형성되었다. 상기 본 발명에 다른 상변화 물질막의 제조 공정은 도 8a에 도시된 공정 플로우에 따라 저마늄막, 텔루리움막, 안티몬막 및 텔루리움막을 차례로 형성하는 과정으로 진행되었다. 이 경우에, 상기 PEALD 공정은 200 ℃의 온도에서 진행되었다. 아울러, 상기 불순물의 도핑은 O2 가스를 사용하여 진행되었으며, 상기 O2 가스는 100sccm 의 유량으로 챔버에 공급되었다. 이에 더하여, 상기 챔버에 공급된 소스 파워는 50W로 제공되며, 상기 챔버 내 압력은 1torr로 제공되었다. 상기 O2 가스는 열거된 막의 형성 후에 각각 3초, 2초, 2초 및 2초로 공급되었다. Specifically, the phase change material film of FIG. 9A was formed using CVD, and the CVD process was performed at a temperature of 350 ° C. Meanwhile, the phase change material film of FIG. 9B was formed of a Ge 27 Sb 13 Te 59 film doped with oxygen, and formed using PEALD. According to the process of manufacturing a phase change material film according to the present invention, the germanium film, the tellurium film, the antimony film, and the tellurium film were sequentially formed according to the process flow shown in FIG. 8A. In this case, the PEALD process was carried out at a temperature of 200 ° C. In addition, the doping of the impurity is conducted using an O 2 gas, the O 2 gas was supplied to the chamber at a flow rate of 100sccm. In addition, the source power supplied to the chamber was provided at 50W and the pressure in the chamber was provided at 1torr. The O 2 gas was supplied at 3 seconds, 2 seconds, 2 seconds and 2 seconds respectively after formation of the listed films.

도 9a에 나타난 종래의 상변화 물질막은 큰 결정립 크기를 가짐과 아울러서 불량한 모폴로지(mophology)를 나타내고 있다. 반면에 도 9b에 나타난 본 발명에 의해 제작된 상변화 물질막은 종래에 비해 작은 결정립 크기를 가짐과 아울러서 양호한 모폴로지를 나타내고 있다. 이로 인하여, 본 발명에 의해 제작된 상기 상변화 물질막은 상기 개구부와 같은 국한되 구조 내에 양호하게 형성될 수 있다. 즉, 상기 상변화 물질막은 우수한 갭필(gap fill) 특성을 갖는다. 도 10은 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 단면을 나타낸 도면이다. 도 10에서와 같이, 상기 상변화 물질막(144a)는 보이드 및/또는 심없이 상기 개구부 내에 형성됨을 볼 수 있다. The conventional phase change material film shown in FIG. 9A has a large grain size and exhibits poor morphology. On the other hand, the phase change material film produced by the present invention shown in FIG. 9B has a smaller grain size than the conventional one and exhibits good morphology. For this reason, the phase change material film produced by the present invention can be formed well in the localized structure such as the opening. That is, the phase change material film has excellent gap fill characteristics. 10 is a cross-sectional view of a phase change material film manufactured according to an embodiment of the present invention. As shown in FIG. 10, the phase change material layer 144a may be formed in the opening without voids and / or seams.

도 11a는 종래의 상변화 물질막의 X선 회절 패턴(X-ray diffraction; XRD)을 도시한 그래프이고, 도 11b는 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 X선 회절 패턴을 도시한 그래프이다. 도 11a 및 도 11b에서, 가로축은 X선 회절 분석기에서 시편(도 9a 및 도 9b를 참조하여 설명된 상변화 물질막을 갖는 기판)을 중심으로 하여 X선 광원과 검출기 사이의 각도(2θ)이며, 세로축은 상기 상변화 물질막에 회절되어 방출되는 광의 강도 즉, 인텐서티(Relative intensity)를 나타낸다.FIG. 11A is a graph showing an X-ray diffraction pattern (XRD) of a conventional phase change material film, and FIG. 11B shows an X-ray diffraction pattern of a phase change material film prepared according to an embodiment of the present invention. One graph. In FIGS. 11A and 11B, the abscissa is the angle (2θ) between the X-ray light source and the detector centered on the specimen (substrate with the phase change material film described with reference to FIGS. 9A and 9B) in the X-ray diffractometer, The vertical axis represents intensity of light diffracted by the phase change material film, that is, intensity.

도 11a에서, 종래의 상변화 물질막은 조밀육방격자(Hexagonal Closed-Packed lattice; HCP) 구조를 나타낸다. 이와는 달리, 도 11b에서, 본 발명의 방법에 의해 제작된 상변화 물질막은 면심입방격자(Face Centered Cubic lattice; FCC) 구조를 나타낸다. 이에 따라, 본 발명에 따른 상변화 물질막은 종래의 상변화 물질막보다 우수한 전기적 특성을 구비할 수 있다. In FIG. 11A, a conventional phase change material film has a hexagonal closed-packed lattice (HCP) structure. In contrast, in FIG. 11B, the phase change material film produced by the method of the present invention exhibits a face centered cubic lattice (FCC) structure. Accordingly, the phase change material film according to the present invention may have better electrical characteristics than the conventional phase change material film.

도 1은 종래의 상변화 기억 셀을 개략적으로 도시하는 부분 단면도이다. 1 is a partial cross-sectional view schematically showing a conventional phase change memory cell.

도 2는 본 발명의 일 실시예에 따른 상변화 기억 소자의 셀 어레이 영역의 일부분을 도시한 평면도이다. 2 is a plan view illustrating a portion of a cell array region of a phase change memory device according to an embodiment of the present invention.

도 3 내지 도 7은 본 발명의 일 실시예에 따른 상변화 기억 소자의 제조 방법을 설명하기 위하여 도 2의 I-I'선을 따라 절단한 단면도들이다. 3 to 7 are cross-sectional views taken along the line II ′ of FIG. 2 to explain a method of manufacturing a phase change memory device according to an embodiment of the present invention.

도 8a 및 도 8b는 본 발명의 실시예들에 따른 상변화 기억 소자의 제조 방법에 있어서, 상변화 물질막을 형성하는 과정을 예시한 공정 플로우들이다. 8A and 8B are process flows illustrating a process of forming a phase change material film in a method of manufacturing a phase change memory device according to embodiments of the present invention.

도 9a 및 도 9b는 종래의 상변화 물질막 표면 및 본 발명의 일 실시예에 의해 제조된 상변화 물질막 표면의 모폴로지(mophology)들을 각각 나타낸 도면들이다. 9A and 9B are diagrams illustrating morphologies of a conventional phase change material film surface and a phase change material film surface manufactured according to an embodiment of the present invention, respectively.

도 10은 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 단면을 나타낸 도면이다.10 is a cross-sectional view of a phase change material film manufactured according to an embodiment of the present invention.

도 11a 및 도 11b는 종래의 상변화 물질막 및 본 발명의 일 실시예에 의해 제조된 상변화 물질막의 X선 회절 패턴들을 각각 도시한 그래프들이다. 11A and 11B are graphs showing X-ray diffraction patterns of a conventional phase change material film and a phase change material film prepared according to an embodiment of the present invention, respectively.

Claims (10)

저마늄(Ge), 텔루리움(Te) 및 안티몬(Sb)를 함유하는 상변화 물질막의 원소들을 각각 함유하는 소스 가스들로 이루어진 일 군에서 적어도 하나의 소스 가스를 공급하여 제1 물질막을 기판 상에 증착하고, The first material film is supplied onto the substrate by supplying at least one source gas from a group consisting of source gases each containing elements of the phase change material film containing germanium (Ge), tellurium (Te), and antimony (Sb). Deposited on, 상기 제1 물질막에 불순물을 플라즈마 도핑하는 것을 포함하는 상변화 기억 소자의 제조 방법. And plasma doping impurities into the first material layer. 제 1 항에 있어서,The method of claim 1, 상기 제1 물질막은 플라즈마 강화된 순환적 화학기상증착법(cyclic PECVD) 또는 플라즈마 강화된 원자층증착법(PEALD)을 사용하여 형성되는 상변화 기억 소자의 제조 방법. And the first material film is formed using plasma enhanced cyclic PECVD or plasma enhanced atomic layer deposition (PEALD). 제 1 항에 있어서, The method of claim 1, 상기 불순물은 산소, 질소 또는 탄소를 함유하는 상변화 기억 소자의 제조 방법. And the impurity contains oxygen, nitrogen, or carbon. 제 1 항에 있어서, The method of claim 1, 상기 저마늄을 함유하는 제1 소스 가스, 상기 텔루리움을 함유하는 제2 소스 가스 및 상기 안티몬을 함유하는 제3 소스 가스는 각각 MeGe(NEtMe)3, Te(t-Bu)2 및 Sb(i-Pr)3으로 형성되는 상변화 기억 소자의 제조 방법. The first source gas containing germanium, the second source gas containing tellurium and the third source gas containing antimony are MeGe (NEtMe) 3, Te (t-Bu) 2 and Sb (i -Pr) A method for manufacturing a phase change memory device formed of 3 . 제 1 항에 있어서, The method of claim 1, 상기 제1 물질막의 증착과 상기 불순물의 도핑은 인시투(in-situ)로 진행되는 상변화 기억 소자의 제조 방법. The method of claim 1, wherein the deposition of the first material layer and the doping of the impurities are performed in-situ. 제 1 항에 있어서, The method of claim 1, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 개구부를 갖는 층간절연막을 형성하는 것을 더 포함하되, 상기 제1 물질막은 상기 개구부를 채우도록 형성되는 상변화 기억 소자의 제조 방법. And forming an interlayer insulating film having an opening on the substrate before depositing the first material film on the substrate, wherein the first material film is formed to fill the opening. 제 1 항에 있어서, The method of claim 1, 상기 제1 물질막의 형성 및 상기 불순물의 도핑이 적어도 1 회 이상 반복적으로 진행되는 상변화 기억 소자의 제조 방법.The method of claim 1, wherein the formation of the first material layer and the doping of the impurities are repeatedly performed at least once. 제 1 항에 있어서,The method of claim 1, 상기 제1 물질막이 제1 소스 가스를 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 제2 소스 가스를 공급하여 상기 도핑된 제1 물질막 상에 제2 물질 막을 형성하고, When the first material film is formed by supplying a first source gas, after doping the impurity, a second source gas is supplied to form a second material film on the doped first material film, 상기 제2 물질막에 상기 불순물을 플라즈마 도핑하고, Plasma doping the impurity into the second material layer, 상기 도핑된 제2 물질막 상에 제3 소스 가스를 공급하여 제3 물질막을 형성하고,Supplying a third source gas on the doped second material layer to form a third material layer, 상기 제3 물질막에 상기 불순물을 플라즈마 도핑하는 것을 더 포함하는 상변화 기억 소자의 제조 방법. And plasma doping the impurity into the third material layer. 제 1 항에 있어서, The method of claim 1, 상기 제1 물질막이 제1 및 제2 소스 가스들을 공급하여 형성되는 경우에, 상기 불순물의 도핑 후에, 상기 제2 및 제3 소스 가스들를 공급하여 상기 도핑된 제1 물질막 상에 제4 물질막을 형성하고, When the first material film is formed by supplying first and second source gases, after the doping of the impurity, the second material film is supplied onto the doped first material film by supplying the second and third source gases. Forming, 상기 제4 물질막에 상기 불순물을 플라즈마 도핑하는 것을 더 포함하는 상변화 기억 소자의 제조 방법. And plasma doping the impurity into the fourth material layer. 제 8 항 및 제 9 항 중 어느 한 항에 있어서, The method according to any one of claims 8 and 9, 상기 제1 물질막을 기판 상에 증착하기 전에, 상기 기판 상에 하부 전극을 형성하고, Before depositing the first material film on the substrate, forming a lower electrode on the substrate, 상기 불순물의 도핑 후에, 상기 물질막들로 적층된 조합 물질막을 패터닝하여 상변화 물질 패턴을 형성하고, After the doping of the impurity, a combination material film stacked with the material films is patterned to form a phase change material pattern, 상기 상변화 패턴 상에 상부 전극을 형성하는 것을 더 포함하는 상변화 기억 소자의 제조 방법.And forming an upper electrode on the phase change pattern.
KR1020070102006A 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer KR20090036771A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070102006A KR20090036771A (en) 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070102006A KR20090036771A (en) 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer

Publications (1)

Publication Number Publication Date
KR20090036771A true KR20090036771A (en) 2009-04-15

Family

ID=40761637

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070102006A KR20090036771A (en) 2007-10-10 2007-10-10 Method of fabricating phase change memory device having a doped phase change material layer

Country Status (1)

Country Link
KR (1) KR20090036771A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011002705A2 (en) * 2009-07-02 2011-01-06 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
KR20130081211A (en) * 2010-03-26 2013-07-16 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Germanium antimony telluride materials and devices incorporating same
KR101329449B1 (en) * 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Low temperature gst process
US8796068B2 (en) 2008-02-24 2014-08-05 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
KR20150017066A (en) * 2013-08-06 2015-02-16 삼성전자주식회사 Phase-change material layer and method of manufacturing the same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9219232B2 (en) 2006-11-02 2015-12-22 Entegris, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9219232B2 (en) 2006-11-02 2015-12-22 Entegris, Inc. Antimony and germanium complexes useful for CVD/ALD of metal thin films
US8796068B2 (en) 2008-02-24 2014-08-05 Advanced Technology Materials, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US9537095B2 (en) 2008-02-24 2017-01-03 Entegris, Inc. Tellurium compounds useful for deposition of tellurium containing materials
US9070875B2 (en) 2009-05-22 2015-06-30 Entegris, Inc. Low temperature GST process
KR101329449B1 (en) * 2009-05-22 2013-11-14 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Low temperature gst process
US8410468B2 (en) 2009-07-02 2013-04-02 Advanced Technology Materials, Inc. Hollow GST structure with dielectric fill
WO2011002705A2 (en) * 2009-07-02 2011-01-06 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
KR20120031095A (en) * 2009-07-02 2012-03-29 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Hollow gst structure with dielectric fill
WO2011002705A3 (en) * 2009-07-02 2011-02-10 Advanced Technology Materials, Inc. Hollow gst structure with dielectric fill
KR20130081211A (en) * 2010-03-26 2013-07-16 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 Germanium antimony telluride materials and devices incorporating same
US9012876B2 (en) 2010-03-26 2015-04-21 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9190609B2 (en) 2010-05-21 2015-11-17 Entegris, Inc. Germanium antimony telluride materials and devices incorporating same
US9640757B2 (en) 2012-10-30 2017-05-02 Entegris, Inc. Double self-aligned phase change memory device structure
KR20150017066A (en) * 2013-08-06 2015-02-16 삼성전자주식회사 Phase-change material layer and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US10361213B2 (en) Three dimensional memory device containing multilayer wordline barrier films and method of making thereof
US8373149B2 (en) Resistance change element and manufacturing method thereof
KR100896180B1 (en) Phase change Random Access Memory comprising phase change material layer formed by selective growth method and method of manufacturing the same
KR101622327B1 (en) Vapor phase methods for forming electrodes in phase change memory devices
US7598112B2 (en) Phase change memory devices and their methods of fabrication
US8269208B2 (en) Memory device
KR20090036771A (en) Method of fabricating phase change memory device having a doped phase change material layer
KR101168977B1 (en) method of fabricating integrated circuit memory device having a growth- inhibiting layer on the interlayer insulating layer adjacent a contact hole
US8501623B2 (en) Method of forming a semiconductor device having a metal silicide and alloy layers as electrode
US20080054244A1 (en) Phase change memory device and method of forming the same
US20120032135A1 (en) Phase-Change Memory Units and Phase-Change Memory Devices Using the Same
US20080194106A1 (en) Method of forming a titanium aluminum nitride layer and method of manufacturing a phase-change memory device using the same
US11805714B2 (en) Phase change memory with conductive bridge filament
US8324067B2 (en) Method of forming memory device
KR100650752B1 (en) Phase change ram device and method of manufacturing the same
KR20100084215A (en) Phase change memory device having barrier protective layer silicicd bottom electrode and method for manufacturing same
KR101675322B1 (en) Phase change memory device having nanowire network single elemental phase change layer in porous dielectric layer and method for manufacturing same
US8993441B2 (en) Methods of forming a thin layer and methods of manufacturing a phase change memory device using the same
US20120009731A1 (en) Method of manufacturing phase-change random access memory
US10930848B2 (en) Variable resistance memory device and method of manufacturing the same
US8508021B2 (en) Phase-change memory device and method of fabricating the same
TWI769041B (en) Memory cell and 3d memory device having the same
KR20190054475A (en) Method of manufacturing a variable resistance memory device
US20230180487A1 (en) In-situ low temperature dielectric deposition and selective trim of phase change materials
KR20080072296A (en) Method of manufacturing phase- changeable memory device

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid