KR20090036198A - Liquid crystal display device with soda-lime glass and method of fabricating the same - Google Patents

Liquid crystal display device with soda-lime glass and method of fabricating the same Download PDF

Info

Publication number
KR20090036198A
KR20090036198A KR1020070101239A KR20070101239A KR20090036198A KR 20090036198 A KR20090036198 A KR 20090036198A KR 1020070101239 A KR1020070101239 A KR 1020070101239A KR 20070101239 A KR20070101239 A KR 20070101239A KR 20090036198 A KR20090036198 A KR 20090036198A
Authority
KR
South Korea
Prior art keywords
pixel
common
electrode
forming
layer
Prior art date
Application number
KR1020070101239A
Other languages
Korean (ko)
Inventor
신동수
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020070101239A priority Critical patent/KR20090036198A/en
Publication of KR20090036198A publication Critical patent/KR20090036198A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1337Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133738Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers for homogeneous alignment

Abstract

A liquid crystal display device with a soda-lime glass is prevented and a method of fabricating the same are provided to prevent elution of sodium ion while using the soda-lime glass, thereby reducing manufacturing costs. The first substrate(105) is made of a soda-lime glass. A color filter layer(109) is formed on the first substrate. An overcoat layer(111) is formed on an upper part of the color filter layer. A gate line and a data line cross each other on an overcoat layer to define a plurality of pixel regions. A TFT(Thin Film Transistor) is connected to the gate line and data line in a switching area within each pixel region. A pixel connecting electrode(158) contacts with a drain electrode of the TFT. A liquid crystal layer(192) is interposed between the first and second substrates. Pixel electrodes and drain electrodes within each pixel region are electrically connected by the pixel connecting electrode.

Description

소다라임 글라스를 이용한 액정표시장치와 그 제조방법 {Liquid crystal display device with soda-lime glass and method of fabricating the same} Liquid crystal display device with soda-lime glass and method of fabricating the same}

본 발명은 액정표시장치에 관한 것으로, 더 상세하게는 소다라임 글라스를 이용하여 제작한 횡전계형 액정표시장치에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a transverse electric field type liquid crystal display device manufactured using soda lime glass.

일반적으로 액정표시장치는 전압인가에 따라 배열을 달리하는 액정분자의 특성을 이용한 디스플레이장치로서, 음극선관에 비하여 낮은 전력으로 구동이 가능하며 소형화, 박형화에 더욱 유리한 장점을 지니므로 컴퓨터의 모니터와 텔레비젼 등의 평판 표시장치로서 각광을 받고 있다.In general, a liquid crystal display device is a display device using characteristics of liquid crystal molecules that are differently arranged according to voltage application. The liquid crystal display device can be driven at a lower power than a cathode ray tube, and is advantageous in miniaturization and thinning. It has been in the spotlight as a flat panel display device.

이러한 액정표시장치는 크게 박막 트랜지스터가 형성된 어레이 기판과, 컬러필터가 형성된 컬러필터 기판으로 구성되며, 상기 두 기판 사이의 이격된 영역에 액정층이 개재되고 있다. The liquid crystal display device is largely composed of an array substrate on which a thin film transistor is formed, and a color filter substrate on which a color filter is formed, and a liquid crystal layer is interposed in a spaced area between the two substrates.

도 1은 종래의 일반적인 무알카리 글라스를 사용한 액정표시장치를 개략적으로 도시한 도면이다. 1 is a view schematically showing a liquid crystal display using a conventional non-alkali glass.

도시한 바와 같이, 일반적인 액정표시장치(1)는 투명한 제 1 무알카리 글라스(22)의 내측면에 적, 녹, 청색 컬러필터 패턴(26a, 26b, 26c)을 포함하는 컬러필터층(26)과, 상기 각 컬러필터 패턴(26a, 26b, 26c) 사이에 구성된 블랙매트릭스(25)와, 상기 컬러필터층(26)과 블랙매트릭스(25) 하부에 증착된 공통전극(28)이 형성된 컬러필터 기판(20)과, 이와 마주하여 또 다른 제 2 무알카리 글라스(42) 상에 다수의 게이트 및 데이터 배선(44, 46)이 교차하여 정의되는 화소영역(P) 내부에 형성된 화소전극(48)과 스위칭소자인 박막트랜지스터(Tr)를 포함하는 어레이 기판(40)으로 구성되며, 상기 컬러필터 기판(20)과 어레이 기판(40) 사이에는 액정(50)이 개재되어 있다.As shown, the general liquid crystal display device 1 includes a color filter layer 26 including red, green, and blue color filter patterns 26a, 26b, and 26c on an inner surface of the transparent first non-alkali glass 22. And a color filter substrate having a black matrix 25 formed between the color filter patterns 26a, 26b, and 26c, and a common electrode 28 deposited under the color filter layer 26 and the black matrix 25. 20 and a pixel electrode 48 formed inside the pixel region P, which is defined by crossing a plurality of gates and data lines 44 and 46 on another second non-alkali glass 42 facing the same. The array substrate 40 includes a thin film transistor Tr as an element, and a liquid crystal 50 is interposed between the color filter substrate 20 and the array substrate 40.

전술한 바와같이, 일반적인 액정표시장치의 어레이 및 컬러필터 기판을 이루는 베이스 기판은 일반적으로 무알카리 글라스가 사용되고 있다. As described above, alkali-free glass is generally used for the base substrate forming the array of the general liquid crystal display and the color filter substrate.

통상적으로 글라스는 무알카리 글라스와 소다라임 글라스(soda lime glass) 그리고 보로실리캐이트 글라스(Borosilicate glass)로 나뉜다. 여기서 소다라임 글라스는 Na2O의 함량이 1wt%이상인 글라스를 말하며, 무알카리 글라스는 Na2O의 함량이 0.1wt%이하 그리고 Na2O의 함량이 0.1w% 내지 1w%인 글라스를 보로실리캐이트 글라스라 한다. 이때 상기 소다라임 글라스를 알카리 글라스라고도 한다.Typically, the glass is divided into alkali-free glass, soda lime glass, and borosilicate glass. Here, soda-lime glass refers to a glass having a Na 2 O content of 1 wt% or more, and an alkali-free glass refers to a glass having Na 2 O content of 0.1 wt% or less and Na 2 O content of 0.1 w% to 1 w% borosilicate. It is called the Kate Glass. At this time, the soda lime glass is also called alkali glass.

박막트랜지스터를 포함하는 액티브 매트릭스 방식 액정표시장치에 주로 무알카리 글라스가 사용된다. 소다라임 글라스는 알카리 이온 예를들어 나트륨 이온(Na+)을 많이 함유하고 있어, 상기 알카리 이온이 쉽게 용출되며, 따라서 이러한 특성을 갖는 소다라임 글라스로 박막트랜지스터 어레이 기판을 제작하면 소다라임 글라스에서 확산되는 알카리 이온에 의해 박막트랜지스터가 형성될 때 상부 박막트랜지스터의 채널을 오염시켜서 채널의 반도체적 특성을 도체적 특성을 갖도록 함으로써 게이트 전압 오프(off)시에도 채널에서 전류를 발생시켜 결과적으로 누설전류(Ioff)가 증가하도록 한다. 또한 액정 영역에까지 알칼리 이온에 의한 오염이 발생하는 경우 잔상 문제를 유발하기도 한다. 그러나 무알카리 글라스 기판은 알카리 이온의 용출이 거의 없기 때문에 박막 트랜지스터의 오염 및 잔상 등의 불량을 발생시키지 않는다. 따라서 이러한 이유로써 액정표시장치는 주로 무알카리 글라스로 제작하고 있다. Alkali glass is mainly used in an active matrix liquid crystal display including a thin film transistor. Soda-lime glass contains a lot of alkali ions, for example sodium ions (Na +), so that the alkali ions are easily eluted, so when the thin film transistor array substrate is made of soda-lime glass having such characteristics, it is diffused in soda-lime glass When the thin film transistor is formed by alkali ions, it contaminates the channel of the upper thin film transistor so that the semiconductor characteristic of the channel has a conductive characteristic, thereby generating a current in the channel even when the gate voltage is off, resulting in leakage current (I). off ) to increase. In addition, when contamination with alkali ions occurs in the liquid crystal region, an afterimage problem may occur. However, since the alkali-free glass substrate hardly elutes alkali ions, it does not cause defects such as contamination and afterimage of the thin film transistor. For this reason, the liquid crystal display device is mainly manufactured from alkali-free glass.

그러나, 액정표시장치가 일반 CRT(Cathode Ray Tube) 대비 경량 박형의 좋은 장점을 지녔음에도 불구하고, 동일 사이즈의 상기 CRT 및 플라즈마 방식의 표시장치 대비 그 가격이 높음으로 인하여 소비자의 구매에 부정적인 영향을 끼치고 있다. However, although the liquid crystal display device has a good advantage of light weight and thinness compared to the general CRT (Cathode Ray Tube), the price is higher than the CRT and plasma type display devices of the same size has a negative effect on the consumer's purchase It is hurting.

따라서, 액정표시장치의 제조에 있어 원가절감이 강력히 요구되어졌고, 이에 따라 액정표시장치 제조에 들어가는 부품 또는 재료 중 가격에 큰 비중을 차지하는 글라스에 대해서도 원가 절감이 요구되어지면서 고가의 무알카리 글라스 대신 저가의 소다라임 글라스를 이용하는 방안이 제시되고 있다. 참고로 무알카리 글라스는 소다라임 글라스에 비해 약 3배 정도 비싼 가격에 판매되고 있다.Therefore, cost reduction has been strongly demanded in the manufacture of liquid crystal display devices. As a result, cost reduction is required even for glass, which occupies a large proportion of the price of parts or materials used in the manufacture of liquid crystal display devices. The use of low cost soda lime glass has been proposed. For reference, non-alkali glass is sold at about three times higher price than soda lime glass.

하지만, 이러한 소다라임 글라스를 액정표시장치의 기판으로 이용함으로써 발생하는 알카리 이온 용출 및 이의 확산의 문제를 여전히 해결해야 한다.However, it is still necessary to solve the problems of alkali ion elution and diffusion caused by using such soda-lime glass as the substrate of the liquid crystal display device.

한편, 액정표시장치에 있어서도 전술한 공통전극과 화소전극이 서로 마주하는 기판 각각에 형성되어 수직 전계를 이용하는 TN모드 이외에 이러한 TN모드 액정표시장치의 약점인 시야각이 좁은 문제를 해결하고자 어레이 기판에 화소전극과 공통전극을 모두 형성하여 횡전계에 의해 구동하는 액정표시장치가 제안되고 있다.  On the other hand, in the liquid crystal display device, the common electrode and the pixel electrode are formed on each of the substrates facing each other, and in addition to the TN mode using the vertical electric field, the pixel on the array substrate is used to solve the problem of narrow viewing angle, which is a weak point of the TN mode liquid crystal display device. Background Art A liquid crystal display device in which both electrodes and a common electrode are formed and driven by a transverse electric field has been proposed.

하지만, 이러한 횡전계형 액정표시장치는 공통전극과 화소전극이 모두 어레이 기판에 형성됨으로서 이들 전극과 나란하게 배치되는 데이터 배선의 영향으로 상기 데이터 배선 주위로는 최외각부 공통전극을 형성해야 하며 상기 데이터 배선과 상기 최외각부 공통전극 사이의 이격영역에 대해서 블랙매트릭로 가려주어야 하므로 실질적인 화소영역 내에서 정상적으로 액정을 구동하는 영역이 매우 제한되는 바 개구율 및 휘도가 저하되는 문제가 발생하고 있다. However, in such a transverse field type liquid crystal display, since both the common electrode and the pixel electrode are formed on the array substrate, the outermost common electrode must be formed around the data line due to the influence of the data lines arranged in parallel with the electrodes. Since the black matrix is to be masked with respect to the spaced area between the wiring and the outermost part of the common electrode, an area in which the liquid crystal is normally driven within the actual pixel area is very limited, resulting in a decrease in aperture ratio and luminance.

본 발명은 소다라임 글라스를 이용하면서도 나트륨 이온의 용출을 방지할 수 있는 액정표시장치를 제공함으로써 제조 원가를 낮추어 가격 경쟁력을 향상시키는 것을 그 목적으로 한다.An object of the present invention is to provide a liquid crystal display device capable of preventing elution of sodium ions while using soda-lime glass, thereby lowering manufacturing costs and improving price competitiveness.

또한, 종래의 TN모드 액정표시장치가 갖는 시야각이 좁은 문제를 해결하고자 횡전계 방식의 액정표시장치를 제안함으로써 시야각 특성을 향상시키며, 나아가 개구율 및 휘도를 향상시키는 것을 또 다른 목적으로 한다.In addition, to solve the problem of the narrow viewing angle of the conventional TN mode liquid crystal display device, a horizontal electric field type liquid crystal display device is proposed to improve the viewing angle characteristic and further improve the aperture ratio and luminance.

또한, TOC 구조를 제안하는 동시에 하나의 기판에 너무 치중된 구성요소를 탈피하여 어레이 기판과 대향하는 대향기판에 대해서도 일부 구성요소를 형성함으로써 하나의 기판에 공정이 늘어남으로써 발생되는 수율 저하를 방지하는 것을 또 다른 목적으로 한다.In addition, it proposes a TOC structure and at the same time removes components that are too heavy on one substrate to form some components on the opposite substrate facing the array substrate, thereby preventing the yield degradation caused by the increase in the process on one substrate. For another purpose.

본 발명에 따른 횡전계형 액정표시장치는, 소다라임 글라스로 이루어진 제 1 기판과; 상기 제 1 기판상에 형성된 컬러필터층과; 상기 컬러필터층 상부에 형성된 오버코트층과; 상기 오버코트층 상에 형성되며 서로 교차하여 다수의 화소영역을 정의하는 게이트 및 데이터 배선과; 상기 각 화소영역 내의 스위칭 영역에 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와; 상기 박막트랜지스터의 드레인 전극과 접촉하며 형성된 화소연결전극과; 상기 제 1 기판과 마주하며 소다라임 글라스로 이루어진 제 2 기판과; 상기 제 2 기판 하부에 상기 각 화소영역에 대응하여 서로 교대하며 형성된 다수의 공통전극 및 화소전극과; 상기 제 1 및 2 기판 사이에 개재된 액정층을 포함하며, 상기 각 화소영역 내의 상기 다수의 화소전극과 상기 드레인 전극은 상기 화소연결전극에 의해 전기적으로 연결된 것을 특징으로 한다. A transverse electric field type liquid crystal display device according to the present invention comprises: a first substrate made of soda lime glass; A color filter layer formed on the first substrate; An overcoat layer formed on the color filter layer; Gate and data lines formed on the overcoat layer and crossing each other to define a plurality of pixel regions; A thin film transistor connected to the gate line and the data line in the switching area of each pixel area; A pixel connection electrode formed in contact with the drain electrode of the thin film transistor; A second substrate facing the first substrate and made of soda lime glass; A plurality of common electrodes and pixel electrodes formed alternately under the second substrate to correspond to the pixel areas; And a liquid crystal layer interposed between the first and second substrates, wherein the plurality of pixel electrodes and the drain electrode in each pixel area are electrically connected by the pixel connection electrode.

상기 제 1 기판에는 상기 공통전극과 전기적으로 연결되는 공통패드연결전극이 형성되며, 상기 제 2 기판에는, 동일한 행에 구성된 화소영역내의 상기 다수의 공통전극과 연결된 공통배선과; 상기 공통배선을 연결하는 보조공통배선과; 상기 각 화소영역 내의 다수의 화소전극을 연결하는 화소패턴이 형성된 것이 특징이다. 이때, 상기 공통패드연결전극과 상기 보조공통배선은 은 도트 또는 상기 씰패턴 내의 도전볼을 매개체로 하여 서로 도통되도록 구성된다. A common pad connecting electrode electrically connected to the common electrode is formed on the first substrate, and the second substrate includes: a common wiring connected to the plurality of common electrodes in the pixel area configured in the same row; An auxiliary common wiring connecting the common wiring; The pixel pattern connecting the plurality of pixel electrodes in each pixel area is formed. In this case, the common pad connection electrode and the auxiliary common wiring are configured to be connected to each other using silver dots or conductive balls in the seal pattern.

상기 다수의 화소전극과 공통전극은 동일한 층에 동일한 물질로 이루어질 수 있으며, 이때, 상기 화소연결전극은 전단의 게이트 배선까지 연장 형성되어 서로 중첩하는 상기 화소연결전극과 전단 게이트 배선이 스토리지 커패시터를 이루는 것이 특징이다. The plurality of pixel electrodes and the common electrode may be formed of the same material on the same layer. In this case, the pixel connection electrode extends up to the gate wiring of the front end, and the pixel connection electrode and the front gate wiring overlapping each other form a storage capacitor. Is characteristic.

또한 상기 다수의 화소전극과 공통전극은 서로 다른 금속물질 또는 투명 도전성 물질로 이루어질 수 있으며, 상기 다수의 화소전극과 공통전극은 서로 다른층에 형성되며, 이때, 상기 다수의 공통전극과 공통배선 및 보조공통배선 하부로 전면에 상기 보조공통배선을 노출시키는 보조공통콘택홀을 갖는 절연층이 형성되고, 상기 절연층 하부로 상기 화소전극과 화소패턴이 형성된 것이 바람직하다. In addition, the plurality of pixel electrodes and the common electrode may be formed of different metal materials or transparent conductive materials, and the plurality of pixel electrodes and the common electrode may be formed on different layers, wherein the plurality of common electrodes and the common wiring and It is preferable that an insulating layer having an auxiliary common contact hole exposing the auxiliary common wiring is formed on the entire surface under the auxiliary common wiring, and the pixel electrode and the pixel pattern are formed under the insulating layer.

또한, 상기 다수의 화소전극과 공통전극은 서로 동일한 층에 형성될 수 있으며, 이때, 상기 다수의 공통전극과 공통배선과 보조공통배선 하부로 전면에 상기 보조공통배선을 노출시키는 보조공통콘택홀과 다수의 화소홀을 갖는 절연층이 형성되고, 상기 절연층 하부로 상기 화소패턴이 형성되며, 상기 화소패턴을 이루는 동일한 물질로 상기 다수의 화소홀을 채우며 상기 다수의 화소전극이 형성된 것이 특징이다. In addition, the plurality of pixel electrodes and the common electrode may be formed on the same layer. In this case, the auxiliary common contact hole exposing the common common wiring on the front surface under the common wiring and the common common wiring; An insulating layer having a plurality of pixel holes is formed, the pixel pattern is formed under the insulating layer, and the plurality of pixel electrodes are formed by filling the plurality of pixel holes with the same material forming the pixel pattern.

상기 공통배선과 상기 화소패턴은 상기 절연층을 사이로 서로 중첩 형성됨으로써 스토리지 커패시터를 형성할 수도 있으며, 상기 스토리지 커패시터는 상기 박 막트랜지스터가 형성된 스위칭 영역과 중첩하도록 형성될 수도 있으며, 이 경우, 상기 공통배선은 불투명한 금속물질로 이루어지는 것이 바람직하다. The common wiring and the pixel pattern may form a storage capacitor by overlapping each other with the insulating layer interposed therebetween, and the storage capacitor may be formed to overlap the switching region in which the thin film transistor is formed. The wiring is preferably made of an opaque metal material.

상기 공통배선은 상기 게이트 배선에 대응하여 형성되며, 상기 다수의 공통전극 중 상기 화소영역 내의 최외각에 위치하는 최외각 공통전극은 상기 데이터 배선에 대응하여 형성된다. The common wiring is formed corresponding to the gate wiring, and the outermost common electrode positioned at the outermost portion of the pixel area among the plurality of common electrodes is formed corresponding to the data wiring.

상기 제 1 기판에는 상기 컬러필터층 하부로 상기 스위칭 영역에 대응하여 블랙매트릭스가 형성될 수 있으며, 상기 제 2 기판의 내측면에는 상기 공통전극 상부로 전면에 버퍼층이 형성될 수 있다.A black matrix may be formed on the first substrate to correspond to the switching region under the color filter layer, and a buffer layer may be formed on the entire surface of the second substrate on the inner surface of the second substrate.

상기 화소연결전극과 상기 노출된 드레인 전극 사이에는 유기절연물질로서 이루어진 기둥형태의 스페이서가 형성되며, 상기 화소연결전극은 상기 스페이스를 감싸는 것이 특징이다. A columnar spacer made of an organic insulating material is formed between the pixel connection electrode and the exposed drain electrode, and the pixel connection electrode surrounds the space.

본 발명에 따른 횡전계형 액정표시장치의 제조 방법은, 소다라임 글라스로 이루어진 제 1 기판 상에 형성된 컬러필터층을 형성하는 단계와; 상기 컬러필터층 상부에 오버코트층을 형성하는 단계와; 상기 오버코트층 상에 서로 교차하여 다수의 화소영역을 정의하는 게이트 및 데이터 배선을 형성하는 단계와; 상기 각 화소영역 내의 스위칭 영역에 게이트 배선과 데이터 배선과 연결되는 박막트랜지스터를 형성하는 단계와; 상기 박막트랜지스터 위로 전면에 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와; 상기 제 1 보호층 위로 상기 노출된 드레인 전극과 접촉하는 화소연결전극을 형성하는 단계와; 상기 제 1 기판과 마주하며 소다라임 글라스로 이루어진 제 2 기판의 내측면에 각 화소영역에 대 응하여 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계와; 상기 제 1 및 2 기판 사이에 액정층을 형성하는 단계와; 상기 제 1 또는 제 2 기판의 테두리에 씰패턴을 형성하고 상기 화소연결패턴과 화소전극이 접촉하여 도통되도록 합착하는 단계를 포함한다. A method of manufacturing a transverse electric field type liquid crystal display device according to the present invention includes the steps of: forming a color filter layer formed on a first substrate made of soda lime glass; Forming an overcoat layer on the color filter layer; Forming gate and data lines on the overcoat layer to cross each other to define a plurality of pixel regions; Forming a thin film transistor connected to the gate line and the data line in the switching area of each pixel area; Forming a first passivation layer over the thin film transistor, the first protective layer exposing the drain electrode of the thin film transistor; Forming a pixel connection electrode in contact with the exposed drain electrode over the first passivation layer; Forming a plurality of common electrodes and pixel electrodes which face each other on the inner side of the second substrate made of soda-lime glass and alternate with each other in response to each pixel region; Forming a liquid crystal layer between the first and second substrates; And forming a seal pattern on an edge of the first or second substrate and bonding the pixel connection pattern and the pixel electrode to be in contact with each other.

이때, 상기 제 2 기판의 내측면에 각 화소영역에 대응하여 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계는, 상기 제 2 기판의 내측면에 상기 다수의 공통전극을 형성하는 단계와; 상기 다수의 공통전극 위로 전면에 상기 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 상기 다수의 화소전극을 형성하는 단계를 포함한다. In this case, the forming of the plurality of common electrodes and the pixel electrodes which are alternated with each other on the inner surface of the second substrate may include forming the plurality of common electrodes on the inner surface of the second substrate; ; Forming the second passivation layer on a front surface of the plurality of common electrodes; And forming the plurality of pixel electrodes on the second passivation layer.

상기 다수의 공통전극을 형성하는 단계는, 동일한 층에 상기 공통전극을 연결하는 공통배선과, 상기 공통배선과 연결된 보조공통배선을 형성하는 단계를 더 포함한다.The forming of the plurality of common electrodes may further include forming common wirings connecting the common electrodes to the same layer and auxiliary common wirings connected to the common wirings.

또한, 상기 다수의 화소전극을 형성하는 단계는, 상기 제 2 보호층 위로 각 화소영역에 상기 다수의 화소전극을 모두 연결하는 화소패턴을 형성하는 단계를 더 포함하며, 이때, 상기 화소패턴은 상기 공통배선과 중첩하여 형성하는 것이 특징이며, 상기 화소패턴 및 상기 공통배선은 상기 스위칭 영역을 덮도록 형성할 수 있다. The forming of the plurality of pixel electrodes may further include forming a pixel pattern connecting all of the plurality of pixel electrodes in each pixel area on the second passivation layer, wherein the pixel pattern is formed in the pixel pattern. And overlapping the common wiring, wherein the pixel pattern and the common wiring may be formed to cover the switching region.

또한, 상기 제 2 보호층을 형성하는 단계는, 상기 보조공통배선을 노출시키는 보조공통콘택홀을 형성하는 단계를 더 포함하며, 상기 화소연결전극은 전단의 게이트 배선과 중첩하도록 형성하는 것이 특징이다. The forming of the second protective layer may further include forming an auxiliary common contact hole for exposing the auxiliary common wiring, wherein the pixel connection electrode is formed to overlap the gate wiring of the previous stage. .

또한, 상기 제 2 기판의 내측면에 각 화소영역에 대응하여 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계는, 상기 제 2 기판의 내측면에 상기 다수의 공통전극과 이를 연결하는 공통배선과, 상기 공통배선과 연결된 보조공통배선을 형성하는 단계와; 상기 다수의 공통전극 위로 전면에 제 2 보호층을 형성하는 단계와; 상기 제 2 보호층 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 2 보호층을 제거함으로써 상기 화소전극이 형성될 부분에 대응하여 다수의 화소홀을 형성하고 도시에 상기 보조공통배선을 노출시키는 보조공통콘택홀을 형성하는 단계와; 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거하는 단계와; 상기 제 2 포토레지스트 패턴 위로 전면에 도전성 물질층을 형성하는 단계와; 상기 도전성 물질층 위로 전면에 포토레지스트층 형성하는 단계와; 상기 포토레지스트층을 애싱처리하여 상기 제 2 포토레지스트 패턴 상부에 위치한 상기 도전성 물질층을 노출시키는 단계와; 상기 노출된 도전성 물질층을 제거함으로써 상기 다수의 화소홀에 대응하여 다수의 화소전극과 상기 공통배선에 대응하여 화소패턴과, 상기 보조공통콘택홀에 대응하여 상기 보조공통패턴을 형성하는 단계와; 상기 제 2 포토레지스트 패턴을 제거하는 단계를 포함한다. The forming of the plurality of common electrodes and the pixel electrodes alternately corresponding to each pixel area on the inner surface of the second substrate may include connecting the plurality of common electrodes and the common electrodes on the inner surface of the second substrate. Forming a wiring and an auxiliary common wiring connected to the common wiring; Forming a second passivation layer on a front surface of the plurality of common electrodes; Forming a first photoresist pattern of a first thickness and a second photoresist pattern of a second thickness thicker than the first thickness over the second protective layer; By removing the second protective layer exposed outside the first and second photoresist patterns, an auxiliary common contact forming a plurality of pixel holes corresponding to a portion where the pixel electrode is to be formed and exposing the auxiliary common wiring in the figure Forming a hole; Removing the first photoresist pattern of the first thickness; Forming a conductive material layer over an entire surface of the second photoresist pattern; Forming a photoresist layer on the entire surface of the conductive material layer; Ashing the photoresist layer to expose the conductive material layer overlying the second photoresist pattern; Removing the exposed conductive material layer to form a plurality of pixel electrodes corresponding to the plurality of pixel holes and the common wiring, and the auxiliary common pattern corresponding to the auxiliary common contact holes; Removing the second photoresist pattern.

또한, 상기 컬러필터층을 형성하기 전에 상기 제 1 기판상에 상기 스위칭 영역에 대응하여 블랙매트릭스를 형성하는 단계를 더 포함한다. The method may further include forming a black matrix on the first substrate corresponding to the switching region before forming the color filter layer.

상기 화소연결전극을 형성하기 전에 상기 노출된 드레인 전극 위로 기둥형태 의 스페이서를 형성할 수도 있다. Before forming the pixel connection electrode, a columnar spacer may be formed on the exposed drain electrode.

또한, 상기 다수의 공통전극을 형성하기 전에 상기 제 2 기판상에 알카리 이온 용출 방지를 위한 버퍼층을 전면에 형성하는 단계를 더 포함할 수 있다. Further, before forming the plurality of common electrodes, the method may further include forming a buffer layer for preventing alkali ion elution on the entire surface of the second substrate.

또한, 상기 게이트 배선 및 데이터 배선을 형성하는 단계는, 공통패드연결전극을 형성하는 단계를 더 포함하며, 상기 씰패턴을 형성하고 상기 화소연결패턴과 화소전극이 접촉하여 도통되도록 합착하는 단계는, 은 도트 또는 상기 씰패턴 내에 함유된 도전볼을 통해 상기 보조공통배선과 상기 고통패드연결전극이 도통되도록 하는 단계를 더 포함한다. The forming of the gate line and the data line may further include forming a common pad connection electrode, and forming the seal pattern and bonding the pixel connection pattern and the pixel electrode to be in contact with each other. And allowing the auxiliary common wiring and the pain pad connection electrode to be conductive through silver dots or conductive balls contained in the seal pattern.

전술한 구조를 갖는 본 발명의 각 실시예에 따른 횡전계형 액정표시장치는, 무알카리 글라스 대비 단가가 3배정도 낮은 소다라임 글라스 이용하여 제작됨으로써 가격 경쟁력을 갖는 액정표시장치를 제공하는 효과가 있다.The transverse electric field type liquid crystal display device according to each embodiment of the present invention having the above-described structure has an effect of providing a liquid crystal display device having a competitive price by being manufactured using soda-lime glass having a unit price about 3 times lower than that of an alkali free glass.

본 발명의 각 실시예에 따른 횡전계형 액정표시장치의 경우, 컬러필터층 및 오버코트층이 어레이 기판에 형성됨으로써 베이스가 되는 제 1 소다라임 글라스로부터의 알칼리 이온의 방출을 억제함으로써, 박막트랜지스터의 특성 저하를 방지하게 되며, 화소전극과 공통전극이 상기 어레이 기판과 마주하는 대향기판에 형성됨으로써 어레이 기판에 집중된 마스크 공정을 분산시켜 불량률을 저감시키는 효과가 있다. In the transverse electric field type liquid crystal display device according to each embodiment of the present invention, the color filter layer and the overcoat layer are formed on the array substrate, thereby suppressing the emission of alkali ions from the first soda-lime glass, which is the base, thereby deteriorating the characteristics of the thin film transistor. Since the pixel electrode and the common electrode are formed on the opposite substrate facing the array substrate, the mask process concentrated on the array substrate is dispersed, thereby reducing the defect rate.

또한 대향기판에는 제 2 보호층이 형성되고 있는 바, 그 베이스인 제 2 소다 라임 기판으로부터의 알카리 이온 용출을 억제하며, 특히 상기 대향기판으로부터 박막트랜지스터는 상태적으로 액정층을 사이에 두고 위치하게 되는 바, 만약 소량의 알카리 이온이 용출된다 하더라도 상기 박막트랜지스터는 그 영향을 거의 받지 않게 되는 구조적 장점을 갖는다. 따라서, 본 발명의 각 실시예에 따른 횡전계형 액정표시장치는 소다라임 글라스를 이용하면서도 추가적인 공정 진행없이 특정 재료를 이용하지 않고 알카리 이온의 용출을 방지하는 구조를 이루는 바, 제조 비용 절감에 있어 매우 유리한 구조가 된다.In addition, since the second protective layer is formed on the counter substrate, alkali ion elution from the base of the second soda lime substrate is suppressed, and in particular, the thin film transistor is positioned so that the liquid crystal layer is interposed therebetween. As a result, even if a small amount of alkali ions are eluted, the thin film transistor has a structural advantage that is hardly affected. Therefore, the transverse electric field type liquid crystal display device according to each embodiment of the present invention forms a structure that prevents the elution of alkali ions without using a specific material without further processing while using soda-lime glass, and thus greatly reduces manufacturing costs. It is an advantageous structure.

또한, 화소전극과 공통전극이 대향기판에 형성되므로 이들 두 전극간의 전계에 어레이 기판상에 형성되는 데이터 배선으로부터의 영향이 거의 없으며, 따라서 종래의 횡전계형 액정표시장치와 같이 상기 데이터 배선 양측으로 공통배선을 형성할 필요가 없으므로 종래의 횡전계형 액정표시장치 대비 화소영역 내의 개구율을 극대화하는 효과를 갖는다. In addition, since the pixel electrode and the common electrode are formed on the opposing substrate, there is little influence from the data wiring formed on the array substrate in the electric field between these two electrodes, and therefore common to both sides of the data wiring as in the conventional transverse electric field type liquid crystal display device. Since the wirings do not need to be formed, the aperture ratio in the pixel area is maximized compared to the conventional transverse electric field type liquid crystal display device.

또한, 본 발명에 따른 제 3 실시예의 경우 박막트랜지스터가 형성된 스위칭 영역에 대응하여 대향기판에 공통배선을 확장 형성하여 이를 스토리지 커패시터로 이용함으로써 스토리지 용량을 향상시키는 효과를 갖는다. In addition, in the third embodiment according to the present invention, the common wiring is extended to the opposing substrate corresponding to the switching region in which the thin film transistor is formed, and thus the storage circuit is improved by using it as a storage capacitor.

이하, 첨부된 도면을 참조하여 본 발명에 따른 소다라임 글라스를 이용한 액정표시장치에 대해 상세히 설명한다.Hereinafter, a liquid crystal display using soda lime glass according to the present invention will be described in detail with reference to the accompanying drawings.

도 2a 및 2b는 각각 본 발명에 따른 액정표시장치의 하나의 화소영역(P)에 대한 어레이 기판 및 이의 대향기판에 대한 평면도이며, 도 3a는 본 발명의 제 1 실시예에 따른 액정표시장치 일부에 대한 단면도이며, 도 3b는 본 발명의 제 1 실시예에 따른 액정표시장치 중 데이터 패드가 구비된 데이터 패드부(DPA)에 대한 단면도이며, 도 3c는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치에 있어 화소영역 내의 스토리지 커패시터가 형성되는 스토리지 영역(StgA)에 대한 단면도로서 도 2a 및 2b의 절단선 Ⅲc-Ⅲc을 따라 절단한 부분에 대한 단면도이다. 2A and 2B are plan views of an array substrate and an opposing substrate for one pixel area P of the liquid crystal display according to the present invention, respectively, and FIG. 3A is a part of the liquid crystal display according to the first embodiment of the present invention. 3B is a cross-sectional view of a data pad unit DPA having a data pad of a liquid crystal display according to a first embodiment of the present invention, and FIG. 3C is a cross-sectional view of a liquid crystal display device according to a first embodiment of the present invention. A cross-sectional view of a storage region StgA in which a storage capacitor in a pixel region is formed in an electric field type liquid crystal display device, taken along cut lines IIIc-IIIc of FIGS. 2A and 2B.

설명의 편의를 위해 화상을 표시하기 위한 영역으로 다수의 화소영역(P)을 포함하는 표시영역(DA)과, 상기 표시영역(DA) 외측으로 게이트 및 데이터 패드가 각각 구비된 게이트 및 데이터 패드부(GPA, DPA)를 포함하는 비표시영역(NA)을 정의한다. 이때, 게이트 및 데이터 패드부(GPA, DPA)는 어레이 기판에만 정의되고, 컬러필터 기판에는 위치하지 않는 영역이다. For convenience of description, a display area DA including a plurality of pixel areas P, and a gate and data pad part having gates and data pads disposed outside the display area DA, respectively. A non-display area NA including (GPA, DPA) is defined. In this case, the gate and data pad units GPA and DPA are defined only in the array substrate and are not located in the color filter substrate.

도시한 바와 같이, 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치(101)의 가장 큰 특징은 어레이 기판(105)에 컬러필터층(109)과 상기 컬러필터층(109) 위로 각 화소영역(P)별로 스위칭 소자인 박막트랜지스터(Tr)와 스토리지 커패시터(StgC)가 구성되고 있다는 것과, 상기 어레이 기판(105)과 마주하는 대향기판(171)에 각 화소영역(P)별로 전계를 형성하는 공통전극(174) 및 화소전극(177)이 형성되고 있는 것이다. 이때, 상기 공통전극(174)과 화소전극(177)은 하부의 어레이 기판(105)에 형성된 공통패드연결전극(123)과 화소연결패턴(158)과 전기적으로 연결되고 있다. As shown, the biggest feature of the transverse electric field type liquid crystal display device 101 according to the first embodiment of the present invention is the color filter layer 109 on the array substrate 105 and the respective pixel areas on the color filter layer 109. A thin film transistor Tr and a storage capacitor StgC, which are switching elements, are formed for each P), and an electric field is formed for each pixel region P in the counter substrate 171 facing the array substrate 105. The electrode 174 and the pixel electrode 177 are formed. In this case, the common electrode 174 and the pixel electrode 177 are electrically connected to the common pad connection electrode 123 and the pixel connection pattern 158 formed on the lower array substrate 105.

조금 더 상세히 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치(101) 를 살펴보면, 우선 어레이 기판(105)에 있어서, 베이스인 투명한 제 1 소다라임 글라스(105) 상에 각 화소영역(P) 경계 및 박막트랜지스터(Tr)가 형성된 스위칭 영역(TrA)에 대응해서는 블랙매트릭스(107)가 형성되어 있다. 이때, 상기 각 화소영역(P)의 경계에 대해서는 상기 블랙매트릭스(107)는 생략될 수 있다. Looking at the transverse electric field type liquid crystal display device 101 according to the first embodiment of the present invention in more detail, first, in the array substrate 105, each pixel region P is formed on the transparent first soda lime glass 105 as a base. The black matrix 107 is formed to correspond to the switching region TrA in which the boundary and the thin film transistor Tr are formed. In this case, the black matrix 107 may be omitted for the boundary of each pixel area P. FIG.

또한, 상기 블랙매트릭스(107) 위로 각 화소영역(P)에 대응하여 순차 반복하는 적, 녹, 청의 컬러필터 패턴을 포함하는 컬러필터층(109)이 형성되어 있으며, 상기 컬러필터층(109) 및 상기 블랙매트릭스(107) 위로 무색 투명한 유기절연물질로써 오버코트층(111)이 형성되어 있다. 이때, 상기 오버코트층(111)은 충분히 두껍게 형성함으로써 그 표면이 그 하부의 구성요소에 의한 단차에의 영향을 받지 않고 평탄한 상태를 이루고 있는 것이 특징이다. In addition, a color filter layer 109 including a color filter pattern of red, green, and blue which is sequentially repeated corresponding to each pixel area P is formed on the black matrix 107, and the color filter layer 109 and the The overcoat layer 111 is formed of a colorless transparent organic insulating material on the black matrix 107. In this case, the overcoat layer 111 is formed to be sufficiently thick, so that its surface is flat without being influenced by the step difference caused by the components below.

상기 오버코트층(111)은, 상기 제 1 소다라임 글라스(105)로부터의 알카리 이온 특히 나트륨 이온(Na+)의 용출을 방지하는 역할을 한다. 더욱 정확히는 소다라임 글라스로부터 방출되는 알키라 이온이 확산되는 것을 방지하는 역할을 한다. 따라서, 전술한 바와같이 제 1 소다라임 글라스(105)상에 컬러필터층(109) 및 오버코트층(111)을 형성함으로써 소다라임 글라스 이용함으로써 발생하는 알카리 이온 확산에 의한 액정층의 오염 및 박막트랜지스터(Tr)의 채널 오염을 방지하는 역할을 수행하도록 함으로써 이에 따른 불량을 해결할 수 있는 것이 본 발명의 장점이다. The overcoat layer 111 serves to prevent leaching of alkali ions, in particular sodium ions (Na +) from the first soda lime glass 105. More precisely, it serves to prevent the diffusion of Alkyra ions emitted from soda lime glass. Therefore, as described above, the color filter layer 109 and the overcoat layer 111 are formed on the first soda lime glass 105 to contaminate the liquid crystal layer due to alkali ion diffusion and thin film transistors. It is an advantage of the present invention to solve the defects by performing the role of preventing channel contamination of Tr).

한편, 상기 평탄한 표면을 갖는 오버코트층(111) 위로 각 화소영역(P)의 경계에 일방향으로 게이트 배선(117)이 형성되어 있으며, 각 화소영역(P)에 있어 상 기 박막트랜지스터(Tr)가 형성되는 스위칭 영역(TrA)에는 상기 게이트 배선(117)과 연결되며 게이트 전극(119)이 형성되어 있다. On the other hand, the gate wiring 117 is formed in one direction on the boundary of each pixel region P on the overcoat layer 111 having the flat surface, and the thin film transistor Tr is formed in each pixel region P. The gate region 119 is connected to the gate line 117 in the switching region TrA to be formed.

또한, 상기 비표시영역(NA)의 게이트 패드부(GPA)에 있어서는 상기 게이트 배선(117)과 연결되며 게이트 패드전극(121)이 형성되어 있으며, 공통패드전극(미도시)과 이와 연결된 공통패드연결전극(123)이 형성되어 있다. 이때, 도면에 있어서는 상기 게이트 패드전극(121) 및 공통패드연결전극(123)이 상기 오버코트층(111) 상부에 형성되고 있는 것을 보이고 있지만, 그 변형예로서 상기 게이트 패드전극(121) 및 공통패드연결전극(123)은 상기 비표시영역(NA)에 위치한 오버코트층(111)이 제거됨으로써 상기 제 1 소다라임 글라스(105) 상에 이와 접촉하며 형성될 수도 있다. 이 경우 상기 오버코트층(111) 외부로 노출된 제 1 소다라임 글라스에 대해서는 알카리 이온이 용출될 수 있지만, 상기 게이트 패드부(GPA) 및 데이터 패드부(DPA)를 포함하는 비표시영역(NA)은 액정층(192)과 접촉하지 않으며, 박막트랜지스터(Tr)가 형성되지 않는 영역이 되므로 알카리 이온이 용출된다 할지라도 액정표시장치의 특성에 영향을 끼치지 않는 바 문제되지 않는다. In addition, in the gate pad part GPA of the non-display area NA, a gate pad electrode 121 is formed and connected to the gate line 117, and a common pad electrode (not shown) and a common pad connected thereto. The connecting electrode 123 is formed. In this case, although the gate pad electrode 121 and the common pad connection electrode 123 are formed on the overcoat layer 111, the gate pad electrode 121 and the common pad are modified as an example. The connection electrode 123 may be formed on and in contact with the first soda lime glass 105 by removing the overcoat layer 111 disposed in the non-display area NA. In this case, alkali ions may be eluted from the first soda-lime glass exposed to the outside of the overcoat layer 111, but the non-display area NA including the gate pad part GPA and the data pad part DPA is included. Is not in contact with the liquid crystal layer 192 and becomes a region where the thin film transistor Tr is not formed, so even if alkali ions are eluted, it does not affect the characteristics of the liquid crystal display device.

한편, 이렇게 제 1 실시예의 변형예와 같이 비표시영역(NA)에 대해서 오버코트층(111)을 제거한 이유는, 상기 비표시영역(NA)에는 표시영역(DA) 외부를 따라 상하에 위치하는 상기 어레이 기판(105)과 대향기판(171)을 합착하여 패널상태를 이루기 위해 접착 및 경화특성을 갖는 씰패턴(194)을 형성하는데 상기 씰패턴(194)이 형성된 부분에서 합착 공정 진행 시 가압에 의해 상기 오버코트층(111)의 뭉게짐 또는 뜯김 불량이 발생하는 바, 이를 방지하기 위함이다. The reason why the overcoat layer 111 is removed from the non-display area NA as in the modified example of the first embodiment is that the non-display area NA is positioned above and below the display area DA. In order to form the panel state by joining the array substrate 105 and the opposing substrate 171, a seal pattern 194 having adhesive and curing characteristics is formed. Barring or tearing of the overcoat layer 111 occurs to prevent this.

다음, 상기 게이트 배선(117)과 게이트 전극(119) 위로 무기절연물질로써 게이트 절연막(126)이 형성되어 있으며, 상기 게이트 절연막(126) 위로 각 화소영역(P)의 경계에는 상기 게이트 배선(117)과 교차하여 상기 화소영역(P)을 정의하는 데이터 배선(133)이 형성되어 있으며, 상기 스위칭 영역(TrA)에는 상기 게이트 전극(117)에 대응하여 액티브층(129a)과 서로 이격하는 오믹콘택층(129b)으로 구성된 반도체층(129)과, 상기 오믹콘택층(129b) 위로 서로 이격하는 소스 및 드레인 전극(135, 137)이 형성되어 있다. 이때, 상기 소스 전극(135)은 상기 데이터 배선(133)과 전기적으로 연결되고 있으며, 상기 순차 적층된 게이트 전극(119), 게이트 절연막(126), 반도체층(129) 및 서로 이격하는 소스 및 드레인 전극(135, 137)은 스위칭 소자인 박막트랜지스터(Tr)를 이룬다. Next, a gate insulating film 126 is formed on the gate wiring 117 and the gate electrode 119 as an inorganic insulating material, and the gate wiring 117 is formed at the boundary of each pixel region P on the gate insulating film 126. ) And a data line 133 defining the pixel region P, which is formed to cross each other, and an ohmic contact spaced apart from the active layer 129a in correspondence with the gate electrode 117 in the switching region TrA. The semiconductor layer 129 including the layer 129b and the source and drain electrodes 135 and 137 spaced apart from each other are formed on the ohmic contact layer 129b. In this case, the source electrode 135 is electrically connected to the data line 133, and the sequentially stacked gate electrode 119, the gate insulating layer 126, the semiconductor layer 129, and the source and drain spaced apart from each other. The electrodes 135 and 137 form a thin film transistor Tr, which is a switching element.

또한, 비표시영역(NA) 내의 데이터 패드부(DPA)에 있어서는 상기 게이트 절연막(126) 위로 상기 데이터 배선(133)과 전기적으로 연결되며 데이터 패드전극(139)이 형성되어 있다. 이때, 상기 데이터 패드전극(139) 하부로는 상기 반도체층(129)을 이루는 동일한 물질로서 상기 게이트 절연막(126)으로부터 순차적으로 적층되어 제 1 반도체패턴(130a) 및 제 2 반도체패턴(130b)이 더욱 구성될 수도 있다. 한편, 도면에서는 상기 공통패드전극(미도시) 및 공통패드연결전극(123)이 게이트 패드전극(121)과 동일한 층에 형성됨을 보이고 있지만, 상기 공통패드전극(미도시) 및 공통패드연결전극(123)은 상기 데이트 패드전극(139)이 형성된 층에 이와 동일한 형태로 형성될 수도 있다.In the data pad part DPA in the non-display area NA, the data line 133 is electrically connected to the gate insulating layer 126, and a data pad electrode 139 is formed. In this case, the first semiconductor pattern 130a and the second semiconductor pattern 130b are sequentially stacked under the data pad electrode 139 by the same material forming the semiconductor layer 129 from the gate insulating layer 126. It may be further configured. Meanwhile, although the common pad electrode (not shown) and the common pad connection electrode 123 are formed on the same layer as the gate pad electrode 121, the common pad electrode (not shown) and the common pad connection electrode ( 123 may be formed in the same shape on the layer on which the data pad electrode 139 is formed.

상기 박막트랜지스터(Tr) 및 데이터 배선(133) 위로는 무기절연물질 또는 유 기절연물질로 이루어진 제 1 보호층(142)이 형성되어 있으며, 상기 제 1 보호층(142)은 상기 박막트랜지스터(Tr)의 드레인 전극(137)을 노출시키는 드레인 콘택홀(145)과 게이트 패드부(GPA)에 있어서 상기 게이트 패드전극(121)을 노출시키는 게이트 패드 콘택홀(147)과, 데이터 패드부(DPA)에 있어서 상기 데이터 패드전극(139)을 노출시키는 데이터 패드 콘택홀(149)과 공통연결패드전극(123) 및 이와 연결된 공통패드전극(미도시)을 각각 노출시키는 공통 패드콘택홀(151)을 구비하고 있다. A first protective layer 142 made of an inorganic insulating material or an organic insulating material is formed on the thin film transistor Tr and the data line 133, and the first protective layer 142 is formed of the thin film transistor Tr. In the drain contact hole 145 exposing the drain electrode 137 and the gate pad contact hole 147 exposing the gate pad electrode 121 in the gate pad part GPA, and the data pad part DPA. And a common pad contact hole 151 exposing the data pad contact hole 149 exposing the data pad electrode 139, a common connection pad electrode 123, and a common pad electrode (not shown) connected thereto. Doing.

또한, 상기 드레인 콘택홀(145)을 통해 노출된 상기 드레인 전극(137) 상부에는 상기 어레이 기판(105)과 대향기판(171)이 서로 일정 간격을 유지하도록 하는 스페이서(155)와, 상기 어레이 기판(105) 내의 각 박막트랜지스터(Tr)와 이와 마주하는 대향기판(171) 내에 형성된 화소전극(177)을 전기적으로 연결시키는 역할을 하는 화소연결전극(158(158a, 158b, 158c))이 형성되어 있다. 이때, 상기 화소연결전극(158)은, 유기절연물질로서 기둥형태를 갖는 상기 스페이서(155)의 표면 및 상기 드레인 콘택홀(145)을 통해 노출된 상기 드레인 전극(137)을 덮는 형태로 구성되고 있는 것이 특징이다. 이때, 상기 스페이서(155)와 화소연결전극(158)은 전술한 바와같이 반드시 이원화되어 이중층 구조를 이룰 필요는 없으며, 셀갭정도의 충분한 높이를 갖는 기둥형태를 포함하도록 하나의 도전성 물질로 형성될 수도 있다. In addition, a spacer 155 is formed on the drain electrode 137 exposed through the drain contact hole 145 so that the array substrate 105 and the counter substrate 171 maintain a predetermined distance from each other, and the array substrate. Pixel connection electrodes 158 (158a, 158b, and 158c) are formed to electrically connect each of the thin film transistors Tr in the 105 and the pixel electrode 177 formed in the counter substrate 171 facing the thin film transistor Tr. have. In this case, the pixel connection electrode 158 is formed to cover the surface of the spacer 155 having a pillar shape as an organic insulating material and the drain electrode 137 exposed through the drain contact hole 145. It is characteristic that there is. In this case, the spacer 155 and the pixel connection electrode 158 are not necessarily dualized to form a double layer structure as described above, and may be formed of one conductive material to include a pillar shape having a sufficient height of about a cell gap. have.

한편, 상기 드레인 전극(137)과 연결된 화소연결전극(158)은 3부분으로 나뉘고 있는데, 스페이서(155)를 덮으며 상기 드레인 전극(137) 및 화소전극(177)과 접촉하는 제 1 부분(158a)과, 화소영역(P) 내의 상기 드레인 전극(137)을 포함하는 박막트랜지스터(Tr)와 전기적으로 직접 연결되지 않은 상측에 위치한 전단 게이트 배선(117)까지 연장하는 제 2 부분(158b)과, 상기 제 2 부분(158b)에서 상기 전단의 게이트 배선(117)을 따라 더욱 연장하여 상기 전단의 게이트 배선(117)과 중첩 형성되는 제 3 부분(158c)으로 구성됨을 특징으로 한다. 이때, 상기 서로 중첩 형성된 게이트 배선(117)을 제 1 스토리지 전극, 이와 중첩된 화소연결전극(158)의 제 3 부분(158c)은 제 2 스토리지 전극으로 하고 이들 두 스토리지 전극 사이에 위치한 게이트 절연막(126)과 제 1 보호층(142)을 유전체층으로 하여 스토리지 커패시터(StgC)를 형성하고 있는 것이 특징이다. 이때 화소영역(P) 내에서 상기 전단의 게이트 배선(117)까지 화소영역을 지나는 화소연결전극(158)의 제 2 부분(158b)은 상기 대향기판(171)의 화소전극(177) 중 하나와 중첩하도록 형성되는 것이 본 발명 제 1 실시예의 또 다른 특징이며, 이에 의해 개구율의 감소를 방지할 수 있다.The pixel connection electrode 158 connected to the drain electrode 137 is divided into three parts. The first part 158a covers the spacer 155 and contacts the drain electrode 137 and the pixel electrode 177. And a second portion 158b extending to an upper end gate wiring 117 located at an upper side not electrically connected directly to the thin film transistor Tr including the drain electrode 137 in the pixel region P; The second portion 158b may further include a third portion 158c extending further along the gate wiring 117 of the front end and overlapping the gate wiring 117 of the front end. In this case, the gate wiring 117 overlapping each other is formed as a first storage electrode, and the third portion 158c of the pixel connection electrode 158 overlapping the second storage electrode is formed as a second storage electrode. The storage capacitor StgC is formed using the first protective layer 126 and the first protective layer 142 as a dielectric layer. In this case, the second portion 158b of the pixel connection electrode 158 that passes through the pixel region from the pixel region P to the gate wiring 117 of the front end is connected to one of the pixel electrodes 177 of the opposing substrate 171. It is another feature of the first embodiment of the present invention that it is formed to overlap, whereby the reduction of the aperture ratio can be prevented.

한편, 도면에 나타나지 않았지만, 변형예로서 상기 게이트 배선(177)과 중첩되는 부분에 대해 상기 게이트 절연막(126) 위로 상기 데이터 배선(133)을 형성한 물질로 동일한 공정에서 금속패턴(미도시)을 형성하고, 상기 제 1 보호층(142)에 대해 상기 드레인 콘택홀(145) 형성 시 상기 금속패턴(미도시)을 노출시키는 스토리지 콘택홀(미도시)을 형성한 후, 상기 화소연결전극(158)의 제 3 부분(158c)이 상기 스토리지 콘택홀(미도시)을 통해 상기 금속패턴(미도시)과 접촉하도록 형성함으로써 상기 전단의 게이트 배선(117)을 제 1 스토리지 전극, 상기 금속패턴(미도시)을 제 2 스토리지 전극, 상기 게이트 절연막(126)을 유전체층으로 하여 스토리지 용량을 향상시킨 스토리지 커패시터(StgC)를 구성할 수도 있다. Although not shown in the drawings, a metal pattern (not shown) is formed of a material in which the data line 133 is formed on the gate insulating layer 126 in a portion overlapping with the gate line 177. And a storage contact hole (not shown) that exposes the metal pattern (not shown) when the drain contact hole 145 is formed on the first passivation layer 142, and then the pixel connection electrode 158. The third portion 158c is formed to contact the metal pattern (not shown) through the storage contact hole (not shown), thereby forming the gate wiring 117 of the front end of the first storage electrode and the metal pattern (not shown). The storage capacitor StgC having an improved storage capacity may be configured using the second storage electrode and the gate insulating layer 126 as a dielectric layer.

한편, 상기 게이트 패드부(GPA) 또는 데이터 패드부(DPA)에는 상기 게이트 및 데이터 패드전극(121, 139) 이외에 공통전극 인가를 위한 공통 패드전극(미도시) 및 이와 연결된 공통연결패드전극(123)이 상기 게이트 또는 데이터 패드전극(121, 139)과 동일한 단면형태를 가지며 형성(도면에서는 상기 공통 패드연결전극(123)은 비표시영역(NA)에 게이트 패드전극(121)과 동일한 단면 형태를 가지고 형성됨을 일례로 나타내고 있음)되고 있다. 이때, 상기 공통 패드연결전극(123)은 상기 공통패드전극(미도시)과 연결되며 씰패턴(194) 내측 또는 외측 또는 중첩하며 형성되고 있으며, 이는 은 도트(미도시) 또는 도전볼(196) 등을 포함하는 상기 씰패턴(194)이 형성됨으로써 상기 은 도트(미도시) 또는 도전볼(196)에 의해 도통되어 상기 대향기판(171)에 형성된 보조공통배선(180)과 전기적으로 연결되고 있다. 상기 공통패드전극(미도시)은 외부 구동회로(미도시)로부터 공통전압을 인가받는 부분이 되며, 상기 공통연결패드전극(123)은 상기 공통패드전극(미도시)으로부터 인가받은 공통전압을 상기 대향기판(171)의 보조공통배선(180)을 통해 최종적으로 공통전극(174)으로 상기 공통전압을 전달시키는 매개체 역할을 하는 것이다. Meanwhile, a common pad electrode (not shown) for applying a common electrode in addition to the gate and data pad electrodes 121 and 139 and a common connection pad electrode 123 connected to the gate pad part GPA or the data pad part DPA. ) Has the same cross-sectional shape as the gate or data pad electrodes 121 and 139 (in the drawing, the common pad connection electrode 123 has the same cross-sectional shape as the gate pad electrode 121 in the non-display area NA). Formed as an example). In this case, the common pad connection electrode 123 is connected to the common pad electrode (not shown) and is formed inside or outside or overlapping the seal pattern 194, which is a silver dot (not shown) or conductive ball 196. The seal pattern 194 including the back and the like is formed to be electrically connected to the auxiliary common wiring 180 formed on the counter substrate 171 by being conductive by the silver dot (not shown) or the conductive ball 196. . The common pad electrode (not shown) becomes a part receiving a common voltage from an external driving circuit (not shown), and the common connection pad electrode 123 receives the common voltage applied from the common pad electrode (not shown). Through the auxiliary common wiring 180 of the opposing substrate 171, it serves as a medium for finally transferring the common voltage to the common electrode 174.

한편, 상기 게이트 및 데이터 패드 콘택홀(147, 149)과 공통패드 콘택홀(151)에 대응해서는 상기 화소연결전극(158) 형성 시 이를 이루는 동일한 물질로써 각각 상기 게이트 및 데이터 패드전극(121, 139)과 상기 공통패드전극(미도시) 및 공통패드연결전극(123)과 접촉하는 게이트 및 데이터 패드단자(160, 162)와 공통패드단자(미도시, 164)가 형성될 수도 있다. The gate and data pad electrodes 121 and 139 are made of the same material that forms the pixel connection electrode 158 to correspond to the gate and data pad contact holes 147 and 149 and the common pad contact hole 151, respectively. ), The gate and data pad terminals 160 and 162 and the common pad terminal 164 contacting the common pad electrode (not shown) and the common pad connecting electrode 123 may be formed.

또한, 도면에 나타나지 않았지만 상기 표시영역(DA) 전면에 대응하여 상기 제 1 보호층(142) 위로 제 1 배향막(미도시)이 형성되고 있다. 이때, 상기 제 1 배향막(미도시)은 상기 화소연결전극(158) 끝단의 최상면(스페이서 끝단에 위치한 면)에 대해서도 형성되지만 상기 화소연결전극(158) 끝단의 상면에 형성된 상기 제 1 배향막(미도시)은 합착 공정에서 제거됨으로써 상기 화소연결전극(158)에 의해 상기 어레이 기판(105)과 대향기판(171)이 서로 도통되도록 하고 있다.Although not shown in the drawings, a first alignment layer (not shown) is formed on the first passivation layer 142 to correspond to the entire surface of the display area DA. In this case, the first alignment layer (not shown) is formed on the top surface (the surface positioned at the end of the spacer) of the end of the pixel connection electrode 158, but the first alignment layer (not shown) is formed on the top surface of the end of the pixel connection electrode 158. Is removed in the bonding process so that the array substrate 105 and the counter substrate 171 are connected to each other by the pixel connection electrode 158.

한편, 전술한 구조를 갖는 어레이 기판(105)과 마주하는 대향기판(171)의 구조를 살펴보면, 베이스인 제 2 소다라임 글라스(171)의 내측면에 각 화소영역(P)의 경계에 특히 상기 어레이 기판(105)상의 게이트 배선(117)에 대응하여 공통배선(173)이 형성되고 있으며, 이때 상기 공통배선(173)은 비표시영역(NA)에 형성된 보조공통배선(180)에 의해 모두 전기적으로 연결된 상태를 이루고 있다. On the other hand, when the structure of the counter substrate 171 facing the array substrate 105 having the above-described structure, in the inner surface of the second soda lime glass 171 which is a base in particular at the boundary of each pixel region (P) The common wiring 173 is formed to correspond to the gate wiring 117 on the array substrate 105, and the common wiring 173 is electrically connected by the auxiliary common wiring 180 formed in the non-display area NA. Is connected to.

또한, 상기 공통배선(173)에서 각 화소영역(P)으로 분기하여 상기 데이터 배선(133)과 평행하게 최외각 공통전극(174a)과 중앙 공통전극(174b)을 포함하는 다수의 공통전극(174)이 형성되고 있다. 이때, 상기 공통전극(174) 중 화소영역(P)의 최외각에 위치하는 최외각 공통전극(174a)은 상기 어레이 기판(105) 상에 형성된 데이터 배선(133)과 중첩하며 형성되고 있는 것이 특징이다. In addition, a plurality of common electrodes 174 branching from the common wiring 173 to each pixel area P and including an outermost common electrode 174a and a central common electrode 174b in parallel with the data line 133. ) Is being formed. In this case, the outermost common electrode 174a positioned at the outermost portion of the pixel region P among the common electrodes 174 overlaps with the data line 133 formed on the array substrate 105. to be.

또한, 화소영역(P)에는 상기 공통배선(173)과 나란하게 이와 소정간격 이격하여 각 화소영역(P) 별로 화소패턴(176)이 형성되고 있으며, 상기 화소패턴(176)에서 분기하여 상기 다수의 공통전극(174)과 나란하게 다수의 화소전극(177)이 형성되고 있다. 이때, 상기 각 화소영역(P) 내의 다수의 공통전극(174)과 화소전극(177)은 서로 교대하며 위치하고 있는 것이 특징이다.In addition, in the pixel region P, pixel patterns 176 are formed for each pixel region P in parallel with the common wiring 173 at predetermined intervals, and branched from the pixel pattern 176. A plurality of pixel electrodes 177 are formed to be parallel to the common electrode 174. In this case, the plurality of common electrodes 174 and the pixel electrodes 177 in the pixel areas P are alternately positioned.

한편, 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치(101)에 있어서, 상기 다수의 화소전극(177)과 공통전극(174)은 화소영역(P) 내에서 곧은 바(bar) 형태로 형성되고 있음을 보이고 있으나, 이는 단지 일례를 보인 것이며, 상기 화소전극(177)과 공통전극(174)은 각 화소영역(P)의 중앙부를 기준으로 절곡된 형태를 갖도록 형성될 수도 있다. 이 경우, 데이터 배선(133) 또한 각 화소영역(P)의 중앙부를 기준으로 절곡된 형태가 되어 전체적으로는 지그재그 형태를 이루게 된다.In the transverse field type liquid crystal display device 101 according to the first embodiment of the present invention, the plurality of pixel electrodes 177 and the common electrode 174 are straight bars in the pixel area P. Although only one example, the pixel electrode 177 and the common electrode 174 may be formed to be bent with respect to the central portion of each pixel region (P). In this case, the data line 133 is also bent with respect to the central portion of each pixel region P, thereby forming a zigzag shape as a whole.

또한, 각 화소영역(P)에 형성된 공통전극(174)과 화소전극(177)의 개수는 가감될 수 있다. 일례로 도면에서는 각 화소영역(P)별로 공통전극(174)이 3개 화소전극(177)이 2개 형성된 것으로 보이고 있지만, 각 화소영역(P)별로 데이터 배선(133)과 대응하는 최외각 공통전극(174a)과 하나의 화소전극(177)만으로 구성될 수도 있으며, 나아가 공통전극(174)이 3개 이상인 n개, 화소전극(177)이 2개 이상인 n-1개로 구성될 수도 있다. In addition, the number of the common electrode 174 and the pixel electrode 177 formed in each pixel region P may be decreased. For example, although it is shown in the drawing that three pixel electrodes 177 are formed on the common electrode 174 for each pixel region P, the outermost common part corresponding to the data line 133 is formed for each pixel region P. The electrode 174a and the single pixel electrode 177 may be formed only. Further, the common electrode 174 may have n or more and three or more pixel electrodes 177.

본 발명의 제 1 실시예에 따른 액정표시장치에 있어서는 상기 대향기판(171)에 형성된 상기 화소전극(177)과 공통전극(174)은 모두 하나의 금속물질로 동일한 층 즉, 베이스인 제 1 소다라임 글라스(171) 내측면에 형성되고 있으며, 따라서 도전성 패턴이 서로 중첩 형성되는 부분이 없으므로 각 화소영역(P)별로 꼭 구비되어야 할 구성요소인 스토리지 커패시터(StgC)를 형성할 수 없는 구조가 되므로 각 화소영역(P) 내의 스토리지 커패시터(StgC)는 전술한 바와 같이 어레이 기판(105)상에 형성된 것이 특징이다. In the liquid crystal display according to the first exemplary embodiment of the present invention, the pixel electrode 177 and the common electrode 174 formed on the counter substrate 171 are all made of the same metal, that is, the first soda. Since the conductive glass is formed on the inner surface of the lime glass 171, there is no overlapping portion of the conductive pattern, so that the storage capacitor StgC, which is a component that must be provided for each pixel region P, cannot be formed. The storage capacitor StgC in each pixel region P is formed on the array substrate 105 as described above.

전술한 화소전극(177)과 공통전극(174) 하부로 이를 덮으며 제 2 보호 층(182)이 형성되고 있다. 이때, 상기 제 2 보호층(182)은 어레이 기판(105)상의 각 화소영역(P)에 형성된 화소연결패턴(158)에 대응하는 화소패턴(176) 일부(또는 화소전극(177))에 대응하여 화소 콘택홀(184)을, 공통연결패드전극(123)에 대응하는 보조공통배선(180) 일부에 대응하여 보조공통콘택홀(186)을 구비하고 있다. 따라서, 제 1 실시예에 따른 횡전계형 액정표시장치(101)는 상기 화소 콘택홀(184)을 통해 상기 화소연결패턴(158)과 상기 화소패턴(176)이 접촉하고 있으며, 상기 각 화소영역(P)별로 형성된 공통전극(174) 또한 동일한 행에 형성된 화소영역(P) 모두를 관통하며 형성된 공통배선(173)에 의해 그 끝단이 연결되고, 상기 공통배선(173)은 상기 보조공통배선(180)에 의해 연결됨으로써 대향기판(171) 전체적으로 전기적으로 연결된 형태가 되며, 상기 보조공통배선(180) 일부를 노출시키며 형성된 보조공통콘택홀(186)을 통해 상기 은 도트(미도시) 또는 씰패턴(194) 내에 포함된 도전볼(196) 등이 접촉함으로써 어레이 기판(105) 상에 형성된 공통패드연결전극(123)과 전기적으로 연결되고 있다. The second protective layer 182 is formed to cover the pixel electrode 177 and the common electrode 174 below. In this case, the second passivation layer 182 may correspond to a part of the pixel pattern 176 (or the pixel electrode 177) corresponding to the pixel connection pattern 158 formed in each pixel area P on the array substrate 105. The pixel contact hole 184 is provided with an auxiliary common contact hole 186 corresponding to a part of the auxiliary common wiring 180 corresponding to the common connection pad electrode 123. Accordingly, in the transverse field type liquid crystal display device 101 according to the first embodiment, the pixel connection pattern 158 and the pixel pattern 176 are in contact with each other through the pixel contact hole 184. The common electrode 174 formed by each P is also connected to an end thereof by a common wiring 173 formed through all of the pixel regions P formed in the same row, and the common wiring 173 is connected to the auxiliary common wiring 180. By being connected by), the counter substrate 171 is electrically connected to the whole, and the silver dot (not shown) or the seal pattern (not shown) through the auxiliary common contact hole 186 formed while exposing a part of the auxiliary common wiring 180. The conductive balls 196 included in 194 are in contact with each other and are electrically connected to the common pad connecting electrode 123 formed on the array substrate 105.

이때, 변형예로서 상기 제 2 보호층(142)은 생략될 수 있다. 하지만, 이러한 제 2 보호층(142)이 생략된 변형예의 경우는 반드시 상기 화소전극(177) 및 공통전극(174)과 상기 제 2 소다라임 글라스(171) 사이에 알카리 이온 용출 억제를 위한 버퍼층(미도시)이 전면에 형성되어야 한다.In this case, as a modification, the second protective layer 142 may be omitted. However, in the modified example in which the second protective layer 142 is omitted, the buffer layer for suppressing alkali ion elution between the pixel electrode 177 and the common electrode 174 and the second soda lime glass 171 ( Not shown) should be formed on the front surface.

한편, 상기 대향기판(171)의 표시영역(DA)에 있어서, 상기 제 2 보호층(142)을 덮으며 제 2 배향막(미도시)이 형성됨으로써 상기 제 2 보호층(142) 내에 형성된 화소 콘택홀(184)을 통해 노출된 화소패턴(176)(또는 화소전극(177))을 덮거나 또는 변형예의 경우, 상기 화소전극(177) 또는 화소패턴(176) 및 공통전극(174)을 덮고 있지만, 합착 공정 진행시 상기 화소연결전극(158)과 상기 화소패턴(176) 또는 화소전극(177)이 접촉하며 가압됨으로써 이들 화소연결전극(158)과 화소패턴(176)(또는 화소전극(177))을 덮고있는 제 1 및 제 2 배향막(미도시)이 제거되어 상기 화소연결전극(158)과 화소패턴(176)(또는 화소전극(177))이 도통되게 된다. In the display area DA of the opposing substrate 171, a pixel contact formed in the second passivation layer 142 by forming a second alignment layer (not shown) covering the second passivation layer 142. While covering the pixel pattern 176 (or the pixel electrode 177) exposed through the hole 184 or in the modified example, the pixel electrode 177 or the pixel pattern 176 and the common electrode 174 are covered. In addition, the pixel connection electrode 158 and the pixel pattern 176 or the pixel electrode 177 come into contact with and pressurized during the bonding process, such that the pixel connection electrode 158 and the pixel pattern 176 (or the pixel electrode 177) are pressed. The first and second alignment layers (not shown) covering the () are removed to connect the pixel connection electrode 158 and the pixel pattern 176 (or the pixel electrode 177).

전술한 구조를 갖는 본 발명의 제 1 실시예 및 그 변형예에 따른 횡전계형 액정표시장치의 경우, 컬러필터층(109) 및 오버코트층(111)이 어레이 기판(105)에 형성되어 제 1 소다라임 글라스(105)로부터의 알칼리 이온의 용출을 억제함으로써 박막트랜지스터(Tr)에로의 좋지않은 영향을 주는 것을 방지하게 되며, 화소전극(177)과 공통전극(174)이 상기 어레이 기판(105)과 마주하는 대향기판(171)에 형성됨으로써 어레이 기판(105)에 집중된 마스크 공정을 분산시켜 불량률을 저감시키는 효과가 있다.In the case of the transverse electric field type liquid crystal display device according to the first embodiment of the present invention and the modification thereof having the above-described structure, the color filter layer 109 and the overcoat layer 111 are formed on the array substrate 105 to be the first soda lime. By suppressing the elution of alkali ions from the glass 105, it is prevented from adversely affecting the thin film transistor Tr, and the pixel electrode 177 and the common electrode 174 face the array substrate 105. By being formed on the counter substrate 171, the mask process concentrated on the array substrate 105 is dispersed, thereby reducing the defect rate.

한편, 상기 대향기판(171)에는 제 2 보호층(142)이 형성되고 있는 바, 그 베이스인 제 2 소다라임 기판(171)으로부터의 알카리 이온 용출을 억제하는 구조가 된다. 이러한 대향기판(171)은 어레이 기판(105)과 셀갭(액정층의 두께)정도의 두께차를 가지며 서로 이격되기 때문에, 상기 대향기판(171)으로부터 알카리 이온이 소량 용출된다 할지라도 상대적으로 먼 거리에 위치하는 상기 어레이 기판(105) 상의 상기 박막트랜지스터(Tr)는 그 영향을 거의 받지 않게 되는 구조적 장점을 갖는다. On the other hand, since the second protective layer 142 is formed on the counter substrate 171, the alkali ion elution from the second soda lime substrate 171 as a base is suppressed. Since the counter substrate 171 has a thickness difference between the array substrate 105 and the cell gap (thickness of the liquid crystal layer) and is spaced apart from each other, a relatively long distance even if a small amount of alkali ions are eluted from the counter substrate 171. The thin film transistor Tr on the array substrate 105 positioned at has a structural advantage that is hardly affected by the thin film transistor Tr.

따라서 이러한 구조를 갖는 본 발명의 제 1 실시예에 따른 횡전계형 액정표 시장치는 소다라임 글라스를 이용하면서도 추가적인 공정 진행없이 특정 재료를 이용하지 않고 알카리 이온의 용출을 방지하는 구조를 이루는 바, 제조 비용 절감에 있어 매우 우수한 장점을 갖는 것이 특징이다.Therefore, the lateral field-type liquid crystal table market according to the first embodiment of the present invention having such a structure forms a structure that prevents the elution of alkali ions without using a specific material without further processing while using soda-lime glass. It has a very good advantage in saving.

또한, 화소전극(177)과 공통전극(174)이 대향기판(171)에 형성되므로 이들 두 전극(177, 174)에 의해 발생하는 횡전계에로의 상기 어레이 기판(105)에 형성된 데이터 배선(133)으로부터의 영향은 거의 없으며, 상기 대향기판(171) 상에 상기 데이터 배선(133)에 대응하여 최외각 공통전극(174a)을 형성함으로써 종래의 횡전계형 액정표시장치 대비 화소영역(P) 내의 개구율을 극대화하는 효과를 갖는다. 즉 종래의 횡전계형 액정표시장치의 경우, 데이터 배선과 화소전극 및 공통전극이 모두 어레이 기판에 형성되므로 데이터 배선 영향을 최소화시키고자 상기 데이터 배선의 양측으로 공통전극을 형성하는 구조를 이룬다. 따라서, 화소영역을 살펴보면 상기 데이터 배선이 형성된 영역과 이를 기준으로 최외각 공통전극이 상기 데이터 배선을 마치 포위하듯이 이중으로 형성되므로 화소영역 내의 개구율이 저하된다. 하지만, 본 발명에 따른 제 1 실시예 및 그 변형예의 경우, 데이터 배선(133)과 최외각 공통전극(174a)을 중첩 형성함으로써 최소 각 화소영역(P)별로 하나의 공통전극(174)의 폭 정도의 영역이 종래대비 정상적으로 개구되는 영역이 되므로 개구율 및 휘도가 향상됨을 알 수 있다. In addition, since the pixel electrode 177 and the common electrode 174 are formed on the opposing substrate 171, the data wiring formed on the array substrate 105 to the transverse electric field generated by these two electrodes 177 and 174 ( 133 is hardly influenced, and the outermost common electrode 174a is formed on the opposing substrate 171 in correspondence with the data line 133 so that the pixel region P of the conventional transverse electric field type liquid crystal display device is formed. Has the effect of maximizing the aperture ratio. That is, in the conventional transverse electric field type liquid crystal display device, since both the data line, the pixel electrode, and the common electrode are formed on the array substrate, the common electrode is formed on both sides of the data line to minimize the influence of the data line. Therefore, in the pixel area, since the area where the data line is formed and the outermost common electrode are doubled as if to surround the data line, the aperture ratio in the pixel area is reduced. However, in the first embodiment and its modifications according to the present invention, the width of one common electrode 174 for each pixel region P is formed by overlapping the data line 133 and the outermost common electrode 174a. It can be seen that the opening ratio and the luminance are improved because the region of the degree is a region that is normally opened compared to the prior art.

한편, 본 발명에 따른 제 1 실시예의 또 다른 변형예로써 상기 대향기판(171)에 있어 베이스를 이루는 제 2 소다라임 글라스(171)의 내측면과 직접 접촉 하며 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 산화티타늄(TiO2), 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로써 알카리 이온 용출을 방지하는 버퍼층(미도시)이 더욱 형성될 수도 있다. 이 경우 재료비 절감의 차원에서는 전술한 제 1 실시예보다 그 효과가 줄어들지만 여전히 그 가격이 낮은 소다라임 글라스를 이용함으로써 재료비 절감의 효과를 가지며, 나아가 알카리 이온 용출에 의한 액정의 구동 저하의 문제를 더욱 확실하게 방지하지 할 수 있는 구조를 이루게 된다. On the other hand, as another modification of the first embodiment according to the present invention in the opposite substrate 171 is in direct contact with the inner surface of the second soda lime glass 171 forming a base and the inorganic insulating material, for example, oxidation on the front surface A buffer layer (not shown) may be further formed to prevent alkali ion elution with silicon (SiO 2 ) or titanium oxide (TiO 2 ), or an organic insulating material such as benzocyclobutene (BCB) or photo acryl. have. In this case, the effect of reducing the material cost is reduced by using soda-lime glass, which is less effective than the first embodiment described above, but still has a low cost, and furthermore, the problem of lowering the driving of the liquid crystal by alkali ion dissolution is solved. The structure can be prevented more reliably.

<제 2 실시예>Second Embodiment

본 발명의 제 2 실시예에 따른 회전계형 액정표시장치는 대향기판에 2가지 금속물질을 이용하여 화소전극과 공통전극 이외에 스토리지 커패시터까지 형성한 것을 특징으로 한다. 따라서 전술한 제 1 실시예와 차별점을 갖는 부분은 스토리지 커패시터, 화소연결패턴의 연장부, 공통배선과 화소패턴의 위치 등이 된다. 설명의 편의를 위해 전술한 제 1 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다. The rotation type liquid crystal display device according to the second exemplary embodiment of the present invention is formed by using two metal materials on an opposing substrate to form a storage capacitor in addition to the pixel electrode and the common electrode. Therefore, a portion having a difference from the above-described first embodiment is a storage capacitor, an extension of the pixel connection pattern, a location of the common wiring and the pixel pattern, and the like. For convenience of description, the same components as in the above-described first embodiment are denoted by the reference numeral 100.

제 2 실시예에 있어서는 전술한 제 1 실시예와 차별점이 있는 부분 위주로 설명하며, 어레이 기판과 컬러필터 기판의 단면형태에 대해서는 각각 특징적인 부분에 대해서 각각 도시하였다.In the second embodiment, description will be made mainly on the parts which are different from the above-described first embodiment, and the cross-sectional shapes of the array substrate and the color filter substrate are respectively shown for the characteristic portions.

게이트 패드부 및 데이터 패드부의 형태에 대해서는 전술한 제 1 실시예와 동일하므로 도면으로 나타내지 않았다. The shapes of the gate pad portion and the data pad portion are the same as those of the first embodiment described above, and thus are not shown in the drawings.

도 4a와 도 4b는 각각 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치의 어레이 기판 및 컬러필터 기판의 하나의 화소영역에 대한 평면도이며, 도 5a는 도 4a를 절단선 Ⅴa-Ⅴa를 따라 절단한 부분에 대한 단면도이며, 도 5b는 도 4b를 절단선 Ⅴb-Ⅴb를 따라 절단한 부분에 대한 단면도이다.4A and 4B are plan views of one pixel region of the array substrate and the color filter substrate of the transverse field type liquid crystal display according to the second exemplary embodiment of the present invention, respectively, and FIG. 5A shows the cutting line Va-Va in FIG. FIG. 5B is a cross-sectional view of the portion cut along the cutting line Vb-Vb of FIG. 4B.

우선, 어레이 기판(205)에 대해 도시한 도 4a와 5b를 참조하면, 서로 교차하여 화소영역(P)을 정의하며 게이트 및 데이터 배선(217, 233)이 형성되고 있으며, 상기 게이트 및 데이터 배선(217, 233)의 교차지점에 게이트 전극(219)과 게이트 절연막(226)과 반도체층(229)과 소스 및 드레인 전극(235, 237)으로 구성된 박막트랜지스터(Tr)가 있으며, 상기 데이터 배선(233)과 박막트랜지스터(Tr)를 덮으며 제 1 보호층(242)이 형성되어 있다. 또한, 상기 박막트랜지스터(Tr)의 드레인 전극(237)과 드레인 콘택홀(245)을 통해 연결되며 화소연결전극(258)이 형성되고 있다. 이때 전술한 제 1 실시예와 차이가 있는 부분은, 상기 어레이 기판(205) 상에 스토리지 커패시터(StgC)를 형성할 필요가 없기에 제 1 실시예와 같이 상기 화소연결전극이 전단의 게이트 배선까지 연장되지 않아도 되는 바, 상기 화소연결전극(258)은 제 1 실시예의 제 2 및 제 3 부분이 제거된 형태를 갖는다는 것이다. First, referring to FIGS. 4A and 5B of the array substrate 205, the pixel region P is defined to cross each other, and gate and data lines 217 and 233 are formed, and the gate and data lines ( The thin film transistor Tr including the gate electrode 219, the gate insulating layer 226, the semiconductor layer 229, and the source and drain electrodes 235 and 237 is disposed at the intersection of the 217 and 233, and the data line 233 ) And the thin film transistor Tr, and the first protective layer 242 is formed. In addition, the pixel electrode 258 is formed through the drain electrode 237 and the drain contact hole 245 of the thin film transistor Tr. In this case, since the storage capacitor StgC does not need to be formed on the array substrate 205, the pixel connection electrode extends to the gate wiring of the front end as in the first embodiment. The pixel connection electrode 258 has a form in which the second and third portions of the first embodiment are removed.

한편, 그 단면구조를 살펴보면, 베이스인 제 1 소다라임 글라스(205) 상에 상기 박막트랜지스터(Tr)에 대응하여 블랙매트릭스(207)가 형성되고 있으며, 상기 블랙매트릭스(207)와 일부 중첩하며 각 화소영역(P)별로 순차반복하며 적, 녹, 청색 컬러필터 패턴을 포함하는 컬러필터층(209)이 형성되어 있으며, 그 상부로 표면 이 평탄한 형태의 오버코트층(211)이 형성되어 있다. 또한, 상기 오버코트층(211) 위로 제 1 실시예에서 설명한 바와 같은 박막트랜지스터(Tr)와 서로 교차하는 게이트 및 데이터 배선(217, 133)이 형성되어 있다. 이때, 변형예로서 상기 블랙매트릭스(207)는 각 화소영역(P)의 경계에 형성될 수 있으며, 상기 오버코트층(211)은 비표시영역에 대해서는 제거될 수 있다.On the other hand, looking at the cross-sectional structure, the black matrix 207 is formed on the first soda-lime glass 205 corresponding to the thin film transistor (Tr), and partially overlaps the black matrix 207 A color filter layer 209 is sequentially formed for each pixel region P and includes a red, green, and blue color filter pattern, and an overcoat layer 211 having a flat surface is formed thereon. In addition, gate and data lines 217 and 133 intersecting with the thin film transistor Tr as described in the first embodiment are formed on the overcoat layer 211. In this case, as a modification, the black matrix 207 may be formed at the boundary of each pixel area P, and the overcoat layer 211 may be removed for the non-display area.

한편, 이러한 구성을 갖는 어레이 기판(205)과 마주하는 대향기판(271)의 평면구조를 도 4b를 참조하여 살펴보면, 제 2 소다라임 글라스(271) 상에 공통배선(273)이 상기 어레이 기판(도 4a의 205) 상에 형성된 게이트 배선(도 4a의 217)에 대응하여 일방향으로 형성되고 있으며, 상기 공통배선(273)에서 상기 데이터 배선(도 4a의 233)과 나란하게 화소영역(P) 내측으로 분기하여 최외각 공통전극(274a)과 중앙 공통전극(274b)을 포함하는 다수의 공통전극(274)이 이격하며 형성되어 있다. 이때, 상기 다수의 공통전극(274) 중 최외각 공통전극(274a)은 상기 어레이 기판(도 4a의 205)상의 데이터 배선(도 4a의 233)과 중첩하며 형성되고 있는 것이 특징이다.Meanwhile, referring to FIG. 4B, the planar structure of the opposing substrate 271 facing the array substrate 205 having such a configuration, the common wiring 273 on the second soda lime glass 271 is the array substrate ( The gate wirings 217 of FIG. 4A are formed in one direction corresponding to the gate wirings 217 of FIG. 4A, and the common wirings 273 are arranged inside the pixel area P in parallel with the data wirings 233 of FIG. 4A. The plurality of common electrodes 274 including the outermost common electrode 274a and the central common electrode 274b are spaced apart from each other by being spaced apart from each other. In this case, the outermost common electrode 274a among the plurality of common electrodes 274 is formed to overlap the data line 233 of FIG. 4A on the array substrate 205 of FIG. 4A.

또한, 각 화소영역(P)별로 상기 공통배선(273)과 중첩하며 화소패턴(288)이 형성되고 있으며, 상기 화소패턴(288)에서 분기하여 다수의 화소전극(289)이 상기 공통전극(274)과 나란하게 교대하며 형성되어 있다. 이때, 상기 서로 중첩된 상기 공통배선(273) 및 화소패턴(288)은 상기 공통배선(273)을 제 1 스토리지 전극, 상기 화소패턴(288)을 제 2 스토리지 전극으로 하는 스토리지 커패시터(StgC)를 이루고 있는 것이 특징이다. In addition, a pixel pattern 288 is formed to overlap the common wiring 273 in each pixel area P, and the plurality of pixel electrodes 289 are branched from the pixel pattern 288 to form the common electrode 274. ) Are formed side by side alternately with). In this case, the common wiring 273 and the pixel pattern 288 overlapping each other may include a storage capacitor StgC having the common wiring 273 as a first storage electrode and the pixel pattern 288 as a second storage electrode. It is characterized by what is achieved.

한편, 상기 각 화소영역(P) 내의 일 화소전극(288)은 상기 어레이 기판(도 4a의 205)의 화소연결패턴(도 4a의 258)과 접촉하며 구성되고 있으며, 상기 공통배선(273)은 도면에 나타내지 않았지만, 비표시영역에서 전술한 제 1 실시예와 동일하게 보조공통배선(미도시)을 통해 모두 전기적으로 연결되고 있으며, 상기 보조공통배선(미도시)은 보조공통콘택홀(미도시)을 통해 상기 어레이 기판(도 4a의 205)의 공통패드연결전극(미도시)과 도전볼(미도시) 또는 은 도트(미도시)를 통해 접촉하도록 구성되고 있다.On the other hand, one pixel electrode 288 in each pixel region P is formed in contact with the pixel connection pattern 258 of FIG. 4A of the array substrate 205 of FIG. 4A, and the common wiring 273 is Although not shown in the drawing, in the non-display area as in the first embodiment described above, all are electrically connected through the auxiliary common wiring (not shown), and the auxiliary common wiring (not shown) is the auxiliary common contact hole (not shown). The common pad connection electrode (not shown) and conductive ball (not shown) or silver dots (not shown) of the array substrate 205 of FIG. 4A are configured to contact each other.

이러한 구성을 갖는 대향기판(271)의 단면구조에 대해 도 5b를 참조하여 살펴보면, 베이스인 제 2 소다라임 글라스(271) 상에 금속물질로 공통배선(273)이 보조공통배선(미도시)에 의해 전체적으로 전기적으로 연결되며 형성되어 있으며, 각 화소영역(P)에는 상기 공통배선(273)에서 분기하여 최외각 공통전극(274a)과 중앙 공통전극(274b)을 포함하는 다수의 공통전극(274)이 이격하며 형성되어 있다.The cross-sectional structure of the counter substrate 271 having such a configuration will be described with reference to FIG. 5B. The common wiring 273 is made of a metal material on the second soda lime glass 271 as a base to the auxiliary common wiring (not shown). And a plurality of common electrodes 274 that are electrically connected to each other by the plurality of common electrodes 274a and the central common electrode 274b by branching from the common wiring 273 in each pixel area P. Are spaced apart.

또한, 상기 보조공통배선(미도시)과 공통배선(273) 및 다수의 공통전극(274)을 덮으며 무기절연물질로써 제 2 보호층(282)이 형성되어 있다. 이때, 상기 제 2 보호층(282)은 도면에 나타내지 않았지만, 상기 보조공통배선(미도시) 일부에 대해서는 제거됨으로써 보조공통콘택홀(미도시)을 구성하고 있다. 상기 제 2 보호층(282)은 상기 보조공통콘택홀(미도시)을 제외한 전면에 형성됨으로써 상기 제 2 소다라임 글라스(271)로부터 용출되는 알카리 이온이 액정층(미도시)으로 확산되는 것을 방지하는 역할을 하게 된다. In addition, a second protective layer 282 is formed to cover the auxiliary common wiring (not shown), the common wiring 273, and the plurality of common electrodes 274 as an inorganic insulating material. In this case, although not shown in the drawing, the second protective layer 282 is removed for a part of the auxiliary common wiring (not shown) to form an auxiliary common contact hole (not shown). The second protective layer 282 is formed on the entire surface except the auxiliary common contact hole (not shown) to prevent alkali ions eluted from the second soda lime glass 271 to diffuse into the liquid crystal layer (not shown). It will play a role.

또한, 상기 제 2 보호층(282) 위로는 상기 각 화소영역(P) 별로 금속물질 또 는 투명 도전성 물질로써 상기 공통배선(273)과 중첩하며 화소패턴(288)이 형성되어 있으며, 화소영역(P) 내측에는 상기 화소패턴(288)으로부터 분기하여 상기 다수의 공통전극(274)과 나란하게 교대하며 다수의 화소전극(289)이 형성되어 있다. 이때, 상기 다수의 화소전극(289) 중 적어도 하나는 상기 어레이 기판(도 4a의 205)과 마주하여 액정층(미도시)을 개재하고 어레이 기판(도 4a의 205) 또는 대향기판(271) 중 어느 하나의 기판의 테두리를 따라 씰패턴(미도시)을 형성하고 합착하여 패널형태로 형성하는 과정에서 상기 어레이 기판(도 4a의 205) 상의 상기 화소연결전극(258)과 접촉하여 전기적으로 연결되는 위치에 형성 되고 있다.In addition, a pixel pattern 288 is formed on the second passivation layer 282 and overlaps the common wiring 273 as a metal material or a transparent conductive material for each pixel area P. A plurality of pixel electrodes 289 are formed inside P) by branching from the pixel pattern 288 and alternately parallel to the plurality of common electrodes 274. In this case, at least one of the plurality of pixel electrodes 289 faces the array substrate 205 of FIG. 4A and interposes a liquid crystal layer (not shown) and either the array substrate 205 of FIG. 4A or the opposite substrate 271. In contact with the pixel connection electrode 258 on the array substrate (205 in FIG. 4A) in the process of forming a seal pattern (not shown) along the edge of any one substrate to form a panel form, the contact is electrically connected It is formed in position.

이때, 도면에 나타내지 않았지만, 상기 보조공통배선(미도시)의 보조공통콘택홀(미도시)에 대응하는 부분에 대응해서는 상기 화소전극(289)을 형성한 동일한 금속물질 또는 도전성 물질로 보조공통패턴(미도시)이 더욱 형성될 수도 있다.(본 발명의 제 2 실시예의 일 변형예에 따른 대향기판의 비표시영역의 보조공통콘택홀이 형성된 부분의 보조공통배선 일부의 단면을 도시한 도 7 참조) 특히, 상기 화소전극(289) 및 화소패턴(288)을 이루는 물질이 투명한 도전성물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 중 하나인 경우, 상기 투명 도전성 물질은 부식에 매우 강한 특성을 가지므로 보조공통콘택홀(미도시)을 통해 노출된 보조공통패턴(미도시)이 씰패턴(미도시) 형성 이전에 공기중에 노출된 상태로 공정상의 문제로 패널 형성공정을 진행하지 못하고 오랜 시간 대기됨으로써 부식이 발생할 수 있는 바, 이러 부식의 문제를 방지하기 위하여, 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 중 어느 하나로 보조공통패턴(미도시)가 형성될 수 있 다. In this case, although not shown in the drawings, the auxiliary common pattern may be formed of the same metal material or conductive material that forms the pixel electrode 289 to correspond to a portion corresponding to the auxiliary common contact hole (not shown) of the auxiliary common wiring (not shown). (Not shown) may be further formed. FIG. In particular, when the material forming the pixel electrode 289 and the pixel pattern 288 is one of a transparent conductive material, for example, indium tin oxide (ITO) or indium zinc oxide (IZO), the transparent material Since the conductive material has a very strong characteristic of corrosion, it is a process problem that the auxiliary common pattern (not shown) exposed through the auxiliary common contact hole (not shown) is exposed to the air before the seal pattern (not shown) is formed. Panel Forming Process In order to prevent the problem of corrosion, the secondary common pattern (not shown) may be one of indium tin oxide (ITO) or indium zinc oxide (IZO). ) Can be formed.

한편, 이러한 제 2 실시예의 따른 대향기판의 일 변형예로써 상기 화소영역(P) 내의 공통전극(274)과 화소전극(289)이 전술한 제 1 실시예에서와 같이 동일한 층에 구성될 수 있다. On the other hand, as a modification of the opposing substrate according to the second embodiment, the common electrode 274 and the pixel electrode 289 in the pixel region P may be formed on the same layer as in the above-described first embodiment. .

도 6은 본 발명의 제 2 실시예의 일 변형예에 따른 대향기판에 있어서 도 4b에 나타낸 절단선 Ⅴb-Ⅴb를 따라 절단한 부분에 대한 단면도이며, 도 7은 본 발명의 제 2 실시예의 일 변형예에 따른 대향기판에 있어서, 비표시영역(NA)의 보조공통콘택홀에 대응하는 보조공통배선이 형성된 부분에 대한 단면도이다. 제 2 실시예와 동일한 구성요소에 대해서 동일한 도면 부호를 부여하였다.FIG. 6 is a cross-sectional view of a portion cut along a cutting line Vb-Vb shown in FIG. 4b in the counter substrate according to the modification of the second embodiment of the present invention, and FIG. 7 is a variation of the second embodiment of the present invention. In the counter substrate according to the example, it is sectional drawing about the part in which the auxiliary common wiring corresponding to the auxiliary common contact hole of the non-display area NA was formed. The same reference numerals are given to the same components as in the second embodiment.

도시한 바와 같이, 스토리지 커패시터(StgC)가 형성된 부분에 대해서는 제 2 실시예와 동일한 구조를 갖는다. 화소영역(P) 내측으로 베이스인 제 2 소다라임 글라스(271) 상에 서로 다른 물질로써 각각 교대하며 공통전극(274)과 화소전극(289)이 형성되어 있으며, 비표시영역(NA)에 있어서는 상기 공통전극(274)과 동일한 금속물질로써 보조공통배선(280)이 형성되어 있다. 또한, 상기 공통전극(274) 위로는 전면에 제 2 보호층(282)이 형성되어 있다. 이때, 상기 제 2 보호층(282)은 상기 화소전극(289)에 대응하는 부분에 대해서는 제거됨으로써 상기 화소전극(289)을 노출시키는 화소홀(283)을 형성하고 있으며, 상기 보조공통배선(280)에 대해서는 이를 일부 노출시키는 보조공통콘택홀(286)을 구비하고 있다. 이러한 구조를 갖는 제 2 보호층(282) 위로 상기 보조공통콘택홀(286)에 대응하여 상기 보조공통배선(280)과 접촉하며 보조공통패턴(290)이 상기 화소전극(289)을 형성한 동일한 물질로 형 성되고 있다.As shown, the portion where the storage capacitor StgC is formed has the same structure as in the second embodiment. In the non-display area NA, the common electrode 274 and the pixel electrode 289 are alternately formed of different materials on the second soda-lime glass 271 which is the base inside the pixel area P. The auxiliary common wiring 280 is formed of the same metal material as the common electrode 274. In addition, a second passivation layer 282 is formed on the entire surface of the common electrode 274. In this case, the second passivation layer 282 is formed in the pixel hole 283 exposing the pixel electrode 289 by removing the portion corresponding to the pixel electrode 289 and the auxiliary common wiring 280. ), An auxiliary common contact hole 286 exposing part thereof is provided. The auxiliary common pattern 290 may contact the auxiliary common wiring 280 corresponding to the auxiliary common contact hole 286 on the second protective layer 282 having the above structure, and the auxiliary common pattern 290 may form the same as the pixel electrode 289. It is formed of matter.

전술한 제 2 실시예의 일 변형예에 따른 대향기판(271)의 경우, 화소전극(289)과 공통전극(274)이 서로 다른 물질로 형성되었음에도 불구하고 동일한 층에 형성되고 있으며, 이러한 구조를 갖는 대향기판은 2마스크 공정에 의해 제조할 수 있는 것이 특징이다. 이러한 제조방법에 대해서는 추후 설명한다. In the case of the opposing substrate 271 according to the modification of the second embodiment described above, the pixel electrode 289 and the common electrode 274 are formed on the same layer even though they are formed of different materials. The counter substrate is characterized in that it can be produced by a two mask process. This manufacturing method will be described later.

한편, 전술한 구성을 갖는 제 2 실시예 및 그 변형예에 따른 횡전계형 액정표시장치의 대향기판에 있어서도 베이스인 제 2 소다라임 글라스로부터 용출되는 알카리 이온을 더욱 확실히 억제하기 위해 상기 공통배선 및 공통전극과 상기 제 2 소다라임 글라스 사이에 무기절연물질 예를들면 산화실리콘 또는 산화티타늄 또는 알카리 이온 용출을 억제하는 유기절연물질로써 전면에 버퍼층이 더욱 구성될 수도 있다. On the other hand, in the counter substrate of the transverse electric field type liquid crystal display device according to the second embodiment and the modification thereof having the above-described configuration, the common wiring and the common wiring in order to more certainly suppress the alkali ions eluted from the second soda lime glass as a base An inorganic insulating material, such as silicon oxide or titanium oxide or alkali ions, may be further formed between the electrode and the second soda lime glass, and a buffer layer may be further formed on the front surface.

또한, 어레이 기판에 있어서 상기 오버코트층은 게이트 및 데이터 패드부에 있어서는 제거되어 제 1 소다라임 글라스 상에 직접 게이트 패드전극이 형성되는 구성을 가질 수도 있다. In an array substrate, the overcoat layer may be removed from the gate and data pad parts so that a gate pad electrode is formed directly on the first soda lime glass.

전술한 구성을 갖는 제 2 실시예에 따른 횡전계형 액정표시장치의 경우는 개구율 측면에서 제 1 실시예보다 더욱 우수한 성능을 가짐을 알 수 있다. 제 1 실시예의 경우는 하나의 금속물질을 이용하여 대향기판의 제 2 소다라임 글라스 상의 동일한 층에 화소패턴 및 공통배선을 형성함으로써 이들 두 구성요소가 중첩할 수 없는 구조가 되므로 상기 화소패턴과 공통배선이 이격하여 형성되고 있는데 반하여 제 2 실시예의 경우는 이들 화소패턴과 공통배선이 중첩 형성되고 있는 바, 결과적 으로 화소영역 내의 개구부를 확장시키게 되는 바 개구율 및 휘도록 더욱 향상시키는 구조가 되고 있다. It can be seen that the transverse electric field type liquid crystal display device according to the second embodiment having the above-described configuration has better performance than the first embodiment in terms of aperture ratio. In the first embodiment, the pixel pattern and the common wiring are formed on the same layer on the second soda lime glass of the opposing substrate by using a single metal material, so that these two components cannot overlap each other. While the wirings are formed apart from each other, in the case of the second embodiment, these pixel patterns and the common wiring are formed to overlap each other. As a result, the opening ratio in the pixel region is expanded so that the opening ratio and the bending are further improved.

<제 3 실시예> Third Embodiment

본 발명의 제 3 실시예는 제 1 및 제 2 실시예에 있어 박막트랜지스터에 대응하여 어레이 기판에 구성되고 있는 블랙매트릭스를 대향기판에 형성하는 동시에 상기 박막트랜지스터에 대응하는 부분에 대해 스토리지 커패시터를 형성함으로써 개구율 감소없이 제 1 및 제 2 실시예 대비 스토리지 커패시터 용량을 향상시킨 것을 특징으로 하고 있다. According to the third embodiment of the present invention, in the first and second embodiments, the black matrix formed on the array substrate corresponding to the thin film transistor is formed on the opposing substrate, and the storage capacitor is formed on the portion corresponding to the thin film transistor. As a result, the storage capacitor capacity is improved compared to the first and second embodiments without reducing the aperture ratio.

도 8a와 도 8b는 각각 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판 및 대향기판의 하나의 화소영역(P)에 대한 평면도이며, 도 9a와 도 9b는 각각 도 8a와 도 8b를 절단선 Ⅸa-Ⅸa 및 Ⅸb-Ⅸb를 따라 절단한 부분에 대한 단면도이다. 이때, 설명의 편의를 위해 제 2 실시예와 동일한 구성요소에 대해서는 100을 더하여 도면부호를 부여하였다.8A and 8B are plan views of one pixel region P of an array substrate and a counter substrate for a transverse electric field type liquid crystal display device according to a third embodiment of the present invention, respectively, and FIGS. 9A and 9B are respectively FIGS. 8A and 9B. 8B is a cross-sectional view of a portion cut along the cutting lines Xa-Xa and Xb-Xb. In this case, for the convenience of description, the same reference numerals are added to the same elements as in the second embodiment.

우선, 어레이 기판(305)에 있어서, 도 8a를 참조하면, 블랙매트릭스가 제거됨으로써 도면상으로는 BM영역이 제거된 것 외에는 제 2 실시예(도 4a 참조)와 차별점이 없음을 알 수 있다. First, referring to FIG. 8A, the array substrate 305 has no distinction from the second embodiment (see FIG. 4A) except that the BM region is removed from the drawing by removing the black matrix.

한편, 단면도인 도 9a를 참조하면, 제 2 실시예(도 5a 참조) 대비 스위칭 영역(TrA) 또는 각 화소영역(P)의 경계에 대응하여 블랙매트릭스가 제거됨으로써 베이스인 제 1 소다라임 글라스(305) 상에 적, 녹 ,청색 컬러필터 패턴을 포함하는 컬러필터층(309)이 형성되어 있으며, 그 상부로 표면이 평탄한 상태의 오버코트층(311)이 형성되어 있다. 또한, 상기 오버코트층(311) 상부로는 전술한 제 2 실시예(도 5a 참조)와 동일하게 서로 교차하여 화소영역(P)을 정의하는 게이트 및 데이터 배선(미도시, 333)과, 이들 두 배선(미도시, 333)과 연결되며 박막트랜지스터(Tr)가 형성되어 있으며, 상기 박막트랜지스터(Tr)의 드레인 전극(337)과 접촉하며 스페이서(355)와, 상기 스페이서(355)를 덮으며 화소연결패턴(358)이 형성되어 있다. 이때, 상기 스페이서(355)와 화소연결패턴(358)은 제 1 실시예에서 설명한 바와같이 하나의 도전성 물질로 일체형으로 구성될 수 있다. Meanwhile, referring to FIG. 9A, which is a cross-sectional view, the first soda lime glass (base) is formed by removing the black matrix corresponding to the boundary of the switching region TrA or each pixel region P compared to the second embodiment (see FIG. 5A). A color filter layer 309 including red, green, and blue color filter patterns is formed on the 305, and an overcoat layer 311 having a flat surface is formed thereon. In addition, the overcoat layer 311 is formed on the gate and data lines 333 (not shown) that cross each other to define the pixel region P in the same manner as in the above-described second embodiment (see FIG. 5A). A thin film transistor Tr is connected to a wire (not shown) 333, and a thin film transistor Tr is formed, and contacts the drain electrode 337 of the thin film transistor Tr to cover the spacer 355 and the spacer 355. The connection pattern 358 is formed. In this case, the spacer 355 and the pixel connection pattern 358 may be integrally formed of one conductive material as described in the first embodiment.

한편, 이와 대응하는 대향기판(371)에 있어서는, 도 8b를 참조하면, 상기 어레이 기판(도 8a의 305)의 게이트 배선(도 8a의 317)에 대응하여 그 일끝이 보조공통배선(미도시)에 의해 연결된 공통배선(373)이 상기 제 2 실시예의 대향기판(도 4b의 271) 대비 상기 어레이 기판(도 8a의 305)의 박막트랜지스터(Tr)가 형성된 스위칭 영역(도 8a의 TrA)에 대응하여 확장 형성되고 있으며, 이러한 공통배선(373)에서 분기하여 각 화소영역(P)별로 최외각 공통전극(374a)과 중앙 공통전극(374b)을 포함하는 다수의 공통전극(374)이 상기 어레이 기판(도 8a의 305) 상의 데이터 배선(도 8a의 333)과 나란하게 서로 이격하며 형성되어 있다. 이때 상기 공통전극(374) 중 화소영역(P)의 최외각에 위치하는 최외각 공통전극(374a)은 상기 어레이 기판(도 8a의 305)의 데이터 배선(도 8a의 333)과 중첩하도록 형성되고 있는 것이 특징이다. Meanwhile, in the counter substrate 371 corresponding to this, referring to FIG. 8B, one end thereof corresponds to the gate wiring 317 of FIG. 8A of the array substrate 305 of FIG. 8A, and the auxiliary common wiring (not shown). The common wiring 373 connected by the plurality of transistors corresponds to the switching region (TrA in FIG. 8A) in which the thin film transistor Tr of the array substrate (305 in FIG. 8A) is formed compared to the counter substrate (271 in FIG. 4B) of the second embodiment. And a plurality of common electrodes 374 branching from the common wiring 373 and including the outermost common electrode 374a and the central common electrode 374b for each pixel region P. It is formed to be spaced apart from each other in parallel with the data line (333 in FIG. 8A) on (305 in FIG. 8A). At this time, the outermost common electrode 374a positioned at the outermost portion of the pixel region P among the common electrodes 374 is formed to overlap the data line 333 of FIG. 8A of the array substrate 305 of FIG. 8A. It is characteristic that there is.

또한, 상기 어레이 기판(도 8a의 305)상의 화소연결전극(도 8a의 358)과 접 촉하여 연결되는 화소패턴(388)이 각 화소영역(P)별로 상기 공통배선(373)과 중첩하며 형성되고 있으며, 이때 상기 화소패턴(388) 또한 상기 어레이 기판(도 8a의 305) 상의 스위치 영역(도 8a의 TrA)에 대응하여 확장 형성됨으로써 이와 중첩하는 공통배선(373)과 더불어 제 2 실시예보다 더욱 넓어진 스토리지 커패시터(StgC)를 형성하고 있는 것이 특징이다. In addition, a pixel pattern 388 connected to the pixel connection electrode 358 of FIG. 8A on the array substrate 305 of FIG. 8A overlaps the common wiring 373 for each pixel region P. In this case, the pixel pattern 388 is also extended to correspond to the switch region (TrA of FIG. 8A) on the array substrate 305 of FIG. 8A, and thus, the common pattern 373 overlaps with the common wiring 373. It features a wider storage capacitor (StgC).

또한, 각 화소영역(P)별로 형성된 상기 화소패턴(388)에서 분기하여 상기 공통전극(374)과 나란하게 서로 교대하며 다수의 화소전극(389)이 형성되고 있다. Further, a plurality of pixel electrodes 389 are formed by branching from the pixel pattern 388 formed for each pixel region P, alternately parallel to the common electrode 374.

이때, 제 3 실시예에서 있어서 특징적인 것은, 상기 스위칭 영역(도 8a의 TrA)에 대응하여 확장 형성되는 공통배선(373)은 블랙매트릭스 역할을 하도록 빛의 투과를 차단할 수 있는 불투명한 금속물질 예를들면 일반적으로 블랙매트릭스로 이용되는 금속물질인 크롬 등으로 이루어지고 있다는 것이다. 제 1 및 제 2 실시예에 있어서는 어레이 기판상에 최소한 스위칭 영역에 대응하여 빛의 투과를 차단하는 블랙매트릭스가 형성됨으로써 공통배선은 투명 도전성 물질 또는 불투명한 금속물질 관계없이 도전 특성을 갖는 물질로 형성되지만, 본 발명의 제 3 실시예의 경우, 어레이 기판(도 8a 305)상에 블랙매트릭스가 형성되지 않는 구조이기 때문에 상기 공통배선(373)은 특히 스위칭 영역(도 8a의 TrA)에 대해서는 빛을 차단하는 블랙매트릭스의 역할을 수행하여야 하는 바, 반드시 불투명한 금속물질로 형성되고 있는 것이 특징이다. At this time, the characteristic of the third embodiment is an example of an opaque metal material that can block the transmission of light so that the common wiring 373 that is extended to correspond to the switching region (TrA of FIG. 8A) serves as a black matrix. For example, it is made of chromium, which is a metal material commonly used as a black matrix. In the first and second embodiments, a black matrix is formed on the array substrate to block light transmission at least corresponding to the switching region, so that the common wiring is formed of a material having conductive properties regardless of a transparent conductive material or an opaque metal material. However, in the third embodiment of the present invention, since the black matrix is not formed on the array substrate (FIG. 8A 305), the common wiring 373 may block light particularly for the switching region (TrA in FIG. 8A). It should play the role of a black matrix, which is characterized by being formed of an opaque metal material.

이러한 평면구조를 갖는 대향기판(305)의 단면구조를 도 9b를 참조하여 살펴보면, 베이스인 제 2 소다라임 글라스(305) 상에 불투명한 금속물질로써 공통배 선(373)이 형성되어 있으며, 각 화소영역(P)에는 상기 공통배선(373)에서 분기하여 최외각 공통전극(374a)과 중앙 공통전극(도 8b의 374b)을 포함하는 다수의 공통전극(374)이 이격하며 형성되어 있다.Looking at the cross-sectional structure of the counter substrate 305 having such a planar structure with reference to Figure 9b, a common wiring 373 is formed on the second soda lime glass 305 as a base as an opaque metal material, each A plurality of common electrodes 374 including the outermost common electrode 374a and the central common electrode 374b of FIG. 8B are formed in the pixel region P by being separated from the common wiring 373.

또한, 상기 공통배선(373) 및 다수의 공통전극(374)을 덮으며 제 2 보호층(382)이 형성되어 있다. 이때, 상기 제 2 보호층(382)은 도면에 나타내지 않았지만 비표시영역에서 상기 공통배선(373)의 끝단을 연결하며 형성된 보조공통배선(미도시) 일부에 대해서는 제거됨으로써 보조공통콘택홀(미도시)을 구성하고 있다. 이때 상기 제 2 보호층(382)은 보조공통콘택홀(미도시)을 제외하고 전면에 형성됨으로써 상기 제 2 소다라임 글라스(305)로부터 용출되는 알카리 이온이 액정층으로 확산되는 것을 방지하는 역할을 하는 것이 특징이다. In addition, a second passivation layer 382 is formed to cover the common wiring 373 and the plurality of common electrodes 374. In this case, although not shown in the drawing, the second protective layer 382 is removed from a part of the auxiliary common wiring (not shown) which is connected to the end of the common wiring 373 in the non-display area, thereby making the auxiliary common contact hole (not shown). ). In this case, the second protective layer 382 is formed on the entire surface except for the auxiliary common contact hole (not shown), thereby preventing alkali ions eluted from the second soda lime glass 305 from being diffused into the liquid crystal layer. It is characterized by.

또한, 상기 제 2 보호층(382) 위로는 상기 각 화소영역(P)별로 금속물질 또는 투명 도전성 물질로써 상기 공통배선(373)과 중첩하며 화소패턴(388)이 형성되어 있다. 이때, 상기 서로 중첩하는 공통배선(373)과 화소패턴(388)은 그 사이에 위치한 제 2 보호층(382)과 더불어 스토리지 커패시터(StgC)를 이루고 있다. 또한, 화소영역(P) 내측에는 상기 화소패턴(388)으로부터 분기하여 상기 다수의 공통전극(374)과 나란하게 교대하며 다수의 화소전극(389)이 형성되어 있다. In addition, a pixel pattern 388 is formed on the second passivation layer 382 and overlaps the common wiring 373 using a metal material or a transparent conductive material for each pixel area P. In this case, the common wiring 373 and the pixel pattern 388 overlapping each other form a storage capacitor StgC together with the second protective layer 382 disposed therebetween. In addition, a plurality of pixel electrodes 389 are formed inside the pixel region P, alternately parallel to the plurality of common electrodes 374 by branching from the pixel pattern 388.

이때, 비표시영역의 보조공통배선 및 보조공통콘태홀 등의 단면구조는 제 2 실시예 및 그 일 변형예와 동일한 구조를 가지므로 설명은 생략한다.At this time, the cross-sectional structure of the auxiliary common wiring of the non-display area, the auxiliary common context hole, etc. has the same structure as that of the second embodiment and one modification thereof, and thus description thereof is omitted.

이러한 구조를 갖는 제 3 실시예에 따른 횡전계형 액정표시장치용 대향기판의 경우도 제 2 실시예의 변형예와 같이 상기 화소전극과 공통전극은 동일한 층 즉 제 2 소다라임 글라스 또는 알카리 이온 용출 억제를 위해 형성된 버퍼층 상에 형성될 수도 있다.In the case of the opposing substrate for the transverse electric field type liquid crystal display device according to the third embodiment having such a structure, the pixel electrode and the common electrode have the same layer, that is, the second soda-lime glass or alkali ion elution suppression, as in the modification of the second embodiment. It may be formed on the buffer layer formed for.

이후에는 전술한 제 1 내지 제 3 실시예 및 그 변형예에 따른 횡전계형 액정표시장치용 어레이 기판 및 그 대향기판의 제조 방법에 대해 설명한다.Hereinafter, an array substrate for a transverse electric field type liquid crystal display device and a method of manufacturing the opposite substrate will be described.

<어레이 기판의 제조 방법> <Method for Manufacturing Array Substrate>

본 발명의 각 실시예에 따른 어레이 기판은 제 1 실시예에서 화소연결전극이 전단의 게이트 배선까지 연장하여 이와 중첩 형성된다는 것과 제 3 실시예에서 블랙매트릭스가 생략되었다는 것을 제외하면 제 1 내지 제 3 실시예 및 그 변형예의 구성이 동일하므로 제 1 실시예에서 제시한 구조를 나타낸 도 3a,3b 및 3c를 참조하여 설명한다.The array substrate according to each embodiment of the present invention is the first to the third except that the pixel connection electrode extends and overlaps with the gate wiring at the front end in the first embodiment and that the black matrix is omitted in the third embodiment. Since the configuration of the embodiment and its modifications are the same, a description will be given with reference to Figs.

우선, 제 1 소다라임 글라스(105)에 블랙레진 또는 크롬 등의 불투명한 물질을 도포 또는 증착하고 이를 패터닝함으로써 스위칭 영역(TrA)에 대응하여 블랙매트릭스(107)를 형성한다. 이때, 상기 블랙매트릭스(107)는 상기 스위칭 영역(TrA) 이외에 화소영역(P)의 경계 더욱 정확히는 게이트 및 데이터 배선(117, 133)에 대응하여 더욱 형성할 수도 있으며, 제 3 실시예에 따른 어레이 기판(도 9a 참조)의 경우 상기 블랙매트릭스는 생략될 수 있다.First, the black matrix 107 is formed to correspond to the switching region TrA by applying or depositing an opaque material such as black resin or chromium on the first soda lime glass 105 and patterning the same. In this case, the black matrix 107 may be further formed to correspond to the gate and data lines 117 and 133 of the pixel region P, in addition to the switching region TrA. The array according to the third embodiment may also be formed. In the case of a substrate (see FIG. 9A), the black matrix may be omitted.

다음, 상기 블랙매트릭스(107) 위로 순차적으로 적, 녹 ,청색 컬러 레지스트를 도포하고 패터닝함으로써 각 화소영역(P)에 각각 순차 반복하는 적, 녹 ,청색의 컬러필터 패턴을 포함하는 컬러필터층(109)을 형성하고, 연속하여 상기 컬러필터 층(109) 위로 무색 투명한 유기절연물질를 도포함으로써 그 표면이 평탄한 형태를 갖는 오버코트층(111)을 형성한다.Next, by applying and patterning red, green, and blue color resists sequentially on the black matrix 107, the color filter layer 109 including red, green, and blue color filter patterns sequentially repeated in each pixel area P, respectively. ) And successively apply a colorless transparent organic insulating material over the color filter layer 109 to form an overcoat layer 111 having a flat surface.

다음, 상기 오버코트층(111) 위로 제 1 금속물질을 증착하고 패터닝함으로써 일방향으로 연장하는 게이트 배선(미도시)을 형성하고 동시에 각 화소영역(P)에 상기 게이트 배선(미도시)과 연결되는 게이트 전극(119)을 형성한다. 이때 비표시영역(NA)에 있어서는 상기 게이트 배선(미도시)과 연결된 게이트 패드전극(121)과 동시에 공통패드전극(미도시) 및 공통패드연결전극(123)을 형성한다. 상기 공통패드전극 및 공통패드연결전극(123)은 생략되어 게이트 절연막(126) 상부에 데이터 패드 전극(미도시)과 동일 공정에서 형성될 수도 있다.Next, a gate wiring (not shown) extending in one direction is formed by depositing and patterning a first metal material on the overcoat layer 111, and at the same time, a gate connected to the gate wiring (not shown) in each pixel region P. The electrode 119 is formed. In the non-display area NA, a common pad electrode (not shown) and a common pad connection electrode 123 are formed simultaneously with the gate pad electrode 121 connected to the gate line (not shown). The common pad electrode and the common pad connection electrode 123 may be omitted, and may be formed on the gate insulating layer 126 in the same process as the data pad electrode (not shown).

다음, 상기 게이트 배선(미도시)과 게이트 전극(119) 위로 전면에 게이트 절연막(126)을 형성하고, 상기 게이트 절연막(126) 위로 각 스위칭 영역(TrA)에 반도체층(129)을 형성하고, 상기 반도체층(129) 위로 서로 이격하는 소스 및 드레인 전극(135, 137)을 형성함으로써 박막트랜지스터(Tr)를 완성하고, 상기 드레인 전극(137)과 연결되며 상기 게이트 배선(미도시)과 교차하여 화소영역(P)을 정의하는 데이터 배선(미도시)과, 비표시영역(NA) 더욱 정확히는 데이터 패드부(DPA)에 상기 데이터 배선(미도시)과 연결된 데이터 패드전극(139)을 형성한다. 이때, 상기 공통패드전극(미도시) 및 공통패드연결전극(123)이 게이트 패드전극(121)과 동일한 층에 형성되지 않았을 경우, 현 단계에서 상기 게이트 절연막(126) 위로 상기 데이터 패드전극(139)과 동일한 형태로 형성한다. Next, a gate insulating layer 126 is formed over the gate wiring (not shown) and the gate electrode 119, and a semiconductor layer 129 is formed in each switching region TrA over the gate insulating layer 126. The thin film transistor Tr is completed by forming source and drain electrodes 135 and 137 spaced apart from each other on the semiconductor layer 129, connected to the drain electrode 137, and intersecting the gate wiring (not shown). A data line electrode 139 connected to the data line (not shown) is formed in the data line (not shown) defining the pixel area P and the non-display area NA, more precisely, in the data pad part DPA. In this case, when the common pad electrode (not shown) and the common pad connection electrode 123 are not formed on the same layer as the gate pad electrode 121, the data pad electrode 139 is disposed on the gate insulating layer 126 in the present step. It is formed in the same form as).

다음, 상기 데이터 배선(미도시)과 박막트랜지스터(Tr) 위로 제 1 보호 층(142)을 형성하고, 이를 패터닝함으로써 상기 드레인 전극(137)을 노출시키는 드레인 콘택홀(145)과, 비표시영역(NA)에 있어 상기 게이트 패드전극(121)과 공통패드전극(미도시)과 공통패드연결전극(123) 및 데이터 패드전극(139)을 각각 노출시키는 게이트 패드 콘택홀(147)과 2개의 공통패드 콘택홀(미도시, 151)과 및 데이터 패드콘택홀(149)을 형성한다. Next, a first protective layer 142 is formed on the data line (not shown) and the thin film transistor Tr and patterned to expose the drain contact hole 145 to expose the drain electrode 137 and the non-display area. In the NA, the gate pad contact hole 147 exposing the gate pad electrode 121, the common pad electrode (not shown), the common pad connecting electrode 123, and the data pad electrode 139, respectively, and two common electrodes. A pad contact hole (not shown) 151 and a data pad contact hole 149 are formed.

다음, 상기 제 1 보호층(142) 위로 유기절연물질을 도포하고 이를 패터닝함으로써 상기 드레인 콘택홀(145)을 통해 노출된 드레인 전극(137)에 대응하여 일정한 높이를 갖는 스페이서(155)을 형성하고, 연속하여 투명 도전성 물질 예를들면 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO) 또는 금속물질을 증착하고 이를 패터닝함으로써 상기 스페이서(155)를 덮으며 상기 드레인 전극(137)과 접촉하는 화소연결전극(158)을 형성하는 동시에, 게이트 패드 콘택홀(147)과 공통패드콘택홀(미도시, 151)과 데이터 패드콘택홀(149)을 통해 각각 게이트 패드전극(121)과 공통패드전극(미도시)과 공통패드연결전극(123) 및 데이터 패드전극(139)과 각각 접촉하는 보조 게이트 패드전극(160)과 보조 공통패드전극(미도시)과 보조 공통패드연결전극(164) 및 보조 데이터 패드전극(162)을 형성한다.Next, an organic insulating material is coated on the first passivation layer 142 and patterned to form a spacer 155 having a predetermined height corresponding to the drain electrode 137 exposed through the drain contact hole 145. Successively depositing and patterning a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO) or a metal material to cover the spacers 155 and the drain electrode 137. The pixel connection electrode 158 is formed in contact with the gate pad electrode 121 through the gate pad contact hole 147, the common pad contact hole (not shown) 151, and the data pad contact hole 149, respectively. The auxiliary gate pad electrode 160 and the auxiliary common pad electrode (not shown) and the auxiliary common pad connection electrode 164 contacting the pad electrode (not shown), the common pad connecting electrode 123, and the data pad electrode 139, respectively. And auxiliary data pad electrodes 16 2) form.

이때, 제 1 실시예의 경우, 상기 화소연결전극은 각 화소영역(P)을 정의하는 전단의 게이트 배선(미도시)이 형성된 부분까지 길게 연장되도록 제 2 부분(미도시)을 더욱 형성하며, 상기 제 2 부분(미도시)에서 더욱 상기 전단의 게이트 배선(미도시)를 따라 연장하여 확장하여 상기 전단 게이트 배선(117)과 중첩하도록 제 3 부분(158c)을 더욱 형성함으로써 상기 서로 중첩된 게이트 배선(117)과 상기 화 소연결전극(158)의 제 3 부분(158c)이 스토리지 커패시터(StgC)를 이루도록 한다.In this case, in the first embodiment, the pixel connection electrode further forms a second portion (not shown) to extend to a portion where a gate wiring (not shown) formed at the front end defining each pixel region P is extended. The gate wiring overlapped with each other by further forming a third portion 158c extending from the second portion (not shown) to further extend along the front gate wiring (not shown) to overlap the front gate wiring 117. 117 and the third portion 158c of the pixel connection electrode 158 form a storage capacitor StgC.

한편, 그 변형예로서 상기 스페이서(155)를 형성하지 않고, 하나의 도전성 물질로써 일원화하여 상기 화소연결전극(158)을 형성할 수도 있다. 이 경우 보조 게이트 패드전극과 보조 공통패드전극 및 보조데이터 패드전극이 매우 두껍게 형성될 수 있지만, 이를 방지하기 위해 패터닝시 하프톤 노광 또는 회절노광 등의 기법을 이용하여 그 두께를 달리 형성함으로써 각 화소영역에 형성되는 화소연결패턴은 제 1 두께를 갖도록, 비표시영역에 형성되는 상기 보조 게이트 패드전극과 보조 공통패드전극 및 보조데이터 패드전극은 상기 제 1 두께보다 작은 제 2 두께를 갖도록 형성할 수 있다.In some embodiments, the pixel connection electrode 158 may be formed by uniting one conductive material without forming the spacer 155. In this case, the auxiliary gate pad electrode, the auxiliary common pad electrode, and the auxiliary data pad electrode may be formed to be very thick, but in order to prevent this, each pixel may be formed by different thicknesses by using techniques such as halftone exposure or diffraction exposure during patterning. The auxiliary gate pad electrode, the auxiliary common pad electrode, and the auxiliary data pad electrode formed in the non-display area may have a second thickness smaller than the first thickness so that the pixel connection pattern formed in the region has a first thickness. have.

<제 1 실시예 및 그 변형예에 따른 대향기판의 제조방법> <Method for Manufacturing Opposing Substrate According to First Embodiment and Modification Example thereof>

도 10a 내지 10b는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 대향기판의 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도로서, 도2b를 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 11a 내지 11b는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 대향기판의 비표시영역에 대응하여 보조공통배선이 형성되는 부분에 대한 제조 단계별 공정 단면도이다.10A through 10B are cross-sectional views illustrating manufacturing processes of one pixel area P of the opposing substrate for a transverse electric field type liquid crystal display device according to the first exemplary embodiment of the present invention. 11A through 11B are cross-sectional views of manufacturing steps of the parts, and FIGS. 11A through 11B are manufacturing steps of the parts in which the auxiliary common wiring is formed corresponding to the non-display area of the counter substrate for the transverse electric field type liquid crystal display device according to the first embodiment of the present invention. It is a cross section.

우선, 도 10a와 도 11a에 도시한 바와 같이, 베이스인 제 2 소다라임 글라스 상(171)에 금속물질 또는 투명 도전성 물질을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 공통배선(미도시)과 각 화소영역(P)에 상기 공통배선(미도시)과 연결되며 최외각 공통전극(174a) 및 중앙 공통전극(미도시)을 포함하는 다수의 공통전극(174)을 형성하고 동시에 각 화소영역(P)에 상기 공통배선(미도시)과 이격하는 화소패턴(미도시) 및 상기 화소패턴(미도시)에서 분기하며 상기 공통전극(174)과 교대하는 다수의 화소전극(177)을 형성한다. 또한, 동시에 비표시영역(NA)에 있어서는 상기 공통배선(미도시)을 모두 연결하는 보조공통배선(180)을 형성한다.First, as illustrated in FIGS. 10A and 11A, a common wiring (not shown) and each pixel extending in one direction by depositing and patterning a metal material or a transparent conductive material on the second soda lime glass 171 as a base are patterned. A plurality of common electrodes 174 connected to the common wiring (not shown) and including the outermost common electrode 174a and the central common electrode (not shown) are formed in the region P, and at the same time, each pixel region P A pixel pattern (not shown) spaced apart from the common wiring (not shown) and a plurality of pixel electrodes 177 are formed to branch from the pixel pattern (not shown) and alternate with the common electrode 174. At the same time, in the non-display area NA, the auxiliary common wiring 180 connecting all of the common wirings (not shown) is formed.

한편, 변형예의 경우, 상기 공통배선 등을 형성하기 전에 상기 제 2 소다라임 글라스 상에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 산화티타늄(TiO2) 또는 유기절연물질 예를들면 벤조사이클로부텐(BCB) 또는 포토아크릴(photo acryl)로써 알카리 이온 용출을 방지하기 위한 버퍼층을 전면에 우선적으로 형성할 수도 있다.Meanwhile, in the modified example, an inorganic insulating material such as silicon oxide (SiO 2 ) or titanium oxide (TiO 2 ) or an organic insulating material such as benzocyclo is formed on the second soda lime glass before the common wiring is formed. A buffer layer for preventing alkali ion elution may be preferentially formed on the front surface with butene (BCB) or photo acryl.

이 단계까지가 전술한 제 1 실시예의 일 변형예(버퍼층이 형성된 것을 특징으로 함)에 따른 대향기판이 완성된 모습니다. 이러한 변형예의 경우 버퍼층 상에 동일한 도전성 물질로써 화소전극과 공통전극이 형성된 구조를 갖게된다.Up to this step, the opposing substrate according to the modification of the first embodiment (characterized in that the buffer layer is formed) is completed. In this modified example, the pixel electrode and the common electrode are formed of the same conductive material on the buffer layer.

한편, 제 1 실시예의 경우는, 도 10b와 도 11b에 도시한 바와 같이, 상기 공통전극(174) 및 화소전극(177) 위로 전면에 전술한 알카리 이온 용출 억제를 위한 버퍼층을 이루는 무기절연물질을 증착하거나 또는 전술한 버퍼층을 이루는 유기절연물질을 도포함으로써 제 2 보호층(182)을 형성하고, 연속하여 이를 패터닝함으로써 상기 보조공통배선(180) 일부를 노출시키는 보조공통콘택홀(186)과 상기 화소패턴(미도시) 또는 화소전극(177)을 일부 노출시키는 화소콘택홀(184)을 형성함으로 써 대향기판(171)을 완성할 수 있다. Meanwhile, in the case of the first embodiment, as shown in FIGS. 10B and 11B, the inorganic insulating material forming the buffer layer for suppressing the above-mentioned alkali ion elution on the entire surface of the common electrode 174 and the pixel electrode 177 is formed. The auxiliary common contact hole 186 and the auxiliary common contact hole 186 exposing a part of the auxiliary common wiring 180 by forming a second passivation layer 182 by depositing or applying an organic insulating material constituting the above-described buffer layer, and subsequently patterning it. The counter substrate 171 may be completed by forming the pixel contact hole 184 that partially exposes the pixel pattern (not shown) or the pixel electrode 177.

<제 2, 3 실시예에 따른 대향기판의 제조방법> <Method for Manufacturing Counter Substrate According to Embodiments 2 and 3>

본 발명의 제 2 및 제 3 실시예에 따른 대향기판의 경우 스토리지 커패시터의 크기와 공통배선을 이루는 금속물질만을 달리할 뿐 그 외의 적층된 구성요소는 동일하므로 본 발명의 제 2 실시예에 따른 대향기판의 제조 방법에 대해서만 설명한다.  In the case of the opposing substrates according to the second and third embodiments of the present invention, only the metal material forming the common wiring with the size of the storage capacitor is different, but other stacked components are the same, so the opposing substrates according to the second embodiment of the present invention Only the manufacturing method of a board | substrate is demonstrated.

도 12a 내지 12c는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 대향기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도로서, 도 4b를 절단선 Ⅴb-Ⅴb를 따라 절단한 부분에 대한 제조 단계별 공정 단면도이며, 도 13a 내지 13c는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 대향기판의 비표시영역(NA)에 대응하여 보조공통배선이 형성되는 부분에 대한 제조 단계별 공정 단면도이다.12A to 12C are cross-sectional views illustrating manufacturing processes of one pixel area of a counter substrate for a transverse electric field type liquid crystal display according to a second exemplary embodiment of the present invention, wherein FIG. 4B is taken along a cut line Vb-Vb. 13A to 13C are cross-sectional views of manufacturing steps, and FIGS. 13A to 13C are manufacturing steps for a part in which an auxiliary common wiring is formed corresponding to a non-display area NA of a counter substrate for a transverse electric field type liquid crystal display according to a second exemplary embodiment of the present invention. It is a cross section.

우선, 도 12a와 도 13a에 도시한 바와 같이, 베이스인 제 2 소다라임 글라스(271) 상에 금속물질 또는 투명 도전성 물질을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 공통배선(273)과 각 화소영역(P)에 상기 공통배선(273)과 연결되며 최외각 공통전극(274a) 및 중앙 공통전극(미도시)을 포함하는 다수의 공통전극(274)을 형성하고, 동시에 비표시영역(NA)에 있어서는 상기 공통배선(273) 모두와 연결된 보조공통배선(280)을 형성한다. 이때, 제 3 실시예의 경우는 상기 공통배선은 스위칭 영역까지 확장 형성하는 것이 특징이며, 반드시 불투명한 금속물질 로 형성해야 하며 상기 투명 도전성 물질로는 형성하지 않는다. 이는 상기 스위칭 영역을 통해 나오는 비정상 구동된 빛을 가리는 블랙매트릭스의 역할을 수행해야 하기 때문이다. First, as illustrated in FIGS. 12A and 13A, the common wiring 273 and each pixel region extending in one direction by depositing and patterning a metal material or a transparent conductive material on the second soda lime glass 271 as a base are patterned. A plurality of common electrodes 274 connected to the common wiring 273 and including an outermost common electrode 274a and a central common electrode (not shown) are formed in (P), and are simultaneously formed in the non-display area NA. In this case, the auxiliary common wiring 280 connected to all of the common wiring 273 is formed. In this case, the third embodiment is characterized in that the common wiring is extended to the switching region, and must be formed of an opaque metal material, but not the transparent conductive material. This is because the black matrix must cover the abnormally driven light emitted through the switching region.

한편, 변형예로서 상기 공통전극(274)과 공통배선(273)을 형성하기 전 상기 제 2 소다라임 글라스(271)상에 알카리 이온 용출 억제를 위한 버퍼층(미도시)을 더욱 형성할 수도 있다.Meanwhile, as a modification, a buffer layer (not shown) may be further formed on the second soda lime glass 271 before the common electrode 274 and the common wiring 273 are formed.

다음, 도 12b와 도 13b에 도시한 바와 같이, 상기 공통배선(273)과 공통전극(274) 및 보조공통배선(280) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 산화티타늄(TiO2)을 증착함으로써 제 2 보호층(282)을 형성하고, 이를 패터닝함으로써 상기 보조공통배선(280)을 노출시키는 보조공통콘택홀(286)을 형성한다.Next, as shown in FIGS. 12B and 13B, an inorganic insulating material such as silicon oxide (SiO 2 ) or titanium oxide is disposed on the entire surface of the common wiring 273, the common electrode 274, and the auxiliary common wiring 280. The second protective layer 282 is formed by depositing (TiO 2 ), and the auxiliary common contact hole 286 exposing the auxiliary common wiring 280 is formed by patterning the second protective layer 282.

다음, 도 12c와 도 13c에 도시한 바와 같이, 금속물질 또는 투명 도전성 물질을 전면에 증착하고 이를 패터닝함으로써 상기 각 화소영역(P)별로 상기 공통배선(273)과 중첩하는 화소패턴(288)과, 상기 화소패턴(288)에서 분기하여 상기 다수의 공통전극(274)과 교대하는 화소전극(289)을 형성함으로써 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 대향기판(271)을 완성한다. 이때 상기 서로 중첩하는 공통배선(273)과 화소패턴(288)은 상기 제 2 보호층(282)을 사이에 두고 각각 제 1 및 제 2 스토리지 전극을 이루며 스토리지 커패시터(StgC)를 이루게 된다. Next, as shown in FIGS. 12C and 13C, a metal pattern or a transparent conductive material is deposited on the entire surface and patterned to form a pixel pattern 288 overlapping the common wiring 273 for each pixel region P. By forming a pixel electrode 289 which alternates with the plurality of common electrodes 274 by branching from the pixel pattern 288, the opposing substrate 271 for a transverse electric field type liquid crystal display device according to the second embodiment of the present invention is formed. Complete In this case, the common wiring 273 and the pixel pattern 288 overlapping each other form a first and a second storage electrode with the second passivation layer 282 interposed therebetween to form a storage capacitor StgC.

한편, 비표시영역(NA)에 있어서는 상기 화소패턴(288) 형성 시 상기 제 2 보 호층(282) 위로 상기 보조공통콘택홀(286)을 통해 상기 보조공통배선(280)과 접촉하는 보조공통패턴(290)을 더욱 형성할 수도 있으며, 이는 생략할 수도 있다. 전술한 바와 같은 본 발명의 제 2 및 제 3 실시예에 따른 대향기판의 경우 3회의 마스크 공정을 진행하여 형성함을 알 수 있으며, 이후에는 그 변형예로서 1회의 마스크 공정을 저감시킨 또 다른 변형예에 따른 대향기판의 제조 방법에 대해 설명한다.Meanwhile, in the non-display area NA, the auxiliary common pattern contacting the auxiliary common wiring 280 through the auxiliary common contact hole 286 on the second protection layer 282 when the pixel pattern 288 is formed. 290 may be further formed, which may be omitted. In the case of the counter substrate according to the second and third embodiments of the present invention as described above, it can be seen that the mask is formed by performing three mask processes. The manufacturing method of the opposing board which concerns on an example is demonstrated.

<제 2, 3 실시예의 일 변형예에 따른 대향기판의 제조방법> <Method of manufacturing opposing substrate according to one modification of the second and third embodiments>

도 14a 내지 14i는 본 발명의 제 2 실시예의 일 변형예에 따른 횡전계형 액정표시장치용 대향기판의 하나의 화소영역(P)에 대한 제조 단계별 공정 단면도이며, 도 15a 내지 15i는 본 발명의 제 2 실시예의 일 변형예에 따른 횡전계형 액정표시장치용 대향기판의 보조공통배선이 형성되는 부분에 대한 제조 단계별 공정 단면도이다.14A to 14I are cross-sectional views illustrating manufacturing steps of one pixel area P of a counter substrate for a transverse electric field type liquid crystal display device according to a modified example of the second embodiment of the present invention, and FIGS. The process cross-sectional view of the manufacturing step for the part where the auxiliary common wiring of the opposing substrate for the transverse electric field type liquid crystal display device according to the second embodiment of the present invention is formed.

우선, 도 14a 및 도 15a에 도시한 바와 같이, 베이스인 제 2 소다라임 글라스(271) 상에 금속물질 또는 투명 도전성 물질을 증착하고 이를 패터닝함으로써 일방향으로 연장하는 공통배선(273)과, 각 화소영역(P)에 상기 공통배선(273)과 연결되며 최외각 공통전극(274a) 및 중앙 공통전극(미도시)을 포함하는 다수의 공통전극(274)을 형성하고, 동시에 비표시영역(NA)에 있어서는 상기 공통배선(274) 모두와 연결된 보조공통배선(280)을 형성한다. 이때, 제 3 실시예에 따른 일 변형예의 경우는 상기 공통배선은 어레이 기판(도 8a 참조)상의 스위칭 영역(도 8a의 TrA)에 대응하여 확장 형성하는 것이 특징이며, 이 경우 상기 공통배선은 금속물질 또는 투명 도전성 물질 중 불투명한 물질로 형성하는 것이 특징이다. 이는 상기 스위칭 영역(TrA)을 통해 나오는 빛을 가리는 블랙매트릭스의 역할을 수행해야 하기 때문이다. First, as shown in FIGS. 14A and 15A, a common wiring 273 extending in one direction by depositing and patterning a metal material or a transparent conductive material on the second soda lime glass 271 as a base, and each pixel A plurality of common electrodes 274 connected to the common wiring 273 and including an outermost common electrode 274a and a central common electrode (not shown) are formed in the region P, and at the same time, the non-display area NA In the auxiliary common wiring 280 connected to all of the common wiring 274 is formed. In this case, in the modified example according to the third embodiment, the common wiring may be extended to correspond to the switching region (TrA of FIG. 8A) on the array substrate (see FIG. 8A). In this case, the common wiring may be formed of metal. Characterized by forming an opaque material of the material or transparent conductive material. This is because the black matrix must cover the light emitted through the switching region TrA.

한편, 그 변형예로서 상기 제 2 소다라임 글라스(271) 상에 공통전극(274)과 공통배선(273)을 형성하기 전에 알카리 이온 용출 억제를 위한 버퍼층(미도시)을 더욱 형성할 수도 있다. As a modification, a buffer layer (not shown) may be further formed on the second soda lime glass 271 before the common electrode 274 and the common wiring 273 are formed.

다음, 상기 공통배선(273)과 공통전극(274) 및 보조공통배선(280) 위로 전면에 무기절연물질 예를들면 산화실리콘(SiO2) 또는 산화티타늄(TiO2)을 증착함으로써 제 2 보호층(282)을 형성한다. Next, a second protective layer is formed by depositing an inorganic insulating material, for example, silicon oxide (SiO 2 ) or titanium oxide (TiO 2 ), over the common wiring 273, the common electrode 274, and the auxiliary common wiring 280. Form 282.

다음, 도 14b 및 도 15b에 도시한 바와 같이, 상기 제 2 보호층(282) 위로 감광성 물질인 포토레지스트를 도포하여 제 1 포토레지스트층(미도시)를 형성하고, 슬릿 노광 마스크 또는 하프톤 타입 노광 마스크를 이용하여 노광 및 현상공정을 진행함으로써 스토리지 커패시터가 형성되어야 하는 부분에 대응해서는 제 1 두께를 갖는 제 1 포토레지스트 패턴(297a)을, 그리고 화소전극 및 보조공통콘택홀이 형성되어야 할 부분에 대해서는 상기 포토레지스트를 제거하여 상기 제 1 보호층(282)을 노출시키며, 그 외의 영역에 대응해서는 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴(297b)을 형성한다.Next, as shown in FIGS. 14B and 15B, a photoresist of photosensitive material is coated on the second protective layer 282 to form a first photoresist layer (not shown), and a slit exposure mask or halftone type. The exposure and development processes are performed using an exposure mask to correspond to the portion where the storage capacitor is to be formed, the first photoresist pattern 297a having the first thickness, and the portion where the pixel electrode and the auxiliary common contact hole are to be formed. For the photoresist, the photoresist is removed to expose the first protective layer 282, and corresponding to other regions, a second photoresist pattern 297b having a second thickness thicker than the first thickness is formed.

다음, 도 14c 및 도 15c에 도시한 바와 같이, 상기 제 1 및 제 2 포토레지스 트 패턴(297a, 297b) 외부로 노출된 상기 제 2 보호층(282)을 식각하여 제거함으로써 화소전극이 형성될 부분에 대응해서는 화소홀(283)을 형성하고 동시에 보조공통배선(280) 일부에 대응해서는 상기 보조공통배선(280)을 노출시키는 보조공통콘택홀(286)을 형성한다.Next, as illustrated in FIGS. 14C and 15C, a pixel electrode is formed by etching and removing the second protective layer 282 exposed to the outside of the first and second photoresist patterns 297a and 297b. The pixel hole 283 is formed to correspond to the portion, and the auxiliary common contact hole 286 is formed to expose the auxiliary common wiring 280 to correspond to a part of the auxiliary common wiring 280.

다음, 도 14d 및 도 15d에 도시한 바와 같이, 상기 화소홀(283) 및 보조공통콘택홀(286)이 형성된 제 2 소다라임 글라스(271)에 대해 애싱(ashing)을 실시하여 상기 제 1 두께의 제 1 포토레지스트 패턴(도 14c의 297a)을 제거함으로써 상기 공통배선(273)에 대응되는 상기 제 2 보호층(282)을 노출시킨다. 이때, 상기 제 2 두께의 포토레지스트 패턴(297b) 또한 상기 애싱(ashing)에 의해 그 두께가 줄어들게 되지만 여전히 상기 제 2 보호층(282) 상에 남아있게 된다.Next, as shown in FIGS. 14D and 15D, ashing is performed on the second soda lime glass 271 in which the pixel hole 283 and the auxiliary common contact hole 286 are formed. The second protective layer 282 corresponding to the common wiring 273 is exposed by removing the first photoresist pattern 297a of FIG. 14C. At this time, the thickness of the photoresist pattern 297b of the second thickness is also reduced by the ashing, but still remains on the second protective layer 282.

다음, 도 14e 및 도 15e에 도시한 바와 같이, 상기 노출된 제 2 보호층(282)과 제 2 포토레지스트 패턴(297b) 위로 금속물질 또는 투명 도전성 물질을 증착함으로써 전면에 도전성 물질층(287)을 형성한다. 이때, 상기 도전성 물질층(287)은 부식에 강한 특성을 가지며 스텝 커버리지 특성이 우수한 물질 일예로 인듐-틴-옥사이드(ITO) 또는 인듐-징크-옥사이드(IZO)로 이루어지는 것이 바람직하다. Next, as shown in FIGS. 14E and 15E, the conductive material layer 287 is deposited on the entire surface by depositing a metal material or a transparent conductive material over the exposed second protective layer 282 and the second photoresist pattern 297b. To form. In this case, the conductive material layer 287 may be formed of indium tin oxide (ITO) or indium zinc oxide (IZO) as an example of a material having strong corrosion resistance and excellent step coverage.

다음, 도 14f 및 도 15f에 도시한 바와 같이, 상기 도전성 물질층(287) 위로 다시 포토레지스트를 두껍게 도포함으로서 전면에 하부 구성요소의 단차에 관계없이 그 표면이 비교적 평탄한 상태의 제 2 포토레지스트층(299)을 형성한다. 이때 상기 제 2 포토레지스트층(299)은 상기 도전성 물질층(287)의 단차로 인하여, 상기 보조공통배선(280) 및 상기 공통배선(273)에 대응하여 제 3 두께를 갖고 나머지 부 분에 대응하여 제 3 두께보다 얇은 제 4 두께를 갖는다. 또한 화소전극이 형성될 부분에 대응하여 제 3 두께보다 두꺼운 제 5 두께를 갖는다.Next, as shown in FIGS. 14F and 15F, the second photoresist layer having a relatively flat surface is coated with a thick photoresist on the conductive material layer 287 again regardless of the level of the lower components on the front surface. (299) is formed. In this case, the second photoresist layer 299 has a third thickness corresponding to the auxiliary common wiring 280 and the common wiring 273 due to the step difference between the conductive material layer 287, and corresponds to the remaining portion. To have a fourth thickness thinner than the third thickness. In addition, the pixel electrode has a fifth thickness thicker than the third thickness corresponding to the portion where the pixel electrode is to be formed.

다음, 도 14g 및 도 15g에 도시한 바와 같이, 애싱(ashing)을 진행하여 상기 제 2 포토레지스트층(도 14f의 299)을 그 표면으로부터 일정비율로 서서히 제거함으로써 제 4 두께 부분을 제거함으로써 상기 제 2 포토레지스트 패턴(297b)의 상부에 위치한 도전성 물질층(287)을 노출시키며, 동시에 제 3 및 5 두께 부부의 제 2 포토레지스트층(도 14f의 299)에 대응하여 각각 제 3 및 4 포토레지스트 패턴(299a, 299b)을 형성한다. Next, as shown in FIGS. 14G and 15G, ashing is performed to remove the fourth thickness portion by gradually removing the second photoresist layer (299 of FIG. 14F) at a predetermined ratio from the surface thereof. The conductive material layer 287 positioned on the second photoresist pattern 297b is exposed, and at the same time, the third and fourth photos respectively correspond to the second photoresist layer 299 of FIG. 14F of the third and fifth thicknesses. Resist patterns 299a and 299b are formed.

다음, 도 14h 및 도 15h에 도시한 바와 같이, 상기 남아있는 제 3 및 4 포토레지스트 패턴(299a, 299b) 외부로 노출된 도전성 물질층(도 14g 및 15g의 287)을 식각하여 제거함으로써 상기 제 2 포토레지스트 패턴(297b)을 노출시키며, 공통배선(273)에 대응해서는 상기 제 2 보호층(282) 상부로 화소패턴(288)을 형성하고, 동시에 화소홀(283) 및 보조공통콘택홀(286)에 대응해서는 각각 화소전극(289) 및 보조공통패턴(290)을 형성한다. 이때, 상기 도전성 물질층(도 14g 및 15g의 287)의 식각은 과식각을 진행함으로써 상기 제 3 및 4 포토레지스트 패턴(299a, 299b)의 측면에 대응하는 도전성 물질층(도 14g 및 15g의 287)이 어느 정도 제거되도록 한다. Next, as shown in FIGS. 14H and 15H, the conductive material layers (287 of FIGS. 14G and 15G) exposed to the outside of the remaining third and fourth photoresist patterns 299a and 299b are etched and removed. The second photoresist pattern 297b is exposed, and the pixel pattern 288 is formed on the second passivation layer 282 to correspond to the common wiring 273, and at the same time, the pixel hole 283 and the auxiliary common contact hole ( Corresponding to 286, the pixel electrode 289 and the auxiliary common pattern 290 are formed, respectively. In this case, the etching of the conductive material layer (287 of FIGS. 14G and 15G) may be performed by over-etching to correspond to the side surfaces of the third and fourth photoresist patterns 299a and 299b (287 of FIGS. 14G and 15G). ) To some extent.

다음, 도 14i 및 도 15i에 도시한 바와 같이, 노출된 제 2, 3 및 4 포토레지스트 패턴(도 14h 및 15h의 297b, 299a 및 299b)을 제거함으로써 본 발명의 제 2 실시예의 일 변형예에 따른 횡전계형 액정표시장치용 대향기판(271)을 완성한다. Next, as shown in FIGS. 14I and 15I, one modified example of the second embodiment of the present invention is removed by removing the exposed second, third and fourth photoresist patterns (297b, 299a and 299b in FIGS. 14H and 15H). A counter substrate 271 for the transverse electric field type liquid crystal display device is completed.

한편, 전술한 바와같이 제작된 어레이 기판 및 대향기판에 대해 표시영역에 대해 각각 배향막을 형성하고, 러빙 공정을 진행한 후, 상기 어레이 기판 또는 대향기판의 테두리를 따라 씰패턴을 형성하고, 상기 씰패턴 내측으로 상기 배향막 사이에 액정을 개재한 후, 상기 두 기판을 합착함으로써 횡전계형 액정표시장치를 완성하게 된다. 이때 각 화소영역의 화소연결패턴과 화소전극이 접촉하도록, 또한 공통보조패턴과 보조공통패드전극이 상기 씰패턴 내에 포함된 도전볼 또는 은도트를 통해 서로 도통되도록 합착을 진행한다. 이때 상기 각 화소영역 내의 화소연결패턴과 화소전극이 접촉하는 과정에서 가온 가압에 의해 상기 배향막이 제거됨으로써 상기 화소전극과 화소연결전극은 도통되게 된다.On the other hand, after forming the alignment film for the display area for the array substrate and the counter substrate fabricated as described above, and after the rubbing process, to form a seal pattern along the edge of the array substrate or the counter substrate, the seal After the liquid crystal is interposed between the alignment layers inside the pattern, the two substrates are bonded together to complete a transverse electric field type liquid crystal display device. At this time, bonding is performed such that the pixel connection pattern and the pixel electrode of each pixel region are in contact with each other, and the common auxiliary pattern and the auxiliary common pad electrode are connected to each other through conductive balls or silver dots included in the seal pattern. At this time, the alignment layer is removed by the heating and pressing in the process of contacting the pixel connection pattern and the pixel electrode in each pixel region, so that the pixel electrode and the pixel connection electrode become conductive.

본 발명은 상기한 실시예에 한정되지 아니하며, 본 발명의 정신을 벗어나지 않는 이상 다양한 변화와 변형이 가능하다. The present invention is not limited to the above embodiments, and various changes and modifications can be made without departing from the spirit of the present invention.

도 1은 일반적인 액정표시장치 사시도.1 is a perspective view of a general liquid crystal display device.

도 2a 및 2b는 각각 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치의 어레이 기판 및 대향기판의 하나의 화소영역(P)에 대한 평면도.2A and 2B are plan views of one pixel region P of the array substrate and the opposing substrate of the transverse electric field type liquid crystal display device according to the first embodiment of the present invention, respectively.

도 3a는 본 발명의 제 1 실시예에 따른 액정표시장치 일부에 대한 단면도.3A is a cross-sectional view of a portion of a liquid crystal display according to a first embodiment of the present invention.

도 3b는 본 발명의 제 1 실시예에 따른 액정표시장치 중 데이터 패드가 구비된 데이터 패드부(DPA)에 대한 단면도.3B is a cross-sectional view of a data pad unit DPA having a data pad of a liquid crystal display according to a first embodiment of the present invention.

도 3c는 본 발명의 제 1 실시예에 따른 액정표시장치 중 화소영역(P) 내의 스토리지 커패시터가 형성되는 스토리지 영역(StgA)에 대한 단면도.3C is a cross-sectional view of a storage region StgA in which a storage capacitor is formed in a pixel region P of a liquid crystal display according to a first exemplary embodiment of the present invention.

도 4a와 도 4b는 각각 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치의 어레이 기판 및 대향기판의 하나의 화소영역(P)에 대한 평면도.4A and 4B are plan views of one pixel region P of an array substrate and an opposing substrate of the transverse electric field type liquid crystal display device according to the second embodiment of the present invention, respectively.

도 5a는 도 4a를 절단선 Ⅴa-Ⅴa를 따라 절단한 부분에 대한 단면도.FIG. 5A is a cross-sectional view of a portion taken along cut line Va-Va of FIG. 4A; FIG.

도 5b는 도 4b를 절단선 Ⅴb-Ⅴb를 따라 절단한 부분에 대한 단면도.FIG. 5B is a sectional view of a portion taken along the cutting line Vb-Vb of FIG. 4b; FIG.

도 6은 본 발명의 제 2 실시예의 일 변형예에 따른 대향기판에 있어서, 도 5b에 나타낸 절단선 Ⅴb-Ⅴb를 따라 절단한 부분에 대한 단면도.FIG. 6 is a cross-sectional view of a portion cut along a cutting line Vb-Vb shown in FIG. 5b in the counter substrate according to the modification of the second embodiment of the present invention; FIG.

도 7은 본 발명의 제 2 실시예의 일 변형예에 따른 대향기판에 있어서, 보조공통콘택홀에 대응하는 보조공통배선이 형성된 부분에 대한 단면도.FIG. 7 is a cross-sectional view of a portion of an opposing substrate according to a modification of the second embodiment of the present invention, in which an auxiliary common wiring corresponding to an auxiliary common contact hole is formed; FIG.

도 8a와 도 8b는 각각 본 발명의 제 3 실시예에 따른 횡전계형 액정표시장치용 어레이 기판 및 대향기판의 하나의 화소영역에 대한 평면도.8A and 8B are plan views of one pixel area of an array substrate and a counter substrate for a transverse electric field type liquid crystal display device according to a third embodiment of the present invention, respectively.

도 9a와 도 9b는 각각 도 8a와 도 8b를 절단선 Ⅸa-Ⅸa 및 Ⅸb-Ⅸb를 따라 절단한 부분에 대한 단면도.9A and 9B are cross-sectional views of sections taken along cut lines Xa-Xa and Xb-Xb, respectively, of FIGS. 8A and 8B;

도 10a 내지 10b는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 대향기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도로서, 도2b를 절단선 Ⅹ-Ⅹ를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.10A through 10B are cross-sectional views illustrating manufacturing processes of one pixel area of a counter substrate for a transverse electric field type liquid crystal display device according to a first exemplary embodiment of the present invention. Process cross-sectional view of manufacturing steps.

도 11a 내지 11b는 본 발명의 제 1 실시예에 따른 횡전계형 액정표시장치용 대향기판의 비표시영역에 대응하여 보조공통배선이 형성되는 부분에 대한 제조 단계별 공정 단면도.11A to 11B are cross-sectional views of manufacturing steps of portions in which auxiliary common wirings are formed corresponding to non-display areas of a counter substrate for a transverse electric field type liquid crystal display device according to a first embodiment of the present invention.

도 12a 내지 12c는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 대향기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도로서, 도 4b를 절단선 Ⅴb-Ⅴb를 따라 절단한 부분에 대한 제조 단계별 공정 단면도.12A to 12C are cross-sectional views illustrating manufacturing processes of one pixel area of a counter substrate for a transverse electric field type liquid crystal display according to a second exemplary embodiment of the present invention, wherein FIG. 4B is taken along a cut line Vb-Vb. Process cross-sectional view of manufacturing steps.

도 13a 내지 13c는 본 발명의 제 2 실시예에 따른 횡전계형 액정표시장치용 대향기판의 비표시영역에 대응하여 보조공통배선이 형성되는 부분에 대한 제조 단계별 공정 단면도.13A to 13C are cross-sectional views illustrating manufacturing steps of portions in which an auxiliary common wiring is formed corresponding to a non-display area of a counter substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention.

도 14a 내지 14i는 본 발명의 제 2 실시예의 일 변형예에 따른 횡전계형 액정표시장치용 대향기판의 하나의 화소영역에 대한 제조 단계별 공정 단면도이며, 도 15a 내지 15i는 본 발명의 제 2 실시예의 일 변형예에 따른 횡전계형 액정표시장치용 대향기판의 보조공통배선이 형성되는 부분에 대한 제조 단계별 공정 단면도14A to 14I are cross-sectional views illustrating manufacturing steps of one pixel area of a counter substrate for a transverse electric field type liquid crystal display device according to a modified example of the second embodiment of the present invention, and FIGS. 15A to 15I illustrate a second embodiment of the present invention. Step cross-sectional view of manufacturing steps for the part where the auxiliary common wiring of the opposing substrate for the transverse electric field type liquid crystal display device is formed according to one modification

<도면의 주요부분에 대한 부호의 간단한 설명> <Brief description of symbols for the main parts of the drawings>

101 : 횡전계형 액정표시장치 105 : 어레이 기판(제 1 소다라임 글라스)101: transverse electric field type liquid crystal display device 105: array substrate (first soda lime glass)

107 : 블랙매트릭스 109 : 컬러필터층107: black matrix 109: color filter layer

111 : 오버코트층 119 : 게이트 전극111: overcoat layer 119: gate electrode

121 : 게이트 패드전극 123 : 공통패드연결전극121: gate pad electrode 123: common pad connection electrode

126 : 게이트 절연막 129 : 반도체층126: gate insulating film 129: semiconductor layer

135 : 소스 전극 137 : 드레인 전극135 source electrode 137 drain electrode

142 : 제 1 보호층 145 : 드레인 콘택홀142: first protective layer 145: drain contact hole

147 : 게이트 패드 콘택홀 151 : 공통패드 콘택홀147: gate pad contact hole 151: common pad contact hole

155 : 스페이서 158 : 화소연결전극155: spacer 158: pixel connection electrode

160 : 보조 게이트 패드전극 164 : 보조 공통패드연결전극160: auxiliary gate pad electrode 164: auxiliary common pad connection electrode

171 : 대향기판(제 2 소다라임 글라스)171: facing substrate (second soda lime glass)

174 : 공통전극 176 : 화소패턴174: common electrode 176: pixel pattern

177 : 화소전극 182 : 제 2 보호층177: pixel electrode 182: second protective layer

184 : 화소 콘택홀 186 : 보조공통콘택홀184: pixel contact hole 186: auxiliary common contact hole

192 : 액정층 194 : 씰패턴192: liquid crystal layer 194: seal pattern

196 : 도전볼 196: Challenge Ball

Claims (33)

소다라임 글라스로 이루어진 제 1 기판과;A first substrate made of soda lime glass; 상기 제 1 기판상에 형성된 컬러필터층과;A color filter layer formed on the first substrate; 상기 컬러필터층 상부에 형성된 오버코트층과;An overcoat layer formed on the color filter layer; 상기 오버코트층 상에 형성되며 서로 교차하여 다수의 화소영역을 정의하는 게이트 및 데이터 배선과;Gate and data lines formed on the overcoat layer and crossing each other to define a plurality of pixel regions; 상기 각 화소영역 내의 스위칭 영역에 게이트 배선과 데이터 배선과 연결되며 형성된 박막트랜지스터와;A thin film transistor connected to the gate line and the data line in the switching area of each pixel area; 상기 박막트랜지스터의 드레인 전극과 접촉하며 형성된 화소연결전극과;A pixel connection electrode formed in contact with the drain electrode of the thin film transistor; 상기 제 1 기판과 마주하며 소다라임 글라스로 이루어진 제 2 기판과;A second substrate facing the first substrate and made of soda lime glass; 상기 제 2 기판 하부에 상기 각 화소영역에 대응하여 서로 교대하며 형성된 다수의 공통전극 및 화소전극과;A plurality of common electrodes and pixel electrodes formed alternately under the second substrate to correspond to the pixel areas; 상기 제 1 및 2 기판 사이에 개재된 액정층Liquid crystal layer interposed between the first and second substrate 을 포함하며, 상기 각 화소영역 내의 상기 다수의 화소전극과 상기 드레인 전극은 상기 화소연결전극에 의해 전기적으로 연결된 것을 특징으로 하는 횡전계형 액정표시장치.And the plurality of pixel electrodes and the drain electrode in each of the pixel regions are electrically connected by the pixel connection electrodes. 제 1 항에 있어서,The method of claim 1, 상기 제 1 기판에는 상기 공통전극과 전기적으로 연결되는 공통패드연결전극이 형성된 것이 특징인 횡전계형 액정표시장치.And a common pad connection electrode electrically connected to the common electrode on the first substrate. 제 2 항에 있어서,The method of claim 2, 상기 제 2 기판에는, In the second substrate, 동일한 행에 구성된 화소영역내의 상기 다수의 공통전극과 연결된 공통배선과; A common wiring connected to the plurality of common electrodes in the pixel area formed in the same row; 상기 공통배선을 연결하는 보조공통배선과;An auxiliary common wiring connecting the common wiring; 상기 각 화소영역 내의 다수의 화소전극을 연결하는 화소패턴A pixel pattern connecting a plurality of pixel electrodes in each pixel area 이 형성된 것이 특징인 횡전계형 액정표시장치.The transverse electric field type liquid crystal display device characterized by the above-mentioned. 제 3 항에 있어서,The method of claim 3, wherein 상기 공통패드연결전극과 상기 보조공통배선은 은 도트 또는 상기 씰패턴 내의 도전볼을 매개체로 하여 서로 도통되도록 구성된 횡전계형 액정표시장치.And the common pad connection electrode and the auxiliary common wiring are connected to each other via silver dots or conductive balls in the seal pattern. 제 3 항에 있어서,The method of claim 3, wherein 상기 다수의 화소전극과 공통전극은 동일한 층에 동일한 물질로 이루어진 것 이 특징인 횡전계형 액정표시장치.And the plurality of pixel electrodes and the common electrode are made of the same material on the same layer. 제 5 항에 있어서,The method of claim 5, wherein 상기 화소연결전극은 전단의 게이트 배선까지 연장 형성되어 서로 중첩하는 상기 화소연결전극과 전단 게이트 배선이 스토리지 커패시터를 이루는 것이 특징인 횡전계형 액정표시장치.And the pixel connection electrode extends to a gate line at a front end thereof so that the pixel connection electrode and a front gate line overlapping each other form a storage capacitor. 제 3 항에 있어서,The method of claim 3, wherein 상기 다수의 화소전극과 공통전극은 서로 다른 금속물질 또는 투명 도전성 물질로 이루어진 것이 특징인 횡전계형 액정표시장치.And the plurality of pixel electrodes and the common electrode are made of different metal materials or transparent conductive materials. 제 7 항에 있어서,The method of claim 7, wherein 상기 다수의 화소전극과 공통전극은 서로 다른층에 형성된 것이 특징인 횡전계형 액정표시장치.And a plurality of pixel electrodes and a common electrode formed on different layers. 제 8 항에 있어서,The method of claim 8, 상기 다수의 공통전극과 공통배선 및 보조공통배선 하부로 전면에 상기 보조공통배선을 노출시키는 보조공통콘택홀을 갖는 절연층이 형성되고, 상기 절연층 하부로 상기 화소전극과 화소패턴이 형성된 것이 특징인 횡전계형 액정표시장치.An insulating layer having an auxiliary common contact hole for exposing the auxiliary common wiring on the front surface of the plurality of common electrodes, common wirings and auxiliary common wirings, and a pixel electrode and a pixel pattern under the insulating layer. Phosphorus field type liquid crystal display device. 제 7 항에 있어서,The method of claim 7, wherein 상기 다수의 화소전극과 공통전극은 서로 동일한 층에 형성된 것이 특징인 횡전계형 액정표시장치.And a plurality of pixel electrodes and a common electrode formed on the same layer. 제 10 항에 있어서,The method of claim 10, 상기 다수의 공통전극과 공통배선과 보조공통배선 하부로 전면에 상기 보조공통배선을 노출시키는 보조공통콘택홀과 다수의 화소홀을 갖는 절연층이 형성되고, 상기 절연층 하부로 상기 화소패턴이 형성되며, 상기 화소패턴을 이루는 동일한 물질로 상기 다수의 화소홀을 채우며 상기 다수의 화소전극이 형성된 것이 특징인 횡전계형 액정표시장치.An insulating layer having a plurality of pixel holes and an auxiliary common contact hole exposing the auxiliary common wiring on the front surface of the plurality of common electrodes, the common wiring and the auxiliary common wiring, and a pixel pattern under the insulating layer. And the plurality of pixel electrodes are formed by filling the plurality of pixel holes with the same material constituting the pixel pattern. 제 9 항 또는 제 11 항에 있어서,The method according to claim 9 or 11, 상기 공통배선과 상기 화소패턴은 상기 절연층을 사이로 서로 중첩 형성됨으 로써 스토리지 커패시터를 형성하는 것이 특징인 횡전계형 액정표시장치.And the common wiring and the pixel pattern overlap each other with the insulating layer interposed therebetween to form a storage capacitor. 제 12 항에 있어서,The method of claim 12, 상기 스토리지 커패시터는 상기 박막트랜지스터가 형성된 스위칭 영역과 중첩하도록 형성된 것이 특징인 횡전계형 액정표시장치.And the storage capacitor is formed to overlap the switching region in which the thin film transistor is formed. 제 13 항에 있어서,The method of claim 13, 상기 공통배선은 불투명한 금속물질로 이루어진 것이 특징인 횡전계형 액정표시장치.And the common wiring is made of an opaque metal material. 제 1 항에 있어서,The method of claim 1, 상기 공통배선은 상기 게이트 배선에 대응하여 형성되는 것이 특징인 횡전계형 액정표시장치.And the common wiring is formed corresponding to the gate wiring. 제 1 항에 있어서,The method of claim 1, 상기 다수의 공통전극 중 상기 화소영역 내의 최외각에 위치하는 최외각 공 통전극은 상기 데이터 배선에 대응하여 형성되는 것이 특징인 횡전계형 액정표시장치.And an outermost common electrode positioned at the outermost part of the plurality of common electrodes in the pixel area in correspondence with the data line. 제 1 항에 있어서,The method of claim 1, 상기 제 1 기판에는 상기 컬러필터층 하부로 상기 스위칭 영역에 대응하여 블랙매트릭스가 형성된 것이 특징인 횡전계형 액정표시장치.And a black matrix is formed on the first substrate to correspond to the switching area under the color filter layer. 제 1 항에 있어서,The method of claim 1, 상기 제 2 기판의 내측면에는 상기 공통전극 상부로 전면에 버퍼층이 형성된 것이 특징인 횡전계형 액정표시장치.And a buffer layer formed on an entire surface of the second substrate over the common electrode. 제 1 항에 있어서,The method of claim 1, 상기 화소연결전극과 상기 노출된 드레인 전극 사이에는 유기절연물질로서 이루어진 기둥형태의 스페이서가 형성되며, 상기 화소연결전극은 상기 스페이스를 감싸는 것이 특징인 횡전계형 액정표시장치.And a columnar spacer made of an organic insulating material is formed between the pixel connection electrode and the exposed drain electrode, and the pixel connection electrode surrounds the space. 소다라임 글라스로 이루어진 제 1 기판 상에 형성된 컬러필터층을 형성하는 단계와;Forming a color filter layer formed on the first substrate made of soda lime glass; 상기 컬러필터층 상부에 오버코트층을 형성하는 단계와;Forming an overcoat layer on the color filter layer; 상기 오버코트층 상에 서로 교차하여 다수의 화소영역을 정의하는 게이트 및 데이터 배선을 형성하는 단계와;Forming gate and data lines on the overcoat layer to cross each other to define a plurality of pixel regions; 상기 각 화소영역 내의 스위칭 영역에 게이트 배선과 데이터 배선과 연결되는 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor connected to the gate line and the data line in the switching area of each pixel area; 상기 박막트랜지스터 위로 전면에 상기 박막트랜지스터의 드레인 전극을 노출시키는 제 1 보호층을 형성하는 단계와;Forming a first passivation layer over the thin film transistor, the first protective layer exposing the drain electrode of the thin film transistor; 상기 제 1 보호층 위로 상기 노출된 드레인 전극과 접촉하는 화소연결전극을 형성하는 단계와;Forming a pixel connection electrode in contact with the exposed drain electrode over the first passivation layer; 상기 제 1 기판과 마주하며 소다라임 글라스로 이루어진 제 2 기판의 내측면에 각 화소영역에 대응하여 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계와;Forming a plurality of common electrodes and pixel electrodes which face each other on the inner side of the second substrate made of soda-lime glass and alternate with each other corresponding to each pixel region; 상기 제 1 및 2 기판 사이에 액정층을 형성하는 단계와;Forming a liquid crystal layer between the first and second substrates; 상기 제 1 또는 제 2 기판의 테두리에 씰패턴을 형성하고 상기 화소연결패턴과 화소전극이 접촉하여 도통되도록 합착하는 단계Forming a seal pattern on an edge of the first or second substrate and bonding the pixel connection pattern and the pixel electrode to be in contact with each other 를 포함하는 횡전계형 액정표시장치의 제조 방법.Method of manufacturing a transverse electric field type liquid crystal display device comprising a. 제 20 항에 있어서,The method of claim 20, 상기 제 2 기판의 내측면에 각 화소영역에 대응하여 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계는,Forming a plurality of common electrodes and pixel electrodes alternately corresponding to each pixel area on the inner side of the second substrate, 상기 제 2 기판의 내측면에 상기 다수의 공통전극을 형성하는 단계와;Forming the plurality of common electrodes on an inner surface of the second substrate; 상기 다수의 공통전극 위로 전면에 상기 제 2 보호층을 형성하는 단계와;Forming the second passivation layer on a front surface of the plurality of common electrodes; 상기 제 2 보호층 위로 상기 다수의 화소전극을 형성하는 단계Forming the plurality of pixel electrodes on the second passivation layer 를 포함하는 횡전계형 액정표시장치의 제조 방법.Method of manufacturing a transverse electric field type liquid crystal display device comprising a. 제 21 항에 있어서,The method of claim 21, 상기 다수의 공통전극을 형성하는 단계는,Forming the plurality of common electrodes, 동일한 층에 상기 공통전극을 연결하는 공통배선과, 상기 공통배선과 연결된 보조공통배선을 형성하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. And forming a common wiring connecting the common electrode to the same layer and an auxiliary common wiring connected to the common wiring. 제 22 항에 있어서,The method of claim 22, 상기 다수의 화소전극을 형성하는 단계는, The forming of the plurality of pixel electrodes may include: 상기 제 2 보호층 위로 각 화소영역에 상기 다수의 화소전극을 모두 연결하는 화소패턴을 형성하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. And forming a pixel pattern connecting the plurality of pixel electrodes in each pixel area over the second passivation layer. 제 23 항에 있어서,The method of claim 23, 상기 화소패턴은 상기 공통배선과 중첩하여 형성하는 것이 특징인 횡전계형 액정표시장치의 제조 방법. And the pixel pattern overlaps with the common wiring. 제 24 항에 있어서,The method of claim 24, 상기 화소패턴 및 상기 공통배선은 상기 스위칭 영역을 덮도록 형성하는 것이 특징인 횡전계형 액정표시장치의 제조 방법. And the pixel pattern and the common wiring are formed to cover the switching region. 제 22 항에 있어서,The method of claim 22, 상기 제 2 보호층을 형성하는 단계는, 상기 보조공통배선을 노출시키는 보조공통콘택홀을 형성하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. The forming of the second protective layer may further include forming an auxiliary common contact hole for exposing the auxiliary common wiring. 제 22 항에 있어서,The method of claim 22, 상기 화소연결전극은 전단의 게이트 배선과 중첩하도록 형성하는 것이 특징인 횡전계형 액정표시장치의 제조 방법. And the pixel connection electrode is formed to overlap the gate wiring at the front end. 제 20 항에 있어서,The method of claim 20, 상기 제 2 기판의 내측면에 각 화소영역에 대응하여 서로 교대하는 다수의 공통전극 및 화소전극을 형성하는 단계는, Forming a plurality of common electrodes and pixel electrodes alternately corresponding to each pixel area on the inner side of the second substrate, 상기 제 2 기판의 내측면에 상기 다수의 공통전극과 이를 연결하는 공통배선과, 상기 공통배선과 연결된 보조공통배선을 형성하는 단계와;Forming a plurality of common electrodes and common wirings connected to the plurality of common electrodes on the inner side of the second substrate, and auxiliary common wirings connected to the common wirings; 상기 다수의 공통전극 위로 전면에 제 2 보호층을 형성하는 단계와;Forming a second passivation layer on a front surface of the plurality of common electrodes; 상기 제 2 보호층 위로 제 1 두께의 제 1 포토레지스트 패턴과 상기 제 1 두께보다 두꺼운 제 2 두께의 제 2 포토레지스트 패턴을 형성하는 단계와;Forming a first photoresist pattern of a first thickness and a second photoresist pattern of a second thickness thicker than the first thickness over the second protective layer; 상기 제 1 및 제 2 포토레지스트 패턴 외부로 노출된 상기 제 2 보호층을 제거함으로써 상기 화소전극이 형성될 부분에 대응하여 다수의 화소홀을 형성하고 도시에 상기 보조공통배선을 노출시키는 보조공통콘택홀을 형성하는 단계와; By removing the second protective layer exposed outside the first and second photoresist patterns, an auxiliary common contact forming a plurality of pixel holes corresponding to a portion where the pixel electrode is to be formed and exposing the auxiliary common wiring in the figure Forming a hole; 상기 제 1 두께의 제 1 포토레지스트 패턴을 제거하는 단계와;Removing the first photoresist pattern of the first thickness; 상기 제 2 포토레지스트 패턴 위로 전면에 도전성 물질층을 형성하는 단계와;Forming a conductive material layer over an entire surface of the second photoresist pattern; 상기 도전성 물질층 위로 전면에 포토레지스트층 형성하는 단계와;Forming a photoresist layer on the entire surface of the conductive material layer; 상기 포토레지스트층을 애싱처리하여 상기 제 2 포토레지스트 패턴 상부에 위치한 상기 도전성 물질층을 노출시키는 단계와;Ashing the photoresist layer to expose the conductive material layer overlying the second photoresist pattern; 상기 노출된 도전성 물질층을 제거함으로써 상기 다수의 화소홀에 대응하여 다수의 화소전극과 상기 공통배선에 대응하여 화소패턴과, 상기 보조공통콘택홀에 대응하여 상기 보조공통패턴을 형성하는 단계와;Removing the exposed conductive material layer to form a plurality of pixel electrodes corresponding to the plurality of pixel holes and the common wiring, and the auxiliary common pattern corresponding to the auxiliary common contact holes; 상기 제 2 포토레지스트 패턴을 제거하는 단계Removing the second photoresist pattern 를 포함하는 횡전계형 액정표시장치의 제조 방법. Method of manufacturing a transverse electric field type liquid crystal display device comprising a. 제 20 항에 있어서,The method of claim 20, 상기 컬러필터층을 형성하기 전에 상기 제 1 기판상에 상기 스위칭 영역에 대응하여 블랙매트릭스를 형성하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. And forming a black matrix on the first substrate in correspondence with the switching region before forming the color filter layer. 제 20 항에 있어서,The method of claim 20, 상기 화소연결전극을 형성하기 전에 상기 노출된 드레인 전극 위로 기둥형태의 스페이서를 더 형성하는 것이 특징인 횡전계형 액정표시장치의 제조 방법. And forming a columnar spacer on the exposed drain electrode before forming the pixel connection electrode. 제 20 항에 있어서,The method of claim 20, 상기 다수의 공통전극을 형성하기 전에 상기 제 2 기판상에 알카리 이온 용출 방지를 위한 버퍼층을 전면에 형성하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. And forming a buffer layer on an entire surface of the second substrate to prevent alkali ion elution before forming the plurality of common electrodes. 제 20 항에 있어서,The method of claim 20, 상기 게이트 배선 및 데이터 배선을 형성하는 단계는, 공통패드연결전극을 형성하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. The forming of the gate line and the data line may further include forming a common pad connection electrode. 제 32 항에 있어서,The method of claim 32, 상기 씰패턴을 형성하고 상기 화소연결패턴과 화소전극이 접촉하여 도통되도록 합착하는 단계는,Forming the seal pattern and bonding the pixel connection pattern and the pixel electrode to be in contact with each other, 은 도트 또는 상기 씰패턴 내에 함유된 도전볼을 통해 상기 보조공통배선과 상기 고통패드연결전극이 도통되도록 하는 단계를 더 포함하는 횡전계형 액정표시장치의 제조 방법. And causing the auxiliary common wiring and the pain pad connection electrode to be conductive through a silver dot or a conductive ball contained in the seal pattern.
KR1020070101239A 2007-10-09 2007-10-09 Liquid crystal display device with soda-lime glass and method of fabricating the same KR20090036198A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070101239A KR20090036198A (en) 2007-10-09 2007-10-09 Liquid crystal display device with soda-lime glass and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070101239A KR20090036198A (en) 2007-10-09 2007-10-09 Liquid crystal display device with soda-lime glass and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20090036198A true KR20090036198A (en) 2009-04-14

Family

ID=40761233

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070101239A KR20090036198A (en) 2007-10-09 2007-10-09 Liquid crystal display device with soda-lime glass and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20090036198A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110047001A (en) * 2009-10-29 2011-05-06 엘지디스플레이 주식회사 Fringe field switching liquid crystal display device and method of fabricating the same
KR20140081324A (en) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 Display panel
US8830410B2 (en) 2009-11-18 2014-09-09 Samsung Display Co., Ltd. Liquid crystal display with electrostatic-resistant wirings
KR20190064011A (en) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 Electroluminescent display device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110047001A (en) * 2009-10-29 2011-05-06 엘지디스플레이 주식회사 Fringe field switching liquid crystal display device and method of fabricating the same
US8830410B2 (en) 2009-11-18 2014-09-09 Samsung Display Co., Ltd. Liquid crystal display with electrostatic-resistant wirings
KR20140081324A (en) * 2012-12-21 2014-07-01 삼성디스플레이 주식회사 Display panel
KR20190064011A (en) * 2017-11-30 2019-06-10 엘지디스플레이 주식회사 Electroluminescent display device

Similar Documents

Publication Publication Date Title
US7545463B2 (en) Liquid crystal display device and fabricating method thereof
TWI440945B (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US7710529B2 (en) Liquid crystal display panel and method of manufacturing the same
CN100444013C (en) Liquid crystal display device and fabricating method thereof
JP4644179B2 (en) Array substrate for liquid crystal display device and manufacturing method thereof
JP2005222067A (en) Thin-film transistor display plate and liquid crystal display device including same
US8298843B2 (en) Array substrate for liquid crystal display device and method of fabricating the same
JP2010128418A (en) Liquid crystal display device and method of manufacturing the same
US8350975B2 (en) Array substrate and method for manufacturing the same
US6825497B2 (en) Active matrix substrate for a liquid crystal display and method of forming the same
KR20130071685A (en) Liquid crystal display device and method of fabricating the same
KR20090036198A (en) Liquid crystal display device with soda-lime glass and method of fabricating the same
KR100942265B1 (en) LCD with color-filter on TFT and method of fabricating of the same
CN1924676B (en) Display panel and method of manufacturing the same
KR100538327B1 (en) Thin film transistor array substrate of horizontal electronic field applying type and fabricating method thereof
JP5090133B2 (en) Liquid crystal display
US7576808B2 (en) Multi model glass type substrate for liquid crystal display device and method of fabricating the same
JP2000122096A (en) Reflective liquid crystal display device and its manufacture
US20080149933A1 (en) Display panel
KR20130030649A (en) Liquid crystal display device and method for fabricating the same
KR101460138B1 (en) Display substrate, method for manufacturing the same and liquid crystal display apparatus having the same
KR102551694B1 (en) Array Substrate For Liquid Crystal Display Device
KR101919455B1 (en) Liquid crystal display device and method of fabricating the same
KR100504572B1 (en) Liquid crystal display apparatus of horizontal electric field applying type and fabricating method thereof
KR20040034161A (en) liquid crystal display device and method for fabricating the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination