KR20090027408A

KR20090027408A - Low current detecting circuit in inverter

Info

Publication number: KR20090027408A
Application number: KR1020070092605A
Authority: KR
Inventors: 윤창선
Original assignee: 엘지이노텍 주식회사
Priority date: 2007-09-12
Filing date: 2007-09-12
Publication date: 2009-03-17

Abstract

A low current detecting circuit of an inverter is provided to prevent malfunction of a backlight by recognizing a state of the inverter clearly. A controller(300) outputs PWM(Pulse Width Modulation) signal for operating a lamp(100) to an inverter(200). The inverter corresponds to the PWM signal outputted from the controller and supplies the boosted voltage to a voltage level for driving a lamp to the lamp. The lamp is turned on by the voltage supplied to the inverter and performs an operation of the backlight with predetermined brightness. A low current detection circuit(400) compares the output current of the inverter with the predetermined reference current. The low current detection circuit outputs the informing signal that is a comparison result. A state output unit(500) transmits the state signal representing an operation state of the inverter according to the informing signal outputted from the low current detection circuit to an A/D board inside a TV set.

Description

Low current detecting circuit in inverter

도 1은 본 발명의 일 실시예에 따른 인버터 구동제어회로를 나타내는 개략적 블록도,1 is a schematic block diagram showing an inverter driving control circuit according to an embodiment of the present invention;

도 2는 본 발명의 일 실시예에 따른 인버터의 저전류 검출회로도.2 is a low current detection circuit diagram of an inverter according to an embodiment of the present invention.

＜도면의 주요부분에 사용된 부호의 설명＞<Description of the code used in the main part of the drawing>

100: 램프 200: 인버터100: lamp 200: inverter

300: 제어부 400: 저전류 검출회로부300: control unit 400: low current detection circuit unit

500: 상태 출력부 IS, IM: 인버터 귀환전류500: status output part IS, IM: inverter feedback current

D1, D2: 역류 방지용 다이오드 R1, R11, R2, R22: DC 필터저항D1, D2: Backflow prevention diodes R1, R11, R2, R22: DC filter resistance

C3, C6: 노이즈 필터용 커패시터 AMP1, AMP2: 비교기C3, C6: capacitors for noise filters AMP1, AMP2: comparators

(R3, R4), (R7, R8): 분압저항 VDD: 동작전압(R3, R4), (R7, R8): Voltage divider VDD: Operating voltage

Q1: 제어용 FET Q2, Q3: 스위칭 FETQ1: Control FET Q2, Q3: Switching FET

(R5, C4), (R6, C5): 시정수회로 R9: ESD 보강용 저항(R5, C4), (R6, C5): Time constant circuit R9: ESD reinforcement resistor

ZD1: ESD 대비용 제너다이오드ZD1: Zener Diode for ESD

본 발명은 인버터의 저전류 검출회로에 관한 것이다. The present invention relates to a low current detection circuit of an inverter.

통상적으로, 평판표시장치(Flat Panel Display)는 플라즈마 디스플레이 패널(Plasma Display Panel), 전계발광소자(Field Emission Display), 발광다이오드(Light Emitting Diode), 액정표시장치(Liquid Crystal Display)를 포함한다. 이러한 평판표시장치는 크게 발광형과 수광형으로 분류된다. 플라즈마 디스플레이 패널, 전계발광소자, 발광다이오드는 발광형이고, 액정표시장치는 수광형이다.In general, a flat panel display includes a plasma display panel, a field emission display, a light emitting diode, and a liquid crystal display. Such flat panel display devices are classified into light emitting type and light receiving type. Plasma display panels, electroluminescent devices, and light emitting diodes are light emitting, and liquid crystal displays are light receiving.

특히, 액정표시장치는 그 자체가 발광하지 못하는 특성 때문에 외부에서 빛이 입사되어 화상을 형성하는 수광형 소자이므로, 어두운 곳에서는 화상을 표시할 수 없는 문제점이 있었다.In particular, the liquid crystal display device has a problem in that it cannot display an image in a dark place because it is a light-receiving device that forms an image by injecting light from the outside due to its characteristic of not emitting light.

이러한 문제점을 해결하기 위하여 액정표시장치의 배면에 백라이트 어셈블리가 구비되어 빛을 조사하므로 어두운 곳에서도 화상을 표시할 수 있다.In order to solve this problem, a backlight assembly is provided on the rear surface of the liquid crystal display to irradiate light so that an image may be displayed even in a dark place.

백라이트 어셈블리의 일반적인 요구사양은 고휘도, 고효율, 휘도의 균일성, 장수명, 박형, 경량화, 저가격 등이다. 통상적으로, 노트북에 사용되는 모니터의 경우 소비전력을 낮게 하기 위하여 고효율의 장수명 백라이트 어셈블리가 요구되고, 범용 PC의 모니터나 TV의 경우에는 고휘도 백라이트 어셈블리가 요구된다.Typical requirements for the backlight assembly are high brightness, high efficiency, uniformity of brightness, long life, thinness, light weight and low cost. In general, in the case of a monitor used in a notebook, a high efficiency long life backlight assembly is required in order to lower power consumption, and in the case of a general purpose PC monitor or TV, a high brightness backlight assembly is required.

백라이트 어셈블리는 광을 제공하는 광원으로서 램프가 구비된다. 표시면에 대한 램프의 배치에 따라 에지형(edge type)과 직하형(direct type)으로 구분된다. 에지형 백라이트 어셈블리는 램프가 가장자리에 배치되어 광을 수평방향으로 조사하고, 조사된 광을 도광판에 의해 전방의 액정패널로 진행시킨다. 이에 반해, 직하형 백라이트 어셈블리는 다수개의 램프들이 일정 간격으로 배치되어 각 램프들로부터 제공된 광이 직접 전방의 액정패널로 진행된다.The backlight assembly is provided with a lamp as a light source for providing light. According to the arrangement of the lamp on the display surface, it is divided into edge type and direct type. In the edge type backlight assembly, a lamp is disposed at an edge to irradiate light in a horizontal direction, and the irradiated light is advanced to a liquid crystal panel in front by a light guide plate. In contrast, in the direct backlight assembly, a plurality of lamps are arranged at regular intervals so that light provided from each lamp is directly directed to the front liquid crystal panel.

백라이트 어셈블리는 앞서 설명한 바와 같이, 고휘도가 요구되어야 하는데, 현재 이러한 조건을 만족시키는 램프로는 냉음극 형광램프(CCFL: Cold Cathode Fluorescent Lamp)와, 외부전극 형광램프(EEFL: External Electrode Fluorescent Lamp)가 있다.As described above, the backlight assembly needs to have high brightness. Currently, lamps that satisfy these conditions include a cold cathode fluorescent lamp (CCFL) and an external electrofluorescent lamp (EEFL). have.

이러한 형광램프는 LC 공진형 인버터에서 얻어지는 수십 kHz의 낮은 교류전압을 승압 트랜스를 이용하여 형광램프의 방전 개시 광 유지에 필요한 고전압을 얻는 것이다. 이때, 인버터의 출력파형은 사인파 형태이다. 이러한 LC 공진형 인버터는 비교적 장치가 간단하고 효율이 높다는 장점으로 널리 이용되고 있다.The fluorescent lamp uses a boost transformer to obtain a low AC voltage of several tens of kHz obtained from an LC resonant inverter to obtain a high voltage necessary for maintaining the discharge start light of the fluorescent lamp. At this time, the output waveform of the inverter is a sine wave form. Such LC resonant inverters are widely used due to their relatively simple device and high efficiency.

그런데, 상기한 인버터에서 출력 전류가 작을 경우, 정상적으로 램프를 점등할 수 없으므로 정상적인 백라이트 기능을 수행할 수 없다. 따라서 백라이트 및 인버터 회로의 보호를 위해 인버터를 오프시킬 필요가 있다.However, when the output current is small in the inverter, since the lamp cannot be normally turned on, the normal backlight function cannot be performed. Therefore, it is necessary to turn off the inverter to protect the backlight and the inverter circuit.

본 발명은 인버터의 저전류를 검출하여 인버터를 오프시킨다.The present invention detects the low current of the inverter and turns off the inverter.

또한, 본 발명은 인버터의 오프상태를 제어보드로 통지한다.The present invention also notifies the control board of the off state of the inverter.

본 발명은 입력전압을 소정 레벨로 승압하는 인버터; 상기 인버터에서 출력되는 귀환전류의 DC 레벨이 기 설정된 기준전압 레벨보다 낮은 저전류 상태를 검출하면, 검출된 저전류상태를 나타내는 통지신호를 출력하는 저전류 검출회로부; 및 상기 저전류 검출회로부의 통지신호가 저전류 상태이면 상기 인버터를 오프시키는 제어부를 포함한다.The present invention provides an inverter for boosting an input voltage to a predetermined level; A low current detection circuit unit for outputting a notification signal indicative of the detected low current state when the DC level of the feedback current output from the inverter is lower than a preset reference voltage level; And a controller for turning off the inverter when the notification signal of the low current detection circuit unit is in a low current state.

본 발명의 일 실시예에 있어서, 상기 저전류 검출회로부의 출력 결과에 따른 상기 인버터의 작동상태를 나타내는 상태신호를 출력하는 상태 출력부를 더 포함할 수도 있다.In one embodiment of the present invention, it may further include a state output unit for outputting a state signal indicating the operating state of the inverter according to the output result of the low current detection circuit unit.

또한, 상기 저전류 검출회로부는, 상기 인버터에서 귀환되는 상기 귀환전류를 DC 레벨로 변환하는 DC 필터저항; 동작전압을 기 설정된 기준전압으로 분압하는 분압저항; 상기 DC 필터저항에서 출력되는 상기 귀환전류의 DC 레벨을 비반전단으로 입력받고, 상기 분압저항에 의해 분압된 상기 기준전압을 반전단으로 입력받아 상기 귀환전류의 상기 DC 레벨의 크기와 상기 기준전압의 크기를 비교하는 비교기; 상기 비교기의 비교 결과에 따라 온/오프되어 상기 구동전압을 스위칭하는 제어 FET; 및 상기 제어 FET의 온/오프상태에 역전되어 동작하며, 상기 제어부의 OVP 단자의 전압 레벨을 "하이" 또는 "로우"상태로 스위칭하는 제1 스위칭 FET를 포함한 다.The low current detection circuit unit may include: a DC filter resistor converting the feedback current returned from the inverter to a DC level; A voltage divider resistor for dividing the operating voltage to a predetermined reference voltage; The DC level of the feedback current output from the DC filter resistor is input to the non-inverting stage, and the reference voltage divided by the voltage dividing resistor is input to the inverting stage. Comparator to compare the size; A control FET which is turned on / off according to a comparison result of the comparator to switch the driving voltage; And a first switching FET inverted to an on / off state of the control FET and switching the voltage level of the OVP terminal of the controller to a “high” or “low” state.

또한, 상기 제1 스위칭 FET의 게이트에 연결되어 상기 제어 FET의 온/오프 상태에 따른 상기 제1 스위칭 FET의 역전 동작을 소정시간 지연시키는 제1 시정수 회로를 더 포함할 수도 있다.The apparatus may further include a first time constant circuit connected to a gate of the first switching FET to delay a reversal operation of the first switching FET according to an on / off state of the control FET.

또한, 상기 분압저항에 병렬 연결되어 상기 동작전압의 노이즈를 제거하는 노이즈 제거용 커패시터를 더 포함할 수도 있다.In addition, the capacitor may further include a noise removing capacitor connected in parallel with the voltage divider to remove noise of the operating voltage.

또한, 상기 인버터의 귀환전류 입력단자와 상기 DC 필터저항 사이에 설치되는 역류 방지용 다이오드를 더 포함할 수도 있다.The apparatus may further include a backflow prevention diode installed between the feedback current input terminal of the inverter and the DC filter resistor.

또한, 상기 상태 출력부는, 상기 제어 FET의 온/오프상태에 역전되어 동작하며, A/D 보드에 출력되는 상태신호를 "하이" 또는 "로우"상태로 스위칭하는 제2 스위칭 FET를 포함한다.In addition, the state output unit may include a second switching FET that operates inverted to an on / off state of the control FET and switches a state signal output to an A / D board to a "high" or "low" state.

또한, 상기 제2 스위칭 FET의 게이트에 연결되어 상기 제어 FET의 온/오프 상태에 따른 상기 제2 스위칭 FET의 역전 동작을 소정시간 지연시키는 제2 시정수 회로를 더 포함할 수도 있다.The control circuit may further include a second time constant circuit connected to a gate of the second switching FET to delay a reversal operation of the second switching FET according to an on / off state of the control FET.

또한, 상기 제2 스위칭 FET와 상기 A/D 보드 사이에 설치되는 제너다이오드 및 ESD 보강저항을 더 포함할 수도 있다.The apparatus may further include a zener diode and an ESD reinforcing resistor disposed between the second switching FET and the A / D board.

이하, 본 발명의 바람직한 실시 예(들)에 대하여 첨부도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호로 표기되었음에 유의하여야 한다. 또한, 하기의 설명에서는 구체적인 회로의 구성소자 등과 같은 많은 특정사항들이 도시되어 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐 이러한 특정 사항들 없이도 본 발명이 실시될 수 있음은 이 기술분야에서 통상의 지식을 가진 자에게는 자명하다 할 것이다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiment (s) of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the elements of each drawing, it should be noted that the same elements are denoted by the same reference numerals as much as possible even if they are displayed on different drawings. In addition, in the following description there are shown a number of specific details, such as components of the specific circuit, which are provided only to help a more general understanding of the present invention that the present invention may be practiced without these specific details. It is self-evident to those of ordinary knowledge in Esau. In describing the present invention, when it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 1은 본 발명의 일 실시예에 따른 인버터 구동제어회로를 나타내는 개략적 블록도이고, 도 2는 본 발명의 일 실시예에 따른 인버터의 저전류 검출회로도이다.1 is a schematic block diagram illustrating an inverter driving control circuit according to an embodiment of the present invention, and FIG. 2 is a low current detection circuit diagram of an inverter according to an embodiment of the present invention.

먼저, 본 발명의 일 실시예에 따른 인버터 구동제어회로는 백라이트용 램프(CCFL 램프 또는 EEFL 램프)(100)와, 이 램프(100)에 전원을 공급하는 인버터(200)와, 인버터(200)의 구동상태를 제어하는 제어부(300)와, 인버터(200)에서 출력되는 저전류를 검출하는 저전류 검출회로부(400)와, 인버터(200)의 작동상태를 출력하는 상태 출력부(500)를 포함한다.First, the inverter driving control circuit according to an embodiment of the present invention is a backlight lamp (CCFL lamp or EEFL lamp) 100, the inverter 200 for supplying power to the lamp 100, and the inverter 200 The control unit 300 to control the driving state of the low current detection circuit unit 400 for detecting the low current output from the inverter 200, and the state output unit 500 for outputting the operating state of the inverter 200 Include.

제어부(300)는 램프(100)를 구동하기 위한 PWM(Pluse Width Modulation) 변조신호를 인버터(200)에 출력한다.The control unit 300 outputs a PWM (Pluse Width Modulation) modulation signal for driving the lamp 100 to the inverter 200.

인버터(200)는 제어부(300)에서 출력되는 PWM 변조신호에 대응하여 램프(100)를 구동시키기 위한 전압레벨로 승압하여 램프(100)에 공급한다.The inverter 200 boosts the voltage level to drive the lamp 100 in response to the PWM modulation signal output from the controller 300 and supplies the voltage to the lamp 100.

램프(100)는 인버터(200)에 공급되는 전압에 의해 점등되어 소정의 휘도를 갖는 백라이트로서의 동작을 수행한다.The lamp 100 is turned on by the voltage supplied to the inverter 200 to operate as a backlight having a predetermined brightness.

저전류 검출회로부(400)는 인버터(200)의 출력전류를 귀환받아 기 설정된 기준전류와 비교하여 그 결과인 통지신호를 출력한다.The low current detection circuit unit 400 receives the output current of the inverter 200 and compares it with a preset reference current and outputs a notification signal as a result.

상태 출력부(500)는 저전류 검출회로부(400)에서 출력되는 상기 통지신호에 따라 인버터(200)의 동작상태를 나타내는 상태신호를 TV 세트 내의 A/D 보드(도시되지 않았음)에 전달한다.The state output unit 500 transmits a state signal indicating an operating state of the inverter 200 to an A / D board (not shown) in the TV set according to the notification signal output from the low current detection circuit unit 400. .

한편, 도 2를 참조하여 저전류 검출회로부(400)와 상태 출력부(500)의 구성을 보다 상세히 설명한다.Meanwhile, the configuration of the low current detection circuit unit 400 and the state output unit 500 will be described in more detail with reference to FIG. 2.

상기 저전류 검출회로부(400)는 상기 인버터(200)로부터 귀환되는 마스터 및 슬레이브 귀환전류의 역류를 방지하는 역류 방지용 다이오드(D1, D2)를 포함한다. 상기 다이오드(D1, D2)에서 출력된 귀환전류를 DC 레벨로 변환시키는 DC 필터저항(R1, R11)(R2, R22)이 상기 다이오드(D1, D2)와 비교기(AMP1, AMP2)의 비반전단(+) 사이에 각각 연결되며, DC 필터저항(R1, R11)(R2, R22)의 출력은 비교기(AMP1, AMP2)의 비반전단(+)으로 입력된다.The low current detection circuit unit 400 includes backflow prevention diodes D1 and D2 for preventing the reverse flow of the master and slave feedback currents returned from the inverter 200. DC filter resistors R1 and R11 (R2 and R22) for converting the feedback current output from the diodes D1 and D2 to the DC level are non-inverting stages of the diodes D1 and D2 and the comparators AMP1 and AMP2. Are respectively connected between +), and the outputs of the DC filter resistors R1 and R11 (R2 and R22) are input to the non-inverting terminals (+) of the comparators AMP1 and AMP2.

또한, 동작전압(VDD)을 기 설정된 기준전압으로 분압하는 한 쌍의 분압저항(R3, R4)이 상기 비교기(AMP1, AMP2)의 반전단(-)에 각각 연결되고, 분압저항(R3, R4)에서 분압된 기준전압은 비교기(AMP1, AMP2)의 반전단(-)에 입력된다.In addition, a pair of voltage dividing resistors R3 and R4 for dividing the operating voltage VDD to a predetermined reference voltage are connected to the inverting terminals (-) of the comparators AMP1 and AMP2, respectively. The divided reference voltage is input to the inverting terminal (-) of the comparators AMP1 and AMP2.

분압저항(R3, R4)에는 비교기(AMP1, AMP2)의 반전단(-)에 입력되는 기준전압 의 노이즈성분을 제거하는 노이즈 제거용 커패시터(C3)가 분압저항(R4)에 병렬 연결된다.In the divided resistors R3 and R4, a noise removing capacitor C3 for removing a noise component of a reference voltage input to the inverting terminal (-) of the comparators AMP1 and AMP2 is connected in parallel to the divided resistor R4.

한편, 비교기(AMP1, AMP2)의 출력은 제어용 FET(Q1)의 게이트에 연결되고, 제어용 FET(Q1)의 드레인과 소스는 각각 동작전압(VDD)와 그라운드에 접속된다.On the other hand, the outputs of the comparators AMP1 and AMP2 are connected to the gate of the control FET Q1, and the drain and the source of the control FET Q1 are connected to the operating voltage VDD and ground, respectively.

제어용 FET(Q1)의 드레인에는 한 쌍의 제1 및 제2 스위칭 FET(Q2, Q3)의 게이트가 연결되고, 제1 및 제2 스위칭 FET(Q2, Q3)의 소스는 접지되며, 제1 스위칭 FET(Q2)의 드레인은 제어부(300)의 OVP(Over Voltage Protect) 단자에 연결된다. 제어부(300)의 OVP 단자는 저전류 검출회로부(400)에서 감지한 부하전류가 저전류일 경우 "로우"상태의 귀환신호를 수신하는 단자로서, 제어부(300)는 OVP 단자의 귀환신호가 "로우"상태이면 인버터를 차단하여 시스템 및 부하를 보호한다.Gates of the pair of first and second switching FETs Q2 and Q3 are connected to the drain of the control FET Q1, the sources of the first and second switching FETs Q2 and Q3 are grounded, and the first switching is performed. The drain of the FET Q2 is connected to the over voltage protect (OVP) terminal of the controller 300. The OVP terminal of the control unit 300 receives a feedback signal of a "low" state when the load current sensed by the low current detection circuit unit 400 is a low current, and the control unit 300 receives a feedback signal of the "OVP terminal". Low state protects the system and the load by shutting off the inverter.

또한, 제2 스위칭 FET(Q3)의 드레인은 TV 세트 내의 A/D 보드(도시되지 않았음)에 연결된다.Also, the drain of the second switching FET Q3 is connected to an A / D board (not shown) in the TV set.

또한, 제1 및 제2 스위칭 FET(Q2, Q3)의 게이트에는 후술하는 인버터(200)의 중지 및 상태신호의 출력을 소정시간 지연시키는 시정수회로(R5, C4)(R6, C5)가 연결되고, 제2 스위칭 FET(Q3)의 드레인에는 상태신호의 출력레벨을 제한하는 분압저항(R7, R8)이 연결되고, 또한, 병렬로 상태신호의 노이즈를 필터링하는 노이즈 필터용 커패시터(C6)가 연결되며, 상태신호 출력측에는 정전기 방전에 대비하여 저항(R9)과 제너다이오드(ZD1)를 연결한다.In addition, time constant circuits R5 and C4 (R6 and C5) for connecting the gates of the first and second switching FETs Q2 and Q3 to delay the output of the inverter 200 and the output of the state signal, which will be described later, for a predetermined time, are connected. In the drain of the second switching FET Q3, voltage divider R7 and R8 for limiting the output level of the state signal are connected, and a noise filter capacitor C6 for filtering noise of the state signal in parallel is provided. The resistor R9 and the zener diode ZD1 are connected to the state signal output side in preparation for electrostatic discharge.

상기와 같은 구성을 갖는 본 발명의 동작을 설명하면 다음과 같다.Referring to the operation of the present invention having the configuration as described above are as follows.

인버터(200)에서 출력되는 마스터 및 슬레이브 전류(IS, IM)가 귀환되면, DC 필터저항(R1, R11)(R2, R22)에 의해 DC 성분이 검출되어 비교기(AMP1, AMP2)의 비반전단(+)에 입력된다. 또한, 동작전압(VDD)은 분압저항(R3, R4)에 의해 기 설정된 기준전압레벨로 분압된 후 비교기(AMP1, AMP2)의 반전단(-)에 입력된다.When the master and slave currents IS and IM outputted from the inverter 200 are fed back, DC components are detected by the DC filter resistors R1 and R11 (R2 and R22) and thus the non-inverting stages of the comparators AMP1 and AMP2 ( Is entered in +). In addition, the operating voltage VDD is divided by the divided resistors R3 and R4 to a predetermined reference voltage level and then input to the inverting terminals (-) of the comparators AMP1 and AMP2.

비교기(AMP1, AMP2)는 입력되는 귀환전류의 DC 레벨과 분압저항(R3, R4)에 의해 분압된 기준전압의 크기를 비교하는데, 이때, 귀환전류가 정상레벨인 경우에는 귀환전류의 DC 레벨이 기준전압보다 높은 전압이므로 비교기(AMP1, AMP2)의 출력은 "하이"상태가 된다.The comparators AMP1 and AMP2 compare the DC level of the feedback current input to the magnitude of the reference voltage divided by the divided resistors R3 and R4. In this case, when the feedback current is the normal level, the DC level of the feedback current is Since the voltage is higher than the reference voltage, the outputs of the comparators AMP1 and AMP2 are "high".

비교기(AMP1, AMP2)의 출력이 "하이"상태이면, 제어용 FET(Q1)가 턴-온 되고, 동작전압(VDD)은 제어용 FET(Q1)를 통해 그라운드로 패스되므로 제1 및 제2 스위칭 FET(Q2, Q3)의 게이트는 "로우"상태가 되어 턴-오프 된다.When the outputs of the comparators AMP1 and AMP2 are in the "high" state, the control FET Q1 is turned on and the operating voltage VDD is passed to the ground through the control FET Q1, so that the first and second switching FETs The gates of (Q2, Q3) are turned "low" and turned off.

제1 스위칭 FET(Q2)가 턴-오프 상태이면, 제1 스위칭 FET(Q2)의 드레인에 연결된 제어부(300)의 OVP 단자는 "하이"상태를 유지한다. 따라서 인버터는 정상동작을 수행한다.When the first switching FET Q2 is turned off, the OVP terminal of the control unit 300 connected to the drain of the first switching FET Q2 maintains the "high" state. Therefore, the inverter performs normal operation.

또한, 제2 스위칭 FET(Q3)가 턴-오프 상태이면 상태신호(STATUS)는 "하이"상태를 유지하고, 이에 따라 A/D 보드는 인버터(200)가 정상 동작상태임을 인식한다.In addition, when the second switching FET Q3 is turned off, the status signal STATUS remains “high”, whereby the A / D board recognizes that the inverter 200 is in a normal operating state.

한편, 귀환전류가 저전류 상태인 경우에는 귀환전류의 DC 레벨이 기준전압보다 낮은 전압이므로 비교기(AMP1, AMP2)의 출력은 "로우"상태가 된다.On the other hand, when the feedback current is in the low current state, since the DC level of the feedback current is lower than the reference voltage, the outputs of the comparators AMP1 and AMP2 are in the "low" state.

비교기(AMP1, AMP2)의 출력이 "로우"상태이면, 제어용 FET(Q1)가 턴-오프 되 고, 동작전압(VDD)은 제1 및 제2 스위칭 FET(Q2, Q3)의 게이트에 각각 공급된다. 이때, 제1 및 제2 스위칭 FET(Q2, Q3)의 게이트에 연결된 시정수회로(R5, C4)(R6, C5)에 의해 동작전압(VDD)은 소정시간동안 지연된 후 제1 및 제2 스위칭 FET(Q2, Q3)의 게이트에 공급되며, 소정시간이 경과한 후 제1 및 제2 스위칭 FET(Q2, Q3)는 각각 턴-온된다.When the outputs of the comparators AMP1 and AMP2 are "low", the control FET Q1 is turned off and the operating voltage VDD is supplied to the gates of the first and second switching FETs Q2 and Q3, respectively. do. At this time, the operation voltage VDD is delayed for a predetermined time by the time constant circuits R5 and C4 R6 and C5 connected to the gates of the first and second switching FETs Q2 and Q3, and then the first and second switching are performed. The gates of the FETs Q2 and Q3 are supplied to each other, and after a predetermined time elapses, the first and second switching FETs Q2 and Q3 are turned on.

제1 스위칭 FET(Q2)가 턴-온 상태이면, 제1 스위칭 FET(Q2)의 드레인에 연결된 제어부(300)의 OVP 단자는 "로우"상태로 전환된다. 제어부(300)는 OVP 단자가 "로우"상태로 전환되는 것을 감지하여 인버터(200)를 강제로 턴-오프시킨다.When the first switching FET Q2 is turned on, the OVP terminal of the controller 300 connected to the drain of the first switching FET Q2 is switched to the "low" state. The controller 300 detects that the OVP terminal is switched to the "low" state and forcibly turns off the inverter 200.

또한, 제2 스위칭 FET(Q3)가 턴-온 상태이면 상태신호(STATUS)는 "로우"상태로 전환되고, 이에 따라 A/D 보드는 인버터(200)가 정지되었음을 인식한다.In addition, when the second switching FET Q3 is turned on, the state signal STATUS is switched to the “low” state, whereby the A / D board recognizes that the inverter 200 is stopped.

따라서 인버터(200)의 출력전류가 저전류일 때 인버터(200)를 자동 오프 시키고, 인버터(200)의 상태를 A/D 보드에 통지함으로써, 인버터(200)의 오동작 및 파손을 방지할 수 있다.Therefore, when the output current of the inverter 200 is a low current, the inverter 200 is automatically turned off and the state of the inverter 200 is notified to the A / D board, thereby preventing malfunction and damage of the inverter 200. .

이와 같이, 본 발명의 상세한 설명에서는 구체적인 실시 예(들)에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예(들)에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, in the detailed description of the present invention, specific embodiment (s) have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiment (s), but should be defined by the claims below and equivalents thereof.

본 발명은 인버터에서 출력되는 전류가 저전류 상태일 때 인버터를 자동 오프시킴으로써, 백라이트의 오동작 및 파손을 방지할 수 있다.According to the present invention, the inverter is automatically turned off when the current output from the inverter is in a low current state, thereby preventing malfunction and breakage of the backlight.

본 발명은 인버터의 오프상태를 A/D 보드에 통지함으로써 인버터의 상태를 명확하게 인식할 수 있으며, 이로 인한 백라이트의 오동작을 방지할 수 있다.The present invention can clearly recognize the state of the inverter by notifying the A / D board of the off state of the inverter, thereby preventing malfunction of the backlight.

Claims

An inverter for boosting an input voltage to a predetermined level;

A low current detection circuit unit for outputting a notification signal indicative of the detected low current state when the DC level of the feedback current output from the inverter is lower than a preset reference voltage level; And

And a control unit which turns off the inverter when the notification signal of the low current detection circuit unit is in a low current state.

The method of claim 1,

And a state output unit for outputting a state signal indicating an operating state of the inverter according to the output result of the low current detection circuit unit.

The method of claim 1,

The low current detection circuit unit,

A DC filter resistor converting the feedback current fed back from the inverter to a DC level;

A voltage divider resistor for dividing the operating voltage to a predetermined reference voltage;

The DC level of the feedback current output from the DC filter resistor is input to the non-inverting stage, and the reference voltage divided by the voltage dividing resistor is input to the inverting stage of the magnitude of the DC level of the feedback current and the reference voltage. Comparator to compare the size;

A control FET which is turned on / off according to a comparison result of the comparator to switch the driving voltage; And

And a first switching FET for reversing the on / off state of the control FET and switching the voltage level of the OVP terminal of the controller to a "high" or "low" state.

The method of claim 3, wherein

And a first time constant circuit connected to a gate of the first switching FET to delay a reversal operation of the first switching FET according to an on / off state of the control FET for a predetermined time.

The method of claim 3, wherein

And a noise removing capacitor connected to the voltage divider in parallel to remove noise of the operating voltage.

The method of claim 3, wherein

And a backflow prevention diode provided between the feedback current input terminal of the inverter and the DC filter resistor.

The method of claim 2 or 3,

The state output unit,

And a second switching FET for reversing the on / off state of the control FET and switching a state signal output to an A / D board to a "high" or "low" state.

The method of claim 7, wherein

And a second time constant circuit connected to a gate of the second switching FET to delay a reversal operation of the second switching FET according to an on / off state of the control FET for a predetermined time.

The method of claim 7, wherein

And a zener diode and an ESD reinforcing resistor disposed between the second switching FET and the A / D board.