KR20090017223A - Circuit for outputing a data of a semiconductor device - Google Patents

Circuit for outputing a data of a semiconductor device Download PDF

Info

Publication number
KR20090017223A
KR20090017223A KR1020070081812A KR20070081812A KR20090017223A KR 20090017223 A KR20090017223 A KR 20090017223A KR 1020070081812 A KR1020070081812 A KR 1020070081812A KR 20070081812 A KR20070081812 A KR 20070081812A KR 20090017223 A KR20090017223 A KR 20090017223A
Authority
KR
South Korea
Prior art keywords
transistor
driver
signal
supply voltage
unit
Prior art date
Application number
KR1020070081812A
Other languages
Korean (ko)
Inventor
송윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070081812A priority Critical patent/KR20090017223A/en
Publication of KR20090017223A publication Critical patent/KR20090017223A/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

A data output circuit of a semiconductor device is provided to reduce relatively power consumption due to an excessive size of a driver and a trouble due to an overshoot of a main driver by reducing driving force of the main driver under an external supply voltage more than a tolerance range. A data output circuit of a semiconductor device includes a control unit(220) and a data output buffer(230). The control unit generates a controls signal(S_S) corresponding to a level of an external supply voltage. The data output buffer receives a data signal(D_Out) and drives the data signal by using driving force corresponding to a level of the external supply voltage according to a control signal.

Description

반도체 장치의 데이터 출력 회로{Circuit For Outputing a Data Of a Semiconductor Device}Circuit For Outputing a Data Of a Semiconductor Device

본 발명은 반도체 장치에 관한 것으로서, 보다 상세하게는 외부 공급 전압 레벨에 대응하여 구동력을 조절하는 반도체 장치의 데이터 출력 회로에 관한 것이다. The present invention relates to a semiconductor device, and more particularly, to a data output circuit of a semiconductor device for adjusting a driving force corresponding to an external supply voltage level.

일반적으로 디램(DRAM) 등과 같은 반도체 장치는 선택된 메모리 셀(Memory cell)로부터 리드(Read)된 데이터를 칩의 외부로 출력하기 위한 데이터 출력 회로를 구비한다.In general, a semiconductor device such as a DRAM includes a data output circuit for outputting data read from a selected memory cell to the outside of the chip.

이러한 데이터 출력 회로는 데이터 출력 버퍼 및 데이터 출력 드라이버를 포함하며, 일반적인 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)의 경우, 대체로 정상 작동(Normal Operation)에 적용되는 VDD는 1.8V를 기준으로 1.7V 내지 1.9V 의 범위를 만족하도록 규정된다. These data output circuits include a data output buffer and a data output driver.In the case of a typical DDR SDRAM (Double Data Rate Synchronous Dynamic Random Access Memory), VDD, which is typically applied for normal operation, is 1.7V based on 1.8V. It is defined to satisfy the range of V to 1.9V.

일반적인 데이터 출력 회로는 도 1과 같이 구성되며, 데이터 드라이버(미도 시)에서 출력된 데이터 신호(D_OUT)가 데이터 출력 버퍼(10)에 인가되고, 데이터 출력 버퍼(10)의 출력인 데이터(DQ)가 데이터 출력 핀(12)으로 인가된다. The general data output circuit is configured as shown in FIG. 1, and the data signal D_OUT output from the data driver (not shown) is applied to the data output buffer 10 and the data DQ, which is the output of the data output buffer 10. Is applied to the data output pin 12.

도 2는 종래의 데이터 출력 버퍼(10)의 회로도를 도시한 도면으로서, 데이터 드라이버(미도시)에서 출력된 데이터 신호(D_OUT)가 인가되는 프리 드라이버(Pre Driver)(100)와, 프리 드라이버(100)에서 출력된 신호(Pre_out P, Pre_out N)가 인가되는 메인 드라이버(110)로 구성된다. FIG. 2 is a diagram illustrating a circuit diagram of a conventional data output buffer 10. A pre-driver 100 to which a data signal D_OUT output from a data driver (not shown) is applied, and a pre-driver ( A main driver 110 to which the signals Pre_out P and Pre_out N output from 100 are applied.

프리 드라이버(100)는 데이터 출력 버퍼(10)로부터 데이터 신호를 수신하여, 전원전압 레벨로 풀업(Pull Up) 및 접지전압 레벨로 풀다운(Pull Down) 구동한다. The pre-driver 100 receives a data signal from the data output buffer 10, and pulls up to a power supply voltage level and pulls down to a ground voltage level.

메인 드라이버(110)는 출력되는 데이터(DQ)의 레벨을 결정하는 풀업용 드라이버와 풀다운용 드라이버로 구성되며, 인가된 프리 드라이버 신호(Pre_out P, Pre_out N)를 구동하여 데이터(DQ)를 출력한다. The main driver 110 is composed of a pull-up driver and a pull-down driver for determining the level of the output data DQ. The main driver 110 drives the applied pre-driver signals Pre_out P and Pre_out N to output data DQ. .

여기에서 데이터 출력 버퍼(10)에 포함된 메인 드라이버(110)는 드라이버 사이즈가 설계치로 고정된다. Here, the main driver 110 included in the data output buffer 10 has a driver size fixed at a design value.

한편, 데이터 출력에 있어서 외부 공급 전압에 변동이 발생되면 데이터 밸리드 윈도우(Data Valid Window) 불량이 발생하며, 이러한 불량은 리버젼(Revision)을 통해서만 해결할 수 있었다. On the other hand, when a change occurs in the external supply voltage in the data output, a data valid window defect occurs, and such a defect can be solved only through revision.

즉, 외부 공급 전압이 허용 범위 이상 또는 이하로 변동되는 경우, 이러한 불량이 발생될 수 있다. 상기 불량은 특정 조건의 불량 분석을 통하여 확보된 데이터를 기준으로 제품의 특성에 맞는 용량을 갖도록 데이터 출력 버퍼를 수정하는 방법이 제시될 수 있다. That is, when the external supply voltage fluctuates above or below the allowable range, such a defect may occur. The defect may be presented a method of modifying the data output buffer to have a capacity suitable for the characteristics of the product based on the data obtained through the failure analysis of a specific condition.

그러나 메인 드라이버의 드라이버 사이즈가 고정되기 때문에 상술한 종래 방법으로는 외부 공급 전압의 변동에 대응한 능동적인 대처가 어려웠다. However, since the driver size of the main driver is fixed, it is difficult to actively cope with the fluctuation of the external supply voltage by the above-described conventional method.

본 발명은 외부 공급 전압의 레벨에 대응하여 구동력을 조절하는 반도체 장치의 데이터 출력 회로를 제공한다. The present invention provides a data output circuit of a semiconductor device that adjusts a driving force corresponding to a level of an external supply voltage.

본 발명의 반도체 장치의 데이터 출력 회로는 외부 공급 전압의 레벨에 대응하는 제어 신호를 생성하는 제어부; 및 데이터 신호가 입력되고, 상기 제어 신호에 의하여 상기 외부 공급 전압의 레벨에 대응하는 구동력으로써 상기 데이터 신호를 구동하는 데이터 출력 버퍼; 를 포함한다.The data output circuit of the semiconductor device of the present invention includes a control unit for generating a control signal corresponding to a level of an external supply voltage; And a data output buffer to which a data signal is input and drives the data signal with a driving force corresponding to the level of the external supply voltage by the control signal. It includes.

이중, 상기 제어부는 상기 외부 공급 전압의 레벨을 검출하는 외부 공급 전압 검출기; 및 상기 외부 공급 전압 검출기의 검출 결과에 대응하는 상기 제어 신호를 생성하는 디코더; 를 포함할 수 있다. The control unit may include: an external supply voltage detector for detecting a level of the external supply voltage; And a decoder configured to generate the control signal corresponding to a detection result of the external supply voltage detector. It may include.

이중, 상기 디코더는 상기 외부 공급 전압 검출기에 의하여 상기 외부 공급 전압 레벨이 미리 설정된 기준 범위 이하로 검출된 경우에는 보강 신호를 생성하고, 상기 기준 범위 내로 검출된 경우에는 고정 신호를 생성하며, 기준 범위 이상으로 검출된 경우에는 강하 신호를 생성할 수 있다.Among these, the decoder generates a reinforcement signal when the external supply voltage level is detected by the external supply voltage detector to be below a preset reference range, and generates a fixed signal when the external supply voltage level is detected within the reference range. In the case of an abnormal detection, a drop signal can be generated.

한편, 상기 데이터 출력 버퍼는 상기 데이터 신호가 입력되고, 상기 데이터 신호를 프리 드라이버 신호로 출력하는 프리 드라이버부; 및 상기 제어 신호에 의하여 상기 구동력이 상기 외부 공급 전압의 레벨에 대응되게 조절되고, 조절된 상기 구동력으로써 상기 프리 드라이버 신호를 구동하여 출력하는 메인 드라이버부; 를 포함하여 구성될 수 있다. The data output buffer may include a pre-driver unit configured to receive the data signal and output the data signal as a pre-driver signal; And a main driver unit configured to adjust the driving force corresponding to the level of the external supply voltage by the control signal, and to drive and output the pre-driver signal with the adjusted driving force. It may be configured to include.

이중, 상기 메인 드라이버부는 풀업부와 풀다운부를 구비하며, 상기 풀업부와 상기 풀다운부 중 최소한 하나 이상이 상기 제어 신호에 의하여 상기 구동력이 조절될 수 있다. The main driver may include a pull-up unit and a pull-down unit, and at least one of the pull-up unit and the pull-down unit may adjust the driving force by the control signal.

이중, 상기 풀업부는 상기 제어 신호에 의하여 구동이 선택되는 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및; 상기 프리 드라이버 신호에 의하여 구동되는 구동 트랜지스터; 가 병렬 연결되고, 상기 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및 구동 트랜지스터는 서로 드라이버 사이즈가 다른 PMOS 트랜지스터로 구성됨이 바람직하다. Among these, the pull-up unit includes a reinforcement transistor, a fixed transistor, a drop transistor, and a drive selected by the control signal; A driving transistor driven by the pre-driver signal; Are connected in parallel, and the reinforcing transistor, the fixed transistor, the falling transistor, and the driving transistor are preferably composed of PMOS transistors having different driver sizes.

또한, 상기 드라이버 사이즈는 상기 보강 트랜지스터, 상기 고정 트랜지스터, 및 상기 강하 트랜지스터의 순서로 작아지게 설정될 수 있으며, 서로 다른 제어 신호에 의하여 각각 구동될 수 있다. In addition, the driver size may be set to be smaller in the order of the enhancement transistor, the fixed transistor, and the drop transistor, and may be driven by different control signals.

마찬가지로, 풀다운부는 상기 제어 신호에 의하여 구동이 선택되는 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및; 상기 프리 드라이버 신호에 의하여 구동되는 구동 트랜지스터; 가 병렬 연결되고, 상기 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및 구동 트랜지스터는 서로 드라이버 사이즈가 다른 NMOS 트랜지스터로 구성됨이 바람직하다. Similarly, the pull-down unit includes a reinforcement transistor, a fixed transistor, a drop transistor, and a drive selected by the control signal; A driving transistor driven by the pre-driver signal; Are connected in parallel, and the reinforcing transistor, the fixed transistor, the falling transistor, and the driving transistor are preferably composed of NMOS transistors having different driver sizes.

또한, 상기 드라이버 사이즈는 상기 보강 트랜지스터, 상기 고정 트랜지스터, 및 상기 강하 트랜지스터의 순서로 작아지게 설정될 수 있으며, 서로 다른 제어 신호에 의하여 각각 구동될 수 있다. In addition, the driver size may be set to be smaller in the order of the enhancement transistor, the fixed transistor, and the drop transistor, and may be driven by different control signals.

한편, 본 발명의 다른 실시예로 구성 가능한 반도체 장치의 데이터 출력 회로는 데이터 신호가 입력되고, 상기 데이터 신호를 프리 드라이버 신호로 출력하는 프리 드라이버부; 및 외부 공급 전압의 레벨에 대응하는 값을 갖는 제어 신호를 수신하며, 상기 제어 신호에 대응하여 구동력이 조절되고, 조절된 상기 구동력으로써 상기 프리 드라이버 신호를 구동하여 출력하는 메인 드라이버부;를 포함한다.On the other hand, the data output circuit of the semiconductor device configurable in another embodiment of the present invention includes a pre-driver unit for receiving a data signal and outputting the data signal as a pre-driver signal; And a main driver unit configured to receive a control signal having a value corresponding to a level of an external supply voltage, and to drive and output the pre-driver signal using the regulated driving force in response to the control signal. .

이중, 상기 프리 드라이버부와 상기 메인 드라이버부는 앞서 설명한 실시예와 동일한 과정으로 동작하며, 해당 구성 요소에 관한 설명은 생략하기로 한다. The pre-driver unit and the main driver unit operate in the same process as the above-described embodiment, and descriptions of the corresponding elements will be omitted.

그리고, 상기 제어 신호는 외부 공급 전압의 레벨에 대응하는 값으로 미리 세팅된 최소한 2 비트 이상의 정보를 갖는 신호일 수 있다.The control signal may be a signal having at least two bits of information preset to a value corresponding to a level of an external supply voltage.

또한, 상기 제어 신호는 EMRS 와 MRS 중 어느 하나로부터 제공될 수 있다.In addition, the control signal may be provided from any one of EMRS and MRS.

본 발명에 따른 반도체 장치의 데이터 출력 회로는 외부 공급 전압 레벨에 대응되는 제어 신호에 의해 메인 드라이버의 구동력을 조절함으로써, 허용 범위 이하의 외부 공급 전압하에서는 상대적으로 메인 드라이버의 구동력을 높여, 데이터 출력 회로의 슬루 레이트(Slew rate)를 향상시키고, 데이터 밸리드 윈도우를 확대 시킬 수 있다. The data output circuit of the semiconductor device according to the present invention adjusts the driving force of the main driver by a control signal corresponding to the external supply voltage level, thereby increasing the driving force of the main driver relatively under an external supply voltage of less than a permissible range, It is possible to improve the slew rate and to enlarge the data valid window.

그리고, 허용 범위 이상의 외부 공급 전압하에서는 상대적으로 메인 드라이버의 구동력을 낮추어, 과도한 드라이버 사이즈에 의한 전력 소모를 상대적으로 줄일 수 있고, 메인 드라이버의 오버슛(Overshoot)에 의한 불량을 방지할 수 있다.In addition, under an external supply voltage of more than an allowable range, the driving force of the main driver is relatively lowered, thereby reducing power consumption due to excessive driver size, and preventing a failure due to overshoot of the main driver.

본 발명의 반도체 장치의 데이터 출력 회로는 데이터 출력 핀에 데이터를 출력하는 드라이버의 풀업과 풀다운 용량을 외부 공급 전압의 레벨에 대응하여 조절하는 것이다. The data output circuit of the semiconductor device of the present invention adjusts the pull-up and pull-down capacitances of a driver for outputting data to the data output pins in accordance with the level of the external supply voltage.

도 3을 참조하면, 본 발명의 반도체 장치의 출력 회로의 실시예는 데이터 신호(D_Out)를 출력하는 데이터 드라이버(210), 외부 공급 전압을 검출하는 외부 공급 전압 검출기(221) 및 검출한 외부 공급 전압 레벨에 대응하는 제어 신호(S_S)를 생성하는 디코더(Decorder)(222)를 포함하는 제어부(220), 데이터 신호(D_Out)를 수신하는 프리 드라이버(231) 및 프리 드라이버(231)로부터 인가된 신호(Pre_Out P, Pre_Out N)를 구동하며 디코더(222)로부터 제어 신호(S_S)를 수신하여 구동력을 조절하는 메인 드라이버부(232)를 포함하는 데이터 출력 버퍼(230) 및 데이터 출력 버퍼(230)로부터 인가된 신호를 데이터(DQ)로 출력하는 데이터 출력 핀(240)을 포함한다. Referring to FIG. 3, an embodiment of an output circuit of a semiconductor device of the present invention includes a data driver 210 for outputting a data signal D_Out, an external supply voltage detector 221 for detecting an external supply voltage, and a detected external supply. The controller 220 includes a decoder 222 that generates a control signal S_S corresponding to the voltage level, and is applied from the pre-driver 231 and the pre-driver 231 that receive the data signal D_Out. A data output buffer 230 and a data output buffer 230 including a main driver 232 for driving the signals Pre_Out P and Pre_Out N and receiving a control signal S_S from the decoder 222 to adjust the driving force. The data output pin 240 outputs a signal applied from the data DQ.

디코더(222)는 외부 공급 전압 검출기(221)에 의하여 검출된 외부 공급 전압 레벨에 대응하는 제어 신호(S_S: S_UP, S_FIX, S_DOWN)를 제공한다. The decoder 222 provides a control signal S_S (S_UP, S_FIX, S_DOWN) corresponding to the external supply voltage level detected by the external supply voltage detector 221.

메인 드라이버부(232)는 디코더(222)로부터 제어 신호(S_S)를 수신하여 풀업 및 풀다운 구동력을 조절함으로써, 외부 공급 전원 레벨에 대응하는 출력 드라이버 구동력을 구현한다. The main driver 232 receives the control signal S_S from the decoder 222 to adjust the pull-up and pull-down driving force, thereby implementing the output driver driving force corresponding to the external power supply level.

도 4를 참조하면, 데이터 출력 버퍼(400)는 데이터 신호(D_Out)를 수신하는 프리 드라이버부(410)와 제어 신호(S_S)에 대응하는 구동력을 조절하는 메인 드라이버부(420)를 구비한다. Referring to FIG. 4, the data output buffer 400 includes a pre-driver unit 410 for receiving a data signal D_Out and a main driver unit 420 for adjusting a driving force corresponding to the control signal S_S.

프리 드라이버부(410)는 데이터 드라이버(미도시)로부터 인가된 데이터 신호(D_Out)를 전원전압(VDD) 레벨로 풀업 및 접지전압(GND) 레벨로 풀다운 구동하는 PMOS 트랜지스터(P10, P20)와 NMOS 트랜지스터(N10, N20)가 직렬 연결된 인버터를 구비한다. The pre-driver 410 pulls up the data signal D_Out applied from the data driver (not shown) to the power supply voltage VDD level and pulls down to the ground voltage GND level and the PMOS transistors P10 and P20. The transistors N10 and N20 have an inverter connected in series.

프리 드라이버부(410)는 인가된 데이터 신호(D_Out)를 구동하여 프리 드라이버 신호(Pre_Out P, Pre_Out N)를 출력하고, 이를 메인 드라이버부(420)로 인가한다. The pre-driver 410 drives the applied data signal D_Out to output the pre-driver signals Pre_Out P and Pre_Out N, and applies it to the main driver 420.

메인 드라이버부(420)는 디코더(222)로부터 제어 신호(S_S)를 수신하고, 프리 드라이버 신호(Pre_Out P, Pre_Out N)를 구동하는 풀업부(421) 및 풀다운부(422)를 구비한다. The main driver 420 receives a control signal S_S from the decoder 222 and includes a pull-up unit 421 and a pull-down unit 422 for driving the pre-driver signals Pre_Out P and Pre_Out N.

이하에서는, 본 발명에 따른 외부 공급 전압 레벨에 대응하는 구동력으로 풀업 구동하는 데이터 출력 회로의 작용에 대해서 상세히 설명한다. Hereinafter, the operation of the data output circuit for pull-up driving with the driving force corresponding to the external supply voltage level according to the present invention will be described in detail.

풀업부(421)는 드라이버 사이즈가 서로 다른 보강 트랜지스터(P1), 고정 트랜지스터(P2), 강하 트랜지스터(P3) 및 프리 드라이버부(410)로부터 인가된 신 호(Pre_Out P)를 구동하는 구동 트랜지스터(P4)를 병렬 연결함이 바람직하다.The pull-up unit 421 may include a driving transistor for driving a signal Pre_Out P applied from the reinforcement transistor P1, the fixed transistor P2, the falling transistor P3, and the pre-driver unit 410 having different driver sizes ( It is preferable to connect P4) in parallel.

풀업부(421)의 PMOS 트랜지스터들의 드라이버 사이즈는 보강 트랜지스터(P1) > 고정 트랜지스터(P2) > 강하 트랜지스터(P3) > 구동 트랜지스터(P4) 순이며, 구동 트랜지스터(P4)와 강하 트랜지스터(P3)를 병렬 연결한 드라이버 사이즈는 구동 트랜지스터(P4)와 고정 트랜지스터(P2)를 병렬 연결한 드라이버 사이즈보다 작다고 가정한다. Driver sizes of the PMOS transistors of the pull-up unit 421 are in the order of the reinforcement transistor P1> the fixed transistor P2> the falling transistor P3> the driving transistor P4, and the driving transistor P4 and the falling transistor P3. It is assumed that the driver size connected in parallel is smaller than the driver size in which the driving transistor P4 and the fixed transistor P2 are connected in parallel.

구동 트랜지스터(P4)는 제어 신호(S_S)와 상관없이 프리 드라이버 신호(Pre_Out P)가 인가되면 턴온된다. The driving transistor P4 is turned on when the pre-driver signal Pre_Out P is applied regardless of the control signal S_S.

메인 드라이버부(420)의 풀업 구동시, 외부 공급 전압 검출기(221)에 의하여 메인 드라이버부(420)의 외부 공급 전압 레벨이 허용 범위 이하로 검출되면, 디코더(222)로부터 보강 신호(S_UP1)가 보강 트랜지스터(P1)의 게이트에 인가되어 보강 트랜지스터(P1)는 턴온되고, 고정 트랜지스터(P2), 강하 트랜지스터(P3)는 턴오프 상태가 된다. In the pull-up driving of the main driver 420, when the external supply voltage level of the main driver 420 is detected by the external supply voltage detector 221 to be below the allowable range, the reinforcement signal S_UP1 is output from the decoder 222. The reinforcement transistor P1 is turned on by being applied to the gate of the reinforcement transistor P1, and the fixed transistor P2 and the falling transistor P3 are turned off.

이때, 풀업부(421)의 구동 트랜지스터(P4)가 턴온되면, 구동 트랜지스터(P4)와 보강 트랜지스터(P1)가 병렬 연결된다. At this time, when the driving transistor P4 of the pull-up unit 421 is turned on, the driving transistor P4 and the reinforcement transistor P1 are connected in parallel.

상기의 구동 트랜지스터(P4)와 보강 트랜지스터(P1)가 병렬 연결된 드라이버 사이즈는 외부 공급 전압 레벨이 정상일 때 구동하는 구동 트랜지스터(P4)와 고정 트랜지스터(P2)가 병렬 연결된 드라이버 사이즈보다 크기 때문에, 풀업부(421)의 구동력을 강화시키는 효과가 있다. The driver size in which the driving transistor P4 and the reinforcement transistor P1 are connected in parallel is larger than the driver size in which the driving transistor P4 and the fixed transistor P2 are driven in parallel when the external supply voltage level is normal. There is an effect of enhancing the driving force of (421).

따라서, 메인 드라이버부(420)의 풀업부(421)가 허용 범위 이하의 외부 공급 전압으로 구동되더라도 앞서 설명한 방법으로 출력 드라이버의 구동력을 강화시킬 수 있다.Therefore, even if the pull-up unit 421 of the main driver unit 420 is driven with an external supply voltage below the allowable range, the driving force of the output driver can be enhanced by the above-described method.

이로 인하여, 데이터 출력 회로의 슬루 레이트(Slew rate)는 향상시키고, 데이터 밸리드 윈도우를 확대시켜 제품 특성 확보에 유리한 장점을 갖는다. As a result, the slew rate of the data output circuit is improved, and the data valid window is enlarged, which is advantageous in securing product characteristics.

한편, 외부 공급 전압 검출기(221)에 의하여 메인 드라이버부(420)의 외부 공급 전압 레벨이 허용 범위 내로 검출되면, 디코더(222)로부터 고정 신호(S_FIX1)가 풀업부(421)의 고정 트랜지스터(P2)의 게이트에 인가되어 고정 트랜지스터(P2)는 턴온되고, 보강 트랜지스터(P1)와 강하 트랜지스터(P3)는 턴오프 상태가 된다. On the other hand, when the external supply voltage level of the main driver unit 420 is detected within the allowable range by the external supply voltage detector 221, the fixed signal S_FIX1 is output from the decoder 222 to the fixed transistor P2 of the pull-up unit 421. ), The fixed transistor P2 is turned on, and the reinforcement transistor P1 and the falling transistor P3 are turned off.

이때, 풀업부(421)의 구동 트랜지스터(P4)가 턴온되면, 구동 트랜지스터(P4)와 고정 트랜지스터(P2)가 병렬 연결되고, 상기의 구동 트랜지스터(P4)와 고정 트랜지스터(P2)가 병렬 연결된 드라이버 사이즈는 외부 공급 전원 레벨이 정상일 때 대응되는 드라이버 사이즈와 동일하다. At this time, when the driving transistor P4 of the pull-up unit 421 is turned on, the driving transistor P4 and the fixed transistor P2 are connected in parallel, and the driving transistor P4 and the fixed transistor P2 are connected in parallel. The size is the same as the corresponding driver size when the external supply power level is normal.

따라서, 메인 드라이버부(420)의 풀업부(421)가 허용 범위 내의 외부 공급 전압으로 구동할 시 앞서 설명한 방법으로 데이터 출력 회로의 안정된 동작과 적절한 슬루 레이트를 유지할 수 있다. Therefore, when the pull-up unit 421 of the main driver unit 420 is driven at an external supply voltage within the allowable range, it is possible to maintain stable operation and proper slew rate of the data output circuit by the method described above.

한편, 외부 공급 전압 검출기(221)에 의하여 메인 드라이버부(420)의 외부 공급 전압 레벨이 허용 범위 이상으로 검출되면, 디코더(222)로부터 강하 신호(S_DOWN1)가 풀업부(421)의 강하 트랜지스터(P3)의 게이트에 인가되어 강하 트랜지스터(P3)는 턴온되고, 보강 트랜지스터(P1), 고정 트랜지스터(P2)는 턴오프 상태가 된다. On the other hand, when the external supply voltage level of the main driver unit 420 is detected by the external supply voltage detector 221 or more than the allowable range, the drop signal S_DOWN1 is received from the decoder 222 by the drop transistor 421 of the pull-up unit 421. The drop transistor P3 is turned on by being applied to the gate of P3, and the reinforcement transistor P1 and the fixed transistor P2 are turned off.

이때, 풀업부(421)의 구동 트랜지스터(P4)가 턴온 되면, 구동 트랜지스터(P4)와 강하 트랜지스터(P3)가 병렬 연결된다.At this time, when the driving transistor P4 of the pull-up unit 421 is turned on, the driving transistor P4 and the falling transistor P3 are connected in parallel.

상기의 구동 트랜지스터(P4)와 강하 트랜지스터(P3)가 병렬 연결된 드라이버 사이즈는 외부 공급 전압 레벨이 정상일 때 구동되는 구동 트랜지스터(P4)와 고정 트랜지스터(P2)가 병렬 연결된 드라이버 사이즈보다 작기 때문에, 구동력을 감소시키는 효과가 있다. Since the driver size in which the driving transistor P4 and the falling transistor P3 are connected in parallel is smaller than the driver size in which the driving transistor P4 and the fixed transistor P2 are driven when the external supply voltage level is normal, the driving force is reduced. It has a reducing effect.

따라서, 메인 드라이버부(420)의 풀업부(421)가 허용 범위 이상의 외부 공급 전압으로 구동하더라도 앞서 설명한 방법으로 출력 드라이버의 구동력을 축소시킬 수 있다.Therefore, even if the pull-up unit 421 of the main driver unit 420 is driven at an external supply voltage of more than the allowable range, the driving force of the output driver can be reduced by the method described above.

이로 인하여, 과도한 드라이버 사이즈에 의한 전력 소모를 줄일 수 있고, 메인 드라이버부(420)의 오버슛(Overshoot)에 의한 불량을 방지하여 우수한 제품 특성을 갖는다. As a result, power consumption due to excessive driver size can be reduced, and defects due to overshoot of the main driver unit 420 can be prevented to have excellent product characteristics.

이하에서는, 본 발명에 따른 외부 공급 전압 레벨에 대응되는 구동력으로 풀다운 구동하는 데이터 출력 회로의 작용에 대해서 상세히 설명한다. Hereinafter, the operation of the data output circuit for pull-down driving with the driving force corresponding to the external supply voltage level according to the present invention will be described in detail.

풀다운부(422)는 드라이버 사이즈가 서로 다른 보강 트랜지스터(N1), 고정 트랜지스터(N2), 강하 트랜지스터(N3) 및 프리 드라이버부(410)로부터 신호(Pre_Out N)를 인가하는 구동 트랜지스터(N4)를 병렬 연결함이 바람직하다. The pull-down unit 422 applies a driving transistor N4 for applying a signal Pre_Out N from the reinforcement transistor N1, the fixed transistor N2, the falling transistor N3, and the pre-driver unit 410 having different driver sizes. Parallel connection is preferred.

풀다운부(422)의 NMOS 트랜지스터들의 드라이버 사이즈는 보강 트랜지스터(N1) > 고정 트랜지스터(N2) > 강하 트랜지스터(N3) > 구동 트랜지스터(N4) 순이며, 구동 트랜지스터(N4)과 강하 트랜지스터(N3)을 병렬 연결한 드라이버 사이즈는 구동 트랜지스터(N4)과 고정 트랜지스터(N2)을 병렬 연결한 드라이버 사이즈보다 작다고 가정한다. The driver size of the NMOS transistors of the pull-down unit 422 is in the order of the reinforcement transistor N1> the fixed transistor N2> the falling transistor N3> the driving transistor N4, and the driving transistor N4 and the falling transistor N3. It is assumed that the driver size connected in parallel is smaller than the driver size in which the driving transistor N4 and the fixed transistor N2 are connected in parallel.

또한, 구동 트랜지스터(N4)는 제어 신호(S_S)와 상관없이 프리 드라이버부(410)로부터 신호(Pre_Out N)가 인가되면 턴온 된다. In addition, the driving transistor N4 is turned on when the signal Pre_Out N is applied from the pre-driver 410 regardless of the control signal S_S.

메인 드라이버부(420)에서 풀다운 구동시, 외부 공급 전압 검출기(221)에 의하여 메인 드라이버부(420)의 외부 공급 전압 레벨이 허용 범위의 이하로 검출되면, 디코더(222)로부터 보강 신호(S_UP2)가 보강 트랜지스터(N1)의 게이트에 인가되어 턴온되고, 고정 트랜지스터(N2), 강하 트랜지스터(N3)는 턴오프 상태가 된다.In the pull-down driving of the main driver 420, when the external supply voltage level of the main driver 420 is detected to be below the allowable range by the external supply voltage detector 221, the reinforcement signal S_UP2 is received from the decoder 222. Is applied to the gate of the reinforcing transistor N1 to be turned on, and the fixed transistor N2 and the falling transistor N3 are turned off.

이때, 풀다운부(422)의 구동 트랜지스터(N4)가 턴온되면, 구동 트랜지스터(N4)와 보강 트랜지스터(N1)가 병렬 연결된다. At this time, when the driving transistor N4 of the pull-down unit 422 is turned on, the driving transistor N4 and the reinforcing transistor N1 are connected in parallel.

상기의 구동 트랜지스터(N4)와 보강 트랜지스터(N1)가 병렬 연결된 드라이버 사이즈는 외부 공급 전압 레벨이 정상일 때 구동하는 구동 트랜지스터(N4)와 강하 트랜지스터(N3)가 병렬 연결된 드라이버 사이즈보다 크기 때문에, 풀다운부(422)의 구동력을 강화시키는 효과가 있다. The driver size in which the driving transistor N4 and the reinforcement transistor N1 are connected in parallel is larger than the driver size in which the driving transistor N4 and the falling transistor N3 are driven in parallel when the external supply voltage level is normal. There is an effect of enhancing the driving force of (422).

따라서, 메인 드라이버부(420)의 풀다운부(422)가 허용 범위 이하의 외부 공급 전압으로 구동되더라도 앞서 설명한 방법으로 출력 드라이버의 구동력을 강화시킬 수 있다. Therefore, even if the pull-down unit 422 of the main driver unit 420 is driven with an external supply voltage below the allowable range, the driving force of the output driver can be enhanced by the method described above.

이로 인하여, 데이터 출력 회로의 슬루 레이트는 향상시키고, 데이터 밸리드 윈도우를 확대시켜 제품 특성 확보에 유리한 장점을 갖는다. As a result, the slew rate of the data output circuit is improved, and the data valid window is enlarged, which is advantageous in securing product characteristics.

한편, 외부 공급 전압 검출기(221)에서 메인 드라이버부(420)의 외부 공급 전압 레벨이 허용 범위 내로 검출되면, 디코더(222)로부터 고정 신호(S_FIX2)가 풀다운부(422)의 고정 트랜지스터(N2)의 게이트에 인가되어 턴온되고, 보강 트랜지스터(N1)와 강하 트랜지스터(N3)는 턴오프 상태가 된다. On the other hand, when the external supply voltage level of the main driver unit 420 is detected within the allowable range by the external supply voltage detector 221, the fixed signal S_FIX2 is output from the decoder 222 by the fixed transistor N2 of the pull-down unit 422. Is applied to the gate of the transistor and turned on, and the reinforcing transistor N1 and the falling transistor N3 are turned off.

이때, 풀다운부(422)의 구동 트랜지스터(N4)가 턴온되면, 구동 트랜지스터(N4)와 고정 트랜지스터(N2)가 병렬 연결되고, 상기의 구동 트랜지스터(N4)와 고정 트랜지스터(N2)가 병렬 연결된 드라이버 사이즈는 외부 공급 전원 레벨이 정상일 때 대응되는 드라이버 사이즈와 동일하다. At this time, when the driving transistor N4 of the pull-down unit 422 is turned on, the driving transistor N4 and the fixed transistor N2 are connected in parallel, and the driving transistor N4 and the fixed transistor N2 are connected in parallel. The size is the same as the corresponding driver size when the external supply power level is normal.

따라서, 메인 드라이버부(420)의 풀다운부(422)가 허용 범위 내의 외부 공급 전압으로 구동할 시 앞서 설명한 방법으로 데이터 출력 회로의 안정된 동작과 적절한 슬루 레이트를 유지할 수 있다. Therefore, when the pull-down unit 422 of the main driver unit 420 is driven at an external supply voltage within an allowable range, the operation of the data output circuit and the proper slew rate can be maintained by the aforementioned method.

한편, 외부 공급 전압 검출기(221)에 의하여 메인 드라이버부(420)의 외부 공급 전압 레벨이 허용 범위 이상으로 검출되면, 디코더(222)로부터 강하 신호(S_DOWN2)가 풀다운부(422)의 강하 트랜지스터(N3)의 게이트에 인가되어 턴온되고, 보강 트랜지스터(N1)와 고정 트랜지스터(N2)는 턴오프 상태가 된다. On the other hand, when the external supply voltage level of the main driver unit 420 is detected by the external supply voltage detector 221 or more than the allowable range, the drop signal S_DOWN2 from the decoder 222 is the falling transistor ( The reinforcement transistor N1 and the fixed transistor N2 are turned off by being applied to the gate of N3.

이때, 풀다운부(422)의 구동 트랜지스터(N4)가 턴온되면, 연결된 구동 트랜지스터(N4)와 강하 트랜지스터(N3)는 병렬 연결된다. At this time, when the driving transistor N4 of the pull-down unit 422 is turned on, the connected driving transistor N4 and the falling transistor N3 are connected in parallel.

상기의 구동 트랜지스터(N4)와 강하 트랜지스터(N3)가 병렬 연결된 드라이버 사이즈는 외부 공급 전압 레벨이 정상일 때 구동되는 구동 트랜지스터(N4)와 고정 트랜지스터(N2)가 병렬 연결된 드라이버 사이즈보다 작기 때문에, 구동력을 감소시키는 효과가 있다. The driver size in which the driving transistor N4 and the falling transistor N3 are connected in parallel is smaller than the driver size in which the driving transistor N4 and the fixed transistor N2 that are driven when the external supply voltage level is normal are smaller than the driving size. It has a reducing effect.

따라서, 메인 드라이버부(420)의 풀다운부(422)가 허용 범위 이상의 외부 공급 전압으로 구동하더라도 앞서 설명한 방법으로 출력 드라이버의 구동력을 축소시킬 수 있다. Therefore, even if the pull-down unit 422 of the main driver unit 420 is driven at an external supply voltage over the allowable range, the driving force of the output driver can be reduced by the method described above.

이로 인하여, 과도한 드라이버 사이즈에 의한 전력 소모를 줄일 수 있고, 메인 드라이버부(420)의 오버슛(Overshoot)에 의한 불량을 방지하여 우수한 제품 특성을 갖는다. As a result, power consumption due to excessive driver size can be reduced, and defects due to overshoot of the main driver unit 420 can be prevented to have excellent product characteristics.

이와 같이, 본 발명은 외부 공급 전압 레벨에 대응되는 제어 신호에 의해 메인 드라이버의 구동력을 조절함으로써, 허용 범위 이하의 외부 공급 전압하에서는 상대적으로 메인 드라이버의 구동력을 높이고, 허용 범위 이상의 외부 공급 전압 하에서는 메인 드라이버의 구동력을 낮춘다.As described above, the present invention adjusts the driving force of the main driver by the control signal corresponding to the external supply voltage level, thereby increasing the driving force of the main driver relatively under the external supply voltage below the allowable range, and under the external supply voltage above the allowable range. Lower the driving force of the driver.

본 발명은 메인 드라이버의 구동력을 조절하기 위하여 보강 트랜지스터, 고정 트랜지스터 및 강하 트랜지스터 중에 최소 하나 이상을 선택적으로 병렬 조합할 수 있음을 당업자라면 쉽게 이해할 수 있을 것이다. It will be readily understood by those skilled in the art that the present invention may selectively combine at least one of the reinforcement transistor, the fixed transistor and the drop transistor in order to adjust the driving force of the main driver.

본 발명의 다른 실시예로서 반도체 장치의 데이터 출력 회로는 데이터 신호를 수신하는 프리 드라이버부 및 외부 공급 전압의 레벨에 대응하는 값을 갖는 제어 신호를 수신하여 구동력을 조절하는 메인 드라이버부를 구비할 수 있다. According to another exemplary embodiment of the present invention, a data output circuit of a semiconductor device may include a pre-driver unit receiving a data signal and a main driver unit receiving a control signal having a value corresponding to a level of an external supply voltage to adjust a driving force. .

당업자는 상기의 외부 공급 전압의 레벨에 대응하는 값을 갖는 제어 신호들을 예를 들어, 외부 공급 전압에 퓨즈(Fuse) 및 트랜지스터 등을 이용하여 최소한 2 비트 신호(00,01,10,11)로 제공할 수 있다.A person skilled in the art can control the control signals having a value corresponding to the level of the external supply voltage to at least a 2-bit signal (00, 01, 10, 11) using, for example, a fuse and a transistor to the external supply voltage. Can provide.

상기의 2 비트 신호는 제 1 실시예의 제어부에서 생성하는 제어 신호들(보강 신호, 고정 신호, 강하 신호)을 대체할 수 있다.The two-bit signal may replace control signals (reinforcement signal, fixed signal, and drop signal) generated by the controller of the first embodiment.

또한, EMRS(Extended Mode Register Set)코드 또는 MRS(Mode Register Set)코드 등으로 대치하여 제어 신호들을 제공할 수 있다. In addition, the control signals may be provided by replacing with an extended mode register set (EMRS) code or a mode register set (MRS) code.

프리 드라이버부는 데이터 드라이버로부터 인가된 데이터 신호를 전원전압 레벨로 풀업 및 접지전압 레벨로 풀다운 구동하는 PMOS 트랜지스터와 NMOS 트랜지스터가 직렬 연결된 인버터를 구비한다. The pre-driver section includes an inverter in which a PMOS transistor and an NMOS transistor are connected in series to pull up and pull down the data signal applied from the data driver to a power supply voltage level and a ground voltage level.

프리 드라이버부는 인가된 데이터 신호를 구동하여 프리 드라이버 신호를 출력하고, 이를 메인 드라이버부로 인가한다. The pre-driver section drives the applied data signal to output a pre-driver signal and applies it to the main driver section.

메인 드라이버부는 외부 공급 전압의 레벨에 대응하는 값을 갖는 제어 신호를 수신하고, 상기의 제어 신호에 대응하는 구동력으로 프리 드라이버 신호를 풀업및 풀다운 구동하는 풀업부 및 풀다운부를 구비한다.The main driver unit includes a pull-up unit and a pull-down unit which receive a control signal having a value corresponding to the level of the external supply voltage, and pull-up and pull-down drive the pre-driver signal with a driving force corresponding to the control signal.

본 발명의 다른 실시예로 구성 가능한 프리 드라이버와 메인 드라이버는 앞서 설명한 도 2의 실시예와 동일한 과정으로 동작하며, 해당 구성 요소와 동작에 대한 상세한 설명은 생략하기로 한다. The pre-driver and the main driver configurable as other embodiments of the present invention operate in the same process as the embodiment of FIG. 2 described above, and detailed descriptions of the corresponding elements and operations will be omitted.

한편, 도 5는 일반적인 출력 드라이버의 데이터 파형(a)과 본 발명의 일 실시예에 따른 보강된 출력 드라이버의 데이터 파형(b)을 비교한 그래프이다.5 is a graph comparing a data waveform (a) of a general output driver and a data waveform (b) of an enhanced output driver according to an embodiment of the present invention.

파형(a)와 파형(b)의 외부 공급 전압 레벨은 동일하며, 허용 범위 이하의 외부 공급 전압일 때의 데이터 파형이다. 파형(b)를 참조하면, 데이터 밸리드 윈도우가 개선됨을 알 수 있다. The external supply voltage levels of the waveforms (a) and (b) are the same and are data waveforms when the external supply voltage is below the allowable range. Referring to waveform (b), it can be seen that the data valid window is improved.

도 1은 종래 기술에 따른 데이터 출력 회로 블록도. 1 is a block diagram of a data output circuit according to the prior art.

도 2는 종래 기술에 따른 데이터 출력 버퍼 상세 회로도.2 is a detailed circuit diagram of a data output buffer according to the prior art.

도 3은 본 발명의 실시예에 따른 데이터 출력 회로 블럭도. 3 is a block diagram of a data output circuit according to an embodiment of the present invention.

도 4는 본 발명의 실시예에 따른 데이터 출력 버퍼의 상세 회로도.4 is a detailed circuit diagram of a data output buffer according to an embodiment of the present invention.

도 5는 본 발명의 실시예와 종래 기술에 따른 데이터 출력 파형. 5 is a data output waveform according to an embodiment of the present invention and the prior art.

Claims (25)

외부 공급 전압의 레벨에 대응하는 제어 신호를 생성하는 제어부; 및A controller configured to generate a control signal corresponding to a level of an external supply voltage; And 데이터 신호가 입력되고, 상기 제어 신호에 의하여 상기 외부 공급 전압의 레벨에 대응하는 구동력으로써 상기 데이터 신호를 구동하는 데이터 출력 버퍼; A data output buffer to which a data signal is input and drives the data signal with a driving force corresponding to the level of the external supply voltage by the control signal; 를 포함하는 반도체 장치의 데이터 출력 회로. Data output circuit of a semiconductor device comprising a. 제 1 항에 있어서, The method of claim 1, 상기 제어부는,The control unit, 상기 외부 공급 전압의 레벨을 검출하는 외부 공급 전압 검출기; 및 An external supply voltage detector for detecting a level of the external supply voltage; And 상기 외부 공급 전압 검출기의 검출 결과에 대응하는 상기 제어 신호를 생성하는 디코더;A decoder for generating the control signal corresponding to a detection result of the external supply voltage detector; 를 포함하는 반도체 장치의 데이터 출력 회로.Data output circuit of a semiconductor device comprising a. 제 2 항에 있어서, The method of claim 2, 상기 디코더는,The decoder, 상기 외부 공급 전압 검출기에 의하여 상기 외부 공급 전압 레벨이 미리 설정된 기준 범위 이하로 검출된 경우에는 보강 신호를 생성하고, 상기 기준 범위 내 로 검출된 경우에는 고정 신호를 생성하며, 상기 기준 범위 이상으로 검출된 경우에는 강하 신호를 생성하는 반도체 장치의 데이터 출력 회로. The external supply voltage detector generates a reinforcement signal when the external supply voltage level is detected to be less than or equal to a preset reference range, and generates a fixed signal when detected to be within the reference range. The data output circuit of the semiconductor device to generate a drop signal. 제 1 항에 있어서, The method of claim 1, 상기 데이터 출력 버퍼는, The data output buffer, 상기 데이터 신호가 입력되고, 상기 데이터 신호를 구동하여 프리 드라이버 신호로 출력하는 프리 드라이버부; 및 A pre-driver unit for inputting the data signal and driving the data signal to output a pre-driver signal; And 상기 제어 신호에 의하여 상기 구동력이 상기 외부 공급 전압의 레벨에 대응되게 조절되고, 조절된 상기 구동력으로써 상기 프리 드라이버 신호를 구동하여 출력하는 메인 드라이버부;A main driver unit configured to adjust the driving force corresponding to the level of the external supply voltage by the control signal, and to drive and output the pre-driver signal with the adjusted driving force; 를 구비하는 반도체 장치의 데이터 출력 회로.A data output circuit of a semiconductor device having a. 제 4 항에 있어서, The method of claim 4, wherein 상기 메인 드라이버부는, The main driver unit, 풀업부와 풀다운부를 구비하며, 상기 풀업부와 상기 풀다운부 중 최소한 하나 이상이 상기 제어 신호에 의하여 상기 구동력이 조절되는 반도체 장치의 데이터 출력 회로. And a pull-up unit and a pull-down unit, wherein at least one of the pull-up unit and the pull-down unit is configured to control the driving force by the control signal. 제 5 항에 있어서, The method of claim 5, wherein 상기 풀업부는, The pull-up unit, 상기 제어 신호에 의하여 구동이 선택되는 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및;A reinforcing transistor, a fixed transistor, a falling transistor whose driving is selected by the control signal; 상기 프리 드라이버 신호에 의하여 구동되는 구동 트랜지스터;A driving transistor driven by the pre-driver signal; 가 병렬 연결되는 반도체 장치의 데이터 출력 회로. Output circuit of a semiconductor device in which is connected in parallel. 제 6 항에 있어서, The method of claim 6, 상기 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및 구동 트랜지스터는 서로 드라이버 사이즈가 다른 PMOS 트랜지스터로 구성되는 반도체 장치의 데이터 출력 회로. And said reinforcing transistor, fixed transistor, falling transistor, and driving transistor are each composed of PMOS transistors having different driver sizes. 제 7 항에 있어서, The method of claim 7, wherein 상기 드라이버 사이즈는 상기 보강 트랜지스터, 상기 고정 트랜지스터, 및 상기 강하 트랜지스터의 순서로 작아지게 설정되는 반도체 장치의 데이터 출력 회로.And the driver size is set smaller in order of the enhancement transistor, the fixed transistor, and the drop transistor. 제 6 항에 있어서,The method of claim 6, 상기 보강 트랜지스터, 고정 트랜지스터 및 강하 트랜지스터는 서로 다른 제어 신호에 의하여 각각 구동되는 반도체 장치의 데이터 출력 회로. And the reinforcing transistor, the fixed transistor, and the falling transistor are driven by different control signals, respectively. 제 5 항에 있어서, The method of claim 5, wherein 상기 풀다운부는, The pull-down unit, 상기 제어 신호에 의하여 구동이 선택되는 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및;A reinforcing transistor, a fixed transistor, a falling transistor whose driving is selected by the control signal; 상기 프리 드라이버 신호에 의하여 구동되는 구동 트랜지스터;A driving transistor driven by the pre-driver signal; 가 병렬 연결되는 반도체 장치의 데이터 출력 회로. Output circuit of a semiconductor device in which is connected in parallel. 제 10 항에 있어서, The method of claim 10, 상기 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및 구동 트랜지스터는 서로 드라이버 사이즈가 다른 NMOS 트랜지스터로 구성되는 반도체 장치의 데이터 출력 회로. And the reinforcing transistor, the fixed transistor, the falling transistor, and the driving transistor are NMOS transistors having different driver sizes from each other. 제 11 항에 있어서, The method of claim 11, 상기 드라이버 사이즈는 상기 보강 트랜지스터, 상기 고정 트랜지스터, 및 상기 강하 트랜지스터의 순서로 작아지게 설정되는 반도체 장치의 데이터 출력 회로.And the driver size is set smaller in order of the enhancement transistor, the fixed transistor, and the drop transistor. 제 10 항에 있어서, The method of claim 10, 상기 보강 트랜지스터, 고정 트랜지스터 및 강하 트랜지스터는 서로 다른 제어 신호에 의하여 각각 구동되는 반도체 장치의 데이터 출력 회로. And the reinforcing transistor, the fixed transistor, and the falling transistor are driven by different control signals, respectively. 데이터 신호가 입력되고, 상기 데이터 신호를 프리 드라이버로 구동하여 프리 드라이버 신호를 출력하는 프리 드라이버부; 및A pre-driver unit for receiving a data signal and driving the data signal by a pre-driver to output a pre-driver signal; And 외부 공급 전압의 레벨에 대응하는 값을 갖는 제어 신호를 수신하며, 상기 제어 신호에 대응하여 구동력이 조절되고, 조절된 상기 구동력으로써 상기 프리 드라이버 신호를 구동하여 출력하는 메인 드라이버부; A main driver unit which receives a control signal having a value corresponding to a level of an external supply voltage, drives a driving force corresponding to the control signal, and drives and outputs the pre-driver signal with the adjusted driving force; 를 구비하는 반도체 장치의 데이터 출력 회로. A data output circuit of a semiconductor device having a. 제 14 항에 있어서, The method of claim 14, 상기 메인 드라이버부는, The main driver unit, 풀업부와 풀다운부를 구비하며, 상기 풀업부와 상기 풀다운부 중 최소한 하나 이상이 상기 제어 신호에 의하여 상기 구동력이 조절되는 반도체 장치의 데이터 출력 회로. And a pull-up unit and a pull-down unit, wherein at least one of the pull-up unit and the pull-down unit is configured to control the driving force by the control signal. 제 15 항에 있어서, The method of claim 15, 상기 풀업부는, The pull-up unit, 상기 제어 신호에 의하여 구동이 선택되는 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및;A reinforcing transistor, a fixed transistor, a falling transistor whose driving is selected by the control signal; 상기 프리 드라이버 신호에 의하여 구동되는 구동 트랜지스터;A driving transistor driven by the pre-driver signal; 가 병렬 연결되는 반도체 장치의 데이터 출력 회로. Output circuit of a semiconductor device in which is connected in parallel. 제 16 항에 있어서, The method of claim 16, 상기 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및 구동 트랜지스터는 서로 드라이버 사이즈가 다른 PMOS 트랜지스터로 구성되는 반도체 장치의 데이터 출력 회로. And said reinforcing transistor, fixed transistor, falling transistor, and driving transistor are each composed of PMOS transistors having different driver sizes. 제 17 항에 있어서, The method of claim 17, 상기 드라이버 사이즈는, The driver size is 상기 보강 트랜지스터, 상기 고정 트랜지스터, 및 상기 강하 트랜지스터의 순서로 작아지게 설정되는 반도체 장치의 데이터 출력 회로. And a data output circuit of the semiconductor device which is set smaller in the order of the reinforcement transistor, the fixed transistor, and the drop transistor. 제 16 항에 있어서,The method of claim 16, 상기 보강 트랜지스터, 고정 트랜지스터 및 강하 트랜지스터는 서로 다른 제어 신호에 의하여 각각 구동되는 반도체 장치의 데이터 출력 회로. And the reinforcing transistor, the fixed transistor, and the falling transistor are driven by different control signals, respectively. 제 15 항에 있어서, The method of claim 15, 상기 풀다운부는,The pull-down unit, 상기 제어 신호에 의하여 구동이 선택되는 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및;A reinforcing transistor, a fixed transistor, a falling transistor whose driving is selected by the control signal; 상기 프리 드라이버 신호에 의하여 구동되는 구동 트랜지스터;A driving transistor driven by the pre-driver signal; 가 병렬 연결되는 반도체 장치의 데이터 출력 회로. Output circuit of a semiconductor device in which is connected in parallel. 제 20 항에 있어서, The method of claim 20, 상기 보강 트랜지스터, 고정 트랜지스터, 강하 트랜지스터 및 구동 트랜지스터는 서로 드라이버 사이즈가 다른 NMOS 트랜지스터로 구성되는 반도체 장치의 데이터 출력 회로. And the reinforcing transistor, the fixed transistor, the falling transistor, and the driving transistor are NMOS transistors having different driver sizes from each other. 제 21 항에 있어서, The method of claim 21, 상기 드라이버 사이즈는, The driver size is 상기 보강 트랜지스터, 상기 고정 트랜지스터, 및 상기 강하 트랜지스터의 순서로 작아지게 설정되는 반도체 장치의 데이터 출력 회로. And a data output circuit of the semiconductor device which is set smaller in the order of the reinforcement transistor, the fixed transistor, and the drop transistor. 제 20 항에 있어서, The method of claim 20, 상기 보강 트랜지스터, 고정 트랜지스터 및 강하 트랜지스터는 서로 다른 제어 신호에 의하여 각각 구동되는 반도체 장치의 데이터 출력 회로.And the reinforcing transistor, the fixed transistor, and the falling transistor are driven by different control signals, respectively. 제 14 항에 있어서, The method of claim 14, 상기 제어 신호들은, The control signals, 외부 공급 전압의 레벨에 대응하는 값으로 미리 세팅된 최소한 2 비트 이상의 정보를 갖는 신호인 반도체 장치의 데이터 출력 회로. A data output circuit of a semiconductor device, which is a signal having at least two bits of information set in advance to a value corresponding to the level of an external supply voltage. 제 24 항에 있어서, The method of claim 24, 상기 제어 신호들은, The control signals, EMRS와 MRS 중 적어도 어느 하나로부터 제공되는 반도체 장치의 데이터 출력 회로. A data output circuit of a semiconductor device provided from at least one of EMRS and MRS.
KR1020070081812A 2007-08-14 2007-08-14 Circuit for outputing a data of a semiconductor device KR20090017223A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070081812A KR20090017223A (en) 2007-08-14 2007-08-14 Circuit for outputing a data of a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070081812A KR20090017223A (en) 2007-08-14 2007-08-14 Circuit for outputing a data of a semiconductor device

Publications (1)

Publication Number Publication Date
KR20090017223A true KR20090017223A (en) 2009-02-18

Family

ID=40686080

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070081812A KR20090017223A (en) 2007-08-14 2007-08-14 Circuit for outputing a data of a semiconductor device

Country Status (1)

Country Link
KR (1) KR20090017223A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113332B1 (en) * 2010-09-10 2012-03-13 주식회사 하이닉스반도체 Output driver

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101113332B1 (en) * 2010-09-10 2012-03-13 주식회사 하이닉스반도체 Output driver
US8493100B2 (en) 2010-09-10 2013-07-23 SK Hynix Inc. Output driver

Similar Documents

Publication Publication Date Title
JP3667690B2 (en) Output buffer circuit and semiconductor integrated circuit device
US8804446B2 (en) Semiconductor device having equalizing circuit equalizing pair of bit lines
US7528624B2 (en) Output buffer and method having a supply voltage insensitive slew rate
US7986569B2 (en) Semiconductor device
US8299831B2 (en) Semiconductor device
US20090302902A1 (en) Power up signal generation circuit and method for generating power up signal
US7974140B2 (en) Semiconductor device having a mode register and a plurality of voltage generators
KR20080062719A (en) Sense amplifier screen circuit and screen method thereof
US6958638B2 (en) Slew rate controlling method and system for output data
US7663947B2 (en) Semiconductor device
US7804333B2 (en) Input buffer circuit
US9685225B2 (en) Semiconductor storage device for controlling word lines independently of power-on sequence
KR20150080998A (en) Self bias buffer circuit and memory device including the same
KR100892640B1 (en) Semiconductor Integrated Circuit
US6421297B1 (en) Data-pattern-dependent compensation technique to maintain drive strength of an output driver
US9001610B2 (en) Semiconductor device generating internal voltage
KR20090017223A (en) Circuit for outputing a data of a semiconductor device
US6928006B2 (en) Semiconductor memory device capable of reducing noise during operation thereof
KR100904426B1 (en) Circuit of internal voltage generation
KR100596441B1 (en) An semiconductor memory device
US20040017238A1 (en) Data output circuit for reducing skew of data signal
KR20180047209A (en) Reference selecting circuit
KR100925391B1 (en) Discharge Circuit of Semiconductor Memory Apparatus
KR100798765B1 (en) Over-driving SCHEME OF SEMICONDUCTOR MEMORY DEVICE
KR100757934B1 (en) Test mode buffer of semiconductor memory

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination