KR20090016432A - 저 컨택트저항 실리콘계 나노선 및 그 제조방법 - Google Patents

저 컨택트저항 실리콘계 나노선 및 그 제조방법 Download PDF

Info

Publication number
KR20090016432A
KR20090016432A KR1020080078218A KR20080078218A KR20090016432A KR 20090016432 A KR20090016432 A KR 20090016432A KR 1020080078218 A KR1020080078218 A KR 1020080078218A KR 20080078218 A KR20080078218 A KR 20080078218A KR 20090016432 A KR20090016432 A KR 20090016432A
Authority
KR
South Korea
Prior art keywords
silicon
metal
carbon atoms
silicide
contact resistance
Prior art date
Application number
KR1020080078218A
Other languages
English (en)
Inventor
고대홍
손현철
조만호
김상연
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Publication of KR20090016432A publication Critical patent/KR20090016432A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/06—Metal silicides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G17/00—Compounds of germanium
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2004/00—Particle morphology
    • C01P2004/10—Particle morphology extending in one dimension, e.g. needle-like
    • C01P2004/16—Nanowires or nanorods, i.e. solid nanofibres with two nearly equal dimensions between 1-100 nanometer
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

저 컨택트저항 실리콘계 나노선이 제공된다.
본 발명에 따른 저 컨택트저항 실리콘계 나노선은 실리콘 또는 실리콘-게르마늄으로 이루어진 코어부; 및 상기 코어부를 둘러싸며 금속규화물로 이루어진 표피부를 포함하며, 본 발명에 따른 나노선을 이용하여 트랜지스터 기타 디바이스를 제작하는 경우 나노선과 금속 배선과의 접합시 저저항의 컨택트를 이룰 수 있으므로 고집적 저저항의 고속 반도체 장치를 제조할 수 있다.

Description

저 컨택트저항 실리콘계 나노선 및 그 제조방법{Silicon-based nanowire having low contact resistance and method for manufacturing the same}
본 발명은 저컨택트 저항 실리콘계 나노선에 관한 것으로서, 더욱 상세하게는 금속 규화물 표피를 갖는 실리콘 또는 실리콘-게르마늄 나노선 및 그 제조방법에 관한 것이다.
1991년 탄소나노튜브의 구조에 대하여 보고(S. Iijima. Nature(London) 1991, 354, 65)된 이래로, 적어도 한 차원이 100nm 이하인 나노구조를 합성하고 이용하는 방법에 대한 연구가 활발히 진행되고 있다. 단일성분 반도체(Si, Ge, B), Ⅲ-Ⅴ족 화합물 반도체(GaN, GaAs, GaP, InP, InAs), Ⅱ-Ⅵ족 화합물 반도체(ZnS, ZnSe, CdS, CdSe), 그리고 산화물(ZnO, MgO, SiO2) 등의 무기재료로부터 나노구조를 얻는 데 성공했다. 이들 물질 중 실리콘을 기본으로 하는 나노구조는 실리콘을 기초로한 마이크로 전자공학의 연장선상에서 많은 연구자들의 관심 대상이다. 이에 관하여 순수 실리콘으로 이루어진 나노선의 벌크 합성방법도 보고된 바 있는데, 여기에는 레이저 어블레이션에 의한 합성방법과 고온 증기화에 의한 합성방법 등이 있다. 이들 두 방법은 공통적으로 VLS(Vapor-Liquid-Solid) 메카니즘에 의해 실리콘 나노선을 성장시킨다. 이 외에, 금(Au)을 촉매로 하고 사염화규소(SiCl4) 등의 실란계 가스를 실리콘 소스로 하여 VLS 메카니즘에 의해 실리콘 나노선을 성장시키기도 한다.
이러한 실리콘 나노선은 응용기술의 발전에 따라 다양한 분야에 채용될 수 있는데, 차세대 반도체 디바이스와 관련하여 상기 실리콘 나노선을 트랜지스터 제작 등의 소자 공정에 사용하려는 시도가 행해지고 있다.
MOS 구조의 트랜지스터를 금속 배선과 컨택트(contact)구조를 이용하여 연결할 때에는 전력 손실을 막기 위해서 저저항의 접합이 반드시 필요하고 이를 위해서는 일반적으로 도 1에서 설명하는 것과 같은 살리시드(SALICIDE)라고 하는 선택적 저저항 금속 규화물 제조 공정을 이용하게 된다. 도 1(a)는 실리콘 기판(10)위에 액티브 영역을 분리하기 위한, 산화물로 이루어진 필드 영역(20)이 존재하며 그 위에 전체적으로 금속 층(30)이 증착되어 있는 상태이다. 한편, 도 1(b)는 열처리 후 액티브 영역의 실리콘과 금속이 반응하여 저저항의 금속규화물(40)을 형성한 상태이며 산화물과 반응하지 않은 필드 영역 위의 금속과 액티브 영역 위에서 실리콘과 반응하지 않고 남은 금속은 습식 식각으로 제거한 상태이다.
한편, 일차원 나노선을 트랜지스터나 기타 디바이스에 응용하기 위해서는 전력 손실을 막기 위한 저저항의 접합이 필요함에도 이처럼 나노선의 저항을 낮추기 위한 컨택트구조에 대한 연구는 진행된 바가 없다.
따라서, 본 발명이 이루고자 하는 첫 번째 기술적 과제는 컨택트 저항이 낮은 실리콘계 나노선을 제공하는 것이다.
본 발명이 이루고자 하는 두 번째 기술적 과제는 상기 저저항 실리콘계 나노선의 제조방법을 제공하는 것이다.
본 발명은 상기 첫 번째 기술적 과제를 달성하기 위하여,
실리콘 또는 실리콘-게르마늄으로 이루어진 코어부; 및
상기 코어부를 둘러싸며 금속규화물로 이루어진 표피부를 포함하는 저 컨택트저항 실리콘계 나노선을 제공한다.
본 발명의 일 실시예에 의하면, 상기 금속규화물은 티타늄규화물, 니켈규화물, 코발트규화물, 텅스텐규화물 및 탄탈륨규화물로 이루어진 군에서 선택된 어느 하나일 수 있다.
본 발명은 상기 두 번째 기술적 과제를 달성하기 위하여,
(a)실리콘 또는 실리콘-게르마늄 나노선을 마련하는 단계;
(b)상기 나노선의 표면에 스퍼터링 또는 원자층 증착법(Atomic Layer Deposition)에 의하여 금속박막을 방사상으로 적층시키는 단계; 및
(c)열처리를 통해 금속 규화물층을 형성하는 단계를 포함하는 저 컨택트저항 실리콘계 나노선의 제조방법을 제공한다.
본 발명의 일 실시예에 의하면, 본 발명에 따른 저 컨택트저항 실리콘계 나노선의 제조방법은 상기에서 금속 규화물층을 형성시킨 후, 습식식각을 통하여, 반응에 참여하지 않은 금속을 제거하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 의하면, 상기 실리콘 나노선의 제조는 VLS(Vapor-Liquid-Solid) 메커니즘에 의한 성장법에 의하거나, SLS(Solid-Liquid-Solid) 메커니즘에 의한 성장법에 의하는 것일 수 있다.
본 발명에서 상기 원자층 증착법은 금속전구체를 흡착시키는 단계, 및 반응가스를 공급하여 상기 금속전구체와 반응함으로써 금속막을 원자층 단위로 형성시키는 단계를 포함한다.
본 발명의 또 다른 실시예에 의하면, 상기 열처리 온도는 금속과 실리콘이 반응하여 금속규화물로 상전이를 일으키는 온도인 것이 바람직하다.
또한, 상기 금속전구체는 MX 또는 MX3이되, 상기 M은 티타늄, 니켈, 코발트, 텅스텐 또는 탄탈륨이고 X는 음이온성 리간드일 수 있다.
또한, 상기 X는 H, 탄소수 1 내지 10의 알킬, 탄소수 2 내지 10의 알케닐, 탄소수 1 내지 8의 알콕시, 탄소수 6 내지 12의 아릴, β-디케토네이트, 사이클로펜타디에닐, 탄소수 1 내지 8의 알킬사이클로펜타디에닐 및 이들에 할로겐족 원소가 치환된 유도체로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
본 발명의 바람직한 실시예에 의하면, 상기 반응가스는 히드라진, 디메틸히드라진, 암모니아, NH2 R, NHR2 , NR3 , 탄소수 1 내지 10의 알킬히드라진, 탄소수 1 내지 10의 디알킬히드라진 및 이들의 혼합물로 이루어진 군에서 선택된 어느 하나이되, 상기 R은 탄소수 1 내지 10의 알킬, 탄소수 2 내지 10의 알케닐, 탄소수 1 내지 8의 알콕시 또는 탄소수 6 내지 12의 아릴일 수 있다.
본 발명에 따른 나노선을 이용하여 트랜지스터 기타 디바이스를 제작하는 경우 나노선과 금속 배선과의 접합시 저저항의 컨택트를 이룰 수 있으므로 고집적 저저항의 고속 반도체 장치를 제조할 수 있다.
이하 본 발명을 더욱 상세하게 설명한다.
본 발명에 따른 저 컨택트저항 실리콘계 나노선은 실리콘 또는 실리콘-게르마늄으로 이루어진 코어부; 및 상기 코어부를 둘러싸며 금속규화물로 이루어진 표피부를 포함하며, 상기 금속규화물은 살리사이드(Salicide) 공정에 의하여 형성되는데 고집적 소자에 본 발명에 따른 실리콘계 나노선을 사용하는 경우, 접촉저항을 대폭 감소시킬 수 있도록 한다는 것을 특징으로 한다.
상기 금속규화물은 접촉저항을 감소시키기 위하여 당업계에서 통상적으로 사용되는 것인 한, 특별히 제한되는 것은 아니며, 예를 들어, 티타늄규화물, 니켈규화물, 코발트규화물, 텅스텐규화물 및 탄탈륨규화물로 이루어진 군에서 선택된 어느 하나일 수 있다. 이 중에서 코발트규화물의 경우 비저항이 작을 뿐만이 아니라, 열적, 화학적으로 안정된 특성을 보인다는 점에서 더욱 바람직하다.
도 2에는 본 발명에 따른 저 컨택트저항 실리콘계 나노선의 개략도를 도시하 였다. 도 2(a)는 일차원으로 성장 킨 실리콘 나노선(50)이며, 2(b)는 나노선 위에 원자층 증착법에 의해 금속 박막(60)을 방사상으로 증착시킨 후의 상태이다. 또한, 도 2(c)는 열처리 공정을 통하여 금속규화물 층(70)을 나노선 둘레에 방사상으로 형성시킨 후 습식 식각을 통해 반응에 참여하지 않은 금속을 제거한 상태이다.
본 발명에 따른 저 컨택트저항 실리콘계 나노선의 제조방법에 의하면 우선 실리콘 또는 실리콘-게르마늄 나노선을 제조해야 하는데, 상기 제조방법은 당업계에서 통상적으로 사용하는 방법인 한 제한없이 사용될 수 있으며, 예를 들어, VLS 메커니즘 또는 SLS 메커니즘에 의하여 제조될 수 있다. 도 3a에는 VLS 메커니즘에 의해 형성된 실리콘 나노선(50)을 도시하였는데, 증기상태의 실리콘이 촉매금속(400)과 실리콘기판(200)의 계면으로 공급되어 실리콘 나노선(50)이 형성되고, 그 표면에는 자연산화물층이 형성되어 있다. 그 결과, 실리콘 코어부(51)와 산화실리콘 표피(52)를 갖는 구조의 실리콘 나노선이 형성된다. 한편, 도 3b에는 SLS 메커니즘에 의해 형성된 실리콘 나노선을 도시하였는데, 이는 니켈 또는 철 등을 촉매로 하여 별도의 실리콘 소스없이 실리콘 기판으로부터 실리콘 나노선을 성장시키는 방법이다. 도 3b를 참조하면 촉매금속(400) 상면에 실리콘 나노선(50)이 형성되고, 그 표면에 자연산화물층이 형성되어 실리콘 코어부(51)와 산화실리콘 표피(52)를 갖는 구조의 실리콘 나노선을 얻게 된다.
상기 SLS 메커니즘에 의해 실리콘 나노선을 성장시키는 과정을 좀 더 상세히 설명하면 이하와 같다.
실리콘 기판 상면에 촉매금속박막을 형성시킨다. 촉매금속으로는 니켈 또는 철 등의 전이금속이 사용되는데, 이하, 본 실시예에서는 니켈을 예로 들어 설명하지만, 니켈 외에 다른 전이금속 촉매도 사용될 수 있음은 물론이다. 다음으로는 상기 기판에 열을 가한다. 소정 온도에 도달하면, 기판 상부에 미세방울이 형성되는데 이는 니켈과 실리콘의 공융합금이다. 구체적으로 기판 표면의 온도가 900℃ 이상, 좀더 구체적으로는 대략 930℃에 이르면 실리콘 니켈 공융합금의 미세방울이 형성된다. 니켈-실리콘 합금의 공융점은 약 993℃인데 입자가 매우 작아지면 공융 온도는 그보다 낮아지는 경향이 있기 때문이다. 소정시간 동안 930℃ 내지 993℃ 정도의 온도를 유지하면 상기 미세방울과 기판의 경계면에서 많은 수의 실리콘 원자가 고체상태인 기판에서 액체상태인 미세방울로 확산된다. 또한, 상기 미세방울의 반대쪽 경계면에서 용융액이 과포화 상태에 이르게 되어 그 표면으로부터 실리콘 나노선이 성장하게 된다.
본 발명에서는 상기 실리콘 나노선(50)의 산화실리콘 표피(52)를 제거한 후에 후속공정을 진행하게 되는데, 산화실리콘은 습식 식각 또는 건식 식각을 통해 용이하게 제거될 수 있다. 습식 식각의 경우에는 HF를 포함하는 용액에 침지시켜 제거할 수 있고, 건식 식각의 경우에는 플라즈마 식각 등의 방법을 이용할 수 있는데, 건식 식각의 경우가 식각의 균일성 등의 장점이 있다.
한편, 실리콘-게르마늄 나노선은 MBE(Molecular Beam Epitaxy) 법에 의하여 제조될 수도 있다.
다음으로, 상기 실리콘 나노선의 표면에 스퍼터링 또는 원자층 증착법에 의하여 금속박막을 방사상으로 적층시키는 단계가 수행되는데, 원자층 증착법이란 표 면조절공정(surface controlled process)으로서 피증착물의 표면에서 분자의 흡착과 치환을 번갈아 진행하는 것에 의해, 원자층 두께의 초미세 층간(layer-by-layer) 증착이 가능하고, 산화물과 금속 박막을 최대한 얇게 쌓을 수 있으며, 화학 기상 증착(CVD)보다 낮은 온도(500℃ 이하)에서 막질을 형성할 수 있다는 특징이 있다.
일반적으로 원자층 증착법은 먼저 소스가스(금속전구체)를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 여분의 물리적 흡착된 소스들은 퍼지가스를 흘려보내어 퍼지시킨 다음, 상기 한 층의 소스에 반응가스를 공급하여 한 층의 소스와 반응가스를 화학반응시켜 원하는 원자층 박막을 증착하고 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시키는 과정을 한 주기로 하여 박막을 증착한다. 상술한 바와 같이 원자층 증착방법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다.
본 발명에서 금속전구체는 MX 또는 MX3이되, 상기 M은 티타늄, 니켈, 코발트 또는 탄탈륨이고 X는 음이온성 리간드일 수 있다. 또한, 상기 X는 H, 탄소수 1 내지 10의 알킬, 탄소수 2 내지 10의 알케닐, 탄소수 1 내지 8의 알콕시, 탄소수 6 내지 12의 아릴, β-디케토네이트, 사이클로펜타디에닐, 탄소수 1 내지 8의 알킬사이클로펜타디에닐 및 이들에 할로겐족 원소가 치환된 유도체로 이루어진 군에서 선택된 어느 하나를 포함하는 것일 수 있다.
한편, 상기 반응가스는 히드라진, 디메틸히드라진, 암모니아, NH2R, NHR2, NR3, 탄소수 1 내지 10의 알킬히드라진, 탄소수 1 내지 10의 디알킬히드라진, H2O 및 이들의 혼합물로 이루어진 군에서 선택된 어느 하나이되, 상기 R은 탄소수 1 내지 10의 알킬, 탄소수 2 내지 10의 알케닐, 탄소수 1 내지 8의 알콕시 또는 탄소수 6 내지 12의 아릴일 수 있다. 이들 중에서 히드라진이 환원성이 강하기 때문에 바람직하다.
하기 반응식 1에는 금속 전구체와 히드라진이 반응하는 메커니즘을 나타내었다.
2MX + 2N2H4 → 2M + 2HX + 2NH3 + N2
도 4a 내지 4c에는 원자층 증착법에 의하여 실리콘 나노선의 표면에 금속층이 적층되는 메커니즘을 도시하였다. 우선 반응챔버 내에 실리콘 나노선(50)을 로딩시킨 후, 100℃∼900℃의 온도로 미리 가열을 하고 금속전구체(12)를 가열된 실리콘 나노선(50) 상에 약 5초 동안 공급하여 실리콘 나노선(50)의 표면에 흡착시킨다. 여기서, 도면부호 12'는 흡착된 금속전구체를 나타낸다. 다음으로, 금속전구체(12)의 공급을 중단하고 퍼지가스인 질소를 약 5초 동안 공급하여 실리콘 나노선(50)의 표면에 흡착된 금속전구체(12')를 제외한 미반응 금속 전구체(12)를 제거한다. 계속해서, 도 4b에 도시된 바와 같이, 반응가스인 히드라진(13)을 약 5초 동안 공급하여 상기 흡착된 금속전구체(12')와 반응시킨다. 그 다음, 도 3c에 도시된 바와 같이, 상기 히드라진과 흡착된 금속전구체가 상기 반응식 1에 의해 반응하여 금속막 원자층(14)과 휘발성 반응생성물(HX, NH3, N2)을 형성한다. 마지막으로, 상기 히드라진(13)의 공급을 중단하고 다시 퍼지가스인 질소를 약 5초 동안 공급하여 휘발성 반응생성물 및 미반응 히드라진을 제거함으로써 실리콘 나노선(50)의 표면에 고순도의 금속박막(60)을 방사상으로 적층시킬 수 있다. 한편, 상기 퍼지가스로는 질소외에 헬륨 또는 아르곤 가스를 사용할 수도 있다. 원자층 증착법은 증착되는 박막의 두께를 조절하기 용이한데, 상기 금속전구체, 퍼지가스, 반응가스, 퍼지가스를 연속적으로 공급하는 사이클을 1사이클로 설정했을 때, 상기 사이클을 연속적으로 실행하면 원하는 두께로 증착이 가능하다.
금속박막으로 코발트를 적층하는 경우에 금속전구체로서 β-디케토네이트 코발트 전구체를 사용하고 반응가스로서 히드라진을 사용할 수 있다.
다음으로, 열처리를 통해 금속 규화물층을 형성하는 단계를 수행하는데, 상기 열처리 온도는 금속과 실리콘이 반응하여 금속규화물로 상전이를 일으키는 온도 범위이며, 금속의 종류에 따라 상이하다. 에를 들어, 코발트와 실리콘이 반응하여 Co2Si 또는 CoSi로 상전이를 일으키는 온도는 약 400℃ 내지 450℃ 사이의 온도로 알려져 있다. 또한, CoSi2로 상전이를 일으키는 온도는 약 600℃ 이상으로 알려져 있다. 따라서, 전술한 온도 조건에서 열처리를 하면, 상기 코발트와 실리콘이 서로 반응하여 Co2Si막 또는 CoSi막이 형성된다.
다음으로는, 미반응 금속막을 제거하는 스트립 공정을 실시하게 되는데, 상 기 스트립 공정은 인산, 초산 및/또는 질산 등과 같은 금속 식각제을 사용하는 습식 식각법을 사용하여 수행할 수 있다. 그 결과, 실리콘 나노선으로 이루어진 코어부의 표면에 금속규화물로 이루어진 표피부가 남아있게 된다.
이하, 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명하지만, 본 발명이 이에 의해 제한되는 것은 아니다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능하다는 것을 이해할 수 있을 것이다.
실시예 1
1-(1) SiGe 나노선의 제조
1000℃의 퍼니스에서 SiCl4와 게르마늄 파우더를 사용하여 VLS 메커니즘으로 SiGe 나노선을 제조하였으며 이에 대한 TEM 사진을 도 5에 도시하였다. 촉매금속으로는 Au를 사용하였으며, 액체 SiCl4는 수소 버블링 방법으로 튜브 내로 주입시켰고, 게르마늄 분말은 튜브 내에 위치시켰으며 수소와 아르곤 기체로 튜브 내의 분위기를 조절하였다. 다음으로 SiGe 나노선이 성장된 시편을 1% HF 용액 내에 2분 이내로 침지시켜 표면의 산화층을 제거하였다.
1-(2) 금속규화물층의 형성
Ni(acac)2를 전구체로 사용하고 H2O를 반응가스로 사용하였으며, 캐리어 가스로는 질소를 사용하는 원자층증착법에 의해 NiO막을 올린 후에 수소기체를 불어 넣어 O를 환원시켜 최종적으로 Ni금속층만 남도록 하였으며, 이에 대한 TEM 사진을 도 6에 도시하였다. 도 6을 참조하면 SiGe 나노선의 표면에 약 30nm 두께로 Ni 금속층이 균일하게 코팅되어 있다는 것을 확인할 수 있다. 마지막으로 급속열처리법(500℃에서 30초간)에 의해 상기 Ni금속층을 Ni 실리사이드층으로 변형시켰으며 이에 대한 TEM 사진을 도 7에 도시하였다. 도 7을 참조하면 SiGe 나노선으로 이루어진 코어부의 표면에 Ni규화물로 이루어진 표피부가 남아있다는 것을 확인할 수 있다.
도 1은 통상적인 살리시드(Salicide) 공정에 대한 개략도이다.
도 2는 본 발명에 따른 저 컨택트저항 실리콘 나노선의 제조공정도이다.
도 3a는 VLS 메커니즘에 의해 형성된 실리콘 나노선에 대한 개략도이다.
도 3b는 SLS 메커니즘에 의해 형성된 실리콘 나노선에 대한 개략도이다.
도 4는 원자층 증착법에 의하여 실리콘 나노선의 표면에 금속층이 적층되는 메커니즘을 나타내는 도면이다.
도 5는 실시예 1에 의해 제조된 SiGe 나노선에 대한 TEM 사진이다.
도 6은 실시예 1에 의해 제조된 SiGe 나노선의 표면에 약 30nm 두께로 Ni을 증착한 시편에 대한 TEM 사진이다.
도 7은 실시예 1에 의해 제조된 SiGe 나노선의 표면에 Ni 실리사이드가 형성된 시편에 대한 TEM 사진이다.

Claims (11)

  1. 실리콘 또는 실리콘-게르마늄으로 이루어진 코어부; 및
    상기 코어부를 둘러싸며 금속규화물로 이루어진 표피부를 포함하는 저 컨택트저항 실리콘계 나노선.
  2. 제 1항에 있어서,
    상기 금속규화물은 티타늄규화물, 니켈규화물, 코발트규화물, 텅스텐규화물 및 탄탈륨규화물로 이루어진 군에서 선택된 어느 하나인 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선.
  3. (a)실리콘 또는 실리콘-게르마늄 나노선을 마련하는 단계;
    (b)상기 나노선의 표면에 스퍼터링 또는 원자층 증착법에 의하여 금속박막을 방사상으로 적층시키는 단계; 및
    (c)열처리를 통해 금속 규화물층을 형성하는 단계를 포함하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  4. 제 3항에 있어서,
    금속 규화물층을 형성시킨 후, 습식식각을 통하여, 반응에 참여하지 않은 금속을 제거하는 단계를 더 포함하는 것을 특징으로 하는 저 컨택트저항 실리콘계 나 노선의 제조방법.
  5. 제 3항에 있어서,
    상기 실리콘 나노선의 제조는 VLS(Vapor-Liquid-Solid) 메커니즘에 의한 성장법에 의하는 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  6. 제 3항에 있어서,
    상기 실리콘 나노선의 제조는 SLS(Solid-Liquid-Solid) 메커니즘에 의한 성장법에 의하는 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  7. 제 3항에 있어서,
    상기 원자층 증착법은 금속전구체를 흡착시키는 단계, 및 반응가스를 공급하여 상기 금속전구체와 반응함으로써 금속막을 원자층 단위로 형성시키는 단계를 포함하는 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  8. 제 3항에 있어서,
    상기 열처리 온도는 금속과 실리콘이 반응하여 금속규화물로 상전이를 일으키는 온도인 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  9. 제 7항에 있어서,
    상기 금속전구체는 MX 또는 MX3이되, 상기 M은 티타늄, 니켈, 코발트, 텅스텐 또는 탄탈륨이고 X는 음이온성 리간드인 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  10. 제 9항에 있어서,
    상기 X는 H, 탄소수 1 내지 10의 알킬, 탄소수 2 내지 10의 알케닐, 탄소수 1 내지 8의 알콕시, 탄소수 6 내지 12의 아릴, β-디케토네이트, 사이클로펜타디에닐, 탄소수 1 내지 8의 알킬사이클로펜타디에닐 및 이들에 할로겐족 원소가 치환된 유도체로 이루어진 군에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
  11. 제 7항에 있어서,
    상기 반응가스는 히드라진, 디메틸히드라진, 암모니아, NH2R, NHR2 , NR3, 탄소수 1 내지 10의 알킬히드라진, 탄소수 1 내지 10의 디알킬히드라진, H2O 및 이들의 혼합물로 이루어진 군에서 선택된 어느 하나이되, 상기 R은 탄소수 1 내지 10의 알킬, 탄소수 2 내지 10의 알케닐, 탄소수 1 내지 8의 알콕시 또는 탄소수 6 내지 12의 아릴인 것을 특징으로 하는 저 컨택트저항 실리콘계 나노선의 제조방법.
KR1020080078218A 2007-08-10 2008-08-09 저 컨택트저항 실리콘계 나노선 및 그 제조방법 KR20090016432A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070080941 2007-08-10
KR20070080941 2007-08-10

Publications (1)

Publication Number Publication Date
KR20090016432A true KR20090016432A (ko) 2009-02-13

Family

ID=40685625

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080078218A KR20090016432A (ko) 2007-08-10 2008-08-09 저 컨택트저항 실리콘계 나노선 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20090016432A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120156857A1 (en) * 2008-08-26 2012-06-21 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120156857A1 (en) * 2008-08-26 2012-06-21 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects
US8530293B2 (en) * 2008-08-26 2013-09-10 International Businsess Machines Corporation Continuous metal semiconductor alloy via for interconnects
US8659093B2 (en) 2008-08-26 2014-02-25 International Business Machines Corporation Continuous metal semiconductor alloy via for interconnects

Similar Documents

Publication Publication Date Title
Schmidt et al. Silicon nanowires: a review on aspects of their growth and their electrical properties
US7776760B2 (en) Systems and methods for nanowire growth
Seifert et al. Growth of one-dimensional nanostructures in MOVPE
KR101287350B1 (ko) 패터닝된 기판 상의 나노와이어의 배향된 성장을 위한 방법
US7105428B2 (en) Systems and methods for nanowire growth and harvesting
KR100723882B1 (ko) 실리콘 나노점 박막을 이용한 실리콘 나노와이어 제조 방법
JP4880644B2 (ja) 分岐型カーボンナノチューブの成長方法
US8545936B2 (en) Methods for forming carbon nanotubes
US20070235841A1 (en) Silicon nanowire structure and method for making same
KR101174422B1 (ko) 실리카 나노 와이어의 제조 방법
JP2007105822A (ja) 原子スケール金属ワイヤもしくは金属ナノクラスター、およびこれらの製造方法
Wu et al. Controlling bottom-up rapid growth of single crystalline gallium nitride nanowires on silicon
JP5962332B2 (ja) グラフェンの成長方法
KR101538742B1 (ko) 나노와이어의 합성 방법
Ganji Nanowire growths, and mechanisms of these growths for developing novel nanomaterials
KR20090016432A (ko) 저 컨택트저항 실리콘계 나노선 및 그 제조방법
McIntyre et al. Group IV semiconductor nanowire arrays: Epitaxy in different contexts
Wang Synthesis and properties of germanium nanowires
KR20090018743A (ko) 실리콘계 나노선 표면의 선택적 금속규화물화 방법 및 이에의해 제조된 반도체 소자
Mohammad et al. Solution and Supercritical Fluid-Based Growth Mechanisms
Yu et al. Inorganic nanowires in electronics
KR100920456B1 (ko) 플라스마 원자층 증착 방법을 이용한 비촉매 코발트 나노 막대의 제조 방법 및 반도체 소자
Mohammad et al. Self-catalytic Growth (SCG) Mechanism
Falk Sub-eutectic growth of semiconductor nanowires and metal/semiconductor nanowire heterostructures
KR20230026010A (ko) 화학기상증착을 통한 몰리브덴-텔루륨 혼합 차원 이종구조 물질의 제조 방법, 이에 의해 제조된 몰리브덴-텔루륨 혼합 차원 이종구조 물질 및 이를 포함하는 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application