KR20090015228A - Voltage sensing circuit - Google Patents

Voltage sensing circuit Download PDF

Info

Publication number
KR20090015228A
KR20090015228A KR1020070079360A KR20070079360A KR20090015228A KR 20090015228 A KR20090015228 A KR 20090015228A KR 1020070079360 A KR1020070079360 A KR 1020070079360A KR 20070079360 A KR20070079360 A KR 20070079360A KR 20090015228 A KR20090015228 A KR 20090015228A
Authority
KR
South Korea
Prior art keywords
pull
voltage
temperature
driving
current
Prior art date
Application number
KR1020070079360A
Other languages
Korean (ko)
Inventor
최민석
변상진
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070079360A priority Critical patent/KR20090015228A/en
Publication of KR20090015228A publication Critical patent/KR20090015228A/en

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/44Modifications of instruments for temperature compensation
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/04Voltage dividers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/145Indicating the presence of current or voltage
    • G01R19/155Indicating the presence of voltage
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values

Abstract

A voltage sensing circuit is provided to compensate for characteristic difference of a MOS(Metal Oxide Semiconductor) due to temperature variation. At least one driving of pull-up and pull down is performed in accordance with the level of an input voltage. A voltage sensing unit(10) outputs a sensing signal corresponding to the voltage level. A temperature compensated type pull-up current control unit(20) uses a temperature sensitive current varying element which can changes current amount in accordance with temperature variation. The temperature compensated type pull-up current control unit compensates change of pull-up driving current amount in accordance with the temperature variation.

Description

전압 감지 회로{VOLTAGE SENSING CIRCUIT}Voltage Sensing Circuitry {VOLTAGE SENSING CIRCUIT}

도 1은 종래의 파워 업 회로를 나타내는 회로도.1 is a circuit diagram showing a conventional power-up circuit.

도 2a 및 도 2b는 도 1에서 온도 변화에 따른 모스 트랜지스터들(P1,N1)의 특성 변화 차이에 의한 검출 신호 DET와 파워 업 신호 PWRUP의 스큐(Skew)를 설명하기 위한 DC 레벨 파형도.2A and 2B are DC level waveform diagrams for explaining skew of a detection signal DET and a power-up signal PWRUP due to a difference in characteristics of the MOS transistors P1 and N1 according to temperature changes in FIG. 1.

도 3은 본 발명의 전압 감지 회로의 일 실시 예를 나타내는 블럭도.3 is a block diagram illustrating an embodiment of a voltage sensing circuit of the present invention.

도 4는 도 3의 상세 구성의 일 예를 나타내는 회로도.4 is a circuit diagram illustrating an example of a detailed configuration of FIG. 3.

도 5는 도 3의 상세 구성의 다른 예를 나타내는 회로도.5 is a circuit diagram illustrating another example of the detailed configuration of FIG. 3.

도 6은 본 발명의 전압 감지 회로의 다른 실시 예를 나타내는 블럭도.Figure 6 is a block diagram showing another embodiment of the voltage sensing circuit of the present invention.

도 7은 도 6의 상세 구성의 일 예를 나타내는 회로도.7 is a circuit diagram illustrating an example of a detailed configuration of FIG. 6.

도 8은 도 6의 상세 구성의 다른 예를 나타내는 회로도.8 is a circuit diagram illustrating another example of the detailed configuration of FIG. 6.

본 발명은 전압 감지 회로에 관한 것으로, 더욱 상세하게는 반도체 메모리 장치의 파워 업 회로로 이용될 수 있는 전압 감지 회로에 관한 것이다.The present invention relates to a voltage sensing circuit, and more particularly, to a voltage sensing circuit that can be used as a power up circuit of a semiconductor memory device.

일반적으로, 반도체 메모리 장치는 다양한 전압 감지 회로들을 포함하며, 그 중 일 예로서, 외부의 전원 전압 레벨을 감지하여 상기 전원 전압이 일정 시간 동안 임계 레벨로 상승한 후에 내부 회로들이 동작하도록 제어하는 파워 업 회로가 개시될 수 있다.In general, a semiconductor memory device includes various voltage sensing circuits, for example, a power-up for sensing an external power supply voltage level and controlling internal circuits to operate after the power supply voltage rises to a threshold level for a predetermined time. Circuitry can be initiated.

종래의 파워 업 회로는 도 1과 같은 구조로 이루어지며, 그 동작을 상세히 살펴보면 아래와 같다.The conventional power-up circuit has a structure as shown in FIG. 1 and the operation thereof is described in detail as follows.

우선, 초기 동작시 전원 전압 VDD 레벨이 상승함에 따라 피모스(PMOS) 트랜지스터(P1)의 소오스와 게이트 사이의 전압이 문턱 전압 이상이 되면, 피모스 트랜지스터(P1)가 턴 온되어 검출 신호(DET)가 하이 레벨로 되고, 하이 레벨의 검출 신호 DET를 입력받는 인버터(INV1)에 의해 파워 업 신호 PERUP가 디스에이블 상태, 즉, 로우 레벨로 유지된다.First, when the voltage between the source and the gate of the PMOS transistor P1 becomes higher than the threshold voltage as the power supply voltage VDD level increases during the initial operation, the PMOS transistor P1 is turned on to detect the detection signal DET. ) Becomes the high level, and the power-up signal PERUP is maintained in the disabled state, that is, the low level, by the inverter INV1 receiving the high level detection signal DET.

그 후, 두 저항(R1,R2)에 의해 분배된 전압 VDD_DIV이 엔모스(NMOS) 트랜지스터(N1)의 문턱 전압 이상 상승하면, 엔모스 트랜지스터(N1)가 턴 온된다.Thereafter, when the voltage VDD_DIV divided by the two resistors R1 and R2 rises above the threshold voltage of the NMOS transistor N1, the NMOS transistor N1 is turned on.

이때, 종래의 파워 업 회로에는 통상적으로 엔모스 트랜지스터(N1)의 구동 능력이 피모스 트랜지스터(P1)의 구동 능력보다 크게 설계되어 있으며, 이러한 구동 능력의 차이에 의해 엔모스 트랜지스터(N1)가 턴 온되는 시점에 검출 신호 DET는 로우 레벨로 하강하고, 파워 업 신호 PWRUP는 하이 레벨로 인에이블된다.At this time, in the conventional power-up circuit, the driving capability of the NMOS transistor N1 is typically designed to be larger than that of the PMOS transistor P1, and the NMOS transistor N1 is turned on due to the difference in the driving capability. When it is turned on, the detection signal DET falls to the low level, and the power-up signal PWRUP is enabled to the high level.

한편, 일반적인 모스 트랜지스터는 반도체 메모리 주변의 온도가 증가하면, 문턱 전압이 낮아져서 구동 능력이 증가하고 턴 온 전류도 증가하는 특성이 있으며, 반면에, 반도체 메모리 주변의 온도가 감소하면, 모스 트랜지스터의 문턱 전압이 상승하여 구동 능력이 감소하고 턴 온 전류도 감소하는 특성이 있다.On the other hand, the general MOS transistor is characterized in that when the temperature around the semiconductor memory increases, the threshold voltage is lowered to increase the driving capability and the turn-on current also increases, whereas, when the temperature around the semiconductor memory decreases, the threshold of the MOS transistor As the voltage increases, the driving capability decreases and the turn-on current also decreases.

하지만, 반도체 제조사 또는 테크놀로지별 공정 특성 등에 따라 온도 변화에 따른 피모스 트랜지스터와 엔모스 트랜지스터의 구동 능력 변화가 동일하지 않을 수 있으며, 이 경우 종래의 파워 업 회로는 안정적인 파워 업 동작을 수행할 수 없는 문제점이 있다.However, the driving capability of the PMOS transistor and the NMOS transistor may not be the same according to the temperature change depending on the process characteristics of the semiconductor manufacturer or technology, and in this case, the conventional power-up circuit cannot perform stable power-up operation. There is a problem.

예를 들어, 도 2a 및 도 2b에 도시된 바와 같이, 온도 변화에 따라 피모스 트랜지스터(P1)와 엔모스 트랜지스터(N1)의 구동 능력이 동일한 경우, 전원 전압 VDD이 'V1' 레벨일 때 검출 신호 DET와 파워 업 신호 PWRUP의 레벨이 천이한다고 가정해 보자.For example, as shown in FIGS. 2A and 2B, when the driving capability of the PMOS transistor P1 and the NMOS transistor N1 is the same according to a temperature change, it is detected when the power supply voltage VDD is at the 'V1' level. Suppose the levels of signal DET and power-up signal PWRUP shift.

이때, 온도 변화에 따라 상대적으로 엔모스 트랜지스터(N1)의 문턱 전압이 크게 변하고 피모스 트랜지스터(P1)의 문턱 전압이 작게 변하여 엔모스 트랜지스터(N1)의 구동 능력이 피모스 트랜지스터(P1)의 구동 능력보다 커지는 경우, 검출 신호 DET와 파워 업 신호 PWRUP의 레벨이 'V1'보다 더 낮은 레벨, 즉, 'V2'일 때 천이한다.At this time, the threshold voltage of the NMOS transistor N1 changes significantly and the threshold voltage of the PMOS transistor P1 changes small according to the temperature change, so that the driving capability of the NMOS transistor N1 is driven by the PMOS transistor P1. If greater than the capability, the transition of the detection signal DET and power-up signal PWRUP is at a level lower than 'V1', that is, 'V2'.

이 경우, 전원 전압 VDD이 충분히 임계 레벨로 상승하기 전에 파워 업 신호 PWRUP가 인에이블되어 반도체 메모리 장치의 내부 회로가 동작할 수 있으므로, 메모리 동작에서 불량이 발생할 수 있는 문제점이 있다.In this case, since the power-up signal PWRUP is enabled before the power supply voltage VDD sufficiently rises to the threshold level, the internal circuit of the semiconductor memory device may operate, so that a defect may occur in the memory operation.

또한, 온도 변화에 따라 상대적으로 피모스 트랜지스터(P1)의 문턱 전압이 크게 변하고 엔모스 트랜지스터(N1)의 문턱 전압이 작게 변하여 피모스 트랜지스터(P1)의 구동 능력이 엔모스 트랜지스터(N1)의 구동 능력보다 커지는 경우, 검출 신호 DET와 파워 업 신호 PWRUP의 레벨이 'V1'보다 더 높은 레벨, 즉, 'V3'일 때 천이한다.In addition, as the temperature changes, the threshold voltage of the PMOS transistor P1 changes relatively and the threshold voltage of the NMOS transistor N1 changes small, so that the driving capability of the PMOS transistor P1 is driven by the NMOS transistor N1. If greater than the capability, the transition of the detection signal DET and the power-up signal PWRUP is higher than 'V1', that is, 'V3'.

이 경우, 파워 업 신호 PWRUP의 인에이블 시점이 늦어짐에 따라 메모리 동작 속도가 저하될 수 있는 문제점이 있다.In this case, as the enable time of the power-up signal PWRUP is delayed, there is a problem that the memory operation speed may decrease.

이와 같이, 파워 업 회로와 같은 서로 다른 타입의 모스 트랜지스터들을 이용한 종래의 전압 감지 회로에서 온도 변화에 따라 상기 모스 트랜지스터들의 구동 능력이 상이한 경우, 온도 변화에 따른 출력의 스큐(skew)가 증가하여, 정상적인 전압 감지 동작이 어려운 문제점이 있다.As such, in a conventional voltage sensing circuit using different types of MOS transistors such as a power-up circuit, when the driving capability of the MOS transistors is different according to temperature change, skew of the output according to the temperature change increases, Normal voltage sensing operation is difficult.

본 발명의 목적은 온도 변화에 따라 모스 트랜지스터들의 특성 변화 차이가 상이하여 발생하는 문제점을 해결할 수 있는 전압 감지 회로를 제공함에 있다.An object of the present invention is to provide a voltage sensing circuit that can solve the problem caused by the difference in the characteristics change of the MOS transistors according to the temperature change.

본 발명의 다른 목적은 서로 다른 타입의 모스 트랜지스터들을 사용하는 전압 감지 회로에서 온도 변화에 따른 상기 모스 트랜지스터들의 특성 변화의 차이를 줄여 상기 전압 감지 회로의 출력 특성을 향상시킬 수 있는 전압 감지 회로를 제공함에 있다.Another object of the present invention is to provide a voltage sensing circuit capable of improving the output characteristic of the voltage sensing circuit by reducing the difference in the characteristic change of the MOS transistors with temperature change in a voltage sensing circuit using different types of MOS transistors. Is in.

본 발명의 또 다른 목적은 서로 다른 타입의 모스 트랜지스터들을 사용하는 파워 업 회로에서 온도 변화에 따른 파워 업 신호의 스큐를 감소시킬 수 있는 전압 감지 회로를 제공함에 있다.It is still another object of the present invention to provide a voltage sensing circuit capable of reducing skew of a power up signal due to temperature change in a power up circuit using different types of MOS transistors.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 일면에 따른 전압 감지 회로는, 입력되는 소정 전압의 레벨에 따라 풀 업 및 풀 다운 중 최소한 하나의 구 동이 발생하여 상기 전압 레벨에 대응되는 검출 신호를 출력하는 전압 검출부; 및 온도 변화에 따라 전류량이 가변하는 온도 감응형 전류 가변 요소로써 상기 온도 변화에 대응되는 상기 풀 업 구동 전류량 변화를 보상하는 온도 보상형 풀 업 전류 제어부;를 포함함을 특징으로 한다.According to an aspect of the present invention, a voltage sensing circuit is configured to generate a detection signal corresponding to the voltage level by generating at least one of pull-up and pull-down according to an input level of a predetermined voltage. An output voltage detector; And a temperature-compensated pull-up current controller for compensating for the pull-up driving current amount change corresponding to the temperature change as a temperature-sensitive current variable element whose current amount varies with temperature change.

여기서, 상기 온도 감응형 전류 가변 요소는 상기 온도 변화에 따른 상기 풀 업 구동 전류량 변화에 반비례하여 전류량이 변화하는 특성이 있음이 바람직하다.Here, the temperature-sensitive current variable element preferably has a characteristic that the amount of current changes in inverse proportion to the change in the amount of the pull-up driving current according to the temperature change.

상기 전압 검출부는 온도 변화에 따라 구동 특성이 달라지는 모스 트랜지스터들을 포함하며, 상기 온도 보상형 풀 업 전류 제어부는 상기 모스 트랜지스터들 중 풀 업 구동 모스 트랜지스터와 병렬로 연결되어 상기 온도 변화에 따른 상기 풀 업 구동 모스 트랜지스터의 턴 온 전류량 변화를 보상함이 바람직하다.The voltage detector includes MOS transistors whose driving characteristics are changed according to a temperature change, and the temperature compensated pull-up current controller is connected in parallel with a pull-up driving MOS transistor among the MOS transistors so that the pull-up according to the temperature change is performed. It is preferable to compensate for the change in the turn-on current amount of the driving MOS transistor.

이러한 상기 온도 보상형 풀 업 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 풀 업 구동 모스 트랜지스터와 병렬로 연결되는 저항을 포함함이 바람직하다.The temperature compensated pull-up current control unit preferably includes a resistor connected in parallel with the pull-up driving MOS transistor as the temperature-sensitive current variable element.

또한, 상기 전압 검출부는, 상기 전압을 저항비로 분배하는 분배부; 및 상기 모스 트랜지스터들로써 상기 분배된 전압이 소정 레벨 이하일 때 풀 업 구동하고, 상기 분배된 전압이 소정 레벨을 초과할 때 풀 다운 구동하여 검출 신호로 출력하는 구동부;를 포함함이 바람직하다.The voltage detector may further include a distribution unit that distributes the voltage in a resistance ratio; And a driver configured to pull up the divided voltage when the divided voltage is less than or equal to a predetermined level by the MOS transistors, and to pull down the output voltage when the divided voltage exceeds a predetermined level to output a detection signal.

상기 구성에서, 상기 구동부는, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트가 접지단에 연결되어 풀 업 구동하는 피모스 트랜지스터; 및 상기 출력단과 상기 접지단 사이에 연결되고, 게이트 로 상기 분배된 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함이 바람직하다.In the above configuration, the driving unit may include a PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a gate connected to a ground terminal to pull up driving; And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the divided voltage through a gate and pull down the gate.

또는, 상기 구동부는, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 업 구동하는 피모스 트랜지스터; 및 상기 출력단과 접지단 사이에 연결되고, 게이트로 상기 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함이 바람직하다.The driving unit may include: a PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a pull-up driving unit receiving the divided voltage through a gate; And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the voltage through a gate and pull down the gate.

이러한 구성을 갖는 상기 전압 검출부에 대응하여 상기 온도 보상형 풀 업 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 피모스 트랜지스터와 병렬로 연결되는 저항을 포함함이 바람직하다.In response to the voltage detecting unit having such a configuration, the temperature compensating pull-up current controller may include a resistor connected in parallel with the PMOS transistor as the temperature sensitive current varying element.

한편, 상기 소정 전압은 반도체 메모리 장치에 공급되는 외부 전원 전압에 대응되며, 상기 검출 신호는 상기 외부 전원 전압의 레벨에 따라 상기 반도체 메모리 장치의 내부 회로의 동작을 제어하는 파워 업 신호에 대응됨이 바람직하다.The predetermined voltage corresponds to an external power supply voltage supplied to the semiconductor memory device, and the detection signal corresponds to a power up signal for controlling the operation of an internal circuit of the semiconductor memory device according to the level of the external power supply voltage. desirable.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 면에 따른 전압 감지 회로는, 입력되는 소정 전압의 레벨에 따라 풀 업 및 풀 다운 중 최소한 하나의 구동이 발생하여 상기 전압 레벨에 대응되는 검출 신호를 출력하는 전압 검출부; 및 온도 변화에 따라 전류량이 가변하는 온도 감응형 전류 가변 요소로써 상기 온도 변화에 대응되는 상기 풀 다운 구동 전류량 변화를 보상하는 온도 보상형 풀 다운 전류 제어부;를 포함함을 특징으로 한다.According to another aspect of the present invention, there is provided a voltage sensing circuit for detecting a signal corresponding to the voltage level by driving at least one of pull-up and pull-down according to an input level of a predetermined voltage. A voltage detector for outputting a; And a temperature-compensated pull-down current controller for compensating for the pull-down driving current amount change corresponding to the temperature change as a temperature-sensitive current variable element in which the amount of current varies according to temperature change.

여기서, 상기 온도 감응형 전류 가변 요소는 상기 온도 변화에 따른 상기 풀 다운 구동 전류량 변화에 반비례하여 전류량이 변화하는 특성이 있음이 바람직하다.Here, the temperature-sensitive current variable element preferably has a characteristic that the amount of current changes in inverse proportion to the change in the amount of pull-down driving current according to the temperature change.

상기 전압 검출부는 온도 변화에 따라 구동 특성이 달라지는 모스 트랜지스터들을 포함하며, 상기 온도 보상형 풀 다운 전류 제어부는 상기 모스 트랜지스터들 중 풀 다운 구동 모스 트랜지스터와 병렬로 연결되어 상기 온도 변화에 따른 상기 풀 다운 구동 모스 트랜지스터의 턴 온 전류량 변화를 보상함이 바람직하다.The voltage detector includes MOS transistors whose driving characteristics are changed according to a temperature change, and the temperature compensated pull-down current controller is connected in parallel with a pull-down driving MOS transistor among the MOS transistors so that the pull-down according to the temperature change is performed. It is preferable to compensate for the change in the turn-on current amount of the driving MOS transistor.

이러한 상기 온도 보상형 풀 다운 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 풀 다운 구동 모스 트랜지스터와 병렬로 연결되는 저항을 포함함이 바람직하다.The temperature compensated pull down current controller may include a resistor connected in parallel with the pull down driving MOS transistor as the temperature sensitive current variable element.

또한, 상기 전압 검출부는, 상기 전압을 저항비로 분배하는 분배부; 및 상기 모스 트랜지스터들로써 상기 분배된 전압이 소정 레벨 이하일 때 풀 업 구동하고, 상기 분배된 전압이 소정 레벨을 초과할 때 풀 다운 구동하여 검출 신호로 출력하는 구동부;를 포함함이 바람직하다.The voltage detector may further include a distribution unit that distributes the voltage in a resistance ratio; And a driver configured to pull up the divided voltage when the divided voltage is less than or equal to a predetermined level by the MOS transistors, and to pull down the output voltage when the divided voltage exceeds a predetermined level to output a detection signal.

상기 구성에서, 상기 구동부는, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트가 접지단에 연결되어 풀 업 구동하는 피모스 트랜지스터; 및 상기 출력단과 상기 접지단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함이 바람직하다.In the above configuration, the driving unit may include a PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a gate connected to a ground terminal to pull up driving; And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the divided voltage through a gate and pull down the gate.

또는, 상기 구동부는, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 업 구 동하는 피모스 트랜지스터; 및 상기 출력단과 접지단 사이에 연결되고, 게이트로 상기 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함이 바람직하다.The driving unit may include a PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a pull-up driving unit receiving the divided voltage through a gate; And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the voltage through a gate and pull down the gate.

이러한 구성을 갖는 상기 전압 검출부에 대응하여 상기 온도 보상형 풀 다운 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 출력단과 상기 접지단 사이에 상기 엔모스 트랜지스터와 병렬로 연결되는 저항을 포함함이 바람직하다.In response to the voltage detector having the above configuration, the temperature compensation pull-down current controller may include a resistor connected in parallel with the NMOS transistor between the output terminal and the ground terminal as the temperature sensitive current variable element. Do.

한편, 상기 소정 전압은 반도체 메모리 장치에 공급되는 외부 전원 전압에 대응되며, 상기 검출 신호는 상기 외부 전원 전압의 레벨에 따라 상기 반도체 메모리 장치의 내부 회로의 동작을 제어하는 파워 업 신호에 대응됨이 바람직하다.The predetermined voltage corresponds to an external power supply voltage supplied to the semiconductor memory device, and the detection signal corresponds to a power up signal for controlling the operation of an internal circuit of the semiconductor memory device according to the level of the external power supply voltage. desirable.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시 예를 상세하게 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본 발명은 소정 전압의 레벨을 풀 업 및 풀 다운 구동으로써 감지하며, 온도 변화에 따른 상기 풀 업 또는 풀 다운 구동에 의한 전류량 변화를 보상하여 온도 변화에 따른 상기 풀 업 구동 능력과 상기 풀 다운 구동 능력 간의 차이를 줄일 수 있다.The present invention senses the level of a predetermined voltage by the pull-up and pull-down driving, and compensates for the current amount change by the pull-up or pull-down driving according to the temperature change, the pull-up driving capability and the pull-down driving according to the temperature change It can reduce the gap between abilities.

구체적으로, 도 3을 참조하면, 본 발명의 전압 감지 회로는 일 실시 예로, 전압 검출부(10), 온도 보상형 풀 업 전류 제어부(20), 및 출력부(30)를 포함한다.Specifically, referring to FIG. 3, the voltage sensing circuit of the present invention includes a voltage detector 10, a temperature compensated pull-up current controller 20, and an output unit 30.

전압 검출부(10)는 온도 변화에 따라 구동 특성이 서로 달라지는 모스 트랜지스터들을 포함하며, 입력되는 소정 전압 VIN의 레벨에 따라 상기 각 모스 트랜지스터의 풀 업 및 풀 다운 중 최소한 하나의 구동이 발생하여 전압 VIN 레벨에 대응 되는 검출 신호 DET를 출력한다. 여기서, 전압 VIN은 반도체 메모리 장치의 외부 전원 전압 또는 내부 전원 전압에 대응될 수 있다.The voltage detector 10 includes MOS transistors whose driving characteristics are different from each other according to a temperature change, and at least one driving of pull-up and pull-down of each of the MOS transistors occurs according to a level of a predetermined voltage VIN input thereto, thereby causing a voltage VIN. The detection signal DET corresponding to the level is output. The voltage VIN may correspond to an external power supply voltage or an internal power supply voltage of the semiconductor memory device.

그리고, 온도 보상형 풀 업 전류 제어부(20)는 온도 변화에 따라 전류량이 가변하는 온도 감응형 전류 가변 요소로써 온도 변화에 따른 전압 검출부(10)의 모스 트랜지스터의 풀 업 구동에 의한 전류량 변화를 보상한다.The temperature-compensated pull-up current controller 20 is a temperature-sensitive current variable element whose current amount varies according to temperature change, and compensates for a change in current amount due to pull-up driving of the MOS transistor of the voltage detector 10 according to temperature change. do.

아울러, 출력부(30)는 검출 신호 DET를 구동하여 검출 출력 신호 DET_OUT로 출력한다. 여기서, 검출 출력 신호 DET_OUT는 전압 VIN이 반도체 메모리 장치의 외부 전원 전압일 때 파워 업 신호 PWRUP에 대응될 수 있다.In addition, the output unit 30 drives the detection signal DET and outputs the detection output signal DET_OUT. The detection output signal DET_OUT may correspond to the power-up signal PWRUP when the voltage VIN is an external power supply voltage of the semiconductor memory device.

상기 전압 검출부(10), 온도 보상형 풀 업 전류 제어부(20), 및 출력부(30)는 구체적으로 도 4와 같이 구성될 수 있다.The voltage detector 10, the temperature compensation type pull-up current controller 20, and the output unit 30 may be specifically configured as shown in FIG. 4.

도 4를 참조하면, 전압 검출부(10)는 전압 VIN을 저항비로 분배하는 분배부(12)와, 모스 트랜지스터들로써 분배된 전압 VIN_DIV이 소정 레벨 이하일 때 풀 업 구동하고, 분배된 전압 VIN_DIV이 소정 레벨을 초과할 때 풀 다운 구동하여 검출 신호 DET로 출력하는 구동부(14)를 포함한다.Referring to FIG. 4, the voltage detector 10 pulls up a voltage divider 12 that distributes the voltage VIN to a resistance ratio and when the voltage VIN_DIV divided by the MOS transistors is equal to or less than a predetermined level, and the divided voltage VIN_DIV is a predetermined level. It includes a driving unit 14 for driving the pull-down when exceeding the output signal as the detection signal DET.

여기서, 분배부(12)는 전압 VIN이 입력되는 입력단과 접지 VSS단 사이에 직렬 연결되는 두 저항(R3,R4)으로 구성될 수 있으며, 두 저항(R3,R4) 간을 연결하는 노드로 분배된 전압 VIN_DIV이 출력된다.Here, the divider 12 may be composed of two resistors R3 and R4 connected in series between the input terminal to which the voltage VIN is input and the ground VSS terminal, and are distributed to a node connecting the two resistors R3 and R4. The output voltage VIN_DIV is output.

그리고, 구동부(14)는 전압 VIN이 입력되는 입력단과 검출 신호 DET가 출력되는 출력단 사이에 연결되고 게이트가 접지 VSS단에 연결된 피모스 트랜지스터(P2)와, 검출 신호 DET가 출력되는 출력단과 접지 VSS단 사이에 연결되고 게이트 로 분배된 전압 VIN_DIV을 공급받는 엔모스 트랜지스터(N2)로 구성될 수 있다.The driver 14 is connected between an input terminal to which the voltage VIN is input and an output terminal to which the detection signal DET is output, and a PMOS transistor P2 having a gate connected to the ground VSS terminal, an output terminal and a ground VSS output of the detection signal DET. The NMOS transistor N2 is connected between the terminals and supplied with the voltage VIN_DIV distributed to the gate.

온도 보상형 풀 업 전류 제어부(20)는 전압 검출부(10)의 풀 업 구동 모스 트랜지스터와 병렬로 연결되어 온도 변화에 따른 상기 풀 업 구동 모스 트랜지스터의 턴 온 전류량 변화를 보상하며, 온도 변화에 따른 상기 풀 업 구동 모스 트랜지스터의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성을 갖는 온도 감응형 전류 가변 요소를 포함한다. 이러한 온도 감응형 전류 가변 요소를 갖는 온도 보상형 풀 업 전류 제어부(20)는 전압 VIN이 입력되는 입력단과 검출 신호 DET가 출력되는 출력단 사이에 피모스 트랜지스터(P2)와 병렬로 연결되는 저항(R5)을 포함함이 바람직하다.The temperature compensating pull-up current controller 20 is connected in parallel with the pull-up driving MOS transistor of the voltage detector 10 to compensate for the change in the turn-on current amount of the pull-up driving MOS transistor according to the temperature change, And a temperature sensitive current variable element having a current amount change characteristic inversely proportional to a change in turn on current amount of the pull-up driving MOS transistor. The temperature-compensated pull-up current controller 20 having such a temperature-sensitive current variable element includes a resistor R5 connected in parallel with the PMOS transistor P2 between an input terminal to which a voltage VIN is input and an output terminal to which a detection signal DET is output. It is preferable to include).

출력부(30)는 검출 신호 DET를 반전 구동하여 검출 출력 신호 DET_OUT로 출력하는 인버터(INV2)로 구성될 수 있다.The output unit 30 may be configured as an inverter INV2 that inverts the detection signal DET and outputs the detection signal DET_OUT.

또한, 구동부(14)와 출력부(30)는 다른 예로, 도 5와 같이 구성될 수도 있다.In addition, the driving unit 14 and the output unit 30 may be configured as shown in FIG. 5 as another example.

도 5를 참조하면, 구동부(14)는 전압 VIN이 입력되는 입력단과 검출 신호 DET가 출력되는 출력단 사이에 연결되고 게이트로 분배된 전압 VIN_DIV을 공급받는 피모스 트랜지스터(P3)와, 검출 신호 DET가 출력되는 출력단과 접지 VSS단 사이에 연결되고 게이트로 전압 VIN을 공급받는 엔모스 트랜지스터(N3)로 구성될 수 있다.Referring to FIG. 5, the driving unit 14 is connected between an input terminal to which the voltage VIN is input and an output terminal to which the detection signal DET is output, and the PMOS transistor P3 receiving the voltage VIN_DIV distributed to the gate, and the detection signal DET are connected to each other. The NMOS transistor N3 may be connected between the output terminal of the output terminal and the ground VSS terminal and supplied with the voltage VIN to the gate.

그리고, 출력부(30)는 검출 신호 DET를 반전 구동하는 인버터(INV3)와, 인버터(INV3)의 출력을 반전 구동하여 검출 출력 신호 DET_OUT로 출력하는 인버터(INV4)로 구성될 수 있다.The output unit 30 may include an inverter INV3 that inverts the detection signal DET and an inverter INV4 that inverts the output of the inverter INV3 to output the detection output signal DET_OUT.

이러한 구성을 갖는 본 발명의 일 실시 예에 따른 전압 감지 회로는 온도 보상형 풀 업 전류 제어부(20)로써 전압 검출부(10)의 피모스 트랜지스터(P2 또는 P3)의 온도에 따른 구동 능력을 보상하는 특징이 있다.The voltage sensing circuit according to an embodiment of the present invention having such a configuration compensates the driving capability according to the temperature of the PMOS transistor P2 or P3 of the voltage detector 10 using the temperature compensation type pull-up current controller 20. There is a characteristic.

이를 구체적으로 살펴보면, 전압 검출부(10)에 구비되는 모스 트랜지스터들(P2,N2 또는 P3,N3)은 온도가 증가하면 문턱 전압이 감소하고, 온도가 감소하면 문턱 전압이 상승하므로, 온도 상승과 구동 능력 및 턴 온 전류가 비례하는 특성이 있다.In detail, the MOS transistors P2, N2, or P3, N3 included in the voltage detector 10 have a threshold voltage when the temperature increases, and a threshold voltage increases when the temperature decreases. There is a characteristic that the ability and the turn-on current are proportional.

반면에, 온도 보상형 풀 업 전류 제어부(20)는 온도에 따라 전류량이 변하는 온도 감응형 전류 가변 요소를 포함하며, 특히, 상기 전류량은 온도 상승에 반비례하는 특성이 있다. 그 예로서, 온도 변화에 반비례하여 저항값이 변하는 저항(R4 또는 R5)이 제시될 수 있다.On the other hand, the temperature-compensated pull-up current controller 20 includes a temperature-sensitive current variable element whose current amount varies with temperature, and in particular, the current amount is inversely proportional to the temperature rise. As an example, a resistor R4 or R5 may be presented in which the resistance value changes in inverse proportion to the temperature change.

이와 같이, 온도 보상형 풀 업 전류 제어부(20)는 온도 변화에 따른 피모스 트랜지스터(P2 또는 P3)의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성으로써 피모스 트랜지스터(P2 또는 P3)의 턴 온 전류량 변화를 보상할 수 있다.As described above, the temperature-compensated pull-up current controller 20 is a current amount change characteristic inversely proportional to the change in the turn-on current amount of the PMOS transistor P2 or P3 according to the temperature change, and thus the turn-on current amount of the PMOS transistor P2 or P3. Compensate for change.

이를 도 4의 구성을 일 예로 들어 살펴보면, 온도가 상승할 경우 피모스 트랜지스터(P2)의 문턱 전압이 감소하여 피모스 트랜지스터(P2)를 통과하는 전류량이 증가할 수 있다. 이때, 피모스 트랜지스터(P2)에 병렬로 연결되는 저항(R4)은 온도가 상승할 때 저항값이 늘어나서 저항(R4)을 통과하는 전류량이 줄어들므로, 온도 상승에 대응하여 피모스 트랜지스터(P2)의 턴 온 전류량이 증가하더라도 검출 신호 DET가 출력되는 노드로 흐르는 풀 업 전류량은 일정하게 유지될 수 있다.Referring to the configuration of FIG. 4 as an example, when the temperature increases, the threshold voltage of the PMOS transistor P2 may decrease to increase the amount of current passing through the PMOS transistor P2. At this time, the resistor R4 connected in parallel to the PMOS transistor P2 increases in resistance when the temperature rises, thereby reducing the amount of current passing through the resistor R4, so that the PMOS transistor P2 corresponds to the temperature rise. Even if the amount of turn-on current increases, the amount of pull-up current flowing to the node where the detection signal DET is output may be kept constant.

예를 들어, 상온에서 풀 업 구동시 피모스 트랜지스터(P2)를 통해 흐르는 전류량이 1mA이고, 저항(R4)을 통해 흐르는 전류량이 1mA임을 가정하면, 풀 다운 구동시 엔모스 트랜지스터(N2)를 통해 흐르는 전류량은 2mA일 수 있다. 이때, 온도가 상승하여 피모스 트랜지스터(P2)를 통해 흐르는 전류량이 1.5mA로 늘어나는 경우, 저항(R4)을 통해 흐르는 전류량이 0.5mA로 줄어들 수 있으며, 그에 따라, 엔모스 트랜지스터(N2)에서 바라보는 전체 전류량은 2mA로 일정할 수 있다.For example, assuming that the amount of current flowing through the PMOS transistor P2 is 1 mA when the pull-up driving is performed at room temperature, and that the amount of current flowing through the resistor R4 is 1 mA, the pull-down driving is performed through the NMOS transistor N2. The amount of current flowing may be 2 mA. At this time, when the temperature rises and the amount of current flowing through the PMOS transistor P2 increases to 1.5 mA, the amount of current flowing through the resistor R4 may decrease to 0.5 mA, and thus, the NMOS transistor N2 is desired. The total amount of current seen can be constant at 2mA.

이와 같이, 온도 상승시 피모스 트랜지스터(P2)의 턴 온 전류량이 증가하더라도 저항(R4)을 통해 흐르는 전류량은 감소하므로, 온도 상승에 따른 검출 신호 DET가 출력되는 노드의 전류량 변화를 보상할 수 있다. 따라서, 온도 상승에 따라 피모스 트랜지스터(P2)의 구동 능력이 엔모스 트랜지스터(N2)의 구동 능력에 비해 상승하지 않고 일정하게 유지되는 것처럼 보일 수 있는 효과가 있다.As described above, even when the turn-on current amount of the PMOS transistor P2 increases when the temperature rises, the amount of current flowing through the resistor R4 decreases, thereby compensating for the change in the amount of current at the node where the detection signal DET is output as the temperature rises. . Therefore, there is an effect that the driving ability of the PMOS transistor P2 may appear to be kept constant without increasing as compared with the driving capability of the NMOS transistor N2 as the temperature rises.

반면에, 온도가 하강할 경우 피모스 트랜지스터(P2)의 문턱 전압이 상승하여 피모스 트랜지스터(P2)를 통과하는 전류량이 감소할 수 있다. 이때, 피모스 트랜지스터(P2)에 병렬로 연결되는 저항(R4)은 온도가 하강할 때 저항값이 줄어들어 저항(R4)을 통과하는 전류량이 늘어나므로, 온도 하강에 대응하여 피모스 트랜지스터(P2)의 턴 온 전류량이 감소하더라도 검출 신호 DET가 출력되는 노드로 흐르는 풀 업 전류량은 일정하게 유지될 수 있다.On the other hand, when the temperature decreases, the threshold voltage of the PMOS transistor P2 may increase to decrease the amount of current passing through the PMOS transistor P2. At this time, the resistance R4 connected in parallel to the PMOS transistor P2 decreases in resistance when the temperature decreases, so that the amount of current passing through the resistor R4 increases, so that the PMOS transistor P2 corresponds to the temperature drop. Even if the amount of turn-on current decreases, the amount of pull-up current flowing to the node where the detection signal DET is output may be kept constant.

예를 들어, 상온에서 풀 업 구동시 피모스 트랜지스터(P2)를 통해 흐르는 전류량이 1mA이고, 저항(R4)을 통해 흐르는 전류량이 1mA임을 가정하면, 풀 다운 구동시 엔모스 트랜지스터(N2)를 통해 흐르는 전류량은 2mA일 수 있다. 이때, 온도 가 하강하여 피모스 트랜지스터(P2)를 통해 흐르는 전류량이 0.5mA로 줄어드는 경우, 저항(R4)을 통해 흐르는 전류량이 1.5mA로 늘어날 수 있으며, 그에 따라, 엔모스 트랜지스터(N2)에서 바라보는 전체 전류량은 2mA로 일정할 수 있다.For example, assuming that the amount of current flowing through the PMOS transistor P2 is 1 mA when the pull-up driving is performed at room temperature, and that the amount of current flowing through the resistor R4 is 1 mA, the pull-down driving is performed through the NMOS transistor N2. The amount of current flowing may be 2 mA. At this time, when the temperature decreases and the amount of current flowing through the PMOS transistor P2 decreases to 0.5 mA, the amount of current flowing through the resistor R4 may increase to 1.5 mA, and thus, the NMOS transistor N2 is desired. The total amount of current seen can be constant at 2mA.

이와 같이, 온도 하강시 피모스 트랜지스터(P2)의 턴 온 전류량이 감소하더라도 저항(R4)을 통해 흐르는 전류량은 증가하므로, 온도 하강에 따른 검출 신호 DET가 출력되는 노드의 전류량 변화를 보상할 수 있다. 따라서, 온도 하강에 따라 피모스 트랜지스터(P2)의 구동 능력이 엔모스 트랜지스터(N2)의 구동 능력에 비해 하강하지 않고 일정하게 유지되는 것처럼 보일 수 있는 효과가 있다.As described above, even when the turn-on current amount of the PMOS transistor P2 decreases when the temperature decreases, the amount of current flowing through the resistor R4 increases, thereby compensating for the change in the amount of current at the node at which the detection signal DET is output due to the temperature drop. . Therefore, there is an effect that the driving ability of the PMOS transistor P2 may appear to be kept constant without falling compared to the driving capability of the NMOS transistor N2 as the temperature decreases.

이상에서 살펴본 바와 같이, 본 발명의 일 실시 예에 따른 전압 감지 회로는 온도 변화에 따른 피모스 트랜지스터(P2 또는 P3)의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성을 갖는 온도 감응형 전류 가변 요소로써 피모스 트랜지스터(P2 또는 P3)의 전류량 변화를 보상한다.As described above, the voltage sensing circuit according to an embodiment of the present invention is a temperature-sensitive current variable element having a current amount change characteristic inversely proportional to the change in the turn-on current amount of the PMOS transistor P2 or P3 according to the temperature change. The current amount change of the PMOS transistor P2 or P3 is compensated for.

이로 인해, 모스 트랜지스터들(P2,N2)의 특성 변화의 차이가 줄어든 것과 같은 효과를 얻어 온도 변화에 따른 모스 트랜지스터들(P2,N2)의 특성 변화 차이가 상이하여 발생하는 문제점이 해결될 수 있으며, 또한, 검출 출력 신호 DET_OUT의 인에이블 시점이 온도에 따라 크게 변하지 않으므로, 전압 감지 회로의 출력 특성이 향상될 수 있는 효과가 있다.As a result, the same effect as the difference in the characteristics of the MOS transistors P2 and N2 may be reduced, thereby solving the problem caused by the difference in the characteristics of the MOS transistors P2 and N2 due to temperature change. In addition, since the enable time of the detection output signal DET_OUT does not change greatly with temperature, there is an effect that the output characteristic of the voltage sensing circuit can be improved.

특히, 본 발명의 일 실시 예에 따른 전압 감지 회로가 파워 업 회로로 이용되는 경우, 온도 변화에 따른 검출 출력 신호 DET_OUT, 즉, 파워 업 신호의 스큐가 감소하여 메모리 동작 불량 또는 메모리 동작 속도 저하를 방지할 수 있는 효과가 있다.In particular, when the voltage sensing circuit according to an embodiment of the present invention is used as a power-up circuit, the skew of the detection output signal DET_OUT according to the temperature change, that is, the power-up signal is reduced, thereby reducing memory malfunction or memory speed. There is an effect that can be prevented.

본 발명의 전압 감지 회로는 다른 실시 예로서, 도 6의 구조가 개시될 수 있다.As another embodiment of the voltage sensing circuit of the present invention, the structure of FIG. 6 may be disclosed.

도 6을 참조하면, 본 발명의 다른 실시 예에 따른 전압 감지 회로는 전압 검출부(10), 출력부(30), 및 온도 보상형 풀 다운 전류 제어부(40)를 포함한다. 여기서, 전압 검출부(10)와 출력부(30)는 본 발명의 일 실시 예와 동일한 구성이므로, 설명의 편의상 생략하기로 한다.Referring to FIG. 6, a voltage sensing circuit according to another embodiment of the present invention includes a voltage detector 10, an output unit 30, and a temperature compensated pull-down current controller 40. Here, the voltage detector 10 and the output unit 30 is the same configuration as the embodiment of the present invention, it will be omitted for convenience of description.

온도 보상형 풀 다운 전류 제어부(40)는 온도 변화에 따라 전류량이 가변하는 온도 감응형 전류 가변 요소로써 온도 변화에 따른 전압 검출부(10)의 모스 트랜지스터의 풀 다운 구동에 의한 전류량 변화를 보상하며, 일 예로 도 7 및 도 8과 같이 구성될 수 있다. 여기서, 도 7의 전압 검출부(10)와 출력부(30)는 도 4의 구성과 동일하며, 도 8의 전압 검출부(10)와 출력부(30)는 도 5의 구성과 동일하다.The temperature compensated pull-down current controller 40 is a temperature-sensitive current variable element whose current amount varies with temperature change, and compensates for the current amount change by pull-down driving of the MOS transistor of the voltage detector 10 according to the temperature change. For example, it may be configured as shown in FIGS. 7 and 8. Here, the voltage detector 10 and the output unit 30 of FIG. 7 are the same as those of FIG. 4, and the voltage detector 10 and the output unit 30 of FIG. 8 are the same as those of FIG. 5.

즉, 도 7 및 도 8을 참조하면, 온도 보상형 풀 다운 전류 제어부(20)는 전압 검출부(10)의 풀 다운 구동 모스 트랜지스터(N2 또는 N3)와 병렬로 연결되어 온도 변화에 따른 상기 풀 다운 구동 모스 트랜지스터(M2 또는 N3)로 흐르는 전류량 변화를 제어하며, 온도 변화에 따른 상기 풀 다운 구동 모스 트랜지스터(N2 또는 N3)의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성을 갖는 온도 감응형 전류 가변 요소를 포함한다. 이러한 온도 감응형 전류 가변 요소를 갖는 온도 보상형 풀 다운 전류 제어부(20)는 검출 신호 DET가 출력되는 출력단과 접지 VSS단 사이에 엔모스 트랜지스터(N2 또는 N3)와 병렬로 연결되는 저항(R6)을 포함함이 바람직하다.That is, referring to FIGS. 7 and 8, the temperature compensated pull-down current controller 20 is connected in parallel with the pull-down driving MOS transistor N2 or N3 of the voltage detector 10 to perform the pull-down according to a temperature change. A temperature sensitive current variable element that controls a change in the amount of current flowing to the driving MOS transistor M2 or N3 and has a change amount of current inversely proportional to a change in the turn-on current amount of the pull-down driving MOS transistor N2 or N3 according to the temperature change. It includes. The temperature-compensated pull-down current controller 20 having such a temperature-sensitive current variable element includes a resistor R6 connected in parallel with the NMOS transistor N2 or N3 between an output terminal at which the detection signal DET is output and a ground VSS terminal. It is preferable to include.

상기 구성을 갖는 본 발명의 다른 실시 예에 따른 전압 감지 회로는 온도 보상형 풀 다운 전류 제어부(20)의 온도 변화에 따른 엔모스 트랜지스터들(N2 또는 N3)의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성으로써 엔모스 트랜지스터들(N2 또는 N3)의 턴 온 전류량을 보상한다.In the voltage sensing circuit according to another exemplary embodiment having the above configuration, the amount of current in inverse proportion to the change in the turn-on current amount of the NMOS transistors N2 or N3 according to the temperature change of the temperature compensated pull-down current controller 20 is changed. The characteristic compensates for the amount of turn-on current of the NMOS transistors N2 or N3.

즉, 도 7의 구성을 일 예로 들어 살펴보면, 온도가 상승할 경우 엔모스 트랜지스터(N2)의 문턱 전압이 감소하여 엔모스 트랜지스터(N2)를 통과하는 전류량이 증가할 수 있다. 이때, 엔모스 트랜지스터(N2)에 병렬로 연결되는 저항(R6)은 온도가 상승할 때 저항값이 늘어나서 저항(R6)을 통과하는 전류량이 줄어들므로, 온도 상승에 대응하여 엔모스 트랜지스터(N2)의 턴 온 전류량이 증가하더라도 검출 신호 DET가 출력되는 노드로 흐르는 풀 다운 전류량은 일정하게 유지될 수 있다.That is, referring to the configuration of FIG. 7 as an example, when the temperature increases, the threshold voltage of the NMOS transistor N2 may decrease to increase the amount of current passing through the NMOS transistor N2. At this time, the resistor R6 connected in parallel to the NMOS transistor N2 increases in resistance when the temperature rises, thereby reducing the amount of current passing through the resistor R6, so that the NMOS transistor N2 corresponds to the temperature rise. Even if the amount of turn-on current increases, the amount of pull-down current flowing to the node to which the detection signal DET is output may be kept constant.

이와 같이, 온도 상승시 엔모스 트랜지스터(N2)의 턴 온 전류량이 증가하더라도 저항(R6)을 통해 흐르는 전류량은 감소하므로, 온도 상승에 따른 검출 신호 DET가 출력되는 노드의 전류량 변화를 보상할 수 있다. 따라서, 온도 상승에 따라 엔모스 트랜지스터(N2)의 구동 능력이 피모스 트랜지스터(P2)의 구동 능력에 비해 상승하지 않고 일정하게 유지되는 것처럼 보일 수 있는 효과가 있다.As described above, even when the turn-on current amount of the NMOS transistor N2 increases when the temperature rises, the amount of current flowing through the resistor R6 decreases, thereby making it possible to compensate for the change in the amount of current at the node where the detection signal DET is output as the temperature rises. . Therefore, there is an effect that the driving capability of the NMOS transistor N2 may appear to be kept constant without being increased compared to the driving capability of the PMOS transistor P2 as the temperature rises.

반면에, 온도가 하강할 경우 엔모스 트랜지스터(N2)의 문턱 전압이 상승하여 엔모스 트랜지스터(N2)를 통과하는 전류량이 감소할 수 있다. 이때, 엔모스 트랜지스터(N2)에 병렬로 연결되는 저항(R6)은 온도가 하강할 때 저항값이 줄어들어 저항(R6)을 통과하는 전류량이 늘어나므로, 온도 하강에 대응하여 엔모스 트랜지스터(N2)의 턴 온 전류량이 감소하더라도 검출 신호 DET가 출력되는 노드로 흐르는 풀 다운 전류량은 일정하게 유지될 수 있다.On the other hand, when the temperature decreases, the threshold voltage of the NMOS transistor N2 increases to decrease the amount of current passing through the NMOS transistor N2. At this time, the resistor R6 connected in parallel to the NMOS transistor N2 decreases in resistance when the temperature decreases, so that the amount of current passing through the resistor R6 increases, so that the NMOS transistor N2 corresponds to the temperature drop. Even if the amount of turn-on current decreases, the amount of pull-down current flowing to the node to which the detection signal DET is output may be kept constant.

이와 같이, 온도 하강시 엔모스 트랜지스터(N2)의 턴 온 전류량이 감소하더라도 저항(R6)을 통해 흐르는 전류량은 증가하므로, 온도 하강에 따른 검출 신호 DET가 출력되는 노드의 전류량 변화를 보상할 수 있다. 따라서, 온도 하강에 따라 엔모스 트랜지스터(N2)의 구동 능력이 피모스 트랜지스터(P2)의 구동 능력에 비해 감소하지 않고 일정하게 유지되는 것처럼 보일 수 있는 효과가 있다.As described above, even when the turn-on current amount of the NMOS transistor N2 decreases when the temperature decreases, the amount of current flowing through the resistor R6 increases, thereby compensating for the change in the amount of current at the node at which the detection signal DET is output due to the temperature drop. . Accordingly, there is an effect that the driving ability of the NMOS transistor N2 may appear to be kept constant without decreasing compared to the driving capability of the PMOS transistor P2 as the temperature decreases.

이상에서 살펴본 바와 같이, 본 발명의 다른 실시 예에 따른 전압 감지 회로는 온도 변화에 따른 엔모스 트랜지스터(N2 또는 N3)의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성을 갖는 온도 감응형 전류 가변 요소로써 엔모스 트랜지스터(N2 또는 N3)의 전류량 변화를 보상할 수 있다.As described above, the voltage sensing circuit according to another embodiment of the present invention is a temperature-sensitive current variable element having a current amount change characteristic inversely proportional to the change in the turn-on current amount of the NMOS transistor N2 or N3 according to the temperature change. The change in the amount of current of the NMOS transistor N2 or N3 may be compensated for.

이로 인해, 본 발명의 다른 실시 예에 따른 전압 감지 회로는 본 발명의 일 실시 예와 동일한 효과를 얻을 수 있다.For this reason, the voltage sensing circuit according to another embodiment of the present invention can obtain the same effect as the embodiment of the present invention.

본 발명은 온도 변화에 따른 모스 트랜지스터들의 턴 온 전류량 변화에 반비례하는 전류량 변화 특성을 갖는 온도 감응형 전류 가변 요소로써 소정 모스 트랜지스터의 전류량을 제어함으로써, 온도 변화에 따라 모스 트랜지스터들의 특성 변화 차이가 상이하여 발생하는 문제점을 해결할 수 있는 효과가 있다.The present invention is a temperature-sensitive current variable element having a current change characteristic that is inversely proportional to the change in turn-on current amounts of MOS transistors according to temperature changes, thereby controlling the current change of the MOS transistors so that the change in characteristics of the MOS transistors varies with temperature changes. There is an effect that can solve the problems caused by.

또한, 본 발명은 모스 트랜지스터들을 이용하여 소정 전압을 감지하는 경우, 온도 변화에 따른 상기 모스 트랜지스터들 중 일부의 전류량 변화를 보상함으로써, 온도 변화에 따른 상기 모스 트랜지스터들의 특성 변화의 차이를 줄일 수 있으며, 그에 따라, 전압 감지 회로의 출력 특성이 향상될 수 있는 효과가 있다.In addition, when sensing a predetermined voltage by using the MOS transistors, by compensating for the change in the amount of current of some of the MOS transistors according to the temperature change, it is possible to reduce the difference in the characteristic change of the MOS transistors according to the temperature change Therefore, there is an effect that the output characteristics of the voltage sensing circuit can be improved.

아울러, 본 발명은 파워 업 회로에 적용되어 온도 변화에 따른 파워 업 회로에 구비되는 모스 트랜지스터들의 특성 변화의 차이를 줄일 수 있으므로, 온도 변화에 따른 파워 업 신호의 스큐가 감소하여 메모리 동작 불량 또는 메모리 동작 속도 저하를 방지할 수 있는 효과가 있다.In addition, the present invention can reduce the difference in the characteristics change of the MOS transistors provided in the power-up circuit according to the temperature change applied to the power-up circuit, so that the skew of the power-up signal according to the temperature change reduces the memory operation failure or memory There is an effect that can prevent the operation speed decrease.

본 발명을 특정 실시 예에 관련하여 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구범위에 의해 마련되는 본 발명의 정신이나 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당업자는 용이하게 알 수 있다.While the invention has been shown and described with reference to specific embodiments, the invention is not limited thereto, and the invention is not limited to the scope of the invention as defined by the following claims. Those skilled in the art will readily appreciate that modifications and variations can be made.

Claims (18)

입력되는 소정 전압의 레벨에 따라 풀 업 및 풀 다운 중 최소한 하나의 구동이 발생하여 상기 전압 레벨에 대응되는 검출 신호를 출력하는 전압 검출부; 및A voltage detector configured to generate at least one of pull-up and pull-down driving according to the input voltage level and output a detection signal corresponding to the voltage level; And 온도 변화에 따라 전류량이 가변하는 온도 감응형 전류 가변 요소로써 상기 온도 변화에 대응되는 상기 풀 업 구동 전류량 변화를 보상하는 온도 보상형 풀 업 전류 제어부;를 포함함을 특징으로 하는 전압 감지 회로.And a temperature-compensated pull-up current controller for compensating for the pull-up driving current amount change corresponding to the temperature change as a temperature-sensitive current variable element whose current amount varies with temperature change. 제 1 항에 있어서,The method of claim 1, 상기 온도 감응형 전류 가변 요소는 상기 온도 변화에 따른 상기 풀 업 구동 전류량 변화에 반비례하여 전류량이 변화하는 특성이 있음을 특징으로 하는 전압 감지 회로.And the temperature sensitive current varying element is characterized in that the amount of current changes in inverse proportion to the change in the amount of pull-up driving current according to the temperature change. 제 1 항에 있어서,The method of claim 1, 상기 전압 검출부는 온도 변화에 따라 구동 특성이 달라지는 모스 트랜지스터들을 포함하며, 상기 온도 보상형 풀 업 전류 제어부는 상기 모스 트랜지스터들 중 풀 업 구동 모스 트랜지스터와 병렬로 연결되어 상기 온도 변화에 따른 상기 풀 업 구동 모스 트랜지스터의 턴 온 전류량 변화를 보상함을 특징으로 하는 전압 감지 회로.The voltage detector includes MOS transistors whose driving characteristics are changed according to a temperature change, and the temperature compensated pull-up current controller is connected in parallel with a pull-up driving MOS transistor among the MOS transistors so that the pull-up according to the temperature change is performed. A voltage sensing circuit comprising a change in the amount of turn-on current of a driving MOS transistor. 제 3 항에 있어서,The method of claim 3, wherein 상기 온도 보상형 풀 업 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 풀 업 구동 모스 트랜지스터와 병렬로 연결되는 저항을 포함함을 특징으로 하는 전압 감지 회로.And the temperature compensating pull-up current controller includes a resistor connected in parallel with the pull-up driving MOS transistor as the temperature-sensitive current varying element. 제 1 항에 있어서,The method of claim 1, 상기 전압 검출부는,The voltage detector, 상기 전압을 저항비로 분배하는 분배부; 및A distribution unit for distributing the voltage in a resistance ratio; And 상기 모스 트랜지스터들로써 상기 분배된 전압이 소정 레벨 이하일 때 풀 업 구동하고, 상기 분배된 전압이 소정 레벨을 초과할 때 풀 다운 구동하여 검출 신호로 출력하는 구동부;를 포함함을 특징으로 하는 전압 감지 회로.And a driver configured to pull up the divided voltage when the divided voltage is less than or equal to a predetermined level by the MOS transistors, and to pull down the output voltage when the divided voltage exceeds a predetermined level to output a detection signal. . 제 5 항에 있어서,The method of claim 5, wherein 상기 구동부는,The driving unit, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트가 접지단에 연결되어 풀 업 구동하는 피모스 트랜지스터; 및A PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a gate connected to a ground terminal to pull up driving; And 상기 출력단과 상기 접지단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함을 특징으로 하는 전압 감지 회로.And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the divided voltage through a gate and pull down the gate. 제 5 항에 있어서,The method of claim 5, wherein 상기 구동부는,The driving unit, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 업 구동하는 피모스 트랜지스터; 및A PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a pull-up driving device receiving the divided voltage through a gate; And 상기 출력단과 접지단 사이에 연결되고, 게이트로 상기 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함을 특징으로 하는 전압 감지 회로.And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the voltage through a gate and pull down the gate. 제 6 항 또는 제 7 항에 있어서,The method according to claim 6 or 7, 상기 온도 보상형 풀 업 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 피모스 트랜지스터와 병렬로 연결되는 저항을 포함함을 특징으로 하는 전압 감지 회로.And the temperature compensating pull-up current controller includes a resistor connected in parallel with the PMOS transistor as the temperature sensitive current varying element. 제 1 항에 있어서,The method of claim 1, 상기 소정 전압은 반도체 메모리 장치에 공급되는 외부 전원 전압에 대응되며, 상기 검출 신호는 상기 외부 전원 전압의 레벨에 따라 상기 반도체 메모리 장치의 내부 회로의 동작을 제어하는 파워 업 신호에 대응됨을 특징으로 하는 전압 감지 회로.The predetermined voltage corresponds to an external power supply voltage supplied to the semiconductor memory device, and the detection signal corresponds to a power up signal for controlling an operation of an internal circuit of the semiconductor memory device according to the level of the external power supply voltage. Voltage sensing circuit. 입력되는 소정 전압의 레벨에 따라 풀 업 및 풀 다운 중 최소한 하나의 구동 이 발생하여 상기 전압 레벨에 대응되는 검출 신호를 출력하는 전압 검출부; 및A voltage detector configured to generate at least one of pull-up and pull-down driving according to the input voltage level and output a detection signal corresponding to the voltage level; And 온도 변화에 따라 전류량이 가변하는 온도 감응형 전류 가변 요소로써 상기 온도 변화에 대응되는 상기 풀 다운 구동 전류량 변화를 보상하는 온도 보상형 풀 다운 전류 제어부;를 포함함을 특징으로 하는 전압 감지 회로.And a temperature-compensated pull-down current controller for compensating for the change of the pull-down driving current amount corresponding to the temperature change as a temperature-sensitive current variable element whose current amount varies according to temperature change. 제 10 항에 있어서,The method of claim 10, 상기 온도 감응형 전류 가변 요소는 상기 온도 변화에 따른 상기 풀 다운 구동 전류량 변화에 반비례하여 전류량이 변화하는 특성이 있음을 특징으로 하는 전압 감지 회로.And the temperature sensitive current varying element is characterized in that the amount of current changes in inverse proportion to the change in the amount of pull-down driving current in response to the temperature change. 제 10 항에 있어서,The method of claim 10, 상기 전압 검출부는 온도 변화에 따라 구동 특성이 달라지는 모스 트랜지스터들을 포함하며, 상기 온도 보상형 풀 다운 전류 제어부는 상기 모스 트랜지스터들 중 풀 다운 구동 모스 트랜지스터와 병렬로 연결되어 상기 온도 변화에 따른 상기 풀 다운 구동 모스 트랜지스터의 턴 온 전류량 변화를 보상함을 특징으로 하는 전압 감지 회로.The voltage detector includes MOS transistors whose driving characteristics are changed according to a temperature change, and the temperature compensated pull-down current controller is connected in parallel with a pull-down driving MOS transistor among the MOS transistors so that the pull-down according to the temperature change is performed. A voltage sensing circuit comprising a change in the amount of turn-on current of a driving MOS transistor. 제 12 항에 있어서,The method of claim 12, 상기 온도 보상형 풀 다운 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 풀 다운 구동 모스 트랜지스터와 병렬로 연결되는 저항을 포함함을 특징 으로 하는 전압 감지 회로.And the temperature compensating pull down current controller includes a resistor connected in parallel with the pull down driving MOS transistor as the temperature sensitive current varying element. 제 10 항에 있어서,The method of claim 10, 상기 전압 검출부는,The voltage detector, 상기 전압을 저항비로 분배하는 분배부; 및A distribution unit for distributing the voltage in a resistance ratio; And 상기 모스 트랜지스터들로써 상기 분배된 전압이 소정 레벨 이하일 때 풀 업 구동하고, 상기 분배된 전압이 소정 레벨을 초과할 때 풀 다운 구동하여 검출 신호로 출력하는 구동부;를 포함함을 특징으로 하는 전압 감지 회로.And a driver configured to pull up the divided voltage when the divided voltage is less than or equal to a predetermined level by the MOS transistors, and to pull down the output voltage when the divided voltage exceeds a predetermined level to output a detection signal. . 제 14 항에 있어서,The method of claim 14, 상기 구동부는,The driving unit, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트가 접지단에 연결되어 풀 업 구동하는 피모스 트랜지스터; 및A PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a gate connected to a ground terminal to pull up driving; And 상기 출력단과 상기 접지단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함을 특징으로 하는 전압 감지 회로.And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the divided voltage through a gate and pull down the gate. 제 14 항에 있어서,The method of claim 14, 상기 구동부는,The driving unit, 상기 전압이 입력되는 입력단과 상기 구동 신호가 출력되는 출력단 사이에 연결되고, 게이트로 상기 분배된 전압을 입력받아 풀 업 구동하는 피모스 트랜지스터; 및A PMOS transistor connected between an input terminal to which the voltage is input and an output terminal to which the driving signal is output, and a pull-up driving device receiving the divided voltage through a gate; And 상기 출력단과 접지단 사이에 연결되고, 게이트로 상기 전압을 입력받아 풀 다운 구동하는 엔모스 트랜지스터;를 포함함을 특징으로 하는 전압 감지 회로.And an NMOS transistor connected between the output terminal and the ground terminal and configured to receive the voltage through a gate and pull down the gate. 제 15 항 또는 제 16 항에 있어서,The method according to claim 15 or 16, 상기 온도 보상형 풀 다운 전류 제어부는 상기 온도 감응형 전류 가변 요소로서 상기 출력단과 상기 접지단 사이에 상기 엔모스 트랜지스터와 병렬로 연결되는 저항을 포함함을 특징으로 하는 전압 감지 회로.And the temperature compensating pull-down current controller includes a resistor connected in parallel with the NMOS transistor between the output terminal and the ground terminal as the temperature sensitive current variable element. 제 10 항에 있어서,The method of claim 10, 상기 소정 전압은 반도체 메모리 장치에 공급되는 외부 전원 전압에 대응되며, 상기 검출 신호는 상기 외부 전원 전압의 레벨에 따라 상기 반도체 메모리 장치의 내부 회로의 동작을 제어하는 파워 업 신호에 대응됨을 특징으로 하는 전압 감지 회로.The predetermined voltage corresponds to an external power supply voltage supplied to the semiconductor memory device, and the detection signal corresponds to a power up signal for controlling an operation of an internal circuit of the semiconductor memory device according to the level of the external power supply voltage. Voltage sensing circuit.
KR1020070079360A 2007-08-08 2007-08-08 Voltage sensing circuit KR20090015228A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070079360A KR20090015228A (en) 2007-08-08 2007-08-08 Voltage sensing circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070079360A KR20090015228A (en) 2007-08-08 2007-08-08 Voltage sensing circuit

Publications (1)

Publication Number Publication Date
KR20090015228A true KR20090015228A (en) 2009-02-12

Family

ID=40684832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070079360A KR20090015228A (en) 2007-08-08 2007-08-08 Voltage sensing circuit

Country Status (1)

Country Link
KR (1) KR20090015228A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230121973A (en) 2016-02-01 2023-08-22 주식회사 파이안에스테틱스 Preparation Process for Polynucleotide Fragments from Plant and Non-Aqueous Composition containing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230121973A (en) 2016-02-01 2023-08-22 주식회사 파이안에스테틱스 Preparation Process for Polynucleotide Fragments from Plant and Non-Aqueous Composition containing the same

Similar Documents

Publication Publication Date Title
US7436226B2 (en) Power-up detection circuit that operates stably regardless of variations in process, voltage, and temperature, and semiconductor device thereof
US6184744B1 (en) Internal power supply voltage generation circuit that can suppress reduction in internal power supply voltage in neighborhood of lower limit region of external power supply voltage
KR100302589B1 (en) Start-up circuit for voltage reference generator
US20110032010A1 (en) Power up signal generation circuit and method for generating power up signal
KR20100076760A (en) Output driver of semiconductor device
US7834680B2 (en) Internal voltage generation circuit for generating stable internal voltages withstanding varying external conditions
JP5987819B2 (en) Power supply
US6961270B2 (en) Power-up circuit in semiconductor memory device
KR100909636B1 (en) Dual power up signal gernerator
KR102506362B1 (en) Integrated circuit having regulator controlled based on operation speed
JP2004040757A (en) Switching point sensing circuit and semiconductor device using the same
KR100855984B1 (en) Reference voltage generator having improved set-up voltage characteristics and method for controlling the same
JP5025171B2 (en) Differential amplifier
KR20090015228A (en) Voltage sensing circuit
KR102617255B1 (en) Electronic device and method of operating the same
JP2010187047A (en) Test circuit, and test method
KR100762899B1 (en) Semiconducotr memory device
KR100554840B1 (en) Circuit for generating a power up signal
KR20090047700A (en) Reference voltage generating circuit
KR100728903B1 (en) Circuit for controlling internal voltate in semiconductor memory apparatus
KR101026380B1 (en) Voltage Level Detecting Circuit
KR100317314B1 (en) device for dectecting voltage level in current mode output driver
KR19990001995A (en) Power-up circuit
US7075833B2 (en) Circuit for detecting negative word line voltage
KR100826642B1 (en) Power-up Initialization Signal Generating Circuit

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination