KR20090014658A - Method of forming a layer and method of manufacturing a non-volatile memory device using the same - Google Patents

Method of forming a layer and method of manufacturing a non-volatile memory device using the same Download PDF

Info

Publication number
KR20090014658A
KR20090014658A KR1020070078750A KR20070078750A KR20090014658A KR 20090014658 A KR20090014658 A KR 20090014658A KR 1020070078750 A KR1020070078750 A KR 1020070078750A KR 20070078750 A KR20070078750 A KR 20070078750A KR 20090014658 A KR20090014658 A KR 20090014658A
Authority
KR
South Korea
Prior art keywords
oxide film
silicon
film
forming
nitrogen
Prior art date
Application number
KR1020070078750A
Other languages
Korean (ko)
Inventor
백성권
박광민
황기현
노영진
구본영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070078750A priority Critical patent/KR20090014658A/en
Publication of KR20090014658A publication Critical patent/KR20090014658A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B41/00Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

A method of forming a layer and method of manufacturing a non-volatile memory device using the same is provided to improve the property of the semiconductor device by forming a film at interface which relatively the nitrogen distribution density is high. In a method of forming a layer and method of manufacturing a non-volatile memory device, an oxide film(102) for pad is formed on the substrate(100). A silicon-rich nitride layer(104) is formed on the oxide film for pad. The oxide film in which the nitrogen is accumulated is formed on the interface of the substrate by oxidizing the silicon-rich nitride layer. The silicon-rich nitride layer is formed after forming the silicon nitride film on the oxide film for pad by inserting silicon into the silicon nitride film.

Description

박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법{Method of forming a layer and method of manufacturing a Non-volatile memory device using the same} Method of forming a layer and method of manufacturing a non-volatile memory device using the same

본 발명은 메모리 소자에 사용되는 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법에 관한 것이다. 보다 상세하게는, 터널 산화막 또는 게이트 산화막으로 사용하기에 적합한 박막 형성 방법 및 이를 이용한 비휘발성 메모리 소자의 제조 방법에 관한 것이다. The present invention relates to a method of forming a thin film used in a memory device and a method of manufacturing a nonvolatile memory device using the same. More particularly, the present invention relates to a thin film forming method suitable for use as a tunnel oxide film or a gate oxide film and a method of manufacturing a nonvolatile memory device using the same.

반도체 소자들 중에서, 비휘발성 메모리 소자는 한번 데이터를 입력하면 시간이 지나도 그 상태를 유지할 수 있는 특성을 갖는다. 특히, 최근에는 전기적으로 데이터의 입,출력이 가능한 플래시 메모리 소자에 대한 수요가 늘고 있다.Among the semiconductor devices, the nonvolatile memory device may maintain its state even after time of inputting data. In particular, there is an increasing demand for flash memory devices capable of electrically inputting and outputting data.

상기 플래시 메모리 소자에서 데이터들을 저장하기 위한 메모리 셀은, 기판 상에 터널 산화막 패턴, 전하 저장막 패턴, 유전막 패턴 및 콘트롤 게이트 전극을 포함하는 스택형 게이트 구조를 갖는다. The memory cell for storing data in the flash memory device has a stacked gate structure including a tunnel oxide layer pattern, a charge storage layer pattern, a dielectric layer pattern, and a control gate electrode on a substrate.

상술한 구조를 갖는 비휘발성 메모리 소자에서, 데이터의 저장은 콘트롤 게이트 전극과 기판에 적절한 전압을 인가하여 전하 저장막 패턴에 전자를 집어넣거 나 빼냄으로써 이루어진다. 그러므로, 상기 비휘발성 메모리 소자에 데이터를 쓰거나 읽는 동작이 반복적으로 수행되는 경우, 상기 기판과 전하 저장막 패턴 사이에 개재되는 터널 산화막으로 계속하여 전하들이 출입하게 된다. In the nonvolatile memory device having the above-described structure, data is stored by applying an appropriate voltage to the control gate electrode and the substrate to inject or extract electrons into the charge storage film pattern. Therefore, when an operation of repeatedly writing or reading data to the nonvolatile memory device is performed, charges continue to enter and exit the tunnel oxide layer interposed between the substrate and the charge storage layer pattern.

이와같이, 상기 비휘발성 메모리 소자를 반복적으로 동작시키면, 상기 동작에 의한 스트레스에 의해 상기 터널 산화막 내의 결합들이 깨질 수 있다. 그러므로, 상기 터널 산화막 내에 댕글링 본드들이 생성되고, 상기 댕글링 본드에 고정 전하(fixed charge) 또는 홀들이 트랩핑됨으로써 상기 비휘발성 메모리 소자 내의 셀들의 문턱 전압이 변화하게 된다. 따라서, 상기 비휘발성 메모리 소자의 신뢰성이 현저하게 떨어지게 된다.As described above, when the nonvolatile memory device is repeatedly operated, the bonds in the tunnel oxide layer may be broken by the stress caused by the operation. Therefore, dangling bonds are generated in the tunnel oxide layer, and fixed charges or holes are trapped in the dangling bonds to change threshold voltages of cells in the nonvolatile memory device. Therefore, the reliability of the nonvolatile memory device is remarkably degraded.

상기 비휘발성 메모리 소자의 신뢰성을 높히고, 내구성 및 데이터 보유 능력을 향상시키기 위해서는 상기 터널 산화막이 매우 양호한 특성을 가져야 한다. 이를 위해서, 상기 터널 산화막과 기판 및 상기 터널 산화막과 전하 저장막 패턴 사이의 계면 부위에서 댕글링 본드가 거의 없도록 하여, 상기 계면 부위에서 전하 또는 홀이 트랩되는 것을 방지하여야 한다. 또한, 전하 저장막 패턴으로 사용되는 플로팅 게이트로부터 불순물 이온들 또는 수소가 상기 터널 산화막으로 유입되는 것이 억제되도록 하여야 한다. In order to increase the reliability of the nonvolatile memory device and to improve durability and data retention capability, the tunnel oxide film should have very good characteristics. To this end, there should be little dangling bond at the interface portion between the tunnel oxide layer and the substrate and the tunnel oxide layer and the charge storage layer pattern, thereby preventing the trapping of charges or holes at the interface portion. In addition, the inflow of impurity ions or hydrogen into the tunnel oxide film from the floating gate used as the charge storage film pattern should be suppressed.

상기 터널 산화막의 특성을 향상시키기 위하여, 상기 터널 산화막은 질소를 포함하는 실리콘 산화물로 형성하고 있다. 상기 질소를 포함하는 실리콘 산화물로 터널 산화막을 형성하는 방법의 일 예로는 일본공개특허 2002-353343호 및 2000-232170등을 들 수 있다. In order to improve the characteristics of the tunnel oxide film, the tunnel oxide film is formed of silicon oxide containing nitrogen. As an example of a method of forming a tunnel oxide film with silicon oxide containing nitrogen, Japanese Patent Application Laid-Open No. 2002-353343 and 2000-232170 and the like can be given.

그런데, 상기 터널 산화막과 기판 및 상기 터널 산화막과 전하 저장막 패턴 사이의 계면 부위에서 스트레스에 따른 댕글링 본드가 주로 생성되므로, 상기 댕글링 본드의 생성이 억제되도록 하기 위해서는 상기 터널 산화막의 계면 부위에서 질소가 다량 분포하여야 한다. 그러나, 상기한 방법에 의해서는 상기 터널 산화막의 계면 부위에 국부적으로 다량의 질소가 분포하도록 하기가 어렵다. 더구나, 상기 기판 및 터널 산화막 내에 데미지를 생성시키지 않으면서 상기 터널 산화막을 형성하는 것이 용이하지 않다.However, since a dangling bond due to stress is mainly generated at the interface between the tunnel oxide layer and the substrate and the tunnel oxide layer and the charge storage layer pattern, in order to suppress generation of the dangling bond, at the interface portion of the tunnel oxide layer Large amounts of nitrogen should be distributed. However, it is difficult to distribute a large amount of nitrogen locally at the interface portion of the tunnel oxide film by the above method. Moreover, it is not easy to form the tunnel oxide film without generating damage in the substrate and the tunnel oxide film.

본 발명의 일 목적은 계면 부위에 질소 분포 농도가 상대적으로 높은 박막을 형성하는 방법을 제공하는데 있다.One object of the present invention is to provide a method for forming a thin film having a relatively high concentration of nitrogen distribution at the interface portion.

본 발명의 다른 목적은 상기 박막을 포함하는 비휘발성 메모리 소자의 제조 방법을 제공하는데 있다. Another object of the present invention is to provide a method of manufacturing a nonvolatile memory device including the thin film.

상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 형성 방법으로, 기판 상에 패드용 산화막을 형성한다. 상기 패드용 산화막 상에 실리콘 리치 질화막을 형성한다. 다음에, 상기 실리콘 리치 질화막을 산화시킴으로써 기판과의 계면 부위에 질소가 축적된 산화막을 형성한다. In the thin film forming method according to an embodiment of the present invention for achieving the above object, an oxide film for a pad is formed on a substrate. A silicon rich nitride film is formed on the pad oxide film. Next, by oxidizing the silicon rich nitride film, an oxide film in which nitrogen is accumulated is formed at the interface with the substrate.

상기 실리콘 리치 질화막을 형성하기 위하여, 상기 패드용 산화막 상에 실리콘 질화막을 형성한다. 상기 실리콘 질화막에 실리콘을 주입한다. 다음에, 상기 비정질 실리콘막을 질화시킨다. In order to form the silicon rich nitride film, a silicon nitride film is formed on the pad oxide film. Silicon is injected into the silicon nitride film. Next, the amorphous silicon film is nitrided.

상기 실리콘 리치 질화막은 내부에 포함된 실리콘 및 질소의 함량비가 1 : 1.34보다 낮은 값을 갖도록 형성될 수 있다. The silicon rich nitride layer may be formed such that a content ratio of silicon and nitrogen contained therein is lower than 1: 1.34.

상기 질소가 축적된 산화막을 형성하는 단계는 라디컬 산화, 인시튜 증기 발생법(In-Situ Steam Generation) 또는 플라즈마 산화 공정을 통해 수행될 수 있다. The forming of the oxide film in which nitrogen is accumulated may be performed through radical oxidation, in-situ steam generation, or plasma oxidation.

상기 산화막 상에 상부 실리콘 리치 질화막을 형성하는 공정과, 상기 상부 실리콘 리치 질화막을 산화시킴으로써 기판과의 계면 부위에 질소가 축적된 상부 산화막을 형성하는 공정을 더 수행할 수 있다. A process of forming an upper silicon rich nitride film on the oxide film and a process of forming an upper oxide film having nitrogen accumulated at an interface with the substrate by oxidizing the upper silicon rich nitride film may be performed.

상기 상부 산화막은 상기 산화막보다 얇은 두께로 형성되는 것이 바람직하다. The upper oxide film is preferably formed to a thickness thinner than the oxide film.

또한, 상기 상부 산화막에 플라즈마 질화 처리 공정을 더 수행할 수 있다. In addition, a plasma nitridation process may be further performed on the upper oxide layer.

상기한 목적을 달성하기 위한 본 발명의 일실시예에 따른 비휘발성 메모리 소자 제조 방법으로, 기판 상에 패드용 산화막을 형성한다. 상기 패드용 산화막 상에 실리콘 리치 질화막을 형성한다. 상기 실리콘 리치 질화막을 산화시킴으로써 기판과의 계면 부위에 질소가 축적된 산화막을 형성한다. 상기 산화막 상에 상기 예비 플로팅 게이트를 형성한다. 상기 예비 플로팅 게이트 상에 유전막을 형성한다. 상기 유전막 상에 콘트롤 게이트막을 형성한다. 다음에, 상기 콘트롤 게이트막, 유전막 및 예비 플로팅 게이트를 순차적으로 패터닝하여 콘트롤 게이트 전극, 유전막 패턴 및 플로팅 게이트 전극을 형성한다. In the nonvolatile memory device manufacturing method according to an embodiment of the present invention for achieving the above object, an oxide film for a pad is formed on a substrate. A silicon rich nitride film is formed on the pad oxide film. By oxidizing the silicon rich nitride film, an oxide film in which nitrogen is accumulated is formed at the interface with the substrate. The preliminary floating gate is formed on the oxide film. A dielectric film is formed on the preliminary floating gate. A control gate layer is formed on the dielectric layer. Next, the control gate layer, the dielectric layer, and the preliminary floating gate are sequentially patterned to form a control gate electrode, a dielectric layer pattern, and a floating gate electrode.

설명한 것과 같이, 본 발명의 방법에 의하면 질소 분포 농도가 상대적으로 높은 실리콘 산화막을 형성할 수 있다. 특히, 본 발명에 따른 실리콘 산화막은 다른 막들과 접하는 계면 부위에서 질소의 농도가 매우 높아지게 된다. 그러므로, 상기 실리콘 산화막은 계면 부위에서 발생되는 스트레스에 의한 댕글링 본드의 생성이 억제된다. 따라서, 본 발명의 방법에 의해 형성된 실리콘 산화막을 비휘발성 메모리 소자의 셀 트랜지스터의 터널 산화막 또는 MOS 트랜지스터의 게이트 산화막으로 사용함으로써 반도체 소자의 특성을 향상시킬 수 있다. As described, according to the method of the present invention, a silicon oxide film having a relatively high nitrogen distribution concentration can be formed. In particular, the silicon oxide film according to the present invention has a very high concentration of nitrogen at the interface portion in contact with the other films. Therefore, in the silicon oxide film, generation of dangling bonds due to stress generated at an interface portion is suppressed. Therefore, the characteristics of the semiconductor device can be improved by using the silicon oxide film formed by the method of the present invention as a tunnel oxide film of a cell transistor or a gate oxide film of a MOS transistor of a nonvolatile memory device.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안된다.With respect to the embodiments of the present invention disclosed in the text, specific structural to functional descriptions are merely illustrated for the purpose of describing embodiments of the present invention, embodiments of the present invention may be implemented in various forms and It should not be construed as limited to the embodiments described in.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.

실시예 1Example 1

도 1 내지 도 3은 본 발명의 실시예 1에 의해 계면에 상대적으로 높은 농도의 질소를 포함하는 박막 형성 방법을 설명하기 위한 단면도들이다. 1 to 3 are cross-sectional views for describing a method of forming a thin film including nitrogen having a relatively high concentration at an interface according to Example 1 of the present invention.

이하에서 설명하는 박막은 비휘발성 메모리 소자의 터널 산화막, 또는 MOS 트랜지스터의 게이트 산화막으로 사용될 수 있다. The thin film described below may be used as a tunnel oxide film of a nonvolatile memory device or a gate oxide film of a MOS transistor.

도 1을 참조하면, 기판(100) 상에 패드 산화막(102)을 형성한다. 상기 패드 산화막(102)은 5 내지 15Å의 매우 얇은 두께의 실리콘 산화물로 형성한다. 상기 패드 산화막(102)은 상기 기판(100) 상에 실리콘 질화물이 직접 접촉할 때 발생되는 스트레스를 감소시키기 위하여 형성된다. 상기 패드 산화막(102)의 두께가 15Å 이상으로 두꺼워지는 경우, 상기 패드 산화막으로 인해 기판과의 계면 부위에 질소 농도를 증가시키기가 어려워 바람직하지 않다. Referring to FIG. 1, a pad oxide film 102 is formed on a substrate 100. The pad oxide film 102 is made of silicon oxide having a very thin thickness of 5 to 15 Å. The pad oxide layer 102 is formed to reduce stress generated when silicon nitride is in direct contact with the substrate 100. When the thickness of the pad oxide film 102 becomes thicker than 15 kPa, it is not preferable to increase the nitrogen concentration at the interface portion with the substrate due to the pad oxide film.

상기 패드 산화막(102)은 라디컬 산화 공정, 인시튜 증기 발생법(In-Situ Steam Generation) 또는 플라즈마 산화 공정을 통해 형성할 수 있다. 또는, 상기 패드 산화막(102)은 오존수 처리 공정을 통해 형성할 수도 있다. The pad oxide layer 102 may be formed through a radical oxidation process, an in-situ steam generation method, or a plasma oxidation process. Alternatively, the pad oxide film 102 may be formed through an ozone water treatment process.

도 2를 참조하면, 상기 패드 산화막(102) 상에 실리콘 리치 질화막(104)을 형성한다. 상기 실리콘 리치 질화막(104)은 실리콘이 과다하게 함유하고 있어 산화가 빠르게 일어날 수 있는 박막이다. 구체적으로, 상기 실리콘 리치 질화막(104)에 포함된 실리콘 및 질소의 함량비가 1 : 1.34보다 낮은 값(즉, SiNx 0<x<1.34)인 것이 바람직하다. Referring to FIG. 2, a silicon rich nitride film 104 is formed on the pad oxide film 102. The silicon rich nitride film 104 is a thin film in which an excessive amount of silicon may cause oxidation. Specifically, it is preferable that the content ratio of silicon and nitrogen contained in the silicon rich nitride film 104 is lower than 1: 1.34 (ie, SiNx 0 <x <1.34).

상기 실리콘 리치 질화막(104)을 형성하기 위한 방법 중 하나로써, 먼저 상기 패드 산화막(102) 상에 화학기상증착법을 이용하여 실리콘 질화막을 형성한다. 다음에, 상기 실리콘 질화막에 실리콘을 주입한다. 상기 실리콘을 주입하기 위하여, 이온 주입법 또는 플라즈마 도핑법 등을 수행할 수 있다. As one of methods for forming the silicon rich nitride film 104, first, a silicon nitride film is formed on the pad oxide film 102 by chemical vapor deposition. Next, silicon is implanted into the silicon nitride film. In order to inject the silicon, an ion implantation method or a plasma doping method may be performed.

상기 실리콘 리치 질화막(104)을 형성하기 위한 다른 방법으로써, 먼저 상기 패드 산화막(102) 상에 비정질 실리콘막을 형성한다. 다음에, 상기 비정질 실리콘막을 질화시킨다. 상기 질화 공정은 질소를 포함하는 반응 가스를 이용하는 열적 질화 처리 공정, 플라즈마 질화 처리 공정 또는 플라즈마 도핑 공정 등을 통해 수 행될 수 있다. 상기 질화 공정 시의 반응 가스로는 N2 가스, NH3 가스, NO 가스, N2O 가스 등을 사용할 수 있다. 이들은 단독으로 사용되는 것이 바람직하지만, 서로 혼합하여 사용될 수도 있다. As another method for forming the silicon rich nitride film 104, first, an amorphous silicon film is formed on the pad oxide film 102. Next, the amorphous silicon film is nitrided. The nitriding process may be performed through a thermal nitriding treatment process using a reaction gas containing nitrogen, a plasma nitriding treatment process or a plasma doping process. N 2 gas, NH 3 gas, NO gas, N 2 O gas, or the like may be used as the reaction gas in the nitriding process. These are preferably used alone, but may be used by mixing with each other.

상기 실리콘 리치 질화막(104)이 20Å보다 얇으면, 계면에서의 질소 농도가 충분하지 않게된다. 또한, 실리콘 리치 질화막(104)이 50Å보다 두꺼우면, 상기 실리콘 리치 질화막(104)이 산화되는 것이 용이하지 않다. 때문에, 상기 실리콘 리치 질화막(104)은 20 내지 50Å 정도의 두께를 갖는 것이 바람직하다. 보다 바람직하게는, 상기 실리콘 리치 질화막(104)은 30 내지 40Å 정도의 두께를 갖는다. If the silicon rich nitride film 104 is thinner than 20 kPa, the nitrogen concentration at the interface will not be sufficient. In addition, when the silicon rich nitride film 104 is thicker than 50 GPa, the silicon rich nitride film 104 is not easily oxidized. Therefore, the silicon rich nitride film 104 preferably has a thickness of about 20 to 50 kPa. More preferably, the silicon rich nitride film 104 has a thickness of about 30 to 40 kPa.

도 3을 참조하면, 상기 실리콘 리치 질화막(104)을 산화시킴으로써 기판(100)과의 계면 부위에 질소가 축적된 실리콘 산화막(106)을 형성한다. Referring to FIG. 3, the silicon rich nitride film 104 is oxidized to form a silicon oxide film 106 in which nitrogen is accumulated at an interface with the substrate 100.

상기 실리콘 산화막(106)을 형성하기 위한 산화 공정은 라디컬 산화, 인시튜 증기 발생법(In-Situ Steam Generation) 및 플라즈마 산화 공정 중에서 어느 하나를 선택될 수 있다. 상기 산화 공정은 상기 실리콘 리치 질화막(104)을 모두 산화시킬 수 있도록 수행되는 것이 바람직하다. The oxidation process for forming the silicon oxide film 106 may be selected from one of radical oxidation, in-situ steam generation, and plasma oxidation. The oxidation process is preferably performed to oxidize all of the silicon rich nitride film 104.

이 때, 상기 산화 공정을 수행하는 시간이 길어지거나 상기 산화 공정을 통해 형성되는 실리콘 산화막(106)의 두께가 두꺼워질수록 상기 질소가 막으로부터 빠져나가게 되어 계면에서의 질소 농도가 감소될 수 있다. 따라서, 상기 실리콘 산화막(106)을 형성하기 위한 산화 공정 방법 또는 산화막의 두께를 조절함으로써, 형성되는 실리콘 산화막(106) 내의 질소 농도를 조절할 수 있다.At this time, the longer the time for performing the oxidation process or the thicker the thickness of the silicon oxide film 106 formed through the oxidation process, the more nitrogen is released from the film, the nitrogen concentration at the interface can be reduced. Therefore, by adjusting the oxidation process method or the thickness of the oxide film for forming the silicon oxide film 106, it is possible to control the nitrogen concentration in the silicon oxide film 106 to be formed.

구체적으로, 상기 실리콘 산화막(106)의 두께를 목표한 두께보다 더 두껍게 형성한 후 상기 실리콘 산화막(106)을 일부 제거함으로써 상기 목표한 농도 및 두께를 갖는 실리콘 산화막(106)을 형성할 수도 있다. 또한, 상대적으로 긴 공정 시간이 요구되는 라디컬 산화 공정을 수행함으로써, 상기 실리콘 산화막(106) 내의 질소 농도가 상대적으로 낮아지도록 할 수 있다. 반대로, 상대적으로 짧은 공정 시간이 요구되는 인시튜 증기 발생법(In-Situ Steam Generation) 및 플라즈마 산화 공정을 수행함으로써, 상기 실리콘 산화막(106) 내의 질소 농도가 상대적으로 높아지도록 할 수 있다. Specifically, the silicon oxide film 106 may be formed to have a thickness greater than the target thickness, and then partially remove the silicon oxide film 106 to form the silicon oxide film 106 having the target concentration and thickness. In addition, by performing a radical oxidation process requiring a relatively long process time, the nitrogen concentration in the silicon oxide film 106 may be relatively low. On the contrary, by performing the in-situ steam generation and plasma oxidation processes requiring a relatively short process time, the nitrogen concentration in the silicon oxide layer 106 may be relatively increased.

상기 공정을 수행하여 형성되는 실리콘 산화막은 상기 실리콘 리치 질화막을 산화시켜 형성된 것이므로, 상기 기판과 실리콘 산화막의 계면 부위에는 질소의 농도가 매우 높아지게 된다. 그러므로, 상기 실리콘 산화막은 기판과의 계면 부위에서 발생되는 스트레스에 의한 댕글링 본드의 생성이 억제된다. Since the silicon oxide film formed by performing the process is formed by oxidizing the silicon rich nitride film, the concentration of nitrogen is very high at the interface between the substrate and the silicon oxide film. Therefore, in the silicon oxide film, generation of dangling bonds due to stress generated at the interface with the substrate is suppressed.

실시예 2Example 2

도 4 및 도 6은 본 발명의 실시예 2에 의해 계면에 상대적으로 높은 농도의 질소를 포함하는 박막의 형성 방법을 설명하기 위한 단면도들이다. 4 and 6 are cross-sectional views illustrating a method of forming a thin film including nitrogen having a relatively high concentration at an interface according to Example 2 of the present invention.

이하에서 설명하는 본 실시예의 박막은 상기 실시예 1의 방법에 추가적인 공정들을 수행함으로써 형성된다. 본 실시예의 박막은 상기 실리콘 산화막의 상부 및 하부 계면에서 높은 질소 농도를 갖는다. The thin film of the present embodiment described below is formed by performing additional processes to the method of Example 1 above. The thin film of this embodiment has a high nitrogen concentration at the upper and lower interfaces of the silicon oxide film.

먼저, 도 1 내지 도 3을 참조로 설명한 것과 같은 공정을 수행함으로써, 기 판(100)과의 계면 부위에 질소가 축적된 실리콘 산화막(106)을 형성한다. First, by performing the same process as described with reference to FIGS. 1 to 3, the silicon oxide film 106 in which nitrogen is accumulated is formed at the interface with the substrate 100.

도 4를 참조하면, 상기 실리콘 산화막(106) 상에 상부 실리콘 리치 질화막(108)을 형성한다. 상기 상부 실리콘 리치 질화막(108)은 실리콘 및 질소의 함량비가 1 : 1.34보다 낮은 값(즉, SiNx 0<x<1.34)인 것이 바람직하다. 상기 상부 실리콘 리치 질화막(108)은 상기 실시예 1에서 설명한 방법들 중 하나로 형성할 수 있다. 또한, 상기 상부 실리콘 리치 질화막(108)은 20 내지 50Å 정도의 두께를 갖는 것이 바람직하다.Referring to FIG. 4, an upper silicon rich nitride film 108 is formed on the silicon oxide film 106. The upper silicon rich nitride film 108 may have a content ratio of silicon and nitrogen lower than 1: 1.34 (ie, SiNx 0 <x <1.34). The upper silicon rich nitride film 108 may be formed by one of the methods described in the first embodiment. In addition, the upper silicon rich nitride film 108 preferably has a thickness of about 20 to about 50 microns.

도 5를 참조하면, 상기 상부 실리콘 리치 질화막(108)을 산화시킴으로써 상부 표면 부위에 질소가 축적된 상부 실리콘 산화막(110)을 형성한다. 상기 상부 실리콘 산화막(110)을 형성하기 위한 산화 공정은 라디컬 산화, 인시튜 증기 발생법(In-Situ Steam Generation) 및 플라즈마 산화 공정 중에서 어느 하나를 선택될 수 있다. Referring to FIG. 5, the upper silicon rich nitride film 108 is oxidized to form an upper silicon oxide film 110 in which nitrogen is accumulated on an upper surface portion. The oxidation process for forming the upper silicon oxide layer 110 may be selected from radical oxidation, in-situ steam generation, and plasma oxidation.

이 때, 상기 상부 실리콘 산화막(110)은 하부에 형성되어 있는 실리콘 산화막(106)에 비해 얇은 두께를 갖는 것이 바람직하다. 상기 상부 실리콘 산화막(110)이 두껍게 형성되면, 상부면 부위의 질소 농도가 충분하게 높아지지 않기 때문이다. In this case, the upper silicon oxide film 110 preferably has a thickness thinner than that of the silicon oxide film 106 formed below. This is because when the upper silicon oxide layer 110 is formed thick, the nitrogen concentration of the upper surface portion does not increase sufficiently.

한편, 도시되지는 않았지만, 상기 상부 실리콘 산화막(110)이 다소 두껍게 형성된 경우, 상기 상부 실리콘 산화막(110)의 표면을 일부 제거할 수 있다. 또한, 상기 상부 실리콘 산화막(110)의 상부 계면 부위에서 가장 높은 질소 농도를 갖도록 하기 위해서 상기 상부 실리콘 산화막(110)의 상부 계면 부위를 일부 제거할 수 도 있다. 상기 제거 공정은 습식 식각 공정을 통해 수행될 수 있다. On the other hand, although not shown, when the upper silicon oxide film 110 is formed somewhat thick, the surface of the upper silicon oxide film 110 may be partially removed. In addition, in order to have the highest nitrogen concentration at the upper interface portion of the upper silicon oxide layer 110, a portion of the upper interface portion of the upper silicon oxide layer 110 may be removed. The removal process may be performed through a wet etching process.

도 6을 참조하면, 상기 상부 실리콘 산화막(110)이 형성되어 있는 결과물에 대해 플라즈마 질화 처리 공정을 수행한다. Referring to FIG. 6, a plasma nitridation process is performed on the resultant on which the upper silicon oxide layer 110 is formed.

구체적으로, 상기 플라즈마 질화 처리는 N2 가스, NH3 가스, NO 가스, N2O 가스 등과 같은 질화 가스와, Ar 가스와 He 가스 등과 같은 캐리어 가스를 이용하여 약 1mtorr 내지 10torr의 압력 및 상온 내지 약 600℃의 온도하에서 수행될 수 있다.Specifically, the plasma nitridation treatment may be performed using a nitride gas such as N 2 gas, NH 3 gas, NO gas, N 2 O gas, or the like, and a carrier gas such as Ar gas and He gas, and the pressure and the normal temperature of about 1 mtorr to 10 torr. It may be carried out at a temperature of about 600 ℃.

상기 플라즈마 질화 처리 공정을 수행함으로써, 막 내에 질소 농도를 다소 증가시킬 수 있다. 그러나, 상기 플라즈마 질화 처리 공정을 수행하는 경우 막에 데미지가 발생될 수 있으므로, 상기 공정을 생략할 수도 있다. 특히, 상기 질화 처리 공정을 수행하지 않더라도 산화막 구조물 내에는 질소가 포함되기 때문에, 상기 구조물 내의 질소 농도가 목표한 수준인 경우에는 상기 플라즈마 질화 처리를 수행하지 않는다. By performing the plasma nitridation process, the nitrogen concentration in the film can be increased somewhat. However, when the plasma nitridation process is performed, damage may occur to the film, and thus the process may be omitted. In particular, even if the nitriding treatment process is not performed, since nitrogen is included in the oxide film structure, the plasma nitriding treatment is not performed when the nitrogen concentration in the structure is at a target level.

한편, 상기 상부 실리콘 산화막(110)의 일부를 제거하는 공정은 상기 플라즈마 질화 처리 공정을 수행한 이 후에 진행될 수도 있다. Meanwhile, the process of removing a portion of the upper silicon oxide layer 110 may be performed after the plasma nitridation process is performed.

이로써, 상기 패드 산화막(102), 실리콘 산화막(106) 및 상부 실리콘 산화막(110)이 적층되는 형상의 산화막 구조물이 형성된다. 상기 공정을 수행하여 형성되는 산화막 구조물은 상기 기판(100)과 산화막 구조물의 계면 부위와, 상기 산화막 구조물의 상부 계면 부위의 질소의 농도가 매우 높아지게 된다. 즉, 상기 산화 막 구조물의 각 깊이에서 질소 농도를 측정하면, 상기 기판(100)과 산화막 구조물의 계면 부위와, 상기 산화막 구조물의 상부 계면 부위에서 각각 질소 농도의 피크치가 측정된다. 따라서, 상기 산화막 구조물은 기판(100)과의 계면 부위 및 상부면 부위에서 발생되는 스트레스에 의한 댕글링 본드의 생성이 억제된다. As a result, an oxide film structure having a shape in which the pad oxide film 102, the silicon oxide film 106, and the upper silicon oxide film 110 are stacked is formed. In the oxide structure formed by performing the process, the concentration of nitrogen at the interface portion between the substrate 100 and the oxide structure and the upper interface portion of the oxide structure is very high. That is, when the nitrogen concentration is measured at each depth of the oxide film structure, the peak value of the nitrogen concentration at the interface portion of the substrate 100 and the oxide film structure and the upper interface portion of the oxide film structure is respectively measured. Therefore, the oxide structure is suppressed from generating a dangling bond due to stress generated at an interface portion and an upper surface portion of the substrate 100.

실시예 3Example 3

도 7 및 도 8은 본 발명의 실시예 3에 의해 계면에 상대적으로 높은 농도의 질소를 포함하는 박막을 형성하는 방법을 설명하기 위한 단면도이다. 7 and 8 are cross-sectional views for explaining a method of forming a thin film containing a relatively high concentration of nitrogen at the interface according to the third embodiment of the present invention.

이하에서 설명하는 실시예 3의 방법은 패드용 산화막을 형성하는 공정 및 실리콘 리치 질화막을 산화시킬 때 질소 소오스를 포함하는 산화 공정을 수행한다는 점을 제외하고는 실시예 1과 유사하다. The method of Example 3 described below is similar to Example 1 except that a process of forming an oxide film for pads and an oxidation process including a nitrogen source when oxidizing the silicon rich nitride film are performed.

먼저, 단결정 실리콘으로 이루어지는 기판(100)에 질소 소오스를 포함하는 산화 공정을 수행함으로써, 질소를 포함하는 제1 산화막(120)을 형성한다. 상기 제1 산화막(120)은 5 내지 50Å의 두께를 갖는다. 이와같이, 상기 제1 산화막은 실시예 1의 패드 산화막보다 더 두껍게 형성될 수도 있다. First, a first oxide film 120 containing nitrogen is formed by performing an oxidation process including a nitrogen source on a substrate 100 made of single crystal silicon. The first oxide film 120 has a thickness of 5 to 50 kPa. In this manner, the first oxide film may be formed thicker than the pad oxide film of the first embodiment.

구체적으로, 상기 기판에 산소 및 수소 가스를 소오스 가스로 사용하는 산화 공정을 수행하고, 후속으로 NO 가스를 사용하는 열처리 공정을 수행함으로써 질소를 포함하는 제1 산화막(120)을 형성할 수 있다.Specifically, the first oxide film 120 including nitrogen may be formed by performing an oxidation process using oxygen and hydrogen gas as the source gas and subsequently performing a heat treatment process using NO gas.

상기 제1 산화막(120) 상에 실리콘 리치 질화막(122)을 형성한다. 상기 실리콘 리치 질화막(122)은 실시예 1에서 설명한 방법 중 하나의 방법으로 형성될 수 있다. A silicon rich nitride film 122 is formed on the first oxide film 120. The silicon rich nitride film 122 may be formed by one of the methods described in the first embodiment.

다음에, 상기 실리콘 리치 질화막(122)을 질소 소오스를 포함하는 산화 공정을 통해 산화시킴으로써 질소가 축적된 제2 산화막(124)을 형성한다. 즉, 상기에서 설명한 것과 같이, 산소 및 수소 가스를 소오스 가스로 사용하는 산화 공정을 수행하고, 후속으로 NO 가스를 사용하는 열처리 공정을 수행함으로써 질소를 포함하는 제2 산화막(124)을 형성할 수 있다. 이와같이, 질소 소오스를 사용하는 산화 공정을 수행하는 경우, 산화막 내의 질소 농도를 더욱 증가시킬 수 있다. Next, the silicon rich nitride film 122 is oxidized through an oxidation process including a nitrogen source to form a second oxide film 124 in which nitrogen is accumulated. That is, as described above, the second oxide film 124 including nitrogen may be formed by performing an oxidation process using oxygen and hydrogen gas as the source gas and subsequently performing a heat treatment process using NO gas. have. As such, when performing an oxidation process using a nitrogen source, it is possible to further increase the nitrogen concentration in the oxide film.

실시예 4Example 4

도 9 및 도 10은 본 발명의 실시예 4에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다. 9 and 10 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a fourth embodiment of the present invention.

도 9를 참조하면, 기판(200)상에 셸로우 소자 분리 공정을 수행하여 소자 분리막(도시안됨)을 형성한다. 상기 소자 분리막을 형성함으로써, 상기 기판은 소자 분리 영역 및 액티브 영역으로 구분된다. 상기 소자 분리 영역 및 액티브 영역은 제1 방향으로 연장되는 형태를 가지며, 서로 나란하게 배치된다. 도 9에서는 기판(200)의 액티브 영역만이 나타난다. Referring to FIG. 9, a shallow isolation process is performed on the substrate 200 to form an isolation layer (not shown). By forming the device isolation layer, the substrate is divided into an device isolation region and an active region. The device isolation region and the active region extend in the first direction and are disposed in parallel with each other. In FIG. 9, only the active region of the substrate 200 is shown.

상기 기판(200) 상에 터널 산화막(202)을 형성한다. A tunnel oxide film 202 is formed on the substrate 200.

비 휘발성 메모리 소자에 저장된 데이터를 보존하는 능력은 대체로 터널 산화막(202)의 신뢰성에 의존된다. 통상적인 비휘발성 반도체 메모리 소자는 적어도 약 100만회 이상의 프로그래밍 동작과 소거 동작을 반복할 수 있는 것이 요구된다. 그러므로, 계면 부위에 댕글링 본드 생성이 억제되도록 계면 부위에서 질소 농도가 높은 터널 산화막(202)이 요구된다. 따라서, 본 실시예의 비휘발성 메모리 소자에 포함되는 터널 산화막(202)은 상기 실시예1 내지 3에서 설명한 방법 중의 어느 하나로 형성될 수 있다. The ability to preserve the data stored in the nonvolatile memory device is largely dependent on the reliability of the tunnel oxide film 202. Conventional nonvolatile semiconductor memory devices are required to be able to repeat at least about one million programming and erase operations. Therefore, a tunnel oxide film 202 having a high nitrogen concentration at the interface portion is required so that dangling bond formation is suppressed at the interface portion. Therefore, the tunnel oxide film 202 included in the nonvolatile memory device of the present embodiment may be formed by any of the methods described in the first to third embodiments.

상기한 방법에 의해 형성된 터널 산화막(202)은 이 후의 공정에서 상기 터널 산화막 내로 수소가 침투되는 것을 방지할 수 있고, 그 내부에서의 전하 트랩 사이트의 생성이 방지되며, 터널 산화막과 실리콘 기판 사이의 계면 균일도가 향상된다. The tunnel oxide film 202 formed by the above-described method can prevent hydrogen from penetrating into the tunnel oxide film in a subsequent process, and prevent the generation of charge trap sites therein, and between the tunnel oxide film and the silicon substrate Interface uniformity is improved.

상기 터널 산화막(202)상에는 전하 저장막을 형성한다. 상기 전하 저장막은 폴리실리콘, 고유전율을 갖는 금속 산화막, 실리콘 질화막, 나노크리스탈 등을 증착시켜 형성할 수 있다. 이들은 단독으로 사용되는 것이 더 바람직하다. 상기 전하 저장막을 폴리실리콘으로 형성하는 경우, 플로팅 게이트 타입의 비휘발성 메모리 소자가 형성된다. 이와는 달리, 상기 전하 저장막(204)을 실리콘 질화막, 금속 산화막, 나노 크리스탈으로 형성하는 경우, 전하 트랩핑 타입의 비휘발성 메모리 소자가 형성된다. 본 실시예에서는 상기 전하 저장막을 폴리실리콘으로 형성하는 것으로 설명한다. A charge storage layer is formed on the tunnel oxide layer 202. The charge storage layer may be formed by depositing polysilicon, a metal oxide layer having a high dielectric constant, a silicon nitride layer, a nanocrystal, or the like. These are more preferably used alone. When the charge storage layer is formed of polysilicon, a floating gate type nonvolatile memory device is formed. In contrast, when the charge storage layer 204 is formed of a silicon nitride layer, a metal oxide layer, or a nanocrystal, a non-volatile memory device of a charge trapping type is formed. In this embodiment, the charge storage layer is described as being formed of polysilicon.

이 후, 상기 전하 저장막을 패터닝함으로써, 예비 전하 저장막 패턴(204)을 형성한다. 상기 예비 전하 저장막 패턴(204)은 액티브 영역과 동일한 방향으로 연장되는 형상을 가질 수 있다.Thereafter, the charge storage film is patterned to form a preliminary charge storage film pattern 204. The preliminary charge storage layer pattern 204 may have a shape extending in the same direction as the active region.

상기 예비 전하 저장막 패턴(204) 상에 유전막(206)을 형성한다. 상기 유전 막(206)은 고유전 물질을 원자층 적층법 또는 화학기상 증착법을 통해 형성할 수 있다. 이와는 다르게, 상기 유전막(206)을 실리콘 산화물, 실리콘 질화물 및 실리콘 산화물을 순차적으로 적층시켜 형성할 수도 있다. A dielectric layer 206 is formed on the preliminary charge storage layer pattern 204. The dielectric film 206 may be formed by atomic layer deposition or chemical vapor deposition. Alternatively, the dielectric layer 206 may be formed by sequentially stacking silicon oxide, silicon nitride, and silicon oxide.

다음에, 일부 영역에 형성된 유전막(206)을 사진, 식각 공정을 통해 제거한다. 예를들어, 스트링 선택 트랜지스터(SST) 및 그라운드 선택 트랜지스터(GST)가 형성되어야 할 부위에 위치하는 유전막(206)을 선택적으로 제거한다. 상기 유전막(206) 상에 콘트롤 게이트 전극으로 제공되기 위한 도전막(208)을 형성한다. Next, the dielectric film 206 formed in the partial region is removed by a photolithography or etching process. For example, the dielectric film 206 positioned at the portion where the string select transistor SST and the ground select transistor GST are to be formed is selectively removed. A conductive film 208 for forming a control gate electrode is formed on the dielectric film 206.

도 10을 참조하면, 상기 도전막(208) 상에 하드 마스크 패턴(210)을 형성한다. 구체적으로, 상기 하드 마스크 패턴(210)은 상기 소자 분리막 패턴의 연장 방향과 수직한 방향으로 연장되는 형상을 갖는다. 상기 하드 마스크 패턴(210)을 이용하여, 상기 도전막(208), 유전막(206), 예비 전하 저장막 패턴(204) 및 터널 산화막(202)을 순차적으로 식각한다. Referring to FIG. 10, a hard mask pattern 210 is formed on the conductive layer 208. Specifically, the hard mask pattern 210 has a shape extending in a direction perpendicular to the extending direction of the device isolation layer pattern. The conductive layer 208, the dielectric layer 206, the preliminary charge storage layer pattern 204, and the tunnel oxide layer 202 are sequentially etched using the hard mask pattern 210.

상기 공정을 수행함으로써, 기판(200) 상에 터널 산화막 패턴(202a), 전하 저장막 패턴(204a), 유전막 패턴(206a), 콘트롤 게이트 전극(208a) 및 하드 마스크 패턴(210)이 적층된 제1 게이트 구조물(212)을 완성한다. 또한, 상기 공정을 통해, 상기 그라운드 선택 라인 및 스트링 선택 라인을 이루는 제2 게이트 구조물(도시안됨)이 동시에 형성된다. 상기 제2 게이트 구조물은 상기 유전막(206)이 선택적으로 제거된 부위에 형성된다. 때문에, 상기 제2 게이트 구조물은 상기 제1 게이트 구조물(212)과는 달리 상기 유전막 패턴(206a)이 일부 제거됨으로써 상기 전하 저장막 패턴(204a) 및 콘트롤 게이트 전극(208a)이 서로 연결되는 형상을 갖는다. By performing the above process, the tunnel oxide film pattern 202a, the charge storage film pattern 204a, the dielectric film pattern 206a, the control gate electrode 208a and the hard mask pattern 210 are stacked on the substrate 200. Complete the gate structure 212. In addition, through the process, a second gate structure (not shown) forming the ground selection line and the string selection line is simultaneously formed. The second gate structure is formed at a portion where the dielectric layer 206 is selectively removed. Thus, unlike the first gate structure 212, the second gate structure has a shape in which the charge storage layer pattern 204a and the control gate electrode 208a are connected to each other by partially removing the dielectric layer pattern 206a. Have

상기 제2 게이트 구조물은 32개의 제1 게이트 구조물(212)의 양측에 각각 구비되어 상기 제1 게이트 구조물(212)들을 선택하는 역할을 한다. The second gate structures are provided at both sides of the 32 first gate structures 212, respectively, and serve to select the first gate structures 212.

이 후, 상기 제1 및 제2 게이트 구조물에 의해 노출되는 기판(200) 표면 아래에 불순물을 이온주입함으로써 불순물 영역(214)들을 형성한다. Thereafter, the impurity regions 214 are formed by ion implanting impurities under the surface of the substrate 200 exposed by the first and second gate structures.

상기 실시예 4에서는 NAND형 플래시 메모리 소자의 제조 방법에 대해 설명하였다. 그러나, 상기 터널 산화막 형성 방법을 적용하여 NOR형 플래시 메모리 소자를 제조할 수도 있다. 또한, 상기 터널 산화막 형성 방법을 사용하여 MOS 트랜지스터의 게이트 산화막을 형성할 수도 있다. In Example 4, a manufacturing method of the NAND type flash memory device has been described. However, the NOR flash memory device may be manufactured by applying the tunnel oxide film forming method. In addition, the gate oxide film of the MOS transistor may be formed using the tunnel oxide film forming method.

이하에서는, 본 발명의 방법에 의해 형성된 산화막에 포함되는 질소의 농도를 측정하고, 그 결과를 기술하고자 한다. Hereinafter, the concentration of nitrogen contained in the oxide film formed by the method of the present invention is measured, and the results are described.

실험예 1Experimental Example 1

본 발명의 실시예 1의 방법으로 산화막을 형성하고, 형성된 산화막에 대하여 SIMS 분석을 통해 막의 깊이별 질소 농도를 측정하였다. An oxide film was formed by the method of Example 1 of the present invention, and the concentration of nitrogen by depth of the film was measured through SIMS analysis.

본 실험예에 사용된 산화막의 형성 조건은 다음과 같다. 먼저, 오존수를 이용하여 단결정 실리콘 기판을 처리함으로써, 상기 기판 상에 패드 산화막을 형성하였다. 이 후, 상기 패드 산화막 상에 실리콘 질화막을 형성한 후 실리콘을 주입시켜, 35Å의 두께를 갖는 실리콘 리치 질화막을 형성하였다. 다음에, 라디컬 산화 공정을 수행하여 상기 실리콘 리치 질화막을 산화시켜 산화막을 형성하였다. 여기서, 상기 라디컬 산화 공정은 벌크 실리콘 기판을 산화시켰을 때 60Å의 산화막이 생성되는 조건으로 수행되었다. The formation conditions of the oxide film used in the present experimental example are as follows. First, a pad oxide film was formed on the substrate by treating a single crystal silicon substrate with ozone water. Thereafter, after forming a silicon nitride film on the pad oxide film, silicon was implanted to form a silicon rich nitride film having a thickness of 35 kPa. Next, a radical oxidation process was performed to oxidize the silicon rich nitride film to form an oxide film. Here, the radical oxidation process was performed under the condition that an oxide film of 60 kV was formed when the bulk silicon substrate was oxidized.

도 11은 상기 실험예 1에서 막의 깊이별 질소 농도를 나타내는 그래프이다.FIG. 11 is a graph showing nitrogen concentrations according to depths of membranes in Experimental Example 1. FIG.

도 11을 참조하면, 약 4㎚정도의 깊이에서 질소 농도의 피크치가 위치함을 알 수 있었다. 상기 질소 농도의 피크치가 위치하는 깊이는 기판과 상기 산화막의 계면 부위에 해당된다. 도시된 바에 의하면, 실시예 1의 방법을 사용하여 기판과의 계면 부위에 고농도의 질소를 갖는 산화막을 형성할 수 있음을 알 수 있었다. Referring to FIG. 11, it can be seen that a peak value of nitrogen concentration is located at a depth of about 4 nm. The depth at which the peak value of the nitrogen concentration is located corresponds to the interface between the substrate and the oxide film. As shown, it was found that the method of Example 1 can be used to form an oxide film having a high concentration of nitrogen at the interface with the substrate.

실험예 2Experimental Example 2

본 발명의 실시예 3의 방법으로 산화막 구조물을 형성하고, 형성된 산화막 구조물에 대하여 SIMS 분석을 통해 막의 깊이별 질소 농도를 측정하였다. An oxide film structure was formed by the method of Example 3 of the present invention, and the concentration of nitrogen by depth of the film was measured through SIMS analysis of the oxide film structure.

본 실험예에 사용된 산화막 구조물의 형성 조건은 다음과 같다. 먼저, 단결정 실리콘 기판 상에 수소 및 산소를 반응 가스로 사용하는 라디컬 산화 공정을 수행한 후, NO 가스로 열처리함으로써 질소를 포함하는 제1 산화막을 형성하였다. 이 때, 상기 제1 산화막은 약 40Å의 두께를 갖도록 형성하였다. 이 후, 상기 제1 산화막 상에 30Å의 두께를 갖는 실리콘 리치 질화막을 형성하였다. 다음에, 수소 및 산소를 반응 가스로 사용하는 라디컬 산화 공정을 수행하여 상기 실리콘 리치 질화막을 산화시킨 후, NO 가스로 열처리함으로써 질소를 포함하는 제2 산화막을 형성하였다. 상기 라디컬 산화 공정은 벌크 실리콘 기판을 산화시켰을 때 40Å의 산화막이 생성되는 조건으로 수행되었다. Formation conditions of the oxide film structure used in this Experimental Example are as follows. First, after performing a radical oxidation process using hydrogen and oxygen as a reaction gas on a single crystal silicon substrate, a first oxide film containing nitrogen was formed by heat treatment with NO gas. At this time, the first oxide film was formed to have a thickness of about 40 GPa. Thereafter, a silicon rich nitride film having a thickness of 30 GPa was formed on the first oxide film. Next, a radical oxidation process using hydrogen and oxygen as a reaction gas was performed to oxidize the silicon rich nitride film, and then heat treated with NO gas to form a second oxide film including nitrogen. The radical oxidation process was performed under the condition that an oxide film of 40 kV was formed when the bulk silicon substrate was oxidized.

도 12는 상기 실험예 2에서 상기 산화막 구조물의 깊이별 질소 농도를 나타 내는 그래프이다.FIG. 12 is a graph showing nitrogen concentration by depth of the oxide film structure in Experimental Example 2. FIG.

도 12를 참조하면, 약 2㎚정도의 깊이에서 질소 농도의 피크치가 위치함을 알 수 있었다. 상기 질소 농도의 피크치가 위치하는 깊이는 상기 산화막 구조물의 표면 부위와 인접하다. 도시된 바에 의하면, 실시예 3의 방법을 사용하여 상부 표면 부위에 고농도의 질소를 갖는 산화막 구조물을 형성할 수 있음을 알 수 있었다. Referring to FIG. 12, it can be seen that the peak value of nitrogen concentration is located at a depth of about 2 nm. The depth at which the peak value of the nitrogen concentration is located is adjacent to the surface portion of the oxide film structure. As shown, it can be seen that the method of Example 3 can be used to form an oxide film structure having a high concentration of nitrogen on the upper surface portion.

상기 설명한 것과 같이, 본 발명의 방법에 의하면 상부 및/또는 하부의 계면 부위에서 상대적으로 높은 질소 농도를 갖는 산화막을 형성할 수 있다. 상기 산화막은 비휘발성 메모리 소자의 터널 산화막, MOS 트랜지스터의 게이트 산화막으로 사용될 수 있다. 또한, 상기와 같이 계면 부위에서 높은 질소 농도를 갖는 산화막을 터널 산화막 또는 게이트 산화막으로 사용되는 경우, 메모리 소자의 신뢰성을 향상시킬 수 있다. As described above, according to the method of the present invention, an oxide film having a relatively high nitrogen concentration can be formed at the upper and / or lower interface portions. The oxide film may be used as a tunnel oxide film of a nonvolatile memory device and a gate oxide film of a MOS transistor. In addition, when the oxide film having a high nitrogen concentration at the interface portion is used as the tunnel oxide film or the gate oxide film as described above, the reliability of the memory device can be improved.

도 1 내지 도 3은 본 발명의 실시예 1에 의해 계면에 상대적으로 높은 농도의 질소를 포함하는 박막 형성 방법을 설명하기 위한 단면도들이다.1 to 3 are cross-sectional views for describing a method of forming a thin film including nitrogen having a relatively high concentration at an interface according to Example 1 of the present invention.

도 4 및 도 6은 본 발명의 실시예 2에 의해 계면에 상대적으로 높은 농도의 질소를 포함하는 박막의 형성 방법을 설명하기 위한 단면도들이다. 4 and 6 are cross-sectional views illustrating a method of forming a thin film including nitrogen having a relatively high concentration at an interface according to Example 2 of the present invention.

도 7 및 도 8은 본 발명의 실시예 3에 의해 계면에 상대적으로 높은 농도의 질소를 포함하는 박막을 형성하는 방법을 설명하기 위한 단면도이다. 7 and 8 are cross-sectional views for explaining a method of forming a thin film containing a relatively high concentration of nitrogen at the interface according to the third embodiment of the present invention.

도 9 및 도 10은 본 발명의 실시예 4에 따른 비휘발성 메모리 소자의 제조 방법을 설명하기 위한 단면도들이다. 9 and 10 are cross-sectional views illustrating a method of manufacturing a nonvolatile memory device in accordance with a fourth embodiment of the present invention.

도 11은 실험예 1에서 막의 깊이별 질소 농도를 나타내는 그래프이다.FIG. 11 is a graph showing nitrogen concentration by depth of membrane in Experimental Example 1. FIG.

도 12는 실험예 2에서 막의 깊이별 질소 농도를 나타내는 그래프이다.12 is a graph showing nitrogen concentrations according to depths of membranes in Experimental Example 2. FIG.

Claims (9)

기판 상에 패드용 산화막을 형성하는 단계;Forming an oxide film for a pad on the substrate; 상기 패드용 산화막 상에 실리콘 리치 질화막을 형성하는 단계; 및 Forming a silicon rich nitride film on the pad oxide film; And 상기 실리콘 리치 질화막을 산화시킴으로써 기판과의 계면 부위에 질소가 축적된 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법. And oxidizing the silicon rich nitride film to form an oxide film in which nitrogen is accumulated at an interface with the substrate. 제1항에 있어서, 상기 실리콘 리치 질화막을 형성하는 단계는, The method of claim 1, wherein the forming of the silicon rich nitride film, 상기 패드용 산화막 상에 실리콘 질화막을 형성하는 단계; 및 Forming a silicon nitride film on the pad oxide film; And 상기 실리콘 질화막에 실리콘을 주입하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법. And injecting silicon into the silicon nitride film. 제1항에 있어서, 상기 실리콘 리치 질화막을 형성하는 단계는, The method of claim 1, wherein the forming of the silicon rich nitride film, 상기 패드용 산화막 상에 비정질 실리콘막을 형성하는 단계; 및 Forming an amorphous silicon film on the pad oxide film; And 상기 비정질 실리콘막을 질화시키는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법. Thinning the amorphous silicon film. 제1항에 있어서, 상기 실리콘 리치 질화막은 내부에 포함된 실리콘 및 질소의 함량비가 1 : 1.34보다 낮은 값을 갖도록 형성되는 것을 특징으로 하는 박막 형성 방법. The method of claim 1, wherein the silicon rich nitride film is formed such that a content ratio of silicon and nitrogen contained therein is lower than 1: 1.34. 제1항에 있어서, 상기 질소가 축적된 산화막을 형성하는 단계는 라디컬 산화, 인시튜 증기 발생법(In-Situ Steam Generation) 또는 플라즈마 산화 공정을 통해 수행되는 것을 특징으로 하는 박막 형성 방법. The method of claim 1, wherein the forming of the oxide film in which nitrogen is accumulated is performed through a radical oxidation, an in-situ steam generation, or a plasma oxidation process. 제1항에 있어서, The method of claim 1, 상기 산화막 상에 상부 실리콘 리치 질화막을 형성하는 단계; 및 Forming an upper silicon rich nitride film on the oxide film; And 상기 상부 실리콘 리치 질화막을 산화시킴으로써 기판과의 계면 부위에 질소가 축적된 상부 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 박막 형성 방법. And oxidizing the upper silicon rich nitride film to form an upper oxide film in which nitrogen is accumulated at an interface with the substrate. 제6항에 있어서, 상기 상부 산화막은 상기 산화막보다 얇은 두께로 형성되는 것을 특징으로 하는 박막 형성 방법.The method of claim 6, wherein the upper oxide film is formed to a thickness thinner than the oxide film. 제6항에 있어서, 상기 상부 산화막에 플라즈마 질화 처리 공정을 더 수행하는 것을 특징으로 하는 박막 형성 방법.The method of claim 6, further comprising performing a plasma nitridation process on the upper oxide layer. 기판 상에 패드용 산화막을 형성하는 단계;Forming an oxide film for a pad on the substrate; 상기 패드용 산화막 상에 실리콘 리치 질화막을 형성하는 단계; Forming a silicon rich nitride film on the pad oxide film; 상기 실리콘 리치 질화막을 산화시킴으로써 기판과의 계면 부위에 질소가 축 적된 산화막을 형성하는 단계; Oxidizing the silicon rich nitride film to form an oxide film in which nitrogen is accumulated at an interface with the substrate; 상기 산화막 상에 상기 예비 플로팅 게이트를 형성하는 단계;Forming the preliminary floating gate on the oxide film; 상기 예비 플로팅 게이트 상에 유전막을 형성하는 단계;Forming a dielectric film on the preliminary floating gate; 상기 유전막 상에 콘트롤 게이트막을 형성하는 단계; 및Forming a control gate layer on the dielectric layer; And 상기 콘트롤 게이트막, 유전막 및 예비 플로팅 게이트를 순차적으로 패터닝하여 콘트롤 게이트 전극, 유전막 패턴 및 플로팅 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조 방법.And sequentially patterning the control gate layer, the dielectric layer, and the preliminary floating gate to form a control gate electrode, a dielectric layer pattern, and a floating gate electrode.
KR1020070078750A 2007-08-06 2007-08-06 Method of forming a layer and method of manufacturing a non-volatile memory device using the same KR20090014658A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070078750A KR20090014658A (en) 2007-08-06 2007-08-06 Method of forming a layer and method of manufacturing a non-volatile memory device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070078750A KR20090014658A (en) 2007-08-06 2007-08-06 Method of forming a layer and method of manufacturing a non-volatile memory device using the same

Publications (1)

Publication Number Publication Date
KR20090014658A true KR20090014658A (en) 2009-02-11

Family

ID=40684529

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070078750A KR20090014658A (en) 2007-08-06 2007-08-06 Method of forming a layer and method of manufacturing a non-volatile memory device using the same

Country Status (1)

Country Link
KR (1) KR20090014658A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071573A1 (en) * 2022-09-29 2024-04-04 (주)이큐테크플러스 Thin film forming method employing interface-nitriding technique using high-density radicals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024071573A1 (en) * 2022-09-29 2024-04-04 (주)이큐테크플러스 Thin film forming method employing interface-nitriding technique using high-density radicals

Similar Documents

Publication Publication Date Title
US9450108B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
KR100644397B1 (en) Method of Treating Thin Layer and Method of Manufacturing Non-Volatile Memory Cell Using the same
JP5361328B2 (en) Method for manufacturing nonvolatile semiconductor memory device
US8329598B2 (en) Sacrificial nitride and gate replacement
KR100998106B1 (en) Nonvolatile semiconductor memory device
KR20040005516A (en) Method for fabricating nonvolatile memory device having a structure of silicon-oxide-nitride-oxide-silicon
US9455352B2 (en) HTO offset for long leffective, better device performance
US8592892B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
KR101139556B1 (en) Semiconductor device and method of manufacturing the same
JP4907999B2 (en) Manufacturing method of semiconductor device
US20100283098A1 (en) Nonvolatile semiconductor memory device and a method of manufacturing the same
US7829936B2 (en) Split charge storage node inner spacer process
KR20090014658A (en) Method of forming a layer and method of manufacturing a non-volatile memory device using the same
JP2009147135A (en) Nonvolatile semiconductor memory device and method of fabricating the same
JP2010027967A (en) Method for manufacturing non-volatile semiconductor storage device
KR100885797B1 (en) Nonvolatile memory device and method of manufacturing nonvolatile memory device
US20020145162A1 (en) Non-volatile semiconductor storage device and method for producing the same
KR20080022610A (en) Method for forming a thin film and method for manufacturing a charge trap type non-volatile memory device
JP2004103902A (en) Nonvolatile semiconductor storage device and its manufacturing method
US8039891B2 (en) Split charge storage node outer spacer process
KR100875166B1 (en) Flash memory device and method for fabricating the same
KR20070050512A (en) Method for manufacturing of a non-volatile memory device
KR20090000352A (en) Non-volatile memory device and method of fabricating the same

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid