KR20090013724A - 기재 금속 포일상에 형성된, 주상 결정립이 있는 정전용량밀도가 높은 박막 유전체 - Google Patents

기재 금속 포일상에 형성된, 주상 결정립이 있는 정전용량밀도가 높은 박막 유전체 Download PDF

Info

Publication number
KR20090013724A
KR20090013724A KR1020080075482A KR20080075482A KR20090013724A KR 20090013724 A KR20090013724 A KR 20090013724A KR 1020080075482 A KR1020080075482 A KR 1020080075482A KR 20080075482 A KR20080075482 A KR 20080075482A KR 20090013724 A KR20090013724 A KR 20090013724A
Authority
KR
South Korea
Prior art keywords
dielectric
metallic foil
dielectric layer
temperature
foil
Prior art date
Application number
KR1020080075482A
Other languages
English (en)
Inventor
리지 바오
지강 릭 리
다미엔 프란시스 리어든
제임스 에프. 라일리
센기즈 아흐멧 팔란두즈
Original Assignee
이 아이 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이 아이 듀폰 디 네모아 앤드 캄파니 filed Critical 이 아이 듀폰 디 네모아 앤드 캄파니
Publication of KR20090013724A publication Critical patent/KR20090013724A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02197—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides the material having a perovskite structure, e.g. BaTiO3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691—Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1105—Heating or thermal processing not related to soldering, firing, curing or laminating, e.g. for shaping the substrate or during finish plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

주상 결정립이 있으며 유전 상수가 높은 침착된 박막 유전체는 열 처리되고 연마된 금속 포일상에 형성된다. 스퍼터링된 유전체는 낮은 산소 부분 압력에서 어닐링된다.
박막 유전체, 금속 포일, 주상 결정립

Description

기재 금속 포일상에 형성된, 주상 결정립이 있는 정전용량 밀도가 높은 박막 유전체 {HIGH-CAPACITANCE DENSITY THIN-FILM DIELECRTICS HAVING COLUMNAR GRAINS FORMED ON BASE-METAL FOILS}
본 기술분야는 내장형 축전기이다. 더 구체적으로, 본 기술분야는 주상 결정립(columnar grain)을 포함하는 스퍼터링된 박막 유전체가 있는 기재 금속 포일상의 축전기를 포함한다.
집적 회로 (IC)를 포함한 반도체 장치는 점점 더 높아지는 주파수 및 데이터 속도에서 그리고 더 낮은 전압에서 작동하기 때문에, 전력선과 접지선(ground (return) line)의 노이즈와 회로 스위칭을 더 빠르게 하기에 충분한 전류를 공급할 필요성이 점점 중요한 문제가 되고 있다. IC에 안정한 전력 및 낮은 노이즈를 제공하기 위해, 전력 분배 시스템의 낮은 임피던스가 요구된다. 통상적인 회로에서, 임피던스는 평행하게 상호연결된 추가의 표면 실장 기술 (SMT) 축전기를 사용함으로써 감소된다. 더 높은 작동 주파수 (더 높은 IC 스위칭 속도)는 IC에 대한 전압 응답 시간이 더 빨라야 함을 의미한다. 더 낮은 작동 전압은 허용가능한 전압 변동 (리플(ripple)) 및 노이즈가 더 작아지는 것을 요구한다. 예를 들면, 마이크로 프로세서 IC가 스위칭하여 작동을 시작함에 따라, 스위칭 회로를 지원하기 위해 전력이 필요하다. 전압 공급의 응답 시간이 너무 느린 경우, 마이크로프로세서는 허용가능한 리플 전압 및 노이즈 마진을 초과하는 전력 드룹(droop) 또는 전압 강하를 경험할 것이며, IC는 오류(false gate)를 초래할 것이다. 추가로, IC의 전력이 상승함에 따라, 느린 응답 시간은 전력 오버슈트(overshoot)를 생성할 것이다. 전력 드룹 및 오버슈트는 적절한 응답 시간 내에 축전기가 전력을 제공 또는 흡수하기에 충분하게 IC에 가까운 축전기를 사용함으로써 허용가능한 한계 내에서 제어되어야 한다.
전력 드룹 및 오버슈트는 적절한 응답 시간에 전력을 제공 또는 흡수하는 축전기를 사용함으로써 허용가능한 한계 내에서 유지된다. 일반적으로, 축전기는 회로 성능이 개선되도록 가능한 한 IC에 가깝게 위치한다. 통상적인 디자인은 IC 주변에 밀집된 인쇄 배선 기판(printed wiring board) (PWB)에 실장된 축전기 표면을 갖는다. 용량이 큰 축전기는 전력 공급장치에 가깝게 위치하며, 용량이 중간범위인 축전기는 IC와 전력 공급장치 사이에 위치하며, 용량이 작은 축전기는 IC에 매우 가깝게 위치한다.
전력 시스템 임피던스를 감소시키기 위해, 평행하게 상호연결된 다수의 축전기가 종종 필요하다. 이에는 회로 루프 유도용량을 증가시켜 표면 실장 축전기의 유익한 효과들 중 일부를 감소시키는 복잡한 전기적 회로배선(electrical routing)이 필요하다. 주파수가 증가하고 작동 전압이 계속 강하함에 따라, 전력이 증가하며 더욱 더 낮은 유도용량 수준에서 더 큰 정전용량이 공급되어야 한다.
한 해결법은 IC가 실장된 PWB 패키지에 정전용량 밀도가 높은 박막 세라믹 축전기를 도입 (즉, 내장)하는 것이다. IC 바로 아래의 단일 층 세라믹 축전기는 유도용량를 최소값으로 감소시키며, 높은 정전용량 밀도는 IC 필요조건을 충족시키기에 충분한 정전용량을 제공한다. 이러한 PWB의 축전기는 더욱 더 빠른 응답 시간 및 더 낮은 유도용량에서 정전용량을 제공할 수 있다.
포일상소성(fired-on-foil) 기술을 사용하여 인쇄 배선 기판에 정전용량이 높은 세라믹 막 축전기를 내장시키는 것은 공지되어 있다. 유전율 또는 유전 상수 (K)가 높은 유전체, 예컨대 바륨 티타네이트 기재 조성물, 및 박막 유전체를 사용하여 정전용량 밀도가 높은 축전기를 달성하는 것이 또한 공지되어 있다. 또한, 두께가 1 ㎛ 미만인 박막 축전기 유전체가 공지되어 있다. 포일상소성 박막 축전기의 제조를 위한 화학적 용액 침착 및 스퍼터링 기술은 보를랜드 등(Borland et al.)의 미국 특허 제7,029,971호에 개시되어 있다.
침착 조건에 따라, 최초 침착물은 비결정질 또는 결정질 또는 둘의 조합이다. 비결정질 조성물은 유전 상수가 낮다. 높은 유전 상수는 단지 결정질 상에서 달성될 수 있다. 바륨 티타네이트 기재 유전체에서 K가 높은 강유전성 정방정 상(ferroelectric tetragonal phase)은 단지 결정립 크기가 대략 0.1 ㎛를 초과하는 경우에 달성될 수 있으며, 침착된 유전체는 고온에서 소성되어, 완전 결정화 및 결정립 성장이 유도된다. 이는 K가 높은 상을 형성시키며, 유전 상수를 개선한다.
높은 치밀화의 수준으로 인해, 스퍼터링된 유전체가 종종 바람직하다. 그러나, 스퍼터링은 결정립 크기가 목적하는 값의 약 10분의 1 내지 100분의 1인 미세 결정질 유전체를 침착시키며, 이는 스퍼터링된 축전기 유전체가 예컨대 400 내지 600의 낮은 유전 상수를 가짐을 의미한다. 이는 미세결정성으로 인해 결정립 크기가 여전히 작으며 유전 상수가 여전히 비교적 낮음을 의미한다.
해결하고자 하는 과제는 결과적으로 높은 유전 상수를 생성하는 결정립 크기를 갖는 스퍼터링된 유전체를 제공하는 것이다.
본원에 기재하는 방법은 주상 결정립을 포함하는 스퍼터링된 박막 유전체의 제조 방법을 제공한다. 주상 결정립은 유전 상수가 높은 유전체 층을 생성하여, 정전용량 밀도가 높은 축전기의 제조를 가능하게 한다.
본원에 기재하는 방법에 따라 구성된 축전기는 인쇄 배선 기판 내에 내장될 수 있다. 축전기는 높은 정전용량 밀도, 낮은 손실 탄젠트, 높은 항복(breakdown) 전압 및 다른 바람직한 전기적 및 물리적 특성을 갖는다.
정의
다음 용어를 사용하여 하기에 기재하는 방법을 논의하였다.
본원에서 사용되는 용어 "어닐링" 및 "소성"은 상호교환가능하며, 예컨대 700℃를 초과하는 승온에서 금속성 포일 또는 유전체를 가공하는 것을 말한다.
본원에서 사용되는 용어 "크기가 실질적으로 같은"은 당업자가 비교 두께와 상이하지 않은 것으로 인지하는 크기를 말한다.
본원에서 사용되는 용어 "높은 유전 상수", "높은 Dk" 및 "높은 유전율"은 상호교환가능하며, 500을 초과하는 부피(bulk) 유전 상수를 갖는 유전 물질을 말한 다.
본원에 사용되는 "정전용량 밀도"는 축전기의 전극의 공통 면적으로 나눈 축전기의 측정 정전용량을 말한다. 정전용량 밀도는 다음 관계식에 의해 유전 상수와 관계되어 있다.
Figure 112008055618355-PAT00001
상기 식에서, C/A는 공통 전극 면적 (제곱센티미터 (㎠))으로 나눈 정전용량 밀도 (나노패럿 (nF))이며, K는 유전 상수이며, t는 두께 (마이크로미터 (㎛))이며, 0.885는 상수 (자유 공간의 유전율)이다.
도 1a는 유전체가 주상 결정립을 포함하는 유전 상수가 높은 축전기를 기재 금속 포일상에 형성하는 제1 단계의 측면도이다. 도 1a에서, 금속성 포일 (110)이 제공된다. 포일 (110)은 업계에서 일반적으로 입수가능한 유형일 수 있다. 예를 들면, 포일 (110)은 구리 (Cu) 또는 이의 합금, 구리-불변강(invar)-구리, 불변강, 니켈 (Ni), 니켈 코팅 구리, 또는 융점이 박막 유전체의 소성 온도를 초과하는 다른 금속 또는 금속 합금일 수 있다. 바람직한 포일은 구리 또는 니켈을 주성분으로 포함하는 포일을 포함한다. 포일 (110)의 두께는, 예를 들면 1 ㎛ 내지 100 ㎛, 바람직하게는 3 ㎛ 내지 75 ㎛의 범위일 수 있다. 적합한 니켈 포일의 예에는 두께가 76.2 ㎛ 또는 25.4 ㎛인 니켈 201 포일이 포함되며, 이들 둘은 올 포일즈사(All Foils Inc.)에서 입수가능하다. 적합한 구리 포일의 예로는 두께가 36 ㎛이며 오우크 미츠이(Oak-Mitsui)에서 입수가능한 PLSP 등급 1 온스의 구리 포일이 있다.
포일 (110)은 박막 유전체가 소성되는 온도보다 높지만 포일의 융점보다 낮은 온도에서 어닐링된다. 예를 들면, 구리의 경우 포일은 1050℃까지의 온도에서 어닐링할 수 있다. 니켈 포일에 대해, 1400℃만큼 높은 온도에서 어닐링할 수 있다. 그러나, 일반적으로 포일은 유전체의 소성 온도보다 100℃ 내지 200℃ 높은 온도에서 어닐링한다. 예를 들면, 900℃에서 유전체를 소성시키는 경우, 포일은 1000℃ 내지 1100℃에서 1시간 내지 2시간 동안 어닐링할 수 있다. 충분히 낮은 산소 부분 압력에서 어닐링하여, 금속 포일상의 잔여 표면 산화물을 순수한 금속으로 열역학적으로 환원시킨다. 적절한 분위기는 금속 포일에 따라 좌우되나, 예를 들면 니켈에 대해 산소의 부분 압력 (PO2)은 대략 1×10-15 atm일 수 있다. 이러한 분위기는 형성 기체를 사용함으로써 수득될 수 있다. 금속 포일의 어닐링은 금속에서의 재결정화 및 실질적인 결정립 성장을 유발한다. 어닐링한 후, 많은 결정립은 포일의 전체 두께에 걸쳐 연장될 수 있어, 이의 크기는 금속 포일의 두께와 실질적으로 같다. 예를 들면, 포일의 두께가 25 ㎛인 경우, 많은 결정립은 x, y 및 z 치수가 대략 25 ㎛이도록 성장할 수 있으며, 포일에는 많은 영역에서 두께에 걸쳐 단 하나의 결정립이 있다. 이에 따라, 포일 어닐링 온도보다 낮은 온도에서의 임의의 차후의 가열은 포일 특성을 물질적으로 변화시키지 않을 것이다.
어닐링한 후, 포일은 다양한 기계적 또는 화학적 방법으로 연마된다. 연마는 매끄러운 표면을 생성하여, 표면 불균일성에 의한 박막 유전체에서의 쇼 팅(shorting)이 감소된다. 연마는 매끄러운 비대 결정립의 주형(template)을 또한 생성하여, 포일 표면에 대해 수직으로 유전체 결정립 성장을 촉진한다.
도 1b에서, 어닐링되고 연마된 금속성 포일 기판 위에 축전기 유전체 층 (120)이 침착되어, 포일 전체가 코팅된다. 스퍼터링, 레이저 연삭(ablation), 화학적 증착 및 화학적 용액 침착에 의해 금속성 포일상에 박막 유전체를 침착시킬 수 있다. 침착된 유전체의 높은 치밀화의 수준으로 인해, 스퍼터링이 바람직하다. 스퍼터링하는 동안, 포일의 현저한 산화가 회피되도록 도핑되지 않은 아르곤, 아르곤-산소 혼합물 또는 다른 적절한 기체 하에서 예컨대 400℃ 내지 900℃의 승온으로 금속 포일을 가열한다. 이러한 승온으로 가열된 금속성 포일상에 스퍼터링하는 것은 침착된 유전체 막의 밀도를 개선하는 것을 가능하게 한다. 스퍼터링하는 동안 포일을 가열하는 것을 겸비하는 것과 큰 결정립이 있는 연마된 포일 표면은 최초 씨딩된 핵에서의 주상 결정립 성장을 촉진한다. 성장은 포일 표면에 대해 수직 (직각)으로 발생한다. 큰 결정립 크기로 인해 아래에 있는 금속 포일에 다수의 결정립 계면이 없는 것은 유전체 결정립이 x 및 y 방향으로 성장하는 것을 촉진하며, 이는 일반적으로 실온 스퍼터링과 관련된 미세결정립을 방지한다.
목적하는 두께로 스퍼터링한 후, 금속 포일상의 유전체를 소성시킨다. 소성은 침착된 유전체 층 (120)를 완전 결정화시키고, 더 치밀화시킨다. 또한, 소성은 더욱 결정립 성장을 촉진하여, 유전 상수를 더 높인다.
산화로부터 아래에 있는 금속 포일을 보호하기 위해, 유전체의 소성은 낮은 산소 부분 압력 (PO2) 환경에서 수행될 수 있다. 그러나, 유전체를 소성시킬 때, 유전체의 환원으로 인한 산소 공실(vacancy) 및 자유 전자 형성이 최소화되도록 더 높은 PO2 수준이 더 바람직하다. 따라서, 금속성 포일을 현저하게 산화시키지 않는 가장 높은 PO2 수준이 선택된다. 낮은 수준의 산화는 허용가능하지만, 높은 수준의 산화는 유전체의 유효 유전 상수를 감소시켜서 회피되어야 한다. 최적 산소 부분 압력은 금속 포일, 도판트 종류 및 농도 (사용되는 경우), 및 소성 온도에 따라 좌우되나, 대략 10-6 atm 내지 10-12 atm의 범위이다.
유전체를 소성시킬 때에 적합한 온도는 아래에 있는 금속성 포일 및 목적하는 유전체 미세구조에 따라 좌우된다. 유전체의 소성 온도는 일반적으로 처음에 포일을 어닐링할 때의 온도보다 낮으나, 유전체를 스퍼터링하는 동안 금속 포일을 가열시킬 때의 온도보다 높다. 예를 들면, 처음에 금속 포일을 1000℃에서 어닐링하고, 그 후 스퍼터링하는 동안 이를 700℃로 가열하는 경우, 이어서 대략 800℃ 내지 900℃에서 유전체를 소성시킬 수 있다. 유전체의 소성은 스퍼터링 챔버 또는 별도의 노(furnace)에서 수행될 수 있다. 스퍼터링 챔버에서 소성시키는 것은 코팅된 포일이 챔버에 남아있어 취급이 필요하지 않아서 표면 오염 가능성이 최소화된다는 점에서 특히 유용하다. 낮은 산소 부분 압력은 고순도 아르곤, 질소 및/또는 진공을 사용함으로써 달성될 수 있다. 다른 기체 배합물도 가능하다.
상기한 방법은 주상 결정립 성장을 촉진하고, 이는 결정립을 비대화시켜, 유전체 막의 유전 상수를 증가시킨다. 유전체를 소성시키는 동안의 적절한 분위기의 선택은 아래에 있는 금속 포일의 산화와 유전체에서의 산소 공실 및 자유 전자 형성 모두를 최소화시킨다. 최소화된 산소 공실 및 자유 전자 형성은 항복 전압 및 절연 저항과 같은 유전체 특성의 개선을 가능하게 한다.
유전체를 소성시킨 후, 코팅된 포일을 냉각시킨다.
도 1c에서, 소성된 유전체 층 (120) 위에 전극 (130)이 형성되어, 물품 (165)가 형성된다. 전극 (130)은 예를 들면 마스크를 통한 스퍼터링에 의해 형성될 수 있으나, 다른 방법도 가능하다. 전형적으로, 스퍼터링된 전극은 두께가 1 ㎛ 미만일 것이며, 구리를 포함할 것이나, 임의의 금속이 사용될 수 있다. 물품 (165)의 평면도를 도 1d에 나타냈다. 도 1d에서, 16개의 축전기를 나타내었으나, 금속 포일상에 임의의 개수가 제작될 수 있다.
본원에 기재하는 유전체 가공 방법은 바람직한 물리적 및 전기적 특성을 제공한다. 하나의 이러한 물리적 특성은 치밀한 미세구조이며, 또다른 물리적 특성은 생성된 주상 결정립이다. 결정립 크기로 인해 생성되는 바람직한 전기적 특성은 제곱센티미터 당 1 마이크로패럿 (1 μF/㎠) 정도인 정전용량 밀도이다. 또다른 바람직한 전기적 특성은 10 V를 초과하는 항복 전압이다. 또한, 본원에 기재하는 방법은 물질 및 방법 모두에 있어서 환경 친화적이다.
이러한 방법에서, 바륨 티타네이트 (BaTiO3) 기재 물질은 유전 상수가 높고 납을 함유하지 않기 때문에 스퍼터링된 유전체로서 사용된다. A 부분 및 B 부분이 1종 이상의 상이한 금속으로 채워질 수 있는 화학식 ABO3의 페로브스카이 트(perovskite)을 비롯한 유전 상수가 높은 다른 물질이 사용될 수 있다. 예를 들면, 높은 K는 결정질 바륨 티타네이트 (BT), 납 지르코네이트 티타네이트 (PZT), 납 란탄 지르코네이트 티타네이트 (PLZT), 납 마그네슘 니오베이트 (PMN) 및 바륨 스트론튬 티타네이트 (BST)에서 실현되며, 이들 물질은 표면 실장 부품 장치에서 통상적으로 사용된다.
바람직한 산화물 화학양론이 MO2인 지르코늄 (Zr), 하프늄 (Hf), 주석 (Sn) 및 세륨 (Ce)과 같은 전이 금속 양이온이 티탄을 대체할 수 있다. 전이 금속 양이온은 온도 공간에서 BaTiO3의 3가지의 상 전이상태를 서로 더 가깝게 "모음" (이동시킴)으로써 유전체에서의 유전율의 온도 의존성을 완화시킨다.
바람직한 산화물 화학양론이 MO (여기서, M이 알칼리 토금속 (예를 들면, 칼슘 [Ca], 스트론튬 [Sr] 및 마그네슘 [Mg])임)인 금속 양이온이 바륨을 대체할 수 있으며, 이는 유전체 온도 극대를 더 낮은 온도로 이동시킬 수 있기 때문에, 유전체의 온도 의존 반응을 더 완화시킨다.
유전체 특성을 개질하기 위해, 바륨 티타네이트 표적물에 도판트 양이온이 또한 첨가될 수 있다. 예를 들면, 생성된 스퍼터링된 유전체의 확실성 및 절연 저항을 개선하기 위해, 표적 조성물에 바람직한 산화물 화학양론이 R2O3 (여기서, R은 희토류 양이온 (예를 들면, 이트륨 [Y], 홀뮴 [Ho], 디스프로슘 [Dy], 란탄 [La] 및 유로퓸 [Eu])임)인 소량의 도판트 희토류 양이온을 첨가할 수 있다. 유전체의 절연 저항을 개선하기 위해, 산화물 화학양론이 MO인 칼슘 (Ca), 마그네슘 (Mg) 또 는 니켈 (Ni)과 같은 원자반지름이 작은 양이온, 및 또한 망간 (Mn), 크롬 (Cr), 코발트 (Co) 및 철 (Fe)과 같은 전이 금속 양이온이 또한 티탄 부분을 도핑하는데 사용될 수 있다. 상기한 도판트 또는 이들의 혼합물은 다양한 농도로 사용될 수 있다. 농도의 바람직한 범위는 약 0 몰％ 내지 5 몰％이다.
다음 실시예는 본원에 기재하는 방법에 따라 제조된 금속 포일상의 유전체의 바람직한 특성을 예시한다.
실시예 1
올 포일즈사에서 입수한 두께가 76.2 ㎛인 201 유형의 니켈 포일을 62 mm×62 mm의 크기로 절단하고, 아세톤을 사용하여 5분 동안 초음파 세척한 다음, 탈이온수 및 공업용 프로필 알코올의 혼합물을 사용하여 초음파 세정하였다. 이어서, 10-14 atm 내지 10-15 atm의 산소 부분 압력 하에서 니켈 포일을 1000℃에서 최고 온도에서 90분 동안 어닐링하였다. 형성 가스 및 질소의 혼합물 (질소 중 수소 1％)을 사용하여 상기 분위기를 달성하였다. 어닐링은 금속 포일에서 결정립 성장을 유도했다. 어닐링한 후, 많은 니켈의 결정립은 포일의 전체 두께에 걸쳐 연장되어, 이의 크기는 포일의 두께와 실질적으로 같았다.
화학적 기계적 연마 방법을 사용하여, 어닐링한 니켈 포일을 거울 피니시로 연마하였다. 연마한 후, 포일을 아세톤 중에서 5분 동안 초음파 세척한 다음, 탈이온수 및 공업용 프로필 알코올의 혼합물 중에서 초음파 세정하였다.
니켈 포일을 스퍼터링 챔버에 넣고, 대략 아르곤 95％ 및 산소 5％로 구성된 분위기 하에서 3 밀리토르로 챔버를 배기시켰다. 금속 포일을 650℃로 가열하였다. 이어서, RF 전력 200 와트를 사용하여, 직경이 4 인치인 바륨 티타네이트 표적물을 사용하여 니켈 포일의 연마한 표면 전체에 바륨 티타네이트를 스퍼터링하였다. 침착 시간은 120분이었으며, 대략 두께가 0.65 ㎛인 유전체가 생성되었다.
이어서, 코팅된 포일을 스퍼터링 챔버에서 900℃로 가열하여, 유전체를 소성시켰다. 최고 온도에서 2시간 동안 온도를 유지하였다. 유전체를 소성시키는 동안의 산소 부분 압력은 3×10-7 atm으로 측정되었다. 유전체를 소성시킨 후, 코팅된 포일을 냉각시켰다. 코팅된 포일을 스퍼터링 챔버에서 꺼냈다. 전자 빔 침착에 의해 유전체 표면에 각각 1 cm×1 cm인 9개의 구리 상부 전극을 침착시켰다.
1.3 DC V, 1 kHz 및 발진 전압(oscillating voltage) 50 mV (rms)의 조건 하에서, 정전용량 및 손실 탄젠트를 측정하였다. 측정 정전용량은 1280 nF이며, 1280 nF/㎠의 정전용량 밀도를 생성하였다. 막의 산출 유효 유전 상수는 대략 940이었다. 손실 탄젠트는 0.23이었다. 또한, 축전기는 정전용량에 어떠한 변화도 없이 ± 10 V 바이어스를 견딜 수 있었다.
동일한 조건 하에서 제조한 또다른 축전기를 상이한 조건 하에서 측정하였다. 0 DC V, 1 kHz 및 발진 전압 50 mV (rms)를 사용하여, 정전용량 및 손실 탄젠트를 측정하였다. 측정 정전용량은 1710 nF이며, 1710 nF/㎠의 정전용량 밀도를 생성하였다. 유전체 막의 산출 유효 유전 상수는 대략 1256이었다. 손실 탄젠트는 0.109였다. 또한, 축전기는 정전용량에 어떠한 변화도 없이 ± 10 V 바이어스 를 견딜 수 있었다.
축전기를 절단하고, 투과 전자 현미경을 사용하여 검사하였다. 현미경 결과를 도 2, 3 및 4에 나타내었다. 도 2는 실시예 1의 샘플의 단면의 저배율 사진이다. 명백성을 위해, 도 1의 도시 예에 사용된 숫자와 동일한 숫자를 사용하여 단면을 표시하였다. 도 3a, 3b 및 4는 단면의 고배율 사진이다. 도 3a, 3b 및 4에서 직경이 50 ㎛ 내지 100 ㎛인 결정립이 있는 주상 결정립 구조를 가짐 (개선된 유전 상수의 원인이 됨)을 명백하게 볼 수 있다.
통상적인 실시에 따라, 본원에서 논의하는 도면의 여러 특징부는 반드시 축척에 따라 그려진 것은 아니다. 본 발명의 실시양태를 더 명백하게 예시하기 위해, 도면의 여러 특징부 및 요소의 치수는 확대 또는 축소될 수 있다.
발명의 상세한 설명에서 다음 도면이 언급되었으며, 동일한 숫자는 동일한 요소를 나타낸다.
도 1a 내지 1d는 본 발명에 따라 금속 포일 상에 축전기를 제조하는 일반적인 방법이다.
도 2는 실시예 1에 따라 제조된 축전기의 단면의 저배율 전자 현미경 사진이며, 도 1의 도시 예의 실험 샘플과 관련된 숫자와 동일한 적절한 숫자로 표시하였다.
도 3a, 3b 및 4는 직경이 50 ㎛ 내지 100 ㎛인 주상 결정립을 나타내는 실시예 1의 고배율 전자 현미경 사진이다.

Claims (20)

  1. 금속성 포일을 제공하는 단계,
    금속성 포일을 제1 시간 동안 어닐링하는 단계,
    금속성 포일을 연마하는 단계, 및
    제2 시간 동안 가열된 금속성 포일 위에 유전 상수가 높은 물질을 포함하는 유전체 층을 배치하고, 유전체 층을 소성시키고, 유전체 층 위에 전도성 층을 형성하는 것을 포함하는, 금속성 포일 위에 축전기를 형성하는 단계
    를 순서대로 포함하며; 축전기의 유전체 층이 주상 결정립(columnar grain)을 갖는 것인, 축전기의 제조 방법.
  2. 제1항에 있어서, 유전체 층의 배치가 스퍼터링에 의해 수행되는 방법.
  3. 제1항에 있어서, 약 10-6 미만의 산소 부분 압력에서 유전체 층을 소성시키는 것을 더 포함하는 방법.
  4. 제1항에 있어서, 금속성 포일을 제1 시간 동안 어닐링하는 단계가 약 900℃ 내지 1400℃의 온도에서 수행되는 방법.
  5. 제1항에 있어서, 제1 시간 동안 어닐링한 금속성 포일의 결정립 크기가 포일의 두께 크기와 실질적으로 같은 것인 방법.
  6. 제2항에 있어서, 약 10-6 atm 미만의 산소 부분 압력에서 유전체 층을 소성시키는 단계를 더 포함하며, 금속성 포일을 제1 시간 동안 어닐링하는 단계가 약 900℃ 내지 1400℃의 온도에서 수행되는 방법.
  7. 제2항에 있어서, 스퍼터링 동안 금속성 포일을 약 400℃ 내지 900℃의 온도에서 제2 시간 동안 가열하는 것을 더 포함하는 방법.
  8. 제1항에 있어서, 유전 상수가 높은 물질이 바륨 티타네이트, 바륨 스트론튬 티타네이트, 납 지르코네이트 티타네이트, 납 마그네슘 니오베이트, 납 란탄 지르코네이트 티타네이트 및 이들의 혼합물로 이루어진 군으로부터 선택되는 것인 방법.
  9. 제7항에 있어서, 유전 상수가 높은 물질이 도핑된 조성물인 방법.
  10. 제1항에 있어서, 유전체의 소성이 금속성 포일을 제1 시간 동안 어닐링하는 온도보다 더 낮은 온도에서 수행되는 방법.
  11. 제2항에 있어서, 유전체의 소성이 금속성 포일을 제1 시간 동안 어닐링하는 온도보다 더 낮은 온도에서 수행되는 방법.
  12. 제1항에 있어서, 유전체의 소성이 약 700℃ 내지 1400℃의 온도에서 수행되는 방법.
  13. 제2항에 있어서, 유전체의 소성이 약 700℃ 내지 1400℃의 온도에서 수행되는 방법.
  14. 제1항에 있어서, 침착된 유전체 층의 두께가 약 0.2 ㎛ 내지 2.0 ㎛의 범위인 방법.
  15. 제2항에 있어서, 스퍼터링된 유전체 층의 두께가 약 0.2 ㎛ 내지 2.0 ㎛의 범위인 방법.
  16. 제1항에 있어서, 축전기의 정전용량 밀도가 약 1 μF/㎠ 이상인 방법.
  17. 제2항에 있어서, 축전기의 정전용량 밀도가 약 1 μF/㎠ 이상인 방법.
  18. 제1항의 방법에 의해 제조된 내장형 축전기를 포함하는 인쇄 배선 기판(printed wiring board).
  19. 제2항의 방법에 의해 제조된 내장형 축전기를 포함하는 인쇄 배선 기판.
  20. 제3항의 방법에 의해 제조된 내장형 축전기를 포함하는 인쇄 배선 기판.
KR1020080075482A 2007-08-02 2008-08-01 기재 금속 포일상에 형성된, 주상 결정립이 있는 정전용량밀도가 높은 박막 유전체 KR20090013724A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/832,995 US7981741B2 (en) 2007-08-02 2007-08-02 High-capacitance density thin film dielectrics having columnar grains formed on base-metal foils
US11/832,995 2007-08-02

Publications (1)

Publication Number Publication Date
KR20090013724A true KR20090013724A (ko) 2009-02-05

Family

ID=40199814

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080075482A KR20090013724A (ko) 2007-08-02 2008-08-01 기재 금속 포일상에 형성된, 주상 결정립이 있는 정전용량밀도가 높은 박막 유전체

Country Status (5)

Country Link
US (1) US7981741B2 (ko)
EP (1) EP2028666A1 (ko)
JP (1) JP2009088485A (ko)
KR (1) KR20090013724A (ko)
TW (1) TW200923987A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110011A (ko) * 2016-03-22 2017-10-10 티디케이가부시기가이샤 유전체 박막 및 전자 부품

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8875363B2 (en) * 2008-09-25 2014-11-04 Cda Processing Limited Liability Company Thin film capacitors on metal foils and methods of manufacturing same
US8391017B2 (en) * 2009-04-28 2013-03-05 Georgia Tech Research Corporation Thin-film capacitor structures embedded in semiconductor packages and methods of making
US8088658B2 (en) * 2009-04-28 2012-01-03 E. I. Du Pont De Nemours And Company Thin film capacitor and method of fabrication thereof
US8409963B2 (en) * 2009-04-28 2013-04-02 CDA Procesing Limited Liability Company Methods of embedding thin-film capacitors into semiconductor packages using temporary carrier layers
JP5158061B2 (ja) * 2009-11-30 2013-03-06 Ｔｄｋ株式会社 薄膜コンデンサ
CN108417393A (zh) * 2018-04-28 2018-08-17 天津大学 一种基于铜箔的柔性bst薄膜变容管及制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4321310A (en) 1980-01-07 1982-03-23 United Technologies Corporation Columnar grain ceramic thermal barrier coatings on polished substrates
IL72728A (en) 1983-08-22 1988-02-29 Ovonic Synthetic Materials Adherence wear resistant coatings
US4717632A (en) 1983-08-22 1988-01-05 Ovonic Synthetic-Materials Company, Inc. Adhesion and composite wear resistant coating and method
US6060735A (en) 1996-09-06 2000-05-09 Kabushiki Kaisha Toshiba Thin film dielectric device
US6417110B1 (en) * 1997-08-23 2002-07-09 Radiant Technologies Inc Method for constructing heat resistant electrode structures on silicon substrates
US6964873B2 (en) 1999-10-29 2005-11-15 Fujitsu Limited Semiconductor device having a ferroelectric capacitor and a fabrication process thereof
KR100335494B1 (ko) 1999-10-30 2002-05-08 윤종용 Ｂｓｔ 유전막에 구리를 함유한 커패시터 및 그 제조방법
KR100443084B1 (ko) 2001-09-21 2004-08-04 삼성전자주식회사 구리 금속막의 연마 방법, 연마장치 및 구리 금속 배선형성 방법
US7029971B2 (en) 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof
US7375412B1 (en) 2005-03-31 2008-05-20 Intel Corporation iTFC with optimized C(T)
US7629269B2 (en) * 2005-03-31 2009-12-08 Intel Corporation High-k thin film grain size control
US7539005B2 (en) 2005-07-29 2009-05-26 Tdk Corporation Dielectric film production process and capacitor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170110011A (ko) * 2016-03-22 2017-10-10 티디케이가부시기가이샤 유전체 박막 및 전자 부품

Also Published As

Publication number Publication date
US20090035913A1 (en) 2009-02-05
EP2028666A1 (en) 2009-02-25
JP2009088485A (ja) 2009-04-23
US7981741B2 (en) 2011-07-19
TW200923987A (en) 2009-06-01

Similar Documents

Publication Publication Date Title
KR100949254B1 (ko) 망간 도핑된 바륨 티타네이트 박막 조성물, 커패시터, 및그의 제조 방법
JP4522774B2 (ja) コンデンサ用薄膜誘電体およびその製造方法
CN1974472B (zh) 薄膜电容元件用组合物、绝缘膜、薄膜电容元件和电容器
KR100890144B1 (ko) 금속 호일 상의 억셉터 도핑된 티탄산바륨 기재의 박막축전기 및 그의 제조 방법
KR20090013724A (ko) 기재 금속 포일상에 형성된, 주상 결정립이 있는 정전용량밀도가 높은 박막 유전체
JP2016029708A (ja) 薄膜誘電体及び薄膜コンデンサ素子
EP1879202A2 (en) Thin film dielectrics with co-fired electrodes for capacitors and methods of making thereof
Jeon et al. Improvements in tunability of (Ba 0.5 Sr 0.5) TiO 3 thin films by use of metalorganic chemical vapor deposited (Ba, Sr) RuO 3 interfacial layers
US20090238954A1 (en) Large area thin film capacitors on metal foils and methods of manufacturing same
CN100431066C (zh) 薄膜电容元件用组合物、高电容率绝缘膜、薄膜电容元件和薄膜叠层电容器
US8875363B2 (en) Thin film capacitors on metal foils and methods of manufacturing same
Xie et al. Performance optimization of Mg-rich bismuth-magnesium-titanium thin films for energy storage applications
JP2008153623A (ja) 厚膜上部電極を使用して金属箔上に薄膜コンデンサを作製する方法
Park et al. Bismuth-based pyrochlore thin films deposited at low temperatures for embedded capacitor applications
Jeon et al. Characterization of (Ba0. 5Sr0. 5) TiO3 thin films deposited onto metalorganic chemical vapor deposited (Ba, Sr) RuO3 (BSR) seed layers for voltage tunable devices
Park et al. Structural and electrical properties of bismuth magnesium niobate thin films deposited at various temperatures
JP2017183353A (ja) 誘電体薄膜素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application