KR20090010349A - Wafer cutting method and jig for wafer multi-bonding - Google Patents
Wafer cutting method and jig for wafer multi-bonding Download PDFInfo
- Publication number
- KR20090010349A KR20090010349A KR1020070073390A KR20070073390A KR20090010349A KR 20090010349 A KR20090010349 A KR 20090010349A KR 1020070073390 A KR1020070073390 A KR 1020070073390A KR 20070073390 A KR20070073390 A KR 20070073390A KR 20090010349 A KR20090010349 A KR 20090010349A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- wafers
- jig
- processing
- bonding
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67092—Apparatus for mechanical treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
본 발명은 웨이퍼 가공 방법 및 웨이퍼 다중 접합용 지그에 관한 것으로, 대면적 질화갈륨 후막을 한번에 다량으로 가공하기 위한 방법 및 웨이퍼 다중 접합 및 정렬이 가능한 지그를 제안한다.The present invention relates to a wafer processing method and a jig for multiple wafer bonding, and proposes a method for processing a large area gallium nitride thick film in large quantities at one time, and a jig capable of multiple wafer bonding and alignment.
질화갈륨은 에너지 벤드갭(Energy bandgap)이 3.39eV고, 직접 천이형인 반도체 물질로 단파장 영역의 발광 소자 제작 등에 유용한 물질이다. 질화갈륨 단결정은 융점에서 높은 질소 증기압 때문에 액상 결정 성장은 1500℃ 이상의 고온과 20000 기압의 질소 분위기가 필요하므로 대량 생산이 어려울 뿐만 아니라 현재 사용 가능한 결정 크기도 약 100㎟ 정도의 박판형으로 이를 소자 제작에 사용하기 곤란하다.Gallium nitride is a semiconductor material having an energy bandgap of 3.39 eV and a direct transition type, and is useful for manufacturing light emitting devices in a short wavelength region. Because of the high nitrogen vapor pressure at the melting point, gallium nitride single crystal requires high temperature of 1500 ℃ or higher and 20000 atmosphere of nitrogen atmosphere, which makes it difficult to mass-produce it. Difficult to use
지금까지 질화갈륨막은 이종 기판상에 MOCVD(Metal Organic Chemical Vapor Deposition)법 또는 HVPE(Hydride Vapor Phase Epitaxy)법 등의 기상 성장법으로 성장되고 있다. MOCVD법은 고품질의 막을 얻을 수 있음에도 불구하고 성장 속도가 너무 느리기 때문에 수십 또는 수백 ㎛의 GaN 기판을 얻는데 사용하기가 어려운 문 제가 있다. 이러한 이유로 GaN 후막을 얻기 위해서는 HVPE를 이용한 성장 방법이 주로 사용된다.Until now, gallium nitride films have been grown on heterogeneous substrates by vapor phase growth methods such as metal organic chemical vapor deposition (MOCVD) or hydraulic vapor phase epitaxy (HVPE). The MOCVD method is difficult to use to obtain a GaN substrate of tens or hundreds of micrometers because the growth rate is too slow even though a high quality film can be obtained. For this reason, a growth method using HVPE is mainly used to obtain a GaN thick film.
질화갈륨막 제조용 이종 기판으로는 사파이어(Sapphire) 기판이 가장 많이 사용되고 있는데, 이는 사파이어가 질화갈륨과 같은 육방정계 구조이며, 값이 싸고, 고온에서 안정하기 때문이다. 그러나 사파이어는 질화갈륨과 격자 상수 차(약 16%) 및 열팽창 계수 차(약 35%)에 의해 계면에서 스트레인(Strain)이 유발되고, 이 스트레인이 결정 내에 격자 결함 및 크랙(crack)을 발생시켜 고품질의 질화갈륨막 성장을 어렵게 하고, 질화갈륨막 상에 제조된 소자의 수명을 단축시킨다.A sapphire substrate is most commonly used as a dissimilar substrate for manufacturing a gallium nitride film because sapphire has a hexagonal structure such as gallium nitride, which is inexpensive and stable at high temperatures. However, sapphire causes strain at the interface due to gallium nitride and lattice constant difference (about 16%) and coefficient of thermal expansion (about 35%), which causes lattice defects and cracks in the crystals. It is difficult to grow a high quality gallium nitride film and shorten the life of the device fabricated on the gallium nitride film.
사파이어 등의 이종 기판이나 동종 기판 위에 성장된 질화갈륨은 베이스 기판으로부터 분리한 후 고객이 원하는 사이즈로 가공할 필요가 있다. 예를 들어 도 1에 도시한 바와 같이 베이스 기판(100)에서 성장한 질화갈륨(110a) 박막 또는 후막은 기판으로부터 분리시킨 개별시키고, 분리된 개별적인 질화갈륨(110b) 박막 또는 후막을 도 2에 도시한 바와 같이 가장자리를 재단하여 원하는 사이즈의 직경(D)으로 형성하고 결정 방위면(111)을 형성하게 된다. Gallium nitride grown on a heterogeneous substrate or the same substrate as sapphire needs to be separated from the base substrate and processed into a size desired by a customer. For example, as shown in FIG. 1, the gallium nitride (110a) thin film or thick film grown on the
베이스 기판 위에 성장된 질화갈륨 웨이퍼는 크랙 등의 이유로 웨이퍼 사이즈가 일정하지 않으며, 개별적인 가공을 하는 경우 가공 공정이 복잡해지고 웨이퍼 대량 가공시 비용이 증가되는 문제점이 있다. 또한, 웨이퍼의 개별 가공에 의하여 각 웨이퍼의 가공 정도(웨이퍼 사이즈, 결정 방위면)가 서로 다르게 되는 문제점이 있다. The gallium nitride wafer grown on the base substrate has a problem in that the wafer size is not constant due to cracks, etc., and when the individual processing is performed, the processing process is complicated and the cost is increased in the mass processing of the wafer. In addition, there is a problem in that the processing accuracy (wafer size, crystal orientation surface) of each wafer is changed by the individual processing of the wafers.
따라서, 본 발명의 목적은 대량으로 웨이퍼를 정밀하고 신속하게 가공하는 방법을 제공하는 것이다.Accordingly, it is an object of the present invention to provide a method for precisely and rapidly processing wafers in large quantities.
또한, 본 발명의 다른 목적은 한번의 가공 공정으로 복수의 웨이퍼를 동일한 사이즈로 정밀하게 가공함과 더불어 방위면을 형성하는 방법을 제공하는 것이다.Another object of the present invention is to provide a method for precisely processing a plurality of wafers in the same size and forming an azimuth surface in one machining process.
상기 목적을 달성하기 위하여, 본 발명은 박막 또는 후막 성장용 베이스 기판으로부터 분리한 복수의 웨이퍼를 정렬시키고, 정렬된 복수의 웨이퍼를 접합시키고, 다중 접합된 웨이퍼를 한번의 가공 공정을 통해 동일한 사이즈로 가공하고, 접합된 웨이퍼들을 개별적으로 분리하는 단계를 포함하는 웨이퍼 가공 방법을 제공한다.In order to achieve the above object, the present invention aligns a plurality of wafers separated from the base substrate for thin film or thick film growth, bonds the plurality of aligned wafers, and multi-bonds the wafers in the same size through a single processing process. Processing, and separating the bonded wafers individually.
상기 복수의 웨이퍼의 정렬은 복수의 삽입홈이 소정 간격으로 이격되어 있는 구조의 지그를 통해 수행하는 것이 바람직하다. 또한, 상기 복수의 웨이퍼의 정렬시 각각의 웨이퍼의 방위면을 일치시키는 것이 바람직하다. Alignment of the plurality of wafers is preferably performed through a jig having a structure in which a plurality of insertion grooves are spaced at predetermined intervals. It is also desirable to match the azimuth of each wafer upon alignment of the plurality of wafers.
상기 복수의 웨이퍼의 접합은 가용성 접합제 또는 왁스, 기타 접합후 가열이나 용제를 사용하여 제거가 가능한 접합 부재를 이용할 수 있을 것이다.The joining of the plurality of wafers may use a joining member that can be removed using a soluble bonding agent or wax or other post-bonding heating or solvent.
다중 접합된 웨이퍼의 정밀한 가공을 위하여 마스터 샘플을 준비하고, 상기 마스터 샘플의 형상을 측정하여 데이터 변환을 수행하고, 상기 데이터를 가공 장치에 전송하고, 전송된 데이터를 통하여 가공 장치를 구동시켜 다중 접합된 웨이퍼를 한번에 동시 가공할 수 있다. For precise processing of multi-bonded wafers, a master sample is prepared, the shape of the master sample is measured, data conversion is performed, the data is transferred to a processing apparatus, and the processing apparatus is driven through the transferred data to multi-bond. The processed wafers can be processed simultaneously.
본 발명은 또한, 외부에 대해 적어도 일면이 개방되어 있는 컨테이너형 구조물로서, 상기 구조물 내부에 형성되며, 소정 간격으로 이격된 복수의 삽입홈이 상호 대향되어 배열된 것을 특징으로 하는 웨이퍼 다중 접합용 지그를 제공한다.The present invention is also a container-type structure having at least one surface open to the outside, a plurality of insertion grooves formed in the structure, the plurality of insertion grooves spaced at a predetermined interval arranged jig for wafer bonding, characterized in that arranged To provide.
상기 삽입홈의 마주보는 두 내면에는 연질 패드가 부착되는 것이 바람직하며, 이 경우 상기 삽입홈의 두 내면에 부착된 연질 패드 사이의 간격은 피가공 웨이퍼의 두께 이하인 것이 바람직하다. 또한, 상기 구조물에서 상호 대향되어 마주보는 한 쌍의 삽입홈을 제외한 길이는 웨이퍼 가공 한계 보다 큰 것이 바람직하다. It is preferable that a soft pad is attached to two opposite inner surfaces of the insertion groove, and in this case, the distance between the soft pads attached to the two inner surfaces of the insertion groove is preferably less than or equal to the thickness of the wafer to be processed. In addition, it is preferable that the length excluding the pair of insertion grooves facing each other in the structure is larger than the wafer processing limit.
본 발명에 따르면, 복수의 웨이퍼를 한번의 가공 공정으로 동시에 가공할 수 있다. 특히, 동일한 사이즈로 복수의 웨이퍼를 가공함과 더불어 방위면을 형성할 수 있으며, 웨이퍼 가공 시간 및 가공 비용을 크게 절감할 수 있다. According to the present invention, a plurality of wafers can be processed simultaneously in one processing step. In particular, while processing a plurality of wafers in the same size can form an azimuth surface, it is possible to significantly reduce the wafer processing time and processing cost.
본 발명은 질화갈륨 등 베이스 기판에서 성장되는 박막 또는 후막의 웨이퍼들 한번에 원형으로 다량 재단하기 위한 가공 방법 및 이 가공을 위하여 복수의 웨이퍼를 정렬하여 접합시키기 위한 구조물을 제공한다. The present invention provides a processing method for cutting a large amount of wafers of a thin film or a thick film grown on a base substrate such as gallium nitride at once and a structure for aligning and bonding a plurality of wafers for this processing.
도 3은 본 발명에 따른 웨이퍼 다중 접합용 지그(jig)(200)의 일실시예를 보인 사시도로서, 적어도 일면이 외부에 대하여 개방되어 있는 컨테이너형 구조물로서, 구조물 내부에는 소정 간격으로 이격된 복수의 삽입홈(210)이 서로 마주보는 두 측면에 상호 대향되어 배열되어 있다. Figure 3 is a perspective view showing an embodiment of a jig (200) for multiple wafer bonding according to the present invention, at least one surface is a container-type structure is open to the outside, a plurality of spaced apart at predetermined intervals inside the structure The
상기 삽입홈(210)들간의 간격은 서로 동일하게 형성할 수 있고, 삽입홈의 수는 동시 가공을 위한 웨이퍼의 수에 따라 적절히 변경될 수 있다. 구조물의 재질은 물리적인 지지력을 유지할 수 있다면 특별히 제한될 필요는 없으며, 금속이나 플라스틱, 기타 소재들이 사용될 수 있을 것이다. The intervals between the
상기 삽입홈의 마주보는 두 내면에는 도 3의 A 부분을 확대한 도 4에서 확인할 수 있는 바와 같이 연질 패드(230)가 부착되는 것이 바람직하다. 이 연질 패드는 후술하는 바와 같이 삽입홈에 삽입되어 정렬되는 웨이퍼의 정렬을 용이하게 하고, 웨이퍼에 대한 외부 충격을 완화함과 동시에 웨이퍼들이 지그 내부에서 고정되도록 한다. 따라서, 연질 패드의 재질로는 탄성을 지닌 고무나 우레탄 등의 소재가 바람직할 것이다.It is preferable that the
삽입홈의 두 내면에 부착된 연질 패드 사이의 간격(w)은 피가공되는 웨이퍼의 두께 이하인 것이 웨이퍼를 고정시키는데 바람직하다. The spacing w between the soft pads attached to the two inner surfaces of the insertion groove is preferably less than the thickness of the wafer to be processed to secure the wafer.
도 5는 본 발명에 따른 웨이퍼 다중 접합용 지그의 평면도이다. 지그의 전체 높이는 피가공 웨이퍼의 높이의 1/2 이상 정도면 충분하지만, 지그의 수평적 길이는 웨이퍼 가공 정도를 고려하여 적절히 설계될 필요가 있다. 지그의 전체 길이(Lt)는 피가공 웨이퍼의 길이(내지는 직경) 보다 크게 설계한다. 지그의 서로 마주 보는 두 삽입홈의 길이를 제외한 길이(Lo)는 삽입홈 내부(235)에 삽입되어 정렬되는 피가공 웨이퍼의 가공 한계, 즉 최종적으로 가공이 완료된 웨이퍼의 직경 이상인 것이 바람직하다. 5 is a plan view of a jig for multiple bonding wafers according to the present invention. The overall height of the jig should be about 1/2 or more of the height of the wafer to be processed, but the horizontal length of the jig needs to be appropriately designed in consideration of the degree of wafer processing. The total length Lt of the jig is designed to be larger than the length (diameter) of the wafer to be processed. The length Lo excluding the lengths of the two insertion grooves facing each other of the jig is preferably at least the processing limit of the wafer to be inserted and aligned in the
도 6은 본 발명에 따른 지그에 피가공 웨이퍼로서, 이종 기판 위에 성장된 후 기판으로부터 분리된 질화갈륨 웨이퍼(110b)들을 삽입홈(210)의 연질 패드(230) 사이에 삽입하여 정렬시킨 모습을 보이고 있다. 본 실시예와 달리, 질화갈륨 웨이퍼 이외에도 베이스 기판을 통해 개별적으로 성장되는 다른 재질의 웨이퍼 가공에 본 발명이 유용하게 적용될 수 있을 것이다. 6 is a wafer to be processed in a jig according to the present invention, and the
복수의 웨이퍼들이 동일한 간격으로 정렬되어 있고, 웨이퍼 사이 공간은 비어 있다. 이해를 돕기 위하여 웨이퍼 사이의 공간(205)이 상대적으로 크게 도시되어 있으나, 접합 부재를 채워넣을 수 있는 정도라면 웨이퍼 사이의 공간은 작을 수록 바람직하다.The plurality of wafers are aligned at equal intervals and the space between the wafers is empty. Although the space between the
지그 내에 삽입되어 정렬된 복수의 웨이퍼들의 상호 접합을 위해서 액상의 접합 부재(예를 들어 왁스)를 지그 내에 채워넣는다. 접합 부재가 고화되어 정렬된 웨이퍼들이 상호 접합된 후에는 다중 접합 웨이퍼(300)를 지그로부터 도 7에 도시에 도시한 바와 같이 제거하여 가공 준비를 한다.A liquid bonding member (for example, wax) is filled into the jig for mutual bonding of a plurality of wafers inserted and aligned in the jig. After the bonding members are solidified and the aligned wafers are bonded to each other, the multiple
웨이퍼(110b)간 접합 부재(400)는 웨이퍼 가공 부위(G 영역) 미만으로 위치하는 것이 바람직하지만, 웨이퍼 가공 과정에서 접합 부재도 부분적으로 연마 내지 절삭될 수도 있을 것이다. 웨이퍼(110b)들의 가장 자리는 상호 불균일하지만 동시 가공에 의하여 도 8에 도시한 바와 같이 모두 동일한 사이즈(즉, 동일한 직경 D)의 웨이퍼(110c)로 가공된다. 원형으로 가공된 다중 접합 웨이퍼(300a)의 일면을 부분적으로 연마하여 결정 방위면(C)도 함께 형성할 수 있다. Although the
한 번의 가공 공정으로 복수의 웨이퍼에 결정 방위면을 형성하기 위해서, 웨이퍼 정렬시 미리 방위 측정장비를 이용하여 웨이퍼 방위면을 표시한 상태로 방위 면이 일정한 방향으로 배치되도록 웨이퍼를 지그에 삽입하는 것이 바람직하다. In order to form the crystal azimuth planes on a plurality of wafers in one machining process, it is necessary to insert the wafers into the jig so that the azimuth planes are arranged in a predetermined direction while the wafer azimuth planes are marked by using an azimuth measuring device in advance. desirable.
최종적으로 가공이 완료된 웨이퍼들은 접합 부재를 제거함으로써 개별적으로 웨이퍼(300b)들을 분리시킨다(도 9).The finally processed wafers separate the
다중 접합된 웨이퍼의 가공은 예를 들어 피가공물을 회전시키면서 가공부가 선형적으로 위치 이동하여 피가공물의 외면을 연마 내지 절삭시키는 가공 장치를 이용할 수 있다. The processing of the multi-bonded wafer can use, for example, a processing apparatus in which the processing portion is linearly moved while rotating the workpiece to polish or cut the outer surface of the workpiece.
이 경우 가공의 정밀도 및 가공 과정의 신속성을 위하여 데이타 네트워크 전송 방식을 이용할 수 있다. 예를 들어, 도 10의 순서도를 참조하면, 사이즈가 서로 다른 복수의 웨이퍼들을 도 3에 도시한 바와 같은 지그에 삽입하여 정렬시키고(단계 S1), 정렬된 웨이퍼 사이에 접합 부재를 채워넣어 웨이퍼들이 하나의 일체화된 덩어리가 되도록 접합시킨다(단계 S2). In this case, a data network transmission method may be used for processing precision and speed of processing. For example, referring to the flowchart of FIG. 10, a plurality of wafers of different sizes are inserted into a jig as shown in FIG. 3 (step S1), and a wafer is filled by filling a bonding member between the aligned wafers. Joining is made into one integrated mass (step S2).
다중 접합된 웨이퍼의 정밀하고 신속한 가공을 위하여, 가공에 의하여 최종적으로 원하는 형태의 마스터 샘플을 준비하고(단계 S3'), 상기 마스터 샘플의 형상을 측정하여 데이터 변환을 수행하고 이 데이터를 가공 장치에 전송한다(단계 S4'). In order to precisely and quickly process a multi-bonded wafer, a master sample of a desired shape is finally prepared by processing (step S3 '), the shape of the master sample is measured, data conversion is performed, and the data is transferred to a processing apparatus. Transmit (step S4 ').
전송된 데이터를 통하여 가공 장치를 구동시켜 다중 접합된 웨이퍼를 한번에 동시 가공하고(단계 S3), 웨이퍼들을 분리하여(단계 S4) 동시 가공 공정을 완료한다. The processing apparatus is driven through the transferred data to simultaneously process the multi-bonded wafers at once (step S3), and the wafers are separated (step S4) to complete the simultaneous processing process.
마스터 샘플의 형상을 측정하여 측정된 수치를 컴퓨터 인식 가능한 데이터로 변환하기 위해서는 적절한 소프트웨어를 이용할 수 있으며, 데이터의 네트워크 전 송은 공지의 기술을 이용할 수 있을 것이다. 또한, 전송된 데이터에 의하여 가공 장치를 구동하기 위해서는 전송된 데이타를 토대로 가공부(예를 들어 연마부 또는 절삭부)의 위치를 이동시키는 구동부를 제어하는 적절한 소프트웨어를 이용할 수 있을 것이다.Appropriate software may be used to measure the shape of the master sample and convert the measured values into computer-recognized data, and network transfer of data may employ known techniques. In addition, in order to drive the machining apparatus by the transmitted data, appropriate software for controlling the driving unit for moving the position of the machining unit (for example, the grinding unit or the cutting unit) based on the transmitted data may be used.
이상에서 바람직한 실시예를 통하여 본 발명을 예시적으로 설명하였으나, 본 발명은 이와 같은 특정 실시예에만 한정되는 것은 아니며 본 발명에서 제시한 기술적 사상, 구체적으로는 특허청구범위에 기재된 범주 내에서 다양한 형태로 수정, 변경, 또는 개선될 수 있을 것이다.The present invention has been exemplarily described through the preferred embodiments, but the present invention is not limited to such specific embodiments, and various forms within the scope of the technical idea presented in the present invention, specifically, the claims. May be modified, changed, or improved.
도 1은 베이스 기판 위에 성장된 웨이퍼가 분리된 모습을 보인 모식도.1 is a schematic view showing a state in which a wafer grown on a base substrate is separated.
도 2는 개별적으로 가공된 웨이퍼를 보인 사시도.2 is a perspective view of an individually processed wafer.
도 3은 본 발명에 따른 웨이퍼 다중 접합용 지그를 보인 사시도.Figure 3 is a perspective view of a jig for multiple bonding wafer in accordance with the present invention.
도 4는 도 3의 A 부분 확대도.4 is an enlarged view of a portion A of FIG. 3;
도 5는 도 3의 지그의 평면도.5 is a plan view of the jig of FIG.
도 6은 도 3의 지그에 웨이퍼가 장입되어 정렬된 모습을 보인 평면도.6 is a plan view showing a state in which the wafer is charged and aligned in the jig of FIG.
도 7은 가공을 위해 지그로부터 분리시킨 다중 접합 웨이퍼를 보인 측면도.7 is a side view showing a multiple bonded wafer separated from a jig for processing.
도 8은 가공이 완료된 다중 접합 웨이퍼를 보인 사시도.Figure 8 is a perspective view showing a multi-junction wafer completed processing.
도 9는 개별적으로 분리된 웨이퍼를 보인 사시도.9 is a perspective view showing the wafers separated individually;
도 10은 본 발명에 따른 웨이퍼 가공 방법의 일례를 보인 순서도.10 is a flow chart showing an example of a wafer processing method according to the present invention.
*** 도면의 주요 부분에 대한 부호의 설명 ****** Explanation of symbols for the main parts of the drawing ***
200:지그 210:삽입홈200: jig 210: insertion groove
230:연질 패드 300:다중 접합 웨이퍼230: soft pad 300: multi-bonded wafer
Claims (11)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070073390A KR101149040B1 (en) | 2007-07-23 | 2007-07-23 | Wafer cutting method and jig for wafer multi-bonding |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070073390A KR101149040B1 (en) | 2007-07-23 | 2007-07-23 | Wafer cutting method and jig for wafer multi-bonding |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090010349A true KR20090010349A (en) | 2009-01-30 |
KR101149040B1 KR101149040B1 (en) | 2012-05-25 |
Family
ID=40489543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070073390A KR101149040B1 (en) | 2007-07-23 | 2007-07-23 | Wafer cutting method and jig for wafer multi-bonding |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101149040B1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101149305B1 (en) * | 2007-07-24 | 2012-05-25 | 삼성코닝정밀소재 주식회사 | Wafer processing for gallium nitride bulk |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10259041A (en) | 1997-03-19 | 1998-09-29 | Fujitsu Ltd | Laminated glass substrate structure and its production |
KR200200205Y1 (en) * | 2000-05-15 | 2000-10-16 | 김영배 | Compound structure of substrate using junction glue |
KR20030044218A (en) * | 2001-11-29 | 2003-06-09 | 일진다이아몬드(주) | Liquid crystal display with antidust glass and projector using the same |
-
2007
- 2007-07-23 KR KR1020070073390A patent/KR101149040B1/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101149305B1 (en) * | 2007-07-24 | 2012-05-25 | 삼성코닝정밀소재 주식회사 | Wafer processing for gallium nitride bulk |
Also Published As
Publication number | Publication date |
---|---|
KR101149040B1 (en) | 2012-05-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4388741B2 (en) | Method for transferring semiconductor thin layer and method for manufacturing donor wafer used therefor | |
KR100550491B1 (en) | Nitride semiconductor substrate and processing method of nitride semiconductor substrate | |
EP2900851B1 (en) | Method of growing group iii nitride crystals | |
JP6203460B1 (en) | Nitride crystal substrate | |
US10453739B2 (en) | Method for transferring monocrystalline pads | |
US7837793B2 (en) | Method of manufacturing diamond substrates | |
JP2015529190A5 (en) | ||
TW201607662A (en) | Manufacturing method of group III nitride substrate | |
CN109585615B (en) | Method for stripping gallium nitride epitaxial layer from substrate | |
KR101149040B1 (en) | Wafer cutting method and jig for wafer multi-bonding | |
JP2017100936A (en) | Substrate for crystal growth, nitride crystal substrate, and manufacturing method of nitride crystal substrate | |
JP3580631B2 (en) | Single crystal sapphire substrate, method of dividing single crystal sapphire, and single crystal sapphire body | |
CN109312491A (en) | The manufacturing method of nitride semiconductor template, the manufacturing method of nitride semiconductor template and nitride-based semiconductor self-supporting substrate | |
JP5620762B2 (en) | Group III nitride semiconductor substrate and group III nitride semiconductor substrate manufacturing method | |
CN103943742A (en) | Manufacturing method of sapphire substrate | |
JP5518566B2 (en) | Manufacturing method of nitride semiconductor free-standing substrate | |
JP2011077508A (en) | Method of manufacturing nitride semiconductor substrate | |
JP2001253800A (en) | Thin sapphire substrate | |
KR101149305B1 (en) | Wafer processing for gallium nitride bulk | |
KR20130024478A (en) | Method of fabricating substrate having thin film of joined for semiconductor device | |
US11823953B2 (en) | Semiconductor substrate processing methods | |
JP2010006700A (en) | Thin sapphire substrate | |
KR20130051232A (en) | Substrate having thin film of joined and method of fabricating thereof | |
TWI833057B (en) | Process for manufacturing a composite structure comprising a single-crystal thin layer on a support substrate | |
KR100438819B1 (en) | Method for fabricating GaN single crystal substrate |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
N231 | Notification of change of applicant | ||
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |