KR20080114063A - Semiconductor package and manufacturing method thereof - Google Patents

Semiconductor package and manufacturing method thereof Download PDF

Info

Publication number
KR20080114063A
KR20080114063A KR1020070063262A KR20070063262A KR20080114063A KR 20080114063 A KR20080114063 A KR 20080114063A KR 1020070063262 A KR1020070063262 A KR 1020070063262A KR 20070063262 A KR20070063262 A KR 20070063262A KR 20080114063 A KR20080114063 A KR 20080114063A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
temperature control
substrate
control member
semiconductor package
Prior art date
Application number
KR1020070063262A
Other languages
Korean (ko)
Inventor
신규희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070063262A priority Critical patent/KR20080114063A/en
Publication of KR20080114063A publication Critical patent/KR20080114063A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

반도체 패키지 및 이의 제조 방법이 개시되어 있다. 반도체 패키지는 접속 패드를 갖는 기판, 상기 기판상에 배치되며 상기 접속 패드와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩, 상기 접속 패드 및 상기 본딩 패드를 연결하는 연결 부재, 상기 반도체 칩으로부터 발생 된 열을 흡열 및 흡열 된 상기 열을 상기 반도체 칩으로 방열하여 상기 기판, 상기 반도체 칩 및 상기 연결 부재가 일정한 온도를 유지하도록 상기 반도체 칩 및 상기 연결 부재를 덮는 온도 조절 부재 및 상기 온도 조절 부재를 덮는 몰딩 부재를 포함한다. 이로써, 반도체 패키지에 포함된 반도체 칩이 고속 동작하는 도중 발생 된 열은 흡열 하고, 반도체 칩의 동작이 중단되었을 때에는 흡열된 열을 방열하여 반도체 칩의 온도를 일정한 범위에서 유지시켜 반도체 패키지의 신뢰성을 크게 향상시킨다.A semiconductor package and a method of manufacturing the same are disclosed. The semiconductor package includes a substrate having a connection pad, a semiconductor chip having a bonding pad disposed on the substrate and electrically connected to the connection pad, a connection member connecting the connection pad and the bonding pad, and heat generated from the semiconductor chip. Heat absorbing and dissipating the heat absorbed by the semiconductor chip so that the substrate, the semiconductor chip, and the connecting member are formed to cover the temperature control member and the temperature control member covering the semiconductor chip and the connection member to maintain a constant temperature. Member. As a result, heat generated during the high speed operation of the semiconductor chip included in the semiconductor package is absorbed, and when the operation of the semiconductor chip is stopped, the heat absorbed is dissipated to maintain the temperature of the semiconductor chip within a certain range, thereby improving reliability of the semiconductor package. Greatly improve.

Description

반도체 패키지 및 이의 제조 방법{SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTRUING THE SAME}Semiconductor package and manufacturing method therefor {SEMICONDUCTOR PACKAGE AND METHOD OF MANUFACTRUING THE SAME}

도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 2 및 도 3은 본 발명의 일실시예에 의한 반도체 패키지의 제조 방법을 도시한 단면도들이다.2 and 3 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

본 발명은 반도체 패키지 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor package and a method of manufacturing the same.

최근 들어, 방대한 데이터를 저장 및 단시간 내 저장된 데이터를 처리하는 반도체 소자를 포함하는 반도체 패키지가 개발되고 있다.Recently, semiconductor packages including semiconductor devices for storing massive data and processing data stored in a short time have been developed.

일반적으로, 반도체 패키지는 웨이퍼 상에 트랜지스터, 저항, 커패시터 등과 같은 소자를 집적하여 반도체 칩을 형성하는 반도체 칩 제조 공정 및 반도체 칩을 웨이퍼로부터 개별화하여 외부 회로 기판 등과 전기적으로 접속 및 취성이 약한 반도체 칩을 외부로부터 인가된 충격 및/또는 진동으로부터 보호하는 패키지 공정에 의하여 제조된다.In general, a semiconductor package is a semiconductor chip manufacturing process for forming a semiconductor chip by integrating devices such as transistors, resistors, capacitors, and the like on a wafer, and a semiconductor chip having a weak electrical connection and brittleness with an external circuit board by individualizing the semiconductor chip from the wafer. It is manufactured by a package process that protects it from externally applied shocks and / or vibrations.

반도체 소자를 포함하는 반도체 패키지는 퍼스널 컴퓨터, 텔레비전 수신기, 가전 제품, 정보통신 기기 등 다양한 정보처리장치들에 폭넓게 적용되고 있다.BACKGROUND Semiconductor packages including semiconductor devices have been widely applied to various information processing devices such as personal computers, television receivers, home appliances, and information communication devices.

다양한 정보처리장치들에 폭넓게 적용되는 반도체 패키지는 반도체 칩과 같은 반도체 칩, 반도체 칩을 지지하는 회로 기판, 반도체 칩과 회로 기판을 연결하는 도전성 와이어, 반도체 칩을 외부의 충격으로부터 보호하는 몰딩 부재 등 다양한 구성 요소들을 포함한다.The semiconductor package widely applied to various information processing apparatuses includes a semiconductor chip such as a semiconductor chip, a circuit board supporting the semiconductor chip, a conductive wire connecting the semiconductor chip and the circuit board, a molding member to protect the semiconductor chip from external shocks, and the like. It contains various components.

이들 구성 요소들 중 반도체 칩은 방대한 데이터를 저장 및 데이터를 고속으로 처리하기 때문에 반도체 칩이 작동하는 도중 다량의 열이 발생 된다.Among these components, the semiconductor chip stores massive data and processes the data at high speed, so a large amount of heat is generated during the operation of the semiconductor chip.

반도체 패키지를 이루는 구성 요소들은 서로 다른 열팽창 계수를 갖기 때문에 반도체 칩이 고속 동작하는 도중 발생한 열에 의하여 반도체 패키지에는 휨(warpage)이 발생 될 수 있다.Since components of the semiconductor package have different coefficients of thermal expansion, warpage may occur in the semiconductor package due to heat generated during the high speed operation of the semiconductor chip.

최근, 반도체 패키지의 반도체 칩으로부터 발생 된 열을 신속하게 방열하기 위해 반도체 패키지에 히트 싱크와 같은 방열 부재를 배치하는 기술이 개발된 바 있다. 히트 싱크는 열 전달률이 우수한 구리, 철 및 알루미늄 등을 포함한다.Recently, a technique for disposing a heat dissipation member such as a heat sink in a semiconductor package has been developed to rapidly dissipate heat generated from a semiconductor chip of a semiconductor package. Heat sinks include copper, iron, aluminum, and the like, which have good heat transfer rates.

그러나, 히트 싱크 등과 같은 방열 부재를 반도체 패키지에 설치하더라도 반도체 칩이 고속으로 동작할 때 및 반도체 칩이 동작하지 않을 때 반도체 패키지의 내부 온도는 큰 편차를 갖게 되고, 반도체 패키지의 내부 온도 편차로 인해 반도체 패키지의 휨이 발생 되어 반도체 패키지의 신뢰성이 크게 낮아지는 문제점을 갖는다.However, even if a heat dissipation member such as a heat sink is installed in the semiconductor package, the internal temperature of the semiconductor package has a large deviation when the semiconductor chip operates at a high speed and when the semiconductor chip does not operate. Since warpage of the semiconductor package occurs, the reliability of the semiconductor package is greatly lowered.

이에 더하여 종래 반도체 패키지에 히트 싱크와 같은 도전성 방열 부재를 부착할 경우, 금속 방열판에는 고속으로 신호를 처리하는 반도체 칩에 의하여 자기장 이 발생되며, 금속 방열판에 의한 노이즈가 발생되기 쉽고, 제조 공정이 복잡하며, 반도체 패키지의 부피를 크게 증가시키고, 제조 코스트가 크게 증가되는 다른 문제점도 갖는다.In addition, when a conductive heat dissipation member such as a heat sink is attached to a conventional semiconductor package, a magnetic field is generated in a metal heat sink by a semiconductor chip processing a signal at a high speed, and a noise is easily generated by the metal heat sink, and a manufacturing process is complicated. In addition, there is another problem that the volume of the semiconductor package is greatly increased, and the manufacturing cost is greatly increased.

본 발명의 하나의 목적은 반도체 칩이 작동할 때 발생된 열을 흡열 및 반도체 칩이 작동하지 않을 때 흡열된 열을 방열하여 내부 온도를 일정하게 유지하여 신뢰성을 향상시킨 반도체 패키지를 제공한다.One object of the present invention is to provide a semiconductor package which improves reliability by absorbing heat generated when the semiconductor chip is operated and dissipating heat absorbed when the semiconductor chip is not operated to maintain a constant internal temperature.

본 발명의 다른 목적은 반도체 칩이 작동할 때 발생된 열을 흡열 및 반도체 칩이 작동하지 않을 때 흡열된 열을 방열하여 내부 온도를 일정하게 유지하여 신뢰성을 향상시킨 반도체 패키지의 제조 방법을 제공한다.It is another object of the present invention to provide a method for manufacturing a semiconductor package which improves reliability by absorbing heat generated when the semiconductor chip operates and dissipating heat absorbed when the semiconductor chip does not operate to maintain a constant internal temperature. .

본 발명의 하나의 목적을 구현하기 위한 반도체 패키지는 접속 패드를 갖는 기판, 상기 기판상에 배치되며 상기 접속 패드와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩, 상기 접속 패드 및 상기 본딩 패드를 연결하는 연결 부재, 상기 반도체 칩으로부터 발생 된 열을 흡열 및 흡열 된 상기 열을 상기 반도체 칩으로 방열하여 상기 기판, 상기 반도체 칩 및 상기 연결 부재가 일정한 온도를 유지하도록 상기 반도체 칩 및 상기 연결 부재를 덮는 온도 조절 부재 및 상기 온도 조절부재를 덮는 몰딩 부재를 포함한다.A semiconductor package for realizing an object of the present invention is a substrate having a connection pad, a semiconductor chip having a bonding pad disposed on the substrate and electrically connected to the connection pad, connecting the connection pad and the bonding pad. A temperature that covers the semiconductor chip and the connection member so that the substrate, the semiconductor chip, and the connection member maintain a constant temperature by dissipating heat generated from the connection member and the semiconductor chip and dissipating the heat absorbed by the semiconductor chip. And a molding member covering the control member and the temperature control member.

반도체 패키지의 상기 온도 조절 부재는 비 도전성 상 변화 물질이다.The temperature regulating member of the semiconductor package is a non-conductive phase change material.

반도체 패키지의 상기 온도 조절 부재는 n-파라핀(n-paraffin), 폴리에틸렌 글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O 으로 이루어진 군으로부터 선택된 어느 하나를 포함한다.The temperature control member of the semiconductor package is n-paraffin (n-paraffin), polyethylene glycol (polyethylene glycol, PEG), Na 2 SO 4 · 10H 2 O, Na 2 HPO 4 · 12H 2 O, Zn (NO 3 ) 2 · 6H 2 O, Na 2 S 3 O 3 .5H 2 O, and NaCH 3 OCOO · 3H 2 O.

반도체 패키지의 상기 온도 조절 부재는 겔(gel) 상태이다.The temperature regulating member of the semiconductor package is in a gel state.

반도체 패키지의 상기 온도 조절 부재는 상기 온도 조절 부재의 표면적을 증가시키기 위해 상기 반도체 칩 및 상기 연결 부재의 표면을 따라 막 형태로 배치된다.The temperature regulating member of the semiconductor package is disposed in the form of a film along the surfaces of the semiconductor chip and the connecting member to increase the surface area of the temperature regulating member.

본 발명의 다른 목적을 구현하기 위한 반도체 패키지의 제조 방법은 접속 패드를 갖는 기판상에 상기 접속 패드와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩을 형성하는 단계, 상기 접속 패드 및 상기 본딩 패드를 연결 부재로 연결하는 단계, 상기 반도체 칩 및 상기 연결 부재를 덮어, 상기 반도체 칩으로부터 발생 된 열을 흡열 및 흡열된 상기 열을 상기 반도체 칩으로 방열하여 상기 기판, 상기 반도체 칩 및 상기 연결 부재가 일정한 온도를 유지하는 온도 조절부재를 형성하는 단계 및 상기 온도 조절부재를 몰딩 부재로 몰딩하는 단계를 포함하는 것을 특징으로 한다.According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor package, the method including: forming a semiconductor chip having a bonding pad electrically connected to the connection pad on a substrate having a connection pad, connecting the connection pad and the bonding pad; Connecting to the member, covering the semiconductor chip and the connection member, absorbing heat generated from the semiconductor chip and dissipating the heat absorbed by the semiconductor chip, so that the substrate, the semiconductor chip, and the connection member have a constant temperature. Forming a temperature control member to maintain and characterized in that it comprises the step of molding the temperature control member to a molding member.

상기 온도 조절부재를 형성하는 단계에서, 상기 온도 조절부재는 비 도전성 상 변화 물질이다.In the forming of the temperature regulating member, the temperature regulating member is a non-conductive phase change material.

상기 온도 조절 부재를 형성하는 단계에서, 상기 온도 조절 부재는 n-파라핀(n-paraffin), 폴리에틸렌글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O으로 이루어진 군으로부터 선택된 어느 하나를 포함한다.In the step of forming the temperature control member, the temperature control member is n-paraffin (n-paraffin), polyethylene glycol (polyethylene glycol, PEG), Na 2 SO 4 · 10H 2 O, Na 2 HPO 4 · 12H 2 O, Zn (NO 3 ) 2 .6H 2 O, Na 2 S 3 O 3 .5H 2 O and NaCH 3 OCOO.3H 2 O.

반도체 패키지의 제조 방법에서 상기 온도 조절 부재는 겔(gel) 상태이다.In the method of manufacturing a semiconductor package, the temperature regulating member is in a gel state.

상기 온도 조절 부재를 형성하는 단계에서, 상기 온도 조절 부재는 상기 온도 조절 부재의 표면적을 증가시키기 위해 상기 반도체 칩 및 상기 연결 부재의 표면을 따라 막 형태로 배치된다.In the step of forming the temperature regulating member, the temperature regulating member is disposed in the form of a film along the surfaces of the semiconductor chip and the connecting member to increase the surface area of the temperature regulating member.

이하, 본 발명의 다양한 실시예들에 따른 반도체 패키지 및 이의 제조 방법에 대하여 상세하게 설명하지만, 본 발명이 하기의 실시예들에 제한되는 것은 아니며, 해당 분야에서 통상의 지식을 가진 자라면 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 본 발명을 다양한 다른 형태로 구현할 수 있을 것이다.Hereinafter, a semiconductor package and a method of manufacturing the same according to various embodiments of the present invention will be described in detail, but the present invention is not limited to the following embodiments, and those skilled in the art will appreciate the present invention. The present invention may be embodied in various other forms without departing from the spirit of the invention.

반도체 패키지Semiconductor package

도 1은 본 발명의 일실시예에 따른 반도체 패키지의 단면도이다.1 is a cross-sectional view of a semiconductor package according to an embodiment of the present invention.

도 1에 도시된 반도체 패키지(100)는 기판(10), 반도체 칩(20), 연결 부재(30), 온도 조절 부재(40) 및 몰딩 부재(50)를 포함한다.The semiconductor package 100 illustrated in FIG. 1 includes a substrate 10, a semiconductor chip 20, a connection member 30, a temperature control member 40, and a molding member 50.

기판(10)은, 예를 들어, 플레이트 형상을 갖는 인쇄회로기판일 수 있다. 기판(10)은 접속 패드(12), 볼 랜드(14) 및 도전 부재(16)를 포함할 수 있다.The substrate 10 may be, for example, a printed circuit board having a plate shape. The substrate 10 may include a connection pad 12, a ball land 14, and a conductive member 16.

접속 패드(12)는, 예를 들어, 기판(10)의 상면의 에지 부분에 배치되고, 볼 랜드(14)는 기판(10)의 상면과 대향 하는 하면에 배치된다. 접속 패드(12)들은 도 전성 비아 등에 의하여 볼 랜드(14)와 전기적으로 연결된다. 도전 부재(16)는 볼 랜드(14) 및 외부 정보처리기기에 포함된 기판(미도시)과 전기적으로 접속된다. 도전 부재(16)는, 예를 들어, 저융점 금속을 포함하는 솔더볼 일 수 있다.The connection pad 12 is disposed at an edge portion of the upper surface of the substrate 10, for example, and the ball lands 14 are disposed on the lower surface facing the upper surface of the substrate 10. The connection pads 12 are electrically connected to the ball lands 14 by conductive vias or the like. The conductive member 16 is electrically connected to the ball land 14 and a substrate (not shown) included in the external information processing device. The conductive member 16 may be, for example, a solder ball containing a low melting point metal.

반도체 칩(20)은 기판(10)의 상면 중앙부에 배치될 수 있다. 기판(10)의 상면 중앙부에 배치되는 반도체 칩(20)은, 예를 들어, 접착 부재(22)에 의하여 기판(10)의 상면 중앙부에 배치될 수 있다. 접착 부재(22)는, 예를 들어, 접착제 또는 양면 접착 테이프일 수 있다.The semiconductor chip 20 may be disposed in the center of the upper surface of the substrate 10. The semiconductor chip 20 disposed in the center of the upper surface of the substrate 10 may be disposed in the center of the upper surface of the substrate 10, for example, by the adhesive member 22. The adhesive member 22 may be, for example, an adhesive or a double-sided adhesive tape.

반도체 칩(20)은 데이터를 저장하는 데이터 저장부(미도시), 저장된 데이터를 처리하는 데이터 처리부(미도시) 및 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결되는 본딩 패드(26)를 포함한다.The semiconductor chip 20 includes a data storage unit (not shown) for storing data, a data processing unit (not shown) for processing stored data, and a bonding pad 26 electrically connected to the data storage unit and / or the data processing unit. do.

본 실시예에서, 본딩 패드(26)는, 예를 들어, 반도체 칩(20)의 상면 에지 부분에 배치된다. 이와 다르게, 본딩 패드(26)는 반도체 칩(20)의 중앙 부분에 배치될 수 있다. 본딩 패드(26)가 반도체 칩(20)의 중앙 부분에 배치될 경우, 반도체 칩(20)은 반도체 칩(20)의 상면에 배치되며 본딩 패드(26)와 전기적으로 연결되는 재배열 패턴(미도시)을 더 포함할 수 있다.In this embodiment, the bonding pads 26 are disposed at, for example, the upper edge portion of the semiconductor chip 20. Alternatively, the bonding pads 26 may be disposed in the central portion of the semiconductor chip 20. When the bonding pads 26 are disposed in the center portion of the semiconductor chip 20, the semiconductor chips 20 are disposed on the top surface of the semiconductor chip 20 and are rearranged in a manner that is electrically connected to the bonding pads 26. C) may be further included.

본 실시예에서, 데이터 저장부, 데이터 처리부 및 본딩 패드(26)를 포함하는 반도체 칩(20)은 적어도 2 개 이상이 기판(10) 상에 상호 적층 될 수 있다.In the present exemplary embodiment, at least two or more semiconductor chips 20 including a data storage unit, a data processor, and a bonding pad 26 may be stacked on the substrate 10.

한편, 데이터 저장부, 데이터 처리부 및 본딩 패드(26)를 포함하는 반도체 칩(20)은 고속으로 데이터를 저장 및/또는 처리할 때 다량의 열을 발생한다.Meanwhile, the semiconductor chip 20 including the data storage unit, the data processing unit, and the bonding pad 26 generates a large amount of heat when storing and / or processing data at high speed.

연결 부재(30)는 기판(10)상에 배치된 접속 패드(12) 및 반도체 칩(20)상에 배치된 본딩 패드(26)를 전기적으로 연결한다. 본 실시예에서, 연결 부재(30)는, 예를 들어, 도전성 와이어 일 수 있다.The connection member 30 electrically connects the connection pad 12 disposed on the substrate 10 and the bonding pad 26 disposed on the semiconductor chip 20. In the present embodiment, the connecting member 30 may be, for example, a conductive wire.

온도 조절 부재(30)는 기판(10)의 상면, 반도체 칩(20)의 상면 및 연결 부재(30)를 덮는다.The temperature control member 30 covers the upper surface of the substrate 10, the upper surface of the semiconductor chip 20, and the connection member 30.

본 실시예에서, 온도 조절 부재(30)는 상 변화 물질(phase change material, PCM)을 포함할 수 있다. 온도 조절 부재(30)를 이루는 상 변화 물질은 상전이, 예를 들면, 고체에서 액체(또는 액체에서 고체), 액체에서 기체(또는 기체에서 액체)로 상전이가 발생될 때 열을 흡열 또는 방열한다. 즉, 온도 조절 부재(30)를 이루는 상 변화 물질은 상전이를 이용하여 열을 흡열 및 방열하는 특성을 갖는다.In the present embodiment, the temperature regulating member 30 may include a phase change material (PCM). The phase change material constituting the temperature regulating member 30 absorbs or dissipates heat when a phase transition occurs, for example, from a solid to a liquid (or a liquid to a solid) and a liquid to a gas (or a gas to a liquid). That is, the phase change material constituting the temperature control member 30 has a characteristic of absorbing and dissipating heat by using a phase transition.

상 변화 물질은 도전성 상 변화 물질 또는 비 도전성 상 변화 물질을 포함할 수 있으나, 본 실시예에서 도전성 상 변화 물질이 기판(10), 반도체 칩(20) 및 연결 부재(30)를 덮을 경우 기판(10), 반도체 칩(20) 및 연결 부재(30)의 쇼트를 유발한다. 따라서, 본 실시예에서, 온도 조절 부재(30)를 이루는 상 변화 물질은 비 도전성 상 변화 물질을 포함할 수 있다.The phase change material may include a conductive phase change material or a non-conductive phase change material. However, when the conductive phase change material covers the substrate 10, the semiconductor chip 20, and the connection member 30, the substrate ( 10) causing a short of the semiconductor chip 20 and the connection member 30. Therefore, in the present embodiment, the phase change material constituting the temperature regulating member 30 may include a non-conductive phase change material.

본 실시예에서, 온도 조절 부재(30)로 사용될 수 있는 물질의 예로서는 n-파라핀(n-paraffin), 폴리에틸렌글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O 등을 들 수 있다.In this embodiment, examples of the material that can be used as the temperature control member 30 is n-paraffin (n-paraffin), polyethylene glycol (PEG), Na 2 SO 4 · 10H 2 O, Na 2 HPO 4 12H 2 O, Zn (NO 3 ) 2 6H 2 O, Na 2 S 3 O 3 , 5H 2 O, NaCH 3 OCOO 3 H 2 O, and the like.

한편, 본 실시예에서, 온도 조절 부재(30)를 이루는 상 변화 물질은 반 고형 상태에서 가열되면 액체로 상전이 또는 냉각되면 액체에서 반 고형 상태로 상전이 되는 겔(gel) 상태를 가질 수 있다. 겔 상태의 상 변화 물질을 포함하는 온도 조절 부재(30)는 특히 우수한 흡열 및/또는 방열 특성을 가질 수 있다.On the other hand, in the present embodiment, the phase change material constituting the temperature control member 30 may have a gel state in which the phase change to a liquid when heated in a semi-solid state, or the phase change from the liquid to a semi-solid state when cooled. The temperature control member 30 comprising the phase change material in a gel state may have particularly excellent endothermic and / or heat dissipation characteristics.

온도 조절 부재(30)에 포함된 겔 상태의 상 변화 물질은 반도체 칩(20)이 고속으로 데이터를 저장 및 고속으로 데이터를 처리하는 도중 반도체 칩(20)으로부터 발생 된 열을 흡열 하여 반도체 칩(20), 기판(10) 및 후술 될 몰딩 부재(50)들 사이의 온도 편차가 증가 되는 것을 방지한다. 한편, 온도 조절 부재(30)는 반도체 칩(20)이 데이터를 저장 및 데이터를 처리하지 않는 동안은 흡열 된 열을 방열하여 반도체 칩(20), 기판(10) 및 후술 될 몰딩 부재(50)들 사이의 온도 편차가 증가 되는 것을 방지한다. 즉, 온도 조절 부재(30)는 반도체 칩(20), 기판(10) 및 후술 될 몰딩 부재(50)들이 일정 범위의 온도를 유지하도록 하여 열팽창 계수의 편차에 따라 반도체 패키지에 휨이 발생 되거나 반도체 패키지가 피로 파괴되는 것을 방지한다.The gel phase change material included in the temperature control member 30 absorbs heat generated from the semiconductor chip 20 while the semiconductor chip 20 stores data at high speed and processes data at high speed. 20) to prevent an increase in temperature deviation between the substrate 10 and the molding members 50 to be described later. Meanwhile, the temperature adjusting member 30 dissipates heat absorbed while the semiconductor chip 20 stores data and does not process the data, thereby dissipating heat absorbed by the semiconductor chip 20, the substrate 10, and the molding member 50 to be described later. This prevents the temperature deviation between them from increasing. That is, the temperature control member 30 allows the semiconductor chip 20, the substrate 10, and the molding members 50 to be described below to maintain a temperature in a predetermined range so that warpage occurs in the semiconductor package according to the variation in the coefficient of thermal expansion. Prevents packages from fatigue breaking

온도 조절 부재(30)는 기판(10) 및 반도체 칩(20) 사이에 개재될 수 있으나, 온도 조절 부재(30)를 기판(10) 및 반도체 칩(20) 사이에 개재할 경우, 온도 조절 부재(30)는 반도체 패키지(100)의 외부로부터 유입된 열을 차단하기에는 적합하지만, 반도체 패키지(100)의 내부에 배치된 반도체 칩(20)으로부터 발생된 열을 흡열 및 방열하기 쉽지 않음으로 본 실시예에서 온도 조절 부재(30)가 기판(10), 반도체 칩(20)을 덮도록 형성된다.The temperature control member 30 may be interposed between the substrate 10 and the semiconductor chip 20, but when the temperature control member 30 is interposed between the substrate 10 and the semiconductor chip 20, the temperature control member Although the 30 is suitable for blocking heat introduced from the outside of the semiconductor package 100, the present embodiment is not easy to absorb and dissipate heat generated from the semiconductor chip 20 disposed inside the semiconductor package 100. In the example, the temperature regulating member 30 is formed to cover the substrate 10 and the semiconductor chip 20.

한편, 온도 조절 부재(30)의 성능을 극대화하기 위해서는 온도 조절 부재(30)의 표면적을 증가시키는 것이 바람직하다. 본 실시예에서, 온도 조절 부 재(30)는 기판(10) 및 반도체 칩(20) 사이에 개재될 수 있으나, 온도 조절 부재(30)를 기판(10) 및 반도체 칩(20) 사이에 개재할 경우 온도 조절 부재(30)의 표면적을 증가시키기 어렵다. 따라서, 본 실시예에서 온도 조절 부재(30)의 표면적을 크게 증가시키기 위해, 겔 상태의 상 변화 물질을 포함하는 온도 조절 부재(30)는 기판(10), 반도체 칩(20) 및 연결 부재(30)의 표면을 따라 막 형태로 배치될 수 있다. 이에 더하여, 온도 조절 부재(30)는 반도체 칩(20)의 측면 및 기판(10)의 측면에 함께 배치됨으로써, 온도 조절 부재(30)의 성능을 보다 향상시킬 수 있다.On the other hand, in order to maximize the performance of the temperature control member 30, it is preferable to increase the surface area of the temperature control member 30. In the present embodiment, the temperature regulating member 30 may be interposed between the substrate 10 and the semiconductor chip 20, but the temperature regulating member 30 is interposed between the substrate 10 and the semiconductor chip 20. When it is difficult to increase the surface area of the temperature control member (30). Therefore, in order to greatly increase the surface area of the temperature regulating member 30 in the present embodiment, the temperature regulating member 30 including the phase change material in a gel state may be formed of the substrate 10, the semiconductor chip 20, and the connecting member ( It may be arranged in the form of a film along the surface of 30). In addition, the temperature regulating member 30 may be disposed together on the side of the semiconductor chip 20 and the side of the substrate 10, thereby further improving the performance of the temperature regulating member 30.

몰딩 부재(50)는 에폭시 수지 등을 포함할 수 있고, 몰딩 부재(50)는 온도 조절 부재(30) 상에 배치된다. 몰딩 부재(50)는 겔 상태의 온도 조절 부재(30)를 수납하는 역할 및 외부에서 인가된 충격 및/또는 진동에 의한 반도체 칩(20)의 손상을 방지한다.The molding member 50 may include an epoxy resin or the like, and the molding member 50 is disposed on the temperature control member 30. The molding member 50 serves to accommodate the temperature control member 30 in a gel state and prevents damage to the semiconductor chip 20 due to an externally applied shock and / or vibration.

반도체 패키지의 제조 방법Manufacturing method of semiconductor package

도 2 및 도 3은 본 발명의 일실시예에 의한 반도체 패키지의 제조 방법을 도시한 단면도들이다.2 and 3 are cross-sectional views illustrating a method of manufacturing a semiconductor package according to an embodiment of the present invention.

도 2를 참조하면, 반도체 패키지를 제조하기 위해서, 먼저 기판(10)에 반도체 칩(20)을 형성하는 단계가 수행된다.Referring to FIG. 2, in order to manufacture a semiconductor package, first forming a semiconductor chip 20 on a substrate 10 is performed.

본 실시예에서, 기판(10)은 플레이트 형상을 갖는 인쇄회로기판이고, 기판(10)의 상면 에지 부분에는 접속 패드(12)가 형성되고, 기판(10)의 상면과 마주하는 기판(10)의 하면에는 접속 패드(12)와 전기적으로 연결된 볼 랜드(14)가 형성 된다.In the present embodiment, the substrate 10 is a printed circuit board having a plate shape, and a connection pad 12 is formed at an upper edge portion of the substrate 10, and the substrate 10 facing the upper surface of the substrate 10. The lower surface of the ball land 14 is electrically connected to the connection pad 12 is formed.

반도체 칩(20)에는 데이터를 저장하는 데이터 저장부(미도시), 저장된 데이터를 처리하는 데이터 처리부(미도시) 및 데이터 저장부 및/또는 데이터 처리부와 전기적으로 연결되는 본딩 패드(26)가 형성된다.The semiconductor chip 20 includes a data storage unit (not shown) for storing data, a data processing unit (not shown) for processing the stored data, and a bonding pad 26 electrically connected to the data storage unit and / or the data processing unit. do.

본딩 패드(26)는, 예를 들어, 반도체 칩(20)의 상면 에지 부분에 형성될 수 있고, 이와 다르게, 본딩 패드(26)는 반도체 칩(20)의 중앙 부분에 형성될 수 있다. 본딩 패드(26)가 반도체 칩(20)의 중앙 부분에 형성될 경우, 반도체 칩(20)의 본딩 패드(26)에 전기적으로 연결되며 반도체 칩(20)의 상면 에지를 향해 연장되는 재배열 패턴(미도시)이 형성될 수 있다.The bonding pads 26 may be formed at, for example, the upper edge portion of the semiconductor chip 20, and alternatively, the bonding pads 26 may be formed at the central portion of the semiconductor chip 20. When the bonding pads 26 are formed in the central portion of the semiconductor chip 20, a rearrangement pattern electrically connected to the bonding pads 26 of the semiconductor chip 20 and extending toward the top edge of the semiconductor chip 20. (Not shown) may be formed.

기판(10)상에 배치된 접속 패드(12) 및 반도체 칩(20)상에 배치된 본딩 패드(26)를 전기적으로 연결하는 연결 부재(30)가 형성된다. 본 실시예에서, 연결 부재(30)는, 예를 들어, 도전성 와이어 일 수 있다.A connection member 30 is formed to electrically connect the connection pad 12 disposed on the substrate 10 and the bonding pad 26 disposed on the semiconductor chip 20. In the present embodiment, the connecting member 30 may be, for example, a conductive wire.

온도 조절 부재(30)는 기판(10)의 상면, 반도체 칩(20)의 상면 및 연결 부재(30)를 덮는다. 온도 조절 부재(30)는 스프레이 방식, 스핀 코팅 방식 등에 의하여 기판(10)의 상면, 반도체 칩(20)의 상면 및 연결 부재(30)의 상면을 덮을 수 있다.The temperature control member 30 covers the upper surface of the substrate 10, the upper surface of the semiconductor chip 20, and the connection member 30. The temperature control member 30 may cover the top surface of the substrate 10, the top surface of the semiconductor chip 20, and the top surface of the connection member 30 by spraying, spin coating, or the like.

온도 조절 부재(30)는 상 변화 물질(PCM)을 포함할 수 있다. 온도 조절 부재(30)를 이루는 상 변화 물질은 상전이, 예를 들면, 고체에서 액체(또는 액체에서 고체), 액체에서 기체(또는 기체에서 액체)로 상전이가 발생될 때 열을 흡열 또는 방열한다. 즉, 온도 조절 부재(30)를 이루는 상 변화 물질은 상전이를 이용하여 열 을 흡열 및 방열하는 특성을 갖는다.The temperature control member 30 may include a phase change material (PCM). The phase change material constituting the temperature regulating member 30 absorbs or dissipates heat when a phase transition occurs, for example, from a solid to a liquid (or a liquid to a solid) and a liquid to a gas (or a gas to a liquid). That is, the phase change material constituting the temperature control member 30 has the property of absorbing and dissipating heat by using a phase transition.

상 변화 물질은 도전성 상 변화 물질 또는 비 도전성 상 변화 물질을 포함할 수 있으나, 본 실시예에서 도전성 상 변화 물질이 기판(10), 반도체 칩(20) 및 연결 부재(30)를 덮을 경우 기판(10), 반도체 칩(20) 및 연결 부재(30)의 쇼트를 유발한다. 따라서, 본 실시예에서, 온도 조절 부재(30)를 이루는 상 변화 물질은 비 도전성 상 변화 물질일 수 있다. 온도 조절 부재(30)로 사용될 수 있는 상 변화 물질의 예로서는 n-파라핀(n-paraffin), 폴리에틸렌글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O 등을 들 수 있다.The phase change material may include a conductive phase change material or a non-conductive phase change material. However, when the conductive phase change material covers the substrate 10, the semiconductor chip 20, and the connection member 30, the substrate ( 10) causing a short of the semiconductor chip 20 and the connection member 30. Therefore, in the present embodiment, the phase change material constituting the temperature regulating member 30 may be a non-conductive phase change material. Examples of phase change materials that can be used as the temperature control member 30 include n-paraffin, polyethylene glycol (PEG), Na 2 SO 4 · 10H 2 O, Na 2 HPO 4 · 12H 2 O, Zn (NO 3 ) 2 .6H 2 O, Na 2 S 3 O 3 .5H 2 O, NaCH 3 OCOO 3 H 2 O, and the like.

한편, 온도 조절 부재(30)를 이루는 상 변화 물질은 반 고형 상태에서 가열되면 액체로 상전이 또는 냉각되면 액체에서 반 고형 상태로 상전이 되는 겔(gel) 상태로 형성된다. 겔 상태를 갖는 상 변화 물질을 포함하는 온도 조절 부재(30)는 특히 우수한 흡열 및/또는 방열 특성을 가질 수 있다.On the other hand, the phase change material constituting the temperature control member 30 is formed in a gel state in which the phase change to a liquid when heated in a semi-solid state or the phase change from a liquid to a semi-solid state when cooled. The temperature control member 30 comprising a phase change material having a gel state may have particularly excellent endothermic and / or heat dissipation characteristics.

온도 조절 부재(30)에 포함된 겔 상태의 상 변화 물질은 반도체 칩(20)이 고속으로 데이터를 저장 및 고속으로 데이터를 처리하는 도중 반도체 칩(20)으로부터 발생 된 열을 흡열 하여 반도체 칩(20), 기판(10) 및 후술 될 몰딩 부재(50)들 사이의 온도 편차를 감소시킨다. The gel phase change material included in the temperature control member 30 absorbs heat generated from the semiconductor chip 20 while the semiconductor chip 20 stores data at high speed and processes data at high speed. 20) to reduce the temperature deviation between the substrate 10 and the molding members 50 to be described later.

한편, 반도체 칩(20)을 덮는 온도 조절 부재(30)는 데이터를 저장 및 데이터를 처리하지 않는 동안은 흡열 된 열을 방열하여 반도체 칩(20), 기판(10) 및 후술 될 몰딩 부재(50)들 사이의 온도 편차를 감소시킨다.Meanwhile, the temperature control member 30 covering the semiconductor chip 20 dissipates heat absorbed while the data is stored and the data is not processed. Thus, the semiconductor chip 20, the substrate 10, and the molding member 50 to be described later will be described. Decreases the temperature deviation between them.

즉, 온도 조절 부재(30)는 반도체 칩(20), 기판(10) 및 후술 될 몰딩 부재(50)들이 일정 범위의 온도를 유지하도록 하여 열팽창 계수의 편차에 따라 반도체 패키지에 휨이 발생 되거나 반도체 패키지가 피로 파괴되는 것을 방지한다.That is, the temperature control member 30 allows the semiconductor chip 20, the substrate 10, and the molding members 50 to be described below to maintain a temperature in a predetermined range so that warpage occurs in the semiconductor package according to the variation in the coefficient of thermal expansion. Prevents packages from fatigue breaking

온도 조절 부재(30)는 기판(10) 및 반도체 칩(20) 사이에 형성될 수 있으나, 온도 조절 부재(30)를 기판(10) 및 반도체 칩(20) 사이에 형성할 경우, 온도 조절 부재(30)는 반도체 패키지(100)의 외부로부터 유입된 열을 차단하기에는 적합하지만, 반도체 패키지(100)의 내부에 배치된 반도체 칩(20)으로부터 발생 된 열을 흡열 및 방열하기 쉽지 않음으로 본 실시예에서, 온도 조절 부재(30)가 기판(10), 반도체 칩(20)을 덮도록 형성된다.The temperature control member 30 may be formed between the substrate 10 and the semiconductor chip 20, but when the temperature control member 30 is formed between the substrate 10 and the semiconductor chip 20, the temperature control member Although the 30 is suitable for blocking heat introduced from the outside of the semiconductor package 100, the present embodiment is not easy to absorb and dissipate heat generated from the semiconductor chip 20 disposed inside the semiconductor package 100. In an example, the temperature regulating member 30 is formed to cover the substrate 10 and the semiconductor chip 20.

한편, 온도 조절 부재(30)의 성능을 극대화하기 위해서는 온도 조절 부재(30)의 표면적을 증가시키는 것이 바람직하다. 본 실시예에서, 온도 조절 부재(30)는 기판(10) 및 반도체 칩(20) 사이에 형성될 수 있으나, 온도 조절 부재(30)를 기판(10) 및 반도체 칩(20) 사이에 형성할 경우 온도 조절 부재(30)의 표면적을 증가시키기 어렵다. 따라서, 본 실시예에서 온도 조절 부재(30)의 표면적을 크게 증가시키기 위해, 겔 상태의 상 변화 물질을 포함하는 온도 조절 부재(30)는 기판(10), 반도체 칩(20) 및 연결 부재(30)의 표면을 따라 막 형태로 형성한다. 이에 더하여, 온도 조절 부재(30)는 반도체 칩(20)의 측면 및 기판(10)의 측면에 함께 형성함으로써, 온도 조절 부재(30)의 성능을 보다 향상시킬 수 있다.On the other hand, in order to maximize the performance of the temperature control member 30, it is preferable to increase the surface area of the temperature control member 30. In the present embodiment, the temperature regulating member 30 may be formed between the substrate 10 and the semiconductor chip 20, but the temperature regulating member 30 may be formed between the substrate 10 and the semiconductor chip 20. In this case, it is difficult to increase the surface area of the temperature regulating member 30. Therefore, in order to greatly increase the surface area of the temperature regulating member 30 in the present embodiment, the temperature regulating member 30 including the phase change material in a gel state may be formed of the substrate 10, the semiconductor chip 20, and the connecting member ( It forms in the form of a film along the surface of 30). In addition, the temperature regulating member 30 may be formed together on the side surface of the semiconductor chip 20 and the side surface of the substrate 10, thereby further improving the performance of the temperature regulating member 30.

도 1을 다시 참조하면, 몰딩 부재(50)는 온도 조절 부재(30)를 덮는다. 몰딩 부재(50)는 에폭시 수지 등을 포함할 수 있고, 몰딩 부재(50)는 금형을 이용하여 온도 조절 부재(30) 상에 형성된다. 몰딩 부재(50)는 겔 상태의 온도 조절 부재(30)를 수납하는 역할 및 외부에서 인가된 충격 및/또는 진동에 의한 반도체 칩(20)의 손상을 방지하는 역할을 한다.Referring back to FIG. 1, the molding member 50 covers the temperature regulating member 30. The molding member 50 may include an epoxy resin or the like, and the molding member 50 is formed on the temperature control member 30 using a mold. The molding member 50 serves to accommodate the temperature control member 30 in a gel state and to prevent damage to the semiconductor chip 20 due to an externally applied shock and / or vibration.

몰딩 부재(50)가 형성된 후, 기판(10)의 후면에 형성된 볼 랜드(14)에는 도전 부재(16)가 배치되어 반도체 패키지(100)가 제조된다.After the molding member 50 is formed, the conductive member 16 is disposed on the ball land 14 formed on the rear surface of the substrate 10 to manufacture the semiconductor package 100.

이상에서 상세하게 설명한 바에 의하면, 반도체 패키지에 포함된 반도체 칩이 고속 동작하는 도중 발생된 열은 흡열하고, 반도체 칩의 동작이 중단되었을 때에는 흡열된 열을 방열하여 반도체 칩의 온도를 일정한 범위에서 유지시켜 반도체 패키지의 신뢰성을 크게 향상시킨다.As described above in detail, heat generated during the high speed operation of the semiconductor chip included in the semiconductor package is absorbed, and when the operation of the semiconductor chip is stopped, the heat absorbed is absorbed to maintain the temperature of the semiconductor chip in a certain range. This greatly improves the reliability of the semiconductor package.

앞서 설명한 본 발명의 상세한 설명에서는 본 발명의 실시예들을 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자 또는 해당 기술분야에 통상의 지식을 갖는 자라면 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although the detailed description of the present invention has been described with reference to the embodiments of the present invention, those skilled in the art or those skilled in the art will have the spirit and scope of the present invention as set forth in the claims below. It will be appreciated that various modifications and variations can be made in the present invention without departing from the scope of the art.

Claims (10)

접속 패드를 갖는 기판;A substrate having a connection pad; 상기 기판상에 배치되며 상기 접속 패드와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩;A semiconductor chip disposed on the substrate and having a bonding pad electrically connected to the connection pad; 상기 접속 패드 및 상기 본딩 패드를 연결하는 연결 부재;A connection member connecting the connection pad and the bonding pad; 상기 반도체 칩으로부터 발생 된 열을 흡열 및 흡열 된 상기 열을 방열하여 상기 기판, 상기 반도체 칩 및 상기 연결 부재가 일정한 온도를 유지하도록 상기 반도체 칩 및 상기 연결 부재를 덮는 온도 조절 부재; 및A temperature regulating member covering the semiconductor chip and the connection member to absorb heat generated from the semiconductor chip and dissipate the heat absorbed to maintain the constant temperature of the substrate, the semiconductor chip, and the connection member; And 상기 온도 조절부재를 덮는 몰딩 부재를 포함하는 것을 특징으로 하는 반도체 패키지.And a molding member covering the temperature control member. 제1항에 있어서,The method of claim 1, 상기 온도 조절 부재는 비 도전성 상 변화 물질인 것을 특징으로 하는 반도체 패키지.The temperature control member is a semiconductor package, characterized in that the non-conductive phase change material. 제2항에 있어서,The method of claim 2, 상기 온도 조절 부재는 n-파라핀(n-paraffin), 폴리에틸렌글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O 으로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지.The temperature control member is n-paraffin (n-paraffin), polyethylene glycol (PEG), Na 2 SO 4 · 10H 2 O, Na 2 HPO 4 · 12H 2 O, Zn (NO 3 ) 2 · 6H 2 O, Na 2 S 3 O 3 · the semiconductor package comprising the at least one selected from the group consisting of 5H 2 O, and NaCH 3 OCOO · 3H 2 O. 제1항에 있어서,The method of claim 1, 상기 온도 조절 부재는 겔(gel) 상태인 것을 특징으로 하는 반도체 패키지.The temperature control member is a semiconductor package, characterized in that the gel (gel) state. 제1항에 있어서,The method of claim 1, 상기 온도 조절 부재는 상기 온도 조절 부재의 표면적을 증가시키기 위해 상기 반도체 칩 및 상기 연결 부재의 표면을 따라 막 형태로 배치되는 것을 특징으로 하는 반도체 패키지.The temperature control member is a semiconductor package, characterized in that disposed in the form of a film along the surface of the semiconductor chip and the connecting member to increase the surface area of the temperature control member. 접속 패드를 갖는 기판상에 상기 접속 패드와 전기적으로 연결되는 본딩 패드를 갖는 반도체 칩을 형성하는 단계;Forming a semiconductor chip having a bonding pad electrically connected to the connection pad on a substrate having a connection pad; 상기 접속 패드 및 상기 본딩 패드를 연결 부재로 연결하는 단계;Connecting the connection pad and the bonding pad to a connection member; 상기 반도체 칩 및 상기 연결 부재를 덮어, 상기 반도체 칩으로부터 발생 된 열을 흡열 및 흡열된 방열하여 상기 기판, 상기 반도체 칩 및 상기 연결 부재가 일정한 온도를 유지하는 온도 조절부재를 형성하는 단계; 및Covering the semiconductor chip and the connection member to form a temperature control member that absorbs heat generated from the semiconductor chip and dissipates heat absorbed by the substrate to maintain a constant temperature between the substrate, the semiconductor chip, and the connection member; And 상기 온도 조절부재를 몰딩 부재로 몰딩하는 단계를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.And molding the temperature regulating member into a molding member. 제6항에 있어서, 상기 온도 조절부재를 형성하는 단계에서,According to claim 6, In the step of forming the temperature control member, 상기 온도 조절부재는 비 도전성 상 변화 물질인 것을 특징으로 하는 반도체 패키지의 제조 방법.The temperature control member is a method for manufacturing a semiconductor package, characterized in that the non-conductive phase change material. 제6항에 있어서, 상기 온도 조절 부재를 형성하는 단계에서,The method of claim 6, wherein in the forming of the temperature regulating member, 상기 온도 조절 부재는 n-파라핀(n-paraffin), 폴리에틸렌글리콜(poly ethylene glycol,PEG), Na2SO4·10H2O, Na2HPO4·12H2O, Zn(NO3)2·6H2O, Na2S3O3·5H2O 및 NaCH3OCOO·3H2O으로 이루어진 군으로부터 선택된 어느 하나를 포함하는 것을 특징으로 하는 반도체 패키지의 제조 방법.The temperature control member is n-paraffin (n-paraffin), polyethylene glycol (PEG), Na 2 SO 4 · 10H 2 O, Na 2 HPO 4 · 12H 2 O, Zn (NO 3 ) 2 · 6H A method for manufacturing a semiconductor package comprising any one selected from the group consisting of 2 O, Na 2 S 3 O 3 .5H 2 O, and NaCH 3 OCOO.3H 2 O. 제6항에 있어서,The method of claim 6, 상기 온도 조절 부재는 겔(gel) 상태인 것을 특징으로 하는 반도체 패키지의 제조 방법.The temperature control member is a method of manufacturing a semiconductor package, characterized in that the gel (gel) state. 제6항에 있어서,The method of claim 6, 상기 온도 조절 부재를 형성하는 단계에서, 상기 온도 조절 부재는 상기 온도 조절 부재의 표면적을 증가시키기 위해 상기 반도체 칩 및 상기 연결 부재의 표면을 따라 막 형태로 배치되는 것을 특징으로 하는 반도체 패키지의 제조 방법.In the step of forming the temperature regulating member, the temperature regulating member is disposed in a film form along the surface of the semiconductor chip and the connecting member to increase the surface area of the temperature regulating member. .
KR1020070063262A 2007-06-26 2007-06-26 Semiconductor package and manufacturing method thereof KR20080114063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070063262A KR20080114063A (en) 2007-06-26 2007-06-26 Semiconductor package and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070063262A KR20080114063A (en) 2007-06-26 2007-06-26 Semiconductor package and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20080114063A true KR20080114063A (en) 2008-12-31

Family

ID=40371218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070063262A KR20080114063A (en) 2007-06-26 2007-06-26 Semiconductor package and manufacturing method thereof

Country Status (1)

Country Link
KR (1) KR20080114063A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024434B2 (en) 2011-05-02 2015-05-05 Samsung Electronics Co., Ltd. Semiconductor packages
KR20170031735A (en) * 2014-07-14 2017-03-21 마이크론 테크놀로지, 인크 Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
KR20180043878A (en) 2016-10-20 2018-05-02 주식회사 자로 Method of manufacturing the capsule tea of a black soybean

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024434B2 (en) 2011-05-02 2015-05-05 Samsung Electronics Co., Ltd. Semiconductor packages
KR20170031735A (en) * 2014-07-14 2017-03-21 마이크론 테크놀로지, 인크 Stacked semiconductor die assemblies with high efficiency thermal paths and associated systems
KR20180043878A (en) 2016-10-20 2018-05-02 주식회사 자로 Method of manufacturing the capsule tea of a black soybean

Similar Documents

Publication Publication Date Title
US7361986B2 (en) Heat stud for stacked chip package
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
US6535388B1 (en) Wirebonded microelectronic packages including heat dissipation devices for heat removal from active surfaces thereof
US7928562B2 (en) Segmentation of a die stack for 3D packaging thermal management
US6713856B2 (en) Stacked chip package with enhanced thermal conductivity
US7202561B2 (en) Semiconductor package with heat dissipating structure and method of manufacturing the same
US7339278B2 (en) Cavity chip package
US6081037A (en) Semiconductor component having a semiconductor chip mounted to a chip mount
US20150221625A1 (en) Semiconductor package having a dissipating plate
TWI464850B (en) Semiconductor package module
US6429513B1 (en) Active heat sink for cooling a semiconductor chip
US11043440B2 (en) Semiconductor package
US20140131847A1 (en) Thermal performance of logic chip in a package-on-package structure
US20080258288A1 (en) Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same
KR20060039044A (en) Stacked Semiconductor Multichip Packages
US6737754B2 (en) COF packaged semiconductor
KR20080114063A (en) Semiconductor package and manufacturing method thereof
KR102667427B1 (en) Semiconductor package system
US20060055029A1 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
KR100910232B1 (en) Stacked Wafer Level Semiconductor Package Module
KR101046378B1 (en) Semiconductor package
US7327025B2 (en) Heat spreader for thermally enhanced semiconductor package
US7521780B2 (en) Integrated circuit package system with heat dissipation enclosure
CN116072628B (en) Heat dissipation cover plate for enhancing chip package reliability, package structure and method
CN118302855A (en) Selective radiator

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20070626

PG1501 Laying open of application
PC1203 Withdrawal of no request for examination
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid