KR20080112833A - 디지털 시스템 설계 방법 - Google Patents
디지털 시스템 설계 방법 Download PDFInfo
- Publication number
- KR20080112833A KR20080112833A KR1020070061775A KR20070061775A KR20080112833A KR 20080112833 A KR20080112833 A KR 20080112833A KR 1020070061775 A KR1020070061775 A KR 1020070061775A KR 20070061775 A KR20070061775 A KR 20070061775A KR 20080112833 A KR20080112833 A KR 20080112833A
- Authority
- KR
- South Korea
- Prior art keywords
- software
- hardware
- level
- code
- application function
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/20—Software design
- G06F8/24—Object-oriented
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/30—Creation or generation of source code
- G06F8/31—Programming languages or programming paradigms
- G06F8/315—Object-oriented languages
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computing Systems (AREA)
- Debugging And Monitoring (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Stored Programmes (AREA)
Abstract
Description
Claims (10)
- 설계하고자 하는 시스템의 알고리즘을 분석한 후 응용 기능 블록들과 이들을 연결하는 채널로 나누어진 라이브러리를 설정하는 제 1 단계;상기 제 1 단계에서 설정된 각 기능 블록 중에서 응용 기능 블록들의 내부 동작을 SystemC 언어를 이용해 설정하는 제 2 단계;상기 제 2 단계에서 설정된 응용 기능 블록의 SystemC 코드와 채널의 SystemC 코드를 자동으로 통합하여 시스템 수준 SystemC 코드를 생성하여 라이브러리를 설정하는 제 3 단계;상기 제 3 단계에서 생성된 SystemC 코드를 내장형 프로세서에서 수행할 때의 성능을 다-수준 통합 시뮬레이터를 이용하여 평가하는 제 4 단계;상기 제 4 단계에서 소프트웨어 성능 평가 완료 후 각 응용 기능 블록을 하드웨어로 구현할 것인지 소프트웨어로 구현할 것인지를 결정하는 제 5 단계;상기 제 5단계에서 소프트웨어 구현으로 결정된 응용 기능 블록들의 내장형 소프트웨어 코드를 작성하고, 하드웨어 구현으로 결정된 응용 기능 블록들의 하드웨어 모델을 HDL을 이용하여 구현하는 제 6 단계;상기 제 6 단계에서 설정한 하드웨어 또는 소프트웨어 응용 기능 블록들을 연결하는 각 채널들에 대하여 적절한 CAT을 선택하는 제 7 단계;상기 제 7단계에서 선택된 CAT의 하드웨어 또는 소프트웨어 모델들을 라이브러리로부터 가져와 하드웨어 응용 기능 블록의 HDL 코드 또는 소프트웨어 응용 기 능 블록의 내장형 소프트웨어 코드와 통합하여 시스템의 RT 수준 코드를 생성하는 제 8 단계;상기 제 8 단계에서 설정된 시스템의 RT 수준 코드를 이용하여 구현된 시스템의 질에 관계되는 설계 지표들을 다-수준 통합 시뮬레이터를 이용하여 평가하는 제 9 단계;및 상기 제 9 단계에서 평가된 시스템이 설계 제약을 만족하도록 변경하는 제 10 단계를 포함함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 1 단계 및 제 3 단계의 라이브러리는 표준 인터페이스들을 가지는 통신 및 메모리 관련 기능 패턴인 채널들과, 각 채널을 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어로 구현하기 위하여 다양한 성능 및 면적 특성을 제공하는 마이크로 아키텍처 템플릿인 채널 아키텍처 템플릿(CAT)을 포함함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 4 단계 및 제 9 단계의 다-수준 통합 시뮬레이터는 응용 기능 블록과 채널 및 CAT들을 시뮬레이션 할 때 SystemC 모델, 명령어 수준 시뮬레이터에서 수행되는 소프트웨어 모델, 로직 시뮬레이터에서 수행되는 하드웨어 모델, 그리고 생성된 트레이스를 이용하여 기능을 수행하는 트레이스 모델들을 혼용하여 시스템의 동 작함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 6 단계에서 응용 기능 블록의 소프트웨어를 구현할 때, 별도의 내장형 소프트웨어 코딩 없이 SystemC 코드를 소프트웨어 코드로 수행할 수 있는 내장형 운영체제를 이용함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 1 단계 및 제 3 단계의 라이브러리는 각 표준 인터페이스가 세 가지 추상 수준, 즉 설계 초기의 기능 명세에 사용되는 SystemC 기반의 상위 수준 인터페이스, 다수의 입출력 신호들과 이들의 싸이클 수준 프로토콜을 정의하는 RT 수준 인터페이스, SystemC 인터페이스와 기본 골격은 동일하나 내장형 소프트웨어의 최적화 메서드를 추가로 정의한 소프트웨어 수준 인터페이스를 가지고 있고, 이러한 표준 인터페이스를 포함함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 1 단계 및 제 3 단계의 라이브러리는 각 채널마다 레지스터, 레지스터 파일, 온 칩 SRAM, 그리고 SDRAM 등 다양한 물리적 메모리 소자를 이용하여 다양한 성능 및 면적 특성을 가지는 아키텍처 템플릿들을 포함하고, 다른 응용과의 공유를 위하여 온 칩 SRAM과 SDRAM이 표준 버스에 연결된 구조에 기반한 아키텍처 템플릿 들을 포함하며, 하드웨어 응용 기능 블록과 소프트웨어 응용 기능 블록을 연결하는 채널의 구현을 위하여 디바이스 드라이버로 구현될 버스 마스터 어댑터와 버스 슬레이브 어댑터, 그리고 버스 채널과 인터럽트 신호로 구성된 아키텍처 템플릿을 포함하고, 각 아키텍처 템플릿마다 데이터 타입, 메모리의 크기, 세부 적인 구조 및 동작을 조정할 수 있는 파라메터를 포함함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 4 단계 및 제 9 단계의 다-수준 통합 시뮬레이터는 Interface Protocol Randomization을 통하여 하드웨어 기능 블록의 기능을 용이하게 검증함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 4 단계 및 제 9 단계의 다-수준 통합 시뮬레이터는 트레이스 기반 검증을 통하여 변경된 기능 블록의 correctness를 체크할 수 있고, 발생한 버그의 시점과 위치를 용이하게 발견함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 4 단계 및 제 9 단계의 다-수준 통합 시뮬레이터는 로직 시뮬레이터에서 수행되어 속도가 느린 하드웨어 모델 또는 프로세서의 명령어 수준 시뮬레이터에서 수행되어 속도가 느린 내장형 소프트웨어 모델 대신에 저장되었던 트레이스를 이용해 입출력 동작을 모사해주는 트레이스 모델을 대신 사용하여 시뮬레이션 속도를 개선함을 특징으로 하는 디지털 시스템 설계 방법.
- 제 1 항에 있어서,제 1 단계 및 제 3 단계의 라이브러리는 하드웨어 기능 블록과 소프트웨어 기능 블록을 연결하는 채널의 아키텍처 템플릿들로 버스 슬레이브 어댑터와 버스 마스터 어댑터 간 동기화에 버스-대기 방식, polling 방식, 인터럽트 방식을 지원하는 것들을 포함하여, 이 중에서 응용 기능 블록들의 특성과 시스템의 설계 제약을 고려하여 적절한 것을 선택함을 특징으로 하는 디지털 시스템 설계 방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061775A KR100928181B1 (ko) | 2007-06-22 | 2007-06-22 | 디지털 시스템 설계 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020070061775A KR100928181B1 (ko) | 2007-06-22 | 2007-06-22 | 디지털 시스템 설계 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080112833A true KR20080112833A (ko) | 2008-12-26 |
KR100928181B1 KR100928181B1 (ko) | 2009-11-25 |
Family
ID=40370502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020070061775A KR100928181B1 (ko) | 2007-06-22 | 2007-06-22 | 디지털 시스템 설계 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100928181B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101118036B1 (ko) * | 2010-03-31 | 2012-02-24 | (주)솔빛시스템 | Api 변환 래퍼를 이용하여 리얼 코드와 연동할 수 있는 시뮬레이터 및 시뮬레이션 방법 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100349068B1 (ko) * | 1997-07-29 | 2002-08-14 | 야마타케 코포레이션 | 시스템설계 지원장치 |
KR100779014B1 (ko) * | 2005-11-08 | 2007-11-22 | 동부일렉트로닉스 주식회사 | 시스템씨를 기반으로 하는 하드웨어의 설계 방법 |
-
2007
- 2007-06-22 KR KR1020070061775A patent/KR100928181B1/ko active IP Right Grant
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101118036B1 (ko) * | 2010-03-31 | 2012-02-24 | (주)솔빛시스템 | Api 변환 래퍼를 이용하여 리얼 코드와 연동할 수 있는 시뮬레이터 및 시뮬레이션 방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100928181B1 (ko) | 2009-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1885295B (zh) | 使用逻辑单元建置集成电路 | |
US7472361B2 (en) | System and method for generating a plurality of models at different levels of abstraction from a single master model | |
US8639487B1 (en) | Method for multiple processor system-on-a-chip hardware and software cogeneration | |
US7483823B2 (en) | Building integrated circuits using logical units | |
US11836641B2 (en) | Machine learning-based prediction of metrics at early-stage circuit design | |
US7584456B1 (en) | Method and apparatus for debugging embedded systems having read only memory | |
US8762916B1 (en) | Automatic generation of a data transfer network | |
US20110083114A1 (en) | Method and system for re-using digital assertions in a mixed signal design | |
Lavagno et al. | Design of embedded systems | |
US10380283B2 (en) | Functional verification with machine learning | |
US10248746B1 (en) | Method and apparatus for estimating ideal power of an integrated circuit design | |
US20230120227A1 (en) | Method and apparatus having a scalable architecture for neural networks | |
Casaubieilh et al. | Functional verification methodology of Chameleon processor | |
EP1376413A1 (en) | Test bench generator for integrated circuits, particularly memories | |
US20070271080A1 (en) | Model generation method for software/hardware collaboration design | |
KR100928181B1 (ko) | 디지털 시스템 설계 방법 | |
US12001771B2 (en) | Variant model-based compilation for analog simulation | |
US20230048929A1 (en) | Parallel simulation qualification with performance prediction | |
US8145466B1 (en) | Clustering of electronic circuit design modules for hardware-based and software-based co-simulation platforms | |
TWI427496B (zh) | 製造積體電路的模型的方法和系統 | |
CN114416460A (zh) | 分析基带性能的方法和仿真系统 | |
US20040260531A1 (en) | Emulation system and method | |
Erickson | TLM-Driven Design and Verification–Time For a Methodology Shift | |
Ferro et al. | Runtime verification of typical requirements for a space critical SoC platform | |
JP2004310568A (ja) | シミュレータ装置、シミュレーション方法および性能解析方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
N231 | Notification of change of applicant | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121116 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131106 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141110 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151028 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20171023 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20181101 Year of fee payment: 10 |