KR20080104935A - Non-volatile memory device of using semiconductor quantum dot - Google Patents

Non-volatile memory device of using semiconductor quantum dot Download PDF

Info

Publication number
KR20080104935A
KR20080104935A KR1020070112815A KR20070112815A KR20080104935A KR 20080104935 A KR20080104935 A KR 20080104935A KR 1020070112815 A KR1020070112815 A KR 1020070112815A KR 20070112815 A KR20070112815 A KR 20070112815A KR 20080104935 A KR20080104935 A KR 20080104935A
Authority
KR
South Korea
Prior art keywords
semiconductor quantum
memory device
optical signal
nonvolatile memory
quantum dot
Prior art date
Application number
KR1020070112815A
Other languages
Korean (ko)
Other versions
KR100884887B1 (en
Inventor
박성주
조창희
문진수
김백현
김상균
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Publication of KR20080104935A publication Critical patent/KR20080104935A/en
Application granted granted Critical
Publication of KR100884887B1 publication Critical patent/KR100884887B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

A nonvolatile optoelectronic memory device is provided to minimize the power consumption by using only optical signal. A nonvolatile memory device comprises the substrate(100), the source/drain region(120), and the gate electrode(140). The source/drain region is formed on the top of the substrate. The gate electrode is formed on the upper part of channel region between the source/drain areas. The gate electrode varies the threshold voltage according to the optical signal irradiated. The gate electrode comprises the dielectric layer(142), and the transparent electrode layer(144). The dielectric layer is formed on the upper part of the channel region and has the semiconductor quantum dot(143). The transparent electrode layer is formed on the dielectric layer upper part and the optical signal is transmitted.

Description

반도체 양자점을 이용한 비휘발성 메모리 소자{Non-volatile Memory Device of using Semiconductor Quantum Dot}Non-volatile Memory Device of using Semiconductor Quantum Dot

본 발명은 비휘발성 메모리 소자에 관한 것으로, 더욱 상세하게는 데이터의 프로그램 및 소거 동작시 광 신호를 이용하는 비휘발성 광전자 메모리 소자에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to nonvolatile memory devices, and more particularly to nonvolatile optoelectronic memory devices that use optical signals during program and erase operations of data.

일반적인 반도체 양자점을 이용한 비휘발성 메모리 소자는 플로팅 게이트를 양자점으로 대체한 메모리 소자이며, 컨트롤 게이트에 높은 전압을 인가함으로써 전자나 정공이 반도체 양자점으로 터널링되는 구조를 취한다. 전자나 정공의 터널링에 의해 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 문턱전압은 변경되며, 문턱 전압의 변화에 의해 정보가 프로그램되거나 소거되는 동작 원리를 가진다. 전자나 정공의 터널링 동작에 있어 전기적 신호를 이용하는 EEPROM(Electrically Erasable Programmable Read Only Memory)에 대해서는 다수의 특허들이 있으며, 현재 상용화되어 있는 실정이다. 그러나, 광신호를 이용하는 메모리 소자에 대한 기술은 아직 미미한 실정이다.A nonvolatile memory device using a semiconductor quantum dot is a memory device in which a floating gate is replaced with a quantum dot, and has a structure in which electrons or holes are tunneled into the semiconductor quantum dot by applying a high voltage to the control gate. The threshold voltage of the MOSFET (Metal Oxide Semiconductor Field Effect Transistor) is changed by tunneling electrons or holes, and the operating principle is that information is programmed or erased by the change of the threshold voltage. There are a number of patents on the EEPROM (Electrically Erasable Programmable Read Only Memory) that uses electrical signals in the tunneling operation of electrons or holes, and are currently commercially available. However, the technology for the memory device using the optical signal is still insignificant.

미국특허 제5936258호는 GaAs 기판을 이용하여 수동 매트릭스 형태의 메모리 소자를 제작하는 기술을 개시한다. 즉, p타입의 반도체층 및 n타입의 반도체층 사이에 양자점을 배치하여 광섬유 등의 수단을 이용하여 광을 조사하여 쓰기 동작을 수행한다. 상기 특허는 기본적으로 p-n 접합 다이오드의 구성을 가진다. 따라서, 트랜지스터를 통한 데이터의 저장이나 읽기 동작과는 일정한 거리가 있다.US Pat. No. 5,936,258 discloses a technique for fabricating a passive matrix type memory device using a GaAs substrate. That is, a quantum dot is disposed between a p-type semiconductor layer and an n-type semiconductor layer to perform light writing by irradiating light using a means such as an optical fiber. The patent basically has a configuration of a p-n junction diode. Therefore, there is a certain distance from the operation of storing or reading data through the transistor.

미국특허 제7121474호는 광양자를 이용하여 프로그램 동작을 수행하고, 전하의 트랩에 의해 트랜지스터의 문턱 전압을 변경한다. 이를 위해 상기 특허는 컨트롤층 내에 나노크리스탈을 형성하고, 대략 구형의 나노크리스탈 주변을 감싸는 절연층을 형성한다.US Pat. No. 6121474 uses a photon to perform a program operation and changes the threshold voltage of the transistor by trapping charge. To this end, the patent forms nanocrystals in the control layer and forms an insulating layer that wraps around the approximately spherical nanocrystals.

상술한 특허들은 프로그램 동작시에 광신호를 이용하나 읽기 동작시에는 전기적 신호를 이용한다. 그러나, 기록된 데이터가 광에 의해 손실되기 쉬우며 구형의 나노크리스탈 등을 형성하는 측면에서 매우 어려운 제조 공정을 요구한다는 단점을 가진다.The above patents use an optical signal during a program operation but an electrical signal during a read operation. However, there is a disadvantage that recorded data is easily lost by light and requires a very difficult manufacturing process in terms of forming spherical nanocrystals and the like.

상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 높은 데이터 보존성과 낮은 소모전력을 구현할 수 있는 비휘발성 메모리 소자를 제공하는데 있다.An object of the present invention for solving the above problems is to provide a nonvolatile memory device that can implement high data retention and low power consumption.

상기 목적을 달성하기 위한 본 발명은, 기판; 상기 기판 상에 형성된 소스/드레인 영역; 상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고, 상기 게이트 전극은 조사되는 광신호에 따라 문턱전압을 변경시키는 것을 특징으로 하는 비휘발성 메모리 소자를 제공한다.The present invention for achieving the above object, a substrate; Source / drain regions formed on the substrate; And a gate electrode formed on the channel region between the source and drain regions, wherein the gate electrode changes a threshold voltage according to an irradiated optical signal.

또한, 본 발명의 상기 목적은, 기판; 상기 기판 상에 형성된 소스/드레인 영역; 상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고, 상기 게이트 전극은, 상기 채널 영역 상부에 형성되고 반도체 양자점을 가지는 유전층; 및 상기 유전층 상부에 형성되고 광신호가 투과되는 도전성의 투명 전극층을 포함하며, 상기 광신호가 상기 반도체 양자점에 조사되는 것에 따라 쓰기 및 소거 동작이 수행되는 것을 특징으로 하는 비휘발성 메모리 소자의 제공을 통해서도 달성된다.In addition, the above object of the present invention, the substrate; Source / drain regions formed on the substrate; A gate electrode formed over the channel region between the source / drain regions, the gate electrode comprising: a dielectric layer formed over the channel region and having semiconductor quantum dots; And a conductive transparent electrode layer formed on the dielectric layer and transmitting an optical signal, and a write and erase operation is performed as the optical signal is irradiated to the semiconductor quantum dot. do.

상기와 같은 본 발명에 따르면, 비휘발성 메모리 소자는 게이트 단자의 투명 전극층을 관통하는 광신호에 의해 쓰기 동작 및 소거 동작이 수행된다. 또한, 쓰기 및 소거 동작에서 기존의 플래시 메모리가 고전압을 인가하는데 반해 본 발명의 비 휘발성 메모리 소자는 광신호만을 사용하므로 소모 전력을 최소화할 수 있는 잇점이 있다. 또한, 광신호가 인가되지 않은 경우, 기록된 데이터는 변경되지 않으므로 높은 데이터 보존의 안정성을 확보할 수 있다.According to the present invention as described above, the write operation and the erase operation are performed by the optical signal passing through the transparent electrode layer of the gate terminal. In addition, while the conventional flash memory applies a high voltage in write and erase operations, the nonvolatile memory device of the present invention uses only an optical signal, thereby minimizing power consumption. In addition, when the optical signal is not applied, the recorded data is not changed, so that stability of high data retention can be ensured.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.As the inventive concept allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the text. However, this is not intended to limit the present invention to the specific disclosed form, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention. In describing the drawings, similar reference numerals are used for similar elements.

어떤 구성요소가 다른 구성요소의 "상부" 있다거나 "하부" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 형성되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. When a component is referred to as being "top" or "bottom" of another component, it should be understood that other components may be present in between, although they may be formed directly on the other component.

본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention. Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, action, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility of the presence or the addition of numbers, steps, operations, components, parts, or combinations thereof.

다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art. Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. Hereinafter, with reference to the accompanying drawings, it will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a nonvolatile memory device according to a preferred embodiment of the present invention.

도 1을 참조하면, 본 실시예에 따른 비휘발성 메모리 소자는 기판(100), 소스/드레인 영역(120) 및 게이트 전극(140)을 가진다.Referring to FIG. 1, the nonvolatile memory device according to the present exemplary embodiment includes a substrate 100, a source / drain region 120, and a gate electrode 140.

상기 기판(100)은 반도체 특성을 가진 재질이라면 어느 것이나 가능할 것이나, 이미 상용화 상태인 실리콘 기판이 사용됨이 바람직하다.The substrate 100 may be any material having semiconductor characteristics, but it is preferable that a silicon substrate which is already commercialized is used.

또한, 상기 소스/드레인 영역(120)은 n+ 또는 p+로 도핑된다. 만일 비휘발성 메모리 소자가 n형인 경우, 상기 소스/드레인 영역(120)은 n+로 도핑되며, 비휘발성 메모리 소자가 p형인 경우, 상기 소스/드레인 영역(120)은 p+로 도핑된다.In addition, the source / drain regions 120 are doped with n + or p +. If the nonvolatile memory device is n-type, the source / drain region 120 is doped with n +. If the nonvolatile memory device is p-type, the source / drain region 120 is doped with p +.

또한, 소스/드레인 영역들(120) 사이의 채널 영역 상부에는 게이트 전극(140)이 형성된다. 상기 게이트 전극(140)은 광 신호에 의해 문턱 전압이 변경된다. 이를 위해 상기 게이트 전극(140)은 유전층(142) 및 투명 전극층(144)을 가진 다. In addition, a gate electrode 140 is formed on the channel region between the source / drain regions 120. The threshold voltage of the gate electrode 140 is changed by an optical signal. To this end, the gate electrode 140 has a dielectric layer 142 and a transparent electrode layer 144.

특히, 상기 유전층(142)은 내부에 반도체 양자점(143)을 포함한다. 따라서, 상기 유전층(142)은 내부의 반도체 양자점(143)을 감싸면서 형성된 구조를 가진다. 상기 유전층(142)은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 알루미늄 산화물, 알루미늄 질화물, 마그네슘 산화물, 하프늄 산화물, 실리콘 카바이드, 아연 산화물 및 갈륨 질화물로 구성되는 그룹으로부터 선택되는 적어도 어느 하나, 또는 Alq3, P4MS(Poly(4-methyl styrene)), 폴리아크릴, 파릴렌, 폴리메틸메타크릴레이트, 폴리스티렌, PVP(polyvinylphenol) 및 PET(Polyethylene terephthalate)로 구성되는 그룹으로부터 선택되는 적어도 어느 하나로 구성된다. In particular, the dielectric layer 142 includes a semiconductor quantum dot 143 therein. Therefore, the dielectric layer 142 has a structure formed to surround the semiconductor quantum dot 143 therein. The dielectric layer 142 is at least one selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, magnesium oxide, hafnium oxide, silicon carbide, zinc oxide and gallium nitride, or Alq3. And at least one selected from the group consisting of poly (4-methyl styrene), polyacryl, parylene, polymethyl methacrylate, polystyrene, polyvinylphenol (PVP) and polyethylene terephthalate (PET).

또한, 상기 반도체 양자점(143)은 반도체 특성을 가진 물질이면 어느 것이나 사용 가능하다. 예컨대, 상기 반도체 양자점(143)은 Si, Ge, ZnO, GaN, CdSe, PbS, InP, CdS, ZnSe 또는 GaAs로 구성됨이 바람직하다.In addition, any of the semiconductor quantum dots 143 may be used as long as the material has semiconductor characteristics. For example, the semiconductor quantum dot 143 is preferably composed of Si, Ge, ZnO, GaN, CdSe, PbS, InP, CdS, ZnSe or GaAs.

투명 전극층(144)은 광신호가 투과될 수 있는 전도성 재질이라면 어느 것이나 가능하다. 따라서, 투명 전극층(144)은 TCO(Transparent Conducting Oxide), 질화화합물 또는 금속 박막이 사용될 수 있다. TCO가 투명 전극층(144)으로 사용되는 경우, 선택 가능한 물질로는 Ga-In-Sn-O, Zn-In-Sn-O, Ga-In-O, Zn-In-O, In-Sn-O, Zn-Sn-O, Mg-In-O, Ga-Zn-O 또는 Al-Zn-O 등이 선택될 수 있다. 또한, 질화화합물이 투명 전극층(144)으로 사용되는 경우, 선택 가능한 물질로는 TiN 또는 GaN 등이 선택될 수 있다. 또한, 금속 박막이 투명 전극층(144)으로 사용되는 경우, 선택 가능한 물질로는 Ni, Pt, Pb, Au, Ti, Al, In, Ca 또는 이들의 화합물이 선택될 수 있다.The transparent electrode layer 144 may be any conductive material through which an optical signal can be transmitted. Accordingly, the transparent electrode layer 144 may be a transparent conducting oxide (TCO), a nitride compound, or a metal thin film. When TCO is used as the transparent electrode layer 144, the selectable materials include Ga-In-Sn-O, Zn-In-Sn-O, Ga-In-O, Zn-In-O, In-Sn-O , Zn-Sn-O, Mg-In-O, Ga-Zn-O or Al-Zn-O and the like can be selected. In addition, when the nitride compound is used as the transparent electrode layer 144, a selectable material may be TiN or GaN. In addition, when the metal thin film is used as the transparent electrode layer 144, Ni, Pt, Pb, Au, Ti, Al, In, Ca, or a compound thereof may be selected as the selectable material.

상기 반도체 양자점(143)을 유전층(142) 내에 형성하는 방법은 크게 두가지로 구분된다.The method of forming the semiconductor quantum dot 143 in the dielectric layer 142 is largely divided into two methods.

첫째는, 반도체 양자점(143)을 유전층(142)과 동시에 형성하는 것이다. 예컨대, 유전층(142)을 실리콘 질화물로 구성하고 반도체 양자점(143)을 비정절 또는 결정질 실리콘으로 구성할 경우에 사용될 수 있다. 먼저, 실리콘원 가스 및 질소원 가스를 1:100 내지 1:5000의 비율로 공급하고, 0.01torr 내지 10torr의 압력범위에서 100℃ 내지 700℃의 조건에서 박막을 증착한다. 증착에 의해 실리콘 질화물 내부에 복수개의 비정질 또는 결정질 실리콘 양자점이 형성된다. 이에 대해서는 본 출원인의 등록특허 제422504호에 개시되어있다.First, the semiconductor quantum dots 143 are formed simultaneously with the dielectric layer 142. For example, the dielectric layer 142 may be formed of silicon nitride, and the semiconductor quantum dot 143 may be formed of amorphous or crystalline silicon. First, a silicon source gas and a nitrogen source gas are supplied at a ratio of 1: 100 to 1: 5000, and a thin film is deposited at a temperature of 100 ° C. to 700 ° C. in a pressure range of 0.01 tor to 10 tor. The deposition forms a plurality of amorphous or crystalline silicon quantum dots inside the silicon nitride. This is disclosed in the applicant's registered patent No. 422504.

특히, 반도체 양자점(143)과 유전층(142)을 동시에 형성하는 기술은 유전층(142)이 실리콘을 포함하는 경우에 유용하게 사용될 수 있다.In particular, a technique of simultaneously forming the semiconductor quantum dots 143 and the dielectric layer 142 may be useful when the dielectric layer 142 includes silicon.

둘째는 유전층(142) 및 반도체 양자점(143)을 번갈아가며 형성하는 것이다.Second, the dielectric layer 142 and the semiconductor quantum dot 143 are alternately formed.

즉, 유전층(142)을 먼저 도핑하여 하나의 유전층(142)을 형성하고, 형성된 유전층(142) 상부에 반도체 양자점(143)을 형성한다. 만일 다수의 층을 가진 반도체 양자점(143)의 형성을 원하는 경우, 유전층(142)의 형성 및 반도체 양자점(143)의 형성을 번갈아가며 수행할 수 있다. 마지막으로 상부의 반도체 양자점(143)을 매립하는 유전층(142)을 형성하는 것으로 유전층(142) 내부에 반도체 양자점(143)을 형성한다.That is, the dielectric layer 142 is first doped to form one dielectric layer 142, and the semiconductor quantum dot 143 is formed on the formed dielectric layer 142. If the formation of the semiconductor quantum dots 143 having a plurality of layers is desired, the formation of the dielectric layer 142 and the formation of the semiconductor quantum dots 143 may be alternately performed. Finally, the semiconductor quantum dots 143 are formed in the dielectric layer 142 by forming the dielectric layer 142 filling the upper semiconductor quantum dots 143.

이는 유전층(142) 내에 반도체 양자점(143)을 여러층으로 형성할 경우에 유 용하게 활용될 수 있는 방법이다.This is a method that can be usefully used when the semiconductor quantum dot 143 is formed in multiple layers in the dielectric layer 142.

도 2는 도 1에 도시된 비휘발성 메모리 소자의 쓰기 동작을 설명하기 위한 에너지밴드 다이어그램이다.FIG. 2 is an energy band diagram for describing a write operation of the nonvolatile memory device shown in FIG. 1.

도 2를 참조하면, 기판(100) 상에 복수개의 반도체 양자점(143)이 분포된 유전층(142)과 투명 전극층(144)이 순차적으로 적층된다. 또한, 기판(100), 유전층(142), 반도체 양자점(143), 유전층(142) 및 투명 전극층(144)의 적층은 에너지밴드 다이어그램상 접합을 이룬다. 특히, 기판(100)과 투명 전극층(144) 사이에는 이들 영역들 사이의 접합에 따른 페르미 에너지 EF 변화에 대한 전도대 및 가전자대의 상대적인 위치로 인해 에너지밴드는 전체적으로 휘어지는 형상을 가진다. 또한, 접합 전체에 걸쳐 열평형 상태를 가정하는 경우, 페르미 에너지 준위 EF는 전체 영역에 걸쳐 일정한 상태를 유지한다.Referring to FIG. 2, a dielectric layer 142 and a transparent electrode layer 144 having a plurality of semiconductor quantum dots 143 distributed thereon are sequentially stacked on the substrate 100. In addition, the stack of the substrate 100, the dielectric layer 142, the semiconductor quantum dots 143, the dielectric layer 142, and the transparent electrode layer 144 forms a junction on an energy band diagram. In particular, the energy band has an overall curved shape between the substrate 100 and the transparent electrode layer 144 due to the relative positions of the conduction band and the valence band with respect to the Fermi energy EF change due to the bonding between these regions. In addition, when assuming thermal equilibrium throughout the junction, the Fermi energy level EF remains constant throughout the entire region.

상술한 에너지밴드의 전체적인 휘어짐을 통해 나타나는 전위장벽을 내부 전위차(Built-in Potential) Vbi라 명명한다.The potential barrier, which appears through the overall bending of the energy band described above, is referred to as the internal potential difference Vbi.

쓰기 동작은 hν1의 에너지를 가지는 광신호를 투명 전극층(144)을 통해 반도체 양자점(143)에 조사함을 통해 이루어진다. 또한, hν1의 에너지는 반도체 양자점(143)의 에너지 밴드갭보다 크도록 설정된다. 이는 반도체 양자점(143)으로부터 전자-정공 쌍(Electron-Hole Pair)의 형성에 필요한 에너지이기 때문이다. hν1의 에너지를 가지는 광신호가 조사되면, 반도체 양자점(143)에서는 가전자대와 전도대 사이의 여기 과정을 통해 전자-정공 쌍(Electron-Hole Pair)이 형성된다. 형성된 전자와 정공은 내부 전위차에 의해 서로 다른 방향의 힘을 받게 된다. 즉, 전 도대의 전자에는 내부 전위차에 기인한 투명 전극층(144)으로 터널링하는 힘이 작용하며, 가전자대의 정공에는 내부 전위차에 기인한 기판(100)으로 터널링하는 힘이 작용한다. 이 때, 전자의 유효 질량이 정공의 유효 질량보다 작으므로, 전자가 터널링되는 확률이 정공이 터널링되는 확률보다 높게 된다. 이는 물리적으로 유전층을 터널링하는 전자가 정공보다 더 많음을 의미하며, 반도체 양자점(143)은 다수의 정공에 의해 양의 전압으로 대전됨을 의미한다.The write operation is performed by irradiating the semiconductor quantum dot 143 with an optical signal having an energy of h v1 through the transparent electrode layer 144. In addition, the energy of hv1 is set to be larger than the energy band gap of the semiconductor quantum dot 143. This is because the energy required to form the electron-hole pairs from the semiconductor quantum dots 143. When an optical signal having an energy of hv1 is irradiated, an electron-hole pair is formed in the semiconductor quantum dot 143 through an excitation process between the valence band and the conduction band. The formed electrons and holes are forced in different directions by the internal potential difference. That is, a force that tunnels to the transparent electrode layer 144 due to the internal potential difference acts on the electrons of the conduction band, and a force that tunnels to the substrate 100 due to the internal potential difference acts on the hole of the valence band. At this time, since the effective mass of the electron is smaller than the effective mass of the hole, the probability that the electron is tunneled becomes higher than the probability that the hole is tunneled. This means that there are more electrons tunneling the dielectric layer than holes, and the semiconductor quantum dot 143 is charged with a positive voltage by a plurality of holes.

반도체 양자점(143)이 양의 전압으로 대전되고, 소스/드레인이 n+로 도핑되는 경우, 비휘발성 메모리의 문턱전압은 감소된다. 즉, 비휘발성 메모리의 채널 영역에서 채널을 형성하기 위해 투명 전극층(144)에 인가되는 전압은 감소하게 된다. 이를 본 발명에서는 쓰기 동작으로 명명한다.When the semiconductor quantum dot 143 is charged with a positive voltage and the source / drain is doped with n +, the threshold voltage of the nonvolatile memory is reduced. That is, the voltage applied to the transparent electrode layer 144 to form a channel in the channel region of the nonvolatile memory is reduced. This is called a write operation in the present invention.

도 3은 상기 도 1에 도시된 비휘발성 메모리 소자의 소거 동작을 설명하기 위한 에너지밴드 다이어그램이다.FIG. 3 is an energy band diagram for explaining an erase operation of the nonvolatile memory device shown in FIG. 1.

도 3을 참조하면, 소거 동작은 hν2의 에너지를 가지는 광신호를 투명 전극층(144)을 통해 반도체 양자점(143)에 조사함을 통해 이루어진다. 즉, hν2의 에너지를 가지는 광신호는 투명 전극층(144)을 통해 반도체 양자점(143)에 조사되고, 가전자대에 존재하는 정공은 여기된 준위로 전이(Intraband Excitation)된다. 상기 광신호의 에너지 hν2는 쓰기 동작에 사용되는 광신호 hν1보다 낮은 값을 가지며, 반도체 양자점(143)의 에너지 밴드갭보다 낮은 값을 가진다. 이는 에너지 hν2를 가지는 광신호가 반도체 양자점(143)의 에너지 밴드갭보다 큰 경우, 전자-정공 쌍이 형성되어, 새로이 형성된 정공이 반도체 양자점(143) 내에 포집되어 소거 동작 이 이루어지지 않음에 기인한다. 따라서, 소거 동작에 필요한 광신호의 에너지 hν2는 새로운 전자-정공 쌍의 형성을 방지하면서, 이미 가전자대에 존재하는 정공을 기판(100)으로 터널링시키는데 필요한 에너지가 된다.Referring to FIG. 3, an erase operation is performed by irradiating a semiconductor quantum dot 143 through an optical signal having an energy of h v2 through the transparent electrode layer 144. That is, the optical signal having the energy of hv2 is irradiated to the semiconductor quantum dot 143 through the transparent electrode layer 144, and holes present in the valence band are transferred to the excited level (Intraband Excitation). The energy hv2 of the optical signal has a value lower than the optical signal hv1 used for the writing operation and has a value lower than the energy band gap of the semiconductor quantum dot 143. This is because when the optical signal having the energy hv2 is larger than the energy bandgap of the semiconductor quantum dot 143, an electron-hole pair is formed, and newly formed holes are collected in the semiconductor quantum dot 143 so that an erase operation is not performed. Therefore, the energy hv2 of the optical signal required for the erase operation becomes the energy required to tunnel the holes already present in the valence band to the substrate 100 while preventing the formation of a new electron-hole pair.

상술한 과정을 통해 반도체 양자점(143)의 가전자대에 존재하는 정공의 터널링은 촉진된다. 따라서, 정공은 기판(100)으로 터널링되고 반도체 양자점(143)은 전기적으로 중성을 유지한다. 즉, 쓰기 동작에 비해 비휘발성 메모리의 문턱전압은 높아진다.Through the above-described process, tunneling of holes existing in the valence band of the semiconductor quantum dot 143 is promoted. Thus, holes are tunneled into the substrate 100 and the semiconductor quantum dots 143 remain electrically neutral. That is, the threshold voltage of the nonvolatile memory is higher than that of the write operation.

상술한 과정을 통해 본 발명에 따른 비휘발성 메모리 소자는 광신호의 조사에 의해 쓰기 동작 및 소거 동작을 수행할 수 있다. 즉, 광 신호만으로 데이터의 기록 및 소거가 이루어진다.Through the above-described process, the nonvolatile memory device according to the present invention can perform a write operation and an erase operation by irradiating an optical signal. That is, data is recorded and erased only by the optical signal.

또한, 본 발명의 비휘발성 메모리 소자는 이미지 센서로서 사용될 수 있다. 즉, 노광된 시간에 따라 반도체 양자점(143)은 양의 전압으로 대전되고, 소스/드레인이 n+로 도핑되는 경우, 전계 효과 트랜지스터의 문턱 전압은 변경된다. 이러한 문턱 전압은 노광되는 시간에 상응하여 변경된다. 예컨대, 소스/드레인이 n+로 도핑된 경우, 노광 시간 또는 빛의 강도가 높을수록 투명 전극층을 통과한 빛에 의해 반도체 양자점은 높은 전압값을 가지고, 트랜지스터의 문턱 전압은 감소하게 된다.In addition, the nonvolatile memory device of the present invention can be used as an image sensor. That is, when the semiconductor quantum dot 143 is charged with a positive voltage according to the exposed time, and the source / drain is doped with n +, the threshold voltage of the field effect transistor is changed. This threshold voltage changes in correspondence with the time of exposure. For example, when the source / drain is doped with n +, the higher the exposure time or light intensity, the higher the voltage value of the semiconductor quantum dot is caused by the light passing through the transparent electrode layer, the threshold voltage of the transistor is reduced.

따라서, 노출된 빛에 의해 트랜지스터의 문턱 전압은 변경되어 이미지 센서로서 작동할 수 있다.Thus, the exposed light can change the threshold voltage of the transistor to act as an image sensor.

또한, 비휘발성 메모리 소자에 기록된 이미지 정보의 소거 동작은 투명 전극층(144)에 적절한 전압을 인가함에 따라 반도체 양자점의 가전자대에 존재하는 정 공을 기판으로 터널링시켜 반도체 양자점의 대전 상태를 초기의 상태인 중성으로 되돌릴 수 있다. 상술한 과정을 통해 이미지의 소거 동작은 이루어질 수 있다.In addition, the erasing operation of the image information recorded in the nonvolatile memory device tunnels holes present in the valence band of the semiconductor quantum dots to a substrate by applying an appropriate voltage to the transparent electrode layer 144 to reset the state of charge of the semiconductor quantum dots. It can be returned to the neutral state. The erase operation of the image may be performed through the above-described process.

도 4는 본 발명의 실시예에 따라 제작된 비휘발성 메모리 소자의 전기용량-전압 특성을 나타낸 그래프이다.4 is a graph illustrating capacitance-voltage characteristics of a nonvolatile memory device manufactured according to an exemplary embodiment of the present invention.

상기 도 4에서 기판으로는 n형의 실리콘 기판을 사용하였으며, 유전층은 실리콘 질화물로 구성하였다. 또한, 실리콘 질화물의 두께는 150nm로 하였다. 또한, 유전층 내부에 포함되는 양자점으로는 실리콘 양자점이 사용되었으며, 투명 전극층으로는 갈륨(Ga)이 도핑된 인듐산화물이 사용되며, 두께는 200nm로 설정되었다.In FIG. 4, an n-type silicon substrate was used as the substrate, and the dielectric layer was made of silicon nitride. In addition, the thickness of silicon nitride was 150 nm. In addition, silicon quantum dots are used as quantum dots included in the dielectric layer, and indium oxide doped with gallium (Ga) is used as the transparent electrode layer, and the thickness is set to 200 nm.

도 4를 참조하면, 투명 전극층을 통해 조사된 광신호에 의해 전기용량-전압 특성 곡선이 음의 전압 방향으로 이동됨을 보여주고 있으며, 이러한 전기용량-전압 특성 곡선의 음의 전압 방향으로의 이동은 반도체 양자점이 양으로 대전되었음을 보여준다. 반도체 양자점이 양으로 대전됨으로써 비휘발성 메모리에 이미지 정보는 기록되며, 전계 효과 트랜지스터의 문턱전압은 낮아지게 된다.Referring to FIG. 4, the capacitance-voltage characteristic curve is shifted in the negative voltage direction by the optical signal irradiated through the transparent electrode layer, and the movement of the capacitance-voltage characteristic curve in the negative voltage direction is It shows that the semiconductor quantum dots are positively charged. As the semiconductor quantum dots are positively charged, image information is written to the nonvolatile memory, and the threshold voltage of the field effect transistor is lowered.

상술한 과정을 통해 본 발명에 따른 비휘발성 이미지 메모리 소자는 광신호의 조사에 의해 프레임 메모리의 쓰기 동작을 수행할 수 있고, 전기적 신호를 인가함으로써 읽기 및 소거가 이루어진다.Through the above-described process, the nonvolatile image memory device according to the present invention can perform a write operation of the frame memory by irradiation of an optical signal, and read and erase by applying an electrical signal.

도 1은 본 발명의 바람직한 실시예에 따른 비휘발성 메모리 소자를 도시한 단면도이다.1 is a cross-sectional view illustrating a nonvolatile memory device according to a preferred embodiment of the present invention.

도 2는 도 1에 도시된 비휘발성 메모리 소자의 쓰기 동작을 설명하기 위한 에너지밴드 다이어그램이다.FIG. 2 is an energy band diagram for describing a write operation of the nonvolatile memory device shown in FIG. 1.

도 3은 상기 도 1에 도시된 비휘발성 메모리 소자의 소거 동작을 설명하기 위한 에너지밴드 다이어그램이다.FIG. 3 is an energy band diagram for explaining an erase operation of the nonvolatile memory device shown in FIG. 1.

도 4는 본 발명의 실시예에 따라 제작된 비휘발성 메모리 소자의 전기용량-전압 특성을 나타낸 그래프이다.4 is a graph illustrating capacitance-voltage characteristics of a nonvolatile memory device manufactured according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

100 : 기판 120 : 소스/드레인 영역100: substrate 120: source / drain region

140 : 게이트 전극 142 : 유전층140: gate electrode 142: dielectric layer

143 : 반도체 양자점 144 : 투명 전극층143: semiconductor quantum dot 144: transparent electrode layer

Claims (12)

기판;Board; 상기 기판 상에 형성된 소스/드레인 영역;Source / drain regions formed on the substrate; 상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고,A gate electrode formed on the channel region between the source / drain regions; 상기 게이트 전극은 조사되는 광신호에 따라 문턱전압을 변경시키는 것을 특징으로 하는 비휘발성 메모리 소자.And the gate electrode changes a threshold voltage according to an irradiated optical signal. 제1항에 있어서, 상기 게이트 전극은,The method of claim 1, wherein the gate electrode, 상기 채널 영역 상부에 형성되고 반도체 양자점을 가지는 유전층; 및A dielectric layer formed over the channel region and having a semiconductor quantum dot; And 상기 유전층 상부에 형성되고 광신호가 투과되는 도전성의 투명 전극층을 포함하는 것을 특징으로 하는 비휘발성 메모리 소자.And a conductive transparent electrode layer formed on the dielectric layer and transmitting an optical signal. 제2항에 있어서, 상기 유전층은 실리콘 산화물, 실리콘 질화물, 실리콘 옥시나이트라이드, 알루미늄 산화물, 알루미늄 질화물, 마그네슘 산화물, 하프늄 산화물, 실리콘 카바이드, 아연 산화물 및 갈륨 질화물로 구성되는 그룹으로부터 선택되는 적어도 어느 하나, 또는 Alq3, P4MS, 폴리아크릴, 파릴렌, 폴리메틸메타크릴레이트, 폴리스티렌, PVP 및 PET로 구성되는 그룹으로부터 선택되는 적어도 어느 하나로 구성되는 것을 특징으로 하는 비휘발성 메모리 소자.3. The dielectric layer of claim 2, wherein the dielectric layer is at least one selected from the group consisting of silicon oxide, silicon nitride, silicon oxynitride, aluminum oxide, aluminum nitride, magnesium oxide, hafnium oxide, silicon carbide, zinc oxide and gallium nitride. Or at least one selected from the group consisting of Alq3, P4MS, polyacryl, parylene, polymethylmethacrylate, polystyrene, PVP, and PET. 제2항에 있어서, 상기 반도체 양자점은 Si, Ge, ZnO, GaN, CdSe, PbS, InP, CdS, ZnSe 또는 GaAs로 이루어진 것을 특징으로 하는 비휘발성 메모리 소자.The nonvolatile memory device of claim 2, wherein the semiconductor quantum dots are formed of Si, Ge, ZnO, GaN, CdSe, PbS, InP, CdS, ZnSe, or GaAs. 제2항에 있어서, 상기 투명 전극층은 TCO, 질화화합물 또는 금속 박막인 것을 특징으로 하는 비휘발성 메모리 소자.The nonvolatile memory device of claim 2, wherein the transparent electrode layer is a TCO, a nitride compound, or a metal thin film. 제5항에 있어서, 상기 TCO는 Ga-In-Sn-O, Zn-In-Sn-O, Ga-In-O, Zn-In-O, In-Sn-O, Zn-Sn-O, Mg-In-O, Ga-Zn-O 또는 Al-Zn-O이고, 상기 질화화합물은 TiN 또는 GaN이며, 상기 금속 박막은 Ni, Pt, Pb, Au, Ti, Al, In, Ca 또는 이들의 화합물인 것을 특징을 하는 비휘발성 메모리 소자.The method of claim 5, wherein the TCO is Ga-In-Sn-O, Zn-In-Sn-O, Ga-In-O, Zn-In-O, In-Sn-O, Zn-Sn-O, Mg -In-O, Ga-Zn-O or Al-Zn-O, the nitride compound is TiN or GaN, the metal thin film is Ni, Pt, Pb, Au, Ti, Al, In, Ca or a compound thereof Non-volatile memory device, characterized in that. 제2항에 있어서, 상기 비휘발성 메모리 소자의 쓰기 동작은 상기 반도체 양자점에 hν1의 에너지를 가지는 광신호를 공급하여, 발생된 전자-정공 쌍 중에 상기 전자는 터닐링 시키고, 정공은 상기 반도체 양자점의 가전자대에 잔류시키는 것을 특징으로 하는 비휘발성 메모리 소자.3. The method of claim 2, wherein the writing operation of the nonvolatile memory device supplies an optical signal having an energy of hv1 to the semiconductor quantum dots, so that the electrons are annealed in the generated electron-hole pairs, and holes are formed in the semiconductor quantum dots. A nonvolatile memory device characterized by remaining in the valence band. 제7항에 있어서, 상기 비휘발성 메모리 소자의 소거 동작은 상기 반도체 양자점에 hν2의 에너지를 가지는 광신호를 공급하여, 상기 반도체 양자점의 가전자대에 잔류하는 상기 정공을 터널링시키는 것을 특징으로 하는 비휘발성 메모리 소 자.The non-volatile memory device of claim 7, wherein the erase operation of the nonvolatile memory device supplies an optical signal having an energy of hv2 to the semiconductor quantum dot to tunnel the hole remaining in the valence band of the semiconductor quantum dot. Memory element. 제7항에 있어서, 상기 비휘발성 메모리 소자의 소거 동작은 상기 반도체 양자점에 전압을 인가하여 상기 반도체 양자점의 가전자대에 존재하는 정공을 상기 기판으로 터널링시키는 것을 특징으로 하는 비휘발성 메모리 소자.The nonvolatile memory device of claim 7, wherein the erase operation of the nonvolatile memory device tunnels holes in the valence band of the semiconductor quantum dot to the substrate by applying a voltage to the semiconductor quantum dot. 기판;Board; 상기 기판 상에 형성된 소스/드레인 영역;Source / drain regions formed on the substrate; 상기 소스/드레인 영역 사이의 채널 영역 상부에 형성된 게이트 전극을 포함하고, A gate electrode formed on the channel region between the source / drain regions; 상기 게이트 전극은,The gate electrode, 상기 채널 영역 상부에 형성되고 반도체 양자점을 가지는 유전층; 및A dielectric layer formed over the channel region and having a semiconductor quantum dot; And 상기 유전층 상부에 형성되고 광신호가 투과되는 도전성의 투명 전극층을 포함하며, 상기 광신호가 상기 반도체 양자점에 조사되는 것에 따라 쓰기 동작이 수행되고, 상기 반도체 양자점에 광신호가 조사되거나 전압이 인가되는 것에 의해 소거 동작이 수행되는 것을 특징으로 하는 비휘발성 메모리 소자.And a conductive transparent electrode layer formed on the dielectric layer and transmitting an optical signal, wherein a writing operation is performed as the optical signal is irradiated to the semiconductor quantum dots, and erased by applying an optical signal or a voltage to the semiconductor quantum dots. Nonvolatile memory device, characterized in that the operation is performed. 제10항에 있어서, 상기 쓰기 동작시에 상기 반도체 양자점에 조사되는 광신호의 에너지는 상기 반도체 양자점의 에너지 밴드갭 이상인 것을 특징으로 하는 비휘발성 메모리 소자.The nonvolatile memory device of claim 10, wherein the energy of the optical signal irradiated to the semiconductor quantum dots during the write operation is equal to or more than an energy band gap of the semiconductor quantum dots. 제10항에 있어서, 상기 소거 동작시에 상기 반도체 양자점에 조사되는 광신호의 에너지는 상기 반도체 양자점의 에너지 밴드갭 이하인 것을 특징으로 하는 비휘발성 메모리 소자.The nonvolatile memory device of claim 10, wherein the energy of the optical signal irradiated to the semiconductor quantum dot during the erase operation is equal to or less than an energy band gap of the semiconductor quantum dot.
KR1020070112815A 2007-05-28 2007-11-06 Non-volatile Memory Device of using Semiconductor Quantum Dot KR100884887B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070051401 2007-05-28
KR1020070051401 2007-05-28

Publications (2)

Publication Number Publication Date
KR20080104935A true KR20080104935A (en) 2008-12-03
KR100884887B1 KR100884887B1 (en) 2009-02-23

Family

ID=40366467

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070112815A KR100884887B1 (en) 2007-05-28 2007-11-06 Non-volatile Memory Device of using Semiconductor Quantum Dot

Country Status (1)

Country Link
KR (1) KR100884887B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118795B2 (en) 2009-11-11 2015-08-25 Samsung Electronics Co., Ltd. Image sensors having variable voltage-current characteristics and methods of operating the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10483300B2 (en) 2017-06-02 2019-11-19 Electronics And Telecommunications Research Institute Optically restorable semiconductor device, method for fabricating the same, and flash memory device using the same
KR20210148742A (en) 2020-06-01 2021-12-08 삼성전자주식회사 Opto-electronic device and image sensor including the opto-electronic device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3204942B2 (en) 1998-06-26 2001-09-04 株式会社東芝 Semiconductor device
JP2001257321A (en) 2000-03-13 2001-09-21 Fujitsu Ltd Optical semiconductor memory
WO2005036599A2 (en) * 2003-10-06 2005-04-21 Massachusetts Institute Of Technology Non-volatile memory device
JP4072625B2 (en) * 2004-03-26 2008-04-09 国立大学法人広島大学 Quantum dot field effect transistor, memory element and optical sensor using the same, and integrated circuit thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9118795B2 (en) 2009-11-11 2015-08-25 Samsung Electronics Co., Ltd. Image sensors having variable voltage-current characteristics and methods of operating the same

Also Published As

Publication number Publication date
KR100884887B1 (en) 2009-02-23

Similar Documents

Publication Publication Date Title
JP5459999B2 (en) Nonvolatile semiconductor memory element, nonvolatile semiconductor device, and operation method of nonvolatile semiconductor element
KR101283539B1 (en) Inverted non-volatile memory devices, stack modules and method of fabricating the same
US20090096009A1 (en) Nonvolatile memories which combine a dielectric, charge-trapping layer with a floating gate
KR101950135B1 (en) Nonvolatile memory element and method of fabricating the same
JPS6276779A (en) Memory cell
TWI397915B (en) Method and apparatus for programming nonvolatile memory
JP2002184873A (en) Non-volatile semiconductor storage device and manufacturing method thereof
JPWO2007064048A1 (en) Semiconductor memory device, driving method thereof, and manufacturing method thereof
CN101471384A (en) Nonvolatile memory device and method for manufacturing the same
KR100745400B1 (en) Gate structure and method of forming the same, non-volatile memory device and method of manufacturing the same
US20090140318A1 (en) Nonvolatile memories with higher conduction-band edge adjacent to charge-trapping dielectric
JP4072625B2 (en) Quantum dot field effect transistor, memory element and optical sensor using the same, and integrated circuit thereof
US20140131716A1 (en) Memory device and method for fabricating the same
KR100884887B1 (en) Non-volatile Memory Device of using Semiconductor Quantum Dot
JP5238208B2 (en) Nonvolatile semiconductor memory device driving method and nonvolatile semiconductor memory device
US8295094B2 (en) Method of operating non-volatile memory cell
JPWO2008146760A1 (en) Storage element and reading method thereof
US7948822B2 (en) Memory cell, and method for storing data
CN102201453B (en) Memory unit and nonvolatile memory device and foming method thereof
US20130313628A1 (en) Sonos structure, manufacturing method thereof and semiconductor with the same structure
WO2016063086A1 (en) Improvements relating to electronic memory devices
US20100044775A1 (en) Semiconductor memory device and semiconductor device
KR101488417B1 (en) Memory device capable of reducing lateral movement of charges
KR100640973B1 (en) Method for Programming/Erasing in Flash Memory Device
JP2007242216A (en) Memory device and method for operating the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121211

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131211

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee