KR20080075648A - Organic thin film transistor with a controlled threshold voltage - Google Patents

Organic thin film transistor with a controlled threshold voltage Download PDF

Info

Publication number
KR20080075648A
KR20080075648A KR1020070014838A KR20070014838A KR20080075648A KR 20080075648 A KR20080075648 A KR 20080075648A KR 1020070014838 A KR1020070014838 A KR 1020070014838A KR 20070014838 A KR20070014838 A KR 20070014838A KR 20080075648 A KR20080075648 A KR 20080075648A
Authority
KR
South Korea
Prior art keywords
gate electrode
thin film
film transistor
organic thin
ion
Prior art date
Application number
KR1020070014838A
Other languages
Korean (ko)
Other versions
KR100859113B1 (en
Inventor
최종선
박재훈
Original Assignee
홍익대학교부설과학기술연구소
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 홍익대학교부설과학기술연구소 filed Critical 홍익대학교부설과학기술연구소
Priority to KR1020070014838A priority Critical patent/KR100859113B1/en
Publication of KR20080075648A publication Critical patent/KR20080075648A/en
Application granted granted Critical
Publication of KR100859113B1 publication Critical patent/KR100859113B1/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/481Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors

Abstract

An organic thin film transistor is provided to control a threshold voltage of the TFT(Thin Film Transistor) by changing a work function of a gate electrode by forming an ion film on a surface of the gate electrode. An organic thin film transistor includes a substrate, a gate electrode, an insulation layer, source and drain electrodes, and an organic active layer. An ion film is formed on a surface of the gate electrode, such that a work function of the gate electrode is changed. A cation film is formed by treating an acid liquid on the surface of the gate electrode. The acid liquid is selected from the group consisting of phosphoric acid, sulfuric acid, and acetone. An anion film is formed by treating a base liquid on the surface of the gate electrode.

Description

문턱 전압의 조절이 가능한 유기 박막 트랜지스터 {Organic Thin Film Transistor with a Controlled Threshold Voltage}Organic Thin Film Transistor with a Controlled Threshold Voltage

도 1a 내지 1c는 유기 박막 트랜지스터의 단면도로서, 도 1a는 하부 게이트 중 소스-드레인 전극을 유기 활성층 상에 형성한 형태(top-contact), 이고, 도 1b는 하부 게이트 중 유기 활성층을 소스-드레인 전극과 절연층 상부에 증착한 형태(bottom-contact)이며, 도 1c는 상부 게이트 유기 박막 트랜지스터의 단면도이다; 1A to 1C are cross-sectional views of an organic thin film transistor, and FIG. 1A is a top-contact of a source-drain electrode formed on an organic active layer among lower gates, and FIG. 1B illustrates a source-drain of an organic active layer among lower gates. A bottom-contact deposited on the electrode and the insulating layer, and FIG. 1C is a cross-sectional view of the upper gate organic thin film transistor;

도 2는 본 발명의 하나의 실시예에 따라 산성 수용액으로 처리하여 양이온막이 형성된 게이트 전극의 표면 에너지 변화를 나타낸 도면이다; 2 is a view showing the surface energy change of the gate electrode formed with a cationic film by treatment with an acidic aqueous solution according to one embodiment of the present invention;

도 3은 본 발명의 하나의 실시예에 따라 염기성 수용액으로 처리하여 음이온막이 형성된 게이트 전극의 표면 에너지 변화를 나타낸 도면이다;3 is a view showing the surface energy change of the gate electrode formed with an anion film by treating with a basic aqueous solution according to one embodiment of the present invention;

도 4는 본 발명의 하나의 실시예에 따라 이온막이 형성된 게이트 전극의 전기적 특성을 나타낸 그래프이다.4 is a graph illustrating electrical characteristics of a gate electrode on which an ion film is formed according to an embodiment of the present invention.

본 발명은 문턱 전압의 조절이 가능한 유기 박막 트랜지스터 (OTFT)에 관한 것으로, 더욱 상세하게는, 기판, 게이트 전극, 절연층, 소스 및 드레인 전극, 및 유기 활성층으로 구성된 유기 박막 트랜지스터로서, 상기 게이트 전극의 표면에 이온막이 형성되어 있어서, 게이트 전극의 일함수가 변화된 것을 특징으로 하는 유기 박막 트랜지스터에 관한 것이다.The present invention relates to an organic thin film transistor (OTFT) capable of adjusting a threshold voltage, and more particularly, to an organic thin film transistor including a substrate, a gate electrode, an insulating layer, a source and a drain electrode, and an organic active layer. An ion film is formed on the surface of an organic thin film transistor, and the work function of the gate electrode is changed.

최근 TV, 모니터, 휴대폰, 화상 이동 통신 등 다양한 분야에서 정보 디스플레이(display) 재료로서 우수한 화질과 대형 화면으로의 구성이 가능하고 저 소비전력이며 경량화, 소형화가 가능한 재료의 필요성이 증가하고 있다. 그러나, 종래 TFT(thin-film transistor) 등 무기 박막 트랜지스터는 대부분 무기물 반도체인 실리콘(silicon)을 활성층으로 사용하는 바, 실리콘은 특성상 구부릴 수 없으며 깨지기 쉽고 제조비용이 고가여서 응용에 한계가 있었다. Recently, there is an increasing need for materials capable of excellent image quality and a large screen, low power consumption, light weight, and miniaturization as information display materials in various fields such as TVs, monitors, mobile phones, and video mobile communications. However, conventional inorganic thin film transistors such as TFTs (thin-film transistors) mostly use silicon (silicon) as an inorganic layer as an active layer, and silicon is not bendable due to its characteristics, and it is fragile and expensive to manufacture, so there is a limitation in application.

이를 해결하기 위한 차세대 재료 중 하나로서, 유기 박막 트랜지스터(Organic Thin Film Transistor: OTFT)가 대두되고 있다. OTFT는 활성층으로 실리콘막 대신에 유기막을 사용하는 것으로서, 유기막의 재료에 따라 올리고티오펜(oligothiophene), 펜타센(pentacene) 등과 같은 저분자 유기물 박막 트랜지스터와 폴리티오펜(polythiophene) 계열 등과 같은 고분자 유기물 박막 트랜지스터로 구분된다. As one of the next generation materials to solve this problem, an organic thin film transistor (OTFT) is emerging. OTFT uses an organic film instead of a silicon film as an active layer, and according to the material of the organic film, a low molecular weight organic thin film transistor such as oligothiophene, pentacene, etc., and a polymer organic thin film such as polythiophene series It is divided into transistors.

OTFT는 기존의 단결정 실리콘 반도체보다 전하의 이동도가 103 배 정도 낮아 서 고속 스위칭(switching) 장치의 응용에는 제한이 있으나, 대면적화가 용이하고 투명하며 유연성이 있고, 상대적으로 저온에서 저렴한 비용으로 제조가 가능하다는 점 등 많은 장점을 가지고 있다. OTFT has 10 to 3 times lower charge mobility than conventional single crystal silicon semiconductors, which limits the application of high-speed switching devices, but it is easy to large area, transparent and flexible, and relatively low temperature and low cost. It has many advantages, including the possibility of manufacturing.

따라서, OTFT를 플라스틱 기판을 사용한 액정 표시 장치, 유기 전기 발광 디스플레이 등의 구동 회로로서 이용하기 위한 연구가 활발히 진행되고 있다. 뿐만 아니라, 유기 박막 트랜지스터를 집적회로(integrated circuit)에 응용하여 전자 태그(electronic price tag), 우표, RFID(radio frequency identification) 태그, 스마트 카드, 전자종이 등의 디스플레이 소자에까지 활용 범위가 확대되고 있다. Therefore, research for using OTFT as a drive circuit of a liquid crystal display device, an organic electroluminescent display using a plastic substrate, etc. is actively progressing. In addition, the application range of organic thin film transistors to an integrated circuit has been extended to display devices such as electronic price tags, stamps, radio frequency identification tags, smart cards, and electronic paper. .

그러나, OTFT는 유기 활성층 박막 내의 결함(density of defects) 등으로 인해 높은 문턱 전압을 갖게 되는 바, 이러한 낮은 이동도와 높은 문턱전압은 OTFT의 많은 장점에도 불구하고 전자 회로의 실용화에 한계가 있었다. However, the OTFT has a high threshold voltage due to defects in the organic active layer thin film, and thus, the low mobility and the high threshold voltage have limitations in practical use of electronic circuits despite many advantages of the OTFT.

이에 따라, 유전상수가 큰 절연체를 소자에 적용함으로써 OTFT의 문턱 전압을 저감하고자 하는 시도가 널리 행해지고 있다. 그러나, OTFT를 작동시키는 전도성 채널이 절연체와 유기 반도체 계면에 형성되므로, 소자가 연속적으로 구동될 경우 절연체의 고유전 특성으로 계면에 잔여 전하가 존재하게 되고, 이로 인해 문턱 전압이 심각하게 이동됨으로써 전기적 불안정성을 나타내는 문제가 있다. Accordingly, attempts have been made to reduce the threshold voltage of the OTFT by applying an insulator having a high dielectric constant to the device. However, since the conductive channel for operating the OTFT is formed at the interface between the insulator and the organic semiconductor, when the device is continuously driven, residual charge is present at the interface due to the high dielectric properties of the insulator, which causes the threshold voltage to be severely shifted, thereby causing electrical There is a problem of instability.

따라서, 전기적으로 안정하면서도 유기 박막 트랜지스터의 문턱 전압을 효율적으로 제어할 수 있는 기술에 대한 필요성이 높은 실정이다. 이에, 본 발명은 게이트 전극의 표면에 이온막을 형성하여 게이트 전극의 일함수를 변화시킴으로써 문턱 전압을 제어하는 기술을 제공한다. Therefore, there is a high need for a technology that can electrically control the threshold voltage of the organic thin film transistor while being stable. Accordingly, the present invention provides a technique of controlling the threshold voltage by forming an ion film on the surface of the gate electrode to change the work function of the gate electrode.

한편, 게이트 전극의 일함수 조절하기 위한 방법으로서, 게이트 전극의 재료를 다양한 일함수를 갖는 소재로 사용하는 방안을 고려할 수 있으나, OTFT의 게이트 전극으로 사용할 수 있는 재료는 Au, Al, Cr 등 일부 금속에 제한되어 있어 이러한 방법은 현실적으로 한계가 있다. Meanwhile, as a method for adjusting the work function of the gate electrode, a method of using the material of the gate electrode as a material having various work functions may be considered, but a material which can be used as the gate electrode of the OTFT is Au, Al, Cr, etc. Limited to metals, this approach is practically limited.

따라서, 본 발명은 상기와 같은 종래기술의 문제점과 과거로부터 요청되어온 기술적 과제를 해결하는 것을 목적으로 한다.Accordingly, an object of the present invention is to solve the problems of the prior art as described above and the technical problems that have been requested from the past.

본 출원의 발명자들은 심도 있는 연구와 다양한 실험을 거듭한 끝에, 게이트 전극의 표면에 이온막을 형성하는 경우, 게이트 전극의 일함수를 변화시킴으로써 문턱 전압을 제어할 수 있고 전기적으로 안정된 특성을 유지할 수 있으므로, 차세대 전자소자로서의 응용 가능성을 극대화할 수 있음을 확인하고, 본 발명을 완성하기에 이르렀다. The inventors of the present application, after in-depth study and various experiments, when forming an ion film on the surface of the gate electrode, it is possible to control the threshold voltage by changing the work function of the gate electrode and to maintain an electrically stable characteristic It was confirmed that the applicability as a next-generation electronic device can be maximized, and the present invention has been completed.

따라서, 본 발명에 따른 유기 박막 트랜지스터(OTFT)는, 기판, 게이트 전극, 소스 및 드레인 전극, 절연층 및 유기 활성층으로 구성된 유기 박막 트랜지스터(OTFT)로서, 상기 게이트 전극의 표면에 이온막이 형성되어 있어서, 게이트 전극의 일함수가 변화된 것을 특징으로 한다.Therefore, the organic thin film transistor (OTFT) according to the present invention is an organic thin film transistor (OTFT) composed of a substrate, a gate electrode, a source and drain electrode, an insulating layer, and an organic active layer, and an ion film is formed on the surface of the gate electrode. The work function of the gate electrode is changed.

본 명세서에서, '게이트 전극의 일함수가 변화되었다'는 것은, 게이트 전극 으로 사용된 소재 자체가 갖는 일함수가 이온막의 형성에 의해 감소되었거나 증가되었다는 것을 의미한다. In the present specification, 'the work function of the gate electrode is changed' means that the work function of the material itself used as the gate electrode is reduced or increased by the formation of the ion film.

이러한 게이트 전극의 일함수 변화는 게이트 전극과 유기 반도체 사이의 일함수 차이의 조절을 가능하게 함으로써, OTFT의 평탄 대역 전압의 조절 및 이를 통해 소자의 문턱 전압을 제어할 수 있다. 따라서, 문턱 전압을 효율적으로 저감시킴으로써, OTFT를 적용한 디스플레이, 센서 및 전자 소자의 소비 전력을 저전력화 할 수 있다. 또한, 문턱 전압의 증가도 용이하게 실현할 수 있으므로, 다양한 집적 회로 구현에 있어 필요에 따라 선택적으로 요소 소자의 문턱 전압을 증가시킬 수도 있다. The change of the work function of the gate electrode enables the adjustment of the work function difference between the gate electrode and the organic semiconductor, thereby controlling the flat band voltage of the OTFT and thereby controlling the threshold voltage of the device. Therefore, by effectively reducing the threshold voltage, it is possible to lower the power consumption of the display, the sensor, and the electronic element to which the OTFT is applied. In addition, since the increase in the threshold voltage can be easily realized, it is possible to selectively increase the threshold voltage of the element element as necessary in implementing various integrated circuits.

구체적으로, OTFT의 문턱 전압의 이동은 하기 식(1)에 나타낸 바와 같이, 평탄 대역 전압에 영향을 받고, 평탄 대역 전압은 하기 식(2)에 나타낸 바와 같이, 게이트 전극과 유기 반도체 사이의 일함수 차이 또는 계면 전하에 의해 영향을 받는다.Specifically, the shift of the threshold voltage of the OTFT is influenced by the flat band voltage, as shown in the following equation (1), and the flat band voltage is one between the gate electrode and the organic semiconductor, as shown in the following equation (2). Affected by functional differences or interfacial charges.

Figure 112007013204641-PAT00001
(1)
Figure 112007013204641-PAT00001
(One)

Figure 112007013204641-PAT00002
(2)
Figure 112007013204641-PAT00002
(2)

상기 식에서, V FB : 평탄 대역 전압(flat band voltage); N A : 이온화된 억셉터의 양(density of ionized acceptors); d : 유기 반도체 막의 두께(thickness of active layer); C ins : 게이트 절연체의 단위 면적 당 충전량(gate insulator capacitance per unit area);

Figure 112007013204641-PAT00003
: p-type 반도체의 벌크 포텐셜(bulk potential for p-type material); l dep : 공핍층 길이(depletion length); ΔΦ MS : 게이트 전극과 유기 반도체의 일함수 차이(gate-semiconductor work function difference); 및 Q if : 계면 전하(interface charge)를 나타낸다. Wherein : V FB : flat band voltage; N A : density of ionized acceptors; d : thickness of the organic semiconductor film; C ins : gate insulator capacitance per unit area of the gate insulator;
Figure 112007013204641-PAT00003
: The bulk potential of the p-type semiconductor (bulk potential for p -type material) ; l dep: Length depletion (depletion length); ΔΦ MS : gate-semiconductor work function difference between the gate electrode and the organic semiconductor; And Q if : Represents an interface charge.

따라서, 문턱 전압을 증가시키기 위해서, p형 유기 반도체를 사용한 소자에는 게이트 전극의 일함수를 증가시킬 수 있도록 양이온막을 형성할 수 있고, 반면에 n형 유기 반도체를 사용한 경우 전극의 일함수를 감소시킬 수 있도록 음이온막을 형성할 수 있다. Therefore, in order to increase the threshold voltage, a cation film can be formed in the device using the p-type organic semiconductor so as to increase the work function of the gate electrode, whereas in the case of using the n-type organic semiconductor, the work function of the electrode can be reduced. To form an anion membrane.

즉, 고유전량의 게이트 절연체를 사용하지 않는 경우에도, 게이트 전극의 일함수 조절을 통한 게이트 전극과 유기 반도체 사이의 일함수 차이 조절 및 이에 따른 평탄 대역 전압의 조절로 궁극적으로 문턱 전압을 제어할 수 있을 뿐만 아니라, 고유전량의 게이트 절연체를 사용하는 경우 발생할 수 있는 전기적 불안정성의 문제를 근본적으로 방지할 수 있다. That is, even when a high dielectric constant gate insulator is not used, the threshold voltage can be ultimately controlled by adjusting the work function difference between the gate electrode and the organic semiconductor by adjusting the work function of the gate electrode and thereby adjusting the flat band voltage. In addition, it is possible to fundamentally prevent the problem of electrical instability that may occur when using a high dielectric constant gate insulator.

본 발명에 따른 상기 이온막을 형성하기 위한 방법은 특별히 제한되지 않는 바, 대면적의 게이트 전극을 처리하는 데 용이하면서도 균일한 이온막을 형성할 수 있도록, 하나의 바람직한 예에서, 상기 게이트 전극의 표면에 산성 또는 염기성 용액을 처리하여 형성할 수 있다. 즉, 게이트 전극의 표면에 산성 용액을 처리하여 양이온막을 형성하거나, 염기성 용액을 처리하여 음이온막을 형성할 수 있다. The method for forming the ion film according to the present invention is not particularly limited, and in one preferred example, the surface of the gate electrode may be formed so as to form a uniform ion film that is easy to process a large area gate electrode. It can be formed by treating an acidic or basic solution. That is, the cationic film may be formed by treating an acidic solution on the surface of the gate electrode, or the anionic film may be formed by treating a basic solution.

산성 용액으로 게이트 전극을 처리하는 경우, 게이트 전극의 일함수가 증가하게 되므로 문턱 전압을 증가시킬 수 있고, 염기성 용액으로 게이트 전극을 처리하는 경우, 게이트 전극의 일함수가 감소하게 되므로 문턱 전압을 저감할 수 있다.When the gate electrode is treated with an acidic solution, the threshold voltage can be increased because the work function of the gate electrode is increased, and when the gate electrode is treated with the basic solution, the threshold voltage is reduced because the work function of the gate electrode is decreased. can do.

상기 산성 또는 염기성 수용액을 게이트 전극 표면에 처리하는 방법은 특별히 제한되는 것은 아니며, 예를 들어, 산성 또는 염기성 수용액을 분무 코팅, 스피닝(spinning), 딥(dip) 코팅, 그라비어 코팅, 미세접촉 인쇄, 잉크 젯 인쇄, 스탬핑(stamping), 전사 인쇄, 및 증착 등 다양한 공지의 방법을 이용하여 게이트 전극 표면에 처리함으로써 이온층을 형성할 수 있다. The method of treating the acidic or basic aqueous solution on the surface of the gate electrode is not particularly limited, and for example, spray coating, spinning, dip coating, gravure coating, microcontact printing, The ion layer can be formed by treating the gate electrode surface using various known methods such as ink jet printing, stamping, transfer printing, and deposition.

구체적인 예에서, 게이트 전극이 형성된 기판을 담금법을 이용하여 산성 수용액이나 염기성 수용액에 담궈 소정 시간 동안 처리할 수 있다. 바람직하게는, 상기 산성 또는 염기성 수용액 처리는 소정의 온도에서 중탕으로 수행할 수 있다. 또한, 수용액 처리 후, 동일 온도의 2차 증류수에서 초음파 세정 공정 및/또는 소정 온도에서 건조 공정을 거칠 수 있다. In a specific example, the substrate on which the gate electrode is formed may be immersed in an acidic aqueous solution or a basic aqueous solution using a immersion method and treated for a predetermined time. Preferably, the acidic or basic aqueous solution treatment may be performed in a bath at a predetermined temperature. In addition, after the aqueous solution treatment, it may be subjected to an ultrasonic cleaning step and / or a drying step at a predetermined temperature in secondary distilled water of the same temperature.

산성 또는 염기성 수용액의 처리 온도 및 처리 시간 등은 해당 수용액의 종류 및 농도 등에 따라 달라질 수 있으며, 특별히 제한되는 것은 아니다. The treatment temperature and treatment time of the acidic or basic aqueous solution may vary depending on the type and concentration of the aqueous solution and the like, and are not particularly limited.

상기 이온막을 형성하기 위한 산성 수용액 및 염기성 수용액은 게이트 전극의 소재에 따라 종류 및 농도를 달리하여 적절히 선택할 수 있는 바, 특별히 제한되지 않으며, 산성 수용액은 바람직하게는 인산(phosphoric acid), 황산(sulfuric acid) 및 아세톤(acetone)으로 이루어진 군에서 선택된 하나 또는 둘 이상일 수 있고, 상기 염기성 수용액은 바람직하게는 테트라부틸 암모늄 하이드록사이 드(tetrabutyl ammonium hydroxide), 수산화 나트륨(sodium hydroxide) 및 수산화 칼륨(potassium hydroxide)으로 이루어진 군에서 선택된 하나 또는 둘 이상일 수 있으나, 이들만으로 한정되는 것은 아니다. The acidic aqueous solution and the basic aqueous solution for forming the ion membrane may be appropriately selected by varying the type and concentration according to the material of the gate electrode, and are not particularly limited. The acidic aqueous solution is preferably phosphoric acid or sulfuric acid. acid and acetone may be one or two or more selected from the group consisting of, and the basic aqueous solution is preferably tetrabutyl ammonium hydroxide, sodium hydroxide and potassium hydroxide. hydroxide) may be one or two or more selected from the group consisting of, but is not limited thereto.

본 발명에 따른 이온막을 형성하기 위한 또 다른 하나의 바람직한 예에서, 상기 이온막은 진공 챔버(chamber) 내에서 반응성 가스에 의해 생성된 플라즈마로 게이트 전극의 표면을 처리하여 형성된 것일 수 있다. 즉, 게이트 전극 표면의 oxide가 반응성 플라즈마와 반응하여 이온층을 형성시킬 수 있다.In another preferred example for forming an ion film according to the present invention, the ion film may be formed by treating the surface of the gate electrode with a plasma generated by a reactive gas in a vacuum chamber. That is, the oxide on the surface of the gate electrode may react with the reactive plasma to form an ion layer.

상기 플라즈마 처리는, 예를 들어, 플라즈마를 형성시킬 수 있는 챔버를 포함한 장비를 사용하여 게이트 전극이 형성된 기판을 챔버 내에 위치시켜 처리할 수 있다. 이 경우, 적절한 처리를 위해 플라즈마 형성을 위한 전력(watt)을 변화시킬 수 있으며, 또한 처리 시간에 따라 최적화 효과를 발휘할 수 있는 바, 이에 대한 조건 확보 과정을 거칠 수 있다. The plasma treatment may be performed by placing a substrate on which a gate electrode is formed in the chamber using, for example, an apparatus including a chamber capable of forming a plasma. In this case, the power (watt) for forming the plasma can be changed for proper treatment, and the optimization effect can be exerted depending on the treatment time, so that the conditions can be secured.

상기 플라즈마 처리는 별도의 세정 과정 또는 건조 과정을 거칠 필요가 없으며, 플라즈마 처리 효과를 극대화하는 측면에서, 처리 후 기판이 대기 중에 노출되는 시간을 30 분 이내로 최소화 하는 것이 바람직하다. The plasma treatment does not need to undergo a separate cleaning process or drying process, and in terms of maximizing the plasma treatment effect, it is preferable to minimize the time that the substrate is exposed to the atmosphere after the treatment to 30 minutes or less.

상기 반응성 가스는, 예를 들어, 수소, 산소, 불소계 가스 또는 불활성 가스 산소일 수 있으나, 이들만으로 한정되는 것은 아니다. The reactive gas may be, for example, hydrogen, oxygen, fluorine-based gas, or inert gas oxygen, but is not limited thereto.

상기 이온막의 두께가 너무 얇을 경우 소망하는 수준으로 게이트 전극의 일함수를 변화시킬 수 없을 수 있고, 반면에 너무 두꺼울 경우에는 절연층과의 접착성이 저하될 염려가 있고, 불필요하게 소자의 두께를 증가시키는 문제가 있으므로, 상기 이온막은 바람직하게는 수 옴스트롱(Å) 내지 수 나노미터(nm)의 두께로 형성될 수 있고, 상기 플라즈마 표면처리한 이온막은 수 옴스트롱(Å)의 두께로 형성될 수 있다. 예를 들어, 이온막은 0.01 내지 99 nm의 두께로 형성될 수 있다. If the thickness of the ion film is too thin, it may not be possible to change the work function of the gate electrode to a desired level, on the other hand, if the thickness is too thick, there is a fear that the adhesion to the insulating layer is lowered, and the thickness of the device is unnecessary. Since there is a problem of increasing, the ion membrane may be preferably formed in a thickness of several ohms strong (nm) to several nanometers (nm), and the plasma surface-treated ion film is formed in a thickness of several ohms strong (Å) Can be. For example, the ion film may be formed to a thickness of 0.01 to 99 nm.

상기 이온막에서 이온들 간의 밀집도는 산성 또는 염기성 수용액의 농도를 조절하거나, 플라즈마 처리시 반응 시간 또는 반응성 가스의 종류 등 반응 조건을 달리함으로써 다양하게 조절될 수 있는 바, 소망하는 게이트 전극의 일함수의 증감 정도에 따라 달리 설정할 수 있다. The density between the ions in the ion membrane can be variously adjusted by adjusting the concentration of the acidic or basic aqueous solution or by changing the reaction conditions such as the reaction time or the type of reactive gas during the plasma treatment, the work function of the desired gate electrode It can be set differently according to the degree of increase and decrease of.

본 발명에 따른 OTFT의 기본 구조 및 구동 원리는 FET(field-effect transistor)와 동일한 바, 전극(게이트, 소스, 드레인)과 유기 활성층, 절연층을 기본 구성요소로 한다. The basic structure and driving principle of the OTFT according to the present invention is the same as that of a field-effect transistor (FET), and the basic component is an electrode (gate, source, drain), an organic active layer, and an insulating layer.

상기 전극(게이트, 소스, 드레인)은 특별히 제한되는 것은 아니고, 공지의 전극 재료가 사용될 수 있는 바, 예를 들어, 인듐-주석 산화물(indium-tin oxide; ITO), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 도핑된 규소, 금, 은, 니켈, 팔라듐, 백금, 탄탈, 바륨, 칼슘 및 티탄으로 이루어진 군에서 선택된 하나 또는 둘 이상일 수 있고, 이들의 합금, 조합물, 다층물 등 다양한 형태로 이용될 수 있으며, 상기 게이트 전극은 바람직하게는 ITO일 수 있다. 또한, 폴리아닐린, 폴리(3,4-에틸렌디옥시티오펜)/폴리(스티렌 술포네이트) (PEDOT: PSS) 등의 전도성 중합체 등도 사용될 수 있다. The electrode (gate, source, drain) is not particularly limited, a known electrode material can be used, for example, indium-tin oxide (ITO), chromium (Cr), copper ( Cu), molybdenum (Mo), aluminum (Al), aluminum alloy (Al alloy), tungsten (W), doped silicon, gold, silver, nickel, palladium, platinum, tantalum, barium, calcium and titanium It may be one or two or more selected, and may be used in various forms such as alloys, combinations, multilayers thereof, and the gate electrode may be preferably ITO. In addition, conductive polymers such as polyaniline, poly (3,4-ethylenedioxythiophene) / poly (styrene sulfonate) (PEDOT: PSS), and the like can also be used.

상기 기판은 특별히 제한되지 않으며, 글라스 기판, 플라스틱 기판, 금속 기판 등이 모두 이용될 수 있다. 상기 금속 기판은, 예를 들어, SUS(steel use stainless) 등일 수 있고, 상기 플라스틱 기판은, 예를 들어, 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenennapthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 및 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 군에서 선택되는 하나 또는 둘 이상일 수 있으나, 이들만으로 한정되는 것은 아니다. The substrate is not particularly limited, and a glass substrate, a plastic substrate, a metal substrate, and the like may all be used. The metal substrate may be, for example, steel use stainless steel (SUS), or the like, and the plastic substrate may be, for example, polyethersulphone (PES), polyacrylate, polyether imide (PEI), or the like. , polyetherimide, polyethylene naphthalate (PEN, polyethyelenennapthalate), polyethylene terephthalate (PET, polyethyeleneterepthalate), polyphenylene sulfide (PPS), polyimide, polycarbonate (PC), cellulose triacetate (TAC ), And cellulose acetate propionate (CAP), but may be one or two or more selected from the group consisting of, but are not limited thereto.

상기 유기 활성층은, 예를 들어, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 페릴렌(perylene), 루브렌(rubrene), 코로넨(coronene), 페릴렌 테트라카르복실릭디이미드(perylene tetracarboxylic diimide), 페릴렌테트라카르복실릭 디안하이드라이드(perylene tetracarboxylic dianhydride), 폴리티오펜, 폴리파라페릴렌비닐렌, 폴리플로렌, 폴리티오펜비닐렌, 폴리파라페닐렌, 폴리티오펜-헤테로고리방향족 공중합체, 나프탈렌의 올리고아센, 알파-5-티오펜의 올리고티오펜, 금속을 함유하거나 함유하지 않은 프탈로시아닌, 파이로멜리틱 디안하이드라이드, 파이로멜리틱 디이미드, 퍼릴렌테트라카르복실산 디안하이드라이드, 나프탈렌 테트라카르복시산 디이미드, 나프탈렌 테트라카르복시산 디안하이드라이드, 및 이들의 유도체로 이루어진 군에서 선택된 하나 또는 둘 이상일 수 있으나, 이들만으로 한정되는 것은 아니다. The organic active layer is, for example, pentacene (tetracene), tetracene (tetracene), anthracene (anthracene), naphthalene (naphthalene), alpha-6- thiophene, perylene (rubylene), rubrene, Coronene, perylene tetracarboxylic diimide, perylene tetracarboxylic dianhydride, polythiophene, polyparaperylenevinylene, polyfluorene, Polythiophenevinylene, polyparaphenylene, polythiophene-heterocyclic aromatic copolymer, oligoacene of naphthalene, oligothiophene of alpha-5-thiophene, phthalocyanine with or without metal, pyromellitic Dianhydrides, pyromellitic diimides, perylenetetracarboxylic acid dianhydrides, naphthalene tetracarboxylic acid diimides, naphthalene tetracarboxylic acid dianhydrides, and derivatives thereof It may be one or two or more selected from the group consisting of, but is not limited to these.

상기 절연층은 특별히 제한되지 않으며, 무기 절연층, 유기 절연층 또는 유 기-무기 하이브리드막일 수 있다. 상기 무기 절연층은, 예를 들어, 질화 실리콘(SiNx) 등의 질화막, 산화 실리콘(SiOx) 등의 산화막, 스트론티에이트, 탄탈레이트, 티타네이트, 지르코네이트, 산화알루미늄, 산화탄탈, 산화티탄, 티탄산바륨, 티탄산스트론튬바륨, 티탄산지르콘산바륨, 셀렌화 아연, 황화아연 등일 수 있다. The insulating layer is not particularly limited, and may be an inorganic insulating layer, an organic insulating layer, or an organic-inorganic hybrid film. The inorganic insulating layer may include, for example, a nitride film such as silicon nitride (SiN x ), an oxide film such as silicon oxide (SiO x ), strontate, tantalate, titanate, zirconate, aluminum oxide, or tantalum oxide. , Titanium oxide, barium titanate, barium strontium titanate, barium zirconate titanate, zinc selenide, zinc sulfide and the like.

상기 유기 절연층은, 예를 들어, 폴리비닐리덴플루오라이드(PVDF), 시아노셀룰로스, 에폭시, 벤조사이클로부탄(BCB, benzocyclobutene), 폴리이미드, 파릴렌 및 폴리비닐페놀(PVP, polyvinylphenol)로부터 선택되는 하나 또는 둘 이상일 수 있다. 또한, 고유전율을 갖는 유기층이 사용될 수도 있는 바, 예를 들어, BaxSr1-xTiO3 (Barium Strontium Titanate, BST), Ta2O5, Y2O3, TiO2, PbZrxTi1-xO3 (PZT), Bi4Ti3O12, BaMgF4, SrBi2 (Ta1-xNbx)2O9, Ba(Zr1-xTix)O3 (BZT), BaTiO3, SrTiO3, Bi4Ti3O12 등일 수 있다. The organic insulating layer is selected from, for example, polyvinylidene fluoride (PVDF), cyanocellulose, epoxy, benzocyclobutene (BCB, benzocyclobutene), polyimide, parylene and polyvinylphenol (PVP, polyvinylphenol) It may be one or two or more. In addition, an organic layer having a high dielectric constant may also be used, for example, Ba x Sr 1-x TiO 3 (Barium Strontium Titanate, BST), Ta 2 O 5 , Y 2 O 3 , TiO 2 , PbZr x Ti 1 -x O 3 (PZT), Bi 4 Ti 3 O 12 , BaMgF 4 , SrBi 2 (Ta 1-x Nb x ) 2 O 9 , Ba (Zr 1-x Ti x ) O 3 (BZT), BaTiO 3 , SrTiO 3 , Bi 4 Ti 3 O 12 , and the like.

하나의 바람직한 예에서, 상기 절연층은 고분자와 무기 입자의 유-무기 혼합 절연체로서, 상기 유-무기 혼합 절연체는 절연성 고분자에 높은 유전상수의 무기 입자가 고르게 분산되어 있는 구조, 또는 고분자 층 상에 높은 유전상수의 무기 막이 형성되어 있는 구조로 이루어져 있어서, 전기적으로 안정하면서도 고분자의 낮은 유전 특성을 보상하는 것일 수 있다. 이러한 구조의 절연층은 본 출원인의 한국 특허출원 제2006-0056692호에 개시되어 있으며, 상기 출원은 참조로서 본 발명의 내용에 합체된다. In one preferred embodiment, the insulating layer is an organic-inorganic mixed insulator of a polymer and inorganic particles, the organic-inorganic mixed insulator is a structure in which inorganic particles of high dielectric constant is evenly dispersed in the insulating polymer, or on the polymer layer It is composed of a structure in which a high dielectric constant inorganic film is formed, and may be electrically stable and compensate for low dielectric properties of the polymer. An insulating layer of such a structure is disclosed in Korean Patent Application No. 2006-0056692 to the applicant, which is incorporated by reference in the context of the present invention.

상기 OTFT 의 구조는 특별히 제한되는 것은 아니고, 도 1a와 같이, 소스-드레인 전극을 유기 활성층 상에 형성(top-contact)하거나, 도 1b와 같이, 유기 활성층을 소스-드레인 전극과 절연층 상부에 증착한 형태(bottom-contact)의 하부 게이트(bottom gate) 구조, 또는 도 1c와 같이, 게이트가 절연층과 유기 활성층의 상부에 형성된 상부 게이트(top-gate) 구조일 수 있다. The structure of the OTFT is not particularly limited, and as shown in FIG. 1A, a source-drain electrode is formed on the organic active layer (top-contact), or as shown in FIG. 1B, an organic active layer is formed on the source-drain electrode and the insulating layer. A bottom-gate structure of a bottom-contact, or as shown in FIG. 1C, the gate may be a top-gate structure formed on the insulating layer and the organic active layer.

본 발명에 따른 상기 유기 박막 트랜지스터는, 경우에 따라서는, 보호층(passivation layer), 인캡슐레이션(encapsulation)층, 버퍼막 등을 추가로 구비할 수도 있다.In some cases, the organic thin film transistor according to the present invention may further include a passivation layer, an encapsulation layer, a buffer film, and the like.

본 발명은 또한, 기판, 게이트 전극, 절연층, 소스 및 드레인 전극 및 유기 활성층으로 구성된 유기 박막 트랜지스트의 제조방법으로서, 일함수가 변화된 게이트 전극을 제조하기 위해, 산성 용액, 염기성 용액 또는 플라즈마로 게이트 전극을 표면 처리하여 이온막을 형성하는 공정을 포함하는 제조 방법을 제공한다. The present invention also provides a method of manufacturing an organic thin film transistor composed of a substrate, a gate electrode, an insulating layer, a source and drain electrode and an organic active layer, in order to produce a gate electrode having a changed work function, an acidic solution, a basic solution or a plasma It provides a manufacturing method including the step of forming an ion film by surface treating a gate electrode.

상기 이온막은 형성 공정은 바람직하게는 게이트 전극을 기판 상에 형성한 상태에서 연속적인 공정에 의해 수행할 수 있다. The ion film forming process may be preferably performed by a continuous process in a state where a gate electrode is formed on a substrate.

구체적인 예에서, 소스-드레인 전극을 유기 활성층 상에 형성한 형태(top-contact)의 OTFT를 제조하는 경우, In a specific example, when manufacturing a top-contact OTFT in which a source-drain electrode is formed on an organic active layer,

i) 기판을 제공하는 단계; i) providing a substrate;

ii) 상기 기판 상에 게이트 전극을 형성하는 단계; ii) forming a gate electrode on the substrate;

iii) 상기 게이트 전극 물질에 산성 또는 염기성 용액을 처리하거나 플라즈마로 표면 처리하여 이온막을 형성하는 단계;iii) treating the gate electrode material with an acidic or basic solution or surface treatment with plasma to form an ion film;

iv) 상기 이온막이 형성된 게이트 전극에 절연층을 형성하는 단계; iv) forming an insulating layer on the gate electrode on which the ion film is formed;

v) 상기 절연층에 유기 활성층을 가하는 단계; 및 v) applying an organic active layer to the insulating layer; And

vi) 상기 유기 반도체 층에 접촉하도록 소스 전극 및 드레인 전극을 형성하는 단계를 포함하는 것으로 이루어질 수 있다. vi) forming a source electrode and a drain electrode to contact the organic semiconductor layer.

상기 단계 iii)에서 산 또는 염기성 수용액으로 처리하여 이온막 형성시, 소정의 온도로 중탕 처리할 수 있다. 상기 중탕 온도는 수용액의 종류, 수용액의 증발 온도, 가열시 발생되는 유독 물질의 양 등을 고려하여 적절히 조절할 수 있다. When the ion membrane is formed by treating with acid or basic aqueous solution in step iii), it may be subjected to a bath treatment at a predetermined temperature. The bath temperature may be appropriately adjusted in consideration of the type of aqueous solution, the evaporation temperature of the aqueous solution, the amount of toxic substances generated during heating, and the like.

또한, 상기 수용액 처리 후, 바람직하게는 동일 온도의 세정액으로 수 초(sec) 동안 초음파 세정 공정 및/또는 소정 온도에서 건조 공정을 거칠 수 있다. In addition, after the aqueous solution treatment, it may be subjected to an ultrasonic cleaning process and / or a drying process at a predetermined temperature for a few seconds (sec) with a cleaning liquid of the same temperature.

상기 세정 공정은, 예를 들어, 이온막과의 부반응을 최소화할 수 있도록 2차 증류수로 대략 20 초 동안 수행할 수 있다. 상기 건조 공정은, 예를 들어, 기판의 변형을 유발하지 않으면서 세정 용액이 증발될 수 있는 정도의 온도로, 전기 오븐에서 대략 수 초(sec) 내지 수 분(min) 정도 수행할 수 있다. 예를 들어, 증류수로 세정 공정을 수행하는 경우 건조 온도는 기판의 유리 전이 온도 이하의 범위에서 대략 100 ~ 150℃에서 수행할 수 있다. The cleaning process may be performed, for example, for about 20 seconds with secondary distilled water to minimize side reactions with the ion membrane. The drying process may be performed at, for example, about several seconds to several minutes in an electric oven at a temperature such that the cleaning solution may be evaporated without causing deformation of the substrate. For example, when the cleaning process is performed with distilled water, the drying temperature may be performed at approximately 100 to 150 ° C. in a range below the glass transition temperature of the substrate.

상기 기판 상에 게이트 전극, 절연층, 소스 및 드레인 전극, 및 유기 활성층을 증착하는 방법은 특별히 제한되는 것은 아니고, 하부 게이트 방식인지 상부 게이트 방식인지에 따라 달라질 수 있다. 상기 게이트 전극, 소스 전극, 및 드레인 전극 등의 박막 전극을 형성하는 방법은 예를 들어, 진공 증착(vapor deposition), 열 증발, 스퍼터링 (sputtering) 등의 물리적인 증착 또는 잉크 젯 인쇄 등의 공지 의 방법이 이용될 수 있다. The method of depositing a gate electrode, an insulating layer, a source and a drain electrode, and an organic active layer on the substrate is not particularly limited, and may vary depending on whether it is a lower gate method or an upper gate method. The method for forming thin film electrodes, such as the gate electrode, the source electrode, and the drain electrode, is known, for example, by physical vapor deposition such as vacuum deposition, thermal evaporation, sputtering, or ink jet printing. The method can be used.

또한, 상기 유기 활성층으로서 용매에 용해되는 고분자 또는 올리고머 등을 사용하는 경우 스핀 코팅법, 용액 캐스팅법, 인쇄법, Langmuir-Blodgett 법 등의 용액 공정이 이용될 수 있다. In addition, when using a polymer or oligomer dissolved in a solvent as the organic active layer, a solution process such as spin coating, solution casting, printing, Langmuir-Blodgett method may be used.

상기 전극의 패턴화는 섀도우 마스킹, 포토리소그래피(Photolithography)법, 인쇄, 미세접촉 인쇄, 및 패턴 코팅과 같은 공지된 방법에 의해 수행될 수 있다. Patterning of the electrodes can be performed by known methods such as shadow masking, photolithography, printing, microcontact printing, and pattern coating.

이하, 실시예를 통해 본 발명을 더욱 상술하지만, 하기 실시예는 본 발명을 예시하기 위한 것이며, 본 발명의 범주가 이들만으로 한정되는 것은 아니다.Hereinafter, the present invention will be described in more detail with reference to Examples, but the following Examples are provided to illustrate the present invention, and the scope of the present invention is not limited thereto.

하기에서는, 게이트 전극의 일함수 변화에 따른 유기 박막 트랜지스터(OTFT)의 성능 평가를 위하여, 예시적으로 도 1a에서와 같이, 하부 게이트 구조 중에서 소스-드레인 전극을 유기 활성층 위에 형성한 형태(top-contact)로 이루어진 소자를 제작하였다. Hereinafter, in order to evaluate the performance of the organic thin film transistor (OTFT) according to the work function change of the gate electrode, as shown in FIG. 1A, a source-drain electrode is formed on the organic active layer in the lower gate structure. contact) was manufactured.

[실시예 1] Example 1

유리 기판에 ITO 게이트 전극을 스퍼터링(sputtering) 방법으로 형성하였다. 그런 다음, 1 wt%의 농도의 인산(phosphoric acid) 수용액을 담금 법으로 4 분 동안 처리하여 양이온막을 형성하였다. 이 때, 수용액을 30 ~ 40℃ 정도로 중탕하였고, 처리 후 증류수에서 20 초 정도 초음파 세정을 실시하였으며, 대략 150℃에서 건조하였다. An ITO gate electrode was formed on the glass substrate by the sputtering method. Then, 1 wt% Phosphoric acid aqueous solution of concentration was treated by immersion for 4 minutes to form a cationic membrane. At this time, the aqueous solution was soaked in 30 ~ 40 ℃, after treatment, ultrasonic cleaning was performed for 20 seconds in distilled water, and dried at approximately 150 ℃.

양이온막이 형성된 게이트 전극의 표면 에너지 변화를 측정하여 도 2에 나타내었다. 도 2에 나타낸 바와 같이, 인산 수용액 처리에 의한 양성자의 흡수를 통해 양이온막의 형성되었고, 이에 따라 게이트 전극의 표면 에너지가 증가하였음을 알 수 있다. The surface energy change of the gate electrode on which the cation film was formed was measured and shown in FIG. 2. As shown in FIG. 2, it was found that a cationic film was formed through absorption of protons by treatment with an aqueous solution of phosphoric acid, thereby increasing the surface energy of the gate electrode.

상기 양이온막이 형성된 게이트 전극 상에 PVP를 회전 도포법을 사용하여 상기 게이트 전극 상에 절연막을 형성하였다. 그런 다음, 유기 반도체 막으로서 펜타센(pentacene)을 열층착하여 형성하고, 마지막으로 Au를 열증착하여 소오스/드레인 전극을 형성함으로써 p형 OTFT를 제조하였다. An insulating film was formed on the gate electrode using a spin coating method of PVP on the gate electrode on which the cationic film was formed. Then, a p-type OTFT was prepared by thermally depositing pentacene as an organic semiconductor film, and finally forming a source / drain electrode by thermally depositing Au.

[실시예 2]Example 2

게이트 전극에 인산 수용액 대신 40 wt% 농도의 테트라부틸 암모늄 하이드록사이드(tetrabutyl ammonium hydroxide)을 사용하여 담금법으로 3 분 동안 처리하여 게이트 전극의 표면에 음이온막을 형성하였다는 점을 제외하고는, 실시예 1과 동일한 방법으로 유기 박막 트랜지스터(OTFT)를 제조하였다. Except that the gate electrode was treated for 3 minutes by immersion using tetrabutyl ammonium hydroxide at a concentration of 40 wt% instead of an aqueous phosphoric acid solution to form an anion film on the surface of the gate electrode. An organic thin film transistor (OTFT) was manufactured in the same manner as in Example 1.

음이온막이 형성된 게이트 전극의 표면 에너지 변화를 측정하여 도 3에 나타내었다. 도 3에 나타낸 바와 같이, 테트라부틸 암모늄 하이드록사이드 수용액 처리에 의한 수산화 이온의 흡수를 통해 음이온막이 형성되었고, 이에 따라 게이트 전극의 표면 에너지가 감소하였음을 알 수 있다. The surface energy change of the gate electrode on which the anion film was formed was measured and shown in FIG. 3. As shown in FIG. 3, it can be seen that an anionic membrane was formed through absorption of hydroxide ions by treatment with an aqueous tetrabutyl ammonium hydroxide solution, thereby reducing the surface energy of the gate electrode.

[비교예 1]Comparative Example 1

게이트 전극에 인산 수용액 처리를 행하지 않았다는 점을 제외하고는, 실시예 1과 동일한 방법으로 유기 박막 트랜지스터(OTFT)를 제조하였다. An organic thin film transistor (OTFT) was manufactured in the same manner as in Example 1, except that the aqueous phosphoric acid treatment was not performed on the gate electrode.

[실험예 1] Experimental Example 1

일반적으로 OTFT의 성능은 문턱전압, 부문턱전압 기울기(subthreshold slope), 온/오프 전류비, 전계 이동도 등으로 평가하고 있는 바, 실시예 1 및 2와 비교예 1 에 의한 OTFT의 전체적인 성능을 비교하여 하기 표 1에 나타내었다. In general, the performance of OTFT is evaluated by threshold voltage, subthreshold slope, on / off current ratio, electric field mobility, etc. The overall performance of OTFTs according to Examples 1 and 2 and Comparative Example 1 is evaluated. The comparison is shown in Table 1 below.

[표 1]TABLE 1

Figure 112007013204641-PAT00004
Figure 112007013204641-PAT00004

상기 표 1에서 보는 바와 같이, 비교예 1에 따른 OTFT에 비해 게이트 전극에 양이온막을 형성한 실시예 1에 따른 OTFT는 문턱 전압이 증가하였고, 반면에 게이트 전극에 음이온막을 형성한 실시예 2에 따른 OTFT는 문턱 전압이 현저히 감소하였음을 알 수 있다. 이상의 결과를 토대로 게이트 전극의 표면 처리를 통해 문턱 전압의 제어가 용이함을 확인할 수 있었다. As shown in Table 1, the OTFT according to Example 1 in which the cationic film was formed on the gate electrode compared to the OTFT according to Comparative Example 1 increased the threshold voltage, whereas the anion film was formed on the gate electrode according to Example 2 It can be seen that the OTFT has significantly reduced the threshold voltage. Based on the above results, it was confirmed that the threshold voltage was easily controlled through the surface treatment of the gate electrode.

[실험예 2]Experimental Example 2

게이트 전극 표면에 이온층 형성에 따른 OTFT의 전기적 특성을 평가하기 위 해, 실시예 1 및 2와 비교예 1에 따른 OTFT의 드레인-소스 전류값의 변화를 측정하여 도 4에 나타내었다. 채널 길이와 폭(L/W)은 각각 90 ㎛/200 ㎛ 였고, 드레인 전압(VD)은 -40 V로 실험하였다. In order to evaluate the electrical characteristics of the OTFT according to the formation of the ion layer on the gate electrode surface, changes in the drain-source current values of the OTFTs according to Examples 1 and 2 and Comparative Example 1 were measured and shown in FIG. 4. The channel length and width (L / W) were 90 μm / 200 μm, respectively, and the drain voltage (V D ) was tested at −40 V.

도 4를 참조하면, 게이트 전극의 전압이 -60 V일 때, 실시예 2에 따른 OTFT의 드레인-소스 전류값은 비교예 1과 대략 유사하게 나타났고, 실시예 1에 따른 OTFT의 드레인-소스 전류값은 0.0025 A로서 0.0020 A 정도의 값을 갖는 비교예 1 보다 크게 상승하였는바, 출력 특성이 향상되거나 적어도 출력 특성의 저하가 방지되었음을 알 수 있다. 따라서 본 발명에 따라 게이트 전극 표면에 이온층 형성하여 문턱 전압을 증가시키거나 감소시키는 경우에도 전기적으로 안정함을 알 수 있다. Referring to FIG. 4, when the voltage of the gate electrode is -60 V, the drain-source current value of the OTFT according to Example 2 is approximately similar to that of Comparative Example 1, and the drain-source of the OTFT according to Example 1 The current value was 0.0025 A, which was greatly increased than that of Comparative Example 1 having a value of about 0.0020 A, indicating that the output characteristics were improved or at least the degradation of the output characteristics was prevented. Accordingly, it can be seen that the ion layer is formed on the gate electrode surface to be electrically stable even when the threshold voltage is increased or decreased.

이상, 본 발명에 따른 몇몇 실시예들을 참조하여 발명의 내용을 상술하였지만, 본 발명이 속한 분야에서 통상의 지식을 가진 자라면 상기 내용을 바탕으로 본 발명의 범주내에서 다양한 응용 및 변형을 행하는 것이 가능할 것이다.The foregoing has been described above with reference to some embodiments according to the present invention, but those skilled in the art to which the present invention pertains to various applications and modifications within the scope of the present invention based on the above information. It will be possible.

이상의 설명과 같이, 본 발명에 따른 유기 박막 트랜지스터는, 게이트 전극의 표면에 이온막을 형성하여 게이트 전극의 일함수가 변화됨으로써 문턱 전압을 제어할 수 있을 뿐만 아니라, 전기적으로 안정된 특성을 유지할 수 있으므로 차세 대 전자소자로서의 응용 가능성을 극대화할 수 있다.As described above, the organic thin film transistor according to the present invention forms an ion film on the surface of the gate electrode to change the work function of the gate electrode, thereby controlling the threshold voltage and maintaining an electrically stable characteristic. The possibility of application as a large electronic device can be maximized.

Claims (14)

기판, 게이트 전극, 절연층, 소스 및 드레인 전극, 및 유기 활성층으로 구성된 유기 박막 트랜지스터(OTFT)로서, 상기 게이트 전극의 표면에 이온막이 형성되어 있어서, 게이트 전극의 일함수가 변화된 것을 특징으로 하는 유기 박막 트랜지스터. An organic thin film transistor (OTFT) composed of a substrate, a gate electrode, an insulating layer, a source and a drain electrode, and an organic active layer, wherein an ion film is formed on the surface of the gate electrode, so that the work function of the gate electrode is changed. Thin film transistor. 제 1 항에 있어서, 상기 양이온막은 게이트 전극의 표면에 산성 용액을 처리하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 1, wherein the cationic layer is formed by treating an acidic solution on a surface of a gate electrode. 제 2 항에 있어서, 상기 산성 수용액은 인산(phosphoric acid), 황산(sulfuric acid) 및 아세톤(acetone)으로 이루어진 군에서 선택된 하나 또는 둘 이상인 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 2, wherein the acidic aqueous solution is one or more selected from the group consisting of phosphoric acid, sulfuric acid, and acetone. 제 1 항에 있어서, 상기 음이온막은 게이트 전극의 표면에 염기성 용액을 처리하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 1, wherein the anion film is formed by treating a basic solution on a surface of a gate electrode. 제 4 항에 있어서, 상기 염기성 수용액은 테트라부틸 암모늄 하이드록사이드(tetrabutyl ammonium hydroxide), 수산화 나트륨(sodium hydroxide) 및 수산화 칼륨(potassium hydroxide)으로 이루어진 군에서 선택된 하나 또는 둘 이상인 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film of claim 4, wherein the basic aqueous solution is at least one selected from the group consisting of tetrabutyl ammonium hydroxide, sodium hydroxide, and potassium hydroxide. transistor. 제 2 항 또는 제 4항에 있어서, 상기 이온막은 수 옴스트롱(Å) 내지 수 나노미터(nm)의 두께로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor according to claim 2 or 4, wherein the ion film is formed to have a thickness of several ohms strong to several nanometers (nm). 제 1 항에 있어서, 상기 이온막은 진공 내에서 반응성 가스에 의해 생성된 플라즈마로 게이트 전극의 표면을 처리하여 형성된 것을 특징으로 하는 유기 박막 트랜지스터. The organic thin film transistor according to claim 1, wherein the ion film is formed by treating a surface of a gate electrode with a plasma generated by a reactive gas in a vacuum. 제 7 항에 있어서, 상기 반응성 가스는 수소, 산소, 불소계 가스 또는 불활성 가스인 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 7, wherein the reactive gas is hydrogen, oxygen, a fluorine-based gas, or an inert gas. 제 7 항에 있어서, 상기 플라즈마 처리한 이온막은 수 옴스트롱(Å) 의 두께로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.8. The organic thin film transistor according to claim 7, wherein the plasma treated ion film is formed to a thickness of several ohms strong. 제 1 항에 있어서, 상기 게이트 전극은 인듐-주석 산화물(indium-tin oxide; ITO), 크롬(Cr), 구리(Cu), 몰리브덴(Mo), 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 도핑된 규소, 금, 은, 니켈, 팔라듐, 백금, 탄탈 및 티탄으로 이루어진 군에서 선택된 하나 또는 둘 이상인 것을 특징으로 하는 유기 박막 트랜지스터.The method of claim 1, wherein the gate electrode is indium-tin oxide (ITO), chromium (Cr), copper (Cu), molybdenum (Mo), aluminum (Al), aluminum alloy (Al alloy), At least one selected from the group consisting of tungsten (W), doped silicon, gold, silver, nickel, palladium, platinum, tantalum and titanium. 제 10 항에 있어서, 상기 게이트 전극은 ITO인 것을 특징으로 하는 유기 박막 트랜지스터.The organic thin film transistor of claim 10, wherein the gate electrode is ITO. 기판, 게이트 전극, 절연층, 소스 및 드레인 전극, 및 유기 활성층으로 구성된 유기 박막 트랜지스트의 제조방법에 있어서, 일함수가 변화된 게이트 전극을 제조하기 위해, 산성 용액, 염기성 용액 또는 플라즈마로 게이트 전극을 표면 처리하여 이온막을 형성하는 공정을 포함하는 것을 특징으로 하는 제조방법. In the method for manufacturing an organic thin film transistor composed of a substrate, a gate electrode, an insulating layer, a source and a drain electrode, and an organic active layer, the gate electrode may be formed of an acidic solution, a basic solution or a plasma to produce a gate electrode having a changed work function. Surface treatment to form an ion film. 제 12 항에 있어서, 상기 산성 용액 또는 염기성 용액을 중탕하여 담금법에 의해 게이트 전극을 표면 처리하여 이온막을 형성하는 것을 특징으로 하는 제조방법. The method according to claim 12, wherein the gate electrode is surface treated by dipping to form an ion film by bathing the acidic solution or the basic solution. 제 12 항 또는 제 13 항에 있어서, 상기 산성 용액 또는 염기성 용액으로 처리 후 세정 및/또는 건조 공정을 추가로 거쳐 이온막을 형성하는 것을 특징으로 하는 제조방법. The method according to claim 12 or 13, further comprising a washing and / or drying step after treatment with the acidic or basic solution to form an ion membrane.
KR1020070014838A 2007-02-13 2007-02-13 Organic Thin Film Transistor with a Controlled threshold Voltage and Preparing the Same KR100859113B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070014838A KR100859113B1 (en) 2007-02-13 2007-02-13 Organic Thin Film Transistor with a Controlled threshold Voltage and Preparing the Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070014838A KR100859113B1 (en) 2007-02-13 2007-02-13 Organic Thin Film Transistor with a Controlled threshold Voltage and Preparing the Same

Publications (2)

Publication Number Publication Date
KR20080075648A true KR20080075648A (en) 2008-08-19
KR100859113B1 KR100859113B1 (en) 2008-09-18

Family

ID=39879165

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070014838A KR100859113B1 (en) 2007-02-13 2007-02-13 Organic Thin Film Transistor with a Controlled threshold Voltage and Preparing the Same

Country Status (1)

Country Link
KR (1) KR100859113B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982714B1 (en) * 2008-09-05 2010-09-16 서울대학교산학협력단 Thin film transistor fabricating method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20240105455A1 (en) * 2022-09-26 2024-03-28 Tokyo Electron Limited Methods to provide uniform wet etching of material within high aspect ratio features provided on a patterned substrate

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4056195B2 (en) * 2000-03-30 2008-03-05 株式会社ルネサステクノロジ Manufacturing method of semiconductor integrated circuit device
US6603141B2 (en) 2001-12-28 2003-08-05 Motorola, Inc. Organic semiconductor and method
JP2006005041A (en) * 2004-06-16 2006-01-05 Toshiba Corp Organic semiconductor element and its manufacturing method
KR100628269B1 (en) * 2004-12-03 2006-09-27 엘지.필립스 엘시디 주식회사 Organic thin film transistor, method of the same, and Liquid crystal Display Device using the same
KR100683752B1 (en) * 2005-01-19 2007-02-20 삼성에스디아이 주식회사 A thin film transistor and a method for prepairng the same
JP5386058B2 (en) * 2005-04-28 2014-01-15 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
KR101102152B1 (en) * 2005-06-28 2012-01-02 삼성전자주식회사 Method for fabricating Organic Thin Film Transistor and Organic Thin Film Transistor using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100982714B1 (en) * 2008-09-05 2010-09-16 서울대학교산학협력단 Thin film transistor fabricating method

Also Published As

Publication number Publication date
KR100859113B1 (en) 2008-09-18

Similar Documents

Publication Publication Date Title
US20060214154A1 (en) Polymeric gate dielectrics for organic thin film transistors and methods of making the same
CA2612033C (en) Organic thin film transistor with dual layer electrodes
KR101379616B1 (en) Organic Thin Film Transistor with improved Interface Characteristics and Method of Preparing the Same
US8114704B2 (en) Method for fabricating an organic thin film transistor
US20060231908A1 (en) Multilayer gate dielectric
CA2549107A1 (en) Organic thin film transistors with multilayer electrodes
US7902547B2 (en) Thin-film transistor, electro-optical device, and electronic apparatus
US7259392B2 (en) Organic thin film transistor array panel and manufacturing method thereof
CN101308904A (en) Organic thin-film transistor and manufacture method thereof
EP1533854A2 (en) Organic thin film transistor comprising buffer layer
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
US7863694B2 (en) Organic thin film transistors
JPWO2009157284A1 (en) Organic field effect transistor
KR102073763B1 (en) Organic insulating layer composition, method for forming organic insulating layrer, and organic thin film transistor including the organic insulating layer
Choi et al. Solvent effect on the electrical properties of triisopropylsilylethynyl (TIPS) pentacene organic thin-film transistors
KR100859113B1 (en) Organic Thin Film Transistor with a Controlled threshold Voltage and Preparing the Same
KR101183964B1 (en) The method for locally crystallizing organic thin film and method for fabricating organic thin film transistor using the same
JP4807174B2 (en) Organic transistor and manufacturing method thereof
US20060102954A1 (en) Organic thin film transistor array panel and manufacturing method thereof
Nketia‐Yawson et al. Interfacial Interaction Enables Enhanced Mobility in Hybrid Perovskite‐Conjugated Polymer Transistors with High‐k Fluorinated Polymer Dielectrics
KR101455600B1 (en) Organic thin film transistor and method for preparing thereof
Yadav et al. Ionic liquid gated unipolar inverters with tunable switching voltage and excellent noise margin
US7573063B1 (en) Organic thin film transistors
WO2012141225A1 (en) Method for manufacturing organic semiconductor element
KR101048676B1 (en) Photosensitive Organic Thin Film Transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130826

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140905

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150826

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160906

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170828

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee