KR20080072339A - Method of manufacturing thin film transistor array panel - Google Patents

Method of manufacturing thin film transistor array panel Download PDF

Info

Publication number
KR20080072339A
KR20080072339A KR1020070010953A KR20070010953A KR20080072339A KR 20080072339 A KR20080072339 A KR 20080072339A KR 1020070010953 A KR1020070010953 A KR 1020070010953A KR 20070010953 A KR20070010953 A KR 20070010953A KR 20080072339 A KR20080072339 A KR 20080072339A
Authority
KR
South Korea
Prior art keywords
organic semiconductor
organic solvent
organic
gate
substrate
Prior art date
Application number
KR1020070010953A
Other languages
Korean (ko)
Inventor
최태영
김보성
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070010953A priority Critical patent/KR20080072339A/en
Publication of KR20080072339A publication Critical patent/KR20080072339A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • H01L29/456Ohmic electrodes on silicon
    • H01L29/458Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • G02F1/13629Multilayer wirings

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

A method for manufacturing a thin film transistor substrate is provided to form an organic semiconductor having an interfacial characteristic with a gate insulating layer, by injecting an organic semiconductor solution, which is obtained by dissolving an organic semiconductor material in organic solvent, into an opening and drying the organic semiconductor solution under vacuum atmosphere. A gate line(121) is formed on an insulating substrate(110), wherein the gate line includes a gate electrode(124) and an end portion(129). A gate insulating layer(140) is formed on the substrate and the gate line. A data line(171) and a drain electrode(175) are formed on the gate insulating layer, wherein the data line includes a source electrode(173) and an end portion(179). A passivation layer(180) is formed on the data line, the drain electrode, and the gate insulating layer. A plurality of contact holes(181,182,185) and an opening(184) are formed in the passivation layer. An organic semiconductor solution is injected into the opening through an inkjet printing method using a nozzle. The organic semiconductor solution contains an organic semiconductor material, a first organic solvent of solid state, and a second organic solvent. The first organic solvent has a melting point higher than the normal temperature. The second organic solvent has a higher solubility than the first organic solvent. The resultant substrate is transferred in a drying chamber. Meanwhile, the organic semiconductor solution exposed to the air is firstly dried under the normal temperature to form a preliminary organic semiconductor. The preliminary organic semiconductor is dried to form an organic semiconductor(154) by heating the resultant substrate to a temperature above the melting point of the first organic solvent under steam atmosphere within the chamber. The organic semiconductor has an interfacial characteristic with the gate insulating layer and a uniform thickness. A protection member(186) is formed on the organic semiconductor. Auxiliary contact members(81,82) and a pixel electrode(191) are formed on the passivation layer.

Description

박막 트랜지스터 표시판의 제조 방법{METHOD OF MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}Method of manufacturing thin film transistor array panel {METHOD OF MANUFACTURING THIN FILM TRANSISTOR ARRAY PANEL}

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention.

도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이고,FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along the line II-II.

도 3은 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 3 is a layout view at an intermediate stage of a method of manufacturing the thin film transistor array panel of FIG. 1 according to an embodiment of the present invention;

도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 4 is a cross-sectional view of the thin film transistor array panel of FIG. 3 taken along the line IV-IV.

도 5는 도 3의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 5 is a layout view of a thin film transistor array panel in the next step of FIG. 3;

도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, FIG. 6 is a cross-sectional view of the thin film transistor array panel of FIG. 5 taken along the line VI-VI.

도 7은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 7 is a layout view of a thin film transistor array panel in the next step of FIG. 5;

도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII선을 따라 잘라 도시한 단면도이고,FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII.

도 9 내지 도 11은 도 12의 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 단면도이고,9 to 11 are cross-sectional views in an intermediate step of manufacturing the thin film transistor array panel of FIG. 12.

도 12는 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고,FIG. 12 is a layout view of a thin film transistor array panel in the next step of FIG. 7;

도 13은 도 12의 박막 트랜지스터표시판을 XII-XII선을 따라 잘라 도시한 단면도이다.FIG. 13 is a cross-sectional view of the thin film transistor array panel of FIG. 12 taken along the line XII-XII.

<도면 부호의 설명> <Description of Drawing>

110: 절연 기판 121: 게이트선110: insulating substrate 121: gate line

124: 게이트 전극 129: 게이트선의 끝 부분 124: gate electrode 129: end of gate line

140: 게이트 절연막 154: 유기 반도체140: gate insulating film 154: organic semiconductor

171: 데이터선171: data line

172, 176: 가로부 174, 177: 세로부172, 176: horizontal section 174, 177: vertical section

173: 소스 전극 175: 드레인 전극173: source electrode 175: drain electrode

180: 보호막 191: 화소 전극 180: protective film 191: pixel electrode

81, 82: 접촉 보조 부재 181, 182, 185: 접촉 구멍81, 82: contact auxiliary members 181, 182, and 185: contact holes

Q: 박막 트랜지스터의 채널Q: channel of thin film transistor

본 발명은 박막 트랜지스터 표시판 및 그 제조 방법에 관한 것이다.The present invention relates to a thin film transistor array panel and a method of manufacturing the same.

일반적으로 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting device, OLED), 전기 영동 표시 장치(electrophoretic display) 등의 평판 표시 장치는 복수 쌍의 전기장 생성 전극 과 그 사이에 들어 있는 전기 광학(electro-optical) 활성층을 포함한다. 액정 표시 장치의 경우 전기 광학 활성층으로 액정층을 포함하고, 유기 발광 표시 장치의 경우 전기 광학 활성층으로 유기 발광층을 포함한다.In general, a flat panel display device such as a liquid crystal display (LCD), an organic light emitting device (OLED), an electrophoretic display, or the like, includes a plurality of pairs of electric field generating electrodes It contains an electro-optical active layer. The liquid crystal display device includes a liquid crystal layer as the electro-optical active layer, and the organic light emitting display device includes an organic light emitting layer as the electro-optical active layer.

한 쌍을 이루는 전기장 생성 전극 중 하나는 통상 스위칭 소자에 연결되어 전기 신호를 인가받고, 전기 광학 활성층은 이 전기 신호를 광학 신호로 변환함으로써 영상을 표시한다.One of the pair of field generating electrodes is typically connected to a switching element to receive an electrical signal, and the electro-optical active layer converts the electrical signal into an optical signal to display an image.

평판 표시 장치에서는 스위칭 소자로서 삼단자 소자인 박막 트랜지스터(thin film transistor, TFT)를 사용하며, 이 박막 트랜지스터를 제어하기 위한 주사 신호를 전달하는 게이트선(gate line)과 화소 전극에 인가될 신호를 전달하는 데이터선(data line)이 평판 표시 장치에 구비된다.In the flat panel display device, a thin film transistor (TFT), which is a three-terminal element, is used as a switching element. A data line to be transmitted is provided in the flat panel display.

이러한 박막 트랜지스터 중에서 규소(Si)와 같은 무기 반도체 대신 유기 반도체를 포함하는 유기 박막 트랜지스터(organic thin film transistor, OTFT)에 대한 연구가 활발히 이루어지고 있다.Among these thin film transistors, studies on organic thin film transistors (OTFTs) including organic semiconductors instead of inorganic semiconductors such as silicon (Si) have been actively conducted.

유기 박막 트랜지스터는 진공이나 고온 처리 공정 없이 저온에서 액정 공정(solution process)을 통해 제작할 수 있다. 이에 따라 대량 생산이 가능하며 제품의 공정 비용을 절감할 수 있다.The organic thin film transistor may be manufactured through a liquid crystal process at a low temperature without a vacuum or a high temperature treatment process. This enables mass production and reduces the process costs of the product.

이러한 유기 박막 트랜지스터의 유기 반도체(organic semiconductor, OSC)는 유기 반도체(OSC)가 형성될 영역을 둑(bank)처럼 둘러싸는 격벽을 형성하고, 격벽으로 둘러싸인 영역(이하 개구부라 한다.) 안에 잉크젯(inkjet) 공정을 통해 유기 용액을 채운 다음, 유기 용액의 건조를 위해 건조 공정을 위한 챔버로 기판을 이송 하고, 증기 분위기(vapor atmosphere)에서 유기 용액을 건조하여 형성한다.The organic semiconductor (OSC) of the organic thin film transistor forms a partition wall surrounding a region where the organic semiconductor OSC is to be formed, like a bank, and an inkjet (hereinafter, referred to as an opening) surrounded by the partition wall. After filling the organic solution through an inkjet process, the substrate is transferred to a chamber for a drying process for drying the organic solution, and the organic solution is formed by drying the organic solution in a vapor atmosphere.

그러나 기판을 이송할 때, 유기 용액의 일부가 증발하여 유기 용액 상부 표면에 유기막이 만들어진다. However, when transporting the substrate, part of the organic solution evaporates to form an organic film on the upper surface of the organic solution.

이 유기막은 하부에 존재하는 유기 용액이 챔버 내에 증기에 의해 천천히 건조되는 것을 차단한다. 이에 따라 완전한 유기 반도체가 형성되지 않아 박막 트랜지스터의 전기적 특성이 저하될 수 있다.This organic film prevents the organic solution existing below from being slowly dried by the vapor in the chamber. As a result, a complete organic semiconductor may not be formed and electrical characteristics of the thin film transistor may be degraded.

따라서 본 발명이 이루고자 하는 기술적 과제는 박막 트랜지스터의 전기적 특성을 향상하기 위한 것이다.Accordingly, an object of the present invention is to improve the electrical characteristics of a thin film transistor.

본 발명의 한 실시예에 따른 박막 트랜지스터 표시판은 기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계, 상기 게이트 배선 위에 게이트 절연막을 형성하는 단계, 상기 게이트 절연막 위에 소스 전극을 포함하는 데이터 배선 및 드레인 전극을 형성하는 단계, 상기 게이트 절연막, 상기 데이터 배선 및 드레인 전극 위에 보호막을 형성하는 단계, 상기 보호막을 식각하여 상기 소스 전극 및 상기 드레인 전극을 노출하는 개구부 및 접촉 구멍을 형성하는 단계, 상기 개구부 내에 잉크젯 인쇄 방식으로 유기 반도체 용액을 주입하는 단계, 및 상기 유기 반도체 용액을 건조하여 유기 반도체를 형성하는 단계를 포함하며, 상기 유기 반도체 용액은 유기 반도체 물질, 고체 상태의 제1 유기 용매 및 상기 고체 상태의 제1 유기 용매를 용해하는 제2 유기 용매를 포함한다.According to an exemplary embodiment of the present invention, a thin film transistor array panel includes: forming a gate wiring including a gate electrode on a substrate, forming a gate insulating film on the gate wiring, and forming a gate wiring on the gate insulating film; Forming an electrode, forming a protective film on the gate insulating film, the data line and the drain electrode, etching the protective film to form an opening and a contact hole exposing the source electrode and the drain electrode, wherein the protective film is formed in the opening; Injecting an organic semiconductor solution by inkjet printing, and drying the organic semiconductor solution to form an organic semiconductor, wherein the organic semiconductor solution comprises an organic semiconductor material, a first organic solvent in a solid state, and the solid state Second to dissolve the first organic solvent of Organic solvents.

상기 유기 반도체 용액을 건조하여 유기 반도체를 형성하는 단계는 상기 기판을 챔버 내로 이송하는 단계, 상기 챔버 내를 증기 분위기로 만든 상태에서 상기 고체 상태인 상기 제1 유기 용매의 녹는점 이상으로 상기 기판을 가열하는 단계를 포함할 수 있다.Drying the organic semiconductor solution to form an organic semiconductor may include transferring the substrate into a chamber, and placing the substrate above a melting point of the first organic solvent in the solid state in a state of forming a vapor atmosphere in the chamber. Heating may be included.

상기 제1 유기 용매는 시클로헥사놀(cyclohexanol), 비벤질(bibenzyl), 2,5-디브로모-p-자일렌(2,5-dibromo-p-xylene), 3,5-디브로모-톨루엔(3,5-dibromo-toluene), 2-클로로-5-메틸페놀(2-chloro-5-methylphenol), 4-클로로-2-메틸페놀(4-chloro-2-methylphenol), 3-클로로-3-메틸페놀(3-chloro-3-methylphenol), 5-클로로-2-메틸페놀(5-chloro-2-methylphenol), 1-페닐피롤(1-phenylpyrrole), 4H-피란-4-원(4H-pyran-4-one), 2,4,6-트리클로로피리미딘(2,4,6-trichlorropyrimidine), 2,3,4-트리메틸-1(2,3,4-Trimethyl-1), 3-펜탄디올(pentanediol), 디카플루오로비페닐(decafluorobiphenyl), 1,4-디-t-부틸벤젠(1,4-di-tert-buthylbenzene), 2,6-디-t-부틸-4에틸페놀(1,4-di-tert-buthyl-ethylphenol), 2,6-디-t-부틸-4-메틸피리딘(2,6-di-tert-buthyl-4-methylpyridine), 2,6-디-t-부틸페놀(2,6-di-tert-buthylphenol), 2,4-디-t-부틸페놀(1,4-di-tert-buthylphenol), 2,5-디클로로아닐린(2,5-dichloroaniline) 및 3,5-디클로로아닐린(3,5-dichloroaniline) 중 적어도 하나의 물질로 이루어질 수 있다.The first organic solvent is cyclohexanol, bibenzyl, 2,5-dibromo-p-xylene, 3,5-dibromo -Toluene (3,5-dibromo-toluene), 2-chloro-5-methylphenol, 4-chloro-2-methylphenol, 3- Chloro-3-methylphenol, 5-chloro-2-methylphenol, 1-phenylpyrrole, 4H-pyran-4- Circle (4H-pyran-4-one), 2,4,6-trichloropyrimidine (2,4,6-trichlorropyrimidine), 2,3,4-trimethyl-1 (2,3,4-Trimethyl-1 ), 3-pentanediol, decafluorobiphenyl, 1,4-di-t-butylbenzene, 2,6-di-t-butyl- 4 ethylphenol (1,4-di-tert-buthyl-ethylphenol), 2,6-di-t-butyl-4-methylpyridine (2,6-di-tert-buthyl-4-methylpyridine), 2,6 -Di-t-butylphenol (2,6-di-tert-buthylphenol), 2,4-di-t-butylphenol (1,4-di-tert-buthylphenol), 2,5-dichloroaniline (2, 5-dichloroaniline) and 3,5-dichloro Of aniline (3,5-dichloroaniline) may be formed of at least one material.

상기 제1 유기 용매를 용해하는 상기 제2 유기 용매는 테트랄린(tetralin) 및 아니솔(anisol) 중 어느 하나의 물질로 이루어질 수 있다.The second organic solvent that dissolves the first organic solvent may be made of any one material of tetralin and anisol.

이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings so that those skilled in the art may easily implement the present invention. As those skilled in the art would realize, the described embodiments may be modified in various different ways, all without departing from the spirit or scope of the present invention.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.In the drawings, the thickness of layers, films, panels, regions, etc., are exaggerated for clarity. Like parts are designated by like reference numerals throughout the specification. When a portion of a layer, film, region, plate, etc. is said to be "on top" of another part, this includes not only when the other part is "right over" but also when there is another part in the middle. On the contrary, when a part is "just above" another part, there is no other part in the middle.

그러면 도 1 및 도 2를 참고로 하여 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판에 대하여 상세하게 설명한다. Next, a thin film transistor array panel according to an exemplary embodiment of the present invention will be described in detail with reference to FIGS. 1 and 2.

도 1은 본 발명의 한 실시예에 따른 박막 트랜지스터 표시판의 배치도이고, 도 2는 도 1의 박막 트랜지스터 표시판을 II-II 선을 따라 잘라 도시한 단면도이다.1 is a layout view of a thin film transistor array panel according to an exemplary embodiment of the present invention, and FIG. 2 is a cross-sectional view of the thin film transistor array panel of FIG. 1 taken along line II-II.

투명한 유리, 실리콘(silicone) 또는 플라스틱(plastic) 따위로 만들어진 절연 기판(substrate)(110) 위에 게이트선(121)이 형성되어 있다.The gate line 121 is formed on an insulating substrate 110 made of transparent glass, silicon, or plastic.

게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(129)을 포함한다. 게이트 신호를 생성하는 게이트 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 게이트 구동 회로가 기판(110) 위에 집적되어 있는 경우 게이트선(121)이 연장되어 게이트 구동 회로와 직접 연결될 수 있다.The gate line 121 transmits a gate signal and mainly extends in a horizontal direction. Each gate line 121 includes a plurality of gate electrodes 124 protruding upwards and a wide end portion 129 for connection with another layer or an external driving circuit. A gate driving circuit (not shown) that generates a gate signal is mounted on a flexible printed circuit film (not shown) attached over the substrate 110, directly mounted on the substrate 110, or integrated into the substrate 110. Can be. When the gate driving circuit is integrated on the substrate 110, the gate line 121 may extend to be directly connected to the gate driving circuit.

게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 금(Au)이나 금 합금 등 금 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위의 저저항 도전체 또는 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와 같은 도전성 산화물로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다.The gate line 121 may be formed of aluminum-based metal such as aluminum (Al) or aluminum alloy, silver-based metal such as silver (Ag) or silver alloy, gold-based metal such as gold (Au) or gold alloy, copper (Cu), copper alloy, etc. Copper-based metals, molybdenum-based metals such as molybdenum (Mo) and molybdenum alloys, low-resistance conductors such as chromium (Cr), tantalum (Ta) and titanium (Ti), or indium tin oxide (ITO) and indium zinc oxide (IZO) It may be made of a conductive oxide such as. However, they may have a multilayer structure including two conductive films (not shown) having different physical properties.

게이트선(121)은 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.The gate line 121 may be inclined at an inclined angle of about 30 ° to about 80 ° with respect to the surface of the substrate 110.

게이트선(121) 위에는 게이트 절연막(140)이 형성되어 있다. 게이트 절연막(140)은 유기 물질 또는 무기 물질로 만들어질 수 있으며, 유기 물질의 예로는 폴리이미드(polyimide), 폴리비닐알코올(polyvinyl alcohol), 폴리플루오란(polyfluorane), 파릴렌(parylene) 등의 용해성 고분자 화합물을 들 수 있으며, 무기 물질의 예로는 옥타데실트리클로로실란(octadecyl trichlorosilane, OTS)으로 표면처리된 산화규소 따위를 들 수 있다.The gate insulating layer 140 is formed on the gate line 121. The gate insulating layer 140 may be made of an organic material or an inorganic material. Examples of the organic material may include polyimide, polyvinyl alcohol, polyfluorane, parylene, and the like. A soluble high molecular compound is mentioned, An example of an inorganic substance is a silicon oxide surface-treated with octadecyl trichlorosilane (OTS).

게이트 절연막(140) 위에는 데이터선(data line)(171) 및 드레인 전극(drain electrode)(175)이 형성되어 있다.A data line 171 and a drain electrode 175 are formed on the gate insulating layer 140.

데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어서 게이트선(121)과 교차한다. 각 데이터선(171)은 옆으로 돌출되어 있는 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위한 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. The data line 171 transmits a data signal and mainly extends in the vertical direction to cross the gate line 121. Each data line 171 includes a wide end portion 179 for connecting a source electrode 173 protruding to the side and another layer or an external driving circuit. A data driving circuit (not shown) for generating a data signal is mounted on a flexible printed circuit film (not shown) attached to the substrate 110, directly mounted on the substrate 110, or integrated in the substrate 110. Can be.

소스 전극(173)은 데이터선(171)과 연결되어 있는 가로부(172)와 게이트 전극(124)과 중첩하는 세로부(174)를 포함한다.The source electrode 173 includes a horizontal portion 172 connected to the data line 171 and a vertical portion 174 overlapping the gate electrode 124.

드레인 전극(175)은 섬형이며, 게이트 전극(124) 위에서 소스 전극(173)의 세로부(174)와 마주하는 세로부(177)와 이로부터 옆으로 뻗어 있는 가로부(176)를 포함한다.The drain electrode 175 is island-shaped and includes a vertical portion 177 facing the vertical portion 174 of the source electrode 173 and a horizontal portion 176 extending laterally from the gate electrode 124.

데이터선(171) 및 드레인 전극(175)은 게이트선(121)과 마찬가지로 저저항성 도전체 또는 도전성 산화물로 만들어질 수 있다.Like the gate line 121, the data line 171 and the drain electrode 175 may be made of a low resistance conductor or a conductive oxide.

데이터선(171) 및 드레인 전극(175)은 그 측면이 기판(110) 면에 대하여 약 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.Side surfaces of the data line 171 and the drain electrode 175 may be inclined at an inclination angle of about 30 ° to 80 ° with respect to the surface of the substrate 110.

데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에는 복수의 접촉 구멍(181, 182, 185)과 개구부(184)를 갖는 보호막(180)이 형성되어 있다. 보호막(180)은 유기 절연 물질 또는 무기 절연 물질로 만들어질 수 있다.A passivation layer 180 having a plurality of contact holes 181, 182, and 185 and an opening 184 is formed on the data line 171, the drain electrode 175, and the gate insulating layer 140. The passivation layer 180 may be made of an organic insulating material or an inorganic insulating material.

접촉 구멍(181, 182, 185)는 각각 게이트선(121)의 끝 부분(129), 데이터 선(171)의 끝 부분(179) 및 드레인 전극(175)을 노출하고, 개구부(184)는 서로 마주하는 소스 전극(173) 및 드레인 전극(175)과 그 사이에 노출된 게이트 절연막(140)을 노출한다.The contact holes 181, 182, and 185 expose the end portion 129 of the gate line 121, the end portion 179 of the data line 171, and the drain electrode 175, respectively, and the openings 184 may be adjacent to each other. The source electrode 173 and the drain electrode 175 facing each other and the gate insulating layer 140 exposed therebetween are exposed.

이러한 보호막(180)의 개구부(184) 내에는 잉크젯 인쇄 방법(inkjet printing)으로 형성한 유기 반도체(154)가 형성되어 있다. 이때, 유기 반도체(154)는 균일한 두께를 가지며, 게이트 절연막(140)과 접착력이 좋다.An organic semiconductor 154 formed by inkjet printing is formed in the opening 184 of the passivation layer 180. In this case, the organic semiconductor 154 has a uniform thickness and has good adhesion with the gate insulating layer 140.

유기 반도체(154)는 펜타센(pentacene)과 그 전구체, 테트라벤조포피린(tetrabenzoporphyrin)과 그 유도체, 폴리페닐렌비닐렌(polyphenylenevinylene)과 그 유도체, 폴리플러렌(polyfluorene)과 그 유도체, 폴리티닐렌비닐렌(polythienylenevinylene)과 그 유도체, 폴리티오펜(polythiophene)과 그 유도체, 폴리티에노티오펜(polythienothiophene)과 그 유도체, 폴리아릴아민(polyarylamine)과 그 유도체, 프탈로시아닌(phthalocyanine)과 그 유도체, 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체 중에서 선택된 적어도 하나로 만들어질 수 있다.The organic semiconductor 154 includes pentacene and its precursors, tetrabenzoporphyrin and its derivatives, polyphenylenevinylene and its derivatives, polyfluorene and its derivatives, and polytinylene vinyl. Polythienylenevinylene and its derivatives, polythiophene and its derivatives, polythienothiophene and its derivatives, polyarylamine and its derivatives, phthalocyanine and its derivatives, metallized phthalocyanine (metallized phthalocyanine) or halogenated derivatives thereof, perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA) or imide derivatives thereof, perylene or It may be made of at least one selected from derivatives including coronene and their substituents. have.

이러한 유기 반도체(154) 위에는 보호 부재(186)가 형성되어 있다. 보호 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다. The protection member 186 is formed on the organic semiconductor 154. The protection member 186 is made of a fluorine-based hydrocarbon compound or a polyvinyl alcohol-based compound, and protects the organic semiconductor 154 from external heat, plasma, or chemicals.

하나의 게이트 전극(124), 하나의 소스 전극(173) 및 하나의 드레인 전극(175)은 유기 반도체(154)와 함께 하나의 박막 트랜지스터를 이루며, 박막 트랜지스터의 채널(channel)(Q)은 소스 전극(173)과 드레인 전극(175) 사이의 유기 반도체(154)에 형성된다. 이때, 소스 전극(173)과 드레인 전극(175)의 마주하는 부분은 굴곡지게 형성함으로써 채널 폭을 늘려서 전류 특성을 개선할 수도 있다.One gate electrode 124, one source electrode 173, and one drain electrode 175 form one thin film transistor together with the organic semiconductor 154, and the channel Q of the thin film transistor is a source. An organic semiconductor 154 is formed between the electrode 173 and the drain electrode 175. In this case, the portions of the source electrode 173 and the drain electrode 175 facing each other may be bent to increase the channel width to improve current characteristics.

보호막(180) 및 접촉 구멍(181, 182, 185) 위에는 접촉 보조 부재(81, 82) 및 화소 전극(191)이 형성되어 있다.The contact auxiliary members 81 and 82 and the pixel electrode 191 are formed on the passivation layer 180 and the contact holes 181, 182, and 185.

화소 전극(191)은 접촉 구멍(185)을 통하여 드레인 전극(175)과 연결되어 있다. 화소 전극(191)은 드레인 전극(175)으로부터 데이터 전압을 인가 받아 공통 전압(common voltage)을 인가 받는 다른 표시판(도시하지 않음)의 공통 전극(common electrode)(도시하지 않음)과 함께 전기장을 생성함으로써 두 전극 사이의 액정층(도시하지 않음)의 액정 분자의 방향을 결정한다. 화소 전극(191)과 공통 전극은 축전기[이하 “액정 축전기(liquid crystal capacitor)”라 함]를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.The pixel electrode 191 is connected to the drain electrode 175 through the contact hole 185. The pixel electrode 191 receives an data voltage from the drain electrode 175 and generates an electric field together with a common electrode (not shown) of another display panel (not shown) to which a common voltage is applied. This determines the direction of the liquid crystal molecules of the liquid crystal layer (not shown) between the two electrodes. The pixel electrode 191 and the common electrode form a capacitor (hereinafter, referred to as a "liquid crystal capacitor") to maintain an applied voltage even after the thin film transistor is turned off.

접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 게이트선(121)의 끝 부분(129)과 데이터선(171)의 끝 부분(179)과 각각 연결된다. 접촉 보조 부재(81, 82)는 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.The contact auxiliary members 81 and 82 are connected to the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 through the contact holes 181 and 182, respectively. The contact auxiliary members 81 and 82 compensate for and protect the adhesion between the end portion 129 of the gate line 121 and the end portion 179 of the data line 171 and the external device.

화소 전극(191) 및 접촉 보조 부재(81, 82)는 IZO 또는 ITO 등과 같은 투명한 도전 물질로 만들어진다.The pixel electrode 191 and the contact assistants 81 and 82 are made of a transparent conductive material such as IZO or ITO.

그러면 도 1 및 도 2에 도시한 유기 박막 트랜지스터 표시판을 제조하는 방법에 대하여 도 3 내지 도 13을 참고하여 상세히 설명한다. Next, a method of manufacturing the organic thin film transistor array panel illustrated in FIGS. 1 and 2 will be described in detail with reference to FIGS. 3 to 13.

도 3은 도 1의 박막 트랜지스터 표시판을 본 발명의 한 실시예에 따라 제조하는 방법의 중간 단계에서의 배치도이고, 도 4는 도 3의 박막 트랜지스터 표시판을 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 3의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 6은 도 5의 박막 트랜지스터 표시판을 VI-VI 선을 따라 잘라 도시한 단면도이고, 도 7은 도 5의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 8은 도 7의 박막 트랜지스터 표시판을 VIII-VIII선을 따라 잘라 도시한 단면도이고, 도 9 내지 도 11은 도 12의 박막 트랜지스터 표시판을 제조하는 중간 단계에서의 단면도이고, 도 12는 도 7의 다음 단계에서의 박막 트랜지스터 표시판의 배치도이고, 도 13은 도 12의 박막 트랜지스터표시판을 XII-XII선을 따라 잘라 도시한 단면도이다.3 is a layout view at an intermediate stage of the method of manufacturing the thin film transistor array panel of FIG. 1 according to an exemplary embodiment of the present invention, and FIG. 4 is a cross-sectional view of the thin film transistor array panel of FIG. 3 taken along line IV-IV. 5 is a layout view of a thin film transistor array panel in a next step of FIG. 3, and FIG. 6 is a cross-sectional view of the thin film transistor array panel of FIG. 5 taken along a line VI-VI, and FIG. FIG. 8 is a cross-sectional view of the thin film transistor array panel of FIG. 7 taken along the line VIII-VIII, and FIGS. 9 to 11 are cross-sectional views at an intermediate stage of manufacturing the thin film transistor array panel of FIG. 12 is a layout view of a thin film transistor array panel of the next step of FIG. 7, and FIG. 13 is a cross-sectional view of the thin film transistor array panel of FIG. 12 taken along the line XII-XII.

먼저, 도 3 및 도 4에 도시한 바와 같이, 절연 기판(110) 위에 도전층을 스퍼터링(sputtering) 따위로 적층한 후 사진 식각하여 게이트 전극(124) 및 끝 부분(129)을 포함하는 게이트선(121)을 형성한다.First, as illustrated in FIGS. 3 and 4, a conductive layer is sputtered on the insulating substrate 110 and then photo-etched to form a gate line including a gate electrode 124 and an end portion 129. (121) is formed.

다음, 도 5 및 도 6에 도시한 바와 같이, 기판(110) 및 게이트선(121) 위에 게이트 절연막(140)을 적층한 후, 그 위에 도전층을 적층하고 이를 사진 식각하여 소스 전극(173) 및 끝 부분(179)을 포함하는 데이터선(171)과 드레인 전극(175)을 형성한다.Next, as shown in FIGS. 5 and 6, after the gate insulating layer 140 is stacked on the substrate 110 and the gate line 121, a conductive layer is stacked on the substrate 110, and the source electrode 173 is photo-etched. And a data line 171 and a drain electrode 175 including an end portion 179.

다음 도 7 및 도 8에 도시한 바와 같이, 데이터선(171), 드레인 전극(175) 및 게이트 절연막(140) 위에 보호막(180)을 형성한다. 여기서, 보호막(180)은 무기 절연물 또는 유기 절연물 따위로 만들어지며 표면이 평탄할 수 있다.Next, as shown in FIGS. 7 and 8, the passivation layer 180 is formed on the data line 171, the drain electrode 175, and the gate insulating layer 140. Here, the passivation layer 180 may be made of an inorganic insulator or an organic insulator and may have a flat surface.

이어, 보호막(180)을 사진 식각 공정을 이용하여 복수의 접촉 구멍(181, 182, 185) 및 개구부(184)를 형성한다.Subsequently, the passivation layer 180 is formed using a photolithography process to form the plurality of contact holes 181, 182, and 185 and the openings 184.

이어, 도 9에 도시한 바와 같이, 개구부(184) 내에 노즐(40)을 이용한 잉크젯 인쇄 방법으로 유기 반도체 용액(5)을 주입한다. 여기서, 유기 반도체 용액(5)은 유기 반도체 물질과 상온보다 높은 녹는점을 갖는 고체 상태의 제1 유기 용매 및 제1 유기 용매에 대해 높은 용해도를 갖는 제2 유기 용매를 포함한다. Next, as shown in FIG. 9, the organic semiconductor solution 5 is injected into the opening 184 by an inkjet printing method using the nozzle 40. Here, the organic semiconductor solution 5 includes an organic semiconductor material and a first organic solvent in a solid state having a melting point higher than room temperature and a second organic solvent having high solubility in the first organic solvent.

유기 반도체 물질은 펜타센(pentacene)과 그 전구체, 테트라벤조포피린(tetrabenzoporphyrin)과 그 유도체, 폴리페닐렌비닐렌(polyphenylenevinylene)과 그 유도체, 폴리플러렌(polyfluorene)과 그 유도체, 폴리티닐렌비닐렌(polythienylenevinylene)과 그 유도체, 폴리티오펜(polythiophene)과 그 유도체, 폴리티에노티오펜(polythienothiophene)과 그 유도체, 폴리아릴아민(polyarylamine)과 그 유도체, 프탈로시아닌(phthalocyanine)과 그 유도체, 금속화 프탈로시아닌(metallized phthalocyanine) 또는 그의 할로겐화 유도체, 페릴렌테트라카르복실산 이무수물(perylenetetracarboxylic dianhydride, PTCDA), 나프탈렌테트라카르복실산 이무수물(naphthalenetetracarboxylic dianhydride, NTCDA) 또는 이들의 이미드 유도체, 페릴렌(perylene) 또는 코로넨(coronene)과 그들의 치환기를 포함하는 유도체 중에서 선택된 적어도 하나로 만들어질 수 있다.Organic semiconductor materials include pentacene and its precursors, tetrabenzoporphyrin and its derivatives, polyphenylenevinylene and its derivatives, polyfluorene and its derivatives, and polytinylenevinylene polythienylenevinylene and its derivatives, polythiophene and its derivatives, polythienothiophene and its derivatives, polyarylamine and its derivatives, phthalocyanine and its derivatives, metallized phthalocyanines phthalocyanine or its halogenated derivatives, perylenetetracarboxylic dianhydride (PTCDA), naphthalenetetracarboxylic dianhydride (NTCDA) or imide derivatives thereof, perylene or coronene at least one selected from derivatives containing coronene and their substituents. There.

고체 상태의 제1 유기 용매는 시클로헥사놀(cyclohexanol), 비벤 질(bibenzyl), 2,5-디브로모-p-자일렌(2,5-dibromo-p-xylene), 3,5-디브로모-톨루엔(3,5-dibromo-toluene), 2-클로로-5-메틸페놀(2-chloro-5-methylphenol), 4-클로로-2-메틸페놀(4-chloro-2-methylphenol), 3-클로로-3-메틸페놀(3-chloro-3-methylphenol), 5-클로로-2-메틸페놀(5-chloro-2-methylphenol), 1-페닐피롤(1-phenylpyrrole), 4H-피란-4-원(4H-pyran-4-one), 2,4,6-트리클로로피리미딘(2,4,6-trichlorropyrimidine), 2,3,4-트리메틸-1(2,3,4-Trimethyl-1), 3-펜탄디올(pentanediol), 디카플루오로비페닐(decafluorobiphenyl), 1,4-디-t-부틸벤젠(1,4-di-tert-buthylbenzene), 2,6-디-t-부틸-4에틸페놀(1,4-di-tert-buthyl-ethylphenol), 2,6-디-t-부틸-4-메틸피리딘(2,6-di-tert-buthyl-4-methylpyridine), 2,6-디-t-부틸페놀(2,6-di-tert-buthylphenol), 2,4-디-t-부틸페놀(1,4-di-tert-buthylphenol), 2,5-디클로로아닐린(2,5-dichloroaniline) 및 3,5-디클로로아닐린(3,5-dichloroaniline) 중에서 선택된 적어도 하나의 물질로 구성할 수 있다.The first organic solvent in the solid state is cyclohexanol, bibenzyl, 2,5-dibromo-p-xylene, 3,5-di Bromo-toluene (3,5-dibromo-toluene), 2-chloro-5-methylphenol, 4-chloro-2-methylphenol, 3-chloro-3-methylphenol, 5-chloro-2-methylphenol, 1-phenylpyrrole, 4H-pyran- 4-membered (4H-pyran-4-one), 2,4,6-trichloropyrimidine (2,4,6-trichlorropyrimidine), 2,3,4-trimethyl-1 (2,3,4-Trimethyl -1), 3-pentanediol, decafluorobiphenyl, 1,4-di-t-butylbenzene, 2,6-di-t- Butyl-4ethylphenol (1,4-di-tert-buthyl-ethylphenol), 2,6-di-t-butyl-4-methylpyridine (2,6-di-tert-buthyl-4-methylpyridine), 2 , 6-di-t-butylphenol (2,6-di-tert-buthylphenol), 2,4-di-t-butylphenol (1,4-di-tert-buthylphenol), 2,5-dichloroaniline ( 2,5-dichloroaniline) and 3,5- Dichloroaniline (3,5-dichloroaniline) may be composed of at least one material selected from.

제2 유기 용매는 테트랄린(tetralin) 및 아니솔(anisol)과 같은 물질 중에서 선택된 적어도 하나의 물질로 구성할 수 있다.The second organic solvent may be composed of at least one material selected from materials such as tetralin and anisol.

이러한 제1 및 제2 유기 용매는 유기 반도체 물질과 화학적으로 반응하지 않고 유기 반도체 물질을 용해한다.These first and second organic solvents dissolve the organic semiconductor material without chemically reacting with the organic semiconductor material.

한편, 유기 반도체 물질에 대한 제2 유기 용매의 용해도가 높지 않은 경우, 유기 반도체 물질에 대해 높은 용해도를 갖는 제3 유기 용매를 추가할 수도 있다.On the other hand, when the solubility of the second organic solvent in the organic semiconductor material is not high, a third organic solvent having high solubility in the organic semiconductor material may be added.

그 다음, 도 10에 도시한 바와 같이, 유기 용액의 건조를 위한 챔 버(chamber) 내로 기판(100)을 이송한다. 이 과정에서 공기 중에 노출된 유기 반도체 용액(5)은 상온에서 일차적으로 건조되는데, 이때, 유기 반도체 용액(5)을 구성하는 물질 중 휘발성이 높고 녹는점이 상온보다 낮은 제2 유기 용매가 휘발되어 예비 유기 반도체(50)가 형성된다.Next, as shown in FIG. 10, the substrate 100 is transferred into a chamber for drying the organic solution. In this process, the organic semiconductor solution 5 exposed to air is primarily dried at room temperature. At this time, a second organic solvent having a high volatility and a melting point lower than room temperature is preliminarily volatilized among the materials constituting the organic semiconductor solution 5. The organic semiconductor 50 is formed.

상온에서 액체 상태인 유기 용매만을 사용하는 경우에는 기판 이송시, 상온에 노출된 유기 용액이 증발하여 유기 용액 상부 표면에 유기막이 형성된다. 그러나 본 발명의 노출된 예비 유기 반도체(50) 내에는 고체 상태의 제1 유기 용매가 휘발되지 않고 유기 반도체 물질과 함께 존재하므로 기판 이송시 유기막이 형성되지 않는다. 이어, 도 11에 도시한 바와 같이, 챔버 내의 증기 분위기에서 제1 유기 용매의 녹는점 이상으로 기판(110)을 가열하여 예비 유기 반도체(50)를 건조한다. 이와 같이 증기 분위기에서 예비 유기 반도체(50)를 건조함에 따라 고체 상태의 제1 유기 용매가 천천히 고르게 증발한다. When only an organic solvent in a liquid state at room temperature is used, the organic solution exposed to room temperature evaporates during substrate transfer to form an organic film on the upper surface of the organic solution. However, in the exposed preliminary organic semiconductor 50 of the present invention, since the first organic solvent in the solid state does not volatilize and is present with the organic semiconductor material, no organic layer is formed during substrate transfer. Subsequently, as illustrated in FIG. 11, the substrate 110 is heated above the melting point of the first organic solvent in a vapor atmosphere in the chamber to dry the preliminary organic semiconductor 50. As the preliminary organic semiconductor 50 is dried in the vapor atmosphere as described above, the first organic solvent in the solid state is slowly and evenly evaporated.

한편, 상온에서 액체 상태인 유기 용매만을 사용하는 경우, 전술한 유기막은 챔버 내의 증기와 유기 용매의 접촉을 차단한다. 이로 인해, 유기 용매는 기판에 전달되는 열에 의해 짧은 시간 내에 불균일하게 건조되는데, 이로 인해 게이트 절연막과 유기 반도체의 계면 특성이 나빠지고, 박막 트랜지스터의 전기적 특성이 저하될 수 있다.On the other hand, when using only the organic solvent in the liquid state at room temperature, the above-described organic film blocks the contact of the vapor and the organic solvent in the chamber. As a result, the organic solvent is non-uniformly dried within a short time by heat transferred to the substrate. As a result, the interface characteristics between the gate insulating film and the organic semiconductor may be degraded, and the electrical characteristics of the thin film transistor may be degraded.

그러나 본 발명에서는 예비 유기 반도체(50)와 증기가 고르게 접촉하여 예비유기 반도체(50)가 천천히 건조된다. 이에 따라, 도 12 및 도 13에 도시한 바와 같이, 게이트 절연막(140)과의 계면 특성이 좋으며 두께가 균일한 유기 반도체(151) 가 형성된다. 따라서, 박막 트랜지스터의 전기적 특성이 향상될 수 있다.However, in the present invention, the preliminary organic semiconductor 50 is uniformly contacted with the vapor to dry the preliminary organic semiconductor 50 slowly. As a result, as shown in FIGS. 12 and 13, an organic semiconductor 151 having a good interface characteristic with the gate insulating layer 140 and having a uniform thickness is formed. Thus, the electrical characteristics of the thin film transistor can be improved.

마지막으로, 도 1 및 도 2에 도시한 바와 같이, 유기 반도체(154) 상부에 보호 부재(186)를 형성한다. 이 보호 부재(186)는 불소계 탄화수소 화합물 또는 폴리비닐알코올계 화합물 따위로 만들어지며, 외부의 열, 플라스마 또는 화학 물질로부터 유기 반도체(154)를 보호한다.Finally, as shown in FIGS. 1 and 2, the protection member 186 is formed on the organic semiconductor 154. The protective member 186 is made of a fluorine-based hydrocarbon compound or a polyvinyl alcohol-based compound, and protects the organic semiconductor 154 from external heat, plasma, or chemicals.

그리고 나서, 보호막(180) 및 접촉 구멍(181, 182, 185) 위에 ITO 또는 IZO와 같은 투명 도전막을 형성하고, 패터닝하여 접촉 보조 부재(81, 82) 및 화소 전극(191)을 형성한다. 이때, 접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통해 각각 노출된 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 전기적으로 연결을 이룬다. 그리고 화소 전극(191)은 접촉 구멍(185)을 통해 노출된 드레인 전극(175)과 전기적으로 연결을 이룬다.Then, a transparent conductive film such as ITO or IZO is formed on the passivation layer 180 and the contact holes 181, 182, and 185, and patterned to form the contact auxiliary members 81, 82 and the pixel electrode 191. In this case, the contact auxiliary members 81 and 82 are electrically connected to the end portions 129 of the gate lines 121 and the end portions 179 of the data lines 171 exposed through the contact holes 181 and 182, respectively. To achieve. The pixel electrode 191 is electrically connected to the drain electrode 175 exposed through the contact hole 185.

본 발명에 따르면, 고체 상태의 제1 유기 용매와 제1 유기 용매에 대한 용해도가 높은 제2 유기 용매를 포함하는 용매에 유기 반도체를 녹여 이루어진 유기 반도체 용액을 잉크젯 인쇄 방식으로 개구부 내에 주입하고 건조 챔버 내로 기판을 이송하여 진공 분위기에서 유기 반도체 용액을 건조하여 게이트 절연막과 계면 특성이 좋은 유기 반도체를 형성한다. 이에 따라, 박막 트랜지스터의 전기적 특성이 향상될 수 있다.According to the present invention, an organic semiconductor solution formed by dissolving an organic semiconductor in a solvent comprising a solid organic first solvent and a second organic solvent having high solubility in the first organic solvent is injected into the opening by inkjet printing, and then dried. The substrate is transferred into the substrate, and the organic semiconductor solution is dried in a vacuum atmosphere to form an organic semiconductor having good interfacial properties with the gate insulating film. Accordingly, the electrical characteristics of the thin film transistor may be improved.

이상에서 본 발명의 바람직한 실시예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있 는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다. Although the preferred embodiments of the present invention have been described in detail above, the scope of the present invention is not limited thereto, and various modifications and improvements of those skilled in the art using the basic concepts of the present invention defined in the following claims are also provided. It belongs to the scope of the present invention.

Claims (4)

기판 위에 게이트 전극을 포함하는 게이트 배선을 형성하는 단계,Forming a gate wiring including a gate electrode on the substrate, 상기 게이트 배선 위에 게이트 절연막을 형성하는 단계,Forming a gate insulating film on the gate wiring; 상기 게이트 절연막 위에 소스 전극을 포함하는 데이터 배선 및 드레인 전극을 형성하는 단계,Forming a data line and a drain electrode including a source electrode on the gate insulating layer; 상기 게이트 절연막, 상기 데이터 배선 및 드레인 전극 위에 보호막을 형성하는 단계,Forming a passivation layer on the gate insulating layer, the data line and the drain electrode; 상기 보호막을 식각하여 상기 소스 전극 및 상기 드레인 전극을 노출하는 개구부 및 접촉 구멍을 형성하는 단계, Etching the passivation layer to form openings and contact holes exposing the source electrode and the drain electrode; 상기 개구부 내에 잉크젯 인쇄 방식으로 유기 반도체 용액을 주입하는 단계, 및Injecting an organic semiconductor solution into the opening by inkjet printing; and 상기 유기 반도체 용액을 건조하여 유기 반도체를 형성하는 단계Drying the organic semiconductor solution to form an organic semiconductor 를 포함하며,Including; 상기 유기 반도체 용액은 유기 반도체 물질, 고체 상태의 제1 유기 용매 및 상기 고체 상태의 제1 유기 용매를 용해하는 제2 유기 용매를 포함하는 박막 트랜지스터 표시판의 제조 방법.And the organic semiconductor solution comprises an organic semiconductor material, a first organic solvent in a solid state, and a second organic solvent in which the first organic solvent in the solid state is dissolved. 제1항에서,In claim 1, 상기 유기 반도체 용액을 건조하여 유기 반도체를 형성하는 단계는 상기 기 판을 챔버 내로 이송하는 단계, 상기 챔버 내를 증기 분위기로 만든 상태에서 상기 고체 상태인 상기 제1 유기 용매의 녹는점 이상으로 상기 기판을 가열하는 단계를 포함하는 박막 트랜지스터 표시판의 제조 방법.Drying the organic semiconductor solution to form an organic semiconductor may include transferring the substrate into a chamber, wherein the substrate is above the melting point of the first organic solvent in the solid state in a state of making the chamber into a vapor atmosphere. Method of manufacturing a thin film transistor array panel comprising the step of heating. 제1항에서,In claim 1, 상기 제1 유기 용매는 시클로헥사놀(cyclohexanol), 비벤질(bibenzyl), 2,5-디브로모-p-자일렌(2,5-dibromo-p-xylene), 3,5-디브로모-톨루엔(3,5-dibromo-toluene), 2-클로로-5-메틸페놀(2-chloro-5-methylphenol), 4-클로로-2-메틸페놀(4-chloro-2-methylphenol), 3-클로로-3-메틸페놀(3-chloro-3-methylphenol), 5-클로로-2-메틸페놀(5-chloro-2-methylphenol), 1-페닐피롤(1-phenylpyrrole), 4H-피란-4-원(4H-pyran-4-one), 2,4,6-트리클로로피리미딘(2,4,6-trichlorropyrimidine), 2,3,4-트리메틸-1(2,3,4-Trimethyl-1), 3-펜탄디올(pentanediol), 디카플루오로비페닐(decafluorobiphenyl), 1,4-디-t-부틸벤젠(1,4-di-tert-buthylbenzene), 2,6-디-t-부틸-4에틸페놀(1,4-di-tert-buthyl-ethylphenol), 2,6-디-t-부틸-4-메틸피리딘(2,6-di-tert-buthyl-4-methylpyridine), 2,6-디-t-부틸페놀(2,6-di-tert-buthylphenol), 2,4-디-t-부틸페놀(1,4-di-tert-buthylphenol), 2,5-디클로로아닐린(2,5-dichloroaniline) 및 3,5-디클로로아닐린(3,5-dichloroaniline) 중 적어도 하나의 물질로 이루어진 박막 트랜지스터 표시판의 제조 방법.The first organic solvent is cyclohexanol, bibenzyl, 2,5-dibromo-p-xylene, 3,5-dibromo -Toluene (3,5-dibromo-toluene), 2-chloro-5-methylphenol, 4-chloro-2-methylphenol, 3- Chloro-3-methylphenol, 5-chloro-2-methylphenol, 1-phenylpyrrole, 4H-pyran-4- Circle (4H-pyran-4-one), 2,4,6-trichloropyrimidine (2,4,6-trichlorropyrimidine), 2,3,4-trimethyl-1 (2,3,4-Trimethyl-1 ), 3-pentanediol, decafluorobiphenyl, 1,4-di-t-butylbenzene, 2,6-di-t-butyl- 4 ethylphenol (1,4-di-tert-buthyl-ethylphenol), 2,6-di-t-butyl-4-methylpyridine (2,6-di-tert-buthyl-4-methylpyridine), 2,6 -Di-t-butylphenol (2,6-di-tert-buthylphenol), 2,4-di-t-butylphenol (1,4-di-tert-buthylphenol), 2,5-dichloroaniline (2, 5-dichloroaniline) and 3,5-dichloro Aniline (3,5-dichloroaniline) method for producing a TFT array panel consisting of at least one material selected from the group consisting of. 제1항에서,In claim 1, 상기 제1 유기 용매를 용해하는 상기 제2 유기 용매는 테트랄린(tetralin) 및 아니솔(anisol) 중 어느 하나의 물질로 이루어진 박막 트랜지스터 표시판의 제조 방법.The second organic solvent for dissolving the first organic solvent is a method of manufacturing a thin film transistor array panel made of a material of any one of tetralin and anisol.
KR1020070010953A 2007-02-02 2007-02-02 Method of manufacturing thin film transistor array panel KR20080072339A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070010953A KR20080072339A (en) 2007-02-02 2007-02-02 Method of manufacturing thin film transistor array panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070010953A KR20080072339A (en) 2007-02-02 2007-02-02 Method of manufacturing thin film transistor array panel

Publications (1)

Publication Number Publication Date
KR20080072339A true KR20080072339A (en) 2008-08-06

Family

ID=39882691

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070010953A KR20080072339A (en) 2007-02-02 2007-02-02 Method of manufacturing thin film transistor array panel

Country Status (1)

Country Link
KR (1) KR20080072339A (en)

Similar Documents

Publication Publication Date Title
KR101197053B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20070014579A (en) Organic thin film transistor array panel and method for manufacturing the same
US7993958B2 (en) Organic thin film transistor array panel and manufacturing method thereof
KR101187205B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20070052067A (en) Organic thin film transistor array panel and method for manufacturing the same
JP4999440B2 (en) Organic thin film transistor array panel and manufacturing method thereof
US7712888B2 (en) Inkjet printing system for manufacturing thin film transistor array
JP2006005352A (en) Thin-film transistor display panel utilizing organic semiconductor and manufacturing method therefor
KR20080013297A (en) Method for manufacturing thin film transistor array panel
KR20080026957A (en) Method for manufacturing thin film transistor array panel
KR101251997B1 (en) Thin film transistor array panel and method for manufacturing the same
KR20080013300A (en) Thin film transistor array panel and method for manufacturing the same
KR20070115221A (en) Thin film transistor array panel and method for manufacturing the same
KR20070052505A (en) Organic thin film transistor array panel and method for manufacturing the same
KR101189274B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20080072339A (en) Method of manufacturing thin film transistor array panel
KR20080042441A (en) Organic thin film transistor array panel and fabricating methode thereof
KR20080078348A (en) Thin film transistor array panel and method for manufacturing the same
KR20070096609A (en) Thin film transistor array panel and method for manufacturing the same
KR101272331B1 (en) Organic thin film transistor array panel and method for manufacturing the same
KR20080045845A (en) Thin film transistor array panel and method for manufacturing the same
KR20080044436A (en) Thin film transistor array panel and method for manufacturing the same
KR20080026236A (en) Thin film transistor array panel and method for manufacturing the same
KR20080051818A (en) Thin film transistor array panel and method for manufacturing the same
KR20070105446A (en) Thin film transistor array panel and method for manufacturing the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination