KR20080067429A

KR20080067429A - 고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템

Info

Publication number: KR20080067429A
Application number: KR1020070004695A
Authority: KR
Inventors: 유영갑; 김용대; 최종화; 박진섭; 안영일
Original assignee: 충북대학교 산학협력단
Priority date: 2007-01-16
Filing date: 2007-01-16
Publication date: 2008-07-21
Also published as: KR100865678B1

Abstract

가/감산, 쉬프트만을 이용하여 곱셈 역원기의 연산 동작을 수행할 수 있도록 함으로써 곱셈 역원기의 계산 속도를 향상시킬 수 있는 고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템이 개시된다. 본 발명은 암호 연산시 유한체 GF(p)에서의 연산 수행시간에서 가장 많이 차지하는 곱셈역원시 연산 동작에서 모듈러 연산 또는 곱셈/나눗셈을 필요로 하지 않고 단지 가/감산, 쉬프트만을 이용하여 계산 속도를 향상시킬 수 있는 장점이 있다. 또한 기존의 다른 역원 방식보다 반복 연산을 줄임으로서 계산 속도를 높일 수 있다.

Description

고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템{method and system for fast inversion of high-speed public-key crypto system}

도 1은 일반적인 공개키 암호 시스템의 전체적인 구성도이다.

도 2는 본 발명에 따른 공개키 암호 시스템에서 고속 곱셈 역원을 수행하기 위한 개략적인 흐름도이다.

도 3은 본 발명에 따른 고속 곱셈 역원 시스템의 개략적인 구성도이다.

도 4는 도 3의 고속 곱셈 역원 회로에서 입ㆍ출력 도메인 변경 방법을 보여주기 위한 흐름도이다.

<도면의 주요 부분에 대한 부호의 설명>

100 : 공개키 암호 시스템 110 : 메인 콘트롤러

120 : 연산 제어부 130 : 연산 장치

140 : 프로그램 메모리 150 : 프로그램 메모리

201 : 제어부 202, 206 : MUX

204 : 레지스터 208 : 보정부

본 발명은 고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템에 관한 것으로, 보다 상세하게는 가/감산, 쉬프트만을 이용하여 곱셈 역원기의 연산 동작을 수행할 수 있도록 함으로써 곱셈 역원기의 계산 속도를 향상시킬 수 있는 고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템에 관한 것이다.

일반적으로, 공개키 암호시스템이란 인터넷에서 보안을 유지하기 위한 암호 방식 중 암호화와 복호화 과정에서 서로 다른 키를 사용하는 비대칭 방식을 말한다. 즉, 공개키 암호 시스템은 타인이 메시지를 암호화할 때 사용하는 공개키(Public Key)와 암호문을 원래의 메시지로 복원할 때 쓰는 비밀키(Private key)로 구성돼 있어 두개의 키를 사용한다. 메시지를 보낼 때 메시지에 비밀키를 이용해 암호화 알고리즘에 의해 계산된 값을 첨부해 보내면 수신자는 공개키를 이용해 역으로 계산하여 이 메시지의 진위여부를 확인하는 것이다.

이러한 공개키 암호 시스템 연산은 기본적으로 유한체 연산을 포함하고 있으며 이 연산에 따라 암호 시스템의 효율성이 결정된다. 공개키 암호 시스템의 수행시간은 곱셈 및 역원 연산이 가장 많이 차지하며 이 중 역원 연산은 곱셈에 비해 시간 복잡도가 크므로 많은 연구의 대상이 되고 있다. 유한체 GF(p)에서 역원 연산은 0이 아닌 GF(p)의 원소 x의 역원 x^-1은 xy = 1을 만족하는 원소 y이다.

유한체 GF(p)의 역원 연산은 주로 확장된 유클리드 알고리즘 (extended euclidean algorithm)과 몽고메리 역원 알고리즘(Montgomery inverse algorithm) 방법을 기반으로 한다. 1997년 유한체 GF(p)에서 모듈러 인버젼을 위한 간단한 알고리즘 방법들이 발표되었다. 그것은 바이너리 버전의 확장된 유클리드 모듈러 인버젼 방법이다. 이 방법은 입력된 값에 따라 반복문을 수행하면서 주어진 유한체에서의 쉬프트 연산, 덧셈이나 뺄셈 연산을 수행하면서 역원을 계산한다.

유클리드 모듈러 인버젼 방법은 종래의 바이너리 인버젼 방법 보다 빠르다. 또한 바이너리 버전의 확장된 유클리드 모듈러 인버젼 방법의 연산 동작에 필요한 하드웨어 구현 시 세 개의 덧셈기와 뺄셈기로 구성할 수 있다.

그러나 유클리드 모듈러 인버젼 방법은 불필요한 연산 동작과 특정한 연산 동작 시 어떠한 처리동작도 할 수 없는 상태가 되어 비능률적인 연산처리의 원인이 되는 문제점이 있었다.

본 발명은 상기의 문제점을 해소하기 위하여 발명된 것으로, 공개키 암호 시스템에 사용되는 곱셈 역원기 연산 동작에서 모듈러 연산 또는 곱셈/나눗셈을 필요로 하지 않고 단지 가/감산, 쉬프트만을 이용하여 계산 속도를 향상시키고, 기존의 곱셈역원방식보다 개선된 공개키 암호 시스템의 유한체 GF(p)에서의 효율적인 곱셈역원 방법 및 이를 수행하는 고속 역원기를 제공하는 데 그 목적이 있다.

이와 같은 목적을 달성하기 위한 본 발명은,

p는 0이 아닌 소수이고, 입력값 x∈(0,p) 일 때, p는 u 변수, x는 v변수, r변수에는 0이 입력되며, s변수에는 1이 입력되는 단계;

u 변수에 입력되는 p값이 짝수라면, r 변수에는 r을 2로 나눈 후 모듈러 p한 결과를, u 변수에는 u를 2로 나눈 결과를 입력시키며, 상기 v 변수에 입력되는 x값이 짝수라면, 상기 s 변수에는 s를 2로 나눈 후 모듈러 p한 결과를, 상기 v 변수에는 v를 2로 나눈 결과를 입력키는 단계;

u 변수 및 v 변수의 입력이 홀수이고, u 변수의 입력이 v 변수의 입력보다 크다면, u 변수에는 u 변수의 입력값에서 v 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, r 변수에는 r 변수의 입력값과 s 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키는 단계;

u 변수 및 v 변수의 입력이 홀수이고 u 변수의 입력값이 v 변수의 입력값보다 작다면, v 변수의 입력은 v 변수의 입력값에서 u 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, s 변수에는 s 변수의 입력값과 r 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키는 단계; 그리고,

v변수의 입력값이 1이면 상기 s의 변수의 값을 출력값 y로 선택하는 단계를 포함한다.

이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.

첨부된 도 1은 일반적인 공개키 암호 시스템의 전체적인 구성도이고, 도 2는 본 발명에 따른 공개키 암호 시스템에서 고속 곱셈 역원을 수행하기 위한 개략적인 흐름도이다. 또한, 도 3은 본 발명에 따른 고속 곱셈 역원 회로의 개략적인 구성도이고, 도 4는 도 3의 고속 곱셈 역원 회로에서 입ㆍ출력 도메인 변경 방법을 보여주기 위한 흐름도이다.

공개키 암호 시스템(100)은 도 1에서 보는 바와 같이, 프로그램 메모리(140)를 포함하는 메인 콘트롤러(110), 연산 제어부(120) 및 데이터 메모리(150)를 포함하는 연산 장치(130)로 구성된다. 메인 콘트롤러(110)는 호스트 시스템(도시되지 않음)으로부터 제어신호를 받아 연산 제어부(120)를 제어한다. 연산 제어부(120)의 제어를 받는 연산 장치(130)는 GF(p)에서의 덧셈, 제곱승, 곱셈 그리고 역원(inversion)을 수행한다.

일반적으로 전통적인 모듈러 역원(modular inversion)방법으로 모듈러 지수 (modular exponent)방법과 확장된 유클리드(extended Euclidean)방법이 있는 데, 이 방법들은 곱셈, 제곱, 나눗셈과 같은 복잡한 연산 동작이 포함되어 동작속도가 느리다.

본 발명에 따른 공개키 암호 시스템에서의 고속곱셈역원방법은 도 2에서 보는 바와 같이, 입력조건에서 p는 0이 아닌 소수이고, 입력값 x∈(0,p) 일 때, p는 u 변수, x는 v변수, r변수에는 0이 입력되며, s변수에는 1이 입력된다. (단계 S1)

단계 S1에서, u 변수에 입력되는 p값이 짝수라면, r 변수에는 r을 2로 나눈 후 모듈러 p한 결과를, u 변수에는 u를 2로 나눈 결과를 입력시킨다.(단계 S2~S3)

또한, 단계 S1에서, v 변수에 입력되는 x값이 짝수라면, s 변수에는 s를 2로 나눈 후 모듈러 p한 결과를, v 변수에는 v를 2로 나눈 결과를 입력시킨다.(단계 S4~S5)

단계 S2 및 단계 S4후에 u 변수 및 v 변수의 입력이 짝수가 아닐 경우, 즉 u 변수 및 v 변수의 입력이 홀수일 때, 만약 u 변수의 입력이 v 변수의 입력보다 크다면(단계 S6), u 변수에는 u 변수의 입력값에서 v 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, r 변수에는 r 변수의 입력값과 s 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키고 단계 2로 복귀한다.(단계 S7)

단계 S2 및 단계 S4후에서 u 변수 및 v 변수의 입력이 홀수일 때, 만약 u 변수의 입력값이 v 변수의 입력값보다 작다면(단계 S6), v 변수의 입력은 v 변수의 입력값에서 u 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, s 변수에는 s 변수의 입력값과 r 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키고 단계 4로 복귀한다.(단계 S8)

그리고 단계 S4후에 v변수의 입력값이 1이면, (단계 S9) s의 변수의 값이 출력값 y로 된다.(단계 S10)

본 발명에 따른 공개키 암호 시스템에서의 고속곱셈역원방법은 홀수 데이터와 홀수 데이터의 뺄셈 결과가 짝수라는 사실을 이용하여 두변수가 홀수일 경우에는 두 변수의 뺄셈으로 중간값을 감소시킨다. 뺄셈의 결과로 생성된 짝수 중간값은 다음 반복 연산에서 쉬프트 연산을 한번에 수행하는 것이 가장 큰 특징이다.

즉, 종래의 곱셈역원방법이 u, v변수의 입력값 중 한 개가 짝수이고 다른 나머지가 홀수일 경우 다음 반복 연산으로 상기의 S2~S3 단계 또는 S4~S5단계를 한번 더 실행되어야 하며, 더욱이 만약 u 또는 v 변수의 입력값을 2로 나눌 때 오로지 상기의 S2~S3 또는 S4~S5 단계만을 되풀이하여 실행되어 연산속도가 저하되는 반면에 본 발명에 따른 고속 곱셈역원방법은 u, v변수의 입력값이 홀수 일 경우 뺄셈을 수행한 후 다음 단계의 반복연산과정에서 수행하는 쉬프트 연산을 한번에 처리할 수 있는 구조를 이용하여 연산의 반복횟수를 감소시키는 것이다.

<표 1> 각 곱셈역원방식에 따른 평균 계산량 비교

비트수 (Bits)	연산 횟수			종래대비 효율증가율
비트수 (Bits)	Sun's	Zhou's	본 발명	Sun (%)	Zhou (%)
128	1064	649	424	60.2	34.7
160	1336	816	553	58.6	32.2
192	1607	983	658	59.0	33.1
224	1878	1150	763	59.4	33.7
256	2149	1317	876	59.2	33.5
384	3233	1984	1344	58.4	32.3
521	4425	2723	1715	61.2	37.0

<표 1>은 본 발명에 따른 곱셈 역원기와 종래의 자오(Zhou)와 선(Sun)등이 개발한 곱셈역원기를 비교했을 경우 비트수에 대한 평균 계산량을 나타낸다.<표 1>에서 보는 바와 같이, 비교결과 각 비트에서 전체적으로 본 발명에 따른 곱셈역원방법이 종래의 선(Sun) 및 자오(Zhou)등이 개발한 방법보다 평균 계산횟수가 작은 것을 확인할 수 있다.

본 발명에 따른 고속곱셈역원방법을 수행하기 위한 곱셈 역원 시스템은 도 3에서 보는 바와 같이, 기존의 역원 장치와는 다르게 가산기, 감산기를 따로 구성하지 않고, 입력되는 변수값들의 빠른 계산을 위한 홀수(odd) 및 짝수(even)판별 및 가/감산의 연산방법을 선택하기 위한 제어부(201)가 형성된다. 제 1 ~제 4MUX(202A~202D)는 곱셈 역원 계산을 위한 입력 변수인 유한체GF(p)의 소수값 p, 모듈러 역원 x, 초기 변수 0 및 1을 입력받아 제어부(201)의 제어를 받아 선택된 값을 출력한다. 제 1 ~제 4MUX(202A~202D)의 출력측에는 제어부(201)에서 제어를 받아 선택된 입력변수 값 및 쉬프트 된 변수값, 보정부를 통해 나온 출력값을 각각 변수 u, v, r, s로 입력받아 이를 저장하고 쉬프트 연산하기 위한 제1~제4 레지스터(204A~204D)가 접속된다.

제1~제4 레지스터(204A~204D)의 출력측에는 제어부(201)의 제어신호를 받아 제1~제4 레지스터(204A~204D)에 저장된 변수 u, v, r, s의 쉬프트 값 및 초기변수 0, p값을 선택하여 출력시키기 위한 제 5~제 6MUX(206A~206B)가 접속된다. 제 5~제 6MUX(206A~206B)의 출력측에는 제어부(201)의 제어신호를 받아 제 5~제 6MUX(206A~206B)에서 출력된 각 변수의 덧셈, 뺄셈 연산을 수행하는 보정부(208)가 접속된다.

본 발명에 따른 곱셈역원 시스템은 쉬프트와 덧셈, 뺄셈연산의 반복에 따른 간단한 구조를 가진다. 곱셈역원을 위해 각 변수 u, v, r, s값을 입력받는 제 1~제 4 레지스터(204A~204D)는 정해진 초기 입력 값으로 세팅되며, 제 1 ~제4 MUX(202A~202D)는 짝수(even) 및 홀수(odd)를 판별하며, 제어부(201)에 의하여 선택된 데이터를 출력한다. 본 발명에 따른 곱셈역원 시스템에서는 u/2, v/2, r/2, s/2값을 얻기 위해 지연이 큰 나눗셈기를 사용하지 않고 제 1~제 4 레지스터(204A~204D)는 쉬프트 레지스터를 사용하여 빠른 값을 얻는다. 보정부(208)는 별도의 감산기가 없이 한개의 가산기로 구성되어 두 입력 값을 더하거나 뺀다. 이때 제어부(201)로부터 짝수(even) 및 홀수(odd)판별조건에 따라 제 1~제 4 레지스터(204A~204D)의 데이터를 더하거나 뺄 것인지 데이터 값을 출력 할 것 인지 결정한다. 보정부(208)는 조건이 만족했을 경우 s 레지스터(204D)를 거쳐 출력하고 그렇지 않을 경우 각 레지스터에 입력된다.

본 발명에 따른 곱셈역원 시스템은 입ㆍ출력도메인의 확장이 가능한데 이는 도 4에서 보는 바와 같이 유한체상에서의 입ㆍ출력조건이 정수도메인 뿐만 아니라 몽고메리도메인까지 확장이 가능하다. 기본적으로 정수도메인 입력조건에 대해 정수도메인 출력의 경우, 정수 도메인 입력 x에 대해 모듈러 인버젼한 결과인 x^-1이 정수도메인 출력으로 결정된다. 몽고메리도메인 입력 x2ⁿ은 몽고메리 프로덕트와 모듈러 인버젼 방법에 의해 몽고메리 도메인 x^-12ⁿ 으로 출력된다. 여기서 몽고메리 프로덕트와 모듈러 인버젼 방법으로 같은 도메인간의 입ㆍ출력뿐만 아니라 다른 도메인간의 확장 입ㆍ출력이 가능하다. 정수도메인 입력에서 몽고메리도메인 출력으로, 몽고메리도메인 입력에서 정수도메인 출력으로의 확장도 가능하다. 이러한 확장은 공개키암호시스템의 효율성을 높일 수 있다.

상술한 바와 같이, 본 발명에 따른 본 발명에 따른 고속곱셈역원방법은 유한체 GF(p)에서의 곱셈역원시 연산 동작 모듈러 연산 또는 곱셈/나눗셈을 필요로 하지 않고 단지 가/감산, 쉬프트만을 이용하여 연산 속도를 향상시킬 수 있는 장점이 있다. 또한 기존의 다른 역원 방식보다 반복 연산을 줄임으로서 계산 속도를 높일 수 있어서, 고속이 요구되는 공개키암호시스템에 효과적으로 사용할 수 있다.

이상에서 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하였으나, 본 발명은 이에 한정되는 것이 아니며 본 발명의 기술적 사상의 범위 내에서 당업자에 의해 그 개량이나 변형이 가능하다.

Claims

ⅰ)p는 0이 아닌 소수이고, 입력값 x∈(0,p) 일 때, p는 u 변수, x는 v변수, r변수에는 0이 입력되며, s변수에는 1이 입력되는 단계(S1);

ⅱ)상기 ⅰ단계에서, 상기 u 변수에 입력되는 p값이 짝수라면, 상기 r 변수에는 r을 2로 나눈 후 모듈러 p한 결과를, 상기 u 변수에는 u를 2로 나눈 결과를 입력시키며, 상기 v 변수에 입력되는 x값이 짝수라면, 상기 s 변수에는 s를 2로 나눈 후 모듈러 p한 결과를, 상기 v 변수에는 v를 2로 나눈 결과를 입력키는 단계 (S2~S5);

ⅲ) 상기 ⅱ단계후에, 상기 u 변수 및 v 변수의 입력이 홀수이고, 상기 u 변수의 입력이 v 변수의 입력보다 크다면, 상기 u 변수에는 u 변수의 입력값에서 v 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, 상기 r 변수에는 r 변수의 입력값과 s 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키고 상기 ⅱ단계로 복귀하는 단계;(S6,S7)

ⅲ) 상기 ⅱ단계후에, 상기 u 변수 및 v 변수의 입력이 홀수이고 u 변수의 입력값이 v 변수의 입력값보다 작다면, v 변수의 입력은 v 변수의 입력값에서 u 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, 상기 s 변수에는 s 변수의 입력값과 r 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키고 상기 ⅱ단계로 복귀하는 단계;(S6,S8) 그리고,

ⅳ) 상기 ⅱ단계후에 상기 v변수의 입력값이 1이면 상기 s의 변수의 값을 출력값 y로 선택하는 단계;(S10)를 포함하는 고속 공개키 암호시스템의 고속 곱셈 역원 방법.
입력되는 변수값들의 홀수(odd) 및 짝수(even)판별하고 가/감산의 연상방법을 선택하며 곱셈연산을 위한 제어를 수행하는 제어부(201);

상기 제어부(201)의 제어신호에 의하여 각각 0이 아닌 소수값인 p, 입력값인 x, 0 및 1을 입력받아 선택된 값을 출력하기 위한 제 1 ~제 4MUX(202A~202D);

상기 제 1 ~제 4MUX(202A~202D)의 출력측에 접속되어 각각 0이 아닌 소수값인 p, 입력값인 x, 0 및 1을 각각 변수 u, v, r, s로 입력받아 이를 저장하고 쉬프트 연산하기 위한 제1~제4 레지스터(204A~204D);

상기 제1~제4 레지스터(204A~204D)의 출력측에 접속되어 상기 제어부(201)의 제어신호를 받아 제1~제4 레지스터(204A~204D)에 저장된 변수 u, v, r, s값을 선택하여 출력시키기 위한 제 5~제 6MUX(206A~206B); 그리고,

상기 제 5~제 6MUX(206A~206B)의 출력측에 접속되고 상기 제어부(201)의 제어신호를 받아 제 5~제 6MUX(206A~206B)에서 출력된 각 변수의 덧셈, 뺄셈 연산을 수행하는 보정부(208)를 포함하는 고속 공개키 암호시스템의 고속 곱셈 역원 시스템.