KR20080066338A - Thin film transistor and flat panel display using the thin film transistor - Google Patents

Thin film transistor and flat panel display using the thin film transistor Download PDF

Info

Publication number
KR20080066338A
KR20080066338A KR1020070003652A KR20070003652A KR20080066338A KR 20080066338 A KR20080066338 A KR 20080066338A KR 1020070003652 A KR1020070003652 A KR 1020070003652A KR 20070003652 A KR20070003652 A KR 20070003652A KR 20080066338 A KR20080066338 A KR 20080066338A
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
organic
layer
insulating film
Prior art date
Application number
KR1020070003652A
Other languages
Korean (ko)
Inventor
박창서
이성은
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070003652A priority Critical patent/KR20080066338A/en
Publication of KR20080066338A publication Critical patent/KR20080066338A/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

A thin film transistor is provided to avoid a contact defect between a source/drain electrode and a semiconductor layer by forming a gate insulation layer whose part is made of an inorganic insulation layer and by forming an organic insulation layer in a region except the inorganic insulation layer. A source/drain electrode(40,50), a semiconductor layer(60) and a gate electrode(20) are formed on a substrate(10). An inorganic insulation layer(30) is formed between the semiconductor layer and the gate electrode. An organic insulation layer(31) is formed in a region except the inorganic insulation layer. The semiconductor layer can be one selected from a group of amorphous silicon, polycrystalline silicon, compound semiconductor, oxide semiconductor and organic semiconductor. The substrate can be one of plastic, a metal thin film or micro glass.

Description

박막 트랜지스터 및 이를 이용한 평판 디스플레이 장치{Thin film transistor and Flat Panel Display using the thin film transistor}Thin film transistor and flat panel display using the thin film transistor

도 1은 본 발명의 일례에 따른 평판 디스플레이 장치의 단면 구조를 도시한 것이다.1 illustrates a cross-sectional structure of a flat panel display device according to an example of the present invention.

도 2a 내지 2b는 박막 트랜지스터의 다양한 일례를 설명하기 위한 도면이다.2A to 2B are views for explaining various examples of the thin film transistor.

도 3은 박막 트랜지스터를 형성하는 방법의 일례를 설명하기 위한 도면이다.3 is a view for explaining an example of a method of forming a thin film transistor.

***** 도면의 주요 부분에 대한 부호의 설명 ********** Explanation of symbols for the main parts of the drawing *****

10 : 기판 20 : 게이트 전극10 substrate 20 gate electrode

30 : 무기 절연막 31 : 유기 절연막30 inorganic insulating film 31 organic insulating film

40 : 소스 전극 50 : 드레인 전극40 source electrode 50 drain electrode

60 : 반도체 층 70 : 보호막60 semiconductor layer 70 protective film

80 : 비어홀 90 : 화소 전극80: via hole 90: pixel electrode

100: 유기막 층 110 : 공통 전극100: organic film layer 110: common electrode

본 발명은 박막 트랜지스터 및 이를 이용한 평판 디스플레이 장치에 관한 것 이다.The present invention relates to a thin film transistor and a flat panel display device using the same.

액정 디스플레이 장치(LCD) 나 전계발광 디스플레이 장치(LED) 등의 평판 디스플레이 장치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자 등으로 사용된다.Thin film transistors used in flat panel display devices such as liquid crystal display (LCD) and electroluminescent display (LED) are used as switching elements for controlling the operation of each pixel and driving elements for driving the pixels. .

이러한 박막 트랜지스터는 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 반도체층을 구비하며, 이 소스 전극, 드레인 전극 및 반도체층과 절연되는 게이트 전극이 구비된다.The thin film transistor includes a source electrode and a drain electrode, and a semiconductor layer formed between the source electrode and the drain electrode, and a gate electrode insulated from the source electrode, the drain electrode, and the semiconductor layer.

한편, 근래에는 차세대 디스플레이로서 유연한 기판을 사용하는 영상을 구현하는 유연한 디스플레이가 주목받고 있다. 이와 같이 유연한 기판을 사용하는 경우, 박막 트랜지스터 역시 유연한 성질을 갖도록 하기 위하여 반도체층과 게이트 전극 사이에 유연한 성질의 절연막을 사용하고 있다.Meanwhile, recently, a flexible display that realizes an image using a flexible substrate as a next generation display has attracted attention. In the case of using a flexible substrate as described above, an insulating film having a flexible property is used between the semiconductor layer and the gate electrode so that the thin film transistor also has a flexible property.

그러나, 이와 같은 경우, 소스 및 드레인 전극과 반도체층 사이에 접촉불량으로 인하여 소자의 안정성 및 신뢰성 등에 문제가 생겨 픽셀이 불량이 발생할 수 있다.However, in such a case, poor contact between the source and drain electrodes and the semiconductor layer may cause a problem such as stability and reliability of the device, which may cause a pixel defect.

본 발명은 외부로부터의 충격 또는 물리적 변형에 대한 완충역할을 적절하게 수행하면서, 소스 및 드레인 전극과 반도체 층 사이의 접촉불량을 방지하여 소자의 안정성 및 신뢰성이 보다 향상된 박막 트랜지스터 및 평판 디스플레이 장치를 제공하는데 그 목적이 있다.The present invention provides a thin film transistor and a flat panel display device having improved stability and reliability of the device by preventing contact failure between the source and drain electrodes and the semiconductor layer while appropriately performing a buffer against shock or physical deformation from the outside. Its purpose is to.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.Technical problems to be achieved by the present invention are not limited to the above-mentioned technical problems, and other technical problems not mentioned above will be clearly understood by those skilled in the art from the following description. Could be.

상기와 같은 기술적 과제를 해결하기 위한 본 발명의 일례에 따른 박막 트랜지스터는 기판상에 형성되는 소스 또는 드레인 전극, 반도체층, 게이트 전극을 포함하고, 반도체 층과 게이트 전극 사이에 형성되는 무기 절연막 및 무기 절연막 이외의 영역에 형성되는 유기 절연막을 포함한다.According to an exemplary embodiment of the present invention, a thin film transistor includes a source or drain electrode, a semiconductor layer, and a gate electrode formed on a substrate, and an inorganic insulating layer and an inorganic layer formed between the semiconductor layer and the gate electrode. An organic insulating film formed in a region other than the insulating film is included.

또한, 유기 절연막은 벤조 사이클로부탄, 폴리비닐페놀, 폴리이미드 및 파릴렌으로부터 선택되고, 무기 절연막은 SiOx, SiNx 및 SiON으로부터 선택될 수 있다.In addition, the organic insulating film may be selected from benzo cyclobutane, polyvinylphenol, polyimide and parylene, and the inorganic insulating film may be selected from SiOx, SiNx and SiON.

또한, 반도체층은 비정질 실리콘, 다결정 실리콘, 화합물 반도체, 산화물 반도체 및 유기 반도체를 포함하는 군에서 선택된 어느 하나일 수 있다.In addition, the semiconductor layer may be any one selected from the group consisting of amorphous silicon, polycrystalline silicon, compound semiconductor, oxide semiconductor, and organic semiconductor.

또한, 기판은 플라스틱 또는 금속 박막 또는 마이크로 글라스 중 어느 하나일 수 있다. In addition, the substrate may be either a plastic or metal thin film or micro glass.

또한, 본 발명의 일례에 따른 평판 디스플레이 장치는 전술한 박막 트랜지스터, 박막 트랜지스터의 소스 또는 드레인 전극 중 적어도 하나에 연결되는 화소 전극, 화소 전극 상에 위치하는 유기막층 및 발광층 상에 위치하는 공통전극을 포함한다.In addition, a flat panel display device according to an exemplary embodiment of the present invention may include a thin film transistor, a pixel electrode connected to at least one of a source or drain electrode of the thin film transistor, an organic film layer on the pixel electrode, and a common electrode on the light emitting layer. Include.

또한, 유기막층은 유기물로 형성된 유기 발광층을 포함하도록 할 수 있다.In addition, the organic film layer may include an organic light emitting layer formed of an organic material.

또한, 박막트랜지스터는 박막트랜지스터는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터 중 적어도 어느 하나일 수 있다.이하, 본 발명의 실시예를 첨부된 도면을 참조하여 상세히 설명하고자 한다.In addition, the thin film transistor may be at least one of a switching thin film transistor and a driving thin film transistor. Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1은 본 발명의 일례에 따른 평판 디스플레이 장치의 단면 구조를 도시한 것이다.1 illustrates a cross-sectional structure of a flat panel display device according to an example of the present invention.

평판 디스플레이 장치는 액정 디스플레이 장치(LCD) 나 전계발광 디스플레이 장치(LED) 등으로 분류할 수 있고, 도 1에서는 이와 같은 평판 디스플레이 장치 중 박막 트랜지스터를 포함하는 전계발광 디스플레이 장치를 일례로 설명한다.A flat panel display device may be classified into a liquid crystal display device (LCD), an electroluminescent display device (LED), and the like. In FIG. 1, an electroluminescent display device including a thin film transistor is described as an example.

도시된 바와 같이, 전계발광 디스플레이 장치는 기판(10)상에 박막 트랜지스터와 박막 트랜지스터에 연결되는 발광 소자를 포함한다. As shown, the electroluminescent display device includes a thin film transistor and a light emitting device connected to the thin film transistor on the substrate 10.

박막 트랜지스터는 기판(10), 게이트 전극(20), 게이트 절연막(30, 31), 소스 전극(40) 및 드레인 전극(50), 반도체 층(60) 및 보호막(70)을 포함한다.The thin film transistor includes a substrate 10, a gate electrode 20, gate insulating layers 30 and 31, a source electrode 40 and a drain electrode 50, a semiconductor layer 60, and a protective layer 70.

기판(10)은 유연한 성질을 가지는 플라스틱 또는 금속 박막 또는 마이크로 글라스 중 어느 하나로부터 선택될 수 있다. 일례로, 플라스틱은 고온에도 잘 견딜 수 있도록 내열성이 우수한 폴리에테르술폰(PES), 폴리아크릴레이트(PAR), 폴리에테르 아미드(PEI), 폴리에틸렌 나프탈레이트(PET), 폴리에틸렌 테레프탈레이드(PET) 등과 같은 물질을 포함할 수 있다.The substrate 10 may be selected from any one of plastic or metal thin film or micro glass having flexible properties. Plastics, for example, are polyethersulfone (PES), polyacrylate (PAR), polyether amide (PEI), polyethylene naphthalate (PET), polyethylene terephthalate (PET), etc. It may include a substance.

이와 같이 기판(10)이 유연한 성질을 가지도록 함으로써, 평판 디스플레이 장치의 제작 공정 중이나 제작 후, 물리적 변형, 외부로부터의 충격 등에 의하여 기판(10)이 쉽게 깨지는 문제를 방지하는 완충 역할을 할 수 있다.As such, the substrate 10 may have a flexible property, and thus, may act as a buffer to prevent the substrate 10 from being easily broken due to physical deformation or impact from the outside during or after the manufacturing process of the flat panel display device. .

게이트 전극(20)은 기판(10)상에 형성되어 반도체 층(60)에 채널이 형성되도록 제어하고, 알루미늄(Al), 알루미늄 합금, 구리(Cu), 텅스텐(W), 탄탈륨(Ta) 및 몰리브덴(Mo)을 포함한 도전성 금속 그룹 중 하나를 선택하여 형성될 수 있다.The gate electrode 20 is formed on the substrate 10 to control a channel to be formed in the semiconductor layer 60, and to control aluminum, aluminum alloy, copper (Cu), tungsten (W), tantalum (Ta), and the like. It may be formed by selecting one of the conductive metal group including molybdenum (Mo).

게이트 절연막(30, 31)은 게이트 전극(20)을 덮도록 기판(10)상에 형성되고, 반도체 층(60)과 게이트 전극(20) 사이에 형성되는 무기 절연막(30) 및 무기 절연막(30) 이외의 영역에 형성되는 유기 절연막(31)을 포함한다. 이와 같이 기판(10)상에 형성되는 유기 절연막(31)은 무기 절연막(30)과 소정의 영역이 중첩되도록 패터닝(Pattering)되어 형성될 수 있다.The gate insulating films 30 and 31 are formed on the substrate 10 to cover the gate electrode 20, and the inorganic insulating film 30 and the inorganic insulating film 30 formed between the semiconductor layer 60 and the gate electrode 20. And an organic insulating film 31 formed in a region other than). As described above, the organic insulating layer 31 formed on the substrate 10 may be patterned so that the inorganic insulating layer 30 and a predetermined region overlap.

이와 같이, 게이트 절연막(30, 31)이 반도체 층(60)과 게이트 전극(20) 사이에만 무기 절연막(30)으로 형성되도록 함으로써, 게이트 절연막(30, 31) 전체가 무기 절연막(30)으로 형성된 경우와 동등한 수준의 신뢰성을 확보할 뿐만 아니라, 게이트 절연막(30, 31)을 유기 절연막(31)으로만 형성하는 경우에 문제되는 소자 성능 저하, 불균일성을 방지하고 공정 편의성을 향상시킬 수 있다.In this way, the gate insulating films 30 and 31 are formed of the inorganic insulating film 30 only between the semiconductor layer 60 and the gate electrode 20, so that the entire gate insulating films 30 and 31 are formed of the inorganic insulating film 30. In addition to ensuring the same level of reliability as the case, it is possible to prevent device performance deterioration and nonuniformity, which is a problem when the gate insulating films 30 and 31 are formed only of the organic insulating film 31, and to improve process convenience.

또한, 게이트 절연막(30, 31) 중 무기 절연막(30)의 형성 영역을 최소화함으로써, 무기 절연막(30)과 유연한 기판(10) 사이에 발생하는 스트레스(stress)를 분산 또는 최소화시켜 무기 절연막(30)이 깨지는 문제를 방지할 뿐만 아니라, 반도체 층(60)과 접착되는 소스 전극(40) 및 드레인 전극(50)의 인접영역에만 무기 절연막(30)이 형성되도록 함으로써, 외부의 충격에 의해 기판(10)이 휘어져 발생할 수 있는 반도체 층(60)과 소스 또는 드레인 전극(40, 50) 사이의 균열 등에 의한 박막 트랜지스터의 불량을 최소화할 수 있다.In addition, by minimizing the formation region of the inorganic insulating film 30 of the gate insulating film 30, 31, by dispersing or minimizing the stress generated between the inorganic insulating film 30 and the flexible substrate 10, the inorganic insulating film 30 In addition to preventing the problem of cracking), the inorganic insulating film 30 is formed only in adjacent regions of the source electrode 40 and the drain electrode 50, which are bonded to the semiconductor layer 60. The defect of the thin film transistor due to the crack between the semiconductor layer 60 and the source or drain electrodes 40 and 50, which may occur due to the bending of 10, may be minimized.

또한, 게이트 절연막(30, 31) 중 무기 절연막(30) 이외의 영역에서는 유기 절연막(31)으로 형성되도록 함으로써, 소자의 성능 및 신뢰성은 적절한 수준으로 유지하면서도 물리적 변형이나 외부로부터의 충격 등에 대한 완충 역할을 적절하게 수행할 수 있다.In addition, the organic insulating film 31 is formed in a region other than the inorganic insulating film 30 among the gate insulating films 30 and 31, so that the performance and reliability of the device can be maintained at an appropriate level, while the buffer against physical deformation or impact from the outside. Can play the role appropriately.

이와 같은 유기 절연막(31)은 벤조 사이클로부탄, 폴리비닐페놀, 폴리이미드 및 파릴렌으로부터 선택되고, 무기 절연막(30)은 SiOx, SiNx 및 SiON으로부터 선택될 수 있다.Such an organic insulating film 31 may be selected from benzocyclobutane, polyvinylphenol, polyimide and parylene, and the inorganic insulating film 30 may be selected from SiOx, SiNx and SiON.

또한, 이와 같은 유기 절연막(31)과 무기 절연막(30)은 단일막으로 형성될 수도 있고, 복수의 막이 적층되어 형성될 수도 있다.In addition, the organic insulating layer 31 and the inorganic insulating layer 30 may be formed as a single layer, or a plurality of layers may be stacked.

소스 전극(40) 및 드레인 전극(50)은 게이트 절연막(30, 31) 상에 형성된다.The source electrode 40 and the drain electrode 50 are formed on the gate insulating films 30 and 31.

반도체층은 소스 전극(40) 및 드레인 전극(50)과 게이트 절연막(30, 31) 사이에 형성되고, 게이트 전극(20)에서 공급되는 전압에 의해 채널을 형성하여 소스 전극(40)과 드레인 전극(50)이 서로 도통되도록 한다. 이와 같은 반도체 층(60)은 비정질 실리콘, 다결정 실리콘, 화합물 반도체, 산화물 반도체 및 유기 반도체를 포함하는 군에서 선택된 어느 하나일 수 있다.The semiconductor layer is formed between the source electrode 40 and the drain electrode 50 and the gate insulating films 30 and 31, and forms a channel by the voltage supplied from the gate electrode 20 to form the source electrode 40 and the drain electrode. Let 50 be conductive with each other. The semiconductor layer 60 may be any one selected from the group consisting of amorphous silicon, polycrystalline silicon, compound semiconductor, oxide semiconductor, and organic semiconductor.

보호막(70)은 소스 전극(40), 드레인 전극(50), 게이트 절연막(30, 31) 또는 반도체 층(60) 중 적어도 하나를 덮도록 기판(10)상에 벤조사이클로부탄(BCB), 아크릴(acryl)계 수지(resin), 플루오르폴리아릴에테르(FPAE), 사이토프(cytop) 및 퍼플루오르사이클로부탄(PFCB)을 포함하는 유기 절연물질 그룹 중 선택된 하나를 증착 또는 도포하여 형성될 수 있다.The passivation layer 70 may be formed on the substrate 10 to cover at least one of the source electrode 40, the drain electrode 50, the gate insulating layers 30 and 31, or the semiconductor layer 60. It may be formed by depositing or applying one selected from the group of organic insulating materials including (acryl) resin, fluoropolyaryl ether (FPAE), cytotopes and perfluorocyclobutane (PFCB).

이와 같은 박막 트랜지스터는 도 1에서는 구동 박막 트랜지스터를 일례로 설명하였지만, 스위칭 박막 트랜지스터도 게이트 절연막(30, 31) 중에서 반도체 층(60)과 게이트 전극(20) 사이에는 무기 절연막(30)으로 형성하고, 무기 절연막(30) 이외의 영역에는 유기 절연막(31)이 형성되도록 할 수 있다.Although the thin film transistor has been described as an example of the driving thin film transistor in FIG. 1, the switching thin film transistor is also formed of an inorganic insulating film 30 between the semiconductor layer 60 and the gate electrode 20 among the gate insulating films 30 and 31. The organic insulating film 31 can be formed in a region other than the inorganic insulating film 30.

발광 소자는 보호막(70) 상의 비어홀(80)을 통해 소스 전극(40) 또는 드레인 전극(50) 중 적어도 하나에 연결되어 형성된다.The light emitting device is connected to at least one of the source electrode 40 or the drain electrode 50 through the via hole 80 on the passivation layer 70.

이와 같은 발광 소자는 화소 전극(90), 유기막층(100) 및 공통전극(110)을 포함한다.Such a light emitting device includes a pixel electrode 90, an organic layer 100, and a common electrode 110.

화소 전극(90)은 박막 트랜지스터의 소스 또는 드레인 전극(40, 50) 중 적어도 하나에 연결되고, 광투과성 물질인 인듐-틴-옥사이드(ITO)와 같은 물질을 포함할 수 있다.The pixel electrode 90 is connected to at least one of the source or drain electrodes 40 and 50 of the thin film transistor, and may include a material such as indium tin oxide (ITO), which is a light transmissive material.

유기막층(100)은 화소 전극(90) 상에 위치하고 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 및 정공 장벽층으로 이루어진 그룹으로부터 선택되는 하나 이상의 유기막을 포함한다. 발광층은 유기물로 형성된 유기 발광층을 포함할 수 있다.The organic layer 100 is positioned on the pixel electrode 90 and includes at least one organic layer selected from the group consisting of a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and a hole barrier layer. The light emitting layer may include an organic light emitting layer formed of an organic material.

공통 전극(110)은 발광층 상에 위치하고, 알루미늄(Al)을 포함할 수 있다.The common electrode 110 is positioned on the emission layer and may include aluminum (Al).

이와 같은 전계발광 디스플레이 장치는 도 1에서 도시된 바와 다르게, 비어홀(80)이 소스 전극(40) 및 드레인 전극(50) 상에 연결되도록 형성될 수도 있고, 소스 전극(40) 및 드레인 전극(50)과 반도체 층(60)의 전기 저항도를 낮추고 접착성을 높이기 위한 소정의 물질이 더 추가될 수도 있다. As shown in FIG. 1, the electroluminescent display device may be formed such that the via hole 80 is connected to the source electrode 40 and the drain electrode 50, and the source electrode 40 and the drain electrode 50. ) And a predetermined material may be further added to lower the electrical resistance of the semiconductor layer 60 and increase the adhesiveness.

또한, 보호막(70)에 발생할 수 있는 크랙(Crack)을 방지하고, 안정성을 높이기 위하여, 보호막(70)을 복수의 층으로 적층하여 형성할 수도 있다.In addition, in order to prevent cracks that may occur in the protective film 70 and to increase stability, the protective film 70 may be formed by stacking a plurality of layers.

도 2a 내지 2b는 박막 트랜지스터의 다양한 일례를 설명하기 위한 도면이다.2A to 2B are views for explaining various examples of the thin film transistor.

도 1에 도시된 Inverted Staggered 형의 박막 트랜지스터와 다르게, 도 2a에 도시된 Inverted Staggered 형의 박막 트랜지스터에서와 같이, 게이트 절연막(30, 31) 중 무기 절연막(30) 부분이 기판(10)상의 소스 전극(40) 및 드레인 전극(50)보다 더 돌출되도록 형성될 수도 있다.Unlike the Inverted Staggered type thin film transistor shown in FIG. 1, as in the Inverted Staggered type thin film transistor shown in FIG. 2A, the portion of the inorganic insulating film 30 of the gate insulating films 30 and 31 is a source on the substrate 10. It may be formed to protrude further than the electrode 40 and the drain electrode 50.

이와 같이 함으로써, 외부의 충격이나 물리적 변형에 의해 기판(10)이 휘어지더라도, 더 넓게 형성된 무기 절연막(30)부분은 휘어지지 않아 반도체 층(60)과 소스 또는 드레인 전극(40, 50) 사이 안정성을 더욱 높일 수 있어, 반도체 층(60)과 소스 또는 드레인 전극(40, 50) 사이의 균열을 더욱 최소화하고, 박막 트랜지스터의 소자 성능 및 신뢰성을 더욱 높일 수 있다.In this way, even if the substrate 10 is bent due to external impact or physical deformation, the wider portion of the inorganic insulating film 30 is not bent, so that the semiconductor layer 60 and the source or drain electrodes 40 and 50 are not bent. The stability can be further increased, further minimizing the crack between the semiconductor layer 60 and the source or drain electrodes 40 and 50, and further improving the device performance and reliability of the thin film transistor.

또한, 도 2b에 도시된 바와 같이, 반도체 층(60)이 소스 전극(40) 및 드레인 전극(50) 상부에 형성되는 Inverted Coplanar 형의 박막 트랜지스터의 경우에도, (a) 또는 (b)와 같이 게이트 절연막(30, 31) 중 반도체 층(60)과 게이트 전극(20) 사이는 무기 절연막(30)으로 형성하고, 나머지 부분은 무기 절연막(30)으로 형성되도록 할 수 있다.Also, as shown in FIG. 2B, in the case of the Inverted Coplanar type thin film transistor in which the semiconductor layer 60 is formed on the source electrode 40 and the drain electrode 50, as shown in (a) or (b). The inorganic insulating layer 30 may be formed between the semiconductor layer 60 and the gate electrode 20 of the gate insulating layers 30 and 31, and the remaining portion may be formed of the inorganic insulating layer 30.

또한, 도 2c와 도 2d에 도시된 바와 같이, 게이트 전극(20)이 기판(10)상에 직접형성되지 아니하고 게이트 절연막(30, 31) 상부에 형성되는 Staggered 형 또는 Coplanar 형의 박막 트랜지스터의 경우에도 게이트 절연막(30, 31) 중 반도체 층(60)과 게이트 전극(20) 사이는 무기 절연막(30)으로 형성하고, 나머지 부분은 무기 절연막(30)으로 형성되도록 하여 전술한 바와 같이 박막 트랜지스터의 소자 성능 및 신뢰성을 적절하면서도, 외부로부터의 충격으로부터 박막 트랜지스터를 보호할 수 있다.In addition, as shown in FIGS. 2C and 2D, in the case of a staggered type or a coplanar type thin film transistor in which the gate electrode 20 is not directly formed on the substrate 10 and formed on the gate insulating layers 30 and 31. Also, the inorganic insulating film 30 is formed between the semiconductor layer 60 and the gate electrode 20 among the gate insulating films 30 and 31, and the remaining part is formed of the inorganic insulating film 30. Appropriate device performance and reliability, while protecting the thin film transistor from external shocks.

도 3은 박막 트랜지스터를 형성하는 방법의 일례를 설명하기 위한 도면이다.3 is a view for explaining an example of a method of forming a thin film transistor.

먼저, (a)에 도시된 바와 같이, 기판(10)상에 게이트 전극(20)을 패터닝(Pattering)하여 형성한다. First, as shown in (a), the gate electrode 20 is patterned and formed on the substrate 10.

이후, (b)와 같이 기판(10)상의 게이트 전극(20)을 덮도록 무기 절연막(30)을 부분적으로 패터닝하여 형성하고, 무기 절연막(30)이 형성된 이외의 부분에는 유기 절연막(31)을 형성한다. (b)에서는 유기 절연막(31)이 무기 절연막(30)의 일부와 중첩되지 않는 예를 도시하였으나, 도 1에서와 같이 유기 절연막(31)의 일부가 무기 절연막(30)의 일부와 중첩되도록 형성할 수도 있다.Subsequently, the inorganic insulating film 30 is partially patterned to cover the gate electrode 20 on the substrate 10 as shown in (b), and the organic insulating film 31 is formed at portions other than the inorganic insulating film 30. Form. In FIG. 1B, an example in which the organic insulating layer 31 does not overlap with a portion of the inorganic insulating layer 30 is illustrated, but as shown in FIG. 1, a portion of the organic insulating layer 31 overlaps with a portion of the inorganic insulating layer 30. You may.

이후, (c)와 같이, 무기 절연막(30) 상에 반도체 층(60)을 형성하고, (d)와 같이, 소스 전극(40)과 드레인 전극(50)이 반도체 층(60)과 접촉하도록 일부를 중첩하여 형성한다.Thereafter, as shown in (c), the semiconductor layer 60 is formed on the inorganic insulating film 30, and as shown in (d), the source electrode 40 and the drain electrode 50 are in contact with the semiconductor layer 60. Form some by overlapping.

이와 같이 박막 트랜지스터를 형성함으로써, 기판(10)이 유연하여 외부의 충격에 의해 휘어지는 경우라도, 유기 절연막(31)이 형성된 부분만 휘어지고, 무기 절연막(30)이 형성된 부분은 휘어지지 아니하도록 하여 반도체 층(60)과 소스 전극(40) 및 드레인 전극(50) 사이에 균열이나 불량이 발생하지 아니하도록 안정성과 신뢰성을 확보할 수 있는 것이다.By forming the thin film transistor in this manner, even when the substrate 10 is flexible and bent by an external impact, only the portion where the organic insulating layer 31 is formed is bent, and the portion where the inorganic insulating layer 30 is formed is not bent. It is possible to ensure stability and reliability so that cracks or defects do not occur between the semiconductor layer 60, the source electrode 40, and the drain electrode 50.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. As such, those skilled in the art will appreciate that the present invention can be implemented in other specific forms without changing the technical spirit or essential features thereof. Therefore, the above-described embodiments are to be understood as illustrative in all respects and not as restrictive.

본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.The scope of the present invention is shown by the following claims rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and their equivalents should be construed as being included in the scope of the present invention. do.

이상에서와 같이 본 발명에 따른 박막 트랜지스터 및 평판 디스플레이 장치의 일례는 게이트 절연막 중 일부는 무기 절연막으로 형성하고, 이외의 영역에는 유기 절연막으로 형성함으로써, 외부로부터의 충격 또는 물리적 변형에 대한 완충역할을 적절하게 수행하면서, 소스 및 드레인 전극과 반도체 층 사이의 접촉불량을 방지하여 소자의 안정성 및 신뢰성이 보다 향상시킬 수 있다.As described above, in the thin film transistor and the flat panel display device according to the present invention, part of the gate insulating film is formed of an inorganic insulating film and an organic insulating film is formed in other areas, thereby providing a buffer against shock or physical deformation from the outside. Properly performed, the contact failure between the source and drain electrodes and the semiconductor layer can be prevented to further improve the stability and reliability of the device.

Claims (7)

기판상에 형성되는 소스 또는 드레인 전극, 반도체층, 게이트 전극을 포함하고,A source or drain electrode, a semiconductor layer, and a gate electrode formed on the substrate, 상기 반도체 층과 상기 게이트 전극 사이에 형성되는 무기 절연막; 및 An inorganic insulating film formed between the semiconductor layer and the gate electrode; And 상기 무기 절연막 이외의 영역에 형성되는 유기 절연막;An organic insulating film formed in a region other than the inorganic insulating film; 을 포함하는 박막 트랜지스터.Thin film transistor comprising a. 제1 항에 있어서,According to claim 1, 상기 유기 절연막은 벤조 사이클로부탄, 폴리비닐페놀, 폴리이미드 및 파릴렌으로부터 선택되고, The organic insulating film is selected from benzo cyclobutane, polyvinylphenol, polyimide and parylene, 무기 절연막은 SiOx, SiNx 및 SiON으로부터 선택되는 것The inorganic insulating film is selected from SiOx, SiNx and SiON 을 특징으로 하는 박막 트랜지스터.Thin film transistor, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 반도체층은The semiconductor layer 비정질 실리콘, 다결정 실리콘, 화합물 반도체, 산화물 반도체 및 유기 반도체를 포함하는 군에서 선택된 어느 하나인 것Any one selected from the group consisting of amorphous silicon, polycrystalline silicon, compound semiconductors, oxide semiconductors and organic semiconductors 을 특징으로 하는 박막 트랜지스터.Thin film transistor, characterized in that. 제 1 항에 있어서,The method of claim 1, 상기 기판은 The substrate is 플라스틱 또는 금속 박막 또는 마이크로 글라스 중 어느 하나인 것Either plastic or metal thin film or microglass 을 특징으로 하는 박막 트랜지스터.Thin film transistor, characterized in that. 제 1 항의 박막 트랜지스터;The thin film transistor of claim 1; 상기 박막 트랜지스터의 상기 소스 또는 드레인 전극 중 적어도 하나에 연결되는 화소 전극;A pixel electrode connected to at least one of the source or drain electrodes of the thin film transistor; 상기 화소 전극 상에 위치하는 유기막층; 및An organic layer disposed on the pixel electrode; And 상기 발광층 상에 위치하는 공통전극;A common electrode on the light emitting layer; 을 포함하는 평판 디스플레이 장치.Flat panel display device comprising a. 제 5 항에 있어서,The method of claim 5, wherein 상기 유기막층은 유기물로 형성된 유기 발광층을 포함하는 것The organic layer includes an organic light emitting layer formed of an organic material 을 특징으로 하는 평판 디스플레이 장치.Flat panel display device characterized in that. 제 2 항에 있어서,The method of claim 2, 상기 박막트랜지스터는 상기 박막트랜지스터는 스위칭 박막 트랜지스터 또는 구동 박막 트랜지스터 중 적어도 어느 하나인 것Wherein the thin film transistor is a thin film transistor is at least one of a switching thin film transistor or a driving thin film transistor 을 특징으로 하는 평판 디스플레이 장치.Flat panel display device characterized in that.
KR1020070003652A 2007-01-12 2007-01-12 Thin film transistor and flat panel display using the thin film transistor KR20080066338A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070003652A KR20080066338A (en) 2007-01-12 2007-01-12 Thin film transistor and flat panel display using the thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003652A KR20080066338A (en) 2007-01-12 2007-01-12 Thin film transistor and flat panel display using the thin film transistor

Publications (1)

Publication Number Publication Date
KR20080066338A true KR20080066338A (en) 2008-07-16

Family

ID=39821220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003652A KR20080066338A (en) 2007-01-12 2007-01-12 Thin film transistor and flat panel display using the thin film transistor

Country Status (1)

Country Link
KR (1) KR20080066338A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150214374A1 (en) * 2012-08-30 2015-07-30 Sharp Kabushiki Kaisha Circuit board and display device
US10158005B2 (en) 2008-11-07 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10158005B2 (en) 2008-11-07 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150214374A1 (en) * 2012-08-30 2015-07-30 Sharp Kabushiki Kaisha Circuit board and display device

Similar Documents

Publication Publication Date Title
US11557520B2 (en) Display device including a test unit
US9520578B2 (en) Flexible organic electroluminescent device and method for fabricating the same
KR100730156B1 (en) Flat panel display apparatus
US9437618B2 (en) Pixel structure and method of fabricating the same
US20140131683A1 (en) Flexible organic electroluminescent device and method for fabricating the same
KR102244310B1 (en) Display device and method for manufacturing the same
JP6715708B2 (en) Display device
US7982386B2 (en) Organic light emitting display device with opaque electrodes
US9070897B2 (en) Display panel
KR20180032719A (en) Display device
CN105321981B (en) Display device and method for manufacturing the same
US20140110678A1 (en) Thin film transistor array panel and method for repairing the same
US9542882B2 (en) Organic light emitting diode display
US9219104B2 (en) Self-emissive display and manufacturing method thereof
US8847932B2 (en) Organic light emitting diode display
JP2007134482A (en) Thin film transistor device, its manufacturing method, thin film transistor array using the same and thin film transistor display
JP2019129281A (en) Display device and method of manufacturing the same
JP2017138354A (en) Display device, and manufacturing method of display device
KR100959106B1 (en) Organic light emitting diode display
US10580840B2 (en) Organic light-emitting display device having an organic emitting layer
JP2023547741A (en) Display panels and electronic display devices
KR20080066338A (en) Thin film transistor and flat panel display using the thin film transistor
JP6998652B2 (en) Display device
KR20210086342A (en) Display apparatus having an oxide semiconductor pattern
KR101219048B1 (en) Flat panel display and method of making flat panel display

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid