KR20080066296A - 적응적 누설방지 버퍼 회로 - Google Patents

적응적 누설방지 버퍼 회로 Download PDF

Info

Publication number
KR20080066296A
KR20080066296A KR1020070003531A KR20070003531A KR20080066296A KR 20080066296 A KR20080066296 A KR 20080066296A KR 1020070003531 A KR1020070003531 A KR 1020070003531A KR 20070003531 A KR20070003531 A KR 20070003531A KR 20080066296 A KR20080066296 A KR 20080066296A
Authority
KR
South Korea
Prior art keywords
pull
signal
pad
input
terminal
Prior art date
Application number
KR1020070003531A
Other languages
English (en)
Inventor
박혁찬
조명철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070003531A priority Critical patent/KR20080066296A/ko
Publication of KR20080066296A publication Critical patent/KR20080066296A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 적응적 누설방지 버퍼 회로에 관한 것이다. 본 발명에 따르면 반도체 칩의 입력버퍼 또는 양방향버퍼에서 3상태 디코더를 이용해 입출력의 상태나 동작모드에 따라 자동으로 풀업/풀다운을 제어함으로써 응용제품 개발 시 누설전류를 감소시키고, 회로 최적화를 위한 프로그래머의 노력도 줄일 수 있으므로 경쟁력 향상을 도모할 수 있다.
입력버퍼, 양방향버퍼, 3상태 디코더, 누설전류

Description

적응적 누설방지 버퍼 회로{ADAPTIVE LEAKAGE-PREVENTING BUFFER}
도 1은 일반적인 입력버퍼의 구조를 도시한 도면
도 2는 일반적인 양방향 버퍼의 구조를 도시한 도면
도 3은 종래 기술에 따른 버퍼 구조에서의 누설전류 경로를 도시한 도면
도 4는 본 발명의 실시예에 따른 입력버퍼의 구조를 도시한 도면
도 5는 본 발명의 실시예에 따른 양방향 버퍼의 구조를 도시한 도면
도 6은 본 발명의 실시예에 따른 버퍼 구조에서의 누설전류 경로를 도시한 도면
본 발명은 반도체 칩에 관한 것으로, 특히 입력 버퍼(Input buffer) 또는 양방향 버퍼(Bi-directional buffer)에서의 누설 전류(Leakage Current)를 감소시키는 버퍼 회로의 구성에 관한 것이다.
통상적으로 반도체 칩의 입출력을 위한 패드에는 내부 회로가 개방(open)상태로 동작되는 경우 내부 단자 전압의 불확실한 상태(High-Z)에 의해 발생되는 칩 의 오동작을 방지하고, 정전기 방전(Electrostatic Discharge : ESD)에 의한 손실을 감소시키기 위해 풀업(pull-up) 또는 풀다운(pull-down) 저항이 구비된 회로가 포함된다.
이러한 풀업 또는 풀다운 저항은 반도체 칩에 구비된 패드의 종류에 따라 고정된 형태로 제공되었으나, 최근에는 제어신호에 따라 온/오프 스위칭되는 전계 효과 트랜지스터 등의 스위칭 소자를 이용하여 구현된다. 그리고 사용자는 반도체 칩간의 연결 상황에 맞춰 스위칭 소자를 프로그래밍 하여 풀업 또는 풀다운 저항을 온/오프 제어한다.
이러한 풀업 및 풀다운 저항이 구비된 패드는 시스템 구현 시 외부 디바이스(device)나 내부 드라이브 값에 따라 누설전류가 흐르게 되어 불필요한 전력소비가 이루어진다. 특히 휴대전화처럼 소비전력이 제품 경쟁력의 중요한 요소로 작용하는 제품에 있어서는 누설전류는 매우 중요한 요소로 고려된다.
초창기의 반도체칩의 I/O(input/output buffer)에는 고정된 풀업/풀다운 저항이 제공되었으나, 최근에는 입력 버퍼 또는 양방향 버퍼에서 내장형 풀업/풀다운 저항을 사용하여 사용자가 다른 외부 장치와의 연결 상황에 맞추어 소프트웨어적으로 풀업/풀다운 저항을 사용할 수 있도록 한다.
도 1은 일반적인 입력버퍼의 구조를 도시한 것이다.
도 1을 참조하면, 입력버퍼는 CMOS(M11, M11)에 각각 연결된 풀업 저항(RH1) 및 풀다운 저항(RL1)과, CMOS(M11, M11)의 스위칭을 제어하는 PULL-UP/DOWN ENABLE 단자, PULL-UP/DOWN CONTROL 단자, NAND 게이트(102), NOT 게이트(103), NOR 게이트(104)를 포함한다. 또한 PAD로 입력되는 신호를 버퍼에 연결된 다른 소자로 전달하기 위한 INPUT 단자와 버퍼(101)를 포함한다.
PULL-UP/DOWN ENABLE 단자는 미리 정해진 소프트웨어 루틴에 따라 논리 소자들(101,103,104)을 동작시켜서 풀업 저항(RH1) 및 풀다운 저항(RL1)의 온/오프 구동을 제어하며, PULL-UP/DOWN CONTROL 단자는 풀업 저항(RH1) 및 풀다운 저항(RL1)이 온 구동된 경우 CMOS(M11, M12)의 스위칭을 제어하여 풀업 저항(RH1) 및 풀다운 저항(RL1)을 선택적으로 온 구동시킨다.
이러한 구성을 가지는 양방향 버퍼의 동작을 위해 소프트웨어적으로 결정되는 PULL-UP/DOWN ENABLE 신호와 PULL-UP/DOWN CONTROL 신호의 조건별 신호 레벨을 하기 <표 1>에 나타내었다. 여기서 하기 <표 1>은 PULL-UP/DOWN ENABLE=1인 경우를 나타낸 경우이다.
ENABLE CONTROL 패드상태
0 X High-Z
1 0 풀다운 저항
1 1 풀업 저항
ENABLE 단자의 신호 레벨이 '0'인 경우, CONTROL 단자의 신호 레벨과 관계없이 NAND 게이트(102)와 NOR 게이트(104)의 출력신호 레벨은 각각 '1'과 '0'으로 일정하게 출력된다. 상기 일정한 출력신호는 CMOS(M11, M12)의 게이트 단자에 인가되어 풀업 저항(RH1) 및 풀다운 저항(RL1)의 동작을 오프시킨다. 그러므로 입력패드 단자의 전압이 플로팅 상태로 되는 불확실한 상태(High-Z)가 된다.
ENABLE 단자의 신호 레벨이 '1'인 경우, CONTROL 단자의 신호 레벨에 따라 <표 1>과 같이 풀업 저항(RH1) 및 풀다운 저항(RL1) 중 하나를 선택적으로 온 구동시킨다. 따라서 도 1의 버퍼 회로에서 프로그래머가 시스템의 상황에 맞춰 풀업 및 풀다운 저항의 온/오프를 세팅하는 프로그램을 사용하면, 누설전류를 방지할 수 있다.
도 2는 일반적인 양방향 버퍼의 구조를 도시한 것이다.
도 2를 참조하면, 양방향 버퍼는 도 1의 입력 버퍼의 구성에 출력제어신호(OUTPUT ENABLE)에 따라 출력신호(OUTPUT) 단자로 입력되는 신호가 BI-DIRECTIONAL PAD 단자로 출력되는 것을 단속하는 3상태 버퍼(205)를 더 포함한다.
그러나 도 1 및 도 2의 버퍼회로처럼 소프트웨어적으로 풀업 및 풀다운 저항의 온/오프를 제어하는 경우, 시스템은 반도체 칩의 동작 모드에 따른 버퍼의 동작 상태를 항상 감시하여 슬립모드(sleep mode) 진입 시 상기 패드의 동작 상태를 저장한 후, 누설전류가 발생하지 않도록 CONTROL 신호와 ENABLE 신호를 새로이 세팅하고, 동작 모드 복원 시 기 저장한 값을 다시 세팅해야 하는 등의 번거로운 작업이 필요하다. 또한 PAD에 연결되는 주변회로에 따라서 누설경로가 달라지기 때문에 주변회로가 바뀌면 프로그래머가 바뀐 회로에 따라서 매번 설정을 달리해 주어야 한다. 또한 반도체 칩의 동작 모드에 따라 풀업 및 풀다운 저항의 스위칭 동작이 빈번하게 요구되는 경우 누설전류를 적절히 방지하지 못하는 문제점이 발생한다.
도 3은 일반적인 양방향 버퍼 회로에서 누설전류가 발생하는 여러 가지 예를 도시한 것이다.
도 3의 (a)에서는 풀다운 저항이 동작하며 PAD 단자가 입력단자로서 동작할 경우에 PAD 단자로 H레벨의 신호가 입력되면 PAD 단자로부터 풀다운 저항으로 누설 전류가 발생한다. 도 3의 (b)에서는 풀 업 저항이 동작하며 PAD 단자가 입력단자로서 동작할 경우에 PAD 단자로 L레벨의 신호가 입력되면 풀 업 저항으로부터 PAD 단자로 누설 전류가 발생한다. 도 3의 (d)에서는 풀다운 저항이 동작하며 PAD 단자가 출력단자로서 동작할 경우에 PAD 단자로 H레벨의 신호가 출력되면 PAD 단자로부터 풀다운 저항으로 누설 전류가 발생한다. 도 3의 (e)에서는 풀 업 저항이 동작하며 PAD 단자가 출력단자로서 동작할 경우에 PAD 단자로 L레벨의 신호가 출력되면 풀 업 저항으로부터 PAD 단자로 누설 전류가 발생한다. 또한 도 3의 (c)와 같이 INPUT 단자에 CMOS 회로가 연결되어 있으며 PAD 단자에 아무 회로도 연결되지 않은(floating) 상태에서도 CMOS 회로 특성상 내부 회로에서 누설이 발생한다. 도 3의 (c)에서는, PMOS와 NMOS가 모두 도통되어 전원과 접지 사이에 전류 경로가 형성되므로 누설 전류가 발생한다.
이와 같이 풀 업 및 풀다운 저항을 소프트웨어적으로 제어하는 경우에는 I/O를 개별적으로 설정해야 하며, I/O의 수가 많아질수록 제품개발의 지연을 초래한다. 또한 PAD 단자에 스위치나 커넥터로 연결된 신호와 같이 수시로 연결/비연결 상태가 바뀌는 외부회로가 연결되는 경우에는 소프트웨어적으로 누설전류를 차단하는 것이 근본적으로 불가능하다.
본 발명이 이루고자 하는 기술적 과제는 반도체칩의 입력/양방향 버퍼에서 외부회로 연결 상태에 따라 내장 풀업/풀다운을 자동 설정함으로써 누설전류로 인한 소모전력을 줄이고 제품개발속도를 향상시키는 장치를 제공하는 것이다.
본 발명의 실시예에 따르면, 풀업 및 풀다운을 구비한 적응적 누설 방지 버퍼 회로에 있어서, 외부로부터 신호를 입력받는 패드와, 상기 풀업 또는 풀다운을 선택하는 제어단자와, 상기 패드에 입력단이 연결되며, 입력 신호 유무에 따라 신호를 출력하는 3상태 디코더와, 상기 3상태 디코더의 출력신호와 상기 제어단자로 입력되는 신호에 따라, 상기 패드 또는 풀업 또는 풀다운을 출력단과 연결시키는 선택기와, 상기 선택기의 출력신호를 외부에 연결된 회로로 전달하는 입력단자를 포함하는 것을 특징으로 한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대한 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명함에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명은 반도체 칩의 I/O 버퍼회로에 3상 입력 디코더를 추가하여 외부회로 연결 상태에 따라 내장 풀업/풀다운을 자동 설정함으로써 누설전류로 인한 소모전력을 줄이고 제품개발속도를 향상시킨다.
도 4는 본 발명의 실시예에 따른 입력 버퍼의 구조를 도시한 것이다.
도 4를 참조하면, 본 발명의 실시예에 따른 입력 버퍼는 INPUT PAD로 입력된 신호를 INPUT 단자로 전달하는 버퍼(401)와, PULL-UP/DOWN CONTROL 신호와 함께 풀업/풀다운을 조절하기 위한 3상태 디코더(403)와, PULL-UP/DOWN CONTROL 신호와 3상태 디코더(403)의 출력 신호에 따라 풀업/풀다운 또는 INPUT PAD를 INPUT 단자에 선택적으로 연결하는 선택기(402)를 포함한다.
3상태 디코더(403)는 버퍼 입력 상태를 high(1), low(0), floating의 3가지 상태로 구분하여 입력받을 수 있다. 3상태 디코더(403)는 입력단으로 신호가 입력되는 경우(high or low)와 신호가 입력되지 않는 경우(floating)를 구분하여 출력을 내보낸다. 즉, 3상태 디코더(403)의 입력단은 INPUT PAD와 연결되며, 입력신호가 0 또는 1이면 0이 출력되고 입력단이 플로팅(floating) 상태이면 1이 출력된다.
PULL-UP/DOWN CONTROL 단자로는 0 또는 1이 입력되며, 풀업을 사용할 경우에는 0이, 풀다운을 사용할 경우에는 1이 입력된다.
선택기(402)는 S0(PULL-UP/DOWN CONTROL), S1(3상 디코더의 출력) 신호에 따라 입력단의 신호들(X00, X01, X10, X11) 중 어느 한 신호를 선택하여 출력단(Y)으로 전달한다. X00와 X01로는 INPUT PAD의 신호가 그대로 입력되며, X10과 X11애는 각각 풀업과 풀다운이 연결되어 있다. 즉, 3상태 디코더(403)를 이용하여 입력이 비연결일 경우에만 풀업/풀다운을 제어할 수 있도록 하고 입력이 연결 상태일 경우에는 풀업/풀다운이 모두 끊어지도록(풀업/풀다운 없이 PAD와 직접 연결) 한다.
S0(PULL-UP/DOWN CONTROL), S1(3상 디코더의 출력) 신호의 조건별 신호 레벨을 하기 <표 2>에 나타내었다.
S1(PAD 입력) S0(풀업/풀다운 선택) Y(풀업/풀다운 연결상태)
0(0 or 1) x X00 or X01(not connected)
1(floating) 0(pull-down) X10(pull-down)
1(floating) 1(pull-up) X11(pull-up)
표 2를 참조하면, PAD에 0 또는 1 신호가 입력(S1=0)되고 CONTROL 신호에 상관없이 선택기(402)는 PAD의 신호를 그대로 출력단자 Y를 통하여 출력한다. 또한 PAD에 아무런 신호도 입력되지 않는 플로팅 상태인 경우에(S1=1), CONTROL 신호가 풀다운을 사용할 것으로 선택(S0=0)하고 있으면 선택기(402)는 풀다운을 출력단자 Y와 연결하며, CONTROL 신호가 풀업을 사용할 것으로 선택(S0=1)하고 있으면 선택기(402)는 풀업을 출력단자 Y와 연결한다.
도 5는 본 발명의 실시예에 따른 양방향 버퍼의 구조를 도시한 것이다.
도 5를 참조하면, 본 발명의 실시예에 따른 양방향 버퍼는 도 4의 본 발명의 실시예에 따른 입력 버퍼의 구성에 출력제어신호(OUTPUT ENABLE)에 따라 출력신호(OUTPUT) 단자로 입력되는 신호가 BI-DIRECTIONAL PAD 단자로 출력되는 것을 단속하는 3상태 버퍼(505)를 더 포함한다. 또한 양방향 버퍼가 출력버퍼로 사용될 경우에는 풀업/풀다운 제어가 필요없으므로 선택기(502)는 풀업/풀다운이 끊어지도록 한다.
S0(PULL-UP/DOWN CONTROL), S1(3상 디코더의 출력), 및 OUTPUT ENABLE신호의 조건별 신호 레벨을 하기 <표 3>에 나타내었다.
OUTPUT ENABLE S1(PAD 입력) S0(풀덥/풀다운 선택) Y(풀업/풀다운 연결상태)
0(output) x x not connected
1(input) 0(0 or 1) x X00(not connected)
1(input) 1(floating) 0(pull-down) X10(pull-down)
1(input) 1(floating) 1(pull-up) X11(pull-up)
표 3을 참조하면, 양방향 버퍼를 출력 버퍼로 사용하는 경우(OUTPUT ENABLE=0)에는 3상태 버퍼(505)가 정상적으로 동작하여 OUTPUT 단자로 입력되는 신호가 3상태 버퍼(505)를 통하여 PAD로 전달된다. 양방향 버퍼를 출력 버퍼로 사용하지 않는 경우(OUTPUT ENABLE=1)에는 3상태 버퍼(505)가 동작하지 않으며, PAD에 0 또는 1 신호가 입력(S1=0)되면 CONTROL 신호에 상관없이 선택기(502)는 PAD의 신호를 그대로 출력단자 Y를 통하여 출력한다. 또한 PAD에 아무런 신호도 입력되지 않는 플로팅 상태인 경우에는(S1=1), CONTROL 신호가 풀다운을 사용할 것으로 선택(S0=0)하고 있으면 선택기(502)는 풀다운을 출력단자 Y와 연결하며, CONTROL 신호가 풀업을 사용할 것으로 선택(S0=1)하고 있으면 선택기(502)는 풀업을 출력단자 Y와 연결한다.
도 6은 본 발명의 실시예에 따른 양방향 버퍼에서 누설전류가 차단되는 경우를 도시한 것이다.
도 6을 참조하면, (a) 및 (b)와 같이 PAD로 신호가 입력되거나, 양방향 버퍼가 출력 버퍼로 사용되어 (e) 및 (f)와 같이 PAD로 신호가 출력되는 경우에는 선택기(502)가 풀업/풀다운의 연결을 끊어버리기 때문에 전류 누설 경로가 차단된다. 또한 (c) 및 (d)와 같이 INPUT 단자에 CMOS 회로가 연결되어 있으며 PAD 단자에 아무 회로도 연결되지 않은(floating) 상태에서는 풀업/풀다운 연결에 의해 내부 CMOS 회로의 누설 경로가 발생하지 않는다.
이와 같이 본 발명의 실시예에 따른 버퍼 구조를 적용할 경우 모든 누설 경로에 대하여 별도의 프로그래밍 없이 자동으로 누설을 막을 수 있게 된다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
이상에서 상세히 설명한 바와 같이 동작하는 본 발명에 있어서, 개시되는 발명 중 대표적인 것에 의하여 얻어지는 효과를 간단히 설명하면 다음과 같다.
본 발명은 반도체 칩의 입력버퍼 또는 양방향버퍼에서 3상태 디코더를 이용해 I/O의 상태나 동작모드에 따라 자동으로 풀업/풀다운을 자동으로 제어함으로써 응용제품 개발 시 누설전류를 감소시키고, 회로 최적화를 위한 프로그래머의 노력도 줄일 수 있으므로 경쟁력 향상을 도모할 수 있다.

Claims (5)

  1. 풀업 및 풀다운을 구비한 적응적 누설 방지 버퍼 회로에 있어서,
    외부로부터 신호를 입력받는 패드와,
    상기 풀업 또는 풀다운을 선택하는 제어단자와,
    상기 패드에 입력단이 연결되며, 입력 신호 유무에 따라 신호를 출력하는 3상태 디코더와,
    상기 3상태 디코더의 출력신호와 상기 제어단자로 입력되는 신호에 따라, 상기 패드 또는 풀업 또는 풀다운을 출력단과 연결시키는 선택기와,
    상기 선택기의 출력신호를 외부에 연결된 회로로 전달하는 입력단자를 포함하는 것을 특징으로 하는 버퍼 회로.
  2. 제1항에 있어서,
    상기 3상태 디코더는,
    상기 패드로부터 입력되는 신호가 있는 경우에 로우 레벨의 신호를 출력하며, 상기 패드로부터 입력되는 신호가 없는 경우에 하이 레벨의 신호를 출력하는 것을 특징으로 하는 버퍼 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 선택기는,
    상기 패드로 입력되는 신호가 있는 경우에, 상기 풀업 또는 풀다운과의 연결을 끊고 상기 패드로 입력되는 신호를 출력단으로 출력하며,
    상기 패드로 입력되는 신호가 없는 경우에, 상기 제어단자로 입력되는 신호에 따라 풀업 또는 풀다운을 선택하여 출력단과 연결하는 것을 특징으로 하는 버퍼 회로.
  4. 제1항에 있어서,
    상기 선택기의 출력단과 상기 입력단자 사이에 연결되는 버퍼를 더 포함하는 것을 특징으로 하는 버퍼 회로.
  5. 제1항에 있어서,
    상기 패드는 양방향 패드이며,
    외부로부터 입력되는 신호를 상기 패드로 전달하는 출력단자와,
    상기 출력단자와 상기 패드 사이에 연결되어 상기 출력단자로 입력되는 신호를 상기 패드로 전달하는 3상태 버퍼와,
    상기 3상태 버퍼의 동작을 제어하는 출력제어단자를 더 포함하는 것을 특징 으로 하는 버퍼 회로.
KR1020070003531A 2007-01-11 2007-01-11 적응적 누설방지 버퍼 회로 KR20080066296A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070003531A KR20080066296A (ko) 2007-01-11 2007-01-11 적응적 누설방지 버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070003531A KR20080066296A (ko) 2007-01-11 2007-01-11 적응적 누설방지 버퍼 회로

Publications (1)

Publication Number Publication Date
KR20080066296A true KR20080066296A (ko) 2008-07-16

Family

ID=39821186

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070003531A KR20080066296A (ko) 2007-01-11 2007-01-11 적응적 누설방지 버퍼 회로

Country Status (1)

Country Link
KR (1) KR20080066296A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190221631A1 (en) * 2018-01-12 2019-07-18 Samsung Display Co., Ltd. Display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190221631A1 (en) * 2018-01-12 2019-07-18 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US6809546B2 (en) On-chip termination apparatus in semiconductor integrated circuit, and method for controlling the same
US6642740B2 (en) Programmable termination circuit and method
KR100495667B1 (ko) 아날로그/디지털 입력 모드를 제공하는 입출력 버퍼
US6177819B1 (en) Integrated circuit driver with adjustable trip point
US10943558B2 (en) EDP MIPI DSI combination architecture
US8004311B2 (en) Input/output circuit and integrated circuit apparatus including the same
US7368937B2 (en) Input termination circuits and methods for terminating inputs
JPH08237102A (ja) 入出力バッファ回路装置
US7154309B1 (en) Dual-mode output driver configured for outputting a signal according to either a selected high voltage/low speed mode or a low voltage/high speed mode
US5973511A (en) Voltage tolerant input/output buffer
US7982493B1 (en) Semiconductor integrated circuit for controlling output driving force
US7449940B2 (en) Buffer circuit
JP4041461B2 (ja) スリープ・モード中の信号状態および漏れ電流の制御
US5969554A (en) Multi-function pre-driver circuit with slew rate control, tri-state operation, and level-shifting
US5450356A (en) Programmable pull-up buffer
US7276939B2 (en) Semiconductor integrated circuit
US6297683B1 (en) Voltage supply discriminator and method
KR20080066296A (ko) 적응적 누설방지 버퍼 회로
US6163169A (en) CMOS tri-state control circuit for a bidirectional I/O with slew rate control
US6838915B2 (en) Input and output circuit of semiconductor device
US5804985A (en) Programmable output buffer and method for programming
US5969541A (en) Current inhibiting I/O buffer having a 5 volt tolerant input and method of inhibiting current
US6172522B1 (en) Slew rate controlled predriver circuit
KR20060020339A (ko) 반도체 칩의 풀업 및 풀다운 저항 제어 회로
KR100219497B1 (ko) 반도체 장치의 입출력 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination