KR20080060322A

KR20080060322A - Internal voltage generator in semiconductor device

Info

Publication number: KR20080060322A
Application number: KR1020060134272A
Authority: KR
Inventors: 강동금
Original assignee: 주식회사 하이닉스반도체
Priority date: 2006-12-27
Filing date: 2006-12-27
Publication date: 2008-07-02

Abstract

An internal voltage generator in a semiconductor device is provided to compensate feedback voltage level variation according to temperature variation. A comparison unit compares a reference voltage with the level of a feedback voltage. A driving unit(M3) performs pullup driving of an internal voltage stage in response to an output signal of the comparison unit. A voltage divider unit outputs the feedback voltage by dividing a voltage on the internal voltage stage. The voltage divider unit divides the voltage on the internal voltage stage using valid resistances of a passive resistor and an active resistor.

Description

Internal voltage generator for semiconductor devices {INTERNAL VOLTAGE GENERATOR IN SEMICONDUCTOR DEVICE}

도 1 및 도 2는 각각 종래기술에 따른 전압강하 변환기 회로로 구현된 코어전압 발생기를 나타낸 도면.1 and 2 respectively show a core voltage generator implemented with a voltage drop converter circuit according to the prior art.

도 3은 도 2의 코어 전압 발생기의 다른 구현예를 나타낸 도면.3 illustrates another embodiment of the core voltage generator of FIG.

도 4는 본 발명의 일 실시예에 따른 코어전압 발생기를 나타낸 회로도.4 is a circuit diagram illustrating a core voltage generator according to an exemplary embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

VREF: 기준전압VREF: reference voltage

VCORE: 코어전압VCORE: Core Voltage

MN11, MN12: NMOS 트랜지스터MN11, MN12: NMOS Transistors

본 발명은 반도체 설계 기술에 관한 것으로, 특히 반도체 소자의 내부전압 발생기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to semiconductor design technology, and more particularly to an internal voltage generator of a semiconductor device.

일반적으로, 반도체 메모리 칩이 고집적화 되면서 칩 내의 셀 사이즈(cell size)는 점점 더 작아지고 있으며, 이렇게 작아진 셀 사이즈로 인해 동작전압(operating voltage) 또한 더욱 낮아지고 있다. 대부분의 반도체 칩은 외부로부터 공급되는 전원전압(VDD)을 사용하여 내부전압을 발생시키기 위한 내부전압 발생기를 칩 내에 구비하여 칩 내부회로의 동작에 필요한 전압을 자체적으로 공급하고 있다. 이러한 내부전압 발생기를 설계함에 있어서 주된 이슈는 원하는 레벨의 내부전압을 안정적으로 공급하는 것이다.In general, as the semiconductor memory chip is highly integrated, the cell size in the chip becomes smaller and smaller, and the operating voltage is also lowered due to the smaller cell size. Most semiconductor chips have an internal voltage generator in the chip for generating an internal voltage using a power supply voltage VDD supplied from the outside to supply a voltage necessary for the operation of the chip internal circuit. The main issue in designing such an internal voltage generator is to provide a stable supply of internal voltage at a desired level.

가장 대표적인 내부전압인 셀 데이터의 증폭에 사용되는 코어전압(VCORE)을 생성하기 위한 코어전압 발생기의 경우, 통상 전압강하 변환기(voltage down converter) 회로로 구성된다. 코어전압(VCORE)은 셀 데이터 '1'에 대응하는 전압 레벨이다.In the case of a core voltage generator for generating a core voltage VCORE used for amplification of cell data, which is the most representative internal voltage, a voltage down converter circuit is usually configured. The core voltage VCORE is a voltage level corresponding to the cell data '1'.

각각 종래기술에 따른 전압강하 변환기 회로로 구현된 코어전압 발생기를 나타낸 도면이다.Each of the core voltage generators implemented by the voltage drop converter circuit according to the related art is illustrated.

먼저, 도 1에 도시된 코어전압 발생기는, 기준전압(VREF)과 피드백된 코어전압단(VCORE)의 전압 레벨을 비교하기 위한 비교기와, 비교기의 출력신호인 드라이버 제어신호(DET)를 게이트 입력으로 하며 외부 전원전압단(VDD)과 출력단인 코어전압단(VCORE) 사이에 접속된 풀업 PMOS 트랜지스터(M1)를 구비한다. 여기서, 비교기는 일반적인 전류 미러형(Current Mirror) 차동증폭 회로로 구현하는 것이 바람직하다.First, the core voltage generator illustrated in FIG. 1 includes a comparator for comparing the voltage level of the reference voltage VREF and the fed-back core voltage terminal VCORE, and a gate input of a driver control signal DET, which is an output signal of the comparator. And a pull-up PMOS transistor M1 connected between the external power supply voltage terminal VDD and the core voltage terminal VCORE which is an output terminal. Here, the comparator is preferably implemented as a general current mirror differential amplifier circuit.

반도체 메모리 소자 내부에서 비트라인 감지증폭기가 구동되어 코어전류의 소모가 발생하면 코어전압단(VCORE)의 전압강하가 일어난다. 비교기는 기준전압(VREF)과 피드백된 코어전압단(VCORE)의 전압 레벨을 비교하여 코어전압단(VCORE)의 전압 레벨이 기준전압(VREF)보다 낮은 경우에는 드라이버 제어신호(DET)를 논리레벨 로우로 활성화시킨다. 이에 따라, 풀업 PMOS 트랜지스터(M1)가 턴온되어 코어전압단(VCORE)을 풀업 구동하게 된다. 이처럼 코어전압단(VCORE)의 전위가 회복 과정을 거치다가 코어전압단(VCORE)의 전압 레벨이 기준전압(VREF)에 이르게 되면 드라이버 제어신호(DET)가 논리레벨 하이가 되어 풀업 PMOS 트랜지스터(M1)는 턴오프되고, 결국 코어전압단(VCORE)의 전압 레벨의 추가적인 상승을 막는다.When the bit line sense amplifier is driven inside the semiconductor memory device and the core current is consumed, the voltage drop of the core voltage terminal VCORE occurs. The comparator compares the voltage level of the reference voltage VREF and the fed-back core voltage terminal VCORE and, when the voltage level of the core voltage terminal VCORE is lower than the reference voltage VREF, sets the driver control signal DET to the logic level. Activate low. Accordingly, the pull-up PMOS transistor M1 is turned on to drive the core voltage terminal VCORE up. As such, when the potential of the core voltage terminal VCORE goes through a recovery process and the voltage level of the core voltage terminal VCORE reaches the reference voltage VREF, the driver control signal DET becomes a logic level high, thereby pulling up the pull-up PMOS transistor M1. ) Is turned off, thus preventing further rise in the voltage level of the core voltage terminal VCORE.

다음으로, 도 2에 도시된 코어전압 발생기는, 기준전압(VREF)과 피드백 전압(HALF)의 레벨을 비교하기 위한 비교기와, 비교기의 출력신호인 드라이버 제어신호(DET)를 게이트 입력으로 하며 외부 전원전압단(VDD)과 출력단인 코어전압단(VCORE) 사이에 접속된 풀업 PMOS 트랜지스터(M2)와, 코어전압단(VCORE)과 접지전압단(VSS) 사이에 직렬로 접속되어 전압 분배기를 구성하는 저항 R1, R2를 구비한다.Next, the core voltage generator shown in FIG. 2 includes a comparator for comparing the level of the reference voltage VREF and the feedback voltage HALF, and a driver control signal DET, which is an output signal of the comparator, as a gate input. A pull-up PMOS transistor M2 connected between the power supply voltage terminal VDD and the core voltage terminal VCORE, which is an output terminal, and a voltage divider are connected in series between the core voltage terminal VCORE and the ground voltage terminal VSS. Resistors R1 and R2.

피드백 전압(HALF)은 이 전압 분배기에서 분배된 전압으로서, 하기의 수학식 1과 같이 정의할 수 있다.The feedback voltage HALF is a voltage divided by the voltage divider and may be defined as in Equation 1 below.

HALF = R2/(R1+R2) × VCORE HALF = R2 / (R1 + R2) × VCORE

그리고, 비교기는 기준전압(VREF)과 피드백 전압(HALF)의 레벨이 같도록 풀업 PMOS 트랜지스터(M2)의 출력을 제어하므로, VREF = HALF가 성립하게 된다.Since the comparator controls the output of the pull-up PMOS transistor M2 such that the level of the reference voltage VREF and the feedback voltage HALF are the same, VREF = HALF is established.

따라서, 코어전압(VCORE)은 하기의 수학식 2와 같이 정리할 수 있다.Therefore, the core voltage VCORE can be summarized as in Equation 2 below.

VCORE = (R1+R2)/R2 × VREF = (1+R1/R2) × VREF)VCORE = (R1 + R2) / R2 × VREF = (1 + R1 / R2) × VREF)

통상적으로, 저항 R1과 R2를 동일한 저항값으로 설정하기 때문에 기준전압(VREF)과 피드백 전압(HALF)은 VCORE/2의 레벨을 가진다. 이러한 구조의 코어전압(VCORE) 발생기는 기준전압(VREF) 레벨이 다르다는 점을 제외하고 일반적인 동작은 도 1에 도시된 코어전압 발생기와 동일하게 동작한다.Typically, since the resistors R1 and R2 are set to the same resistance value, the reference voltage VREF and the feedback voltage HALF have a level of VCORE / 2. The core voltage VCORE generator of this structure operates in the same manner as the core voltage generator shown in FIG. 1 except that the reference voltage VREF level is different.

한편, 도 3에 도시된 바와 같이, 통상적으로 전압 분배기를 구성하는 저항 R1, R2를 대신하여 NMOS 트랜지스터(MN1, MN2)를 사용하고 있다.3, NMOS transistors MN1 and MN2 are used in place of resistors R1 and R2 constituting a voltage divider.

기준전압(VREF)는 온도 및 외부전압에 따라서 변하지 않고 일정한 레벨을 유지하는 정전압원인 반면, 저항 R1과 R2(또는 MN1와 MN2)는 온도 특성(온도 계수)이 서로 동일하기 때문에 온도 변화에 따라 같은 방향으로 저항값이 변하게 된다. 이에 따라 피드백 전압(VHALF)의 레벨이 온도에 따라서 변동하게 되고, 이는 곧 코어전압(VCORE)의 레벨 불안정으로 나타난다.The reference voltage VREF is a constant voltage source that does not change with temperature and external voltage and maintains a constant level, whereas resistors R1 and R2 (or MN1 and MN2) have the same temperature characteristics (temperature coefficients), so The resistance value changes in the direction. As a result, the level of the feedback voltage VHALF fluctuates according to the temperature, which results in level instability of the core voltage VCORE.

본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위하여 제안된 것으로, 온도 변화에 따른 피드백 전압 레벨 변화를 보상할 수 있는 반도체 소자의 내부 전압 발생기를 제공하는데 목적이 있다.The present invention has been proposed to solve the above problems of the prior art, and an object of the present invention is to provide an internal voltage generator of a semiconductor device capable of compensating for a change in feedback voltage level due to temperature change.

상기의 기술적 과제를 달성하기 위한 본 발명의 일 측면에 따르면, 기준전압과 피드백 전압의 레벨을 비교하기 위한 비교수단; 상기 비교수단의 출력신호에 응답하여 내부전압단을 풀업 구동하기 위한 구동수단; 및 상기 내부전압단에 걸린 전압을 분배하여 상기 피드백 전압으로 출력하기 위한 전압 분배수단을 구비하며, 상기 전압 분배수단은 수동 저항과 능동 저항의 유효 저항값으로 상기 내부전압단에 걸린 전압을 분배하는 것을 특징으로 하는 반도체 소자의 내부전압 발생기가 제공된다.According to an aspect of the present invention for achieving the above technical problem, the comparison means for comparing the level of the reference voltage and the feedback voltage; Driving means for pulling up an internal voltage terminal in response to an output signal of the comparing means; And a voltage divider for dividing the voltage applied to the internal voltage terminal and outputting the voltage to the feedback voltage, wherein the voltage divider distributes the voltage applied to the internal voltage terminal as an effective resistance value of a passive resistor and an active resistor. An internal voltage generator of a semiconductor device is provided.

또한, 본 발명의 다른 측면에 따르면, 기준전압과 피드백 전압의 레벨을 비교하는 단계; 상기 비교하는 단계의 비교 결과에 따라 내부전압단을 풀업 구동하는 단계; 및 수동 저항과 능동 저항의 유효 저항값으로 상기 내부전압단에 걸린 전압을 분배하여 상기 피드백 전압으로 출력하는 단계를 포함하는 반도체 소자의 내부전압 발생방법이 제공된다.In addition, according to another aspect of the invention, comparing the level of the reference voltage and the feedback voltage; Driving an internal voltage terminal according to a comparison result of the comparing step; And dividing a voltage applied to the internal voltage terminal as an effective resistance value of a passive resistor and an active resistor, and outputting the voltage applied to the feedback voltage as the feedback voltage.

본 발명에서는 내부전압단의 전압 레벨을 비교기로 피드백하기 위한 전압 분배기를 구현함에 있어서, 온도 변화에 대해 포지티브 특성을 가지는 수동 저항과 네거티브 특성을 가지는 능동 저항(예컨대, NMOS 트랜지스터)을 이용하였다. 이 경 우, 온도 변화에 따라 수동 저항, 능동 저항 각각의 유효 저항값이 변화하는 경우에도 서로 보상 작용을 하기 때문에 일정한 피드백 전압을 제공할 수 있다. In the present invention, in implementing a voltage divider for feeding back a voltage level of an internal voltage terminal to a comparator, a passive resistor having a positive characteristic against a temperature change and an active resistor having a negative characteristic (eg, an NMOS transistor) are used. In this case, even when the effective resistance values of the passive resistors and the active resistors change as temperature changes, they provide a constant feedback voltage.

이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다.DETAILED DESCRIPTION Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings so that those skilled in the art may easily implement the technical idea of the present invention. do.

도 4는 본 발명의 일 실시예에 따른 코어전압(VCORE) 발생기를 나타낸 회로도이다.4 is a circuit diagram illustrating a core voltage (VCORE) generator according to an exemplary embodiment of the present invention.

도 4를 참조하면, 본 실시예에 따른 코어전압 발생기는, 기준전압(VREF)과 피드백 전압(HALF)의 레벨을 비교하기 위한 비교기와, 비교기의 출력신호인 드라이버 제어신호(DET)를 게이트 입력으로 하며 외부 전원전압단(VDD)과 출력단인 코어전압단(VCORE) 사이에 접속된 풀업 PMOS 트랜지스터(M3)와, 코어전압단(VCORE)에 걸린 전압을 분배하여 피드백 전압(HALF)으로 출력하기 위한 전압 분배기를 구비한다.Referring to FIG. 4, the core voltage generator according to the present exemplary embodiment includes a comparator for comparing the level of the reference voltage VREF and the feedback voltage HALF, and a gate input of the driver control signal DET, which is an output signal of the comparator. The output voltage is fed to the pull-up PMOS transistor M3 connected between the external power supply voltage terminal VDD and the core voltage terminal VCORE and the voltage applied to the core voltage terminal VCORE. For a voltage divider.

한편, 전압 분배기는 코어전압단(VCORE)과 피드백 전압단(HALF) 사이에 접속된 저항(R)과, 피드백 전압단(HALF)과 접지전압단(VSS) 사이에 차례로 접속된 NMOS 트랜지스터 MN11과 MN12를 구비한다.Meanwhile, the voltage divider includes a resistor R connected between the core voltage terminal VCORE and the feedback voltage terminal HALF, and an NMOS transistor MN11 connected in turn between the feedback voltage terminal HALF and the ground voltage terminal VSS. MN12 is provided.

여기서, NMOS 트랜지스터 MN11은 코어전압(VCORE)을 게이트 입력으로 하며, NMOS 트랜지스터 MN12는 외부 전원전압(VDD)을 게이트 입력으로 한다.Here, the NMOS transistor MN11 uses the core voltage VCORE as the gate input, and the NMOS transistor MN12 uses the external power supply voltage VDD as the gate input.

상기와 같이 구성된 코어전압 발생기에서 피드백 전압(HALF)의 레벨은 저항 R의 저항값과 NMOS 트랜지스터 MN11 및 MN12의 채널 저항값의 비로 결정되며, 전반적인 동작은 종래기술과 다를 바 없다.In the core voltage generator configured as described above, the level of the feedback voltage HALF is determined by a ratio between the resistance value of the resistor R and the channel resistance values of the NMOS transistors MN11 and MN12, and the overall operation is not different from the prior art.

다만, 본 실시예에 따른 코어전압 발생기는 온도 변화가 있는 경우, 포지티브 온도 특성을 가지는 저항 R과 네거티브 온도 특성을 가지는 NMOS 트랜지스터 MN11 및 MN12가 서로 상보적인 온도 보상을 수행하기 때문에 온도 변화에도 일정한 피드백 전압(HALF) 레벨을 보장할 수 있게 된다.However, the core voltage generator according to the present embodiment has a constant feedback even when the temperature change, since the resistance R having a positive temperature characteristic and the NMOS transistors MN11 and MN12 having a negative temperature characteristic perform complementary temperature compensation with each other. The voltage HALF level can be guaranteed.

한편, NMOS 트랜지스터 MN11은 코어전압(VCORE)으로 바이어스되어 있어 코어전압(VCORE)의 변동에 따라 동작하며, NMOS 트랜지스터 MN2는 피드백 전압(HALF) 레벨 및 소모 전류 특성에 관여한다.On the other hand, the NMOS transistor MN11 is biased by the core voltage VCORE and operates according to the change of the core voltage VCORE. The NMOS transistor MN2 is involved in the feedback voltage HALF level and power consumption characteristics.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be clear to those of ordinary knowledge.

예컨대, 전술한 실시예는 코어전압 발생기를 일례로 들어 설명하였으나, 전압강하 변환 방식을 사용하는 모든 내부전압 발생기에 본 발명을 적용할 수 있다.For example, the above-described embodiment has been described taking the core voltage generator as an example, but the present invention can be applied to all internal voltage generators using the voltage drop conversion method.

또한, 전술한 실시예에서는 코어전압 드라이버로서 PMOS 트랜지스터를 사용하는 경우를 일례로 들어 설명하였으나, 이를 다른 구동 수단으로 대체할 수 있다.In addition, in the above-described embodiment, the case where the PMOS transistor is used as the core voltage driver has been described as an example, but it can be replaced by another driving means.

또한, 전술한 실시예에서는 능동 저항으로 코어전압 및 외부 전원전압으로 바이어스된 NMOS 트랜지스터를 이용하는 경우를 일례로 들어 설명하였으나, 다이오 드 접속된 NMOS 트랜지스터와 같은 다른 능동 저항 소자를 이용하는 경우에도 본 발명은 적용된다.In addition, in the above-described embodiment, the case of using an NMOS transistor biased by a core voltage and an external power supply voltage as an active resistor has been described as an example. However, the present invention also applies when using another active resistance element such as a diode connected NMOS transistor. Apply.

전술한 본 발명은 온도의 변화에도 일정한 피드백 전압 레벨을 확보할 수 있으며, 이로 인하여 안정적인 내부전압 레벨을 보장하는 효과가 있다.The present invention described above can ensure a constant feedback voltage level even with a change in temperature, thereby ensuring a stable internal voltage level.

Claims

Comparison means for comparing levels of the reference voltage and the feedback voltage;

Driving means for pulling up an internal voltage terminal in response to an output signal of the comparing means; And

And a voltage dividing means for dividing the voltage applied to the internal voltage terminal and outputting the voltage as the feedback voltage.

And the voltage dividing means divides the voltage applied to the internal voltage terminal into effective resistance values of passive and active resistors.

The method of claim 1,

The voltage distribution means,

A resistor connected between the internal voltage terminal and a feedback voltage terminal,

And first and second NMOS transistors sequentially connected between the feedback voltage terminal and the ground voltage terminal.

The method of claim 2,

The first NMOS transistor has a voltage applied to the internal voltage terminal as a gate input, and the second NMOS transistor external power supply voltage (VDD) as a gate input.

Comparing the levels of the reference voltage and the feedback voltage;

Driving an internal voltage terminal according to a comparison result of the comparing step; And

Dividing a voltage applied to the internal voltage terminal by an effective resistance value of a passive resistor and an active resistor and outputting the feedback voltage as the feedback voltage

Internal voltage generation method of a semiconductor device comprising a.