KR20080052968A - Display panel, display apparatus having the same and method of fabricating the same - Google Patents

Display panel, display apparatus having the same and method of fabricating the same Download PDF

Info

Publication number
KR20080052968A
KR20080052968A KR1020060124810A KR20060124810A KR20080052968A KR 20080052968 A KR20080052968 A KR 20080052968A KR 1020060124810 A KR1020060124810 A KR 1020060124810A KR 20060124810 A KR20060124810 A KR 20060124810A KR 20080052968 A KR20080052968 A KR 20080052968A
Authority
KR
South Korea
Prior art keywords
electrode
auxiliary capacitor
insulating layer
substrate
layer
Prior art date
Application number
KR1020060124810A
Other languages
Korean (ko)
Inventor
송준호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060124810A priority Critical patent/KR20080052968A/en
Publication of KR20080052968A publication Critical patent/KR20080052968A/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1345Conductors connecting electrodes to cell terminals
    • G02F1/13452Conductors connecting driver circuitry and terminals of panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136209Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50Protective arrangements

Abstract

A display panel, a display device having the same, and a method for manufacturing the same are provided to reduce the whole size by providing a liquid crystal panel comprising an auxiliary capacitor, which boosts and outputs the second driving voltage and a driver chip, which receives the second driving voltage and creates the first driving voltage, without the necessity of installing an additional capacitor to boost the second driving voltage at a flexible circuit part connected to the liquid crystal panel. A display device comprises a screen display part(DA), a driving circuit part(PA2), and a peripheral part(PA1). The screen display part includes a storage capacitor which comprises a pair of storage electrodes. The first insulating layer is inserted between the storage electrodes. The driving circuit part supplies an image signal to the screen display part. The peripheral part, electrically connected to the driving circuit part, includes an auxiliary capacitor which comprises a pair of auxiliary capacitor electrodes. The second insulating layer is inserted between the auxiliary capacitor electrodes. The permittivity of the first insulating layer is lower than the permittivity of the second insulating layer.

Description

표시 패널, 이를 갖는 표시 장치 및 이의 제조 방법{DISPLAY PANEL, DISPLAY APPARATUS HAVING THE SAME AND METHOD OF FABRICATING THE SAME}DISPLAY PANEL, DISPLAY APPARATUS HAVING THE SAME AND METHOD OF FABRICATING THE SAME}

도 1은 본 발명의 실시 예에 따른 표시 패널 어셈블리를 나타낸 사시도이다.1 is a perspective view illustrating a display panel assembly according to an exemplary embodiment of the present invention.

도 2는 도 1에 도시된 제 1 기판을 나타낸 평면도이다.FIG. 2 is a plan view illustrating the first substrate illustrated in FIG. 1.

도 3은 본 발명의 일 실시 예에 따른 제 1 기판의 단면도이다.3 is a cross-sectional view of a first substrate according to an embodiment of the present invention.

도 4a 내지 도 4h는 도 3에 도시된 제 1 기판을 형성하는 과정을 나타낸 공정 단면도이다.4A to 4H are cross-sectional views illustrating a process of forming the first substrate illustrated in FIG. 3.

도 5는 본 발명의 다른 실시 예에 따른 제 1 기판의 단면도이다.5 is a cross-sectional view of a first substrate according to another embodiment of the present invention.

도 6a 내지 도 6f는 도 5에 도시된 제1 기판을 형성하는 과정을 나타낸 공정 단면도이다.6A through 6F are cross-sectional views illustrating a process of forming the first substrate illustrated in FIG. 5.

도 7은 본 발명의 실시 예에 따른 표시장치를 나타낸 분해 사시도이다.7 is an exploded perspective view illustrating a display device according to an exemplary embodiment of the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>

100 : 제1 기판 110 : 투명기판100: first substrate 110: transparent substrate

120 : 박막 트랜지스터 127 : 스토리지 커패시터120: thin film transistor 127: storage capacitor

130 : 화소전극 140 : 보조 커패시터130: pixel electrode 140: auxiliary capacitor

200 : 제2 기판 320 : 구동칩200: second substrate 320: driving chip

340 : 연성회로기판 360 : 게이트 구동회로340: flexible circuit board 360: gate driving circuit

400 : 백라이트 어셈블리 500 : 탑 샤시400: backlight assembly 500: top chassis

600 : 표시 장치600: display device

본 발명은 표시 패널, 이를 갖는 표시 장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는, 원가 절감 및 전체 두께를 감소시킬 수 있는 표시 패널, 이를 갖는 표시 장치 및 이의 제조 방법에 관한 것이다.The present invention relates to a display panel, a display device having the same, and a method of manufacturing the same. More particularly, the present invention relates to a display panel, a display device having the same, and a method of manufacturing the same.

최근 모니터 또는 텔레비전 등의 표시 장치는 경량화 및 박형화가 요구되고 있으며, 이러한 요구에 따라 음극선관(Cathode Ray Tube, CRT)이 평판 표시 장치(Flat Panel Display, FPD)로 대체되고 있다.Recently, display devices such as monitors or televisions are required to be lighter and thinner, and cathode ray tubes (CRTs) are being replaced by flat panel displays (FPDs) according to such demands.

일반적으로 상기 평판 표시 장치는 박막 트랜지스터(thin film transistor, TFT)를 구비하는 제 1 기판, 컬러 필터 층을 구비한 제 2 기판, 상기 제 1 기판과 제 2 기판 사이에 개재된 액정으로 구성된 액정 표시 장치(Liquid Crystal Display, LCD)와 박막 트랜지스터(TFT)와 유기 발광 소자를 포함하는 유기 발광 표시 장치(Organic Light Emitting Diode, OLED) 등이 있다.In general, the flat panel display includes a liquid crystal display including a first substrate having a thin film transistor (TFT), a second substrate having a color filter layer, and a liquid crystal interposed between the first substrate and the second substrate. Devices include a liquid crystal display (LCD), an organic light emitting diode (OLED) including a thin film transistor (TFT), and an organic light emitting diode.

이와 같이 평판 표시 장치는 화상 구현을 필요로 하는 여러 가지 장치, 예를 들어 휴대용 전화기, 노트 컴퓨터 및 PDA 등 등의 휴대용 표시 장치에 사용될 수 있다. As such, the flat panel display device may be used in various devices requiring image realization, for example, a portable display device such as a portable telephone, a notebook computer, and a PDA.

평판 표시 장치 중 하나인 액정 표시 장치는 액정의 광학적 특성을 이용하여 영상을 표시하며, 액정 표시 패널 및 액정 표시 패널의 후면에 배치되어 광을 공급하는 백라이트 어셈블리를 포함한다.The liquid crystal display, which is one of the flat panel display devices, displays an image by using optical characteristics of the liquid crystal, and includes a liquid crystal display panel and a backlight assembly disposed on a rear surface of the liquid crystal display panel to supply light.

일반적으로, 액정 표시 패널은 일 측에 영상 신호를 전송하는 연성회로기판 및 액정 표시 패널을 구동하기 위한 구동 신호를 생성하여 출력하는 구동칩이 부착되며, 연성회로기판에는 액정 표시 패널을 구동하기 위한 구동전압을 승압하는 커패시터가 실장된다.In general, a liquid crystal display panel includes a flexible circuit board for transmitting an image signal and a driving chip for generating and outputting a driving signal for driving the liquid crystal display panel on one side thereof, and the flexible circuit board for driving the liquid crystal display panel. A capacitor for boosting the driving voltage is mounted.

이때 상기 커패시터를 실장하기 위해서는 연성회로기판을 형성하는 절연 필름 및 도전층의 개수가 증가되고, 배선 구조가 복잡해져 연성회로기판의 제작 원가 절감에 한계가 있다. 또한 상기 연성회로기판은 상기 커패시터의 두께로 인해 전체적으로 표시 장치의 전체 두께를 증가시키는 문제가 있다.In this case, in order to mount the capacitor, the number of insulating films and conductive layers forming the flexible circuit board is increased, and the wiring structure is complicated, thereby reducing the manufacturing cost of the flexible circuit board. In addition, the flexible printed circuit board has a problem of increasing the overall thickness of the display device due to the thickness of the capacitor.

따라서 본 발명이 이루고자 하는 기술적 과제는 원가 절감이 가능하고 전체 두께를 감소시킬 수 있는 표시 패널 및 이를 포함하는 표시 장치를 제공하는 것이다.Accordingly, an aspect of the present invention is to provide a display panel and a display device including the same, which can reduce cost and reduce the overall thickness.

또한 상기 표시 패널의 제조 방법을 제공하는 것이다.Another object of the present invention is to provide a method of manufacturing the display panel.

상기의 기술적 과제를 해결하기 위한 본 발명의 실시 예에 따른 표시 장치는 한 쌍의 스토리지 전극 및 그 사이에 제 1 절연막이 개재된 스토리지 커패시터가 형성된 화면 표시부, 상기 화면 표시부에 영상 신호를 제공하는 구동 회로부 및 상기 구동 회로부에 전기적으로 접속되며, 한 쌍의 보조 커패시터 전극 및 그 사이에 제 2 절연막이 개재된 보조 커패시터가 형성된 주변부를 포함하고, 상기 제 1 절연막의 유전률은 상기 제 2 절연막의 유전률보다 작은 것을 특징으로 한다.According to an aspect of the present invention, a display device includes a pair of storage electrodes and a storage capacitor having a first insulating layer interposed therebetween, and a driving device for providing an image signal to the screen display unit. A peripheral portion electrically connected to the circuit portion and the driving circuit portion, the pair of auxiliary capacitor electrodes and an auxiliary capacitor having a second insulating film interposed therebetween, wherein the dielectric constant of the first insulating film is greater than that of the second insulating film. It is characterized by a small one.

상기 주변부는 상기 보조 커패시터가 형성되는 영역에 대응하여 형성된 차광막을 더 포함하고, 상기 화면 표시부는 게이트 전극, 반도체 층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와 상기 드레인 전극과 접속된 픽셀 전극을 더 포함할 수 있다.The peripheral portion may further include a light blocking film formed corresponding to a region where the auxiliary capacitor is formed, and the screen display may include a thin film transistor including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode, and a pixel electrode connected to the drain electrode. It may further include.

상기 한 쌍의 보조 커패시터 전극은 상기 게이트 선과 동일한 금속으로 형성된 보조 커패시터 하부 전극 및 상기 소스 전극 및 드레인 전극과 동일한 금속으로 형성된 보조 커패시터 상부 전극이거나, 상기 소스 전극 및 드레인 전극과 동일한 금속으로 형성된 보조 커패시터 하부 전극 및 상기 픽셀 전극과 동일한 금속으로 형성된 보조 커패시터 상부 전극일 수 있다.The pair of auxiliary capacitor electrodes may be an auxiliary capacitor lower electrode formed of the same metal as the gate line and an auxiliary capacitor upper electrode formed of the same metal as the source electrode and drain electrode, or an auxiliary capacitor formed of the same metal as the source electrode and drain electrode. The auxiliary electrode may be an upper electrode formed of the same metal as the lower electrode and the pixel electrode.

또한 상기 보조 커패시터와 차광막 사이에 씰 부재가 더 형성될 수 있다. In addition, a seal member may be further formed between the auxiliary capacitor and the light blocking film.

본 발명의 실시 예에 따른 표시 장치의 제조 방법은 화면 표시부와 주변부를 포함하는 하부 기판 위에 스토리지 하부 전극, 제 1 절연막 및 스토리지 상부 전극을 포함하는 스토리지 전극을 형성하는 단계 및 상기 하부 기판 위에 보조 커패시터 하부 전극, 상기 제 1 절연막의 유전률보다 큰 유전률을 갖는 제 2 절연막 및 보조 커패시터 상부 전극을 포함하는 보조 커패시터를 형성하는 단계를 포함한다.A method of manufacturing a display device according to an exemplary embodiment of the present invention includes forming a storage electrode including a storage lower electrode, a first insulating layer, and a storage upper electrode on a lower substrate including a screen display and a peripheral portion, and an auxiliary capacitor on the lower substrate. And forming an auxiliary capacitor including a lower electrode, a second insulating film having a dielectric constant greater than that of the first insulating film, and an auxiliary capacitor upper electrode.

이때 상기 제 2 절연막은 쉐도우 마스크를 이용하여 형성될 수 있다.In this case, the second insulating layer may be formed using a shadow mask.

상기 표시 장치의 제조 방법은 상기 하부 기판과 대향하는 상부 기판에 상기 보조 커패시터에 대응하는 영역에 차광막을 형성하는 단계를 더 포함할 수 있다.The method of manufacturing the display device may further include forming a light blocking film on a region corresponding to the auxiliary capacitor on an upper substrate facing the lower substrate.

또한 상기 상부 기판과 상기 하부 기판 중 한 기판 위에 씰 부재를 형성하는 단계 및 상기 상부 기판과 상기 하부 기판을 합착하는 단계를 더 포함하고, 상기 씰 부재는 상기 보조 커패시터 및 상기 차광막 사이에 개재될 수 있다.The method may further include forming a seal member on one of the upper substrate and the lower substrate, and bonding the upper substrate and the lower substrate, wherein the seal member may be interposed between the auxiliary capacitor and the light blocking film. have.

기타 실시예의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Specific details of other embodiments are included in the detailed description and drawings.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예를 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시 예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예를 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods for achieving them will be apparent with reference to the embodiments described below in detail in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but can be implemented in various forms, and only the embodiments are to make the disclosure of the present invention complete, and the general knowledge in the technical field to which the present invention belongs. It is provided to fully convey the scope of the invention to those skilled in the art, and the present invention is defined only by the scope of the claims. Like reference numerals refer to like elements throughout.

본 명세서에서 층 또는 막의 "위","상","상부" 또는 "아래","하부"로 지칭되는 것은 중간에 다른 층 또는 막을 개재한 경우를 포함한다. 또한, 본 명세서에서 사용되는 "중첩"은 하부 구조물과 상부 구조물이 서로 공통된 중심을 갖고 겹쳐져 있는 형상을 나타내고, 하부 구조물과 상부 구조물 사이에 다른 구조물이 개재한 경우를 포함하며, 상부 구조물과 하부 구조물 중 어느 하나의 구조물은 다른 구조물에 완전히 겹쳐지는 것을 의미한다.References herein to “top”, “top”, “top” or “bottom”, “bottom” of a layer or film include intervening another layer or film. In addition, as used herein, "overlapping" indicates a shape in which the lower structure and the upper structure have a common center and overlap each other, and includes a case where another structure is interposed between the lower structure and the upper structure, and the upper structure and the lower structure. Any one of the structures is meant to completely overlap the other structure.

이하 첨부한 도면을 참조하여 본 발명을 보다 상세하게 설명하고자 한다.Hereinafter, the present invention will be described in more detail with reference to the accompanying drawings.

도 1은 본 발명의 일 실시 예에 따른 표시 패널 어셈블리를 나타낸 사시도이다.1 is a perspective view illustrating a display panel assembly according to an exemplary embodiment of the present invention.

도 1을 참조하면 본 발명에 따른 표시 패널 어셈블리는 제 1 구동 전압을 제공 받아 영상을 표시하는 표시 패널, 제2 구동 전압을 제공 받아 상기 제 1 구동 전압을 출력하는 구동칩(320) 및 상기 구동칩(320)으로 상기 제 2 구동 전압을 인가하는 연성회로기판(340)을 포함한다.Referring to FIG. 1, a display panel assembly according to the present invention may include a display panel that receives a first driving voltage to display an image, a driving chip 320 that receives a second driving voltage to output the first driving voltage, and the driving. The chip 320 includes a flexible circuit board 340 for applying the second driving voltage.

구체적으로, 상기 표시 패널은 제 1 기판(100), 상기 제 1 기판(100)과 마주보도록 결합하는 제 2 기판(200) 및 상기 제 1 기판(100)과 상기 제 2 기판(200)과의 사이에 개재된 액정층(미도시)을 포함한다.In detail, the display panel includes a first substrate 100, a second substrate 200 coupled to face the first substrate 100, and the first substrate 100 and the second substrate 200. It includes a liquid crystal layer (not shown) interposed therebetween.

상기 제 1 기판(100)은 박막 트랜지스터(120), 스토리지 커패시터(127)와 화소 전극(130)을 포함하는 화면 표시부, 상기 화면 표시부에 제 1 구동 전압을 인가하는 구동칩(320)과 상기 구동칩(320)에 제 2 구동 전압을 인가하는 연성회로기판(340)을 포함하는 구동 회로부 및 상기 구동칩(320)과 연결된 보조 커패시터(140)를 포함하는 주변부를 포함한다. 상기 제 1 기판(100)에 대한 구체적인 설명은 후술하는 도 2에서 하기로 한다.The first substrate 100 may include a screen display unit including a thin film transistor 120, a storage capacitor 127, and a pixel electrode 130, a driving chip 320 for applying a first driving voltage to the screen display unit, and the driving unit. The driving circuit unit includes a flexible circuit board 340 for applying a second driving voltage to the chip 320, and a peripheral part including an auxiliary capacitor 140 connected to the driving chip 320. A detailed description of the first substrate 100 will be made later with reference to FIG. 2.

상기 제 1 기판(100)의 상부에 구비되는 상기 제 2 기판(200)은 상기 액정층을 통과한 빛을 이용하여 소정의 색을 발현하는 컬러필터 층을 구비한다. 상기 컬러필터 층은 박막 공정에 의해서 형성되며, RGB 색 화소를 구비한다.The second substrate 200 provided on the first substrate 100 includes a color filter layer expressing a predetermined color by using light passing through the liquid crystal layer. The color filter layer is formed by a thin film process and includes RGB color pixels.

상기 액정층은 액정 분자가 상기 제 1 기판(100)과 상기 제 2 기판(200)과 의 사이에 형성되는 전계에 따라 배열됨으로써, 상기 제 2 기판(200)으로 제공되는 빛의 투과율을 조절한다.The liquid crystal layer adjusts the transmittance of light provided to the second substrate 200 by arranging liquid crystal molecules according to an electric field formed between the first substrate 100 and the second substrate 200. .

전술한 바와 같이, 상기 제 1 기판(100)의 구동 회로부는 상기 구동칩(320)과 상기 연성회로기판(340)를 포함한다. 상기 구동칩(320)과 상기 연성회로기판(340)은 이방성 도전필름(Anisotropic Conductive Film)을 매개로 상기 제 1 기판(100)과 전기적으로 연결된다.As described above, the driving circuit unit of the first substrate 100 includes the driving chip 320 and the flexible circuit board 340. The driving chip 320 and the flexible circuit board 340 are electrically connected to the first substrate 100 through an anisotropic conductive film.

도 2는 도 1에 도시된 제 1 기판(100)을 나타낸 평면도이고, 도 3은 도 2의 절단선 I-I'에 따라 자른 단면도로, 본 발명의 제 1 실시 예이다.FIG. 2 is a plan view showing the first substrate 100 shown in FIG. 1, and FIG. 3 is a cross-sectional view taken along the line II ′ of FIG. 2, and is a first embodiment of the present invention.

도 2를 참조하면, 상기 제 1 기판(100)은 상기 영상이 표시되는 영상 표시부(DA), 상기 영상 표시부(DA)를 둘러싼 주변부(PA1) 및 상기 주변부(PA1)와 인접한 구동 회로부(PA2)로 구획된다. 상기 영상 표시부(DA)에는 다수의 화소가 형성되고, 상기 구동 회로부(PA2)에는 상기 구동칩(320) 및 상기 연성회로기판(340)이 구비된다.Referring to FIG. 2, the first substrate 100 may include an image display part DA on which the image is displayed, a peripheral part PA1 surrounding the image display part DA, and a driving circuit part PA2 adjacent to the peripheral part PA1. It is divided into A plurality of pixels are formed in the image display part DA, and the driving chip 320 and the flexible circuit board 340 are provided in the driving circuit part PA2.

상기 제 1 기판(100)은 투명 기판(110) 상에 형성된 게이트 신호를 전송하는 게이트 라인(GL), 데이터 신호를 전송하는 데이터 라인(DL), 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)과 연결된 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(120), 상기 박막 트랜지스터(120)와 연결된 스토리지 커패시터(127)와 화소 전극(130) 및 상기 구동칩과 전기적으로 접속된 보조 커패시터(140)를 포함한다.The first substrate 100 may include a gate line GL for transmitting a gate signal formed on the transparent substrate 110, a data line DL for transmitting a data signal, the gate line GL, and the data line DL. Thin film transistor (TFT) 120, a storage capacitor 127 connected to the thin film transistor 120, a pixel electrode 130, and an auxiliary capacitor 140 electrically connected to the driving chip. ).

구체적으로, 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)은 상기 영상 표시부(DA)에서 서로 절연되어 교차한다. 상기 영상 표시부(DA)에 형성된 각 화소는 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)에 의해 정의된다. 상기 게이트 라인(GL)은 제 1 기판 위에 형성된 게이트 전압 구동부(360)와 전기적으로 접속되어 상기 박막 트랜지스터(120)에 게이트 전압을 인가한다. 또한 상기 데이터 라인은 상기 구동칩(320)과 전기적으로 접속되어 상기 박막 트랜지스터(120)에 영상을 표시할 수 있는 제 1 구동 전압을 인가한다.In detail, the gate line GL and the data line DL are insulated from each other and cross each other in the image display unit DA. Each pixel formed in the image display unit DA is defined by the gate line GL and the data line DL. The gate line GL is electrically connected to the gate voltage driver 360 formed on the first substrate to apply a gate voltage to the thin film transistor 120. In addition, the data line is electrically connected to the driving chip 320 to apply a first driving voltage for displaying an image to the thin film transistor 120.

상기 박막 트랜지스터(120)를 통해 인가된 제 1 구동 전압은 상기 화소 전극(130)으로 전달되어 상기 제 1 기판(100)에 대향하는 제 2 기판(200) 위에 형성된 공통 전극과의 사이에 전계(electric field)를 형성한다. 상기 화소 전극(130)과 공통 전극과의 사이에 형성된 전계(electric field)는 상기 제 1 기판(100)과 상기 제 2 기판(200) 사이에 개재된 액정의 배열 방향을 변화시켜 원하는 영상을 표시하게 된다.The first driving voltage applied through the thin film transistor 120 is transferred to the pixel electrode 130 to form an electric field between the common electrode formed on the second substrate 200 facing the first substrate 100. electric field). An electric field formed between the pixel electrode 130 and the common electrode changes the arrangement direction of the liquid crystal interposed between the first substrate 100 and the second substrate 200 to display a desired image. Done.

도 3을 참조하면, 상기 박막 트랜지스터(120)는 투명기판(110) 상에 구비되는 게이트 전극(121), 상기 게이트 전극(121)의 상부에 위치하는 게이트 절연막(122), 상기 게이트 절연막(122) 상에 구비되는 액티브 층(123), 상기 액티브 층(123) 상에 구비되는 오믹 콘택층(124), 및 상기 오믹 콘택층(124) 상에 구비되는 소오스 및 드레인 전극(125, 126)을 포함한다.Referring to FIG. 3, the thin film transistor 120 includes a gate electrode 121 provided on the transparent substrate 110, a gate insulating layer 122 disposed on the gate electrode 121, and the gate insulating layer 122. ) The active layer 123 provided on the active layer 123, the ohmic contact layer 124 provided on the active layer 123, and the source and drain electrodes 125 and 126 provided on the ohmic contact layer 124. Include.

보다 상세히는, 상기 게이트 전극(121)은 상기 게이트 신호를 전송하는 상기 게이트 라인(도 2 참조)으로부터 분기된다. In more detail, the gate electrode 121 is branched from the gate line (see FIG. 2) that transmits the gate signal.

상기 게이트 전극(121)이 형성된 투명 기판(110)의 상부에는 상기 게이트 절연막(122)이 구비된다. 상기 게이트 절연막(122)은 금속물질과 접착력이 좋고, 상부 및 하부에 구비되는 물질, 예컨대, 상기 게이트 전극(121), 상기 투명 기판(110), 상기 액티브층(123) 및, 상기 소오스 및 드레인 전극(125, 126)과의 사이에 공기층이 형성되는 것을 억제하는 산화실리콘(SiO2)이나 질화실리콘(SiNX)과 같은 절연물질로 이루어진다.The gate insulating layer 122 is provided on the transparent substrate 110 on which the gate electrode 121 is formed. The gate insulating layer 122 has good adhesion to a metal material and is provided on and under the material, for example, the gate electrode 121, the transparent substrate 110, the active layer 123, and the source and drain. It is made of an insulating material such as silicon oxide (SiO 2 ) or silicon nitride (SiN X ) that suppresses the formation of an air layer between the electrodes 125 and 126.

상기 액티브 층(123)은 상기 게이트 절연막(122)의 상면의 상기 게이트 전극(121)과 대응하는 영역에 위치하고, 비정질 실리콘으로 이루어진다.The active layer 123 is positioned in a region corresponding to the gate electrode 121 on the top surface of the gate insulating layer 122 and is made of amorphous silicon.

상기 액티브 층(123)의 상면에 구비되는 상기 오믹 콘택층(124)은 n+ 비정질 실리콘으로 이루어지고, 상기 액티브 층(123)을 부분적으로 노출하도록 중앙부가 제거되어 형성된 채널 영역(CA)을 갖는다.The ohmic contact layer 124 provided on the upper surface of the active layer 123 is made of n + amorphous silicon, and has a channel region CA formed by removing a central portion to partially expose the active layer 123.

상기 오믹 콘택층(124)의 상면에는 상기 소오스 전극(125) 및 드레인 전극(126)이 구비된다. The source electrode 125 and the drain electrode 126 are provided on an upper surface of the ohmic contact layer 124.

상기 소오스 전극(125)은 상기 데이터 신호를 전송하는 상기 데이터 라인(도 2 참조)으로부터 분기된다. 상기 소오스 전극(125)은 제1 단부가 상기 오믹 콘택층(124)의 상면에 위치하고, 상기 제1 단부와 대향하는 제2 단부는 상기 게이트 절연막(122) 상에 위치한다.The source electrode 125 is branched from the data line (see FIG. 2) that transmits the data signal. The source electrode 125 has a first end disposed on an upper surface of the ohmic contact layer 124, and a second end facing the first end is positioned on the gate insulating layer 122.

상기 드레인 전극(126)은 상기 채널 영역(CA)을 중심으로 상기 소오스 전극(125)과 서로 마주본다. 상기 드레인 전극(126)은 제1 단부가 상기 오믹 콘택층(124)의 상면에 위치하고, 상기 제1 단부와 대향하는 제2 단부가 상기 게이트 절 연막(122)의 상면에 위치한다.The drain electrode 126 faces the source electrode 125 with respect to the channel region CA. A first end of the drain electrode 126 is positioned on the top surface of the ohmic contact layer 124, and a second end of the drain electrode 126 opposite to the first end is positioned on the top surface of the gate insulating layer 122.

상기 드레인 전극(126)의 제 2 단부는 스토리지 커패시터 하부 전극(127a)과 중첩하여 스토리지 커패시터(127)를 형성할 수 있다.The second end of the drain electrode 126 may overlap the storage capacitor lower electrode 127a to form a storage capacitor 127.

상기 제1 기판(100)은 상기 TFT(120)의 상부에 구비되어 상기 TFT(120) 및 상기 투명 기판(110) 상에 형성된 배선들, 예컨대, 상기 게이트 라인(GL) 및 상기 데이터 라인(DL)을 보호하는 보호막(150) 및 유기 절연막(160)을 더 구비한다.The first substrate 100 is provided on the TFT 120 to form wirings on the TFT 120 and the transparent substrate 110, for example, the gate line GL and the data line DL. ) Is further provided with a protective film 150 and an organic insulating film 160.

상기 보호막(150) 및 상기 유기 절연막(160)은 상기 드레인 전극(126)을 부분적으로 노출하는 콘택홀(CH)을 갖는다.The passivation layer 150 and the organic insulating layer 160 have a contact hole CH partially exposing the drain electrode 126.

상기 화소전극(130)은 상기 유기 절연막(160)의 상면에 구비되며, 상기 콘택홀(CH)을 통해 상기 드레인 전극(126)과 전기적으로 연결되어 상기 제1 구동전압을 상기 액정층으로 인가한다. 상기 화소 전극(130)은 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)와 같은 투명성 도전 물질로 이루어진다.The pixel electrode 130 is provided on an upper surface of the organic insulating layer 160 and is electrically connected to the drain electrode 126 through the contact hole CH to apply the first driving voltage to the liquid crystal layer. . The pixel electrode 130 is made of a transparent conductive material such as indium tin oxide (ITO) or indium zinc oxide (IZO).

도면에는 도시하지 않았으나, 상기 화소 전극(130)의 상부에는 반사모드에서 동작하기 위해서 외부로부터 입사되는 광을 반사하는 반사 전극이 더 구비될 수도 있다.Although not shown in the drawings, an upper portion of the pixel electrode 130 may further include a reflective electrode for reflecting light incident from the outside to operate in the reflective mode.

다시 도 2를 참조하면, 상기 보조 커패시터부(140)는 상기 투명기판(110)의 상기 제1 주변영역(PA1)에 구비된다. Referring to FIG. 2 again, the auxiliary capacitor unit 140 is provided in the first peripheral area PA1 of the transparent substrate 110.

상기 보조 커패시터부(140)는 제1 내지 제6 메인 커패시터(141, 142, 143, 144, 145,146)로 이루어진다. 그러나, 상기 보조 커패시터(141, 142, 143, 144, 145,146)의 개수는 제2 구동전압의 세기 및 각 보조 커패시터(141, 142, 143, 144, 145,146)의 정전 용량에 따라 증가되거나 감소될 수 있다.The auxiliary capacitor unit 140 includes first to sixth main capacitors 141, 142, 143, 144, 145, and 146. However, the number of the auxiliary capacitors 141, 142, 143, 144, 145, 146 may be increased or decreased depending on the strength of the second driving voltage and the capacitance of each of the auxiliary capacitors 141, 142, 143, 144, 145, 146. have.

상기 제1 내지 제6 보조 커패시터(141, 142, 143, 144, 145,146)는 상기 구동칩(320)과 전기적으로 연결되어 상기 구동칩(320)으로부터 인가된 상기 제2 구동전압을 승압하여 출력한다. 상기 제1 내지 제6 보조 커패시터(141, 142, 143, 144, 145)로부에서 승압된 제2 구동전압은 다시 상기 구동칩(320)으로 제공된다.The first to sixth auxiliary capacitors 141, 142, 143, 144, 145, and 146 are electrically connected to the driving chip 320 to boost and output the second driving voltage applied from the driving chip 320. . The second driving voltage boosted by the first to sixth auxiliary capacitors 141, 142, 143, 144, and 145 is again provided to the driving chip 320.

따라서, 상기 연성회로부(340)는 상기 제2 구동전압을 승압하여 출력하는 커패시터를 추가로 구비할 필요가 없으므로, 상기 연성회로부(340)를 형성하는 절연 필름, 도전층, 및 접착층의 개수를 감소시킬 수 있다. 이에 따라, 상기 연성회로부(340)는 전체 두께를 줄일 수 있고, 제조 원가를 절감할 수 있다.Therefore, since the flexible circuit unit 340 does not need to further include a capacitor for boosting and outputting the second driving voltage, the number of insulating films, conductive layers, and adhesive layers forming the flexible circuit unit 340 is reduced. You can. Accordingly, the flexible circuit unit 340 can reduce the overall thickness, and can reduce the manufacturing cost.

본 발명의 실시예에 따른 상기 제1 내지 제6 보조 커패시터(141, 142, 143, 144, 145,146)는 서로 동일한 구조를 갖는다. 따라서, 이하, 상기 제1 보조 커패시터(141)의 구조에 대하여 상세하게 설명하고, 상기 제2 내지 제6 보조 커패시터(142, 143, 144, 145,146)의 구조에 대한 구체적인 설명은 생략한다.The first to sixth auxiliary capacitors 141, 142, 143, 144, 145, and 146 according to the embodiment of the present invention have the same structure. Therefore, hereinafter, the structure of the first auxiliary capacitor 141 will be described in detail, and detailed description of the structure of the second to sixth auxiliary capacitors 142, 143, 144, 145, and 146 will be omitted.

본 발명의 일 실시 예에 따른 보조 커패시터의 구조는 도 3에 도시된 바와 같이, 상기 투명기판(110) 상에 구비되는 제1 전극(141a) 및 상기 제1 전극(141a)의 상부에 구비되는 제2 전극(141b)을 포함한다.As shown in FIG. 3, the structure of the auxiliary capacitor according to an embodiment of the present invention is provided on the first electrode 141a and the upper portion of the first electrode 141a provided on the transparent substrate 110. The second electrode 141b is included.

상기 제1 전극(141a)은 상기 게이트 전극(121)과 동일층에 구비되고, 상기 게이트 전극(121)과 동일한 재질로 형성된다.The first electrode 141a is provided on the same layer as the gate electrode 121 and is formed of the same material as the gate electrode 121.

상기 제2 전극(141b)은 상기 제1 전극(141a)과 대응하여 위치한다. 상기 제2 전극(141b)은 상기 소오스 및 드레인 전극(125, 126)과 동일층에 구비되고, 그 재질 또한 상기 소오스 및 드레인 전극(125, 126)과 동일하다.The second electrode 141b is positioned to correspond to the first electrode 141a. The second electrode 141b is provided on the same layer as the source and drain electrodes 125 and 126, and the material thereof is also the same as that of the source and drain electrodes 125 and 126.

상기 제1 전극(141a)과 상기 제2 전극(141b)과의 사이에는 제1 보조 커패시터(141)의 유전체(Dielectric substance) 역할을 하는 절연층(122')이 개재된다. An insulating layer 122 ′ serving as a dielectric substance of the first auxiliary capacitor 141 is interposed between the first electrode 141 a and the second electrode 141 b.

상기 제2 구동전압이 상기 구동칩(320)으로부터 상기 제1 보조 커패시터(141)로 인가되면, 상기 제1 전극(141a)과 상기 제2 전극(141b)과의 사이에 형성된 공간에 전하가 축적되어 상기 제2 구동전압이 승압하고, 상기 제1 보조 커패시터(141)에 의해 승압된 제2 구동전압은 상기 구동칩(320)으로 출력된다.When the second driving voltage is applied from the driving chip 320 to the first auxiliary capacitor 141, charge is accumulated in a space formed between the first electrode 141a and the second electrode 141b. The second driving voltage is boosted, and the second driving voltage boosted by the first auxiliary capacitor 141 is output to the driving chip 320.

상기 절연층(122')은 상기 게이트 절연막과 동일한 층에 형성되지만, 상기 게이트 절연막의 유전율보다 큰 유전율을 갖는 물질을 사용한다. The insulating layer 122 ′ is formed on the same layer as the gate insulating layer, but a material having a dielectric constant greater than that of the gate insulating layer is used.

상기 표시패널 어셈블리는 상기 구동칩(320)과 전기적으로 연결되어 게이트 신호를 출력하는 게이트 구동회로(360)를 더 구비한다.The display panel assembly further includes a gate driving circuit 360 electrically connected to the driving chip 320 to output a gate signal.

상기 게이트 구동회로(360)는 상기 게이트 라인(GL)과 전기적으로 연결되어 상기 게이트 신호를 상기 게이트 라인(GL)으로 인가한다. 상기 게이트 구동회로(360)는 상기 TFT(120)를 형성하는 공정과 동일한 공정으로 형성되며, 상기 TFT(120)를 형성하는 과정에서 상기 제1 기판(100)의 상기 제1 주변영역(PA1)에 형성된다.The gate driving circuit 360 is electrically connected to the gate line GL to apply the gate signal to the gate line GL. The gate driving circuit 360 is formed in the same process as forming the TFT 120, and in the process of forming the TFT 120, the first peripheral area PA1 of the first substrate 100. Is formed.

상기 게이트 구동회로(360)는 상기 구동칩(320)에 내장되거나, 별도의 칩으로 형성되어 상기 제1 주변영역(PA1)에 실장 될 수도 있다. 상기 게이트 구동회로(360)가 상기 구동칩(320)에 내장되는 경우, 상기 구동칩(320)은 상기 게 이트 신호를 출력하여 상기 게이트 라인(GL)으로 제공한다.The gate driving circuit 360 may be embedded in the driving chip 320 or may be formed as a separate chip and mounted in the first peripheral area PA1. When the gate driving circuit 360 is embedded in the driving chip 320, the driving chip 320 outputs the gate signal and provides the gate signal to the gate line GL.

이하에서는 도면을 참조하여서 본 발명의 일 실시 예에 따른 상기 TFT(120) 및 상기 보조 커패시터부(140)를 형성하는 과정을 구체적으로 설명한다.Hereinafter, a process of forming the TFT 120 and the auxiliary capacitor unit 140 according to an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

도 4a 내지 도 4h는 도 3에 도시된 제1 기판을 형성하는 과정을 나타낸 공정 단면도이다. 이 실시예에 있어서, 상기 제1 내지 제6 보조 커패시터(141, 142, 143, 144, 145,146)의 형성 과정은 실질적으로 동일하므로, 도 4a 내지 도 4h에 있어서는, 상기 제1 보조 커패시터(141)의 형성 과정에 대해 구체적으로 설명한다.4A to 4H are cross-sectional views illustrating a process of forming the first substrate illustrated in FIG. 3. In this embodiment, since the formation process of the first to sixth auxiliary capacitors 141, 142, 143, 144, 145, and 146 is substantially the same, the first auxiliary capacitor 141 is illustrated in FIGS. 4A to 4H. It will be described in detail the formation process of.

먼저, 도 4a 및 도 4b를 참조하면, 상기 투명기판(110) 상에 제1 금속층(171)을 형성한다. 상기 제1 금속층(171)은 알루미늄(Al) 또는 알루미늄-네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전성 금속재질로 이루어지며, 스퍼터링(Sputtering) 방법에 의해 증착된다.First, referring to FIGS. 4A and 4B, a first metal layer 171 is formed on the transparent substrate 110. The first metal layer 171 is made of an aluminum alloy such as aluminum (Al) or aluminum-neodymium (AlNd), a conductive metal material such as chromium (Cr), molybdenum (Mo), and the like, and is deposited by a sputtering method. do.

상기 제1 금속층(171)을 패터닝하여 상기 표시영역(DA)에 상기 게이트 전극(121) 및 스토리지 커패시터 하부 전극(127a)을 형성하고, 상기 제1 주변영역(PA1)에 상기 제1 보조 커패시터(141)의 상기 제1 전극(141a)을 형성한다.The first metal layer 171 is patterned to form the gate electrode 121 and the storage capacitor lower electrode 127a in the display area DA, and the first auxiliary capacitor in the first peripheral area PA1. The first electrode 141a of 141 is formed.

도 4c를 참조하면, 상기 투명기판(110) 위에 게이트 절연막(122)을 형성한 후, 상기 게이트 전극(121) 및 상기 스토리지 커패시터 하부 전극(127a) 위에만 상기 게이트 절연막(122)이 남도록 패터닝한다.Referring to FIG. 4C, after the gate insulating layer 122 is formed on the transparent substrate 110, the gate insulating layer 122 is patterned so that only the gate insulating layer 122 remains on the gate electrode 121 and the storage capacitor lower electrode 127a. .

다음으로 도 4d에 도시된 바와 같이 상기 제1 주변영역(PA1)의 상기 제1 전극(141a) 위에 상기 게이트 절연막의 유전율보다 큰 유전율을 갖는 절연막(122')을 형성한다.Next, as illustrated in FIG. 4D, an insulating layer 122 ′ having a dielectric constant greater than that of the gate insulating layer is formed on the first electrode 141a of the first peripheral area PA1.

도 4e를 참조하면, 상기 게이트 절연막(122) 및 상기 절연막(122') 위에 비정질실리콘막 및 인 등이 도핑된 비정질실리콘막을 증착한다. 상기 비정질실리콘막(미도시) 및 상기 인 등이 도핑된 비정질실리콘막은 상기 PECVD 방법에 의해 증착된다. 상기 비정질실리콘막 및 상기 인 등이 도핑된 비정질실리콘막을 패터닝하여 상기 게이트 전극(121)의 상부에 상기 액티브 층(123) 및 상기 오믹 콘택층(124)을 형성한다.Referring to FIG. 4E, an amorphous silicon film doped with an amorphous silicon film, phosphorous, or the like is deposited on the gate insulating film 122 and the insulating film 122 ′. The amorphous silicon film (not shown) and the amorphous silicon film doped with phosphorus and the like are deposited by the PECVD method. The amorphous silicon film and the amorphous silicon film doped with phosphorus and the like are patterned to form the active layer 123 and the ohmic contact layer 124 on the gate electrode 121.

도 4f 및 도 4g를 참조하면, 상기 액티브 층(123) 및 상기 오믹 콘택층(124)이 형성된 상기 게이트 절연막(122)과 상기 제1 주변영역(PA1)의 절연막(122') 위에 제2 금속층(172)을 스퍼터링 방법에 의해 증착한다. 상기 제2 금속층(172)은 알루미늄(Al) 또는 알루미늄 네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전성 금속재질로 이루어진다.4F and 4G, a second metal layer is formed on the gate insulating layer 122 and the insulating layer 122 ′ of the first peripheral region PA1 on which the active layer 123 and the ohmic contact layer 124 are formed. 172 is deposited by a sputtering method. The second metal layer 172 is made of an aluminum alloy such as aluminum (Al) or aluminum neodymium (AlNd), a conductive metal material such as chromium (Cr), molybdenum (Mo), or the like.

상기 제2 금속층(172)을 패터닝하여 상기 표시영역(DA)에 상기 소오스 및 드레인 전극(125, 126)을 형성하고, 상기 제1 전극(141a)과 대응하는 영역에 상기 제2 전극(141b)을 형성한다. 이에 따라, 상기 제1 주변영역(PA1)에는 상기 제1 보조 커패시터(141)가 형성된다.The second metal layer 172 is patterned to form the source and drain electrodes 125 and 126 in the display area DA, and the second electrode 141b in an area corresponding to the first electrode 141a. To form. Accordingly, the first auxiliary capacitor 141 is formed in the first peripheral area PA1.

도 4h를 참조하면, 상기 TFT(120) 및 상기 제1 보조 커패시터(141)가 형성된 상기 투명기판(110) 상에 상기 보호막(150) 및 상기 유기 절연막(160)을 순차적으로 증착한다. 상기 표시영역(DA)에서 상기 보호막(150) 및 상기 유기 절연막(160)을 부분적으로 제거하여 상기 드레인 전극(126)을 일부분 노출하는 상기 콘택홀(CH)을 형성한다.Referring to FIG. 4H, the passivation layer 150 and the organic insulating layer 160 are sequentially deposited on the transparent substrate 110 on which the TFT 120 and the first auxiliary capacitor 141 are formed. The protective layer 150 and the organic insulating layer 160 are partially removed in the display area DA to form the contact hole CH partially exposing the drain electrode 126.

상기 표시영역(DA)에 구비된 상기 유기 절연막(160) 상에, 도 3에 도시된 바와 같이, 상기 TFT(120)와 전기적으로 연결되는 상기 화소 전극(130)을 형성하여 상기 제1 기판(100)을 완성한다.As shown in FIG. 3, the pixel electrode 130 electrically connected to the TFT 120 is formed on the organic insulating layer 160 provided in the display area DA to form the first substrate. Complete 100).

도 5는 도 2에 도시된 제1 보조 커패시터의 다른 실시 예를 나타낸 단면도이다.FIG. 5 is a cross-sectional view illustrating another exemplary embodiment of the first auxiliary capacitor illustrated in FIG. 2.

도 5를 참조하면, 상기 제1 보조 커패시터(147)는 상기 투명기판(110) 상에 구비된 제1 전극(147a), 상기 제1 전극(147a)의 상부에 구비된 제2 전극(147b) 및 상기 제1 전극과 제2 전극 사이에 개재되고 상기 보호막(150)의 유전율보다 큰 유전율을 갖는 절연막(150')을 구비한다.Referring to FIG. 5, the first auxiliary capacitor 147 includes a first electrode 147a provided on the transparent substrate 110 and a second electrode 147b provided on the first electrode 147a. And an insulating layer 150 ′ interposed between the first electrode and the second electrode and having a dielectric constant greater than that of the passivation layer 150.

본 발명의 다른 실시 예에 있어서, 상기 제1 전극(147a)은 상기 표시영역(DA)에 구비된 상기 TFT(120)의 소오스 및 드레인 전극(125,126)과 동일층에 구비되고, 그 재질 또한 상기 소오스 및 드레인 전극(125,126)과 동일하다.In another embodiment of the present invention, the first electrode 147a is provided on the same layer as the source and drain electrodes 125 and 126 of the TFT 120 provided in the display area DA. Same as the source and drain electrodes 125 and 126.

상기 제1 전극(147a) 위에는 절연막(150') 및 유기 절연막이 형성된다.An insulating layer 150 ′ and an organic insulating layer are formed on the first electrode 147a.

상기 유기 절연막(160)의 상면에는 상기 제1 전극(147a)과 대응하는 상기 제2 전극(147b)이 구비된다. 상기 제2 전극(147b)은 상기 화소 상기 표시영역(DA)에 구비된 상기 화소 전극(130)과 동일층에 구비되고, 그 재질 또한 동일하다.The second electrode 147b corresponding to the first electrode 147a is provided on an upper surface of the organic insulating layer 160. The second electrode 147b is provided on the same layer as the pixel electrode 130 provided in the pixel display area DA, and the material thereof is also the same.

도 6a 내지 도 6f는 도 5에 도시된 제1 보조 커패시터를 형성하는 과정을 나타낸 공정 단면도이다.6A through 6F are cross-sectional views illustrating a process of forming the first auxiliary capacitor illustrated in FIG. 5.

먼저, 도 6a 및 도 6b를 참조하면, 상기 투명기판(110) 상에 제1 금속층(171)을 스퍼터링 방법에 의해 증착한다. 상기 제1 금속층(173)은 알루미늄(Al) 또는 알루미늄-네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전성 금속재질로 이루어진다.First, referring to FIGS. 6A and 6B, the first metal layer 171 is deposited on the transparent substrate 110 by a sputtering method. The first metal layer 173 is made of an aluminum alloy such as aluminum (Al) or aluminum-neodymium (AlNd), a conductive metal material such as chromium (Cr), molybdenum (Mo), or the like.

상기 제1 금속층(171)을 패터닝하여 상기 표시영역(DA)에 상기 게이트 전극(121) 및 스토리지 커패시터 하부 전극(127a)을 형성한다.The first metal layer 171 is patterned to form the gate electrode 121 and the storage capacitor lower electrode 127a in the display area DA.

도 6c를 참조하면, 상기 게이트 전극(121) 및 스토리지 커패시터 하부 전극(127a)이 형성된 상기 투명기판(110) 상에 상기 게이트 절연막(122), 상기 액티브 층(123) 및 상기 오믹 콘택층(124)을 형성한다. 상기 게이트 절연막(122), 상기 액티브 층(123) 및 상기 오믹 콘택층(124)을 형성하는 과정은 상술한 도 4c 및 도 4d에 대한 설명과 중복되므로, 그 구체적인 설명은 생략한다.Referring to FIG. 6C, the gate insulating layer 122, the active layer 123, and the ohmic contact layer 124 are formed on the transparent substrate 110 on which the gate electrode 121 and the storage capacitor lower electrode 127a are formed. ). The process of forming the gate insulating layer 122, the active layer 123, and the ohmic contact layer 124 is the same as that described above with reference to FIGS. 4C and 4D, and thus a detailed description thereof will be omitted.

그 후, 상기 액티브 층(123) 및 상기 오믹 콘택층(124) 위에 제2 금속층(174)을 스퍼터링 방법에 의해 증착한다. 상기 제2 금속층(174)은 알루미늄(Al) 또는 알루미늄-네오디뮴(AlNd)과 같은 알루미늄 합금, 크롬(Cr), 몰리브덴(Mo) 등과 같은 도전성 금속재질로 이루어진다.Thereafter, a second metal layer 174 is deposited on the active layer 123 and the ohmic contact layer 124 by a sputtering method. The second metal layer 174 is made of an aluminum alloy such as aluminum (Al) or aluminum-neodymium (AlNd), a conductive metal material such as chromium (Cr), molybdenum (Mo), or the like.

상기 제2 금속층(174)을 패터닝하여 상기 표시영역(DA)에 상기 소오스 및 드레인 전극(125, 126) 및 상기 제1 주변 영역(PA1)에 제1 전극(147a)을 형성한다. The second metal layer 174 is patterned to form first and second electrodes 147a in the source and drain electrodes 125 and 126 and the first peripheral area PA1 in the display area DA.

상기 액티브 층(123), 오믹 콘택층(124) 및 소오스/드레인 전극(125,126)을 형성한 후, 도 6d에 도시된 바와 같이 표시영역(DA)에 보호막 및 상기 제1 주변 영역(PA1)의 제1 전극(147a) 위에 절연막(150')을 형성한다.After the active layer 123, the ohmic contact layer 124, and the source / drain electrodes 125 and 126 are formed, the protective layer and the first peripheral area PA1 of the display area DA are formed as shown in FIG. 6D. An insulating layer 150 ′ is formed on the first electrode 147a.

상기 보호막(150) 및 절연막(150')은 서로 다른 재료로 형성되므로, 두 번의 식각 공정을 거쳐 형성된다.Since the passivation layer 150 and the insulating layer 150 ′ are formed of different materials, they are formed through two etching processes.

그 후, 상기 보호막 및 절연막 위에 유기 절연막(160)을 형성하고, 상기 드레인 전극(126)이 외부로 드러나도록 상기 보호막(150) 및 상기 유기 절연막(160)에 콘택홀(CH)을 형성한다.Thereafter, an organic insulating layer 160 is formed on the protective layer and the insulating layer, and a contact hole CH is formed in the protective layer 150 and the organic insulating layer 160 so that the drain electrode 126 is exposed to the outside.

도 5 및 도 6f를 참조하면, 상기 콘택홀(CH)이 형성된 상기 유기 절연막(160) 상에 투명한 도전성 금속 재질, 예컨대, ITO나 IZO와 같은 재질로 이루어진 제3 금속층(175)을 증착한다. 상기 제3 금속층(175)을 패터닝하여 상기 표시영역(DA)에 상기 화소 전극(130)을 형성하고, 상기 제1 전극(147a)과 대응하는 영역에 상기 제2 전극(147b)을 형성한다. 이에 따라, 상기 제1 주변영역(PA1)에는 상기 제1 보조 커패시터(147)가 형성된다.5 and 6F, a third metal layer 175 made of a transparent conductive metal material, for example, ITO or IZO, is deposited on the organic insulating layer 160 on which the contact hole CH is formed. The pixel electrode 130 is formed in the display area DA by patterning the third metal layer 175, and the second electrode 147b is formed in an area corresponding to the first electrode 147a. Accordingly, the first auxiliary capacitor 147 is formed in the first peripheral area PA1.

도 7은 본 발명의 실시 예에 따른 액정표시장치를 나타낸 분해 사시도이다.7 is an exploded perspective view illustrating a liquid crystal display according to an exemplary embodiment of the present invention.

도 7을 참조하면, 본 발명에 따른 액정표시장치(600)는 광을 이용하여 영상을 표시하는 표시패널 어셈블리(LPA), 상기 광을 제공하는 백라이트 어셈블리(400), 및 상기 표시패널 어셈블리(LPA)를 상기 백라이트 어셈블리(400)에 고정하는 탑 샤시(500)를 포함한다.Referring to FIG. 7, a liquid crystal display device 600 according to the present invention includes a display panel assembly (LPA) for displaying an image using light, a backlight assembly 400 for providing the light, and the display panel assembly (LPA). ) Includes a top chassis 500 that fixes the backlight assembly 400 to the backlight assembly 400.

상기 표시패널 어셈블리(LPA)는 도 1에 도시된 표시패널 어셈블리와 동일한 구성 요소를 가짐으로, 그 중복된 설명은 생략한다.Since the display panel assembly LPA has the same components as those of the display panel assembly illustrated in FIG. 1, redundant description thereof will be omitted.

상기 표시패널 어셈블리(LPA)의 아래에는 액정표시패널(LP)로 균일한 광을 제공하기 위한 상기 백라이트 어셈블리(400)가 구비된다.The backlight assembly 400 is provided below the display panel assembly LPA to provide uniform light to the liquid crystal display panel LP.

구체적으로, 상기 백라이트 어셈블리(400)는 상기 광을 발생하는 광원들(410), 상기 광의 경로를 가이드하기 위한 도광판(420), 상기 도광판(420)으 로부터 출사된 광의 휘도를 균일하여 상기 액정표시패널(LP)로 제공하는 광학 시트들(430), 상기 도광판(420)으로부터 누설된 광을 반사하기 위한 반사판(440), 수납용기인 몰드 프레임(450), 및 바텀 샤시(460)를 포함한다.In detail, the backlight assembly 400 uniformly adjusts luminance of light emitted from the light sources 410 for generating the light, the light guide plate 420 for guiding the light path, and the light emitted from the light guide plate 420. And optical sheets 430 provided to the panel LP, a reflecting plate 440 for reflecting light leaked from the light guide plate 420, a mold frame 450 serving as a container, and a bottom chassis 460. .

상기 광원들(410)은 상기 도광판(420)의 일측에 위치하고, 상기 광을 상기 도광판(420)으로 제공한다. 상기 광원들(410)은 박형 및 저소비 전력을 위해 제1 내지 제4 발광 다이오드(Light Emitting Diode : 이하, LED)(411, 412, 413, 414)로 이루어진다.The light sources 410 are positioned at one side of the light guide plate 420 and provide the light to the light guide plate 420. The light sources 410 include first to fourth light emitting diodes (LEDs) 411, 412, 413, and 414 for thinness and low power consumption.

이 실시예에 있어서, 상기 램프 어셈블리(LA)는 네 개의 LED를 구비하지만, 상기 LED의 개수는 상기 액정표시패널(LP)의 크기에 따라 감소되거나 증가될 수 있다.In the present exemplary embodiment, the lamp assembly LA includes four LEDs, but the number of LEDs may be reduced or increased according to the size of the liquid crystal display panel LP.

상기 제1 내지 제4 LED(411, 412, 413, 414)는 상기 표시패널 어셈블리(LPA)에 구비된 연성회로부(320)에 실장될 수도 있고, 상기 제1 내지 제4 LED(411, 412, 413, 414)를 제어하기 위한 광원 제어용 연성회로부를 구비하여 상기 광원 제어용 연성회로부에 실장될 수도 있다.The first to fourth LEDs 411, 412, 413, and 414 may be mounted on the flexible circuit unit 320 provided in the display panel assembly LPA, and the first to fourth LEDs 411, 412, The light source control flexible circuit unit for controlling the 413 and 414 may be mounted on the light source control flexible circuit unit.

상기 도광판(420)은 상기 광원들(410)로부터 제공된 광을 상기 액정표시패널(LP)의 상기 표시영역(DA)(도 1 참조)으로 제공하도록 상기 광의 경로를 변경하는 도광 패턴(미도시)이 형성된다.The light guide plate 420 changes a path of the light to provide the light provided from the light sources 410 to the display area DA (see FIG. 1) of the liquid crystal display panel LP (not shown). Is formed.

상기 도광판(420)과 상기 액정표시패널(LP)과의 사이에는 상기 광학 시트들(430)이 개재된다. 상기 광학 시트들(430)은 상기 도광판(420)으로부터 제공된 상기 광의 특성, 예컨대, 휘도 증가 및 휘도 균일성을 향상하여 상기 액정표시 패널(LP)로 제공한다.The optical sheets 430 are interposed between the light guide plate 420 and the liquid crystal display panel LP. The optical sheets 430 improve the characteristics of the light provided from the light guide plate 420, for example, brightness increase and brightness uniformity, and provide the light to the liquid crystal display panel LP.

상기 도광판(420)의 아래에는 상기 반사판(440)이 구비된다. 상기 반사판(440)은 상기 도광판(420)으로부터 누설된 광을 다시 상기 도광판(420)으로 반사하여 광의 이용 효율을 향상시킨다.The reflective plate 440 is provided under the light guide plate 420. The reflective plate 440 reflects the light leaked from the light guide plate 420 back to the light guide plate 420 to improve the light utilization efficiency.

상기 몰드 프레임(450)은 상기 램프들(410), 상기 도광판(420), 상기 광학 시트들(430), 상기 반사판(440) 및 상기 액정표시패널(LP)을 수납하고, 합성 수지 재질로 이루어진다. 상기 몰드 프레임(450)은 바닥면(451) 및 상기 바닥면(451)으로부터 연장된 측벽(452)을 포함한다.The mold frame 450 accommodates the lamps 410, the light guide plate 420, the optical sheets 430, the reflecting plate 440, and the liquid crystal display panel LP, and is made of a synthetic resin material. . The mold frame 450 includes a bottom surface 451 and sidewalls 452 extending from the bottom surface 451.

이상에서 설명한 본 발명의 실시 예에 따른 액정표시패널은 제2 구동전압을 승압하여 출력하는 보조 커패시터부 및 상기 승압된 제2 구동전압을 인가 받아 영상 신호인 제1 구동전압을 생성하는 구동칩을 포함한다. 이에 따라, 상기 액정표시패널의 일측 단부에 연결된 연성회로부는 제2 구동전압을 승압하는 캐패시터를 구비할 필요가 없어져 액정표시장치의 전체 크기를 감소시킬 수 있다.The liquid crystal display panel according to the exemplary embodiment of the present invention described above includes an auxiliary capacitor unit for boosting and outputting a second driving voltage and a driving chip for generating a first driving voltage as an image signal by receiving the boosted second driving voltage. Include. Accordingly, the flexible circuit unit connected to one end of the liquid crystal display panel does not need to include a capacitor for boosting the second driving voltage, thereby reducing the overall size of the liquid crystal display device.

이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.Although described above with reference to the embodiments, those skilled in the art can be variously modified and changed within the scope of the invention without departing from the spirit and scope of the invention described in the claims below. I can understand.

Claims (10)

한 쌍의 스토리지 전극 및 그 사이에 제 1 절연막이 개재된 스토리지 커패시터가 형성된 화면 표시부;A screen display unit including a pair of storage electrodes and a storage capacitor having a first insulating layer interposed therebetween; 상기 화면 표시부에 영상 신호를 제공하는 구동 회로부; 및 A driving circuit unit providing an image signal to the screen display unit; And 상기 구동 회로부에 전기적으로 접속되며, 한 쌍의 보조 커패시터 전극 및 그 사이에 제 2 절연막이 개재된 보조 커패시터가 형성된 주변부를 포함하고,A peripheral portion electrically connected to the driving circuit portion and having a pair of auxiliary capacitor electrodes and an auxiliary capacitor having a second insulating film interposed therebetween, 상기 제 1 절연막의 유전률은 상기 제 2 절연막의 유전률보다 작은 것을 특징으로 하는 표시 장치.And a dielectric constant of the first insulating layer is smaller than that of the second insulating layer. 제 1 항에 있어서,The method of claim 1, 상기 주변부는 상기 보조 커패시터가 형성되는 영역에 대응하여 형성된 차광막을 더 포함하는 것을 특징으로 하는 표시 장치.And the peripheral portion further includes a light blocking film formed corresponding to a region where the auxiliary capacitor is formed. 제 2 항에 있어서,The method of claim 2, 상기 화면 표시부는 게이트 전극, 반도체 층, 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터와 상기 드레인 전극과 접속된 픽셀 전극을 더 포함하는 것을 특징으로 하는 표시 장치.And the screen display unit further comprises a thin film transistor including a gate electrode, a semiconductor layer, a source electrode, and a drain electrode, and a pixel electrode connected to the drain electrode. 제 3 항에 있어서,The method of claim 3, wherein 상기 한 쌍의 보조 커패시터 전극은 상기 게이트 선과 동일한 금속으로 형성된 보조 커패시터 하부 전극 및 상기 소스 전극 및 드레인 전극과 동일한 금속으로 형성된 보조 커패시터 상부 전극인 것을 특징으로 하는 표시 장치.And the pair of auxiliary capacitor electrodes are an auxiliary capacitor lower electrode formed of the same metal as the gate line, and an auxiliary capacitor upper electrode formed of the same metal as the source electrode and the drain electrode. 제 3 항에 있어서,The method of claim 3, wherein 상기 한 쌍의 보조 커패시터 전극은 상기 소스 전극 및 드레인 전극과 동일한 금속으로 형성된 보조 커패시터 하부 전극 및 상기 픽셀 전극과 동일한 금속으로 형성된 보조 커패시터 상부 전극인 것을 특징으로 하는 표시 장치.And the pair of auxiliary capacitor electrodes are an auxiliary capacitor lower electrode formed of the same metal as the source electrode and the drain electrode, and an auxiliary capacitor upper electrode formed of the same metal as the pixel electrode. 제 2 항에 있어서,The method of claim 2, 상기 보조 커패시터와 차광막 사이에 씰 부재가 더 포함된 것을 특징으로 하는 표시 장치. And a seal member between the auxiliary capacitor and the light blocking film. 화면 표시부와 주변부를 포함하는 하부 기판 위에 스토리지 하부 전극, 제 1 절연막 및 스토리지 상부 전극을 포함하는 스토리지 전극을 형성하는 단계; 및Forming a storage electrode including a storage lower electrode, a first insulating layer, and a storage upper electrode on a lower substrate including a screen display and a peripheral portion; And 상기 하부 기판 위에 보조 커패시터 하부 전극, 상기 제 1 절연막의 유전률보다 큰 유전률을 갖는 제 2 절연막 및 보조 커패시터 상부 전극을 포함하는 보조 커패시터를 형성하는 단계를 포함하는 표시 장치의 제조 방법.And forming an auxiliary capacitor on the lower substrate, the auxiliary capacitor including an auxiliary capacitor lower electrode, a second insulating layer having a dielectric constant greater than that of the first insulating layer, and an auxiliary capacitor upper electrode. 제 7 항에 있어서,The method of claim 7, wherein 상기 제 2 절연막은 쉐도우 마스크를 이용하여 형성하는 것을 특징으로 하는 표시 장치의 제조 방법.The second insulating layer is formed using a shadow mask. 제 7 항에 있어서,The method of claim 7, wherein 상부 기판의 상기 보조 커패시터에 대응하는 영역에 차광막을 형성하는 단계를 더 포함하는 표시 장치의 제조 방법.And forming a light shielding film in a region corresponding to the auxiliary capacitor of the upper substrate. 제 9 항에 있어서,The method of claim 9, 상기 상부 기판과 상기 하부 기판 중 한 기판 위에 씰 부재를 형성하는 단계; 및Forming a seal member on one of the upper substrate and the lower substrate; And 상기 상부 기판과 상기 하부 기판을 합착하는 단계를 포함하고,Bonding the upper substrate and the lower substrate to each other; 상기 씰 부재는 상기 보조 커패시터 및 상기 차광막 사이에 개재된 것을 특징으로 하는 표시 장치의 제조 방법. And the seal member is interposed between the auxiliary capacitor and the light blocking film.
KR1020060124810A 2006-12-08 2006-12-08 Display panel, display apparatus having the same and method of fabricating the same KR20080052968A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060124810A KR20080052968A (en) 2006-12-08 2006-12-08 Display panel, display apparatus having the same and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060124810A KR20080052968A (en) 2006-12-08 2006-12-08 Display panel, display apparatus having the same and method of fabricating the same

Publications (1)

Publication Number Publication Date
KR20080052968A true KR20080052968A (en) 2008-06-12

Family

ID=39807481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060124810A KR20080052968A (en) 2006-12-08 2006-12-08 Display panel, display apparatus having the same and method of fabricating the same

Country Status (1)

Country Link
KR (1) KR20080052968A (en)

Similar Documents

Publication Publication Date Title
KR101119186B1 (en) Display panel, display apparatus having the same and method of fabricating the same
US10082712B2 (en) Liquid crystal display apparatus
US8120722B2 (en) Display device with a bottom chassis
US7642553B2 (en) Thin film transistor array panel
US20070262948A1 (en) Backlight, method for driving backlight, and liquid crystal display having the same
KR100831091B1 (en) Transflective liquid crystal display, flat panel display device, and electronic apparatus
US20180004053A1 (en) Display device
US20220066256A1 (en) Display device
CN113257112B (en) Display panel and display device
US9207374B2 (en) Color filtering array substrate and the manufacturing method thereof
KR100846611B1 (en) Liquid crystal display device
US20100123853A1 (en) Liquid crystal display panel and apparatus comprising the same
KR20070065079A (en) Led lamp unit, backlight assembly having the same and display deive having the same
KR102211702B1 (en) Display panel and display apparatus having the same
KR20080052968A (en) Display panel, display apparatus having the same and method of fabricating the same
US7916243B2 (en) Dual liquid crystal display device
KR100821054B1 (en) Flexible printed circuit board and flat display device using the same
KR101588455B1 (en) Backlight unit and liquid crystal display device having the same
KR20070088117A (en) Backlight unit and liquid crystal display using the same
KR20170045773A (en) Backlight unit and display device comprising the same
KR101674318B1 (en) Backlight unit and liquid crystal display device having the same
KR20060058407A (en) A flat display device provided with an modified mold frame
KR100793533B1 (en) Portable Display Device
KR20110066054A (en) Backlight unit and liquid crystal display device having the same
US20050202325A1 (en) Device for generating light and liquid crystal display apparatus having the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination