KR20080052442A - 전압 정재파비를 완화시키기 위한 방법 및 시스템 - Google Patents

전압 정재파비를 완화시키기 위한 방법 및 시스템 Download PDF

Info

Publication number
KR20080052442A
KR20080052442A KR1020070125494A KR20070125494A KR20080052442A KR 20080052442 A KR20080052442 A KR 20080052442A KR 1020070125494 A KR1020070125494 A KR 1020070125494A KR 20070125494 A KR20070125494 A KR 20070125494A KR 20080052442 A KR20080052442 A KR 20080052442A
Authority
KR
South Korea
Prior art keywords
power amplifier
output
input
signal
antenna
Prior art date
Application number
KR1020070125494A
Other languages
English (en)
Other versions
KR100961647B1 (ko
Inventor
에르야 베흐자드
Original Assignee
브로드콤 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 브로드콤 코포레이션 filed Critical 브로드콤 코포레이션
Publication of KR20080052442A publication Critical patent/KR20080052442A/ko
Application granted granted Critical
Publication of KR100961647B1 publication Critical patent/KR100961647B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

송신기에서 전압 정재파비를 완화시키기 위한 방법들 및 시스템들이 개시되며, 안테나가 결합되어 있지 않은 동안 칩 내에 통합화된 전력 증폭기에 외부적으로 결합된 상기 안테나의 임피던스를 모델링하는 저항을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션(calibration)하는 것을 포함한다. 상기 증폭기의 이득 및 출력 전력은 알려진 저항과 상기 전력 증폭기의 입력 또는 상기 전력 증폭기 앞에 있는 소정 개수의 포인트들에서 측정된 전압을 사용하여 결정될 수 있다. 상기 안테나가 상기 송신기에 결합되어 있는 경우 상기 송신기 출력 전력은 상기 안테나 임피던스가 변하는 경우에 반사파들을 측정하는 것을 피하기 위하여 상기 전력 증폭기 앞에서 전압 측정들을 사용하여 제어될 수 있다. 상기 전력 증폭기는 상기 안테나로부터의 반사파들을 줄이기 위해 역방향 아이솔레이션을 포함하는 설계로 이루어질 수 있다.
정재파, 안테나, 부하저항, 위상, 전력 증폭기, 결합기

Description

전압 정재파비를 완화시키기 위한 방법 및 시스템{METHOD AND SYSTEM FOR MITIGATING A VOLTAGE STANDING WAVE RATIO}
본 발명의 몇몇 실시예들은 전력 증폭기에 관한 것이다. 좀더 상세하게는, 본 발명의 몇몇 실시예들은 전압 정재파비를 완화시키기 위한 방법 및 시스템에 관한 것이다.
무선 시스템 내 전력 증폭 회로는 전형적으로 대신호 디바이스이다. 무선랜 시스템들에서, 전력 증폭 회로는 예를 들어 10dbm에서 20dbm의 범위 내 평균 전력 레벨들로, 그리고 약 20에서 30dbm의 피크 전력 레벨들로 출력 신호들을 송신할 수 있다. 예를 들어 BPSK(binary phase shift keying)로부터 512-QAM까지의 넓은 범위의 변조 타입들을 사용할 수 있는 그러한 무선랜 시스템들에서, 출력 전력 레벨들은 피크 전력 레벨 대 평균 전력 레벨의 비가 예를 들어 10dbm 에서 15dbm으로 클 수 있도록 넓게 변할 수 있다.
전력 증폭기의 전력 출력은 안테나의 임피던스에 의해 영향받을 수 있다. 적절하게 설계된 전력 증폭기의 출력 임피던스는 안테나의 임피던스에 일치하게 된다. 만약 몇 가지 이유로 인해 안테나 임피던스가 변한다면, 이것은 전압 정재파 비(voltage standing wave ratio : VSWR)라고 알려져 있는, 안테나에서 신호에 전력 증폭기쪽으로 돌아가는 반사를 초래한다. VSWR이 1보다 큰 경우에, 전력 증폭기의 출력 전력은 반사되는 신호에 기인한 출력 전압 스윙에 대하여 보상하기 위한 이득 제어 회로 시도들에 따라 변할 수 있다. VSWR을 줄이기 위한 시도에서 사용된 하나의 현재 접근은 외부 이산 방향성 결합기들을 구비하고 있다.
전력 증폭기 회로의 수행에서 제한점들은, 전력 증폭기가 디지털-아날로그 변환기들(DAC), 저대역 필터들(LPF), 믹서들, RF 프로그램가능 이득 증폭기들(RFPRA)과 같은 다른 무선 주파수 송신기 회로를 구비하는 단일 집적회로 디바이스내에 통합화될 때에 악화될 수 있다. 단일 집적회로 내에서 수행되는 기능들의 통합을 증가시키기 위한 압력적인 필요, 그리고 반도체 디바이스들의 수에서의 부수적인 증가는 반도체 제작 기술들을 반도체 디바이스 구조들을 축소시키는 것을 증가시키는 쪽으로 떠미는 반면에, 이들 반도체 제작 기술들은 통합화된 전력 증폭기 회로의 성능에 대한 제한점들을 부과할 수 있다. 예를 들어 65nm CMOS 공정을 사용하는 것은 전력 증폭기가 임의의 입력에 대하여 선형 출력 전력 레벨 증폭을 제공하는 입력 전력 레벨의 범위를 제한할 수 있다. IEEE 802.11과 같은 무선랜 표준에 설명된 바와 같이 AM-AM 내지 AM-PM 왜곡 레벨들에 대한 요구사항들은, 예를 들어 65nm CMOS 공정을 이용하여 제작된 전력 증폭기 회로에 대하여 높은 출력 전력 레벨들로 출력 신호들을 송신하는 것을 막을 수 있다.
나아가, 종래의 전형적인 접근들이 가지는 한계점들과 단점들은 종래의 시스템들과 본 출원의 나머지 부분들에서 도면들을 참조하여 전개될 본 발명의 몇몇 측 면들의 비교를 통해 당해 기술분야의 숙련된 자에게 명백해질 것이다.
본 발명이 해결하고자 하는 과제는 전압 정재파비를 완화시키기 위한 방법 및 시스템을 제공하는 데 있다.
본 발명에 따른 송신 전력 또는 송신 전력 제어 루프에 대한 전압 정재파비를 완화시키기 위한 시스템 내지 방법은 실질적으로 적어도 하나의 도면들과 연관하여 보여지거나 설명되는 것처럼 청구범위에서 좀더 완전하게 전개될 것이다.
본 발명의 일측면에 의하면, 송신기 내의 회로를 제어하는 방법으로, 칩 내에 통합화된 전력 증폭기에 외부적으로 결합된 안테나의 임피던스를 모델링하는 저항을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션(calibration)하는 단계를 포함한다.
바람직하게는, 상기 방법은 상기 전력 증폭기의 입력에서 측정되는 전압에 근거하여 상기 전력 증폭기의 출력 전력을 제어하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 전력 증폭기의 상기 입력에서 전압을 검출하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 전력 증폭기의 상기 입력에 결합된 전력 증폭기 드라이버(PAD)의 출력에서 상기 전압을 검출하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 전력 증폭기의 상기 입력보다 앞에서 측정 된 상기 전압에 근거하여 상기 전력 증폭기의 상기 출력 전력을 제어하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 전력 증폭기의 상기 입력보다 앞선 하나 또는 그 이상의 송신 체인 지점들에서 하나 또는 그 이상의 전압들을 검출하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 검출된 하나 또는 그 이상의 전압들에 근거하여 이득을 발생시키는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 발생된 이득에 근거하여 상기 전력 증폭기의 상기 출력 전력을 제어하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 VSWR의 효과를 감소시키기 위해 상기 전력 증폭기의 역방향 아이솔레이션(isolation) 이득을 선택하는 단계를 더 포함한다.
바람직하게는, 상기 안테나는 상기 캘리브레이션동안 상기 전력 증폭기로부터 결합되어 있지 않는다.
바람직하게는, 상기 저항은 상기 칩에 통합화된다.
바람직하게는, 상기 저항은 상기 송신기에 결합된 송신/수신 스위치에 통합화된다.
바람직하게는, 상기 저항은 상기 칩에 외부적으로 결합된다.
본 발명의 다른 측면에 의하면, 송신기 내의 회로를 제어하기 위한 시스템이 제공되며, 상기 시스템은
칩 내에 구비되며, 상기 칩 내에 통합화된 전력 증폭기에 외부적으로 결합된 안테나의 임피던스를 모델링하는 저항을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션하는 하나 또는 그 이상의 회로들을 포함한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 입력에서 측정된 전압에 근거하여 상기 전력 증폭기의 출력 전력을 제어한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 상기 입력에서 전압을 검출한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 상기 입력에 결합된 전력 증폭기 드라이버의 출력에서 상기 전압을 검출한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 상기 입력에 앞서 측정된 상기 전압에 근거하여 상기 전력 증폭기의 상기 출력 전력을 제어한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 상기 입력에 앞선 하나 또는 그 이상의 상응하는 송신 체인 지점들에서 하나 또는 그 이상의 전압들을 검출한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 하나 또는 그 이상의 전압들에 근거하여 이득을 발생시킨다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 상기 발생된 이득에 근거하여 상기 전력 증폭기의 상기 출력을 제어한다.
바람직하게는, 상기 하나 또는 그 이상의 회로들은 VSWR의 상기 효과를 줄이기 위해 상기 전력 증폭기의 역방향 아이솔레이션 이득을 위하여 선택된다.
바람직하게는, 상기 안테나는 상기 캘리브레이션동안 상기 전력 증폭기로부터 결합되어 있지 않는다.
바람직하게는, 상기 저항은 상기 칩에 통합화된다.
바람직하게는, 상기 저항은 상기 송신기에 결합된 송신/수신 스위치에 통합화된다.
바람직하게는, 상기 저항은 상기 칩에 외부적으로 결합된다.
본 발명의 다른 측면에 의하면, 송신기 내의 회로를 제어하기 위한 방법이 제공되며, 상기 방법은 칩 내에 통합화된 전력 증폭기의 입력 및 상기 전력 증폭기의 입력에 앞서 위치하는 송신기의 송신 체인에서의 스테이지 중 하나 또는 그 이상에 결합되는 하나 또는 그 이상의 온-칩 전압 검출기들을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션하는 단계를 포함한다.
바람직하게는, 상기 방법은 상응하는 상기 하나 또는 그 이상의 온-칩 전압 검출기들에 의해 하나 또는 그 이상의 전압들을 검출하는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 검출된 하나 또는 그 이상의 전압들에 근거하여 이득을 발생시키는 단계를 더 포함한다.
바람직하게는, 상기 방법은 상기 발생된 이득에 근거하여 상기 전력 증폭기의 상기 출력 전력을 제어하는 단계를 더 포함한다.
본 발명의 이러한 장점들 및 다른 장점들과 신규한 특징들은 본 발명의 도시된 실시예들의 상세한 사항들뿐만 아니라 하기의 상세한 설명 및 도면으로부터 더 잘 이해될 것이다.
본 발명에 의하면, 전압 정재파비를 완화시키기 위한 방법 및 시스템을 제공할 수 있다.
본 발명의 몇몇 측면들은 송신기 내의 회로를 제어하기 위한 방법 및 시스템에 관한 것이다. 본 발명의 측면들은 칩 내에 통합화된 전력 증폭기에 외부적으로 결합된 안테나의 임피던스를 모델링하는 온-칩 저항을 사용하여 상기 안테나가 결합되어 있지 않은 동안 상기 전력 증폭기의 출력 전력을 보정하는 단계를 포함한다. 상기 증폭기의 이득 및 출력 전력은 알려진 저항과 상기 전력 증폭기의 입력에서 또는 상기 전력 증폭기에 앞서있는 소정 개수의 점들에서 측정되는 전압을 이용하여 결정될 수 있다. 안테나가 송신기에 결합되어 있는 경우, 송신기 출력 전력은 예를 들어 안테나 임피던스가 변할 수 있는 경우 반사되는 파들을 측정하는 것을 막기 위해 전력 증폭기에 앞서 전압 측정을 이용하여 제어될 수 있다. 전력 증폭기는 안테나로부터 반사되는 파들을 줄이기 위하여 역방향 아이솔레이션(reverse isolation)을 포함하는 설계를 가질 수 있다.
도 1a는 본 발명의 일실시예에 따라 이용될 수 있는 대표적인 이동 단말을 예시하는 블록도이다. 도 1a를 참조하면 RF 수신기(153a), RF 송신기(153b), T/R 스위치(152), 디지털 기저대역 프로세서(159), 프로세서(155), 전력 관리 유니트(PMU)(161), 및 메모리(157)를 포함할 수 있는 이동 단말(150)이 나타나 있다. 안테나(151)는 T/R 스위치(152)에 통신가능하게 결합되어 있다. T/R 스위치(152)가 "R" 즉, 수신으로 설정된 경우 안테나(151)는 RF 수신기(153a)에 통신가능하게 결합될 수 있으며, T/R 스위치(152)가 "T" 즉, 송신으로 설정되는 경우 안테나(151)는 RF 송신기(153b)에 통신가능하게 결합될 수 있다.
RF 수신기(153a)는 수신된 RF 신호들의 처리를 가능하게 할 수 있는 적절한 로직, 회로, 내지 코드를 포함할 수 있다. RF 수신기(153a)는 예를 들어 블루투스, 무선랜, GSM, 내지 WCDMA와 같은 다양한 무선 통신 시스템들에 의해 사용되는 주파수 대역들에 있는 RF 신호들의 수신을 가능하게 한다.
디지털 기저대역 프로세서(159)는 기저대역 신호들의 처리 내지 핸들링을 가능하게 할 수 있는 적절한 로직, 회로, 내지 코드를 포함할 수 있다. 이러한 면에서, 디지털 기저대역 프로세서(159)는 RF 수신기(153a)로부터 수신된 신호들 내지 무선 통신 매체를 통해 전송을 위해 RF 송신기(153b)에 전달될 신호들을 처리하거나 핸들링할 수 있다. 디지털 기저대역 프로세서(159)는 처리된 신호들로부터의 정보에 근거하여 RF 수신기(153a)와 RF 송신기(153b)에 대한 제어 내지 피드백 정보를 제공할 수 도 있다. 디지털 기저대역 프로세서(159)는 처리된 신호들을 프로세서(155) 내지 메모리(157)에 통신할 수 있다. 또한 디지털 기저대역 프로세서(159)는 프로세서(155) 내지 메모리(157)로부터의 정보를 수신하며, 이 정보는 무선 통신 매체로의 통신을 위해 처리되고 RF 수신기(153a)로 이동될 수 있다.
RF 송신기(153b)는 전송을 위해 RF 신호들의 처리를 가능하게 하는 적절한 로직, 회로, 내지 코드를 포함할 수 있다. RF 송신기(153b)는 블루투스, WLAN, GSM, 내지 WCDMA와 같은 다양한 무선 통신 시스템들에 의해 사용된 주파수 대역들 에 있는 RF 신호들의 전송을 가능하게 할 수 있다.
프로세서(155)는 이동 단말(150)에 대한 제어 내지 데이터 처리 동작들을 가능하게 한다. 프로세서(155)는 RF 수신기(153a), RF 송신기(153b), 디지털 기저대역 프로세서(159), 내지 메모리(157)의 적어도 일부를 제어하기 위해 사용될 수 있다. 이러한 면에서, 프로세서(155)는 이동 단말(150)내에 있는 제어 동작들을 위한 적어도 하나의 신호를 발생시킬 수 있다.
메모리(157)는 이동 단말(150)에 의해 사용된 데이터 내지 다른 정보의 저장을 가능하게 한다. 예를 들어 메모리(157)는 디지털 기저대역 프로세서(159) 내지 프로세서(155)에 의해 발생된 처리 데이터를 저장하는 것을 위해 사용될 수 있다. 메모리(157)는 이동 단말(150)에서 적어도 하나의 블록의 동작을 제어하기 위해 사용될 수 있는 구성 정보와 같은 정보를 저장하기 위해서도 사용될 수 있다. 예를 들어 메모리(157)는 RF 수신기(153a)가 적절한 주파수 대역의 수신 신호들을 수신하는 것을 가능하게 구성하기 위해 필요한 정보를 포함할 수 있다.
전력 관리 유니트(161)는 이동 단말(150)내에 있는 구성 요소들의 전력 요구사항들에 대한 관리를 가능하게 할 수 있는 적절한 로직, 회로, 내지 코드를 포함할 수 있다. 전력 관리 유니트(161)는 배터리 전압 신호(Vbat)를 발생시킬 수 있다.
도 1b는 본 발명의 일실시예에 따른 대표적인 I 및 Q 송신 경로의 블록도이다. 도 1b를 참조하면, 디지털-아날로그 변환기들(DAC)(105 및 107), 저역 통과 필터들(LPF)(109 및 111), 활성 스테이지들(ASs)(113, 115, 123), 동위상 및 직교 업 변환 믹서들(117 및 119)의 각각, 가산기(120), 전력 증폭기 드라이버(power amplifier driver)(PAD)(125), 전력 증폭기(PA)(127), 송신/수신(T/R) 스위치(129), 및 안테나(133)를 포함하는 송신 경로(100)가 도시되어 있다. 동위상 경로는 DAC(105), LPF(109), AS(113) 및 동위상 업 변환 믹서(117)를 포함한다. 직교 경로는 DAC(107), LPF(111), AS(115) 및 직교 업 변환 믹서(119)를 포함한다. 도 1b의 대표적인 극 송신기(100)는 도 1a의 RF 송신기(153b)를 나타낸다.
DAC(105)는 디지털 신호를 아날로그 출력으로 변환하는 것을 위해 적절한 회로, 로직, 내지 코드를 포함할 수 있다. DAC(105)는 입력 신호, 즉 동위상 디지털 IF 신호(101)를 수신하는 것이 가능하게 될 수 있다. 입력 디지털 신호는 수치를 나타낼 수 있는 하나 또는 그 이상의 비트들을 포함할 수 있다. 입력 디지털 신호는 변조타입에 근거하여 콘스텔레이션 포인트(constellation point)에 매핑될 수 있는 기저대역 신호일 수 있다. 상기 맵핑된 콘스텔레이션 포인트는 아날로그 신호 진폭으로 나타내질 수 있다. 아날로그 신호 진폭 또는 심볼에 의해 나타내질 수 있는 수의 비트들은 변조 타입에 근거하여 결정될 수 있다. DAC(105)는 아날로그 출력 신호를 발생시키는 것이 가능하게 될 수 있으며, 이 신호는 저역 통과 필터(109)의 입력으로 통신될 수 있다. DAC(107)는 실질적으로 DAC(105)와 유사할 수 있다. DAC(107)는 기저대역 프로세서(135)로부터의 입력 신호(103)를 수신하여, 아날로그 신호를 생성하는 것이 가능하게 될 수 있으며, 이 신호는 저역 통과 필터(111)의 입력으로 통신될 수 있다.
LPF(109)는 컷오프 주파수의 선택을 가능하게 할 수 있는 적절한 회로, 로직 내지 코드를 포함할 수 있으며, 여기에서 LPF(109)는 컷오프 주파수보다 더 높은 상응하는 주파수에 대한 입력 신호 성분의 진폭들을 감쇄시킬 수 있으며, 반면에 상응 주파수가 컷오프 주파수보다 작은 입력 신호 성분에 대한 진폭들은 "통과", 즉 감쇄되지 않거나 컷오프 주파수보다 더 큰 주파수에서 입력 신호 성분들보다 더 작은 등급으로 감쇄될 수 있다. 본 발명의 다양한 실시예들에서, LPF(109)는 저항, 커패시터를 사용하는 필터와 같은 수동 필터로 구현될 수 있거나, 또는 조작 증폭기(operational amplifier)를 사용하는 필터와 같은 능동 필터로서 구현될 수 있다. LPF(111)는 LPF(109)와 실질적으로 유사하다. 그럼에도 불구하고 LPF(111)는 DAC(107)로부터의 아날로그 입력 신호를 수신하여 저역 통과 필터링된 신호를 발생시킬 수 있으며, 이 신호는 활성 스테이지(115)의 입력에 통신될 수 있다.
AS(113)는 감쇄된 출력 신호를 발생시키기 위해 입력 신호들의 감쇄를 가능하게 할 수 있는 회로, 로직, 내지 코드를 포함할 수 있다. 예를 들어 dB로 측정될 수 있는 바와 같은 AS(113)에 의해 제공될 수 있는 감쇄의 양은 도 1a에 대하여 설명된 프로세서(155)에 의해 발생될 수 있는 입력 제어 신호에 근거하여 결정될 수 있다. AS(113)는 LPF(109)에 의해 발생될 수 있는 출력 신호를 수신하는 것이 가능하게 될 수 있다. AS(113)는 동위상 업 변환 믹서(117)에 통신될 수 있는, 이득 또는 감쇄가 적용된 출력 신호를 발생시키는 것이 가능하게 될 수 있다. AS(115)는 AS(113)와 실질적으로 유사하다. 그럼에도 불구하고 AS(115)는 LPF(111)의 출력에 결합될 수 있으며, AS(115)의 출력은 믹서(119)의 입력에 결합될 수 있다.
동위상 업 변환 믹서(117)는 입력 신호의 변조에 의해 RF 신호의 발생을 가 능하게 할 수 있는 적절한 회로, 로직, 내지 코드를 포함할 수 있다. 동위상 업 변환 믹서(117)는 입력 신호를 변조하기 위해 LO117로 이름 붙여진 입력 국부 발진기 신호를 사용할 수 있다. 상기 변조된 신호는 RF 신호일 수 있다. 송신기 동위상 업 변환 믹서(117)는 해당 RF 신호에 대한 캐리어 주파수가 신호(LO117)의 주파수에 근사적으로 동일할 수 있는 RF 신호를 만들어 낼 수 있다. 동위상 업 변환 믹서(117)는 활성 스테이지(113)에 의해 발생된 출력 신호를 수신하는 것과 가산기(120)에 통신될 출력 신호를 발생시키는 것이 가능하게 될 수 있다. 직교 업 변환 믹서(119)는 동위상 업 변환 믹서(117)와 실질적으로 유사하다. 그럼에도 불구하고, 직교 업 변환 믹서(119)의 입력은 가산기(120)의 입력에 결합될 수 있다.
가산기(120)는 아날로그 입력 신호들을 수신하는 것과 들어오는 신호들의 총계가 될 수 있는 출력 신호를 발생시키는 것을 위한 적절한 회로, 로직, 내지 코드를 포함할 수 있다. 가산기(120)는 동위상 업 변환 믹서(117)와 직교 업 변환 믹서(119)에 의해 발생된 출력 신호들을 수신하여 신호(121)를 만들어내는 것이 가능하게 될 수 있다.
AS(123)는 감쇄된 출력 신호를 발생시키기 위해 입력 신호들의 감쇄를 가능하게 할 수 있는 적절한 회로, 로직, 내지 코드를 포함할 수 있다. 예를 들어 dB로 측정될 수 있는 바와 같이 AS(123)에 의해 제공되는 감쇄의 양은 도 1a에 대하여 설명된 프로세서(155)에 의해 발생될 수 있는 입력 제어 신호에 근거하여 결정될 수 있다. AS(123)는 가산기(120)에 의해 발생된 출력 신호를 수신하는 것이 가능하게 될 수 있다. AS(123)는 PAD(125)에 통신될 수 있는, 이득 또는 감쇄가 적용된 출력 신호를 발생시키는 것이 가능하게 될 수 있다.
PAD(125)는 아날로그 입력 신호들을 수신하는 것과 전력 증폭기를 구동하기 위한 출력 신호를 발생시키는 것을 위해 적절한 회로, 로직, 내지 코드를 포함할 수 있다. PAD(125)는 입력들로서 프로세서(155)에 의해 발생될 수 있는 제어 신호들을 수신할 수 있다. 상기 제어 신호는 PAD(125)의 이득 또는 감쇄 레벨을 설정하기 위해 사용될 수 있다. PAD(125)는 AS(123)에 의해 발생된 출력 신호를 수신하는 것이 가능하게 될 수 있다. PAD(125)는 PA(127)에 통신될 출력 신호를 발생시키는 것이 가능하게 될 수 있다.
PA(127)는 무선 통신 매체를 통해 전송을 위해 예를 들어 dB로 측정되는 바와 같은 충분한 신호 전력의 전송된 신호를 발생시키기 위해 입력 신호들의 증폭을 가능하게 할 수 있는 적절한 회로, 로직, 내지 코드를 포함할 수 있다. PA(127)는 입력들로서 프로세서(155)에 의해 발생될 수 있는 제어 신호들을 수신할 수 있다. 상기 수신된 제어 신호는 PA(127)의 이득 또는 감쇄 레벨을 설정하기 위해 사용될 수 있다.
송신/수신(T/R) 스위치(129)는 송신 경로(100)와 수신기 사이에서 안테나(133)를 스위칭하는 것을 위해 절절한 회로, 로직, 내지 코드를 포함할 수 있다. 안테나(133)는 RF 신호를 송신하거나 수신하는 것을 위해 적절한 회로를 포함할 수 있다.
기저대역 프로세서(135)는 입력 기저대역 신호 내에 포함된 이진 데이터의 처리를 가능하게 할 수 있는 적절한 로직, 회로, 내지 코드를 포함할 수 있다. 기 저대역 프로세서(135)는 도 1a에 대하여 설명된 디지털 기저대역 프로세서(159)와 질질적으로 유사할 수 있다. 기저대역 프로세서(135)는 적용가능한 프로토콜 참조 모델(PRM)에서 하나 또는 그 이상의 계층들에 해당하는 처리 작업들을 수행할 수 있다. 예를 들어 기저대역 프로세서(135)는 입력 이진 데이터에 근거하여 계층 1 처리인 물리 계층 처리를, 계층 2 처리인 매체 억세스 제어(MAC) 계층 처리, 논리 링크 제어(LLC) 계층, 내지 더 높은 계층 프로토콜 처리를 수행할 수 있다. 기저대역 프로세서(135)에 의해 수행된 상기 처리 작업들은 디지털 도메인 내에 있다고 말할 수 있다. 기저대역 프로세서(135)는 입력 이진 데이터의 처리에 근거하여 제어 신호들도 발생시킬 수도 있다.
동작을 살펴보면, 기저대역 프로세서(135)는 무선 통신 매체를 통해 송신될 수 있는 일련의 비트들을 포함하는 데이터를 발생시킬 수 있다. 기저대역 프로세서(135)는 제어 신호를 발생시킬 수 있는데, 이 신호는 특정 변조 타입을 사용함으로써 상기 데이터를 송신하기 위한 RF 송신 경로를 구성하기 위해 사용될 수 있다. 상기 특정 변조 타입에 근거하여, 기저대역 프로세서(135)는 상기 데이터의 일부인 동위상 기저대역(IBB) 신호를 DAC(105)에 전송하고, 상기 데이터 중 다른 하나의 부분인 직교 기저대역(QBB) 신호를 DAC(107)에 전송할 수 있다. DAC(105)는 일련의 비트들을 수신하고 일련의 심볼들을 포함하는 아날로그 신호들을 발생시킬 수 있다. 개별적인 심볼들에 의해 표시되는 비트들의 개수는 상기 특정 변조 타입에 근거하여 결정될 수 있다. DAC(107)는 마찬가지로 아날로그 신호를 발생시킨다.
DAC(105) 및 DAC(107)에 의해 발생된 아날로그 신호들은 바람직하지 않은 주 파수 성분들을 포함할 수 있다. LPF(109) 및 LPF(111)는 DAC(105) 및 DAC(107)에 의해 각각 발생된 신호들에 있는 이들 바람직하지 않은 주파수 성분들과 연관된 신호 진폭들을 감쇄시킬 수 있다. 기저대역 프로세서(135)는 LPF(109)로부터 필터링된 신호를 변조하기 위해 사용된 LO117에 대한 주파수를 선택하기 위해 동위상 업 변환 믹서(117)를 구성할 수 있다. 동위상 업 변환 믹서(117)로부터의 변조된 신호 출력은 I 성분 RF 신호를 포함할 수 있다. 기저대역 프로세서(135)는 LPF(111)로부터 필터링된 신호로부터 Q 성분 RF 신호를 발생시키기 위해 직교 업 변환 믹서(119)를 마찬가지로 구성할 수 있다. 상기 신호들은 결합된 변조 신호를 발생시키기 위해 두 믹서들(117 및 119)의 출력에서 가산기(120)에 의해 합계될 수 있다.
AS(123)는 상기 결합된 RF 신호들을 증폭할 수 있는데, AS(123)에 의해 제공된 증폭의 레벨은 기저대역 프로세서(135)에 발생된 제어 신호들에 근거하여 구성될 수 있다. PAD(125)는 AS(123)에 의해 발생된 신호에 대하여 제2 의 증폭 스테이지를 제공할 수 있으며, PA(127)는 PAD(125)에 의해 발생된 신호에 대하여 제3의 증폭 스테이지를 제공할 수 있다. PA(127)로부터 증폭된 신호는 T/R 스위치(129)가 "T", 즉 송신 모드로 설정되는 경우에 송신 안테나(133)를 통해 무선 통신 매체에 송신될 수 있다.
도 2는 본 발명의 일실시예에 따른 송신 모드에서 대표적인 송신 경로의 출력 스테이지들에 대한 블록도이다. 도 2를 참조하면, 활성 스테이지(205), 이득 제어 블록(207), PAD(209), 전압 검출기들(213, 219, 239 및 241), PA(215), 부하 저항(225)을 가지는 T/R 스위치(223), 및 안테나(221)를 포함하는 송신 경로가 도시 되어 있다. 부하 저항(225)은 안테나(221)의 임피던스와 예를 들어 50Ω인 PA(215)의 출력 임피던스를 일치시키기 위해 설계된 저항값을 가질 수 있다.
활성 스테이지(205)는 감쇄된 출력 신호를 발생시키기 위해 입력 신호들의 감쇄를 가능하게 할 수 있는 적절한 회로, 로직, 내지 코드를 포함할 수 있는데, 여기에서, 예를 들어 dB로 측정될 수 있는 바와 같은 감쇄의 양은 입력 제어 신호에 근거하여 결정될 수 있다. 활성 스테이지(205)는 도 1b에 대하여 설명된 기저대역 아날로그 스테이지들에 의해 발생된 출력 신호를 수신하는 것이 가능하게 될 수 있다. 활성 스테이지(205)는 PAD(209)에 통신될 수 있는, 이득 또는 감쇄가 적용된 출력 신호를 발생시키는 것이 가능하게 될 수 있다.
PAD(209)는 아날로그 신호를 수신하는 것과 전력 증폭기를 구동하기 출력 신호를 발생키는 것을 위해 적절한 회로, 로직 내지 코드를 포함할 수 있다. PAD(209)는 PAD(209)의 이득 또는 감쇄 레벨을 설정하기 위하여 입력들로서 이득 제어 블록(207)으로부터의 제어 신호들을 수신할 수 있다. PAD(209)는 활성 스테이지(205)에 의해 발생된 출력 신호(243)를 수신하는 것이 가능하게 될 수 있다. PAD(209)는 PA(215)에 통신될 수 있는 출력 신호를 발생시키는 것이 가능하게 될 수 있다.
PA(215)는 무선 통신 매체를 통해 전송을 위해 예를 들어 dBm으로 측정되는 바와 같이 충분한 신호 전력의 송신된 신호를 발생시키기 위해 입력 신호들의 증폭을 가능하게 할 수 있는 적절한 회로, 로직, 내지 코드를 포함할 수 있다. PA(125)는 PA(215)의 이득 또는 감쇄 레벨을 설정하고, 송신/수신(T/R) 스위치(223)로 통 신될 수 있는 출력 신호를 발생시키기 위해 이득 제어 블록(207)으로부터의 제어 신호들을 입력으로서 수신한다.
T/R 스위치(223)는 송신 경로(100)와 RF 경로 사이에서 안테나(221)를 스위칭하기 위한 적절한 회로, 로직, 내지 코드를 포함할 수 있다. 안테나(221)는 RF 신호를 송신하는 것을 위해 적절한 회로를 포함할 수 있다. 저항(225)은 T/R 스위치(223) 내에 통합될 수 있다.
전압 검출기들(213, 219, 239, 및 241)은 신호의 전압 레벨을 검출하는 것을 위해 적절한 회로, 로직, 내지 코드를 포함할 수 있다. 본 발명의 일실시예에서, 전압 검출기들(213, 219, 239, 및 241)은 포락 검출기들을 포함할 수 있다. 전압 검출기들(239 및 241)은 그들은 좀더 많은 전압 검출기들에 대하여 선택적인 위치들이며, 전압 검출기들(213 및 219)에 추가하여 설치될 수 있음에 따라, 도 2에서 점선으로 표시되어 있다. 전압 검출기들(213, 219, 239, 및 241)은 전압 레벨을 감지하는 것과 이득 제어 블록(207)에 통신될 신호를 발생시키는 것이 가능하게 될 수 있다.
동작을 살펴보면, 송신 모드에 있는 경우 송신 경로(200)는 아날로그 입력 신호(201)를 수신하는 것과 안테나(221)에 의해 송신되는 전력이 원하는 레벨에 있을 수 있도록 상기 신호에 대한 적절한 이득을 적용하는 것을 위해 의도될 수 있다. 입력 신호(201)는 활성 스테이지(205)에 통신될 수 있으며, 이득 제어 블록(207)으로부터의 이득 제어 신호(231)에 의해 결정되는 레벨로 이득 또는 감쇄를 제공할 수 있다. 활성 스테이지(205)의 출력 신호는 PAD(209)에 통신될 수 있다. PAD(209)는 이득 제어 블록(207)으로부터의 이득 제어 신호에 의해 결정되는 레벨로 이득 또는 감쇄를 제공할 수 있다. PAD(209)의 출력 신호(211)는 PA(215)에 통신될 수 있다. 출력 신호(211)의 전압은 전압 검출기(213)에 의해 측정될 수 있으며, 이득 제어 블록(207)에 통신될 수 있다. PA(215)는 이득 제어 블록(207)으로부터의 이득 제어 신호에 의해 결정되는 레벨로 이득 또는 감쇄를 제공할 수 있다. PA(215)의 출력 임피던스는 안테나에서 출력 신호(217)의 반사들을 회피하기 위해 예를 들어 50Ω인 안테나(221)의 출력 임피던스와 일치시키도록 설계될 수 있다. PA(215)의 전압 출력(217)은 전압 검출기(219)에 의해 측정될 수 있으며, 이득 제어 블록(207)에 의해 통신될 수 있다. PA(215)의 출력 신호(217)는 스위치(223)의 입력에 통신될 수 있다. 스위치(223)는 안테나(221)를 송신 경로(200) 또는 수신 경로에 결합시킬 수 있다. 송신 모드에서, 스위치(223)는 PA(215)로부터 수신된 출력 신호(217)가 안테나에 의해 송신될 수 있도록 송신 경로(200)를 안테나(221)에 결합시킬 수 있다.
이득 제어 블록(207)은 전압 검출기(213, 219, 239, 및 241)로부터의 전압 신호들을 수신할 수 있으며, 이득 제어 신호들(227, 229, 231 및 245)을 발생시킬 수 있다. 출력 신호(217)의 전압을 출력 신호(211)의 전압과 비교함으로써 PA(215)의 이득이 결정될 수 있다. 그러나, 안테나가 접촉되거나 주위에 물체들이 위치하는 경우와 같이 안테나(221)의 임피던스가 일정한 경우에는, 전방향 신호(235)는 PA(215)와 안테나(221)의 출력 임피던스 불일치로 인해 반사될 수 있다. 임피던스들이 일치되지 않는 예에서, 상기 반사된 신호(237)가 PA(215)에 도달하는 경우 이 신호들은 전방향 신호(235)와 위상 차이를 가질 수 있음으로, 상기 두 신호들이 건설적으로 간섭하여 전압 검출기(219)에 의해 측정되는 출력 신호(217)의 전압을 매우 에러성이 높게 만들 수 있다. 마찬가지로 상기 반사된 신호(237)는 전방향 신호(235)와 위상 차이를 가지고 PA(215)에 도달하여, 두 신호들이 상쇄되게 간섭하여 전압 검출기(219)에 의해 측정된 출력 신호(217)의 전압을 에러성이 작게 할 수 있다.
RF 송신기들의 종래 기술 실시예들에서, 신호 반사에 기인한 전압 변화량들은 송신 경로가 커다란 출력 전력 변화량들을 가지게 할 수 있다. 종래 기술 실시예들은 방향성 결합기들도 사용할 수 있다. 방향성 결합기들은 전방향 파만을 검출하고 반사파를 무시함으로써 동작한다. 방향성 결합기의 출력이 전압(포락) 검출기에 결합되어 있다면, 결과 출력은 안테나 반사에 의해 강한 영향을 받지 않을 수 있다. 그러나 방향성 결합기들은 실리콘 기판상에 통합화될 수 있는 관심의 주파수들에서 전형적으로 너무 크고, 그에 따라 해결책에 대한 비용과 크기를 증가시키는 외부 구성요소들을 필요로 한다.
본 발명에서, 대 출력 전력 변화량들은 제2 전압 검출기, 예를 들어 PAD(209)와 PA(215)의 사이의 전압 검출기(213)를 사용함으로써 완화될 수 있다. 제2 전압 검출기는 PA(215)앞에 어떠한 스테이지에라도 위치할 수 있다. PA(215)는 역방향으로 흐르는 신호의 이득을 줄이는 CMOS 케스코드 설계에서와 같이, 역방향 아이솔레이션이 높게 설계될 수 있다. 이러한 방식으로 출력 신호(211)의 전압은 반사파로부터 아이솔레이션될 수 있으며, 이득 제어 블록은 좀더 정확하게 송신 경 로(200)의 이득을 제어할 수 있다.
도 3은 본 발명의 일실시예에 따른 캘리브레이션/수신 모드에서 대표적인 송신 경로의 출력 스테이지들의 블록도이다. 도 3을 참조하면 캘리브레이션/수신 모드에서 활성 스테이지(305), 이득 제어 블록(307), PAD(309), 전압 검출기들(313, 319, 337, 및 339), PA(315), 부하 저항(325)을 가지는 T/R 스위치(323) 및 안테나(321)를 포함하는 송신 경로(300)가 도시되어 있으며, 이는 도 2에 대하여 설명된 활성 스테이지(205), 이득 제어블록(207), PAD(209), 전압 검출기들(213, 219, 239, 및 241), PA(215), T/R 스위치(223), 부하 저항(225) 및 안테나(221)와 실질적으로 유사할 수 있다. 본 발명의 일실시예에서는 전압 검출기들(313, 319, 337, 및 339)이 포락 검출기들을 포함할 수 있다.
도 1b에 대하여 설명된 기저대역 아날로그 스테이지들에 의해 발생된 검출 신호(301)는 활성 스테이지(305)의 입력에 통신될 수 있다. 이득 제어 블록(307)의 출력은 활성 스테이지(305)의 다른 하나의 입력에 통신될 수 있다. 활성 스테이지(305)의 출력은 PAD(309)의 입력에 결합될 수 있다. PAD(309)의 출력은 PA(315)의 입력에 결합될 수 있다. 전압 검출기(313)의 한쪽 말단은 PAD(309)의 출력에 결합될 수 있으며, 전압 검출기의 다른 말단은 이득 제어 블록(307)의 입력에 결합될 수 있다. 이득 제어 블록(307)의 출력은 PA(315)의 다른 하나의 입력에 결합될 수 있다. PA(315)의 출력은 스위치(323)에 결합될 수 있다. 전압 검출기(319)의 한 단자는 PA(315)의 출력에 결합될 수 있으며, 전압 검출기(319)의 다른 단자는 이득 제어 블록(307)의 입력에 결합될 수 있다. 전압 검출기(337)의 한 단자는 활성 스 테이지(305)의 출력에 결합될 수 있으며, 전압 검출기(337)의 다른 단자는 이득 제어 블록(307)에 결합될 수 있다. 전압 검출기(339)의 한 단자는 활성 스테이지(305)의 입력에 결합될 수 있으며, 전압 검출기(339)의 다른 단자는 이득 제어 블록(307)에 결합될 수 있다. T/R 스위치(323)는 안테나(321)를 상기 수신 경로에 결합시킬 수 있으며, 송신 경로(300)를 부하저항(325)에 결합시킬 수 있다.
동작에서, 캘리브레이션/수신 모드에서 송신 경로(300)는 도 1b에 대하여 설명된 기저대역 아날로그 스테이지들에 의해 발생된 점검 신호(301)를 수신하는 것과, 원하는 이득을 상기 신호에 적용하는 것과, 신호들(301, 311, 317, 및 335)의 전압들을 측정하는 것을 위해 인에이블링될 수 있다. 점검 신호(301)는 활성 스테이지(305)에 통신될 수 있다. 활성 스테이지(305)는 점검 신호(301)를 수신하며 이득 제어 블록(307)으로부터의 이득 제어 신호(331)에 의해 결정된 레벨로 이득 또는 감쇄를 제공할 수 있다. 활성 스테이지(305)의 출력 신호는 PAD(309)에 통신될 수 있다. PAD(309)는 이득 제어 블록(307)으로부터의 이득 제어 신호(329)에 의해 결정된 레벨로 이득 또는 감쇄를 제공할 수 있다. PAD(309)의 출력 신호(311)는 PA(315)에 통신될 수 있다. 출력 신호(311)의 전압은 전압 검출기(313)에 의해 측정될 수 있으며 이득 제어 블록(307)에 통신될 수 있다. PA(315)는 이득 제어 블록(307)으로부터의 이득 제어 신호(327)에 의해 결정된 레벨로 이득 또는 감쇄를 제공한다. PA(315)의 출력 임피던스는 안테나에서 출력 신호(317)의 반사를 피하기 위해 예를 들어 50Ω인 안테나(321)의 임피던스와 일치하도록 설계될 수 있다. PA(315)의 전압 출력(317)은 전압 검출기(319)에 의해 측정될 수 있으며 이득 제어 블록(307)에 통신될 수 있다. PA(315)의 출력 신호(317)는 T/R 스위치(323)DP 통신될 수 있다. T/R 스위치(323)는 송신 경로(300)를 안테나(321) 또는 부하저항(325)에 결합시킬 수 있다.
캘리브레이션/수신 모드에서 스위치(323)는 송신 경로(300)를 부하저항(325)에 그리고 안테나(321)를 수신 경로에 결합시킬 수 있다. 이러한 방식으로, 송신 경로(300)는, 안테나(312)를 접촉하거나 안테나(321)의 근처에 있는 물체에 의해 야기되는 변화량들로 인해 일정한 임피던스를 가지지 못할 수 있는 안테나와 대조적으로, 예를 들어 시스템 시작시에 부하저항(325)에 의해 주어진 알려진 부하 저항으로 캘리브레이션될 수 있다. 알려진 점검 신호(301)가 알려진 부하 임피던스, 부하저항(325)을 가지는 송신 경로(300)에 적용될 때 전압 검출기(319 및 313)에 의해 측정된 전압들을 비교함으로써, 이득 제어 블록(307)은 PA(315)의 이득에 대하여 정확하게 캘리브레이션할 수 있다.
본 발명의 또 다른 실시예에서, 캘리브레이션은 부하 저항(325)과 대조적으로 안테나에 결합된 송신 경로(300)와 수행될 수 있다. 이득 캘리브레이션은 다만 T/R 스위치가 "T", 즉 안테나가 송신 경로(300)에 결합되는 송신 모드로 설정되고, 부하 저항을 사용하는 캘리브레이션의 경우와 유사할 수 있다.
도 4는 본 발명의 일실시예에 따른 전력 증폭기 전력 검출기 이득 캘리브레이션 및 제어 과정을 위한 대표적인 단계들을 예시하는 흐름도이다. 도 4를 참조하면 흐름도(400)가 도시되어 있다. 단계 401을 시작한 후 단계 403에서 이득 캘리브레이션이 시작된다. 단계 405에서 T/R 스위치(323)는 임피던스가 PA(315) 캘리브레 이션을 위하여 알려진 값이 되도록 부하저항(325)으로 스위칭 될 수 있다. 단계 407에서 출력 전압들(311 및 317)은 전압 검출기(313 및 319)에 의해 각각 측정될 수 있다. 단계 409에서 PA(315)의 이득은 측정된 출력 전압들(311 및 317)로 부터 결정될 수 있다. 단계 411에서 T/R 스위치(323)는 송신 경로(300)를 송신 모드로 설정하기 위해 안테나(321)로 스위칭 될 수 있다. 입력 신호(201)는 송신경로(200)에 통신될 수 있다. 단계 413에서 활성 스테이지(205), PAD(209), 및 PA(215)의 이득은 이득 제어 블록(207)에 의해 설정되어 원하는 출력 전력을 만들어낼 수 있다. 단계 415에서 출력 신호(211)는 전압 검출기(213)에 의해 측정될 수 있으며, 안테나(221) 임피던스에서의 변화량에 기인하여, 안테나(221)로부터 PA로 되돌아 반사될 수 있는 신호로부터 독립적인, PA의 출력 전력을 감시하기 위해 사용될 수 있다. 단계 417에서, 출력 전력이 변경될 필요가 있으면, 프로세스는 다시 단계 413으로 진행한다. 그렇지 않으면 프로세스는 종료 단계 419로 진행할 수 있다.
본 발명의 일실시예에서, 방법 및 시스템은 안테나가 결합되어 있지 않은 동안 전력 증폭기(315)에 외부적으로 결합된 안테나(321)의 임피던스를 모델링하는 온-칩 저항(325)을 사용하는 칩 내에 통합화된 전력 증폭기(315)의 출력 전력을 캘리브레이션하기 위해 설명되었다. 전력 증폭기(315)의 이득 및 출력 전력은 알려진 저항(325) 및 전력 증폭기의 입력 또는 전력 증폭기의 앞에 있는 소정 개수의 포인트들에서 측정된 전압을 사용하여 결정될 수 있다. 안테나(321)가 송신기(300)에 결합될 수 있을 때, 송신기 출력 전력은 안테나 임피던스가 변할 수 있는 경우에 반사파를 측정하는 것을 피하기 위하여 전력 증폭기(315)의 앞에서 전압 측정들을 이용함으로써 제어될 수 있다. 전력 증폭기(315)는 안테나(321)로부터의 반사파를 줄이기 위해 역방향 아이솔레이션을 포함하도록 설계될 수 있다. 본 발명의 또 다른 실시예에서 전력 증폭기(315)의 출력 전력은 안테나(321)를 사용하고 전력 증폭기(315)의 입력 및 전력 증폭기(315)의 입력의 앞에 있는 스테이지에서 전압들을 측정함으로써 캘리브레이션될 수 있다.
본 발명의 몇몇 실시예들은 네트워크 내에서 정보를 통신하기 위한 적어도 하나의 코드 섹션을 포함하는 컴퓨터 프로그램을 가지며, 기계에 의해 실행되어 기계가 여기에서 상술된 하나 또는 그 이상의 단계들을 실행할 수 있게 하는 기계 가독 스토리지를 포함할 수 있다.
따라서, 본 발명은 하드웨어, 또는 소프트웨어, 또는 하드웨어 및 소프트웨어 둘 다의 조합으로 구현될 수 있다. 본 발명은 적어도 하나의 컴퓨터 시스템을 가지는 중앙 방식(centralized fashion)으로 구현될 수 있거나, 다른 구성요소들이 몇몇 서로 연결된 컴퓨터 시스템들에 흩어져 있는 분산 방식(distributed fashion)으로 구현될 수도 있다. 여기에서 기술된 방법들을 실행하기 위해 채택된 어떠한 종류의 컴퓨터 시스템이나 다른 장치도 적절하다. 하드웨어 및 소프트웨어의 전형적인 조합에는 컴퓨터 시스템에서 로딩되어 실행되었을 때, 여기에서 기술된 방법들을 실행하도록 컴퓨터 시스템을 제어하기 위한 컴퓨터 프로그램을 가지는 범용 컴퓨터 시스템이 있을 수 있다.
본 발명의 일실시예는 보드급 제품(board level product)으로서, 단일칩, ASIC(application specific integrated circuit), 또는 단일 칩에 분리된 부품들과 같은 시스템의 다른 부분들과 집적된(integrated) 다양한 레벨로서 구현될 수 있다. 시스템의 집적 정도는 속도 및 비용 고려에 의해 우선적으로 결정될 수 있다. 현대 프로세로서의 정교한 특성으로 인하여 본 시스템의 ASIC 구현에 대하여 외부에 구현될 수 있는 상용 프로세서를 활용하는 것이 가능해졌다. 선택적으로 프로세서가 ASIC 코어(core) 또는 로직 블록(logic block)으로 가능한 경우, 상용 프로세서는 펌웨어로서 구현된 다양한 기능을 가지는 ASIC 디바이스의 일부분으로서 구현될 수 있다.
본 발명은 여기에서 기술된 방법들의 실행을 가능하게 하는 모든 특징들을 포함하고, 컴퓨터 시스템에 로딩되었을 때 이 방법들을 실행할 수 있는 컴퓨터 프로그램 제품에 임베디드(embedded)될 수 있다. 여기에서, 컴퓨터 프로그램은 임의의 언어, 또는 코드(code), 또는 기호(notation)에서 명령들 집합을 표현하는 어떤 것이라도 의미한다. 이 명령들 집합의 표현들은 직접적으로, 또는 a) 다른 언어, 코드, 또는 기호로의 변환(conversion) b) 다른 매체 형태로의 재생(reproduction)중에서 어느 하나 또는 둘 모두를 수행한 후에 시스템이 특정한 기능을 수행하기 위한 정보 처리 능력을 가지도록 의도된 것이다. 그러나, 당해 기술 분야에서 숙련된 자들의 이해 범위내에 있는 컴퓨터 프로그램의 다른 의미들도 본 발명에 의해 또한 예상될 수 있을 것이다.
본 발명은 몇몇 실시예들을 참조하여 설명되었지만, 본 발명의 범주로부터 벗어나지 않고 다양한 변형이 이루어질 수 있으며, 균등물들이 대신 될 수 있음은 당해 기술 분야에 숙련된 자들에게 이해될 것이다. 또한, 본 발명의 범주를 벗어나 지 않고 특정한 상황 또는 매체를 본 발명의 기술들에 채택하기 위하여 많은 변형들이 있을 수 있다. 따라서, 본 발명은 개시된 특정 실시예들에 한정되지 않아야 하며, 첨부되는 청구항들의 범위내에 있는 모든 실시예들을 포함할 것이다.
도 1a는 본 발명의 일실시예에 따라 이용될 수 있는 대표적인 이동 단말을 예시하는 블록도이다.
도 1b는 본 발명의 일실시예에 따른 대표적인 I 및 Q 송신 경로의 블록도이다.
도 2는 본 발명의 일실시예에 따른 송신 모드에서 대표적인 송신 경로의 출력 스테이지들에 대한 블록도이다.
도 3은 본 발명의 일실시예에 따른 캘리브레이션/수신 모드에서 대표적인 송신 경로의 출력 스테이지들의 블록도이다.
도 4는 본 발명의 일실시예에 따른 전력 증폭기 전력 검출기 이득 캘리브레이션 및 제어 과정을 위한 대표적인 단계들을 예시하는 흐름도이다.

Claims (10)

  1. 송신기 내의 회로를 제어하는 방법으로,
    칩 내에 통합화된 전력 증폭기에 외부적으로 결합된 안테나의 임피던스를 모델링(model)하는 저항을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션(calibration)하는 단계를 포함하는 송신기내의 회로 제어 방법.
  2. 청구항 1에 있어서,
    상기 전력 증폭기의 입력에서 측정되는 전압에 근거하여 상기 전력 증폭기의 출력 전력을 제어하는 단계를 포함하는 송신기내의 회로 제어 방법.
  3. 청구항 2에 있어서,
    상기 전력 증폭기의 상기 입력에서 전압을 검출하는 단계를 포함하는 송신기내의 회로 제어 방법.
  4. 청구항 3에 있어서,
    상기 전력 증폭기의 상기 입력에 결합된 전력 증폭기 드라이버(power amplifier driver)의 출력에서 상기 전압을 검출하는 단계를 포함하는 송신기내의 회로 제어 방법.
  5. 청구항 2에 있어서,
    상기 전력 증폭기의 상기 입력보다 앞에서 측정된 상기 전압에 근거하여 상기 전력 증폭기의 상기 출력 전력을 제어하는 단계를 포함하는 송신기내의 회로 제어 방법.
  6. 송신기 내의 회로를 제어하기 위한 시스템으로,
    칩 내에 구비되며, 상기 칩 내에 통합화된 전력 증폭기에 외부적으로 결합된 안테나의 임피던스를 모델링(model)하는 저항을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션(calibration)하는 하나 또는 그 이상의 회로들을 포함하는 송신기내의 회로 제어 시스템.
  7. 청구항 6에 있어서,
    상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 입력에서 측정된 전압에 근거하여 상기 전력 증폭기의 출력 전력을 제어하는 송신기내의 회로 제어 시스템.
  8. 청구항 7에 있어서,
    상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 상기 입력에서 전압을 검출하는 송신기내의 회로 제어 시스템.
  9. 청구항 8에 있어서,
    상기 하나 또는 그 이상의 회로들은 상기 전력 증폭기의 상기 입력에 결합된 전력 증폭기 드라이버(power amplifier driver)의 출력에서 상기 전압을 검출하는 송신기내의 회로 제어 시스템.
  10. 송신기내의 회로를 제어하기 위한 방법으로,
    칩 내에 통합화된 전력 증폭기의 입력 및 상기 전력 증폭기의 입력에 앞서 위치하는 송신기의 송신 체인에서의 스테이지 중 하나 또는 그 이상에 결합되는 하나 또는 그 이상의 온-칩 전압 검출기들을 사용하여 상기 전력 증폭기의 출력 전력을 캘리브레이션(calibration)하는 단계를 포함하는 송신기내의 회로 제어 방법.
KR1020070125494A 2006-12-06 2007-12-05 전압 정재파비를 완화시키기 위한 방법 및 시스템 KR100961647B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US86881806P 2006-12-06 2006-12-06
US60/868,818 2006-12-06
US11/618,181 US7873332B2 (en) 2006-12-06 2006-12-29 Method and system for mitigating a voltage standing wave ratio
US11/618,181 2006-12-29

Publications (2)

Publication Number Publication Date
KR20080052442A true KR20080052442A (ko) 2008-06-11
KR100961647B1 KR100961647B1 (ko) 2010-06-09

Family

ID=39092032

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070125494A KR100961647B1 (ko) 2006-12-06 2007-12-05 전압 정재파비를 완화시키기 위한 방법 및 시스템

Country Status (5)

Country Link
US (1) US7873332B2 (ko)
EP (1) EP1933456B1 (ko)
KR (1) KR100961647B1 (ko)
HK (1) HK1124448A1 (ko)
TW (1) TWI477069B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345178A (zh) * 2013-06-06 2013-10-09 国家电网公司 一种输变电设备监控系统

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7877066B2 (en) * 2007-05-07 2011-01-25 Paratek Microwave Inc Techniques to reduce the power consumption of an RF log-amp detector
US8224400B2 (en) * 2007-05-31 2012-07-17 Hewlett-Packard Development Company, L.P. Systems and techniques for reducing power consumption in a mobile computing device
JP4867891B2 (ja) * 2007-10-31 2012-02-01 アイコム株式会社 Ａｍ送信機及びその変調方法
DE102008031406B4 (de) * 2008-07-02 2015-12-31 Frank Schmidt Empfängervorrichtung, Verwendung einer Empfängervorrichtung, System sowie Verfahren zum energiearmen Empfang von Daten
US8471549B2 (en) 2010-05-09 2013-06-25 Richwave Technology Corp. Power detector
US8364104B2 (en) * 2010-09-24 2013-01-29 Intel Corporation Power calibration under voltage standing wave ratio change by frequency sweep
US9667282B1 (en) * 2016-02-25 2017-05-30 Samsung Electronics Co., Ltd Method and apparatus for adaptive gain control and antenna load compensation
US11316500B2 (en) * 2020-03-13 2022-04-26 Qorvo Us, Inc. Beamforming with phase correction

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0785543B2 (ja) * 1988-02-22 1995-09-13 三菱電機株式会社 送受信モジュール点検確認装置
US5093667A (en) * 1989-10-16 1992-03-03 Itt Corporation T/R module with error correction
US5349300A (en) 1993-08-10 1994-09-20 Motorola, Inc. Method and apparatus for controlling a peak envelope power of a PA
US5937011A (en) 1996-03-26 1999-08-10 Airnet Communications Corp. Multi-carrier high power amplifier using digital pre-distortion
JPH09321681A (ja) * 1996-05-31 1997-12-12 Fujitsu Ltd 送信電力制御装置
JP3587347B2 (ja) * 1998-08-07 2004-11-10 松下電器産業株式会社 無線通信装置および無線通信装置における送信電力制御方法
US6362690B1 (en) * 2000-04-19 2002-03-26 Ophir Rf, Inc. System and method for closed loop VSWR correction and tuning in RF power amplifiers
EP1326330A1 (en) 2001-12-28 2003-07-09 Sony International (Europe) GmbH RF output power control for mobile phones
JP3576537B2 (ja) 2002-05-10 2004-10-13 松下電器産業株式会社 無線送信装置および無線送信方法
US7071783B2 (en) 2002-07-19 2006-07-04 Micro Mobio Corporation Temperature-compensated power sensing circuit for power amplifiers
US7221225B2 (en) 2004-12-03 2007-05-22 Micro-Mobio Dual band power amplifier module for wireless communication devices
US7292103B2 (en) * 2005-04-14 2007-11-06 Avago Technologies Wireless Ip (Singapore) Pte Ltd Amplifier system having compensated amplification variation
JP4478606B2 (ja) * 2005-05-19 2010-06-09 富士通株式会社 リニアアレイアンテナの校正装置及び校正方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345178A (zh) * 2013-06-06 2013-10-09 国家电网公司 一种输变电设备监控系统

Also Published As

Publication number Publication date
EP1933456A2 (en) 2008-06-18
HK1124448A1 (en) 2009-07-10
TW200843340A (en) 2008-11-01
TWI477069B (zh) 2015-03-11
KR100961647B1 (ko) 2010-06-09
EP1933456A3 (en) 2009-08-19
US20080139144A1 (en) 2008-06-12
US7873332B2 (en) 2011-01-18
EP1933456B1 (en) 2012-09-12

Similar Documents

Publication Publication Date Title
KR100961647B1 (ko) 전압 정재파비를 완화시키기 위한 방법 및 시스템
US8670729B2 (en) Method and system for level detector calibration for accurate transmit power control
CN101257329B (zh) 发射器中的控制方法和控制系统
US8831543B2 (en) Method and system for a linearized transmitter including a power amplifier
US7868696B2 (en) Method and system for a highly efficient power amplifier utilizing dynamic baising and predistortion
US7598805B2 (en) Load insensitive balanced power amplifier and related operating method
KR100969221B1 (ko) 배터리 전압 모니터를 사용하여 전력 증폭기의 전송 전력을최적화하기 위한 방법 및 시스템
KR101387262B1 (ko) 직교 믹서를 위한 ｌｏ 신호 생성 시스템 및 방법
US8600305B2 (en) Method and system for compensating for estimated distortion in a transmitter by utilizing a digital predistortion scheme with a single feedback mixer
US8948700B2 (en) Method and system for compensating for distortion in a transmitter by utilizing a digital predistortion scheme with a feedback mixer configuration
JP2006025426A (ja) Ｌｏ漏洩及び側波帯像の校正システム及び方法
CN108540240A (zh) 用于校准射频发射器以补偿共模本地振荡器泄漏的装置和方法
JP5732373B2 (ja) 高周波信号処理装置および無線通信システム
US20050118975A1 (en) DC offset cancellation in a wireless receiver
US7436253B2 (en) Method and system for fast calibration to cancel phase feedthrough
JP2003283361A (ja) 無線受信装置、無線受信方法、プログラム、および媒体
US20080150633A1 (en) Method and system for reducing am/pm distortion in a polar amplifier
CN117459085A (zh) 具有自我校准机制的收发器装置及其自我校准方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130524

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee