KR20080048333A - Column spacer and a methode of fabricating of the same - Google Patents

Column spacer and a methode of fabricating of the same Download PDF

Info

Publication number
KR20080048333A
KR20080048333A KR1020060118591A KR20060118591A KR20080048333A KR 20080048333 A KR20080048333 A KR 20080048333A KR 1020060118591 A KR1020060118591 A KR 1020060118591A KR 20060118591 A KR20060118591 A KR 20060118591A KR 20080048333 A KR20080048333 A KR 20080048333A
Authority
KR
South Korea
Prior art keywords
substrate
spacer
region
pixel
layer
Prior art date
Application number
KR1020060118591A
Other languages
Korean (ko)
Other versions
KR101294692B1 (en
Inventor
이승범
지병문
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020060118591A priority Critical patent/KR101294692B1/en
Publication of KR20080048333A publication Critical patent/KR20080048333A/en
Application granted granted Critical
Publication of KR101294692B1 publication Critical patent/KR101294692B1/en

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00Electrical equipment
    • B32B2457/20Displays, e.g. liquid crystal displays, plasma displays
    • B32B2457/202LCD, i.e. liquid crystal displays
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13398Spacer materials; Spacer properties
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136222Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)

Abstract

A method for manufacturing the spacer of a column shape is provided to enable a gap spacer to be solidly fixed to a protrusion not to generate friction between the gap spacer and the protrusion, thereby preventing an alignment layer from being removed. A method for manufacturing the spacer(208a) of a column shape comprises the following steps of: forming a leading layer on a substrate; positioning a mask comprised of a semi-transmission portion of a shape that the center width of the semi-transmission portion becomes narrower from the top to the bottom flatly and a blocking portion around the semi-transmission portion on the upper part of the leading layer; radiating light to the upper part of the mask to expose the lower leading layer; and developing the exposed leading layer to constitute the column shape and form a groove(G) of a shape that the center width of the groove becomes narrower flatly in the end side of the column.

Description

기둥형상의 스페이서 제조방법{Column spacer and a methode of fabricating of the same}Column spacer and a methode of fabricating of the same

도 1은 일반적인 액정표시장치의 구성을 개략적으로 도시한 분해 사시도이고,1 is an exploded perspective view schematically illustrating a configuration of a general liquid crystal display device;

도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이고,2 is an enlarged plan view of a portion of a conventional array substrate for a transverse electric field type liquid crystal display device;

도 3은 도 2의 Ⅲ-Ⅲ, Ⅳ-Ⅳ를 따라 절단하여, 이를 참조로 도시한 종래에 따른 횡전계 방식 액정표시장치의 단면도이고, FIG. 3 is a cross-sectional view of a transverse electric field type liquid crystal display device according to the related art, cut along III-III and IV-IV of FIG.

도 4는 본 발명에 따른 갭 스페이서와 이에 대응하는 돌기의 맞물림 형태를 도시한 단면도이고, Figure 4 is a cross-sectional view showing the engagement form of the gap spacer and the corresponding projection according to the present invention,

도 5는 본 발명의 제 1 실시예에 따른 갭 스페이서의 구조를 도시한 도면이고,5 is a view showing the structure of a gap spacer according to the first embodiment of the present invention,

도 6a와 도 6b는 홈이 형성된 갭 스페이서를 제작하는 공정을 개략적인 순서로 도시한 공정 단면도이고,6A and 6B are cross-sectional views illustrating a process of manufacturing a grooved gap spacer in a schematic order;

도 7은 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 확대한 평면도이고, 7 is an enlarged plan view of a part of an array substrate for a transverse electric field type liquid crystal display device according to the present invention;

도 8은 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여, 이를 참조로 도시한 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 단면도이고,FIG. 8 is a cross-sectional view of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention, cut along VV and VI-VI of FIG.

도 9는 본 발명의 제 3 실시예의 제 1 예에 따른 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이고,9 is a cross-sectional view schematically showing the configuration of a transverse electric field type liquid crystal display device according to a first example of a third embodiment of the present invention;

도 10은 본 발명의 제 3 실시예의 제 2 예에 따른 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이고,10 is a cross-sectional view schematically showing the configuration of a transverse electric field type liquid crystal display device according to a second example of the third embodiment of the present invention;

도 11a 내지 도 11h는 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 공정 단면도이고, 도 12a 내지 도 12h는 도 7의 Ⅶ-Ⅶ을 따라 절단한 공정 단면도이고,11A to 11H are cross-sectional views taken along the line VV and VI-VI of FIG. 7, and FIGS. 12A to 12H are cross-sectional views taken along the line VIII-V of FIG. 7.

도 13a 내지 도 13c는 본 발명에 따른 듀얼 스페이서를 포함하는 컬러필터 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.13A to 13C are cross-sectional views illustrating a manufacturing process of a color filter substrate including a dual spacer according to the present invention in a process sequence.

<도면의 주요부분에 대한 간단한 설명><Brief description of the main parts of the drawing>

146 : 화소전극의 인출부 202 : 블랙 매트릭스146: lead portion of pixel electrode 202: black matrix

204a, 204b,204c : 컬러필터 208a : 갭 스페이서 204a, 204b, 204c: color filter 208a: gap spacer

208b : 눌림 스페이서208b: Press spacer

본 발명은 횡전계 방식 액정표시장치에 관한 것으로 특히, 셀갭 유지 및 눌 림에 의한 얼룩방지 기능을 위한 컬럼 스페이서(column spacer)와, 이를 포함하는 액정표시장치의 구성과 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transverse electric field type liquid crystal display device, and more particularly, to a column spacer for preventing staining by cell gap holding and pressing, and a configuration of a liquid crystal display device including the same and a manufacturing method thereof.

일반적으로, 액정표시장치는 합착된 두 기판 사이에 충진된 액정의 광학적 이방성과 복굴절 특성을 이용하여 화상을 표현하는 박형의 표시장치이다.In general, a liquid crystal display device is a thin display device that displays an image by using optical anisotropy and birefringence characteristics of a liquid crystal filled between two bonded substrates.

이하, 도면을 참조하여 액정표시장치의 일반적인 구성을 설명한다.Hereinafter, a general configuration of a liquid crystal display device will be described with reference to the drawings.

도 1은 종래에 따른 액정표시장치를 개략적으로 도시한 사시도이다.1 is a perspective view schematically showing a liquid crystal display according to the related art.

도시한 바와 같이, 일반적인 컬러 액정표시장치(11)는 컬러필터 기판(B1)과 어레이기판(B2)이 액정층(14)을 사이에 두고 합착된 상태로 제작된다.As shown in the drawing, the general color liquid crystal display 11 is manufactured in a state in which the color filter substrate B1 and the array substrate B2 are bonded to each other with the liquid crystal layer 14 therebetween.

상기 컬러필터 기판(B1)은, 다수의 화소 영역(P)이 정의된 투명한 제 1 기판(5)과, 상기 제 1 기판(5)의 일면에 상기 각 화소영역(P)마다 구성된 컬러필터(7a,7b,7c)와, 상기 컬러필터(7a,7b,7c)사이에 구성된 블랙 매트릭스(6)를 포함한다.The color filter substrate B1 may include a transparent first substrate 5 having a plurality of pixel regions P defined therein, and a color filter configured for each pixel region P on one surface of the first substrate 5. 7a, 7b, 7c and a black matrix 6 constructed between the color filters 7a, 7b, 7c.

상기 어레이 기판(B2)은, 다수의 화소 영역(P)이 정의된 투명한 제 2 기판(22)과, 상기 제 2 기판(P)상에 상기 화소 영역(P)의 일 측과 이에 수직한 타 측마다 구성된 게이트 배선(12)과 데이터 배선(24)과, 상기 두 배선(12,24)의 교차지점에 위치하고, 게이트 전극(30)과 액티브층(32)과 소스 전극(34)과 드레인 전극(36)으로 구성된 박막트랜지스터(T)를 포함한다.The array substrate B2 may include a transparent second substrate 22 having a plurality of pixel regions P defined therein, and another side of the pixel region P on the second substrate P and perpendicular to the side. Located at the intersection of the gate wiring 12 and the data wiring 24 and the two wirings 12 and 24 formed at each side, the gate electrode 30, the active layer 32, the source electrode 34, and the drain electrode. And a thin film transistor T composed of 36.

또한, 상기 화소 영역(P)에 위치하고 상기 드레인 전극(36)과 접촉하는 화소 전극(17)을 포함한다.In addition, a pixel electrode 17 is disposed in the pixel region P and in contact with the drain electrode 36.

전술한 구성에서, 상기 액정층(14)은 상기 컬러필터기판(B1)과 어레이기 판(B2)사이에 위치하고 표면이 러빙 처리된 배향막(미도시)에 의해 초기 배열된다.In the above configuration, the liquid crystal layer 14 is initially arranged between the color filter substrate B1 and the array substrate B2 by an alignment film (not shown) whose surface is rubbed.

또한, 도시하지는 않았지만, 상기 컬러필터 기판(B1)과 어레이 기판(B2)의 사이에는 두 기판 사이의 갭(gap)을 유지하기 위한 스페이서(미도시)가 다수개 구성된다.Although not shown, a plurality of spacers (not shown) are formed between the color filter substrate B1 and the array substrate B2 to maintain a gap between the two substrates.

전술한 구성에서, 상기 화소 전극(17)과 공통 전극(18) 사이에 전압을 인가하게 되면 세로 방향으로 전기장이 발생하게 되며, 이 전기장에 의해 상기 액정(14)이 구동하게 되어, 이에 따라 달라지는 빛의 투과율에 의해 화상을 표현할 수 있게 된다.In the above-described configuration, when a voltage is applied between the pixel electrode 17 and the common electrode 18, an electric field is generated in the longitudinal direction, and the liquid crystal 14 is driven by the electric field. The image can be expressed by the light transmittance.

그러나, 상기와 같은 수직전계에 의한 구동은, 액정패널의 시야각 측면에서 광시야각을 구현하기 힘든 문제가 있다.However, the driving by the vertical electric field as described above has a problem that it is difficult to implement a wide viewing angle in terms of the viewing angle of the liquid crystal panel.

따라서, 이를 해결하기 위해 수평전계로 액정을 구동하는 방식이 제안되었다. 수평전계로 액정을 구동하게 되면 종래의 수직전계 모드에 비해 광시야각을 구현할 수 있는 장점이 있다.Therefore, to solve this problem, a method of driving the liquid crystal with a horizontal electric field has been proposed. Driving the liquid crystal in a horizontal electric field has an advantage of realizing a wide viewing angle compared to the conventional vertical electric field mode.

이때, 전계를 수평으로 구동하기 위해서는 상기 화소 전극과 공통 전극이 새로운 형태로 설계되어야 하며, 이와 같은 횡전계 방식의 어레이기판 구성을 이하 도면을 참조하여 설명한다.In this case, in order to drive the electric field horizontally, the pixel electrode and the common electrode have to be designed in a new form. The configuration of the transverse electric field type array substrate will be described with reference to the accompanying drawings.

도 2는 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판의 일부를 확대한 평면도이다.(대향기판(컬러필터 기판)에 구성하는 스페이서를 표시함).Fig. 2 is an enlarged plan view of a part of a conventional array substrate for a transverse electric field type liquid crystal display device. (The spacer formed on the counter substrate (color filter substrate) is shown.)

도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치용 어레이 기판은, 기판(50)상에 일 방향으로 연장된 게이트 배선(52)과, 이와 평행하게 이격된 제 1 및 제 2 공통 배선(56a,56b)이 구성된다.As illustrated, the conventional array substrate for a transverse electric field type liquid crystal display device includes a gate wiring 52 extending in one direction on the substrate 50 and first and second common wirings spaced in parallel thereto. 56a, 56b).

이때, 상기 게이트 배선 및 공통 배선(52,56a,56b)과 교차하는 방향으로 데이터 배선(72)이 구성된다.At this time, the data line 72 is formed in a direction crossing the gate lines and the common lines 52, 56a, and 56b.

상기 제 1 및 제 2 공통 배선(56a,56b)과 데이터 배선(72)이 교차하여 화소 영역(P)을 정의 한다.The first and second common lines 56a and 56b and the data line 72 cross each other to define the pixel region P. Referring to FIG.

상기 게이트 배선(52)과 데이터 배선(72)의 교차부에는 게이트 배선(52)의 일부인 게이트 전극(54)과, 상기 게이트 전극(54)의 상부에 위치하는 액티브층(60)과, 상기 액티브층(60)의 상부에 이격된 소스 전극(62)과 드레인 전극(64)으로 구성된 박막트랜지스터(T)가 위치한다.At the intersection of the gate wiring 52 and the data wiring 72, a gate electrode 54 which is a part of the gate wiring 52, an active layer 60 positioned on the gate electrode 54, and the active The thin film transistor T including the source electrode 62 and the drain electrode 64 spaced apart from the upper portion of the layer 60 is positioned.

상기 화소 영역(P)의 양측에는 상기 제 1 및 제 2 공통 배선(56a,56b)과 동일층 동일물질로 형성되고, 상기 화소 영역(P)의 양측에서 상기 두 배선(56a,56b)과 수직하게 각각 연결된 제 1 공통 전극(58)이 구성되고, 상기 화소 영역(P)의 중심 영역에는 상기 제 2 공통 배선(56b)과 접촉하면서 수직하게 연장된 막대 형상의 투명한 제 2 공통 전극(82)이 구성된다.Both sides of the pixel region P may be formed of the same material as the first and second common lines 56a and 56b, and may be perpendicular to the two lines 56a and 56b on both sides of the pixel region P. First common electrodes 58 connected to each other are configured, and in the center region of the pixel region P, a rod-shaped transparent second common electrode 82 extending vertically while contacting the second common wiring 56b. This is made up.

또한, 상기 제 2 공통 전극(82) 사이에 화소 전극(80)이 구성되며, 상기 화소 전극(80)은 상기 드레인 전극과(64)과 접촉하는 인출부(78)에서 연장된 투명한 막대 형상이다.In addition, a pixel electrode 80 is formed between the second common electrode 82, and the pixel electrode 80 has a transparent bar shape extending from the lead portion 78 contacting the drain electrode 64. .

이때, 상기 제 1 공통 배선(56a)과 상부의 인출부(78)는 두 구성사이에 개재된 절연막과 함께, 보조 용량부(Cst)를 형성한다.At this time, the first common wiring 56a and the lead portion 78 at the upper portion together with the insulating film interposed between the two components, to form the storage capacitor portion (Cst).

전술한 바와 같이 구성된, 횡전계 방식 어레이 기판의 설계패턴은 한 예에 불과하며 이때 특징적인 것은, 전술한 어레이기판(50)과 합착되는 상부 컬러필터 기판(미도시)에 상기 두 기판(50, 미도시)의 이격된 갭(gap)을 유지하기 위한 갭 스페이서(98a)와 눌림을 방지하기 위한 눌림 스페이서(98b)가 구성된다는 것이다.As described above, the design pattern of the transverse electric field array substrate is only one example, and the characteristic of the two substrates 50, which is attached to the upper color filter substrate (not shown) bonded to the array substrate 50 described above, is characterized. The gap spacer 98a for maintaining the spaced gap of the (not shown) and the pressing spacer 98b for preventing the pressing is configured.

상기 눌림 스페이서(98b)가 필요한 이유는, 액정패널에 외부로부터 가해지는 눌림에 의한 빛샘 불량을 방지하기 위해서이다.The reason why the pressing spacer 98b is required is to prevent light leakage defect due to pressing applied to the liquid crystal panel from the outside.

좀더 상세히 설명하면, 액정패널은 외부로부터 눌림과 같은 외력이 가해질 경우 빛샘 불량이 발생하게 되며, 이러한 빛샘불량은 외력에 의해 상기 어레이기판(50)과 컬러필터 기판(미도시)간에 미끄러짐이 발생하여 액정패널의 휨이 발생하게 되는데서 그 원인이 있다.In more detail, the liquid crystal panel generates a light leakage defect when an external force such as pressing is applied from the outside, and the light leakage is caused to slip between the array substrate 50 and the color filter substrate (not shown) due to the external force. This is caused by the warpage of the liquid crystal panel.

즉, 액정패널의 휨 방향으로 어레이 기판(50)과 컬러필터 기판(미도시)의 러빙 방향이 평행이 되지 않게 되고 이로 인해, 기판 표면에 인접한 액정이 휜 방향으로 평행하게 배열하게 되어 전체적으로 초기상태와 다른 배열을 하게 된다.That is, the rubbing directions of the array substrate 50 and the color filter substrate (not shown) are not parallel to each other in the bending direction of the liquid crystal panel, and thus, the liquid crystals adjacent to the substrate surface are arranged in parallel in the X direction so that the overall initial state You will have a different arrangement than.

이와 같은 경우에는, 액정의 배열이 초기 블랙상태(black state)를 유지하지 못하게 되어 액정층을 통과한 빛이 정상부위와 다른 위상차(retardation)를 겪으며 회전하게 되어 빛샘이 나타나게 된다.In such a case, the arrangement of the liquid crystals does not maintain an initial black state, and the light passing through the liquid crystal layer rotates while undergoing a retardation different from that of the normal portion, resulting in light leakage.

위와 같은 이유로, 상기 갭 스페이서(98a)외에 눌림 스페이서(98b)가 필요하다.For the same reason as above, the pressing spacer 98b is necessary in addition to the gap spacer 98a.

상기 갭 스페이서(98a)는 두 기판의 이격된 갭을 유지하기 위한 기능을 하기 때문에, 상기 두 기판과 맞닿도록 구성되어야 하고, 상기 눌림 스페이서(98b)는 두 기판 중 어느 하나와는 이격된 거리를 두어야 한다.Since the gap spacer 98a functions to maintain the spaced gap between the two substrates, the gap spacer 98a must be configured to contact the two substrates, and the pressing spacer 98b has a distance spaced apart from any one of the two substrates. Should be placed.

이와 같은 경우, 상기 갭 스페이서와 눌림 스페이서를 별도의 공정으로 제작하는 것 보다, 어레이 기판의 단차를 이용하는 편이 공정상 유리하다.In such a case, it is advantageous in the process to use the step of the array substrate, rather than to produce the gap spacer and the pressing spacer in a separate process.

한편, 상기 스페이서(98a,98b)는 화소 영역에 위치하는 것 보다, 이를 피한 영역에 위치하도록 하는 것이 화질 면에서 유리하다. 따라서, 박막트랜지스터(T)가 위치한 영역과 게이트 배선(52)또는 공통 배선(56)이 위치한 영역의 단차를 이용하며 특히, 상기 박막트랜지스터(T)에 대응하여 갭 스페이서(98a)가 위치하도록 하고, 상기 게이트 배선 또는 공통 배선(52,56)에 대응하여 눌림 스페이서(98b)가 위치할 수 있다.On the other hand, the spacers 98a and 98b are advantageously positioned in an area avoided from the pixel area rather than in the pixel area. Therefore, the step difference between the region where the thin film transistor T is located and the region where the gate wiring 52 or the common wiring 56 is located is used, and in particular, the gap spacer 98a is positioned corresponding to the thin film transistor T. In addition, the pressing spacer 98b may be positioned to correspond to the gate wiring or the common wiring 52 and 56.

이하, 단면도를 참조하여, 상기 갭 스페이서 및 눌림 스페이서의 구성에 대해 좀 더 상세히 설명한다.Hereinafter, the configuration of the gap spacer and the pressing spacer will be described in more detail with reference to the cross-sectional view.

도 3은 도 2의 Ⅲ-Ⅲ,Ⅳ-Ⅳ를 따라 절단하여, 이를 참고로 도시한 종래에 따른 횡전계 방식 액정표시장치의 단면도이다.3 is a cross-sectional view of a transverse electric field type liquid crystal display device according to the related art, which is cut along III-III and IV-IV of FIG.

도시한 바와 같이, 종래에 따른 횡전계 방식 액정표시장치(10)는 앞서 설명한 어레이기판(50)과, 컬러필터(94a,94b,94c)와 블랙매트릭스(92)와 평탄화막 및 갭 스페이서(96,98a)와 눌림 스페이서(98b)가 구성된 컬러필터 기판(90)이 액정(미도시)을 사이에 두고 합착됨으로써 구성된다.As illustrated, the conventional transverse electric field type liquid crystal display device 10 includes the array substrate 50, the color filters 94a, 94b, 94c, the black matrix 92, the planarization film, and the gap spacer 96 described above. And the color filter substrate 90 including the 98a and the pressing spacer 98b are bonded together with the liquid crystal (not shown) interposed therebetween.

이때, 박막트랜지스터(T)가 형성된 영역과 배선(56a)이 위치한 영역 사이에 단차가 발생하게 되며, 따라서 앞서 언급한 바와 같이, 상기 갭 스페이서(98a)는 박막트랜지스터(T)에 대응하여 구성될 수 있고, 상기 눌림 스페이서(98b)는 상기 공통 배선 또는 게이트 배선(56a,52)에 대응하여 구성될 수 있다.At this time, a step is generated between the region where the thin film transistor T is formed and the region where the wiring 56a is located. Therefore, as described above, the gap spacer 98a may be configured to correspond to the thin film transistor T. The pressing spacer 98b may be configured to correspond to the common wiring or the gate wiring 56a and 52.

그러나, 도시한 바와 같이 상기 갭 스페이서(98a)는 게이트 배선(52)에 대응하여 구성되도록 설계하였고 대신, 상기 단차를 이용하기 위해 상기 박막트랜지스터(T)의 액티브층(60)과 소스 및 드레인 전극(62,64)을 형성하는 공정 중 같은 물질로 상기 게이트 배선(52)의 일부 상부에 반도체 패턴 및 소스.드레인 금속패턴(86a,86b)이 적층된 돌기(86)를 형성해 준다.However, as shown, the gap spacer 98a is designed to correspond to the gate wiring 52. Instead, the active layer 60 and the source and drain electrodes of the thin film transistor T are used to use the step difference. During the process of forming the 62 and 64, the protrusion 86 in which the semiconductor pattern and the source and drain metal patterns 86a and 86b are stacked is formed on a portion of the gate wiring 52.

그런데, 전술한 종래의 구성에서는, 상기 액정패널에 외력이 가해질 경우, 상기 돌기(86)와 갭 스페이서(98a)간에 마찰이 발생하게 되고, 상기 돌기(86)의 상부에 위치한 배향막(미도시)의 뜯김이 발생하게 된다.However, in the above-described conventional configuration, when an external force is applied to the liquid crystal panel, friction occurs between the protrusions 86 and the gap spacers 98a, and an alignment layer (not shown) disposed above the protrusions 86. Tearing occurs.

따라서, 종래에는 상기 배향막(미도시)의 뜯김에 의한 이물질의 영향으로 액정패널에 휘점불량이 발생하게 되는 문제가 있었다.Therefore, conventionally, there is a problem in that a bright point defect occurs in the liquid crystal panel under the influence of the foreign matter caused by the tearing of the alignment layer (not shown).

따라서, 본 발명은 전술한 배향막 뜯김을 방지하는 것을 제 1 목적으로 하고, 이를 위해 상기 스페이서의 새로운 형상 및 이를 위한 제조방법을 제안하는 것을 제 2 목적으로 한다.Therefore, the present invention has a first object of preventing the above-described alignment film tearing, and for this purpose it is proposed a new shape of the spacer and a manufacturing method therefor.

전술한 목적을 달성하기 위한 본원 발명에 따른 기둥형상의 스페이서 형성방법 기판에 선행층을 형성하는 단계와; 상기 선행층의 상부에 평면적으로 중심폭이 상.하로 갈수록 좁아지는 형태의 반투과부와, 반투과부의 둘레에 차단부가 구성된 마스크를 위치시키는 단계와; 상기 마스크의 상부로 빛을 조사하여 하부의 선행층을 노광하는 단계와; 상기 노광된 선행층을 현상하여, 기둥형상으로 구성되고 기둥의 끝단 면에 평면적으로 중심폭이 상.하로 갈수록 좁아지는 형태의 홈을 형성하는 단계를 포함한다.Forming a preceding layer in the columnar spacer forming method substrate according to the present invention for achieving the above object; Positioning a mask including a semi-transmissive portion having a central width narrowing upward and downward in a planar upper portion of the preceding layer, and a shield formed around the semi-transmissive portion; Irradiating light onto the mask to expose the lower preceding layer; Developing the exposed preceding layer to form a groove having a columnar shape and having a center width narrowing toward the top and bottom of the column in plan view.

상기 선행층은 감광특성(빛에 의해 화학적 특성이 변하는 성질)을 가진 고분자 수지층인 것을 특징으로 한다.The preceding layer is characterized in that the polymer resin layer having photosensitivity (properties that change chemical properties by light).

본 발명의 제 1 특징에 따른 횡전계 방식 액정표시장치는 다수의 화소 영역이 정의되고 이격되어 합착된 제 1 및 제 2 기판과; 상기 제 1 기판에 상기 다수의 화소 영역에 대응하여 순차 구성된 적색과 녹색과 청색의 컬러필터와; 상기 컬러필터의 상부에 구성된 기둥 형상의 제 1 및 제 2 스페이서와; 상기 제 2 기판에 화소 영역마다 구성된 스위칭 소자와; 상기 스위칭 소자와 연결된 화소 전극과, 이와 이격된 공통 전극과; 상기 제 2 기판의 임의의 영역에 구성된 돌기를 포함하는 횡전계 방식 액정표시장치에 있어서, 상기 제 1 스페이서는, 중심폭이 상하로 갈수록 좁아지는 형태이고 상기 돌기가 인입되는 홈을 포함하고, 상기 제 2 스페이서는 상기 제 1 스페이서 보다 낮은 높이로 구성되어 상기 제 2 기판과 이격영역이 발생되도록 형성된 것을 특징으로 한다.A transverse electric field type liquid crystal display device according to a first aspect of the present invention comprises: first and second substrates in which a plurality of pixel regions are defined and spaced apart from each other; A red, green, and blue color filter sequentially formed on the first substrate corresponding to the plurality of pixel areas; Columnar first and second spacers formed on the color filter; A switching element configured for each pixel region on the second substrate; A pixel electrode connected to the switching element, and a common electrode spaced apart from the pixel electrode; In the transverse electric field type liquid crystal display device comprising a projection formed in an arbitrary region of the second substrate, wherein the first spacer, the center width is narrowed up and down and includes a groove into which the projection is introduced, The second spacer may be configured to have a height lower than that of the first spacer so as to generate a spaced area from the second substrate.

본 발명의 제 2 특징에 따른 횡전계 방식 액정표시장치는 다수의 화소 영역이 정의되고 이격되어 합착된 제 1 및 제 2 기판과; 상기 제 1 기판에 상기 다수의 화소 영역에 대응하여 순차 구성되고, 적어도 하나는 낮은 높이로 구성된 적색,녹색,청색 컬러필터와; 상기 컬러필터의 상부에 구성된 기둥 형상의 제 1 및 제 2 스 페이서와; 상기 제 2 기판에 화소 영역마다 구성된 스위칭 소자와; 상기 스위칭 소자와 연결된 화소 전극과, 이와 이격된 공통 전극과; 상기 화소 영역의 일 측과 타 측에 구성된 게이트 배선과 데이터 배선과; 상기 제 2 기판의 임의의 영역에 구성된 돌기를 포함하는 횡전계 방식 액정표시장치에 있어서, 상기 제 1 스페이서는 중심폭이 상.하로 갈수록 좁아지는 형태이며 상기 돌기가 인입되는 홈을 포함하고, 상기 제 2 스페이서는 상기 제 1 스페이서와 동일한 높이로 구성하되, 상기 낮은 높이로 구성된 컬러필터의 상부에 구성되어 상기 제 2 기판과 이격영역이 발생되도록 구성되는 것을 특징으로 한다.A transverse electric field type liquid crystal display device according to a second aspect of the present invention includes: first and second substrates in which a plurality of pixel regions are defined and spaced apart from each other; A red, green, and blue color filter sequentially formed in the first substrate corresponding to the plurality of pixel areas, and at least one of which is formed at a low height; Columnar first and second spacers formed on the color filter; A switching element configured for each pixel region on the second substrate; A pixel electrode connected to the switching element, and a common electrode spaced apart from the pixel electrode; Gate wiring and data wiring formed on one side and the other side of the pixel region; In the transverse electric field type liquid crystal display device including a projection formed in an arbitrary region of the second substrate, wherein the first spacer has a form in which the center width is narrowed up and down and includes a groove into which the projection is introduced, The second spacer is configured to have the same height as the first spacer, and is configured to be formed above the color filter having the low height so as to generate a spaced apart area from the second substrate.

본 발명의 제 3 특징에 따른 횡전계 방식 액정표시장치는 다수의 화소 영역이 정의된 제 1 및 제 2 기판과; 상기 제 1 기판에 상기 다수의 화소 영역에 대응하여 순차 구성된 적색,녹색,청색 컬러필터와; 상기 컬러필터의 상부에 구성된 기둥 형상의 제 1 및 제 2 스페이서와; 상기 제 2 기판에 화소 영역마다 구성된 스위칭 소자와; 상기 스위칭 소자와 연결된 화소 전극과, 이와 이격된 공통 전극과; 상기 화소 영역의 일 측과 타 측에 구성된 게이트 배선과 데이터 배선과; 상기 제 2 기판의 전면에 형성되고, 화소 영역의 임의의 위치에 구성된 식각홈을 포함하는 보호막과; 상기 제 2 기판의 임의의 위치에 구성된 돌기를 포함하는 횡전계 방식 액정표시장치에 있어서, 상기 제 1 스페이서는 상기 돌기가 인입되도록 끝단 면에 중심폭이 상.하로 갈수록 좁아지는 형태의 홈을 포함하고, 상기 제 2 스페이서는 상기 제 1 스페이서와 동일한 높이로 구성하되, 상기 식각홈에 대응하는 위치에 구성되어 상기 제 2 기판과 이격영역이 발생하도록 구성되는 것을 특징으로 한다.A transverse electric field type liquid crystal display device according to a third aspect of the present invention comprises: a first and a second substrate on which a plurality of pixel regions are defined; A red, green, and blue color filter sequentially formed on the first substrate corresponding to the plurality of pixel areas; Columnar first and second spacers formed on the color filter; A switching element configured for each pixel region on the second substrate; A pixel electrode connected to the switching element, and a common electrode spaced apart from the pixel electrode; Gate wiring and data wiring formed on one side and the other side of the pixel region; A passivation layer formed on an entire surface of the second substrate and including an etching groove formed at an arbitrary position of the pixel region; In a transverse electric field type liquid crystal display device including a protrusion formed at an arbitrary position of the second substrate, the first spacer includes a groove having a narrow central width on the end surface so that the protrusion is drawn in. The second spacer is configured to have the same height as the first spacer, and is configured at a position corresponding to the etch groove, so that the second spacer is separated from the second substrate.

상기 스위칭 소자는 게이트 전극과, 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극과 드레인 전극으로 구성되고, 상기 돌기는 게이트 전극과, 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극과 드레인 전극과 동일층 동일물질로 구성되는 것을 특징으로 한다.The switching element includes a gate electrode, a gate insulating film, an active layer, an ohmic contact layer, a source electrode and a drain electrode, and the projection is a gate electrode, a gate insulating film, an active layer, an ohmic contact layer, It is characterized by consisting of the same material as the source electrode and the drain electrode.

본 발명의 특징에 따른 컬러필터 기판 제조방법은 기판을 준비하는 단계와;A color filter substrate manufacturing method according to a feature of the present invention comprises the steps of preparing a substrate;

상기 기판에 다수의 화소 영역을 정의하는 단계와; 상기 화소 영역에 적색, 녹색, 청색 컬러필터를 순차 형성하는 단계와; 상기 적,녹,청 컬러필터가 형성된 기판의 전면에 스페이서 선행층을 형성하는 단계와; 상기 선행층에 상기 삼색의 컬러필터 중 적어도 두 개의 컬러필터에 대응하는 임의의 영역에 각각 제 1 영역과 제 2 영역을 정의하는 단계와; 상기 제 1 영역에 대응하여 반투과부가 위치하고, 상기 제 2 영역에 대응하여 반투과와 차단부가 위치하고, 그 외의 영역에는 투과부가 위치하도록 구성한 마스크를, 상기 스페이서 선행층과 이격된 상부에 정렬하는 단계와; 상기 마스크의 상부로 빛을 조사하여, 하부의 감광층을 노광하고 현상하여 상기 제 1 영역에 기둥형상으로 구성되고 끝 단에 홈이 형성된 제 1 스페이서와, 상기 제 2 영역에 기둥형상으로 구성되고 상기 선행층 보다 낮은 높이로 패턴된 제 2 스페이서를 형성하는 단계를 포함한다.Defining a plurality of pixel regions on the substrate; Sequentially forming red, green, and blue color filters in the pixel region; Forming a spacer preceding layer on a front surface of the substrate on which the red, green, and blue color filters are formed; Defining a first region and a second region in an arbitrary region corresponding to at least two of the three color filters in the preceding layer, respectively; Arranging a mask configured to have a transflective portion corresponding to the first region, a transflective portion and a blocking portion corresponding to the second region, and a transmissive portion located at the other region, the upper part spaced apart from the spacer preceding layer Wow; Irradiating light to an upper portion of the mask to expose and develop a lower photosensitive layer, the first spacer having a columnar shape in the first area and a groove formed at an end thereof, and a columnar shape in the second area. Forming a second spacer patterned to a lower height than the preceding layer.

상기 홈은 평면적으로 기둥형상의 끝 단면의 안쪽에 구성되고, 중심폭이 상.하로 갈수록 좁아지는 형상으로 구성되는 것을 특징으로 한다.The groove is planarly configured inside the end surface of the columnar shape, characterized in that the center width is configured in a shape that narrows toward the top and bottom.

본 발명의 특징에 따른 횡전계 방식 액정표시장치의 제조방법은 복수의 화소영역이 정의된 제 1 기판과 제 2 기판을 준비하는 단계와; 상기 제 1 기판의 일면 에 상기 화소 영역의 일 측에 위치하도록 게이트 배선과, 이와 이격된 공통 배선을 형성하는 단계와; 상기 게이트 배선 및 공통 배선과 게이트 절연막을 사이에 두고 교차하여, 상기 화소 영역의 타 측에 위치하고, 하부에 길이 방향을 따라 양측으로 돌출된 반도체층과 그 상부의 데이터 배선을 형성하는 단계와; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와; 상기 게이트 배선 또는 공통 배선의 상부에 상기 게이트 절연막을 사이에 두고 위치하고 반도체층과 금속패턴이 적층된 돌기를 형성하는 단계와; 상기 박막트랜지스터와 접촉하면서 상기 화소 영역으로 연장된 막대 형상의 투명한 화소 전극과, 이와 평행하게 이격된 공통 전극을 형성하는 단계와; 상기 제 2 기판의 일면에 상기 화소 영역의 둘레에 대응하여 블랙매트릭스를 형성하는 단계와; 상기 화소 영역에 적색, 녹색, 청색 컬러필터를 순차 형성하는 단계와; 상기 적,녹,청 컬러필터가 형성된 기판의 전면에 스페이서 선행층을 형성하는 단계와; 상기 선행층에 상기 삼색의 컬러필터 중 적어도 두 개의 컬러필터에 대응하는 임의의 영역에 각각 제 1 영역과 제 2 영역을 정의하는 단계와; 상기 제 1 영역에 대응하여 반투과부가 위치하고, 상기 제 2 영역에 대응하여 반투과와 차단부가 위치하고, 그 외의 영역에는 투과부가 위치하도록 구성한 마스크를, 상기 스페이서 선행층과 이격된 상부에 정렬하는 단계와; 상기 제 1 영역에 기둥형상으로 구성되고 끝 단에 홈이 형성된 제 1 스페이서와, 상기 제 2 영역에 기둥형상으로 구성되고 상기 선행층 보다 낮은 높이로 패턴된 제 2 스페이서를 형성하는 단계를 포함한다.A method of manufacturing a transverse electric field type liquid crystal display device according to an aspect of the present invention includes the steps of preparing a first substrate and a second substrate in which a plurality of pixel regions are defined; Forming a gate line and a common line spaced apart from one side of the pixel area on one surface of the first substrate; Forming a semiconductor layer intersecting the gate wiring, the common wiring, and a gate insulating layer interposed therebetween, the semiconductor layer being positioned on the other side of the pixel region and protruding in both sides in a length direction at a lower portion thereof and a data wiring thereon; Forming a thin film transistor at an intersection point of the gate line and the data line; Forming a protrusion on the gate line or the common line with the gate insulating layer interposed therebetween and having a semiconductor layer and a metal pattern stacked thereon; Forming a rod-shaped transparent pixel electrode in contact with the thin film transistor and extending in the pixel region, and a common electrode spaced in parallel with the thin film transistor; Forming a black matrix on one surface of the second substrate corresponding to the circumference of the pixel area; Sequentially forming red, green, and blue color filters in the pixel region; Forming a spacer preceding layer on a front surface of the substrate on which the red, green, and blue color filters are formed; Defining a first region and a second region in an arbitrary region corresponding to at least two of the three color filters in the preceding layer, respectively; Arranging a mask configured to have a transflective portion corresponding to the first region, a transflective portion and a blocking portion corresponding to the second region, and a transmissive portion located at the other region, the upper part spaced apart from the spacer preceding layer Wow; Forming a first spacer having a columnar shape in the first area and having a groove formed at an end thereof, and a second spacer having a columnar shape in the second area and patterned at a lower height than the preceding layer. .

상기 공통 배선은 상기 화소 영역의 하부와 상부에 위치한 제 1 공통 배선과 제 2 공통 배선을 포함하는 것을 특징으로 하고, 상기 화소 영역의 양측에 상기 제 1 및 제 2 공통 배선을 연결하는 공통 전극을 더욱 포함한다.The common wiring may include first common wiring and a second common wiring disposed under and over the pixel region, and common electrodes connecting the first and second common wirings to both sides of the pixel region. It includes more.

이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings.

-- 제 1 실시예 --First Embodiment

본 발명의 제 1 실시예의 특징은, 상기 돌기와 닿는 면의 갭 스페이서에 홈을 구성하는 것을 특징으로 한다.A feature of the first embodiment of the present invention is characterized in that a groove is formed in the gap spacer on the surface in contact with the projection.

도 4는 본 발명에 따른 갭 스페이서와 이에 대응하는 돌기의 맞물림 형태를 도시한 단면도이다.Figure 4 is a cross-sectional view showing the engagement form of the gap spacer and the corresponding projection according to the present invention.

도시한 바와 같이, 어레이기판(100)에 돌기(G)를 형성하고, 컬러필터 기판(200)에 갭 스페이서(208a)를 형성한다.As shown, the protrusion G is formed on the array substrate 100, and the gap spacer 208a is formed on the color filter substrate 200.

상기 어레이 기판(100)과 컬러 기판(200)을 합착하게 되면, 갭 스페이서(208a)의 홈(H)에 돌기(G)가 인입(引入)된 형상으로 위치하게 된다.When the array substrate 100 and the color substrate 200 are bonded to each other, the protrusions G are positioned in the groove H of the gap spacer 208a.

이때, 상기 돌기(208g)가 상기 갭 스페이서(208a)의 내부에 좌.우로 고정된다.At this time, the protrusion 208g is fixed left and right inside the gap spacer 208a.

따라서, 액정패널에 외력이 발생하였을 경우, 상기 갭 스페이서(208a)는 돌기(G)에 고정되기 때문에 기존에 비해 마찰을 최소화 할 수 있으므로, 마찰에 의한 배향막 뜯김이 발생하지 않는 장점이 있다.Therefore, when an external force is generated in the liquid crystal panel, since the gap spacer 208a is fixed to the protrusion G, friction can be minimized compared to the conventional one, and thus the alignment layer tear due to friction does not occur.

이하, 도면을 참조하여 돌기의 형태를 상세히 설명한다.Hereinafter, the form of the projections will be described in detail with reference to the drawings.

도 5는 본 발명에 따른 스페이서 구조를 도시한 도면이다.5 illustrates a spacer structure according to the present invention.

도시한 바와 같이, 위에서 보았을 경우, 갭 스페이서(208a)에 형성한 홈(H)은 위에서 보았을 경우(A), 중심에서 폭이 가장 넓고 상,하로 갈수로 폭이 좁아 지는 형상(이하, 럭비공형상)으로 구성하는 것을 특징으로 한다.As shown in the figure, when viewed from above, the groove H formed in the gap spacer 208a is viewed from above (A), having the widest width at the center and the narrower width as it goes up and down (hereinafter, rugby ball) Shape).

전술한 홈(H)은 측면에서 보았을 경우(B) 윗면이 일직선인 사다리꼴 형태이고, 정면에서 보았을 경우(C) 보올(bowl)형태로 형성될 수 있다.The groove (H) described above may have a trapezoidal shape in which the top surface is straight when viewed from the side (B), and may be formed in a bowl shape when viewed from the front (C).

따라서, 상기 홈(H)의 중심부에 돌기(도 4의 G)가 고정되면 외부로부터 외력이 발생했을 시 좌,우 뿐 아니라 상,하 로도 움직일 수 없게 되고 따라서, 상기 돌기(도 4의 G)와 스페이서(208a)사이에 마찰 운동이 거의 발생할 수 없게 된다.Therefore, when the projection (G in FIG. 4) is fixed to the center of the groove (H), when the external force is generated from the outside, it is not possible to move up and down as well as up and down, and thus, the projection (G in FIG. 4). Friction between the spacer and the spacer 208a can hardly occur.

전술한 바와 같은 형태의 스페이서는, 하프톤(halftone) 노광기술을 사용함으로써 제작하는 것이 가능하다.The spacer of the form described above can be produced by using a halftone exposure technique.

이에 대해, 이하 공정도면을 참조하여 설명한다.This will be described below with reference to the process drawings.

도 6a와 도 6b는 홈이 형성된 스페이서를 제작하는 공정을 개략적인 순서로 나타낸 공정 단면도이다.6A and 6B are cross-sectional views illustrating a process of manufacturing a grooved spacer in a schematic order.

도 6a에 도시한 바와 같이, 기판(200)상에 감광성 수지(photosensitivity resin)를 두텁게 도포하여 선행층(PL)을 형성한다.(포지티브형 일 경우를 예를 들어 설명).As shown in Fig. 6A, a photosensitive resin is applied thickly on the substrate 200 to form the preceding layer PL. (The positive case will be described as an example).

이때, 감광성 수지는 노광된 부분이 현상액에 의해 제거되는 포지티브 형(positive type)을 사용할 수도 있고, 노광된 부분이 남게 되는 네가티브 형(negative type)을 사용할 수 도 있다. 이는 공정특성에 따라 또는 공정여건에 따라 사용하면 된다.In this case, the photosensitive resin may use a positive type in which the exposed part is removed by the developer, or may use a negative type in which the exposed part remains. This may be used depending on the process characteristics or process conditions.

상기 선행층(포지티브 특성, PL)이 형성된 기판(200)의 이격된 상부에 투과부(B1)와 차단부(B2)와 반투과부(half tone part, B3)로 구성된 마스크(M)를 위치시킨다.A mask M including a transmissive part B1, a blocking part B2, and a half tone part B3 is positioned on a spaced upper portion of the substrate 200 on which the preceding layer (positive characteristic PL) is formed.

이때, 상기 반투과부(B3)는 마스크(M)에 반투명한 막을 증착하여 빛의 투과량을 조절한 것으로, 선행층(PL)을 표면으로부터 일부만 반응하도록 할 수 있다.In this case, the transflective portion B3 is a translucent film deposited on the mask M to control the amount of light transmitted, so that only a portion of the preceding layer PL may be reacted from the surface.

따라서, 상기 마스크(M)의 상부로부터 빛을 조사하여 하부의 선행층(PL)을 노광하고 현상하는 공정을 진행하게 되면, 상기 마스크(M)의 투과부(B1)에 대응한 부분은 완전히 노광되고, 상기 마스크(M)의 차단부(B2)에 대응한 부분은 노광되지 않으며, 상기 마스크(M)의 반투과부(B3)에 대응한 부분은 일부만이 노광되는 현상이 진행된다.Therefore, when the process of exposing and developing the lower preceding layer PL by irradiating light from the upper portion of the mask M is performed, the portion corresponding to the transmissive portion B1 of the mask M is completely exposed. The portion corresponding to the blocking portion B2 of the mask M is not exposed, and a portion of the portion corresponding to the semi-transmissive portion B3 of the mask M is exposed.

다음으로, 상기 노광공정이 완료된 후 현상공정을 진행하게 되면 도 6b에 도시한 바와 같이, 홈(H)이 형성된 기둥형상의 스페이서(208a)를 형성할 수 있다.Next, when the developing process is performed after the exposure process is completed, as shown in FIG. 6B, a columnar spacer 208a having a groove H may be formed.

이상적으로는, 상기 마스크(M)의 반투과부(B3)에 대응한 부분이 직사각형 형상으로 반듯하게 현상되어야 하나, 빛의 회절특성에 의해 차단부(B2)와 근접한 부분에서 빛의 강도가 더 낮아지기 때문에 홈(H)의 중심에서 주변으로 갈수록 깊이가 낮아져 도시한 바와 같이, 보올(bowl)형상의 홈(H)이 형성된다.Ideally, the portion corresponding to the transflective portion B3 of the mask M should be developed in a rectangular shape, but the light intensity is lowered in the portion close to the blocking portion B2 due to the diffraction characteristic of the light. Therefore, as the depth is lowered from the center of the groove (H) toward the periphery, as shown, a bowl-shaped groove (H) is formed.

바람직하게는 깊이가 일정한 홈(H)이 형성되는 것이다.Preferably, a groove H having a constant depth is formed.

이때, 상기 홈(H)의 평면적인 형상은, 다양하게 형성될 수 있으며, 본 발명에 적용하기 위해서는 바람직하게는 중심에서 폭이 가장 넓고 상,하로 갈수로 폭이 좁아지는 형태인 것을 특징으로 한다.At this time, the planar shape of the groove (H), can be formed in various ways, in order to apply to the present invention is characterized in that the width is narrowed in the width of the center and the width is narrowed up and down. .

전술한 형태의 스페이서의 적용예로서 이하, 제 2 실시예를 통해, 상기 스페이서와 돌기를 포함하는 횡전계 방식 액정표시장치의 구성및 제조방법을 설명한다.As an application example of the spacer of the above-described form, a configuration and a manufacturing method of a transverse electric field type liquid crystal display device including the spacer and the projection will be described through the second embodiment.

-- 제 2 실시예 --Second Embodiment

본 발명의 제 2 실시예는 앞서 제 1 실시예의 형태로 제작된 갭 스페이서를 포함하는 횡전계 방식 어레이기판의 구성 및 그 제조방법에 관한 것이다.A second embodiment of the present invention relates to a configuration of a transverse electric field array substrate including a gap spacer manufactured in the form of the first embodiment and a method of manufacturing the same.

도 7은 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치용 어레이기판의 일부를 확대한 평면도이다.(갭 스페이서와 눌림 스페이서를 함께 나타낸 도면임)FIG. 7 is an enlarged plan view of a part of an array substrate for a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention. FIG. 7 shows a gap spacer and a pressed spacer together.

도시한 바와 같이, 기판(100)상에 다수의 화소(P)를 정의하고, 화소(P)의 일 측에 게이트 배선(102)과 이와 이격된 제 1 및 제 2 공통 배선(106a,106b)을 구성하고, 상기 게이트 배선 및 공통 배선(102,106a,106b)과 교차하는 데이터 배선(130)을 구성한다.As illustrated, a plurality of pixels P are defined on the substrate 100, and the first and second common wirings 106a and 106b spaced apart from the gate wiring 102 on one side of the pixel P. And a data line 130 intersecting the gate lines and the common lines 102, 106a, and 106b.

상기 제 1 및 제 2 공통 배선(106a,106b)과 데이터 배선(130)이 교차하여 화소 영역(P)을 정의 한다.The first and second common lines 106a and 106b and the data line 130 cross each other to define the pixel region P. Referring to FIG.

상기 게이트 배선(102)의 상부에는, 게이트 배선(102)의 일부를 게이트 전극(104)으로 하고, 상기 게이트 전극(104)의 상부에 액티브층(136)이 위치하고, 상기 액티브층(136)의 상부에는 이격된 소스 전극(132)과 드레인 전극(134)으로 구성된 박막트랜지스터(T)를 구성한다.A portion of the gate wiring 102 is used as the gate electrode 104 on the gate wiring 102, and an active layer 136 is positioned on the gate electrode 104. The thin film transistor T including the source electrode 132 and the drain electrode 134 spaced apart from the upper portion is configured.

상기 화소 영역(P)에는, 화소 영역(P)의 양측에 위치하고 상기 제 1 및 제 2 공통 배선(106a,106b)과 동일층 동일물질로 구성하고, 상기 두 배선(106a,106b)과 과는 화소 영역(P)의 양측에 위치하여 각각 수직하게 연결된 제 1 공통 전극(108)과, 상기 제 2 공통 배선(106b)과 연결되어 화소 영역(P)으로 수직하게 연장된 막대 형상의 투명한 제 2 공통 전극(150)을 구성한다.The pixel region P is formed on both sides of the pixel region P and is formed of the same material as the first and second common wirings 106a and 106b, and the two wirings 106a and 106b are different from each other. First and second common electrodes 108 positioned on both sides of the pixel region P and vertically connected to each other, and second transparent rod-shaped bars connected to the second common wire 106b and vertically extending to the pixel region P. The common electrode 150 is configured.

또한, 상기 제 2 투명한 공통 전극(150) 사이에 위치하고 이와는 이격되도록 하고, 상기 드레인 전극(134)과 접촉하는 인출부(146)에서 연장된 투명한 화소 전극(148)을 구성한다.In addition, the transparent pixel electrode 148 is disposed between the second transparent common electrode 150 and spaced apart from the second transparent common electrode 150 and extends from the lead portion 146 in contact with the drain electrode 134.

상기 게이트 배선(102)또는 공통 배선(106a)의 상부에 돌기(G)를 형성한다.A protrusion G is formed on the gate wiring 102 or the common wiring 106a.

이때, 상기 제 1 공통 배선(106a)과 상부의 인출부(146)는 두 구성사이에 절연막이 개재되어 있어, 보조 용량부(Cst)를 형성할 수 있다.In this case, the first common line 106a and the lead portion 146 in the upper portion have an insulating film interposed between the two components to form the storage capacitor portion Cst.

전술한 바와 같이 구성된, 횡전계 방식 어레이 기판은 한 예에 불과하며 이때 특징적인 것은, 상기 어레이기판(100)과 합착되는 상부 컬러필터 기판(미도시)에 상기 두 기판(100, 미도시)의 이격된 갭(gap)을 유지하기 위한 갭 스페이서(208a)와, 눌림을 방지하기 위한 눌림 스페이서(208b))를 구성하는 것이다.The transverse electric field array substrate configured as described above is just one example, which is characterized in that the two substrates 100 (not shown) are attached to an upper color filter substrate (not shown) bonded to the array substrate 100. The gap spacer 208a for maintaining the spaced gaps, and the press spacer 208b for preventing the pressing are constituted.

이때, 상기 갭 스페이서(208a)는 상기 돌기(G)와 대응하도록 구성하고, 돌기(G)에 대응하는 부분에 홈(미도시)이 형성된 것을 특징으로 한다.In this case, the gap spacer 208a is configured to correspond to the protrusion G, and a groove (not shown) is formed at a portion corresponding to the protrusion G.

이하, 단면도를 참조하여 전술한 구성을 상세히 설명한다.Hereinafter, the above-described configuration will be described in detail with reference to the cross-sectional view.

도 8은 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여, 이를 참조로 도시한 본 발명의 제 2 실시예에 따른 횡전계 방식 액정표시장치의 단면도이다. FIG. 8 is a cross-sectional view of a transverse electric field type liquid crystal display device according to a second exemplary embodiment of the present invention, which is cut along VV and VI-VI of FIG.

도시한 바와 같이, 본 발명에 따른 횡전계 방식 액정표시장치는 앞서 언급한 어레이 기판(B2)과, 컬러필터(204a,204b,204c)와 블랙매트릭스(202)와 갭 스페이서(208a)와 눌림 스페이서(208b)를 포함하는 컬러필터 기판(B1)을 액정층(미도시)을 사이에 두고 합착하여 구성한다. As shown, the transverse electric field type liquid crystal display device according to the present invention includes the array substrate B2, the color filters 204a, 204b, 204c, the black matrix 202, the gap spacer 208a, and the pressed spacer. The color filter substrate B1 including 208b is bonded together with a liquid crystal layer (not shown) interposed therebetween.

이때, 상기 어레이기판(B2)은 화소영역(P)마다 이를 구동하기 위한 스위칭 소자(T)를 근접하여 구성하고, 상기 화소 영역(P)에는 화소 전극(도 7의 148)과 공통 전극(도 7의 150)을 이격하여 구성한 형태이다.In this case, the array substrate B2 includes a switching element T for driving the pixel region P in close proximity, and the pixel electrode P and the common electrode 148 of FIG. 7 is 150) spaced apart.

상기 화소 영역(P)의 일 측과 타 측에는 상기 스위칭 소자(T)에 신호를 전달하는 게이트 배선(102)과 데이터 배선(130)을 구성한다.On one side and the other side of the pixel region P, a gate line 102 and a data line 130 for transmitting a signal to the switching element T are configured.

이때, 상기 게이트 배선(102)의 상부에는 상기 박막트랜지스터(T)와 배선을 형성하는 공정과 동일한 공정에서 돌기(G)를 구성하며, 상기 돌기(G)에 대응하여 갭 스페이서(208a)가 위치하고, 상기 화소 영역(P)의 일 측 개구영역으로 사용하지 않는 부분에 대응하여 눌림 스페이서(208b)가 위치하도록 한다.In this case, the protrusion G is formed on the gate wiring 102 in the same process as the process of forming the wiring with the thin film transistor T, and the gap spacer 208a is positioned corresponding to the protrusion G. In addition, the pressing spacer 208b is positioned to correspond to a portion of the pixel area P which is not used as an opening area.

상기 돌기(G)와 맞닿는 상기 갭 스페이서(208b)의 맞닿는 면에는 홈(H)을 구성하는 것을 특징으로 하며, 상기 홈(H)은 상기 돌기(G)의 직경과 동일한 폭을 갖도록 구성하여, 상기 돌기가 홈(H)에 고정되도록 구성하는 것을 특징으로 한다.The contact surface of the gap spacer 208b in contact with the projection G is characterized in that the groove (H) is configured, the groove (H) is configured to have the same width as the diameter of the projection (G), The protrusion is characterized in that configured to be fixed to the groove (H).

따라서, 상기 돌기(G)의 고정 상태를 더욱 견고하게 하기 위해 바람직하게는, 상기 홈(H)의 내부 형태가 상기 돌기(G)의 일부 상부의 외형과 동일하여, 상기 돌기(G)의 상부 외형이 상기 홈(H)에 정확히 맞추어 지도록 구성하는 것이 좋다.Therefore, in order to further secure the fixed state of the protrusion G, the inner shape of the groove H is preferably the same as the outer shape of a part of the upper portion of the protrusion G, so that the upper portion of the protrusion G is It is good to configure so that an external shape exactly fits into the said groove | channel H.

이때, 상기 돌기(G)는 상기 눌림 스페이서(208b)가 상기 어레이 기판(B2)과 이격공간을 확보하도록 하는 기능을 하게 되는데, 상기 돌기(G)가 상기 갭 스페이서(208a)의 내부로 인입되는 형상이기 때문에 상기 눌림 스페이서(208b)와 어레이 기판(B2)과의 이격공간이 원래의 설계와 맞지 하게 축소되는 경향을 보이게 된다.In this case, the protrusion G serves to secure the spaced space between the pressed spacer 208b and the array substrate B2. The protrusion G is drawn into the gap spacer 208a. Because of the shape, the space between the pressing spacer 208b and the array substrate B2 tends to be reduced to match the original design.

따라서, 이를 해결하기 위해 앞서 언급한 바와 같이 홈(H)을 형성하기 위해 하프톤 노광기술(half tone 노광기술)을 이용하여, 상기 눌림 스페이서(208b)의 높이를 상기 갭 스페이서(208a)의 높이보다 작게 구성함으로써, 두 기판(B1,B2)을 합착하였을 경우, 상기 눌림 스페이서(208a)와 상기 어레이 기판(B1) 간의 이격공간을 확보할 수 있다.Therefore, in order to solve this problem, as described above, the height of the pressing spacer 208b is set to the height of the gap spacer 208a by using a half tone exposure technique to form the groove H. In this case, when the two substrates B1 and B2 are bonded to each other, a space between the pressed spacers 208a and the array substrate B1 can be secured.

전술한 예 외에도 이하, 제 3 실시예를 참조하여 상기 눌림 스페이서와 상기 어레이 기판간의 이격공간을 확보하기 위한 구성 및 방법을 설명한다.In addition to the above-described example, a configuration and method for securing a separation space between the pressing spacer and the array substrate will now be described with reference to the third embodiment.

-- 제 3 실시예 --Third Embodiment

본 발명의 제 3 실시예는 상기 눌림 스페이서와 어레이기판 간의 이격 공간 확보를 위해 컬러필터의 단차를 이용하거나, 갭 스페이서에 대응하는 어레이기판의 절연막에 홈을 형성하는 것을 특징으로 한다.A third embodiment of the present invention is characterized in that a groove is formed in an insulating film of an array substrate corresponding to a gap spacer or using a step of a color filter to secure a space between the pressed spacer and the array substrate.

도 9는 본 발명의 제 3 실시예의 제 1 예에 따른 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이다.9 is a schematic cross-sectional view of a configuration of a transverse electric field type liquid crystal display device according to a first example of a third embodiment of the present invention.

도시한 바와 같이, 컬러필터 기판(B1)과 어레이 기판(B2)이 액정층(미도시)을 사이에 두고 합착하여 구성하는 구조에 있어, 상기 컬러필터 기판(B1)은 적색 청색 녹색의 안료를 감광성을 가지는 고분자 수지에 혼합하여 이를 도포하고 패턴 하는 형태로 적,녹,청 컬러필터(204a,204b,204c)를 제작하게 된다.As shown in the drawing, the color filter substrate B1 and the array substrate B2 are bonded to each other with a liquid crystal layer (not shown) interposed therebetween. The red, green, and blue color filters 204a, 204b, and 204c are manufactured in a form in which a polymer resin having photosensitivity is mixed and coated and patterned.

이때, 상기 각 안료마다 투과특성이 동일하지 않기 때문에, 상기 삼색의 휘도를 균일하게 하기 위해, 도시한 바와 같이 두께를 달리함으로서 빛의 투과도를 조절하는 것을 하나의 방법으로 사용하고 있다.At this time, since the transmission characteristics are not the same for each of the pigments, in order to make the luminance of the three colors uniform, one method is to control the light transmittance by varying the thickness as shown.

따라서, 도시한 바와 같이, 일반적으로 낮은 높이로 패턴되는 청색 컬러필터(204c)에 대응하는 부분에 눌림 스페이서(208b)를 구성하게 되면, 상기 갭 스페이서(208a)는 상기 홈(H) 부분에 돌기(G)가 맞닿아 견고하게 고정되는 반면, 상기 눌림 스페이서(208b)는 상기 어레이 기판(B2)과의 이격영역을 확보할 수 있다.Thus, as shown in the figure, when the pressing spacer 208b is formed at a portion corresponding to the blue color filter 204c patterned at a low height, the gap spacer 208a is protruded in the groove H portion. While (G) abuts and is firmly fixed, the pressing spacer 208b may secure a spaced area from the array substrate B2.

전술한 바와 같이, 상기 컬러필터(204c)의 단차를 이용한 예외에, 어레이 기판의 단차를 이용할 수 있다.As described above, the step of the array substrate can be used as an exception of using the step of the color filter 204c.

도 10은 본 발명의 제 3 실시예의 제 2 예에 따른 횡전계 방식 액정표시장치의 구성을 개략적으로 도시한 단면도이다.10 is a cross-sectional view schematically showing the configuration of a transverse electric field type liquid crystal display device according to a second example of the third embodiment of the present invention.

도시한 바와 같이, 컬러필터 기판(B1)과 어레이 기판(B2)이 액정층(미도시)을 사이에 두고 합착하여 구성하는 구조에 있어, 어레이 기판(B2)을 제작할 때는 최상부의 보호막(PAS)으로 무기 절연막과 유기 절연막을 사용할 수 있다.As shown in the figure, in the structure in which the color filter substrate B1 and the array substrate B2 are bonded to each other with a liquid crystal layer (not shown) interposed therebetween, the top protective film PAS is formed when the array substrate B2 is fabricated. As the inorganic insulating film and the organic insulating film can be used.

상기 무기 절연막은 질화 실리콘(SiNX)과 산화 실리콘(SiO2)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 형성할 수 있고, 상기 유기 절연막은 벤조사이클로 부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 무기절연물질 그룹 중 선택된 하나를 도포하여 형성할 수 있다.The inorganic insulating layer may be formed by depositing one selected from the group of inorganic insulating materials including silicon nitride (SiN X ) and silicon oxide (SiO 2 ), and the organic insulating layer may be formed of benzocyclobutene (BCB) and acryl. It may be formed by applying one selected from the group of inorganic insulating materials including a resin.

이때, 보통은 무기 절연막에 비해 유기 절연막이 두텁게 형성되며 이와 같은 경우, 유기 절연막을 표면으로부터 일부 식각하여 식각홈(EH)을 형성할 수 있다.In this case, an organic insulating layer is generally formed thicker than an inorganic insulating layer, and in this case, the organic insulating layer may be partially etched from the surface to form an etching groove EH.

만일, 상기 보호막(PAS)이 무기 절연막이 라면 하부의 게이트 절연막(110) 까지 식각하여 상기 식각홈(EH)을 확보하는 방법을 사용하면 된다.If the passivation layer PAS is an inorganic insulating layer, a method of securing the etch groove EH by etching to the lower gate insulating layer 110 may be used.

따라서, 상기 갭 스페이서(208a)는 상기 홈(H) 부분에 돌기(G)가 맞닿아 견고하게 고정되는 반면, 상기 눌림 스페이서(208b)는 상기 식각홈(EH)에 의해 어레이 기판(B2)과의 사이에 이격영역을 확보할 수 있게 된다.Accordingly, the gap spacer 208a is firmly fixed to the protrusion G by contacting the groove H portion, while the pressing spacer 208b is connected to the array substrate B2 by the etching groove EH. It is possible to secure a spaced area between.

이하, 공정도면을 참조하여, 횡전계 방식 액정표시장치용 어레이 기판의 제조공정을 설명한다.Hereinafter, the manufacturing process of the array substrate for a transverse electric field type liquid crystal display device is demonstrated with reference to a process drawing.

이하, 도 11a 내지 도 11h는 도 7의 도 7의 Ⅴ-Ⅴ,Ⅵ-Ⅵ를 따라 절단한 공정 단면도이고, 도 12a 내지 도 12h는 도 7의 Ⅶ-Ⅶ을 따라 절단한 공정 단면도이다.11A to 11H are cross-sectional views taken along the lines VV and VI-VI of FIG. 7, and FIGS. 12A to 12H are cross-sectional views taken along the line VIII-V of FIG. 7.

도 11a와 도 12a는 제 1 마스크 공정을 나타낸 공정 단면도이다.11A and 12A are cross-sectional views illustrating a first mask process.

도시한 바와 같이, 기판(100)에 화소 영역(P)과 스위칭 영역(S)을 정의하고, 상기 화소 영역(P)과 스위칭 영역(S)이 정의된 기판(100)상에 도전성 금속을 증착하고 제 1 마스크공정으로 패턴하여, 일 방향으로 연장되고 서로 평행하게 이격된 다수의 게이트 배선(102)과 게이트 배선(102)일부 또는 이에 돌출된 형상의 게이트 전극(104)을 형성한다. 동시에, 상기 게이트 배선(102)과 평행하게 이격된 공통 배선(106a,도 7의 106b)과 공통 전극(108)을 형성한다.As illustrated, a pixel region P and a switching region S are defined in the substrate 100, and a conductive metal is deposited on the substrate 100 in which the pixel region P and the switching region S are defined. The first mask process may be patterned to form a plurality of gate lines 102 extending in one direction and spaced apart from each other in parallel with each other, and a portion of the gate lines 102 or a gate electrode 104 protruding therefrom. At the same time, the common wiring 106a (106b in FIG. 7) and the common electrode 108 spaced apart in parallel with the gate wiring 102 are formed.

상기 도전성 금속으로 알루미늄(Al), 알루미늄합금(AlNd), 크롬(Cr), 텅스 텐(W), 몰리브덴(Mo),티타늄(Ti) 등을 들 수 있다.Examples of the conductive metal include aluminum (Al), aluminum alloy (AlNd), chromium (Cr), tungsten (W), molybdenum (Mo), titanium (Ti), and the like.

상기 공통 배선(106a,도 7의 106b)과 공통 전극(108)은 다양하게 패턴 될 수 있으며, 본 발명에서는 상기 화소 영역(P)의 상,하부에 제 1 및 제 2 공통 배선(106a,도 7의 106b)을 형성하였고, 상기 제 1 및 제 2 공통배선(106a, 도 7의 106b)을 수직하게 연결하며, 상기 화소 영역(P)의 양측에 위치한 제 1 공통전극(108)을 형성 하였다.The common wiring 106a (106b of FIG. 7) and the common electrode 108 may be variously patterned. In the present invention, the first and second common wiring 106a may be formed on the upper and lower portions of the pixel region P. 106b of 7 is formed, and the first and second common wires 106a and 106b of FIG. 7 are vertically connected, and the first common electrode 108 is formed on both sides of the pixel region P. FIG. .

상기 제 1 공통 배선(106a)은 보조 용량부(Cst)를 형성하기 위한 구성이고, 상기 제 2 공통 배선(도 7의 106b)은 이후 공정에서 형성하는 투명한 공통 전극(도 7의 150)과 접촉하여 공통신호를 전달하기 위한 구성이다.The first common wiring 106a is configured to form the storage capacitor Cst, and the second common wiring 106b of FIG. 7 is in contact with the transparent common electrode 150 of FIG. It is a configuration for transmitting a common signal.

이하, 도 11b 내지 도 11f와 도 12b 내지 도 12f는 제 2 마스크 공정을 나타낸 공정 단면도이다. 11B to 11F and 12B to 12F are cross-sectional views illustrating a second mask process.

도 11b와 도 12b에 도시한 바와 같이, 상기 게이트 배선(102)과 공통 배선(106a, 도 7의 106b)과 제 1 공통전극(108)이 형성된 기판(100)의 전면에, 게이트 절연막(110)과 순수 비정질 실리콘층(112)과 불순물 비정질 실리콘층(114)과 도전성 금속층(116)을 적층하고, 상기 도전성 금속층(116)의 상부에 포토레지스트(photo-resist)를 도포하여 감광층(118)을 형성한다.11B and 12B, the gate insulating film 110 is formed on the entire surface of the substrate 100 on which the gate wiring 102, the common wiring 106a and 106b of FIG. 7, and the first common electrode 108 are formed. ), A pure amorphous silicon layer 112, an impurity amorphous silicon layer 114, and a conductive metal layer 116 are laminated, and a photoresist is applied on the conductive metal layer 116 to form a photosensitive layer 118. ).

상기 게이트 절연막(110)은 산화 실리콘(SiO2), 질화 실리콘(SiNX)등의 무기 절연물질그룹 중 선택된 하나 또는 하나 이상을 증착하여 형성할 수 있고, 상기 도전성 금속층은 앞서 언급한 도전성 금속 그룹 중 선택하여 형성할 수 있고, 상기 비정질 실리콘층(112)과 불순물 비정질 실리콘층(114)은 각각 순수 비정질 실리콘(a-Si:H)과 불순물 비정질 실리콘(n+ a-Si:H)을 증착하여 형성할 수 있다.The gate insulating layer 110 may be formed by depositing one or more selected from inorganic insulating material groups, such as silicon oxide (SiO 2 ) and silicon nitride (SiN X ), and the conductive metal layer may be formed by the aforementioned conductive metal group. The amorphous silicon layer 112 and the impurity amorphous silicon layer 114 may be formed by depositing pure amorphous silicon (a-Si: H) and impurity amorphous silicon (n + a-Si: H), respectively. Can be formed.

다음으로, 상기 감광층(118)의 이격된 상부에 투과부(B1)와 차단부(B2)와 반투과부(B3)로 구성된 마스크(M)를 위치시킨다.Next, a mask M including the transmissive part B1, the blocking part B2, and the transflective part B3 is positioned on the spaced upper portion of the photosensitive layer 118.

상기 마스크(M)의 반투과부(B3)에 해당하는 마스크(M)영역은 반투명막 이거나, 슬릿패턴(slit pattern)을 형성함으로써 구성할 수 있다.The mask M region corresponding to the transflective portion B3 of the mask M may be a translucent film or may be formed by forming a slit pattern.

이때, 상기 스위칭 영역(S)에 대응하는 부분은 반투과부(B3)와 이를 중심으로 양측에 차단부(B1)가 위치하도록 하고, 상기 각 화소 영역(P)의 일 측 마다에 일정폭을 갖는 차단부(B1)가 위치하도록 하고, 상기 게이트 배선(102)또는 공통 배선(106a)에 랜덤하게 정의한 돌기 영역(D)에 대응하여 차단부(B1)가 위치하도록 한다.In this case, the portion corresponding to the switching region S has the transflective portion B3 and the cutoff portions B1 positioned on both sides thereof, and has a predetermined width on one side of each pixel region P. The blocking unit B1 is positioned, and the blocking unit B1 is positioned corresponding to the protrusion region D randomly defined in the gate wiring 102 or the common wiring 106a.

다음으로, 상기 마스크(M)의 상부로 빛을 조사하여 하부의 감광층(118)을 노광하는 공정을 진행한다.Next, the process of exposing the lower photosensitive layer 118 by irradiating light to the upper portion of the mask (M).

도 11c와 도 12c에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 단차진 형상의 제 1 감광패턴(120a)과, 상기 제 1 감광패턴(120a)에서 화소 영역(P)으로 연장된 제 2 감광패턴(120b)과, 상기 돌기 영역(D)에 대응하여 형성된 제 3 감광패턴(120c)이 형성된다.11C and 12C, the first photosensitive pattern 120a having a stepped shape corresponding to the switching region S, and the first photosensitive pattern 120a extending from the first photosensitive pattern 120a to the pixel region P, respectively. The second photosensitive pattern 120b and the third photosensitive pattern 120c formed corresponding to the protrusion region D are formed.

상기 제 1 내지 제 3 감광패턴(120a,120b,120c)의 주변으로 도전성 금속층(116)이 노출된 상태가 된다.The conductive metal layer 116 is exposed to the periphery of the first to third photosensitive patterns 120a, 120b, and 120c.

상기 제 1 내지 제 3 감광패턴(120a,120b,120c)의 주변으로 노출된 도전성 금속층(116)과 그 하부의 불순물 비정질 실리콘층(114)과 순수 비정질 실리콘층(112)을 제거하는 식각공정을 진행한다.  An etching process of removing the conductive metal layer 116 exposed to the periphery of the first to third photosensitive patterns 120a, 120b, and 120c, the impurity amorphous silicon layer 114, and the pure amorphous silicon layer 112 below Proceed.

상기 식각공정이 완료되면, 도 11d와 도 12d에 도시한 바와 같이, 상기 제 1 내지 제 3 감광패턴(120a,120b,120c)의 주변으로 게이트 절연막(110)이 노출된 상태가 된다.When the etching process is completed, as shown in FIGS. 11D and 12D, the gate insulating layer 110 is exposed to the periphery of the first to third photosensitive patterns 120a, 120b, and 120c.

전술한 식각공정을 통해, 상기 제 1 감광패턴(120a)의 하부에는 제 1 금속패턴(124)과 그 하부에 패턴된 불순물 비정질 실리콘층과 순수 비정질 실리콘층이 적층된 제 1 반도체 패턴(122a)이 형성되고, 상기 제 2 감광패턴(120b)의 하부에는 상기 제 1 금속패턴(124)에서 화소 영역(P)의 일 측으로 연장된 데이터 배선(130)과 그 하부의 제 2 반도체 패턴(122b)이 형성된다.Through the above-described etching process, the first semiconductor pattern 122a in which the first metal pattern 124 and the impurity amorphous silicon layer and the pure amorphous silicon layer patterned thereunder are stacked below the first photosensitive pattern 120a. A data line 130 extending from the first metal pattern 124 to one side of the pixel region P and a lower second semiconductor pattern 122b below the second photosensitive pattern 120b. Is formed.

동시에, 상기 제 3 감광패턴(120c)의 하부인 돌기 영역(D)에 제 3 반도체 패턴(122c)과 제 2 금속패턴(126)이 적층된 돌기(G)가 형성된다.At the same time, a protrusion G in which the third semiconductor pattern 122c and the second metal pattern 126 are stacked is formed in the protrusion region D below the third photosensitive pattern 120c.

다음으로, 상기 제 1 내지 제 3 감광패턴(120a,120b,120c)을 표면으로부터 일부만 식각하는 애싱공정을 진행한다. 이와 같은 애싱공정은 상기 단차진 제 1 감광패턴(102a)중, 상기 게이트 전극(104)에 대응하여 높이가 낮은 부분을 제거하여 하부의 제 1 금속패턴(124)의 일부를 노출하기 위한 것이다.Next, an ashing process of etching a portion of the first to third photosensitive patterns 120a, 120b, and 120c from the surface is performed. The ashing process is to expose a portion of the lower first metal pattern 124 by removing a portion having a low height corresponding to the gate electrode 104 of the stepped first photosensitive pattern 102a.

도 11e와 도 12e에 도시한 바와 같이, 상기 애싱공정을 진행하면, 상기 게이트 전극(104)에 대응하는 부분의 제 1 감광패턴(120a)이 완전히 제거되어 하부의 제 1 금속패턴(124)의 중심영역이 노출된다.As shown in FIGS. 11E and 12E, when the ashing process is performed, the first photosensitive pattern 120a of the portion corresponding to the gate electrode 104 is completely removed to remove the first metal pattern 124 from the lower portion. The central area is exposed.

또한, 도면으로 자세히 표현되지는 않았지만 상기 감광패턴(120a,120b,120c) 은 큐어링(curing)공정 중 중심으로부터 주변으로 경사진 상태가 되기 때문에, 상기 제 1 감광패턴(12a)의 다른 영역 및 제 2 내지 제 3 감광패턴(120a,120b,120c)이 상기 애싱공정을 통해 표면으로 일정 두께만큼 제거되는 동시에 두께가 낮은 주변부에 대응하는 부분의 제 1 및 제 2 금속패턴 (124,126)과 데이터 배선(130)이 노출된다.In addition, although not shown in detail in the drawing, since the photosensitive patterns 120a, 120b, and 120c are inclined from the center to the periphery during the curing process, the other regions of the first photosensitive pattern 12a and The second to third photosensitive patterns 120a, 120b, and 120c are removed to the surface by the ashing process, and the first and second metal patterns 124 and 126 and the data lines of the portions corresponding to the peripheral parts having a low thickness are removed. 130 is exposed.

상기 노출된 제 1 금속패턴(124)을 제거하는 공정을 진행하고, 그 하부의 제 1 반도체 패턴(122a)중 불순물 비정질 실리콘층(114)을 제거하여 하부의 순수 비정질 실리콘층(112)을 노출하는 공정을 진행한다. A process of removing the exposed first metal pattern 124 is performed, and the lower pure amorphous silicon layer 112 is exposed by removing the impurity amorphous silicon layer 114 in the lower first semiconductor pattern 122a. Proceed with the process.

이와 같이 하면 도 11f와 도 12f에 도시한 바와 같이, 상기 스위칭 영역(S)에 대응하여 이격된 소스 전극(132)과 드레인 전극(134)을 형성할 수 있고, 상기 두 전극(132,134)의 하부에 패턴된 불순물 비정질 실리콘층(114)은 저항성 접촉기능을 하는 오믹 콘택층(138)이 형성되고, 그 하부의 순수 비정질 실리콘층(112)은 상기 두 전극(132,134) 사이에 채널(channel)의 역할을 하는 액티브층(136)으로 형성될 수 있다.In this case, as illustrated in FIGS. 11F and 12F, the source electrode 132 and the drain electrode 134 may be formed to correspond to the switching region S, and the lower portions of the two electrodes 132 and 134 may be formed. An ohmic contact layer 138 having an ohmic contact function is formed on the impurity amorphous silicon layer 114 patterned at the bottom thereof, and the pure amorphous silicon layer 112 below is formed between the two electrodes 132 and 134. It may be formed of an active layer 136 serving as a role.

다음으로, 상기 제 1 내지 제 3 감광패턴(120a,120b,120c)을 제거하는 공정을 진행한다.Next, a process of removing the first to third photosensitive patterns 120a, 120b, and 120c is performed.

도 11g와 도 12g는 제 3 마스크 공정을 나타낸 공정단면도로서, 도시한 바와 같이, 상기 소스 및 드레인 전극(132,134)과 데이터 배선(130)과 돌기(G)가 형성된 기판(100)의 전면에 질화 실리콘(SiNx)과 산화 실리콘(SiO2)을 포함하는 무기절연물 질 그룹 중 선택된 하나를 증착하여 보호막(140)을 형성하고 패턴하여, 상기 드레인 전극(134)의 일부를 노출하는 드레인 콘택홀(142)과 상기 제 2 공통 배선(도 7의 106b)의 일부를 노출하는 공통 배선 콘택홀(미도시)을 형성한다.11G and 12G are cross-sectional views illustrating a third mask process, and as illustrated, nitride is formed on the entire surface of the substrate 100 on which the source and drain electrodes 132 and 134, the data wiring 130, and the protrusion G are formed. A drain contact hole 142 exposing a portion of the drain electrode 134 by forming and patterning a protective layer 140 by depositing one selected from an inorganic insulating group including silicon (SiNx) and silicon oxide (SiO 2 ). ) And a common wiring contact hole (not shown) exposing a portion of the second common wiring 106b in FIG. 7.

이때, 앞서 설명한 도 10에서 처럼, 상기 게이트 배선(도 10의 102)과 근접한 화소 영역(P)의 일 측에 대응하여 식각홈(도 10의 EH)을 형성할 수 있다.In this case, as shown in FIG. 10, an etching groove (EH of FIG. 10) may be formed corresponding to one side of the pixel region P adjacent to the gate wiring 102 (FIG. 10).

이와 같이 상기 식각홈(도 10의 EH)을 형성하게 되면, 눌림 스페이서(EG 10의 208b)와 어레이 기판(도 10의 B2)간의 이격공간을 확보할 수 있는 장점이 있다.As such, when the etching groove (EH of FIG. 10) is formed, a separation space between the pressing spacer (208b of EG 10) and the array substrate (B2 of FIG. 10) may be secured.

도 11h와 도 12h는 제 4 마스크 공정을 나타낸 공정 단면도로서, 도시한 바와 같이, 상기 보호막(140)이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 드레인 전극(134)과 접촉하면서 상기 제 1 공통 배선(106a)과 평면적으로 겹쳐지는 형상으로 연장된 인출배선(146)과 상기 인출배선(146)에서 화소 영역으로 연장된 막대 형상의 화소 전극(148)을 형성한다.11H and 12H are cross-sectional views illustrating a fourth mask process. As shown in FIG. 11H and FIG. 12H, indium tin oxide (ITO) and indium zinc oxide (ITO) may be formed on the entire surface of the substrate 100 on which the passivation layer 140 is formed. A lead wire 146 which is formed by depositing and patterning a selected one of a group of transparent conductive metals including an IZO and extending in a shape overlapping the first common line 106a while being in contact with the drain electrode 134; A bar-shaped pixel electrode 148 extending from the lead-out wiring 146 to the pixel area is formed.

동시에, 상기 공통배선 콘택홀(미도시)을 통해 제 2 공통배선(도 7의 106b)과 접촉하면서 화소 영역(P)으로 연장된 막대형상의 제 2 공통 전극(150)을 형성한다.At the same time, a second common electrode 150 having a bar shape extending to the pixel area P is formed while contacting the second common wiring 106b of FIG. 7 through the common wiring contact hole (not shown).

이때, 상기 제 2 공통 전극(150)중 앞서 제 1 마스크 공정에서 형성한 제 1 공통 전극(108)과 근접한 구성은 상기 제 1 공통 전극(108)과 일부 겹쳐지도록 구성한다.In this case, a configuration close to the first common electrode 108 formed in the first mask process among the second common electrodes 150 may be partially overlapped with the first common electrode 108.

이와 같은 경우, 화소 영역(P)의 양측에서 상기 제 1 및 제 2 공통 전 극(108,150)에 의해, 상기 데이터 배선(130)에 흐르는 신호가 화소에 미치는 영향을 차단할 수 있다.In this case, the first and second common electrodes 108 and 150 at both sides of the pixel region P may block the influence of the signal flowing through the data line 130 on the pixel.

이상과 같이, 전술한 4마스크 공정을 통해, 본 발명에 따른 횡전계 방식 액정표시장치용 어레이기판을 제작할 수 있다.As described above, the array substrate for the transverse electric field type liquid crystal display device according to the present invention can be manufactured through the four mask process described above.

이하, 전술한 바와 같이 제작된 어레이기판과 합착되는 컬러필터 기판의 제조공정을 설명한다.Hereinafter, the manufacturing process of the color filter substrate bonded to the array substrate fabricated as described above will be described.

도 13a 내지 도 13c는 본 발명에 따른 듀얼 스페이서를 포함하는 컬러필터 기판의 제조공정을 공정순서에 따라 도시한 공정 단면도이다.13A to 13C are cross-sectional views illustrating a manufacturing process of a color filter substrate including a dual spacer according to the present invention in a process sequence.

도 13a에 도시한 바와 같이, 다수의 화소 영역이 정의된 기판(200)상에 크롬(Cr)또는 산화 크롬(CrO2)을 순차 증착하고 패턴하여, 상기 화소 영역(P)의 둘레에 블랙매트릭스(black matrix, 202)를 형성한다.As shown in FIG. 13A, chromium (Cr) or chromium oxide (CrO 2 ) is sequentially deposited and patterned on a substrate 200 in which a plurality of pixel regions are defined, and a black matrix is formed around the pixel region P. (black matrix, 202).

다음으로, 상기 화소 영역(P)에 대응하여 적색, 녹색, 청색 컬러필터(204a,204b,미도시)를 형성한다.Next, red, green, and blue color filters 204a, 204b (not shown) are formed corresponding to the pixel area P. FIG.

상기 컬러필터(204a,204b,미도시)는 보통 적색,녹색,청색의 감광성 컬러수지를 도포하고, 이를 화소영역(P)별로 패턴하여 적,녹,청색의 컬러필터가(204a,204b,미도시) 순차 대응되도록 형성한다.The color filters 204a, 204b (not shown) are usually coated with photosensitive color resins of red, green, and blue, and patterned for each pixel area P to form red, green, and blue color filters (204a, 204b, not shown). When formed so as to correspond sequentially.

도 13b에 도시한 바와 같이, 상기 컬러필터(204a,204b)가 형성된 기판(200)의 전면에 감광특성을 가지는 수지를 두텁게 도포하여 스페이서 선행층(PL)을 형성한다.As shown in FIG. 13B, a spacer having a photosensitive characteristic is thickly coated on the entire surface of the substrate 200 on which the color filters 204a and 204b are formed to form the spacer preceding layer PL.

다음으로, 상기 선행층(PL)에 갭 영역(GA)과 눌림 영역(PA)을 정의한 후, 상기 눌림 영역(PA)은 전체가 반투과부(B3)에 대응하도록 하고, 상기 갭 영역(GA)은 양측에 차단부(B2)와, 차단부(B2)의 안쪽으로 반투과부(B3)가 위치하도록 한다.Next, after defining the gap area GA and the pressed area PA in the preceding layer PL, the pressed area PA is made to correspond to the semi-transmissive part B3, and the gap area GA is defined. The blocking portion (B2) and the transflective portion (B3) to the inside of the blocking portion (B2) is located on both sides.

이때, 상기 갭 영역(GA)의 반투과부(B3)는 평면적으로 보았을 경우, 중심에서 폭이 가장 넓고 상.하로 갈수로 좁게 구성되도록 한다.At this time, when the transflective portion B3 of the gap region GA is viewed in a plan view, the transflective portion B3 is configured to have a widest width at the center and a narrower vertically.

다음으로, 상기 마스크(M)의 상부로부터 빛을 조사하여, 하부의 선행층(PL)을 노광하고 현상하는 공정을 진행한다.Next, the process of irradiating light from the upper part of the said mask M, exposing and developing lower preceding layer PL is performed.

이와 같이 하면, 상기 갭 영역(GA)과 눌림 영역(PA)에는 기둥형상의 갭스페이서(208a)와 눌림 스페이서(208b)가 형성된다.In this case, columnar gap spacers 208a and depression spacers 208b are formed in the gap region GA and the depression region PA.

이때, 상기 갭 스페이서(208a)의 끝단에 앞서 마스크(M)의 반투과부(B3)에 대응한 위치에 좌.우로 넓고 상.하로 갈수로 좁은 형상의 홈(H)이 형성되고, 상기 눌림 스페이서(208b)는 실제로 상기 갭 스페이서(208a)보다 낮은 높이로 형성된다.At this time, a groove H having a narrow shape is formed at a position corresponding to the semi-transmissive portion B3 of the mask M before the end of the gap spacer 208a, and is narrowed by going up and down. 208b is actually formed at a lower height than the gap spacer 208a.

이때, 상기 홈(H)내부의 단면이 일정하지 않고 중심으로 갈수록 깊게 형성되는 것은, 상기 차단부(B2)에 근접한 부분에서의 빛의 회절에 의한 것으로, 회절된 빛은 강도가 약해지는 경향을 보이기 때문에 갭 스페이서(208a)의 중심에서 바깥으로 갈수록 현상정도가 낮다.In this case, the cross section inside the groove H is not constant and is formed deeper toward the center due to the diffraction of light in a portion close to the blocking portion B2, and the diffracted light tends to be weak in intensity. Since it is visible, the degree of development is lower from the center of the gap spacer 208a to the outside.

따라서, 바람직하게는 상기 빛의 회절정도를 조절하여, 상기 홈(H)의 깊이가 일정한 것이 바람직하다.Therefore, preferably, the depth of the groove H is constant by adjusting the degree of diffraction of the light.

상기 홈(H)의 형태가 평면적으로 중심과 상.하로 갈수록 그 폭이 줄어드는 형태이기 때문에, 앞서 언급한 어레이기판(200)의 돌기가 상기 홈(H)의 중심에 고 정된 상태에서 외부로부터 외력이 발생하여도 좌.우 뿐만 아니라 상.하로 이동하지 못하게 된다.Since the groove H has a shape in which the width of the groove H decreases as it goes up and down in the plane, the external force from the outside is fixed while the protrusion of the array substrate 200 is fixed at the center of the groove H. Even if this occurs, it is not possible to move up and down as well as left and right.

따라서, 돌기(도 8의 G)와 상기 갭 스페이서(208a)간 마찰이 발생하지 않거나 최소화 될 수 있어, 마찰에 의한 배향막 뜯김이 발생하지 않게 된다.Therefore, friction between the projections (G of FIG. 8) and the gap spacer 208a may not occur or may be minimized, so that the alignment layer tearing due to friction does not occur.

또한, 상기 눌림 스페이서(208b)는 상기 갭 스페이서(208a)에 비해 낮은 높이로 형성될 수 있기 때문에, 컬러필터 기판과 어레이기판을 합착 하였을 때, 어레이 기판과의 이격공간을 확보할 수 있다.In addition, since the pressed spacer 208b may be formed at a lower height than the gap spacer 208a, when the color filter substrate and the array substrate are bonded to each other, a space between the pressed spacer 208b and the array substrate may be secured.

전술한 공정을 통해, 본 발명에 따른 컬러필터 기판을 제작할 수 있다.Through the above-described process, it is possible to manufacture a color filter substrate according to the present invention.

전술한 바와 같이, 본 발명에 따른 횡전계 방식 액정표시장치를 제작할 수 있으며, 앞서 언급한 제 1 내지 제 3 실시예에 따른 본원 발명의 특징적인 구성들은 전술한 횡전계 방식의 액정표시장치 외에도 다수 방식의 액정표시장치에 응용할 수 있다.As described above, the transverse electric field type liquid crystal display device according to the present invention can be manufactured, and the features of the present invention according to the first to third embodiments described above are numerous in addition to the transverse electric field type liquid crystal display device described above. It can be applied to a liquid crystal display device of the type.

따라서, 본 발명에서 제안한 바와 같은 홈이 형성된 기둥형상의 스페이서를 이용하면, 돌기와의 마찰이 발생하지 않기 때문에 돌기의 표면에 도포된 배향막의 뜯김이 발생하지 않아, 화질이 저하되지 않는 효과가 있다.Therefore, when the grooved columnar spacer as proposed in the present invention is used, the friction with the projections does not occur, so that the alignment film applied to the surface of the projections does not occur and the image quality is not deteriorated.

Claims (12)

기판에 선행층을 형성하는 단계와;Forming a preceding layer on the substrate; 상기 선행층의 상부에 평면적으로 중심폭이 상.하로 갈수록 좁아지는 형태의 반투과부와, 반투과부의 둘레에 차단부가 구성된 마스크를 위치시키는 단계와;Positioning a mask including a semi-transmissive portion having a central width narrowing upward and downward in a planar upper portion of the preceding layer, and a shield formed around the semi-transmissive portion; 상기 마스크의 상부로 빛을 조사하여 하부의 선행층을 노광하는 단계와;Irradiating light onto the mask to expose the lower preceding layer; 상기 노광된 선행층을 현상하여, 기둥형상으로 구성되고 기둥의 끝단 면에 평면적으로 중심폭이 상.하로 갈수록 좁아지는 형태의 홈을 형성하는 단계Developing the exposed preceding layer to form a groove having a pillar shape and having a central width narrowing upward and downward in a planar manner on an end surface of the pillar; 를 포함하는 기둥형상의 스페이서 형성방법.Columnar spacer forming method comprising a. 제 1 항에 있어According to claim 1 상기 선행층은 감광특성(빛에 의해 화학적 특성이 변하는 성질)을 가진 고분자 수지층인 기둥형상의 스페이서 형성방법.The preceding layer is a columnar spacer forming method of a polymer resin layer having photosensitivity (chemical properties change by light). 다수의 화소 영역이 정의되고 이격되어 합착된 제 1 및 제 2 기판과;First and second substrates on which a plurality of pixel regions are defined and spaced apart from each other; 상기 제 1 기판에 상기 다수의 화소 영역에 대응하여 순차 구성된 적색과 녹색과 청색의 컬러필터와;A red, green, and blue color filter sequentially formed on the first substrate corresponding to the plurality of pixel areas; 상기 컬러필터의 상부에 구성된 기둥 형상의 제 1 및 제 2 스페이서와;Columnar first and second spacers formed on the color filter; 상기 제 2 기판에 화소 영역마다 구성된 스위칭 소자와;A switching element configured for each pixel region on the second substrate; 상기 스위칭 소자와 연결된 화소 전극과, 이와 이격된 공통 전극과;A pixel electrode connected to the switching element, and a common electrode spaced apart from the pixel electrode; 상기 제 2 기판의 임의의 영역에 구성된 돌기를 포함하는 횡전계 방식 액정표시장치에 있어서,In a transverse electric field type liquid crystal display device comprising projections formed in an arbitrary region of the second substrate, 상기 제 1 스페이서는, 중심폭이 상하로 갈수록 좁아지는 형태이고 상기 돌기가 인입되는 홈을 포함하고, 상기 제 2 스페이서는 상기 제 1 스페이서 보다 낮은 높이로 구성되어 상기 제 2 기판과 이격영역이 발생되도록 형성된 것을 특징으로 하는 횡전계 방식 액정표시장치. The first spacer has a form in which the center width is narrowed up and down and includes a groove into which the protrusion is inserted, and the second spacer is configured to have a lower height than the first spacer so that a space between the second substrate and the second substrate is generated. Transverse electric field type liquid crystal display device characterized in that formed. 다수의 화소 영역이 정의되고 이격되어 합착된 제 1 및 제 2 기판과;First and second substrates on which a plurality of pixel regions are defined and spaced apart from each other; 상기 제 1 기판에 상기 다수의 화소 영역에 대응하여 순차 구성되고, 적어도 하나는 낮은 높이로 구성된 적색,녹색,청색 컬러필터와;A red, green, and blue color filter sequentially formed in the first substrate corresponding to the plurality of pixel areas, and at least one of which is formed at a low height; 상기 컬러필터의 상부에 구성된 기둥 형상의 제 1 및 제 2 스페이서와; Columnar first and second spacers formed on the color filter; 상기 제 2 기판에 화소 영역마다 구성된 스위칭 소자와;A switching element configured for each pixel region on the second substrate; 상기 스위칭 소자와 연결된 화소 전극과, 이와 이격된 공통 전극과;A pixel electrode connected to the switching element, and a common electrode spaced apart from the pixel electrode; 상기 화소 영역의 일 측과 타 측에 구성된 게이트 배선과 데이터 배선과;Gate wiring and data wiring formed on one side and the other side of the pixel region; 상기 제 2 기판의 임의의 영역에 구성된 돌기를 포함하는 횡전계 방식 액정표시장치에 있어서,In a transverse electric field type liquid crystal display device comprising projections formed in an arbitrary region of the second substrate, 상기 제 1 스페이서는 중심폭이 상.하로 갈수록 좁아지는 형태이며 상기 돌 기가 인입되는 홈을 포함하고, 상기 제 2 스페이서는 상기 제 1 스페이서와 동일한 높이로 구성하되, 상기 낮은 높이로 구성된 컬러필터의 상부에 구성되어 상기 제 2 기판과 이격영역이 발생되도록 구성되는 것을 특징으로 하는 The first spacer has a form in which the center width is narrowed up and down and includes a groove into which the protrusion is inserted, and the second spacer has the same height as the first spacer, but has a low height. It is configured to be formed on the upper substrate and spaced apart from the second substrate, characterized in that 횡전계 방식 액정표시장치.Transverse electric field liquid crystal display device. 다수의 화소 영역이 정의된 제 1 및 제 2 기판과;First and second substrates defining a plurality of pixel regions; 상기 제 1 기판에 상기 다수의 화소 영역에 대응하여 순차 구성된 적색,녹색,청색 컬러필터와;A red, green, and blue color filter sequentially formed on the first substrate corresponding to the plurality of pixel areas; 상기 컬러필터의 상부에 구성된 기둥 형상의 제 1 및 제 2 스페이서와; Columnar first and second spacers formed on the color filter; 상기 제 2 기판에 화소 영역마다 구성된 스위칭 소자와;A switching element configured for each pixel region on the second substrate; 상기 스위칭 소자와 연결된 화소 전극과, 이와 이격된 공통 전극과;A pixel electrode connected to the switching element, and a common electrode spaced apart from the pixel electrode; 상기 화소 영역의 일 측과 타 측에 구성된 게이트 배선과 데이터 배선과;Gate wiring and data wiring formed on one side and the other side of the pixel region; 상기 제 2 기판의 전면에 형성되고, 화소 영역의 임의의 위치에 구성된 식각홈을 포함하는 보호막과;A passivation layer formed on an entire surface of the second substrate and including an etching groove formed at an arbitrary position of the pixel region; 상기 제 2 기판의 임의의 위치에 구성된 돌기를 포함하는 횡전계 방식 액정표시장치에 있어서,In a transverse electric field type liquid crystal display device comprising a projection formed at an arbitrary position of the second substrate, 상기 제 1 스페이서는 상기 돌기가 인입되도록 끝단 면에 중심폭이 상.하로 갈수록 좁아지는 형태의 홈을 포함하고, 상기 제 2 스페이서는 상기 제 1 스페이서와 동일한 높이로 구성하되, 상기 식각홈에 대응하는 위치에 구성되어 상기 제 2 기판과 이격영역이 발생하도록 구성되는 것을 특징으로 하는 횡전계 방식 액정표시장치.The first spacer may include a groove having a center width narrowing toward the end surface so that the protrusion is drawn in, and the second spacer has the same height as the first spacer, but corresponds to the etching groove. And configured to generate a spaced apart region from the second substrate. 제 3 항 내지 제 5 항 중 선택된 어느 한 항에 있어,The method according to any one of claims 3 to 5, 상기 스위칭 소자는 게이트 전극과, 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극과 드레인 전극으로 구성된 횡전계 방식 액정표시장치.And the switching element comprises a gate electrode, a gate insulating film, an active layer, an ohmic contact layer, a source electrode and a drain electrode. 제 6 항에 있어서,The method of claim 6, 상기 돌기는 게이트 전극과, 게이트 절연막과, 액티브층과, 오믹 콘택층과, 소스 전극과 드레인 전극과 동일층 동일물질로 구성되는 것을 특징으로 하는 횡전계 방식 액정표시장치.And wherein the projection is made of the same material as the gate electrode, the gate insulating film, the active layer, the ohmic contact layer, the source electrode and the drain electrode. 기판을 준비하는 단계와;Preparing a substrate; 상기 기판에 다수의 화소 영역을 정의하는 단계와;Defining a plurality of pixel regions on the substrate; 상기 화소 영역에 적색, 녹색, 청색 컬러필터를 순차 형성하는 단계와;Sequentially forming red, green, and blue color filters in the pixel region; 상기 적,녹,청 컬러필터가 형성된 기판의 전면에 스페이서 선행층을 형성하는 단계와;Forming a spacer preceding layer on a front surface of the substrate on which the red, green, and blue color filters are formed; 상기 선행층에 상기 삼색의 컬러필터 중 적어도 두 개의 컬러필터에 대응하는 임의의 영역에 각각 제 1 영역과 제 2 영역을 정의하는 단계와;Defining a first region and a second region in an arbitrary region corresponding to at least two of the three color filters in the preceding layer, respectively; 상기 제 1 영역에 대응하여 반투과부가 위치하고, 상기 제 2 영역에 대응하여 반투과부와 차단부가 위치하고, 그 외의 영역에는 투과부가 위치하도록 구성한 마스크를, 상기 스페이서 선행층과 이격된 상부에 정렬하는 단계와;Arranging a mask configured to have a transflective portion corresponding to the first region, a transflective portion and a blocking portion corresponding to the second region, and a transmissive portion located at the other region, the upper part spaced apart from the spacer preceding layer Wow; 상기 마스크의 상부로 빛을 조사하여, 하부의 감광층을 노광하고 현상하여 상기 제 1 영역에 기둥형상으로 구성되고 끝단에 홈이 형성된 제 1 스페이서와, 상기 제 2 영역에 기둥형상으로 구성되고 상기 선행층 보다 낮은 높이로 패턴된 제 2 스페이서를 형성하는 단계Irradiating light to an upper portion of the mask to expose and develop a lower photosensitive layer, the first spacer having a columnar shape in the first area and a groove formed at an end thereof, and a columnar shape in the second area. Forming a second spacer patterned to a lower height than the preceding layer 를 포함하는 컬러필터 기판 제조방법.Color filter substrate manufacturing method comprising a. 제 8 항에 있어서,The method of claim 8, 상기 홈은 평면적으로 기둥형상의 끝 단면의 안쪽에 구성되고, 중심폭이 상.하로 갈수록 좁아지는 형상으로 구성되는 것을 특징으로 하는 컬러필터 기판 제조방법.The groove is planarly formed inside the end surface of the columnar shape, the center width of the color filter substrate manufacturing method characterized in that it is configured in a shape that narrows toward the top and bottom. 복수의 화소영역이 정의된 제 1 기판과 제 2 기판을 준비하는 단계와;Preparing a first substrate and a second substrate on which a plurality of pixel regions are defined; 상기 제 1 기판의 일면에 상기 화소 영역의 일 측에 위치하도록 게이트 배선 과, 이와 이격된 공통 배선을 형성하는 단계와;Forming gate wirings and common wirings spaced apart from one side of the pixel region on one surface of the first substrate; 상기 게이트 배선 및 공통 배선과 게이트 절연막을 사이에 두고 교차하여, 상기 화소 영역의 타 측에 위치하고, 하부에 길이 방향을 따라 양측으로 돌출된 반도체층과 그 상부의 데이터 배선을 형성하는 단계와;Forming a semiconductor layer intersecting the gate wiring, the common wiring, and a gate insulating layer interposed therebetween, the semiconductor layer being positioned on the other side of the pixel region and protruding in both sides in a length direction at a lower portion thereof and a data wiring thereon; 상기 게이트 배선과 데이터 배선의 교차지점에 박막트랜지스터를 형성하는 단계와;Forming a thin film transistor at an intersection point of the gate line and the data line; 상기 게이트 배선 또는 공통 배선의 상부에 상기 게이트 절연막을 사이에 두고 위치하고 반도체층과 금속패턴이 적층된 돌기를 형성하는 단계와;Forming a protrusion on the gate line or the common line with the gate insulating layer interposed therebetween and having a semiconductor layer and a metal pattern stacked thereon; 상기 박막트랜지스터와 접촉하면서 상기 화소 영역으로 연장된 막대 형상의 투명한 화소 전극과, 이와 평행하게 이격된 공통 전극을 형성하는 단계와;Forming a rod-shaped transparent pixel electrode in contact with the thin film transistor and extending in the pixel region, and a common electrode spaced in parallel with the thin film transistor; 상기 제 2 기판의 일면에 상기 화소 영역의 둘레에 대응하여 블랙매트릭스를 형성하는 단계와;Forming a black matrix on one surface of the second substrate corresponding to the circumference of the pixel area; 상기 화소 영역에 적색, 녹색, 청색 컬러필터를 순차 형성하는 단계와;Sequentially forming red, green, and blue color filters in the pixel region; 상기 적,녹,청 컬러필터가 형성된 기판의 전면에 스페이서 선행층을 형성하는 단계와;Forming a spacer preceding layer on a front surface of the substrate on which the red, green, and blue color filters are formed; 상기 선행층에 상기 삼색의 컬러필터 중 적어도 두 개의 컬러필터에 대응하는 임의의 영역에 각각 제 1 영역과 제 2 영역을 정의하는 단계와;Defining a first region and a second region in an arbitrary region corresponding to at least two of the three color filters in the preceding layer, respectively; 상기 제 1 영역에 대응하여 반투과부가 위치하고, 상기 제 2 영역에 대응하여 반투과와 차단부가 위치하고, 그 외의 영역에는 투과부가 위치하도록 구성한 마스크를, 상기 스페이서 선행층과 이격된 상부에 정렬하는 단계와;Arranging a mask configured to have a transflective portion corresponding to the first region, a transflective portion and a blocking portion corresponding to the second region, and a transmissive portion located at the other region, the upper part spaced apart from the spacer preceding layer Wow; 상기 제 1 영역에 기둥형상으로 구성되고 끝단에 홈이 형성된 제 1 스페이서와, 상기 제 2 영역에 기둥형상으로 구성되고 상기 선행층 보다 낮은 높이로 패턴된 제 2 스페이서를 형성하는 단계Forming a first spacer having a columnar shape in the first area and having a groove at an end thereof, and a second spacer having a columnar shape in the second area and patterned to a lower height than the preceding layer; 를 포함하는 횡전계 방식 액정표시장치 제조방법.Transverse electric field type liquid crystal display device manufacturing method comprising a. 제 10 항에 있어서,The method of claim 10, 상기 공통 배선은 상기 화소 영역의 하부와 상부에 위치한 제 1 공통 배선과 제 2 공통 배선을 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치 제조방법.And the common wiring comprises first common wiring and second common wiring disposed under and above the pixel area. 제 10 항에 있어서,The method of claim 10, 상기 화소 영역의 양측에 상기 제 1 및 제 2 공통 배선을 연결하는 공통 전극을 더욱 포함하는 것을 특징으로 하는 횡전계 방식 액정표시장치 제조방법.And a common electrode connecting the first and second common wires to both sides of the pixel region.
KR1020060118591A 2006-11-28 2006-11-28 Column spacer and a methode of fabricating of the same KR101294692B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060118591A KR101294692B1 (en) 2006-11-28 2006-11-28 Column spacer and a methode of fabricating of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060118591A KR101294692B1 (en) 2006-11-28 2006-11-28 Column spacer and a methode of fabricating of the same

Publications (2)

Publication Number Publication Date
KR20080048333A true KR20080048333A (en) 2008-06-02
KR101294692B1 KR101294692B1 (en) 2013-08-08

Family

ID=39804569

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060118591A KR101294692B1 (en) 2006-11-28 2006-11-28 Column spacer and a methode of fabricating of the same

Country Status (1)

Country Link
KR (1) KR101294692B1 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103163691A (en) * 2011-12-19 2013-06-19 株式会社日本显示器东 Liquid crystal display device
US20130335691A1 (en) * 2012-06-15 2013-12-19 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lcd panel and method for manufacturing the same
CN105093709A (en) * 2015-09-15 2015-11-25 京东方科技集团股份有限公司 Display panel and manufacture method thereof
US9523894B2 (en) 2014-01-07 2016-12-20 Samsung Display Co. Ltd. Display device and method of manufacturing the same
US9625769B2 (en) 2015-04-30 2017-04-18 Samsung Display Co., Ltd. Liquid crystal display including protruding auxiliary wires corresponding to spacer

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229040A (en) * 2001-01-29 2002-08-14 Toshiba Corp Liquid crystal display element, and method of manufacturing the liquid crystal display element
KR100710171B1 (en) * 2004-12-14 2007-04-23 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Device and Manufacturing the same
KR101085148B1 (en) * 2004-12-15 2011-11-21 엘지디스플레이 주식회사 Liquid Crystal Display Device and Method for Manufacturing the Same
KR20060110665A (en) * 2005-04-21 2006-10-25 엘지.필립스 엘시디 주식회사 Liquid crystal display device and method for manufacturing the same

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160097947A1 (en) * 2011-12-19 2016-04-07 Japan Display Inc. Liquid crystal display device
US10185184B2 (en) 2011-12-19 2019-01-22 Japan Display Inc. Liquid crystal display device
TWI504974B (en) * 2011-12-19 2015-10-21 Japan Display East Inc Liquid crystal display device
US10473986B2 (en) 2011-12-19 2019-11-12 Japan Display Inc. Liquid crystal display device
US9250479B2 (en) 2011-12-19 2016-02-02 Japan Display Inc. Liquid crystal display device
US20130155367A1 (en) * 2011-12-19 2013-06-20 Japan Display East Inc. Liquid crystal display device
CN103163691A (en) * 2011-12-19 2013-06-19 株式会社日本显示器东 Liquid crystal display device
US9746718B2 (en) 2011-12-19 2017-08-29 Japan Display Inc. Liquid crystal display device
US20130335691A1 (en) * 2012-06-15 2013-12-19 Shenzhen China Star Optoelectronics Technology Co., Ltd. Lcd panel and method for manufacturing the same
US9810953B2 (en) * 2012-06-15 2017-11-07 Shenzhen China Star Optoelectronics Technology Co., Ltd. LCD panel and method for manufacturing the same
US9523894B2 (en) 2014-01-07 2016-12-20 Samsung Display Co. Ltd. Display device and method of manufacturing the same
US9625769B2 (en) 2015-04-30 2017-04-18 Samsung Display Co., Ltd. Liquid crystal display including protruding auxiliary wires corresponding to spacer
US10466546B2 (en) 2015-09-15 2019-11-05 Boe Technology Group Co., Ltd. Display panel and manufacturing method thereof
CN105093709A (en) * 2015-09-15 2015-11-25 京东方科技集团股份有限公司 Display panel and manufacture method thereof

Also Published As

Publication number Publication date
KR101294692B1 (en) 2013-08-08

Similar Documents

Publication Publication Date Title
KR100920481B1 (en) In Plane Switching mode LCD and method of fabricating of the same
KR101085136B1 (en) Thin film transistor substrate of horizontal electric field and fabricating method thereof
US7443465B2 (en) Color filter plate and thin film transistor plate for liquid crystal display, and methods for fabricating the plates
KR101158872B1 (en) Lquid Crystal Display and method for manufacturing the same
KR101139522B1 (en) Thin Film Transistor Substrate of Transflective Type And Method for Fabricating The Same
US7609349B2 (en) IPS mode liquid crystal display device and method for fabricating thereof
US20050243235A1 (en) Color filter on thin film transistor type liquid crystal display device and method of fabricating the same
US7479419B2 (en) Array substrate for liquid crystal display device and fabricating method of the same
KR20060079040A (en) Thin film transistor substrate of fringe field switch type and fabricating method thereof
CN101614915A (en) The liquid crystal indicator of fringe field switching mode and array base palte thereof
KR20080082086A (en) Lcd and method of fabricating of the same
KR20070070806A (en) Thin film transistor substrate and fabricating method thereof
KR20130008166A (en) Liquid crystal display device
KR101294692B1 (en) Column spacer and a methode of fabricating of the same
US8054420B2 (en) Liquid crystal display device and method of fabricating the same
KR20070068771A (en) Liquid crystal display of transflective type and fabricating method thereof
KR101243945B1 (en) A color filter substrate for VA mode liquid crystal display device and method of fabrication thereof
KR101085138B1 (en) Method For Fabricating Thin Film Transistor Substrate
KR101380784B1 (en) Method for fabricating liquid crystal display device
KR101172048B1 (en) Liquid Crystal Display And Method For Fabricating The Same
KR20060073380A (en) Thin film transistor substrate of horizontal electric field and fabricating method thereof
KR20080092566A (en) Display substrate, method of manufacturing thereof and display apparatus having the same
KR100936958B1 (en) Methode of fabricating for color filter substrate for LCD
KR20080057433A (en) Liquid crystal display panel and method for fabricating thereof
KR100631372B1 (en) method for fabricating array substrate for liquid crystal display

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160712

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170713

Year of fee payment: 5