KR20080048291A - Digital device consisting of multiple processors and method for multi processing interface - Google Patents
Digital device consisting of multiple processors and method for multi processing interface Download PDFInfo
- Publication number
- KR20080048291A KR20080048291A KR1020060118493A KR20060118493A KR20080048291A KR 20080048291 A KR20080048291 A KR 20080048291A KR 1020060118493 A KR1020060118493 A KR 1020060118493A KR 20060118493 A KR20060118493 A KR 20060118493A KR 20080048291 A KR20080048291 A KR 20080048291A
- Authority
- KR
- South Korea
- Prior art keywords
- input signal
- processor
- application
- additional processor
- main processor
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/54—Interprogram communication
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Stored Programmes (AREA)
Abstract
Description
도 1은 종래의 복수의 프로세서를 포함하는 디지털 처리 장치의 구성을 예시한 블록 구성도.1 is a block diagram illustrating a configuration of a digital processing apparatus including a plurality of conventional processors.
도 2는 종래의 메인 프로세서와 부가 프로세서의 구성과 연결을 도시한 도면.2 is a diagram illustrating a configuration and a connection of a conventional main processor and an additional processor.
도 3은 본 발명의 바람직한 일 실시예에 따른 복수의 프로세서를 포함하는 디지털 처리 장치의 구성을 예시한 블록 구성도.3 is a block diagram illustrating a configuration of a digital processing apparatus including a plurality of processors according to an embodiment of the present invention.
도 4는 본 발명의 바람직한 일 실시예에 따른 메인 프로세서와 부가 프로세서의 구성과 연결을 도시한 도면.4 is a diagram illustrating a configuration and a connection of a main processor and an additional processor according to an exemplary embodiment of the present invention.
도 5는 본 발명의 바람직한 일 실시예에 따른 메인 프로세서의 동작 순서를 도시한 순서도.5 is a flowchart illustrating an operation sequence of a main processor according to an exemplary embodiment of the present invention.
도 6은 본 발명의 바람직한 일 실시예에 따른 부가 프로세서의 동작 순서를 도시한 순서도.6 is a flowchart illustrating an operation sequence of an additional processor according to an exemplary embodiment of the present invention.
본 발명은 디지털 처리 장치 및 디지털 처리 장치에 포함된 복수의 프로세서 사이의 연결 방법에 관한 것으로서, 보다 상세하게는 복수의 프로세서를 포함하는 디지털 처리 장치에서 각각의 프로세서의 효율적인 사용이 가능하게 하는 디지털 처리 장치 및 복수의 프로세서 사이의 연결 방법에 관한 것이다.The present invention relates to a digital processing apparatus and a connection method between a plurality of processors included in the digital processing apparatus, and more particularly, digital processing to enable efficient use of each processor in a digital processing apparatus including a plurality of processors. A method of connection between an apparatus and a plurality of processors is provided.
디지털 처리 장치의 일 예로서, 휴대형 단말기는 게임, 이동 통신 등의 기능을 수행하기 위하여 작은 크기로 형성되어 사용자의 휴대를 용이하게 한 전자 장치를 의미한다. 휴대형 단말기에는 이동 통신 단말기, 개인 휴대 단말기(PDA : Personal Digital Assistant), 휴대형 멀티미디어 단말기(PMP : Portable Multimedia Player) 등이 있다.As an example of a digital processing device, a portable terminal refers to an electronic device that is formed in a small size to facilitate a user's portability in order to perform a function such as a game or a mobile communication. The portable terminal includes a mobile communication terminal, a personal digital assistant (PDA), a portable multimedia player (PMP), and the like.
이중, 이동 통신 단말기는 본질적으로 이동 중인 사용자가 원격지의 수신자와 전화 통화를 가능하도록 구현된 장치이다. 그러나, 과학 기술의 발전으로 인해, 최근의 이동 통신 단말기는 전화 통화 기능, 단문 메시지 송수신 기능, 주소록 관리 기능 등의 본질적 기능 외에 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 더 구비한다.Among them, a mobile communication terminal is essentially a device implemented so that a mobile user can make a telephone call with a remote receiver. However, due to the development of science and technology, recent mobile communication terminals have additional functions such as a camera function and a multimedia data reproduction function in addition to the essential functions such as a telephone call function, a short message transmission and reception function, and an address book management function.
이러한 다양한 기능들을 구비한 디지털 처리 장치들은 최근 하나의 장치에 본질적인 기능 외에 다양한 부가적 기능을 포함하면서 본질적인 기능을 수행하는데 필요한 프로세서와 부가적 기능을 수행하는 프로세서를 각각 별도로 포함하여 디지 털 처리 장치를 구성하고 있다.Digital processing apparatuses having such various functions include digital processing apparatuses, each including a processor for performing essential functions and a processor for performing essential functions in addition to essential functions in one device. It consists.
이하에서는 디지털 처리 장치의 본질적인 기능을 수행하는데 필요한 프로세서를 메인 프로세서라고 하고, 부가적 기능을 수행하는 프로세서를 부가 프로세서라 하기로 한다.Hereinafter, a processor required to perform an essential function of the digital processing device is called a main processor, and a processor that performs additional functions will be referred to as an additional processor.
먼저 도 1을 참조하여 종래의 복수의 프로세서를 포함하는 디지털 처리 장치의 구성을 살펴본다.First, a configuration of a digital processing apparatus including a plurality of conventional processors will be described with reference to FIG. 1.
도 1은 종래의 복수의 프로세서를 포함하는 디지털 처리 장치의 구성을 예시한 블록 구성도이다.1 is a block diagram illustrating a configuration of a digital processing apparatus including a plurality of conventional processors.
도 1에 도시된 바와 같이, 복수의 프로세서를 포함하는 디지털 처리 장치(100)는 입력부(110), 표시부(120), 메인 프로세서(130), 부가 프로세서(140), 저장부(150) 및 보조 저장부(160)를 포함할 수 있다.As shown in FIG. 1, the
입력부(110)는 디지털 처리 장치(100)의 각종 기능을 수행하기 위한 입력 신호를 생성하여 메인 프로세서(130)로 전달한다.The
표시부(120)는 디지털 처리 장치(100)의 문자, 숫자, 그림 등으로 구성되는 정보를 표시한다. 표시부(130)는 바람직하게는 디지털 처리 장치(100)에 구비되는 LCD(Liquid Crystal Display)일 수 있으며, 실제 부가 기능의 수행을 위한 데이터의 최종적인 결과 데이터가 메인 프로세서(130)에서 처리되므로 부가 프로세서(140)와 표시부(120)가 연결되지 않는다.The
메인 프로세서(130)는 디지털 처리 장치(100)의 전반적인 동작을 제어하며, 디지털 처리 장치(100)의 본래 목적에 따른 기능(예를 들면, 이동 통신 단말기의 경우 전화 통화)에 관련된 기능을 수행한다.The
부가 프로세서(140)는 디지털 처리 장치(100)의 본래 목적에 따른 기능과 관련없는 예를 들면 이동 통신 단말기에서 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 수행한다.The
저장부(150)는 메인 프로세서(130)와 연결되며 디지털 처리 장치(100)의 운용 프로그램, 각종 데이터 등을 저장한다. 저장부(150)는 플래시 메모리(Flash Memory) 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등으로 구성될 수 있다.The
보조 저장부(160)는 부가 프로세서(140)에 의해 처리된 데이터 등을 저장한다. 보조 저장부(160)는 SRAM(Static RAM) 또는 SDRAM(Synchronous DRAM)일 수 있다.The
도 1에서는 메인 프로세서(130)와 부가 프로세서(140)가 각각 별도의 저장부(저장부(150) 및 보조 저장부(160))와 연결되는 것으로 도시하였으나 하나의 저장부를 메인 프로세서(130)와 부가 프로세서(140)가 공유하는 형태로 구성될 수도 있다.Although FIG. 1 illustrates that the
또한 각각의 프로세서들은 처리된 데이터를 저장하기 위한 저장부를 내부에 개별적으로 구비할 수도 있다.Each of the processors may also have a storage unit therein for storing the processed data.
한편, 부가 프로세서(140)의 형태 및 수량은 디지털 처리 장치 (100)에 어떤 부가 기능이 구비되는지에 따라 상이할 수 있다.On the other hand, the form and quantity of the
예를 들어, 카메라 기능 수행을 위한 부가 프로세서(140)는 JPEG 부호 화(encoding), JPEG 복호화(decoding) 등의 기능을 수행할 수 있고, 음악 파일 재생 기능을 수행하기 위한 부가 프로세서(140)는 음악 파일의 부호화, 복호화 등을 수행할 수 있다.For example, the
한편 메인 프로세서(130)는 베이스밴드 프로세서 또는 주 프로세서로, 부가 프로세서는 다양한 부가 기능 중 특히 멀티미디어 데이터의 재생 및 제어를 위한 기능(이하 '멀티미디어 기능'이라 함)과 관련이 되어 있어 멀티미디어 프로세서(MMP : Multi Media Processor) 등으로도 불리우나 이에 한정되는 것은 아니다.Meanwhile, the
이러한 종래의 디지털 처리 장치(100)에서, 종래의 메인 프로세서(130)와 부가 프로세서(140)의 구성과 연결을 도 2를 참조하여 살펴본다.In the conventional
도 2는 종래의 메인 프로세서(130)와 부가 프로세서(140)의 구성과 연결을 도시한 도면으로 특히 부가 프로세서(140)가 멀티미디어 가능을 수행하는 경우를 예시한 것이다.FIG. 2 is a diagram illustrating a configuration and a connection of a conventional
도 2에 도시된 바와 같이, 종래의 디지털 처리 장치(100)에서 메인 프로세서(130)에는 부가 프로세서(140)의 부가 기능의 수행과 관련된 어플리케이션(200)과 이러한 어플리케이션이 실제로 구동할 수 있게 하는 API(Application Program Interface)(210), PS(Platform Solution)(220) 및 MMI(MultiMedia Interface)(230)가 포함된다.As shown in FIG. 2, in the conventional
먼저 어플리케이션(200)은 디지털 처리 장치(100)의 입력부(110)를 통해 입력된 입력 신호에 상응하는 명령어를 수행하여 데이터를 생성하는 명령어 수행부이다.First, the
API(210)는 어플리케이션(200)에서 실행될 수 있는 명령어가 특정 운영 체제(OS : Operation System)에서 동작할 수 있도록 하게 하는 명령어 수행 연결부이다.The API 210 is a command execution connection that allows a command that can be executed in the
PS(220)는 일정한 신호와 데이터의 처리 방식이 하드웨어적으로 구현된 디지털 처리 장치(100)에서 특정한 운영 체계와 어플리케이션(200)이 동작 가능하게 하게 하는 플랫폼부이다.The PS 220 is a platform that enables a specific operating system and an
MMI(230)는 메인 프로세서(130)와 부가 프로세서(140)간의 연결을 위한 연결부로 특히 부가 프로세서(140)가 멀티미디어 기능과 관련된 경우 메인 프로세서(100)와 부가 프로세서(140)간의 연결을 위한 연결부이다.The MMI 230 is a connection for connecting the
이러한 메인 프로세서(130)의 구성에서 명령어를 실행하고 데이터를 처리하는 것은 어플리케이션(200)에서 수행된다.In this configuration of the
그러나 명령어가 어플리케이션(200)에서 실행되어 데이터가 연산되기 위해서는 수많은 함수나 메소드(method) 등이 필요하고 이러한 함수나 메소드 등이 포함된 라이브러리(240)는 부가 프로세서(140)에 포함된다.However, in order for the command to be executed in the
따라서 멀티미디어 기능을 수행하기 위해서는 먼저 메인 프로세서(130)에서 명령어를 부가 프로세서(140)로 전송하고 부가 프로세서(140)의 라이브러리(240)의 함수와 메소드 등을 이용하여 부가 프로세서(140)에서 실제 연산을 수행하여 데이터를 처리하고 처리된 데이터를 다시 메인 프로세서(130)로 전송하는 과정을 거치게 된다.Therefore, in order to perform the multimedia function, the
이러한 종래의 메인 프로세서(130)와 부가 프로세서(140)의 구성과 연결에서 메인 프로세서(130)는 본래의 기능을 위한 신호와 명령어의 처리뿐만 아니라 디지털 처리 장치(100) 전체의 기능을 제어하는 기능도 수행하기 위해 부가 프로세서(200)가 처리하는 멀티미디어 기능을 위한 신호와 명령어의 처리에도 관여하여야 한다.In the configuration and connection of the conventional
이를 위해 종래에는 메인 프로세서(130)에 디지털 처리 장치(100)의 기본 동작을 위한 소프트웨어 뿐만 아니라 멀티미디어 기능과 관련된 모든 리소스와 실제 동작하는 각 기능별 모듈 및 각 기능에 따른 사용자로부터의 입력 신호 등을 모두 수신한다.To this end, in the related art, not only the software for the basic operation of the
한편 멀티미디어 기능이 수행되기 위해서는 먼저 부가 프로세서(140)가 메인 프로세서(130)로부터 명령어를 수신하여 수신된 명령어에 따른 기능만을 수행하고, 부가 프로세서(140)는 수신된 명령어의 수행이 완료되면 명령의 수행 결과 데이터를 다시 메인 프로세서(130)로 전송한다.Meanwhile, in order for the multimedia function to be performed, the
즉, 부가 프로세서(140)는 메인 프로세서(130)부터 명령어를 수신하여 수신된 명령어에 따른 하위 기능을 수행하고 수행된 결과 데이터를 다시 메인 프로세서(130)로 전송하여야 하므로 부가 프로세서(140)가 메인 프로세서(130)로 대용량의 명령어 수행 결과 데이터를 전송하여야만 한다.That is, since the
이러한 종래의 메인 프로세서와 부가 프로세서간의 연결과 동작은 먼저 메인 프로세서에 의존하는 신호나 데이터의 처리량이 지나치게 많아지고 이로 인하여 디지털 처리 장치 전체의 전력 소모량이 증가하는 문제점이 있다.This conventional connection and operation between the main processor and the additional processor has a problem of excessively increasing the throughput of signals or data depending on the main processor, thereby increasing the power consumption of the entire digital processing apparatus.
그리고 메인 프로세서가 다른 신호나 데이터를 처리하고 있는 경우 부가 프 로세서와 관련된 기능(예를 들면, 멀티미디어 기능)의 동작이 느려지고 부가 프로세서가 메인 프로세서의 정상 동작 여부에 의해 결정되어 부가 프로세서의 동작 여부가 안정적이 되지 못하는 문제점이 있다.When the main processor is processing other signals or data, the operation of the additional processor related functions (for example, the multimedia function) is slowed down and the additional processor is determined by whether the main processor is normally operated to determine whether the additional processor operates. There is a problem that is not stable.
또한, 앞서 살펴본 디지털 처리 장치의 기본 동작을 위한 소프트웨어 뿐만 아니라 부가 기능과 관련된 모든 리소스와 실제 동작하는 각 기능별 모듈들이 메인 프로세서의 자체 메모리 내에서 처리되는 경우에는 메인 프로세서의 자체 메모리의 용량을 증가시켜야 하는 문제점이 있다. In addition, if all the resources related to the additional functions and the modules for each function actually operating as well as the software for the basic operation of the digital processing apparatus described above are processed in the main memory of the main processor, the capacity of the main memory of the main processor should be increased. There is a problem.
상기한 바와 같은 종래의 문제점을 해결하기 위해, 본 발명은 메인 프로세서에서 처리되는 신호나 데이터의 처리량을 최소화하여 메인 프로세서의 성능을 향상할 수 있으며, 디지털 처리 장치 전체의 전력 소모량을 줄일 수 있는 복수의 프로세서를 포함하는 디지털 처리 장치 및 복수의 프로세서의 연결 방법을 제안하는 것이다.In order to solve the conventional problems as described above, the present invention can improve the performance of the main processor by minimizing the throughput of the signal or data processed in the main processor, and a plurality of the power consumption of the entire digital processing apparatus can be reduced. Disclosed is a digital processing apparatus including a processor and a method of connecting a plurality of processors.
그리고 부가 프로세서가 메인 프로세서로부터 독립적으로 동작할 수 있어 부가 프로세서의 안정적인 동작이 가능한 복수의 프로세서를 포함하는 디지털 처리 장치 및 복수의 프로세서의 연결 방법을 제안하는 것이다.In addition, the present invention proposes a method for connecting a plurality of processors and a digital processing apparatus including a plurality of processors, in which the additional processor may operate independently from the main processor to enable stable operation of the additional processor.
또한, 메인 프로세서의 자체 메모리의 용량을 많이 차지하지 않아 메인 프로세서의 자체 메모리의 용량을 증가시키지 않아도 되는 복수의 프로세서를 포함하는 디지털 처리 장치 및 복수의 프로세서의 연결 방법을 제안하는 것이다.In addition, the present invention proposes a digital processing apparatus including a plurality of processors and a method of connecting the plurality of processors that do not occupy much of the capacity of the main memory of the main processor and thus do not increase the capacity of the main memory.
본 발명의 또 다른 목적들은 이하의 실시예에 대한 설명을 통해 쉽게 이해될 수 있을 것이다.Still other objects of the present invention will be readily understood through the following description of the embodiments.
상기한 바와 같은 목적을 달성하기 위해, 본 발명의 일 측면에 따르면 복수의 프로세서를 포함하는 디지털 처리 장치가 제공된다. In order to achieve the above object, according to an aspect of the present invention, a digital processing device including a plurality of processors is provided.
본 발명의 바람직한 일 실시예에 따르면, 복수의 프로세서를 포함하는 디지털 처리 장치에 있어서, 입력 신호를 수신하는 입력부; 상기 입력 신호에 상응하는 어플리케이션 구동 신호를 생성하고, 상기 입력 신호와 상기 어플리케이션 구동 신호를 부가 프로세서로 전송하는 메인 프로세서; 및 상기 어플리케이션 동작 신호에 상응하는 어플리케이션을 구동하고, 상기 입력 신호에 상응하는 명령어가 상기 구동된 어플리케이션에서 실행되도록 하는 부가 프로세서를 포함하는 것을 특징으로 하는 디지털 처리 장치가 제공된다.According to a preferred embodiment of the present invention, a digital processing device including a plurality of processors, the input unit for receiving an input signal; A main processor generating an application driving signal corresponding to the input signal and transmitting the input signal and the application driving signal to an additional processor; And an additional processor for driving an application corresponding to the application operation signal and causing an instruction corresponding to the input signal to be executed in the driven application.
상기 메인 프로세서는 상기 입력 신호에 상응하는 어플리케이션 구동 신호를 생성하는 어플리케이션 구동부 및 상기 입력 신호와 어플리케이션 구동 신호를 상기 부가 프로세서로 전송하는 연결부를 포함할 수 있다.The main processor may include an application driver generating an application driving signal corresponding to the input signal, and a connection unit transmitting the input signal and the application driving signal to the additional processor.
상기 메인 프로세서는상기 디지털 처리 장치에 특정 운영 체제(OS : Operation System)와 어플리케이션이 설치될 수 있게 하는 플랫폼부; 및 상기 어플리케이션이 상기 특정 운영 체제에서 동작할 수 있도록 하게 하는 명령어 수행 연결부를 포함할 수 있다.The main processor may include a platform configured to install a specific operating system (OS) and applications in the digital processing apparatus; And a command execution connection for allowing the application to operate in the specific operating system.
상기 부가 프로세서는 내부 메모리를 포함하고, 상기 명령어는 상기 입력 신호에 상응하여 내부 메모리에서 페치(fetch)될 수 있다.The additional processor may include an internal memory, and the instruction may be fetched from the internal memory corresponding to the input signal.
상기 부가 프로세서는 상기 입력 신호에 상응하는 상기 명령어의 실행 여부를 상기 메인 프로세서로 전송할 수 있다.The additional processor may transmit whether to execute the instruction corresponding to the input signal to the main processor.
상기 부가 프로세서에는 상기 입력 신호에 상응하는 상기 명령어가 실행되는 어플리케이션; 및 상기 명령어가 실행되기 위한 연산에 이용되는 함수와 메소드(method)가 저장되는 라이브러리를 포함할 수 있다.The additional processor includes an application for executing the command corresponding to the input signal; And a library in which a function and a method used in an operation for executing the command are stored.
상기 디지털 처리 장치는 문자, 숫자, 그림으로 구성되는 정보를 표시하는 표시부를 더 포함하고, 상기 부가 프로세서는 상기 표시부와 연결되며, 상기 표시부는 상기 부가 프로세서에서 수행된 명령어의 수행 결과를 표시할 수 있다.The digital processing apparatus may further include a display unit for displaying information consisting of letters, numbers, and pictures, wherein the additional processor is connected to the display unit, and the display unit may display a result of execution of an instruction performed by the additional processor. have.
본 발명의 다른 측면에 의하면, 복수의 프로세서를 포함하는 디지털 처리 장치에서 복수의 프로세서의 연결 방법이 제공된다.According to another aspect of the present invention, a method of connecting a plurality of processors in a digital processing apparatus including a plurality of processors is provided.
본 발명의 바람직한 일 실시예에 따르면, 복수의 프로세서를 포함하는 디지털 처리 장치에서 메인 프로세서가 수행하는 부가 프로세서와의 연결 방법에 있어서, 상기 디지털 처리 장치에 포함되는 입력부로부터 입력 신호를 수신하는 단계(a); 상기 입력 신호에 상응하는 어플리케이션 구동 신호를 생성하는 단계(b); 및 상기 입력 신호와 상기 어플리케이션 구동 신호를 상기 부가 프로세서로 전송하는 단계(c)를 포함하되, 상기 부가 프로세서로 전송된 상기 입력 신호와 상기 어플리케이션 구동 신호는 상기 부가 프로세서에서 상기 어플리케이션 동작 신호에 상 응하는 어플리케이션을 구동하고, 상기 입력 신호에 상응하는 명령어가 상기 구동된 어플리케이션에서 수행되도록 하는 것을 특징으로 하는 메인 프로세서가 수행하는 부가 프로세서와의 연결 방법이 제공된다.According to an exemplary embodiment of the present invention, in a method of connecting to an additional processor performed by a main processor in a digital processing apparatus including a plurality of processors, receiving an input signal from an input unit included in the digital processing apparatus ( a); Generating an application driving signal corresponding to the input signal (b); And (c) transmitting the input signal and the application driving signal to the additional processor, wherein the input signal and the application driving signal transmitted to the additional processor correspond to the application operation signal in the additional processor. A method of connecting to an additional processor performed by a main processor is provided so as to drive an application to perform an instruction corresponding to the input signal in the driven application.
본 발명의 바람직한 다른 일 실시예에 따르면, 복수의 프로세서를 포함하는 디지털 처리 장치에서 부가 프로세서가 수행하는 메인 프로세서와의 연결 방법에 있어서, 상기 메인 프로세서로부터 입력 신호와 어플리케이션 구동 신호를 수신하는 단계(a); 상기 어플리케이션 구동 신호에 상응하는 어플리케이션을 구동하는 단계(b); 및 상기 입력 신호에 상응하는 명령어가 상기 구동된 어플리케이션에서 수행되는 단계(c)를 포함하되, 상기 입력 신호는 상기 디지털 처리 장치에 포함되는 입력부로부터 입력된 입력 신호이고, 상기 어플리케이션 구동 신호는 상기 메인 프로세서에서 상기 입력 신호에 상응하여 생성된 신호인 것을 특징으로 하는 부가 프로세서가 수행하는 메인 프로세서와의 연결 방법이 제공된다.According to another preferred embodiment of the present invention, in a digital processing apparatus including a plurality of processors, a method of connecting to a main processor performed by an additional processor, the method comprising: receiving an input signal and an application driving signal from the main processor ( a); (B) driving an application corresponding to the application driving signal; And (c) executing a command corresponding to the input signal in the driven application, wherein the input signal is an input signal input from an input unit included in the digital processing apparatus, and the application driving signal is the main signal. Provided is a method for connecting to a main processor performed by an additional processor, wherein the processor generates a signal corresponding to the input signal.
상기 부가 프로세서는 상기 입력 신호에 상응하는 상기 명령어의 실행 여부를 상기 메인 프로세서로 전송할 수 있다. The additional processor may transmit whether to execute the instruction corresponding to the input signal to the main processor.
상기 부가 프로세서는 내부 메모리를 포함하고, 상기 명령어는 상기 입력 신호에 상응하여 내부 메모리에서 페치(fetch)될 수 있다.The additional processor may include an internal memory, and the instruction may be fetched from the internal memory corresponding to the input signal.
본 발명의 다른 측면에 의하면, 복수의 프로세서를 포함하는 디지털 처리 장치에서 복수의 프로세서의 연결 방법을 구현하기 위한 프로그램을 기록한 기록매체가 제공된다.According to another aspect of the present invention, there is provided a recording medium recording a program for implementing a method of connecting a plurality of processors in a digital processing apparatus including a plurality of processors.
본 발명의 바람직한 일 실시예에 따르면, 복수의 프로세서를 포함하는 디지털 처리 장치에서 메인 프로세서가 수행하는 부가 프로세서와의 연결 방법을 수행하기 위해 상기 디지털 처리 장치에서 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 디지털 처리 장치에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서, 상기 디지털 처리 장치에 포함되는 입력부로부터 입력 신호를 수신하는 단계(a); 상기 입력 신호에 상응하는 어플리케이션 구동 신호를 생성하는 단계(b); 및 상기 입력 신호와 상기 어플리케이션 구동 신호를 상기 부가 프로세서로 전송하는 단계(c)를 포함하되, 상기 부가 프로세서로 전송된 상기 입력 신호와 상기 어플리케이션 구동 신호는 상기 부가 프로세서에서 상기 어플리케이션 동작 신호에 상응하는 어플리케이션을 구동하고, 상기 입력 신호에 상응하는 명령어가 상기 구동된 어플리케이션에서 수행되도록 하는 것을 특징으로 하는 메인 프로세서가 수행하는 부가 프로세서와의 연결 방법을 구현하기 위한 프로그램을 기록한 기록매체가 제공된다.According to an exemplary embodiment of the present invention, a program of instructions that may be executed in the digital processing apparatus may be tangibly implemented to perform a method of connecting to an additional processor performed by the main processor in a digital processing apparatus including a plurality of processors. A recording medium recording a program that can be read by the digital processing device, comprising: receiving an input signal from an input unit included in the digital processing device; Generating an application driving signal corresponding to the input signal (b); And (c) transmitting the input signal and the application driving signal to the additional processor, wherein the input signal and the application driving signal transmitted to the additional processor correspond to the application operation signal in the additional processor. There is provided a recording medium which records a program for implementing a method of connecting to an additional processor performed by a main processor, wherein the application is driven and an instruction corresponding to the input signal is executed in the driven application.
본 발명의 바람직한 다른 일 실시예에 따르면, 복수의 프로세서를 포함하는 디지털 처리 장치에서 부가 프로세서가 수행하는 메인 프로세서와의 연결 방법을 수행하기 위해 상기 디지털 처리 장치에서 실행될 수 있는 명령어들의 프로그램이 유형적으로 구현되어 있으며, 상기 디지털 처리 장치에 의해 판독될 수 있는 프로그램을 기록한 기록매체에 있어서, 상기 메인 프로세서로부터 입력 신호와 어플리케이션 구동 신호를 수신하는 단계(a); 상기 어플리케이션 구동 신호에 상응하는 어플리케이션을 구동하는 단계(b); 및 상기 입력 신호에 상응하는 명령어가 상기 구동된 어플리케이션에서 수행되는 단계(c)를 포함하되, 상기 입력 신호는 상기 디지털 처리 장치에 포함되는 입력부로부터 입력된 입력 신호이고, 상기 어플리케이션 구동 신호는 상기 메인 프로세서에서 상기 입력 신호에 상응하여 생성된 신호인 것을 특징으로 하는 부가 프로세서가 수행하는 메인 프로세서와의 연결 방법을 기록한 기록매체가 제공된다.According to another preferred embodiment of the present invention, in a digital processing apparatus including a plurality of processors, a program of instructions that may be executed in the digital processing apparatus to perform a connection method with a main processor performed by an additional processor is tangibly. A recording medium having a program recorded thereon, the program being readable by the digital processing device, comprising: receiving an input signal and an application driving signal from the main processor; (B) driving an application corresponding to the application driving signal; And (c) executing a command corresponding to the input signal in the driven application, wherein the input signal is an input signal input from an input unit included in the digital processing apparatus, and the application driving signal is the main signal. There is provided a recording medium recording a connection method with a main processor performed by an additional processor, characterized in that the signal generated by the processor corresponding to the input signal.
상기 부가 프로세서는 상기 입력 신호에 상응하는 상기 명령어의 실행 여부를 상기 메인 프로세서로 전송할 수 있다. The additional processor may transmit whether to execute the instruction corresponding to the input signal to the main processor.
상기 부가 프로세서는 내부 메모리를 포함하고, 상기 명령어는 상기 입력 신호에 상응하여 내부 메모리에서 페치(fetch)될 수 있다.The additional processor may include an internal memory, and the instruction may be fetched from the internal memory corresponding to the input signal.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.As the invention allows for various changes and numerous embodiments, particular embodiments will be illustrated in the drawings and described in detail in the written description. However, this is not intended to limit the present invention to specific embodiments, it should be understood to include all modifications, equivalents, and substitutes included in the spirit and scope of the present invention.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.In describing the drawings, similar reference numerals are used for similar elements. In the following description of the present invention, if it is determined that the detailed description of the related known technology may obscure the gist of the present invention, the detailed description thereof will be omitted.
제1, 제2 등의 용어는 다양한 구성 요소들을 설명하는데 사용될 수 있지만, 상기 구성 요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하 나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.Terms such as first and second may be used to describe various components, but the components should not be limited by the terms. The terms are used only for the purpose of distinguishing one component from another.
예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.For example, without departing from the scope of the present invention, the first component may be referred to as the second component, and similarly, the second component may also be referred to as the first component.
및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.The term and / or includes a combination of a plurality of related items or any item of a plurality of related items.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다.When a component is referred to as being "connected" or "connected" to another component, it may be directly connected to or connected to that other component, but it may be understood that other components may be present in between. Should be.
반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.On the other hand, when a component is said to be "directly connected" or "directly connected" to another component, it should be understood that there is no other component in between.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다.The terminology used herein is for the purpose of describing particular example embodiments only and is not intended to be limiting of the present invention.
단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것 으로 이해되어야 한다.Singular expressions include plural expressions unless the context clearly indicates otherwise. In this application, the terms "comprise" or "have" are intended to indicate that there is a feature, number, step, operation, component, part, or combination thereof described in the specification, and one or more other features. It is to be understood that the present invention does not exclude the possibility or the possibility of additions or numbers, steps, operations, components, components, or combinations thereof.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Terms such as those defined in the commonly used dictionaries should be construed as having meanings consistent with the meanings in the context of the related art, and shall not be construed in ideal or excessively formal meanings unless expressly defined in this application. Do not.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 대응하는 구성 요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be denoted by the same reference numerals regardless of the reference numerals and redundant description thereof will be omitted.
먼저 도 3을 참조하여 본 발명의 바람직한 일 실시에에 따른 복수의 프로세서의 연결 방법이 적용될 수 있는 디지털 처리 장치의 구성에 대해 살펴본다. First, a configuration of a digital processing apparatus to which a method for connecting a plurality of processors according to an exemplary embodiment of the present invention may be applied will be described with reference to FIG. 3.
도 3은 복수의 프로세서를 포함하는 디지털 처리 장치의 구성을 예시한 블록 구성도이다.3 is a block diagram illustrating a configuration of a digital processing apparatus including a plurality of processors.
도 3에 도시된 바와 같이, 복수의 프로세서를 포함하는 디지털 처리 장치(300)는 입력부(310), 표시부(320), 메인 프로세서(330), 부가 프로세서(340), 저장부(350) 및 보조 저장부(360)를 포함할 수 있다.As shown in FIG. 3, the
입력부(310)는 디지털 처리 장치(300)의 각종 기능을 수행하기 위한 입력 신 호를 생성하여 메인 프로세서(330)로 전달한다.The
표시부(320)는 디지털 처리 장치(300)의 문자, 숫자, 그림 등으로 구성되는 정보를 표시한다. 표시부(330)는 바람직하게는 디지털 처리 장치(100)에 LCD(Liquid Crystal Display)의 형태로 구비될 수 있다.The
또한 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 표시부(320)는 종래의 디지털 처리 장치와 달리 부가 프로세서(340)와 연결되어 부가 프로세서(340)에 처리된 부가 기능과 관련된 데이터를 수신하여 표시할 수 있다,In addition, unlike the conventional digital processing apparatus, the
메인 프로세서(330)는 디지털 처리 장치(200)의 전반적인 동작을 제어하며, 디지털 처리 장치의 본래 목적에 따른 기능(예를 들면, 이동 통신 단말기의 경우 전화 통화)에 관련된 기능을 수행한다.The
또한 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 메인 프로세서(330)는 입력부(310)에서 수신된 입력 신호를 부가 프로세서(340)로 전송하고 입력 신호에 상응하는 어플리케이션 구동 신호를 생성한다.In addition, the
부가 프로세서(340)는 디지털 처리 장치(300)의 본래 목적에 따른 기능과 관련없는 예를 들면 이동 통신 단말기에서 카메라 기능, 멀티미디어 데이터 재생 기능 등의 부가적 기능을 수행한다.The
또한 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 부가 프로세서(340)는 메인 프로세서(330)로부터 입력 신호와 어플리케이션 구동 신호를 수신하여 입력 신호에 상응하는 명령어를 어플리케이션 구동 신호에 따 라 구동되는 어플리케이션에서 실행되도록 한다. 메인 프로세서와 부가 프로세서의 연결과 구성은 도 4에서 보다 상세하게 살펴보기로 한다.In addition, the
저장부(350)는 메인 프로세서(330)와 연결되며 디지털 처리 장치(300)의 운용 프로그램, 각종 데이터 등을 저장한다. 저장부(350)는 플래시 메모리(Flash Memory) 또는 EEPROM(Electrically Erasable Programmable Read Only Memory) 등으로 구성될 수 있다.The
보조 저장부(360)는 부가 프로세서(340)에 의해 처리된 데이터 등을 저장한다. 보조 저장부(360)는 SRAM(Static RAM) 또는 SDRAM(Synchronous DRAM)일 수 있다.The
도 3에서는 메인 프로세서(330)와 부가 프로세서(340)가 각각 별도의 저장부(저장부(350) 및 보조 저장부(360))와 연결되는 것으로 도시하였으나 하나의 저장부를 메인 프로세서(330)와 부가 프로세서(340)가 공유하는 형태로 구성될 수도 있다.In FIG. 3, the
또한 각각의 프로세서들은 처리된 데이터를 저장하기 위한 저장부인 메모리를 내부에 개별적으로 구비할 수도 있다.In addition, each of the processors may be separately provided therein a memory that is a storage unit for storing the processed data.
한편, 부가 프로세서(340)의 형태 및 수량은 디지털 처리 장치 (300)에 어떤 부가 기능이 구비되는지에 따라 상이할 수 있다.On the other hand, the form and quantity of the
예를 들어, 카메라 기능 수행을 위한 부가 프로세서(340)는 JPEG 부호화(encoding), JPEG 복호화(decoding) 등의 기능을 수행할 수 있고, 음악 파일 재생 기능을 수행하기 위한 부가 프로세서(340)는 음악 파일의 부호화, 복호화 등을 수행할 수 있다.For example, the
특히 최근에는 이러한 다양한 기능을 수행하는 부가 프로세서(340) 중 특히 멀티미디어 데이터의 재생 및 제어를 위한 기능(이하 '멀티미디어 기능'이라 함)과 관련이 되어 있어 멀티미디어 프로세서(MMP : Multi Media Processor)라고도 불리우나 이에 한정되는 것은 아니다.In particular, among the
이러한 복수의 프로세서를 포함하는 디지털 처리 장치(300)에서 본 발명의 바람직한 일 실시예에 의한 메인 프로세서(330)와 부가 프로세서(340)의 구성과 연결을 도 4를 참조하여 살펴본다.The configuration and connection of the
도 4는 본 발명의 바람직한 일 실시예에 따른 메인 프로세서(330)와 부가 프로세서(340)의 구성과 연결을 도시한 도면이다.4 is a diagram illustrating a configuration and a connection of a
이하에서는 부가 프로세서(340)가 멀티미디어 기능과 관련이 되어 있어 멀티미디어 프로세서인 경우를 예시하여 살펴보기로 하나 부가 프로세서(340)가 멀티미디어 프로세서에만 한정되지 않음은 자명하다.Hereinafter, the case in which the
도 4에 도시된 바와 같이 본 발명의 바람직한 일 실시예에 따르면 먼저 메인 프로세서(330)에는 멀티미디어 기능을 수행하는 어플리케이션이 구동할 수 있게 하는 API(Application Program Interface)(400), PS(Platform Solution)(410), MMI(MultiMedia Interface)(420) 및 어플리케이션 구동부(430)를 포함할 수 있다.As shown in FIG. 4, according to an exemplary embodiment of the present invention, an API (Application Program Interface) 400 and a Platform Solution (PS) which allow an application that performs a multimedia function to be driven, are first executed in the
API(400)는 어플리케이션에서 실행될 수 있는 명령어가 특정 운영 체제(OS : Operation System)에서 동작할 수 있도록 하게 하는 명령어 수행 연결부이다.The
PS(410)는 일정한 신호와 데이터의 처리 방식이 하드웨어적으로 구현된 디지 털 처리 장치에서 특정한 운영 체계와 어플리케이션이 동작 가능하게 하게 하는 플랫폼부이다.The
MMI(420)는 메인 프로세서(330)와 부가 프로세서(340)간의 연결을 위한 연결부로 특히 부가 프로세서(340)가 멀티미디어 기능과 관련된 경우 메인 프로세서(330)와 부가 프로세서(340)간의 연결을 위한 연결부이다.The
어플리케이션 구동부(430)는 디지털 처리 장치(300)에 포함된 입력부(310)에 입력된 입력 신호에 상응하는 어플리케이션이 구동하게 하는 드라이버(Driver)로서 어플리케이션 구동 신호를 생성한다.The
한편, 부가 프로세서(340)는 어플리케이션(Application)(440)과 라이브러리(Library)(450)를 포함할 수 있다.On the other hand, the
어플리케이션(440)은 디지털 처리 장치(300)의 입력부(310)를 통해 입력된 입력 신호에 상응하는 명령어를 수행하여 데이터를 생성하는 명령어 수행부이다.The
라이브러리(450)는 명령어가 어플리케이션(440)에서 실행되어 데이터가 연산되기 위해 필요한 수많은 함수나 메소드 등이 포함되어 실제 명령어의 수행을 위한 하위 기능들을 수행한다.The
한편 도 4에서는 미도시하였으나 각각의 프로세서에는 실제로 각종 데이터의 처리를 위한 연산을 수행하는 코어(core)를 더 포함할 수 있다.Meanwhile, although not shown in FIG. 4, each processor may further include a core that actually performs operations for processing various data.
현재 가장 널리 사용되고 있는 디지털 처리 장치인 이동 통신 단말기에서 멀티미디어 기능을 포함하는 경우 메인 프로세서(330)의 코어로는 ARM사의 처리 속도가 22Mhz인 ARM7이, 부가 프로세서(340)의 코어로는 ARM사의 처리 속도는 100Mhz인 ARM9가 널리 사용되고 있다.In the case of including a multimedia function in the mobile communication terminal, which is the most widely used digital processing device, ARM7, whose core processing speed is 22 MHz, is ARM core as the core of the
이는 일반적으로 대용량의 데이터인 멀티미디어 데이터의 처리를 위한 부가 프로세서(340)의 처리 속도를 메인 프로세서(330)의 처리 속도보다 더 빠른 한 것이나, 이러한 각각의 프로세서의 코어의 구성과 처리 속도는 예시에 불과하며 이에 한정되는 것은 아니다.This is to make the processing speed of the
한편, 본 발명에서는 종래의 이러한 메인 프로세서(330)와 부가 프로세서(340)의 코어 등의 물리적 내부 구성을 변화하지 않고 각각의 프로세서의 효율을 높이기 위한 방법 및 이를 이용한 디지털 처리 장치의 구성을 제안한다.Meanwhile, the present invention proposes a method for increasing the efficiency of each processor without changing the physical internal configuration of the cores of the
이를 위해 먼저 메인 프로세서(330)에 포함되는 어플리케이션 구동부(430)에서 디지털 처리 장치(300)에 포함된 입력부(310)에 입력된 입력 신호에 상응하는 어플리케이션 구동 신호를 생성하여 입력 신호와 함께 부가 프로세서(340)로 전송하고, 부가 프로세서(340)에서 실행된 명령어의 수행의 성공 여부를 나타내는 수행결과의 키값만을 수신한다.To this end, first, the
실제 명령어가 수행되는 명령어 수행부인 어플리케이션(440)과 라이브러리(350)는 부가 프로세서(340)에 포함하여 부가 프로세서(340)에 의해 데이터의 처리가 수행되도록 한다.The
부가 프로세서(340)는 입력 신호와 멀티미디어 어플리케이션 구동 신호를 수신하여, 입력 신호에 상응하는 특정 명령어를 내부 메모리에서 페치(fetch)하고, 명령어가 구동 신호에 따라 구동되는 어플리케이션(400)에서 실행되게 함으로써 멀 티미디어 기능과 관련된 데이터의 처리를 수행하게 된다.The
따라서 종래에 메인 프로세서에 포함되던 멀티미디어 기능을 수행하는 어플리케이션(400) 뿐만 아니라 멀티미디어 기능과 관련된 모든 리소스와 실제 동작하는 각 기능별 모듈을 부가 프로세서(340)가 포함한다.Therefore, the
그리고, 수신된 입력 신호에 따른 명령어는 라이브러리(450)에 포함된 각종 함수와 메소드 등을 이용하여 실제로 멀티미디어 기능들을 수행한다.In addition, the command according to the received input signal actually performs multimedia functions using various functions and methods included in the
한편, 부가 프로세서(340)는 종래와 달리 명령어의 수행 결과 데이터를 메인 프로세서(330)로 전송하지 않고 명령어가 수행되었는지 여부만을 나타내는 수행결과의 키값을 메인 프로세서(330)로 전송한다.Meanwhile, unlike the conventional method, the
명령어가 수행되었는지 여부만을 나타내는 수행결과의 키값을 수신한 메인 프로세서(330)는 수신된 수행결과의 키값에 따라 부가 프로세서(340)가 명령어의 실행 여부를 판단하고 명령어의 실행이 실패한 경우 명령어가 재실행되도록 하거나 명령어의 수행 실패를 디지털 처리 장치(300)의 표시부(320)에 표시되도록 하는 등의 추가적인 작업을 수행할 수 있다.The
또한, 전술한 바와 같이 디지털 처리 장치(300)의 표시부(320)는 부가 프로세서(340)와 연결되어 부가 프로세서(340)에 처리된 부가 기능과 관련된 데이터를 수신하여 표시할 수 있다,In addition, as described above, the
그리고, 본 발명의 바람직한 일 실시예에 따르면 메인 프로세서(330)와 부가 프로세서(340)간에는 디지털 처리 장치(300)의 입력부(310)를 통해 입력된 입력 신 호와 입력 신호에 상응하는 어플리케이션(400)이 구동되도록 하는 어플리케이션 구동 신호만을 메인 프로세서(330)에서 부가 프로세서(340)로 전송한다.In addition, according to an exemplary embodiment of the present invention, the
또한, 명령어의 수행 여부를 나타내는 수행결과 키값만이 부가 프로세서(340)에서 메인 프로세서(330)로 전송된다.In addition, only an execution result key value indicating whether the instruction is performed is transmitted from the
따라서, 메인 프로세서(330)는 멀티미디어 기능의 수행을 위한 어플리케이션(400)과 멀티미디어 기능과 관련된 리소스 및 멀티미디어 기능과 관련된 명령어를 내부 메모리에 저장하지 않아도 내부 메모리의 공간을 확장하지 않아도 된다.Accordingly, the
또한, 메인 프로세서(330)는 부가 프로세서(330)로 명령어가 아닌 디지털 처리 장치(300)의 입력부(300)를 통해 수신된 입력 신호와 어플리케이션 구동 신호만을 전달하면 되고, 또한, 명령어의 수행 결과 데이터인 멀티미디어 데이터가 아닌 명령어의 수행결과 키값만을 수신하면 되므로 메인 프로세서(330)의 처리 용량이 크게 줄어들게 된다.In addition, the
특히, 앞서 살펴본 바와 같이, 부가 프로세서(340)의 처리 속도가 메인 프로세서(330)의 처리 속도보다 빠르도록 구성하는 경우 이러한 메인 프로세서(330)와 부가 프로세서(340)의 연결과 구성은 더욱 효과적일 수 있다.In particular, as described above, when the processing speed of the
한편, 이러한 메인 프로세서(330)와 부가 프로세서(340)사이의 연결을 위한 구성 부분들은 메인 프로세서(330)와 부가 프로세서(340)에 설치되는 소프트웨어의 형태로 구현될 수 있음은 자명하다.On the other hand, it is apparent that the components for the connection between the
이하에서는 도 5와 도 6을 참조하여 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 메인 프로세서(330)와 부가 프로세서(340)의 동작 순서에 대해 각각 살펴보기로 한다.Hereinafter, an operation sequence of the
먼저 도 5는 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 메인 프로세서(330)의 동작 순서를 도시한 순서도이다.First, FIG. 5 is a flowchart illustrating an operation sequence of the
도 5에 도시된 바와 같이, 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 메인 프로세서(330)는 먼저 디지털 처리 장치(300)의 입력부(310)에서 생성된 입력 신호를 수신하고(S500), 수신된 입력 신호에 상응하여 어플리케이션 구동 신호를 생성한다(S502).As shown in FIG. 5, the
수신된 입력 신호와 생성된 어플리케이션 구동 신호를 부가 프로세서(340)로 전송하고(S504), 부가 프로세서(340)로부터 입력 신호와 동작 신호에 따른 명령어의 수행 결과 키값을 수신한다(S506).The received input signal and the generated application driving signal are transmitted to the additional processor 340 (S504), and an execution result key value according to the input signal and the operation signal is received from the additional processor 340 (S506).
한편 도 6을 참조하여 메인 프로세서(330)로부터 입력 신호와 어플리케이션 구동 신호를 수신한 본 발명의 바람직한 일 실시예에 따른 디지털 처리 장치(300)에 포함되는 부가 프로세서(340)의 동작 순서를 살펴본다.Meanwhile, an operation sequence of the
도 6은 본 발명의 바람직한 일 실시예에 따른 부가 프로세서(340)의 동작 순서를 도시한 순서도이다.6 is a flowchart illustrating an operation sequence of an
도 6에 도시된 바와 같이, 부가 프로세서(340)는 메인 프로세서(330)로부터 입력 신호와 어플리케이션 구동 신호를 수신한다(S600). 수신된 입력 신호에 상응하는 명령어를 내부 메모리에서 페치하고(S602), 수신된 어플리케이션 구동 신호에 상응하는 어플리케이션(340)을 구동한다(S604).As illustrated in FIG. 6, the
부가 프로세서(340)는 구동된 어플리케이션(400)에서 명령어가 실행되도록 하고(S606), 명령어가 수행되었는지 여부를 수행 결과 키값으로 생성하여 메인 프로세서(330)로 전송한다(S608).The
이러한 메인 프로세서(330)와 부가 프로세서(340)의 각각의 동작을 통해 실제 프로세서의 처리량에 있어서 많은 비중을 차지하는 어플리케이션(400)의 구동 및 구동된 어플리케이션에서의 명령어의 실행이 부가 프로세서(340)에서 이루어지게 함으로써 메인 프로세서(330)의 데이터 처리량을 줄이게 된다.Through the operations of the
또한, 종래와 달리 구동된 어플리케이션에서 실제 데이터의 처리가 이루어지게 하는 명령어가 부가 프로세서(340)의 내부 메모리에 저장되어 메인 프로세서(330)의 내부 메모리 용량을 줄일 수 있다.In addition, unlike the related art, an instruction for processing the actual data in the driven application may be stored in the internal memory of the
그리고, 부가 프로세서(340)가 메인 프로세서(330)와 독립적으로 연산을 수행할 수 있게 되어 다양한 부가 기능들을 수행할 수 있는 디지털 처리 장치의 이용과 개발이 더욱 효과적이게 된다.In addition, since the
예를 들어, 종래의 메인 프로세서와 부가 프로세서의 연결 방법에 의하면 부가 기능들이 메인 프로세서와 부가 프로세서의 신호와 데이터의 전송을 통한 연동에 의해 수행되므로 메인 프로세서와 부가 프로세서 각각의 데이터 처리량과 내부 메모리 용량 등을 모두 고려하여 디지털 처리 장치에 새로운 부가 기능의 추가 등을 결정하여야만 하였다.For example, according to the conventional method of connecting the main processor and the additional processor, additional functions are performed by interworking by transmitting signals and data of the main processor and the additional processor. It was necessary to determine the addition of a new additional function to the digital processing device in consideration of all the
그러나 본 발명의 바람직한 일 실시예에 따른 메인 프로세서와 부가 프로세서의 연결 방법에 의하면 부가 프로세서의 데이터 처리량과 내부 메모리 용량 등만 을 고려하여 부가 기능과 관련된 사용자 인터페이스(User Interface), 데이터 형식 등을 결정하여 부가 기능의 개발할 수 있게 된다.However, according to the method of connecting the main processor and the additional processor according to an exemplary embodiment of the present invention, a user interface and a data format related to the additional function are determined by considering only the data throughput and the internal memory capacity of the additional processor. It will be possible to develop additional functions.
상기한 본 발명의 바람직한 실시예는 예시의 목적을 위해 개시된 것이고, 본 발명에 대해 통상의 지식을 가진 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가가 가능할 것이며, 이러한 수정, 변경 및 부가는 하기의 특허청구범위에 속하는 것으로 보아야 할 것이다.Preferred embodiments of the present invention described above are disclosed for purposes of illustration, and those skilled in the art will be able to make various modifications, changes, and additions within the spirit and scope of the present invention. Additions should be considered to be within the scope of the following claims.
이상에서 설명한 바와 같이, 본 발명에 의한 복수의 프로세서를 포함하는 디지털 처리 장치 및 복수의 프로세서의 연결 방법에 의하면, 메인 프로세서에서 처리되는 신호나 데이터의 처리량을 최소화되어 메인 프로세서의 성능이 향상되는 장점이 있다.As described above, according to the digital processing apparatus including the plurality of processors and the method of connecting the plurality of processors according to the present invention, the performance of the main processor is improved by minimizing the throughput of signals or data processed by the main processor. There is this.
또한 메인 프로세서에서 처리되는 신호나 데이터의 처리량을 최소화되어 디지털 처리 장치 전체의 전력 소모량을 줄일 수 있는 장점이 있다.In addition, the throughput of the signal or data processed in the main processor is minimized, thereby reducing the power consumption of the entire digital processing apparatus.
그리고 부가 프로세서가 메인 프로세서로부터 독립적으로 동작할 수 있어 부가 프로세서가 안정적인 동작할 수 있는 장점이 있다.In addition, since the additional processor may operate independently from the main processor, the additional processor may operate stably.
또한, 메인 프로세서의 자체 메모리의 용량을 많이 차지하지 않아 메인 프로세서의 자체 메모리의 용량을 증가시키지 않아도 되는 장점이 있다.In addition, since the main processor does not occupy much of its own memory, it does not need to increase the capacity of its own memory.
그리고, 부가 프로세서가 메인 프로세서와 독립적으로 연산 처리를 수행할 수 있게 되어 부가 프로세서를 이용한 다양한 부가 기능의 이용과 개발이 용이해지는 단점이 있다.In addition, the additional processor may perform arithmetic processing independently of the main processor, thereby making it easy to use and develop various additional functions using the additional processor.
Claims (20)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060118493A KR20080048291A (en) | 2006-11-28 | 2006-11-28 | Digital device consisting of multiple processors and method for multi processing interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060118493A KR20080048291A (en) | 2006-11-28 | 2006-11-28 | Digital device consisting of multiple processors and method for multi processing interface |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20080048291A true KR20080048291A (en) | 2008-06-02 |
Family
ID=39804539
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060118493A KR20080048291A (en) | 2006-11-28 | 2006-11-28 | Digital device consisting of multiple processors and method for multi processing interface |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20080048291A (en) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040225901A1 (en) * | 2003-05-05 | 2004-11-11 | Bear Eric Gould | Method and system for auxiliary processing of information for a computing device |
KR20040102251A (en) * | 2003-05-27 | 2004-12-04 | 한국과학기술원 | Apparatus for accelerating multimedia processing by using the coprocessor |
US20050278720A1 (en) * | 2004-05-27 | 2005-12-15 | Samsung Electronics Co., Ltd. | Distribution of operating system functions for increased data processing performance in a multi-processor architecture |
KR20060071344A (en) * | 2004-12-21 | 2006-06-26 | 가부시키가이샤 소니 컴퓨터 엔터테인먼트 | Information processing device, information processing method, semiconductor device, and computer program |
-
2006
- 2006-11-28 KR KR1020060118493A patent/KR20080048291A/en not_active Application Discontinuation
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20040225901A1 (en) * | 2003-05-05 | 2004-11-11 | Bear Eric Gould | Method and system for auxiliary processing of information for a computing device |
KR20040102251A (en) * | 2003-05-27 | 2004-12-04 | 한국과학기술원 | Apparatus for accelerating multimedia processing by using the coprocessor |
US20050278720A1 (en) * | 2004-05-27 | 2005-12-15 | Samsung Electronics Co., Ltd. | Distribution of operating system functions for increased data processing performance in a multi-processor architecture |
KR20060071344A (en) * | 2004-12-21 | 2006-06-26 | 가부시키가이샤 소니 컴퓨터 엔터테인먼트 | Information processing device, information processing method, semiconductor device, and computer program |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101203830B (en) | For the register file of digital signal processor operated in staggered multi-thread environment | |
CN101751114B (en) | Display switching method for mobile terminal and mobile terminal | |
US8610830B2 (en) | Video rotation method and device | |
EP1762937A1 (en) | Linkage operation method and mobile communication terminal | |
KR20080070392A (en) | Chip combined with a plurality of processor cores and data processing method thereof | |
US20070079015A1 (en) | Methods and arrangements to interface a data storage device | |
KR100782592B1 (en) | Device having shared memory and method for controlling shared memory | |
MX2007005812A (en) | Multimedia card interface method, computer program product and apparatus. | |
KR20060040610A (en) | Controlling memory access devices in a data driven architecture mesh array | |
EP2449460A1 (en) | A method, apparatus and computer program for creating software components for computing devices | |
KR100728650B1 (en) | Method and apparatus for sharing multi-partitioned memory through a plurality of routes | |
US8166105B2 (en) | Portable terminal, server, and method for realizing function of portable terminal using network | |
KR100731969B1 (en) | Method and apparatus for sharing memory through a plurality of routes | |
KR20080048291A (en) | Digital device consisting of multiple processors and method for multi processing interface | |
KR20150116720A (en) | Memory System and Electronic device including memory system | |
CN114978916B (en) | Configuration method of data transmission bandwidth and related equipment | |
KR20100067905A (en) | Interfacing unit and electric system including the same | |
KR100710626B1 (en) | Digital processing device and method for having extend structure of data-bus | |
CN110892391A (en) | Data processing system | |
US20080020752A1 (en) | Fault Tolerant User Interface for Wireless Device | |
KR20080050891A (en) | Method for setting additional function in digital device consisting of multiple processors and record media recorded resource binary for realizing the same | |
KR100592109B1 (en) | Method for controlling access to partitioned blocks of shared memory and portable terminal having shared memory | |
TW561767B (en) | Method for refreshing flash of a cellular phone | |
CN112306558A (en) | Processing unit, processor, processing system, electronic device, and processing method | |
US20090074122A1 (en) | Data transmission method and system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |