KR20080030543A - 무단 변경 방지 방법, 무단 변경 방지 프로세서, 무단 변경방지 제품, 무단 변경 방지 시스템 - Google Patents

무단 변경 방지 방법, 무단 변경 방지 프로세서, 무단 변경방지 제품, 무단 변경 방지 시스템 Download PDF

Info

Publication number
KR20080030543A
KR20080030543A KR1020070098873A KR20070098873A KR20080030543A KR 20080030543 A KR20080030543 A KR 20080030543A KR 1020070098873 A KR1020070098873 A KR 1020070098873A KR 20070098873 A KR20070098873 A KR 20070098873A KR 20080030543 A KR20080030543 A KR 20080030543A
Authority
KR
South Korea
Prior art keywords
memory page
security domain
access
page
memory
Prior art date
Application number
KR1020070098873A
Other languages
English (en)
Other versions
KR100927750B1 (ko
Inventor
데이비드 더럼
호뮤즈드 코스라비
라비 사히타
유데이 사바가온카
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080030543A publication Critical patent/KR20080030543A/ko
Application granted granted Critical
Publication of KR100927750B1 publication Critical patent/KR100927750B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1416—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights
    • G06F12/145—Protection against unauthorised use of memory or access to memory by checking the object accessibility, e.g. type of access defined by the memory independently of subject rights the protection being virtual, e.g. for virtual blocks or segments before a translation mechanism
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G06F12/1458—Protection against unauthorised use of memory or access to memory by checking the subject access rights
    • G06F12/1491—Protection against unauthorised use of memory or access to memory by checking the subject access rights in a hierarchical protection system, e.g. privilege levels, memory rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/52—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow
    • G06F21/54—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems during program execution, e.g. stack integrity ; Preventing unwanted data erasure; Buffer overflow by adding security routines or objects to programs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/62—Protecting access to data via a platform, e.g. using keys or access control rules
    • G06F21/6218—Protecting access to data via a platform, e.g. using keys or access control rules to a system of files or objects, e.g. local or distributed file system or database
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/78—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data
    • G06F21/79—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure storage of data in semiconductor storage media, e.g. directly-addressable memories
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2141—Access rights, e.g. capability lists, access control lists, access tables, access matrices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Health & Medical Sciences (AREA)
  • Bioethics (AREA)
  • General Health & Medical Sciences (AREA)
  • Storage Device Security (AREA)

Abstract

본원에서는 물리적 장치의 제1 메모리 페이지의 제1 보안 도메인을 물리적 장치의 제2 메모리 페이지의 제2 보안 도메인과 비교하기 위한 방법, 장치, 제품 및 시스템 - 보안 도메인은 물리적 장치의 프로세서의 하나 이상의 레지스터에 저장됨 - 을 개시한다. 그 비교에 기초하여, 제1 보안 도메인이 제2 보안 도메인과 상이한 경우, 프로세서는 제1 메모리 페이지로부터의 명령어가 제2 메모리 페이지에 액세스하는 것을 허용하지 않는다. 그 결과, 소프트웨어 에이전트, 특히, 중요 소프트웨어 에이전트는 VT 환경에서 더 효율적 및 효과적으로 보호될 수 있다.
Figure P1020070098873
보안 도메인, 메모리 페이지, 레지스터, 프로세서, 에이전트

Description

무단 변경 방지 방법, 무단 변경 방지 프로세서, 무단 변경 방지 제품, 무단 변경 방지 시스템{TAMPER PROTECTION OF SOFTWARE AGENTS OPERATING IN A VT ENVIRONMENT METHODS AND APPARATUSES}
본 실시예는 데이터 처리 및 정보 보증 분야, 특히, 두 페이지가 동일한 보호 도메인에 속하지 않을 경우, 제1 메모리 페이지의 명령어가 제2 메모리 페이지를 액세스하는 것을 허용하지 않음으로써, 가상 기술(VT;virtual technology) 환경에서 동작하는 소프트웨어 에이전트를 무단 변경(tampering)으로부터 보호하는 것에 관한 것이다.
메모리 기반의 공격은 정보 처리 시스템의 보안에 중대한 위협이다. 일부 이런 공격은 바이러스 또는 웜 등의 악성코드를 컴퓨터 시스템의 메모리에 저장하고, 그 후 합법적 프로그램을 실행하는 동안 버그 및/또는 버퍼 오버플로우 이용하여 제어를 악성코드에 전달하는 것을 포함한다.
이런 유형의 공격을 회피하는 한 가지 접근법은, 악성코드가 데이터로서 저장되고 후속하여 동일한 물리적, 선형 또는 논리적 메모리 공간 내에서 수행될 수 없도록, 데이터가 실행불가능한 것으로 저장되는 페이지를 지정하는데 사용될 수 있는 "실행 불가(execute disable)" 비트를 페이지 테이블 엔트리 내에 포함하는 것이다.
다른 접근법은 한 가지 컬러의 에이전트가 다른 것과 연관된 메모리를 액세스하는 것을 회피하기 위해 충분히 세밀한 입도성(granularity)으로 메모리를 논리적으로 분할하도록 에이전트와 연관된 "컬러(color)" 속성(그것들의 보안 및/또는 권한 도메인(privilege domain)을 반영함)을 저장하는 메모리 페이지 테이블을 사용하는 것을 포함한다. 하지만, 이런 접근법은 페이지 테이블에서 이용가능한 비트 수의 제한으로 인해 비교적 소수의 "컬러"(따라서 비교적 소수의 보안 인크레이브(enclave))를 할당하는 것에 제한된다. 또한, 프로세서 기술의 발전에 의해 이들 비트를 "컬러" 지시자로서 이용하지 않을 수 있다.
본 발명의 실시예는 예시적인 실시예로서 기술될 것이며, 동일 참조부호가 동일 요소를 나타내는 첨부 도면들에 예시되어 있으나, 이에만 제한되지 않는다.
본 발명의 실시예는 보안 도메인이 물리적 장치의 프로세서의 하나 이상의 레지스터에 저장되는, 물리적 장치의 제1 메모리 페이지의 제1 보안 도메인을 물리 적 장치의 제2 메모리 페이지의 제2 보안 도메인과 비교하기 위한 방법 및 장치를 포함하지만, 이에만 제한되지 않는다. 그 비교에 기초하여, 제1 보안 도메인의 권한 도메인이 제2 보안 도메인의 권한 도메인과 상이한 경우, 프로세서는 제1 메모리 페이지로부터의 명령어가 제2 메모리 페이지를 액세스하는 것을 허용하지 않는다. 결과로서, 소프트웨어 에이전트, 특히 중요 소프트웨어 에이전트는 VT 환경에서 보다 효율적이고 효과적으로 보호될 수 있다.
본 발명에 따르면, 소프트웨어 에이전트, 특히, 중요 소프트웨어 에이전트는 VT 환경에서 더 효율적 및 효과적으로 보호될 수 있다.
예시적인 실시예의 다양한 양상은 당업자가 그들 작업의 요지를 그 분야의 다른 업자에게 알리기 위해 통상적으로 사용하는 용어를 사용하여 기술될 것이다. 하지만, 다른 실시예가 기술된 양상의 일부만으로도 실시될 수 있다는 것은 당업자에게 자명할 것이다. 예시를 위해, 특정 숫자, 재료, 및 구성이 예시적인 실시예의 완전한 이해를 제공하도록 서술된다. 하지만, 다른 실시예가 특정 상세 없이 실시될 수 있다는 것은 당업자에게 자명할 것이다. 다른 경우, 공지된 특징은 생략 또는 간략화된다.
또한, 다양한 동작은 순서대로, 예시적인 실시예를 이해하는데 가장 유용한 방식으로, 다수의 구분된 동작으로서 기술될 것이며; 하지만, 상세한 설명의 순서는 이들 동작이 반드시 순서 의존적인 것임을 의미하도록 구성되지 않아야 한다. 특히, 이들 동작은 표시된 순서대로 수행될 필요가 없다.
"일 실시예에서"라는 문구는 반복적으로 사용되고 있다. 그 문구는 일반적으로 동일 실시예를 지칭하지 않으며; 하지만, 동일 실시예를 지칭할 수 있다. "포함하는(comprising, including)", 및 "갖는(having)"이라는 용어는 문맥이 달리 지시하는 않는 한 동일한 용어이다. "A/B"라는 문구는 "A 또는 B"를 의미한다. "A 및/또는 B"라는 문구는 "(A), (B), 또는 (A 및 B)"를 의미한다. "A, B, 및 C 중 적어도 하나"라는 문구는 "(A), (B), (C), (A 및 B), (A 및 C), (B 및 C) 또는 (A, B 및 B)"를 의미한다. "(A)B"라는 문구는 "(B) 또는 (A B)", 즉 A가 선택적인 것임을 의미한다.
도 1은 본 발명의 다양한 실시예의 개관을 나타낸다. 예시된 바와 같이, 프로세서(116)의 비교 논리(120)는 메모리 페이지(예컨대, 에이전트(114)에 할당됨)와 연관된 보안 도메인을 제2 메모리 페이지(에이전트(114)의 명령어가 참조 또는 액세스하려고 시도했음)의 보안 도메인과 비교할 수 있다. 그 비교의 결과에 기초하여, 비교 논리(120)는 페이지 폴트(fault)를 일으키고 참조 또는 액세스를 허용하지 않는 것, 또는 참조 또는 액세스를 허용하는 것 둘 중 하나를 행할 수 있다. 두 메모리 페이지와 연관된 보안 도메인은 컴퓨팅 장치(102)의 프로세서(116)의 변환 색인 버퍼(TLB;translation lookaside buffer)(118)에 저장되고, 프로세서(116)의 이전 보안 도메인(PSD;previous security domain) 및 현재 보안 도메인(CSD;current security domain) 레지스터(122)에 복사될 수 있다(참조 또는 액세스가 시도된 메모리 페이지에서 두 메모리 페이지가 이전 및 현재 메모리 페이지인 경우). 보안 도메인은 (예컨대, 가상 머신 관리자(104)의) 보안 도메인 할당 서비스(110)에 의해 미리 할당되고, 페이지 테이블(108)에 저장될 수 있고, 가상 머신 관리자(VMM;virtual machine manager)(104)에 의해 사용되어, (TLB(118)에 복사되기 전에) 가상 머신(106)의 게스트 물리적 주소를 프로세서(116)의 호스트 물리적 주소로 변환하게 된다.
다양한 실시예에서, 가상 머신(VM;virtual machine)(106) 및 가상 머신 관리자(104)는 프로세서(116)와 같은, 컴퓨팅 장치(102)의 동일한 또는 서로 다른 프로세서 코어들 또는 프로세서들에 의해 실행될 수 있고, 메모리(124)와 같은, 컴퓨팅 장치(102)의 메모리에 저장될 수 있다. 가상 머신(106)은 에이전트(114)와 같은 프로그램 및 모듈(이것은 프로그램 또는 프로그램의 모듈 중 어느 하나일 수 있음)과, 일 실시예에서는, 게스트 페이지 테이블(도시 생략)을 포함할 수 있다. 전술된 페이지 테이블(108) 및 보안 도메인 할당 서비스(110)에 더하여, 가상 머신 관리자(104)는 일 실시예에서, 에이전트가 메모리에 로드될 때 에이전트(114)의 무결성을 검증할 수 있는 무결성 측정 모듈(112)을 포함할 수 있다.
다양한 실시예에서, 본원에 통합된 본 발명의 실시예의 교시 이외에, 컴퓨팅 장치(102)는 본 분야의 공지된 단일 또는 멀티-프로세서 또는 프로세서 코어 중앙 처리 장치(CPU) 컴퓨팅 시스템일 수 있다. 컴퓨팅 장치(102)는 퍼스널 컴퓨터(PC), 워크스테이션, 라우터, 메인프레임, 블레이드(blade) 서버 또는 고밀도 서버 내의 모듈러 컴퓨터, PDA, 엔터테인먼트 센터, 셋톱 박스 또는 이동 장치일 수 있다. 컴퓨팅 장치(102)는 가상화 기술을 사용하여 가상 머신 관리자(104) 및 가 상 머신(106)과 같은, 복수의 가상 머신의 복수의 운영 체제를 동작시킬 수 있다. 컴퓨팅 장치(102)가 멀티 프로세서 또는 멀티 프로세서 코어 시스템(도 1에는 도시 생략됨)인 경우, 컴퓨팅 장치(102)의 각각의 가상 머신/가상 머신 관리자는 해당 가상 머신/가상 머신 관리자에 전용되는 프로세서 또는 프로세서 코어에 의해 동작될 수 있다. 단일 프로세서 또는 단일 프로세서 코어 컴퓨팅 장치(102)(도 1에 예시된 것과 같음)에서, 복수의 가상 머신과 가상 머신 관리자(104)는 단일 프로세서 또는 프로세서 코어(프로세서(116)와 같음)에 의해 동작될 수 있다. 예시적인 단일/멀티 프로세서 또는 프로세서 코어 컴퓨팅 장치(102)는 도 4에 예시되어 있으며, 하기에 보다 상세히 기술된다. 이하에서는, 청구항들을 포함하여, "프로세서" 및 "프로세서 코어"라는 용어는 문맥에서 달리 분명하게 지시하지 않는 한, 각각이 그 다른 한편을 포함하도록, 상호 교환적으로 사용될 수 있다.
일부 실시예에서, VMM(104)은 에이전트(114)의 메모리 페이지와 명령어가 액세스를 시도하는 메모리 페이지와 같은 메모리 페이지들을 포함하는, 장치(102)의 실제 하드웨어 리소스를 관리하는 것, 및 가상 머신 컴퓨팅 장치(102) 중에서 리소스의 사용을 조정하는 것인, 컴퓨팅 장치(102)의 서비스 파티션(partition)을 포함할 수 있다.
가상 머신(106)은, 본 발명의 실시예의 교시를 이외의, 어떤 종류의 가상 머신이라도 될 수 있다. 가상 머신(106)은 이것이 독자적 컴퓨터 시스템인 것처럼 거동하는 자가-내장형(self-contained) 운영 환경일 수 있다. 네트워크 패브릭(fabric)을 통해 컴퓨팅 장치(102)에 연결된 외부 시스템에게, 가상 머신(106)은 독자적 컴퓨팅 장치인 것으로 보일 수 있다. 가상 머신(106)은 또한 에이전트(114)와 같은, 복수의 에이전트를 관리할 수 있는 운영 체제를 가질 수 있고, 동작적으로 가상 머신(106)에 배타적으로 속하는 보호된 메모리 공간을 가질 수 있다. 일 실시예에서, 가상 머신(106)은 선형 주소와 게스트 물리적 주소 간에 매핑을 포함하는 게스트 페이지 테이블(도시 생략)을 포함할 수 있다. 전술된 바와 같이, 가상 머신(106)은 또한 에이전트(114)를 포함하고, 프로세스(116)에 의해 동작된다. 적합한 가상 머신 및 가상화 기술은 워싱턴주 레드몬드 소재의 마이크로소프트사, 캘리포니아주 팔로 알토 소재의 브이엠웨어 인크(VMware, Inc), 영국 캠브리지 소재의 젠소스(XenSource)사로부터 이용가능한 것들을 포함하지만, 이에만 한정되지 않는다.
또한 예시된 바와 같이, VMM(104)은 페이지 테이블(108) 구조를 포함할 수 있다. 일부 실시예에서, 도 3에 의해 하기에 예시된 바와 같이, 페이지 테이블(108)은 가상 머신(106)의 게스트 물리적 주소를 컴퓨팅 장치(102)의 호스트 물리적 주소에 매핑시키기 위해, 또 컴퓨팅 장치(102)의 메모리 페이지를 위한 보안 도메인을 저장하기 위해, 계층구조 방식으로 체계화될 수 있다. 예를 들어, 페이지 테이블(108)은 기본 및 확장 페이지 테이블을 포함하여, 가상 머신(106)의 선형 가상 주소를 가상 머신(106)의 게스트 물리적 주소에 매핑시키는 것과, 게스트 물리적 주소를 장치(102)의 호스트 물리적 주소에 매핑시키는 것을 제공하고, 또한 컴퓨팅 장치(102)의 메모리 페이지를 위한 보안 도메인을 저장할 수 있게 된다. 페이지 테이블(108)은, 에이전트(114)와 같은 가상 머신(106) 컴포넌트의 로딩에 응답하여, 그들의 게스트 물리적 주소가 호스트 물리적 메모리 페이지를 가리키도록 매핑시키는 이들 컴포넌트를 위한 엔트리를 추가하도록 VMM(104)에 의해 갱신될 수 있다. 또한, 확장 페이지 테이블(108)은 확장 페이지 테이블 포인터(EPTP;extended page table pointer)라 불리는 프로세서 레지스터에 의해 참조될 수 있다. EPTP는 보안 도메인 구성 옵션을 마킹할 수 있도록 해주는 소정의 비트들 포함할 수 있다. 다양한 레벨의 확장 페이지 테이블은 보안 도메인의 일부 또는 전부를 저장할 수 있는 확장 페이지 테이블 엔트리(EPTE;extended page table entry)를 포함할 수 있다. EPTE는 멀티-레벨의 페이징 구조를 형성할 수 있기 때문에, 멀티 레벨로부터의 보호 도메인 비트들은 보호 도메인을 고유하게 식별하도록 조합될 수 있다. 예시적인 EPTP 및 EPTE 구조가 도 2를 참조하여 보다 상세히 하기에 기술되어 있다.
일부 실시예에서, 이전에 언급한 바와 같이, VMM(104)은 에이전트를 위한 보안 도메인을 판정하고, 판정된 도메인을 에이전트의 메모리 페이지 또는 페이지들과 연관시키고, 판정된 도메인을 메모리 페이지 또는 페이지들을 가리키는 EPTE 구조(들) 내에 저장할 수 있는 보안 도메인 할당 서비스(110)(이하에서는, 할당 서비스)를 포함할 수 있다. 할당 서비스(110)는 고유한 보안 도메인을 에이전트 각각에 할당할 수 있고, 동일한 보안 도메인을 동일한 에이전트의 연관된 모듈에, 또는 연관된 에이전트에 할당할 수 있다. 또한, 할당 서비스(110)는 특수한 보안 도메인을 가상 머신(106)의 기본 컴포넌트에, 또는 레가시(legacy) 애플리케이션에 할당할 수 있다. 스케줄러, 로더, 및 메모리 관리자 등의 기본 컴포넌트에는 그것들 의 명령어가 서로 다른 보안 도메인을 소유하는 메모리 페이지를 액세스하도록 허용하는 감독(supervisory) 보안 도메인이 할당될 수 있다. 이런 의미에서, 보안 도메인은 부분적으로 순서매김되고, 일부 보안 도메인은 다른 보안 도메인보다 특권화될 수 있다(항상 그러한 것은 아님). 레가시 애플리케이션은 보안 도메인을 할당받을 수 없고(또는 "0"의 보안 도메인이 주어짐), 이와 같이 보안 도메인을 갖는 메모리 페이지를 액세스할 수 없다. 다양한 실시예에서, 할당 서비스(110)는 또한 도메인이 할당된 메모리 페이지가 숨겨진 메모리 페이지인지 여부 등의, 판정된 보안 도메인과 연관된 피처를 판정할 수 있다. 일 실시예에서, 도 3을 참조하여 하기에 기술된, 보안 도메인의 일부는 네스티드(nested) 방식으로 다수의 EPTE에 저장될 수 있다. 이런 실시예에서, 할당 서비스(110)는 네트워크 드라이버, 에이전트 각각에 대해 동일한 보안 도메인의 일부, 및 에이전트 모듈 각각에 대해 고유한 일부 등의 논리적 그룹으로부터 에이전트를 할당할 수 있어서, 할당된 보안 도메인의 논리적 체계화를 허용하게 된다. 다른 실시예에서, 할당 서비스(110)는 VMM(104)의 컴포넌트라기보다는 가상 머신(106)과 같은 가상 머신의 컴포넌트일 수 있다.
다양한 실시예에서, 이전에 언급한 바와 같이, VMM(104)은 또한 에이전트(114)가 가상 머신(106) 메모리에 로드될 때, 에이전트(114)의 무결성을 검증할 수 있는 무결성 측정 모듈(IMM;integrity measurement module)(112)을 포함할 수 있다. IMM(112)은 에이전트(114)의 무결성을 증명하기 위해, 메모리 페이지의 암호화 해시(cryptographic hash)와 같은 본 분야의 임의의 공지된 방법을 사용할 수 있다. 에이전트(114)의 무결성을 검증함으로써, IMM(112)은 추가 보안 계층을 제공할 수 있고, 심지어 그 보안 도메인을 할당하기 전이라도 에이전트(114)의 오염을 탐지하는 것을 허용하게 된다. 일부 실시예에서, 컴퓨팅 장치(102)는 IMM(112)을 포함할 수 있는 추가 가상 머신(도시 생략)을 포함할 수 있다. 이런 실시예에서, VMM(104)의 무결성 서비스(도시 생략)는, IMM(112)에 의한 평가를 위해, 에이전트의 검증 결과를 반환할 수 있는 추가 가상 머신 내로 에이전트(114)의 메모리 페이지의 사본을 매핑시킬 수 있다.
다양한 실시예에서, 이전에 언급한 바와 같이, 가상 머신(106)은 에이전트(114)와 같은 하나 이상의 애플리케이션을 포함할 수 있다. 에이전트(114)는 다른 에이전트의 메모리 페이지를 액세스하는 데 필요한 명령어들을 갖는 프로그램 또는 프로그램 모듈을 포함하는 어떤 종류의 에이전트라도 가능하다. 이런 액세스는 판독 또는 기입 액세스, 또는 액세스가 시도되는 메모리 페이지에 저장된 에이전트로의 전이에 대한 호출(call to transition) 또는 점프(jump)일 수 있다. 에이전트(114)는 가상 머신(106)의 합법적(또는 오염된) 에이전트일 수 있거나, 웜 또는 바이러스 등의 악성프로그램일 수 있다. 일부 실시예에서, 에이전트(114)는 스케줄러, 로더, 메모리 관리자, 또는 보안 도메인 할당 서비스(110)와 같은 수많은 신뢰된 가상 머신(106) 기본 컴포넌트 중 하나일 수 있다(VMM(104)에 의해 구현되지 않은 경우). 이런 컴포넌트에는, 전술된 바와 같이, 컴포넌트(114)의 명령어가 서로 다른 보안 도메인을 갖는 메모리 페이지를 액세스하도록 허용하는 특수한 감독 보안 도메인이 할당될 수 있다. 다른 실시예에서, 보안 도메인을 할당받지 않은 에이전트(114)는 레가시 애플리케이션일 수 있다. 전술된 바와 같이, 에이전트(114)는 그 자체가 보안 도메인과 연관된 가상 머신(106)의 메모리 페이지에 저장될 수 있다.
도시된 바와 같이, 본 발명의 실시예의 교시를 제외하면, 프로세서(116)가 Pentium® Processor Family, Itanium® Processor Family 또는 Intel Corporation의 기타 프로세서 패밀리의 프로세서나, 다른 회사의 임의의 기타 범용 또는 기타 프로세서와 같은, 임의의 다양한 서로 다른 타입의 프로세서일 수 있다. 프로세서(116)는 가상 머신(106)과 그것의 에이전트, 가상 머신 관리자(104)와 그것의 에이전트를 실행할 수 있으며, 메모리 페이지의 보안 도메인을 저장하기 위해 변경되고 연관된 비교 논리(120)를 갖는 TLB(118)를 갖는 하나 이상의 TLB(118)와, CSD 및 PSD 레지스터(122)를 포함할 수 있다. 다양한 메모리 페이지를 위해 VMM(104)의 보안 도메인 할당 서비스(110)에 의해 페이지 테이블(108)에 할당 및 저장된 보안 도메인을 카피하기 위해 TLB(118)가 개선될 수 있다. 메모리 페이지를 액세스하기 위해 탐색하는 에이전트(114)의 명령어를 처리하는데 있어서, 가상 머신(106), VMM(104) 및 프로세서(116)의 메모리 관리 논리는 명령어에 의해 참조된 선형 주소를 가상 머신(106)의 게스트 페이지 테이블(도시 생략)로부터 얻어진 게스트 물리적 주소에 매핑할 수 있는데, 가상 머신(106)은 그리고 나서 논리에 의해 명령어의 선형 주소에 의해 참조되는 실제 메모리 페이지의 호스트 물리적 주소에 매핑될 수 있다. 게스트 물리적 주소를 호스트 물리적 주소에 매핑하는 것은 확장 페이지 테이블일 수 있는 VMM(104)의 페이지 테이블(108)로부터 얻어질 수 있다. TLB(118)는 이 프로세스에서 다양한 레벨의 주소 변환을 저장하기 위해 광범위하게 사용될 수 있다. 프로세서(116)의 논리는 그리고 나서 CSD 레지스터(122)에 현재 저장되어 있는 메모리 페이지의 보안 도메인을 PSD 레지스터(122)에 복사하고, 액세스 되고 있는 메모리 페이지의 보안 도메인을 CSD 레지스터(122)에 복사할 수 있다. 논리(120)는 CSD 및 PSD 레지스터(122) 내의 현재 및 이전 보안 도메인을 또한 비교하여 참조/액세스를 허용할지 하지 않을지를 판정한다.
여러 실시예에서, 보안 도메인을 저장하기 위한 변경을 제외하고는, TLB(118)가 당해 기술분야에 공지된 임의의 변환 색인 버퍼(translation lookaside buffer)일 수 있다. 또한, TLB(118)는 게스트 물리적 주소에 대한 명령어에 의해 참조되는 선형 메모리 주소의 매핑을 저장하고, 명령어가 참조 또는 액세스를 시도하고 있는 메모리 페이지를 지시하는 호스트 물리적 주소에 대한 게스트 물리적 주소의 매핑을 저장할 수 있다. 보안 도메인 및 TLB(118)의 매핑은 프로세서(116)의 논리에 의해 갱신될 수 있다.
앞서 언급된 바와 같이, 프로세서(116)는 PSD 및 CSD 레지스터(122)에 저장된 보안 도메인을 비교하기 위한 비교 논리(120)와, PSD 및 CSD 레지스터(122)를 포함할 수 있다. 비교는 임의의 공지된 접근법에 따라 수행될 수 있다. 예를 들면, 보안 도메인이 수치적 값들과 연관되어 있는 경우에는, 그 값이 서로 같은지 아닌지, 하나의 또는 양쪽 모두의 값이 영인지 아닌지(상술된 바와 같이, 어떤 보안 도메인도 나타내지 않음), 또는 하나의 또는 양쪽 모두의 값이 최대값과 같은, 감독 보안 도메인을 나타내는 디폴트(default) 값인지 아닌지를 비교 논리(120)가 판별할 수 있다. 비교 논리(120)는 그러면 비교에 의해 얻어진 결과를 사용하여 메모리 페이지를 참조 또는 액세스하기 위한 명령어를 허용하지 않을 수 있다. 일 실시예에서, 비교 논리(120)는, 명령어가 참조 또는 액세스를 시도하고 있는 메모리 페이지의 보안 도메인과 명령어를 포함하는 메모리 페이지의 보안 도메인이 동일한 경우에 참조 또는 액세스를 허용할 수 있고, 보안 도메인이 서로 다른 경우에 참조 또는 액세스를 허용하지 않을 수 있다. 비교 논리(120)는 페이지 폴트 예외를 일으킴으로써 참조 또는 액세스를 허용하지 않을 수 있다.
또한, 비교 논리(120)는 추가적인 기준에 기초하여 참조 또는 액세스를 허용할지 하지 않을지를 판정할 수 있다. 예를 들면, 하나의 보안 도메인(예를 들면, "0")이 아무런 보안 도메인도 나타내지 않을 수 있어서, 어떤 보안 도메인으로도 표시되지 않은 메모리 페이지가 임의의 다른 페이지에 의해 액세스 될 수 있다. 또한, 상술한 바와 같이, 페이지 테이블(108)의 EPTE가 페이지가 숨겨져 있는지 아닌지의 여부를 정의하는 필드 또는 비트를 포함할 수 있다. 비트는 0으로 설정될 수 있어서, 보안 도메인 비교의 결과에 관계없이, 임의의 기타 페이지가 참조된 페이지로부터 판독하도록 허용하거나, 1로 설정되어, 비교 논리(120)가 보안 도메인 비교에 기초하여 참조 또는 액세스를 판독하는 것을 허용하지 않을 수 있다. 어떤 실시예에서는, 숨겨진 비트가 보안 도메인과 함께 프로세서(116) 논리에 의해 검색될 수 있고 TLB(118)의 페이지 테이블에 저장될 수 있다. 기입 참조 또는 액세스는 숨겨진 비트의 설정에 관계없이 방지될 수 있다.
또한, 비교 논리(120)가 명령어 제어 흐름에 기초하여 참조 또는 액세스를 허용할지 하지 않을지를 판정할 수 있다. 예를 들면, 명령어는 프로그램에 대한 허용된 엔트리 포인트를 표시하기 위해 사용될 수 있다. Pentium® Processor Family의 아키텍처를 따르는 실시예에서는, 이 목적을 위해 새로운 명령어(예를 들면, "Directed Address Vector" 또는 "DAV" 명령어)가 추가될 수 있다. 점프 또는 기타 제어 흐름 명령어가 하나의 보안 도메인의 메모리 페이지로부터 다른 보안 도메인의 메모리 페이지의 DAV 명령어로 실행되는 경우에는, 참조 또는 액세스가 허용될 수 있다. 그러나, 점프가 DAV 명령어가 아닌, 기타 보안 도메인의 페이지에 관한 것인 경우에는, 참조 또는 액세스가 허용되지 않을 수 있다. 따라서, 프로그램에 대한 엔트리를 허용하기 위해, 정의된 보안 인터페이스를 제공할 수 있는 예상된 포인트에서만 DAV 명령어가 사용될 수 있다. 다른 보안 도메인의 프로그램에서 프로그램의 랜덤 또는 예상되지 않은 섹션으로의 점프가 방지될 수 있다. 마지막으로, DAV 명령어처럼 보이는 위조된 비트 시퀀스를 갖는 데이터 페이지가 프로세서(116)에 의해 실행되지 않을 것을 보장하면서, DAV 명령어는 오직 실행가능한 페이지에서만 실행될 수 있다(예를 들면, Pentium® 4 및 기타 프로세서 패밀리의 아키텍처에 따라 XD 비트를 사용하는 eXecute Disabled에서는 불가능함).
또한, 비교 논리(120)는 페이지 폴트가 보안 도메인 불일치 또는 위반에 의해 발생되었는지 아닌지의 여부를 포함하는 페이지 폴트 보고를 또한 가능하게 할 수 있다. 예를 들면, 페이지 폴트를 일으키는 비교 논리(120)가 지시를 제공할 수 있어서, 페이지 폴트 에러 코드의 비트(예를 들면, Pentium® Processor Family의 아키텍처에 따라서 스택에 밀어 넣어진 페이지 폴트 에러 코드의 비트 5)가 보안 도메인 위반 비트로서 설계될 수 있으며, 1로 설정되어 페이지 폴트가 보안 도메인 불일치에 의해 일어났음을 지시할 수 있다. 이 비트는 다른 플래그의 문맥에서 해석될 수 있다. 예를 들면, 보안 도메인 위반이 명령어 꺼냄(fetch)에 의해 발생한 경우에는, 에러 코드 내의 명령어 꺼냄 비트가 1로 설정될 수 있다. 보안 도메인 위반이 판독 또는 기입에 의해 발생한 경우에는, 판독/기입 비트가 판독을 위해서 0으로 또는 기입을 위해서 1로 설정될 수 있다. 또한, 결함을 발생시킨 에이전트(114)의 메모리 페이지의 선형 주소가 예를 들면, Pentium® Processor Family의 아키텍처에 따르는 프로세서의 CR2 제어 레이스터에 저장될 수 있다.
도시된 바와 같이, 컴퓨팅 환경(102)의 메모리(124)가 VMM(104), VM(106) 및 그것들의 구성 요소를 제외하고, 프로세서(116)에 의해 실행될 수 있는 명령어의 저장이 가능한 임의의 종류의 당해 기술분야에 공지된, 메모리 장치일 수 있다. 일 실시예에서는, 메모리(124)가 적어도 VMM(104) 및 VM(106)을 포함하면서, 수많은 가상 머신 사이에서 파티션될 수 있다.
요컨대, 보안 도메인 할당 서비스(110)가 보안 도메인을 메모리 페이지에 할당하기 위해 추가될 수 있다. 페이지 테이블(108) 및 TLB(118)는 할당된 보안 도메인을 저장하기 위해 개선될 수 있고, 프로세서(116)는, 현재 및 이전 메모리 페이지의 보안 도메인을 저장하기 위한 PSD 및 CSD 레지스터(122)와, 이전 및 현재 메모리 페이지의 보안 도메인을 비교하여 참조/액세스를 허용할지 하지 않을지를 결정하기 위한 비교 논리(120)를 포함하기 위해 변경될 수 있다.
도 2는 본 발명의 다양한 실시예의 방법의 선택된 동작의 흐름도를 도시한 다. 도시된 바와 같이, 다양한 실시예에서, 컴퓨팅 장치의 무결성 측정 모듈(integrity measurement module; IMM)이 컴퓨팅 장치 에이전트들의 무결성을, 그 에이전트 중의 하나가 메모리에서 생겨날 때마다 검증할 수 있다(블록 202). IMM은 컴퓨팅 장치의 가상 머신 관리자(virtual machine manager; VMM) 내에 또는 검증되고 있는 에이전트를 포함하지 않는 컴퓨팅 장치의 가상 머신(VM) 내에 존재할 수 있다. IMM은 에이전트를 포함하는 메모리 페이지의 사본을 수신할 수 있고, 도 1을 참조하여 상술된 방식으로 에이전트를 검증할 수 있다. 에이전트를 검증하는데 있어서, VMM의 보안 도메인 할당 서비스는 보안 도메인을 컴퓨팅 장치의 VM의 에이전트에 할당할 수 있다(블록 204). 할당 서비스는 보안 도메인을 VMM의 확장 페이지 테이블의 해당하는 확장 페이지 테이블 입력(extended page table entry; EPTE) 구조에 저장함으로써 할당된 보안 도메인을 에이전트에 배정된 모든 메모리 페이지와 연관시킬 수 있고, 상술된 숨겨진 비트와 같은, 보안 도메인 구성 값을, 또한, 복사되어 TLB에 저장되는 EPTE와 연관된 확장 페이지 테이블 포인터(extended page table pointer; EPTP) 구조 내에 설정할 수 있다(블록 206).
상술한 내용을 추가로 설명하면, 컴퓨팅 장치의 VM과 연관된 프로세서가 컴퓨팅 장치의 제1 메모리 페이지에 상주하는 에이전트의 명령어를 에이전트할 때 - 명령어는 제2 메모리 페이지의 참조 또는 액세스를 시도함 - , 블록(208)에서, 프로세서의 논리는 PSD 및 CSD 레지스터에 저장된 이전 및 현재 메모리 페이지의 보안 도메인을 갱신할 수 있다.
일단 제2 메모리 페이지의 보안 도메인이 검색되어 저장되면, 블록(210)에서 프로세서의 비교 논리는 PSD 및 CSD에 저장된 보안 도메인을 비교할 수 있다. 적어도 부분적으로 비교 결과에 기초하여, 비교 논리는 블록(220)에서 명령어가 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하거나, 블록(222)에서 액세스를 허용하지 않을 수 있다. 보안 도메인의 비교에 더하여, 비교 논리는 다수의 기타 테스트를 수행하도록 구성될 수 있다. 예를 들어, 블록(212)에서, 비교 논리는 제1 메모리 페이지의 보안 도메인이 제2 메모리 페이지의 보안 도메인과 상이한지를 판정할 수 있다. 보안 도메인이 동일한 경우, 블록(220)에서, 비교 논리는 액세스를 허용할 수 있다. 한편, 보안 레벨이 상이한 경우, 블록(214)에서, 비교 논리는 또한 상술한 숨겨진 비트가 제2 메모리 페이지에 대해 설정되는지를 판정할 수 있다. 숨겨진 비트가 설정되는 경우, 블록(222)에서, 비교 논리는 액세스를 허용하지 않을 수 있다. 그러나, 숨겨진 비트가 설정되지 않는 경우, 블록(216)에서, 비교 논리는 또한 시도된 액세스가 판독 참조 또는 액세스인지를 판정할 수 있다. 참조 또는 액세스가 판독 참조 또는 액세스인 경우, 블록(220)에서, 비교 논리는 액세스를 허용할 수 있다. 한편, 참조 또는 액세스가 판독 참조 또는 액세스가 아닌 경우, 블록(218)에서, 비교 논리는 참조 또는 액세스가 ("DAV 명령어"로서 상술한) 제2 메모리 페이지의 승인된 엔트리 포인트에 대한 점프 또는 호출 명령어와 같은 제어 흐름 전이인지를 판정할 수 있다. 명령어가 허용된 엔트리 포인트에 대한 점프 또는 호출인 경우, 블록(220)에서, 비교 논리는 명령어를 허용할 수 있다. 명령어가 점프 또는 호출이 아니거나, 승인된 엔트리 포인트 이외의 메모리에 대한 점프 또는 호출인 경우, 블록(222)에서, 비교 논리는 명령어가 제2 메모리 페이지 를 참조하거나 액세스하는 것을 허용하지 않을 수 있다.
명령어가 제2 메모리 페이지를 참조하거나 액세스하는 것이 허용되지 않은 경우, 블록(224)에서, 비교 논리는 페이지 폴트를 일으킬 수 있다. 몇몇 실시예에서, 페이지 폴트는 참조 또는 액세스 타입의 디스크립터, 및 허용되지 않은 참조 또는 액세스를 시도하는 제1 메모리 페이지의 주소를 포함할 수 있다.
도 3은 논리적으로 정렬된 방식으로 메모리 페이지 보안 도메인을 저장하도록 구성된 예시적인 확장 페이지 테이블 구조를 도시한다. 맨 왼쪽 블록에는 보안 도메인 우선 순위를 저장할 수 있는 예시적인 확장 페이지 테이블 포인터(Extended Page Table Pointer; EPTP)가 도시되어 있다. EPTP는 예를 들어, 다수의 예약 비트와, 중앙 및 오른쪽 블록 열에 도시된 EPTE 블록과 같은 512개의 확장 페이지 테이블 엔트리를 유지하는 4 KB 메모리 페이지의 물리적 주소(48 비트 필드)와 구성/허용 비트를 포함하는 64 비트 구조일 수 있다. 예약 비트는 명령어에 의해 액세스되고 있는 메모리 페이지가 할당된 보안 도메인을 갖는지, 페이지가 숨겨져 있는지, 페이지가 전이 페이지(DAV)인지 등을 지시하는데 이용될 수 있다. 중앙 및 오른쪽에 도시된 EPTE 블록은 EPTP 블록에 의해 지시된 메모리 페이지의 EPTE일 수 있다. EPTE 블록은 예를 들어, 명령어에 의해 액세스 시도되는 물리적 페이지 프레임인 페이지 프레임의 주소를 제공하는 40 비트 주소 필드를 포함하거나, 그 대신에, 또한 주소 변환에 이용될 수 있는 다른 512개의 EPTE를 포함한 다른 메모리 페이지의 주소를 제공할 수 있다. 오른쪽에 있는 EPTE 블록을 지시하는 것으로 도시되어 있는 중앙의 EPTE 블록은 그러한 포인팅 EPTE를 구성한다. 또한, EPTE의 10 비트는 보안 도메인을 저장하는데 이용될 수 있다.
몇몇 실시예에서, CPU는 블록의 중앙 및 오른쪽 열에 있는 도메인과 같은 EPTE의 적어도 2개의 도메인을 파스하여, 액세스 시도되는 메모리 페이지의 게스트 물리적 주소를 변환할 수 있다. 따라서, 2개의 EPTE가 임의의 주어진 페이지 프레임과 연관되기 때문에, 메모리 페이지에 보안 도메인을 할당하는데 20 비트를 이용할 수 있다. 또한, 제1 EPTE의 10 비트가 최대 512개의 메모리 페이지 프레임에 의해 공유될 수 있기 때문에, 보안 도메인 할당 서비스는 그 아티팩트를 이용하여 (예를 들어, 모든 네트워크 드라이버가 자신의 보안 도메인과 동일한 처음 10 비트를 공유하는) 논리 방식으로 보안 도메인 공간을 분할할 수 있다.
도 4는 본 발명의 여러 실시예를 실시하는데 이용하기에 적합한 예시적인 컴퓨터 시스템을 도시한다. 도 4에 도시된 바와 같이, 컴퓨팅 시스템(400)은 다수의 프로세서 또는 프로세서 코어(402; 예를 들어, 프로세서(116)), 및 시스템 메모리(404; 예를 들어, 메모리(124))를 포함한다. 청구항을 포함하는 본원을 위해서, "프로세서"와 "프로세서 코어"란 용어는, 문맥이 명시적으로 달리 규정하지 않는 한, 동의어로 고려될 수 있다. 또한, 컴퓨팅 시스템(400)은 대용량 저장소(406; 예를 들어, 디스켓, 하드 드라이브, CDROM(compact disc read only memory) 등), I/O 장치(408; 예를 들어, 키보드, 커서 컨트롤 등) 및 통신 인터페이스(410; 예를 들어, 네트워크 인터페이스 카드, 모뎀 등)를 포함한다. 상술한 요소들은 하나 이상의 버스를 표현하는 시스템 버스(412)를 통해 서로 접속된다. 다중 버스의 경우, 버스들은 하나 이상의 버스 브리지(도시 생략)에 의해 브리지된다. 여러 실시 예에서, 대용량 저장소(406)는 가상 머신에 의해 사용하기 위해 다수의 파티션으로 분할될 수 있고, 각각의 가상 머신은 전용의 할당된 파티션을 갖는다.
이들 요소들 각각은 당해 기술분야에서 공지되어 있는 자신의 통상의 기능을 수행한다. 특히, 프로세서(들)(402)는 상술한 인핸스드 TLB, PSD 및 CSD 레지스터, 및 보안 도메인 비교 논리를 이용하여 향상된다. 또한, 시스템 메모리(404)와 대용량 저장소(406)는 본원에서 일괄하여 참조 부호 "422"로서 지시되는 보안 도메인 할당 서비스, IMM 등을 구현하는 프로그래밍 명령어의 작업용 사본과 영구적 사본을 저장하는데 사용될 수 있다. 명령어(422)는 C와 같은 하이 도메인 언어 또는 프로세서(들)(402)에 의해 지원되는 어셈블러 명령어로부터 컴파일될 수 있다.
프로그래밍 명령어의 영구적 사본은 예를 들어, CD(compact disc)와 같은 배포 매체(도시 생략)를 통해, 또는 (분배 서버(도시 생략)로부터의) 통신 인터페이스(410)를 통해 공장이나 필드에서 영구적 저장소(406) 내에 배치될 수 있다.
이들 요소들(402 내지 412)의 구성은 공지되어 있으므로, 더 이상 설명하지 않을 것이다.
이상, 본원에서는 특정 실시예를 도시하고 설명하였지만, 당업자라면 본 발명의 실시예의 범위로부터 일탈함이 없이 도시되고 설명된 특정 실시예를 다양한 다른 및/또는 등가 구현예가 대체할 수 있다는 것을 알게 될 것이다. 본원은 본원에서 설명된 실시예들의 임의의 변경이나 변형을 포함하는 것으로 의도된다. 따라서, 본 발명의 실시예들은 청구항과 그 등가물에 의해서만 제한되는 것으로 명백히 의도된다.
도 1은 본 발명의 다양한 실시예의 개관을 나타내는 도면.
도 2는 본 발명의 다양한 실시예의 방법의 선택된 동작에 대한 흐름도를 나타내는 도면.
도 3은 논리적 순서화된 방식으로 메모리 페이지 보안 도메인을 저장하도록 적응된 예시적인 확장된 페이지 테이블 구조를 나타내는 도면.
도 4는 본 발명의 다양한 실시예를 실시하는 데 사용되는 예시적인 컴퓨터 시스템을 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
102 : 컴퓨팅 장치
104 : 가상 머신 관리자
106 : 가상 머신
108 : 페이지 테이블
110 : 보안 도메인 할당 서비스
112 : 무결성 측정 모듈
114 : 에이전트
116 : 프로세서
120 : 비교 논리

Claims (29)

  1. 무단 변경 방지 방법으로서,
    물리적 장치의 제1 메모리 페이지의 제1 보안 도메인과 상기 물리적 장치의 제2 메모리 페이지의 제2 보안 도메인을 상기 물리적 장치의 프로세서의 변환 색인 버퍼의 레지스터에 저장하는 단계;
    상기 제1 메모리 페이지의 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하기를 시도할 때, 상기 제1 및 제2 메모리 페이지의 상기 제1 및 제2 보안 도메인을 분석하는 단계; 및
    상기 제1 메모리 페이지로부터의 상기 명령어가 상기 제1 및 제2 보안 도메인의 분석에 적어도 부분적으로 기초하여 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하지 않는 단계를 포함하는 무단 변경 방지 방법.
  2. 제1항에 있어서, 상기 저장 단계는 상기 참조 또는 액세스가 시도될 때 상기 변환 색인 버퍼로부터 상기 제1 및 제2 보안 도메인을 검색하는 단계 및 상기 검색된 제1 및 제2 보안 도메인을 상기 변환 색인 버퍼의 상기 레지스터에 저장하는 단계를 포함하는 방법.
  3. 제2항에 있어서, 상기 물리적 장치의 가상 머신 관리자의 페이지 테이블로부터 상기 제1 및 제2 보안 도메인을 검색하는 단계, 및 상기 검색된 제1 및 제2 보 안 도메인을 상기 변환 색인 버퍼에 저장하는 단계를 더 포함하고,
    상기 가상 머신 관리자의 상기 페이지 테이블은 확장 페이지 테이블이고, 상기 확장 페이지 테이블은,
    보안 도메인이 상기 보안 도메인과 연관된 특징들 및 연관된 메모리 페이지에 대해 설정되었는지를 각각 지시하는 확장 페이지 테이블 포인터 구조, 및
    연관된 메모리 페이지에 할당된 보안 도메인을 저장하는 확장 페이지 테이블 엔트리 구조를 포함하는 방법.
  4. 제3항에 있어서, 복수의 확장 페이지 테이블 엔트리 구조로부터의 비트 - 상기 확장 페이지 테이블 엔트리 구조의 적어도 일부는 서로 상이한 네스팅 레벨을 가짐 - 는 하나의 보안 도메인을 저장하는데 이용될 수 있는 방법.
  5. 제1항에 있어서, 상기 허용하지 않는 단계는 페이지 폴트를 일으키는 단계를 포함하고, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이한 경우, 상기 제1 메모리 페이지의 상기 명령어는 상기 제2 메모리 페이지를 참조하거나 액세스하는 것이 허용되지 않는 방법.
  6. 제1항에 있어서, 상기 제2 메모리 페이지가 숨겨진 메모리 페이지인지를 판정하는 단계를 더 포함하고, 상기 제2 메모리 페이지가 숨겨진 메모리 페이지인 경우, 상기 제1 메모리 페이지의 상기 명령어는 또한 상기 제2 메모리 페이지를 참조 하거나 액세스하는 것이 허용되지 않는 방법.
  7. 제6항에 있어서, 상기 참조 또는 액세스가 판독 또는 기입 참조 또는 액세스인지를 판정하는 단계, 상기 제2 메모리 페이지가 숨겨진 메모리 페이지가 아닌 경우, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이하며 상기 참조 또는 액세스가 판독 참조 또는 액세스이면, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하는 단계, 및 상기 제1 보안 도메인이 상기 제2 보안 도메인보다 하위이며 상기 참조 또는 액세스가 기입 참조 또는 액세스이면, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하지 않는 단계를 더 포함하는 방법.
  8. 제1항에 있어서, 상기 참조 또는 액세스가 상기 제2 메모리 페이지의 허용된 엔트리포인트에 대한 점프 또는 호출 중 하나인 경우, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이한지 여부에 관계없이, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하는 단계를 더 포함하는 방법.
  9. 제1항에 있어서, 상기 제2 보안 도메인이 적어도 소정의 보안 도메인보다 우선 순위가 높지 않은 경우, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하는 단계를 더 포함하는 방법.
  10. 제1항에 있어서, 상기 제2 메모리 페이지는 중요 운영 체제 컴포넌트를 저장하고, 상기 제2 보안 도메인은 감독 보안 도메인인 방법.
  11. 제1항에 있어서, 상기 물리적 장치의 가상 머신 관리자의 보안 도메인 할당 서비스에 의해, 적어도 상기 제1 및 제2 보안 도메인을 할당하는 단계를 더 포함하는 방법.
  12. 제1항에 있어서, 상기 물리적 장치의 가상 머신 관리자의 무결성 측정 모듈에 의해 상기 제1 메모리 페이지와 함께 할당되는 상기 물리적 장치의 가상 머신의 에이전트의 무결성을 검증하는 단계를 더 포함하는 방법.
  13. 무단 변경 방지 프로세서로서,
    프로세서를 갖는 물리적 장치의 제1 및 제2 메모리 페이지의 제1 및 제2 보안 도메인을 저장하기 위한 제1 및 제2 레지스터를 포함하는 변환 색인 버퍼; 및
    상기 변환 색인 버퍼에 접속되며, 상기 제1 메모리 페이지의 상기 제1 보안 도메인을 상기 제2 메모리 페이지의 상기 제2 보안 도메인과 비교하고 - 상기 보안 도메인은 상기 변환 색인 버퍼로부터 검색됨 - , 상기 제1 보안 도메인이 상기 제2 보안 도메인보다 상위이거나 같은 경우, 상기 제1 메모리 페이지로부터의 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하도록 구성되는 비교 논리를 포함하는 무단 변경 방지 프로세서.
  14. 제13항에 있어서, 상기 변환 색인 버퍼에 저장된 상기 보안 도메인은 상기 물리적 장치의 가상 머신 관리자의 페이지 테이블로부터 검색되었고, 상기 가상 머신 관리자의 상기 페이지 테이블은 확장 페이지 테이블이고, 상기 확장 페이지 테이블은,
    보안 도메인이 상기 보안 도메인과 연관된 특징들 및 연관된 메모리 페이지에 대해 설정되었는지를 지시하도록 각각 구성되는 확장 페이지 테이블 포인터 구조, 및
    연관된 메모리 페이지에 할당된 보안 도메인을 저장하도록 구성되는 확장 페이지 테이블 엔트리 구조를 포함하는 프로세서.
  15. 제13항에 있어서, 상기 비교 논리는 또한 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이한 경우, 페이지 폴트를 일으켜 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하지 않도록 구성되는 프로세서.
  16. 제13항에 있어서, 상기 비교 논리는 또한 상기 제2 메모리 페이지가 숨겨진 메모리 페이지인지를 판정하도록 구성되고, 상기 제2 메모리 페이지가 숨겨진 메모리 페이지인 경우, 상기 제1 메모리 페이지의 상기 명령어는 또한 상기 제2 메모리 페이지를 참조하거나 액세스하는 것이 허용되지 않는 프로세서.
  17. 제16항에 있어서, 상기 비교 논리는 또한 상기 참조 또는 액세스가 판독 또는 기입 참조 또는 액세스인지를 판정하고, 상기 제2 메모리 페이지가 숨겨진 메모리 페이지가 아닌 경우, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이하며 상기 참조 또는 액세스가 판독 참조 또는 액세스이면, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하고, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이하며 상기 참조 또는 액세스가 기입 참조 또는 액세스이면, 상기 명령어가 기입 참조 또는 액세스이면, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하지 않도록 구성되는 프로세서.
  18. 제13항에 있어서, 상기 비교 논리는 또한 상기 참조 또는 액세스가 상기 제2 메모리 페이지의 허용된 엔트리포인트에 대한 점프 또는 호출인 경우, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이한지 여부에 관계없이, 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하도록 구성되는 프로세서.
  19. 제13항에 있어서, 상기 제2 메모리 페이지는 중요 운영 체제 컴포넌트를 저장하고, 상기 제2 메모리 페이지의 상기 제2 보안 도메인은 감독 보안 도메인인 프로세서.
  20. 제13항에 있어서, 상기 프로세서에 의해 작동되며, 상기 프로세서를 갖는 상 기 물리적 장치의 가상 머신 관리자는 적어도 상기 제1 및 제2 보안 도메인을 할당하도록 구성되는 보안 도메인 할당 서비스를 포함하는 프로세서.
  21. 제13항에 있어서, 상기 프로세서에 의해 작동되며, 상기 프로세서를 갖는 상기 물리적 장치의 가상 머신 관리자는 상기 제1 메모리 페이지의 무결성을 검증하도록 구성되는 무결성 관리 모듈을 포함하는 프로세서.
  22. 무단 변경 방지 제품으로서,
    저장 매체; 및
    상기 저장 매체 상에 저장되며, 물리적 장치의 가상 머신 관리자의 보안 도메인 할당 서비스를 인스턴스화하여, 적어도 제1 및 제2 보안 도메인을 상기 물리적 장치의 제1 및 제2 메모리 페이지에 할당하고, 상기 할당된 적어도 제1 및 제2 보안 도메인을 상기 가상 머신 관리자의 페이지 테이블에 저장하여, 상기 물리적 장치의 프로세서의 비교 논리가 상기 적어도 제1 및 제2 보안 도메인을 검색하는 것을 용이하게 하도록 - 상기 비교 논리는 상기 제1 메모리 페이지의 상기 제1 보안 도메인을 상기 제2 메모리 페이지의 상기 제2 보안 도메인과 비교함 - 구성되는 복수의 프로그래밍 명령어를 포함하고,
    상기 제1 메모리 페이지의 명령어가 상기 제2 메모리 페이지를 참조 또는 검색하는 것을 시도하고 있고, 상기 제1 보안 레벨이 상기 제2 보안 레벨과 동일한 경우, 상기 제1 메모리 페이지로부터의 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하는 무단 변경 방지 제품.
  23. 제22항에 있어서, 상기 가상 머신 관리자의 상기 페이지 테이블은 확장 페이지 테이블이고, 상기 확장 페이지 테이블은,
    보안 도메인이 상기 보안 도메인과 연관된 특징들 및 연관된 메모리 페이지에 대해 설정되었는지를 각각 지시하는 확장 페이지 테이블 포인터 구조, 및
    연관된 메모리 페이지에 할당된 보안 도메인을 저장하는 확장 페이지 테이블 엔트리 구조를 포함하는 제품.
  24. 제23항에 있어서, 상기 명령어는 또한 상기 보안 도메인 할당 서비스를 인스턴스화하여, 상기 적어도 제1 및 제2 메모리 페이지 중 적어도 하나에 대해, 상기 결정된 보안 도메인과 연관된 하나 이상의 특징들을 결정하고, 상기 하나 이상의 특징들을 확장 페이지 테이블 포인터 구조에 저장하도록 구성되는 제품.
  25. 무단 변경 방지 시스템으로서,
    중요 운영 체제 컴포넌트 에이전트로 인스턴스화할 수 있는 적어도 하나의 중요 운영 체제 컴포넌트가 저장되는 대용량 저장소; 및
    상기 대용량 저장소에 접속되는 프로세서를 포함하고, 상기 프로세서는,
    상기 시스템의 제1 및 제2 메모리 페이지의 제1 및 제2 보안 도메인을 저장하기 위한 제1 및 제2 레지스터를 포함하는 변환 색인 버퍼 - 상기 제2 메모리 페 이지는 상기 중요 운영 체제 컴포넌트 에이전트를 가짐 - ; 및
    상기 변환 색인 버퍼에 접속되며, 상기 제1 메모리 페이지의 상기 제1 보안 도메인을 상기 제2 메모리 페이지의 상기 제2 보안 도메인과 비교하고 - 상기 보안 도메인은 상기 변환 색인 버퍼로부터 검색됨 - , 상기 제1 보안 도메인이 상기 제2 보안 도메인과 동일한 경우, 상기 제1 메모리 페이지로부터의 명령어가 상기 제2 메모리 페이지에 액세스하는 것을 허용하도록 구성되는 비교 논리를 포함하는 무단 변경 방지 시스템.
  26. 제25항에 있어서, 상기 변환 색인 버퍼에 저장된 상기 보안 도메인은 상기 시스템의 가상 머신 관리자의 페이지 테이블로부터 검색되었고, 상기 가상 머신 관리자의 상기 페이지 테이블은 확장 페이지 테이블이고, 상기 확장 페이지 테이블은,
    보안 도메인이 상기 보안 도메인과 연관된 특징들 및 연관된 메모리 페이지에 대해 설정되었는지를 각각 지시하도록 구성되는 확장 페이지 테이블 포인터 구조, 및
    연관된 메모리 페이지에 할당된 보안 도메인을 저장하도록 구성되는 확장 페이지 테이블 엔트리 구조를 포함하는 시스템.
  27. 제25항에 있어서, 상기 비교 논리는, 또한 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이한 경우, 페이지 폴트를 일으켜, 상기 명령어가 상기 제2 메모 리 페이지를 참조하거나 액세스하는 것을 허용하지 않는 시스템.
  28. 제25항에 있어서, 상기 참조 또는 액세스가 상기 제2 메모리 페이지의 허용된 엔트리포인트에 대한 점프 또는 호출 중 하나인 경우, 상기 제1 보안 도메인이 상기 제2 보안 도메인과 상이한지 여부에 관계없이, 상기 비교 논리는 또한 상기 명령어가 상기 제2 메모리 페이지를 참조하거나 액세스하는 것을 허용하도록 구성되는 시스템.
  29. 제25항에 있어서, 상기 중요 운영 체제 컴포넌트 에이전트를 갖는 상기 제2 메모리 페이지의 상기 제2 보안 도메인은 감독 보안 도메인인 시스템.
KR1020070098873A 2006-09-29 2007-10-01 무단 변경 방지 방법, 무단 변경 방지 프로세서, 무단 변경방지 제품, 무단 변경 방지 시스템 KR100927750B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/529,828 2006-09-29
US11/529,828 US7882318B2 (en) 2006-09-29 2006-09-29 Tamper protection of software agents operating in a vitual technology environment methods and apparatuses

Publications (2)

Publication Number Publication Date
KR20080030543A true KR20080030543A (ko) 2008-04-04
KR100927750B1 KR100927750B1 (ko) 2009-11-20

Family

ID=38938381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070098873A KR100927750B1 (ko) 2006-09-29 2007-10-01 무단 변경 방지 방법, 무단 변경 방지 프로세서, 무단 변경방지 제품, 무단 변경 방지 시스템

Country Status (4)

Country Link
US (1) US7882318B2 (ko)
EP (1) EP1909185A3 (ko)
KR (1) KR100927750B1 (ko)
CN (1) CN100587700C (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7555628B2 (en) 2006-08-15 2009-06-30 Intel Corporation Synchronizing a translation lookaside buffer to an extended paging table
US7802050B2 (en) * 2006-09-29 2010-09-21 Intel Corporation Monitoring a target agent execution pattern on a VT-enabled system
US8364910B2 (en) * 2007-03-08 2013-01-29 Daniel Shawcross Wilkerson Hard object: hardware protection for software objects
US8276201B2 (en) * 2007-03-22 2012-09-25 International Business Machines Corporation Integrity protection in data processing systems
US8078817B2 (en) * 2008-02-27 2011-12-13 Lsi Corporation Method and system for secured drive level access for storage arrays
KR20090121712A (ko) * 2008-05-22 2009-11-26 삼성전자주식회사 가상화 시스템 및 그 가상화 시스템에서의 컨텐트 사용제한 방법
US8424007B1 (en) * 2008-09-30 2013-04-16 Symantec Corporation Prioritizing tasks from virtual machines
US8806220B2 (en) 2009-01-07 2014-08-12 Microsoft Corporation Device side host integrity validation
US20100306177A1 (en) * 2009-05-29 2010-12-02 Khosravi Hormuzd M Host operating system independent storage-related remote access and operations
US9213651B2 (en) * 2009-06-16 2015-12-15 Vmware, Inc. Synchronizing a translation lookaside buffer with page tables
US8214902B2 (en) * 2009-06-19 2012-07-03 Intel Corporation Determination by circuitry of presence of authorized and/or malicious data
US8307175B2 (en) * 2009-06-26 2012-11-06 Intel Corporation Data recovery and overwrite independent of operating system
US8397306B1 (en) * 2009-09-23 2013-03-12 Parallels IP Holdings GmbH Security domain in virtual environment
US8635705B2 (en) * 2009-09-25 2014-01-21 Intel Corporation Computer system and method with anti-malware
US9009384B2 (en) * 2010-08-17 2015-04-14 Microsoft Technology Licensing, Llc Virtual machine memory management in systems with asymmetric memory
US9934166B2 (en) 2010-12-10 2018-04-03 Daniel Shawcross Wilkerson Hard object: constraining control flow and providing lightweight kernel crossings
CN104025027B (zh) * 2011-12-30 2017-08-15 英特尔公司 结构访问处理器、方法、系统和指令
US9703950B2 (en) * 2012-03-30 2017-07-11 Irdeto B.V. Method and system for preventing and detecting security threats
CN102750470B (zh) * 2012-05-22 2014-10-08 中国科学院计算技术研究所 全虚拟化环境下启动加载器的可信验证方法和系统
US9037823B2 (en) * 2012-09-14 2015-05-19 Intel Corporation Protecting IAT/EAT hooks from rootkit attacks using new CPU assists
US9275223B2 (en) * 2012-10-19 2016-03-01 Mcafee, Inc. Real-time module protection
US9223602B2 (en) * 2012-12-28 2015-12-29 Intel Corporation Processors, methods, and systems to enforce blacklisted paging structure indication values
US9569612B2 (en) 2013-03-14 2017-02-14 Daniel Shawcross Wilkerson Hard object: lightweight hardware enforcement of encapsulation, unforgeability, and transactionality
US9087202B2 (en) * 2013-05-10 2015-07-21 Intel Corporation Entry/exit architecture for protected device modules
US20150033034A1 (en) * 2013-07-23 2015-01-29 Gideon Gerzon Measuring a secure enclave
US9311475B2 (en) * 2013-08-30 2016-04-12 Vmware, Inc. Trusted execution of binaries and modules
US9824225B1 (en) * 2013-09-20 2017-11-21 EMC IP Holding Company LLC Protecting virtual machines processing sensitive information
TW201512894A (zh) * 2013-09-24 2015-04-01 hong-jian Zhou 資料存取系統及其資料與指令傳輸裝置
CN103699498B (zh) * 2013-11-25 2016-08-31 南京大学 一种应用程序关键数据保护系统及其保护方法
US9703720B2 (en) 2014-12-23 2017-07-11 Intel Corporation Method and apparatus to allow secure guest access to extended page tables
US9875189B2 (en) 2015-06-12 2018-01-23 Intel Corporation Supporting secure memory intent
US10148679B2 (en) 2015-12-09 2018-12-04 Accenture Global Solutions Limited Connected security system
US10664593B2 (en) 2015-10-29 2020-05-26 Hewlett-Packard Development Company, L.P. Checking a security value calculated for a part of a program code
US10592434B2 (en) * 2016-01-20 2020-03-17 Unisys Corporation Hypervisor-enforced self encrypting memory in computing fabric
US11379385B2 (en) * 2016-04-16 2022-07-05 Vmware, Inc. Techniques for protecting memory pages of a virtual computing instance
US10592267B2 (en) 2016-05-17 2020-03-17 Vmware, Inc. Tree structure for storing monitored memory page data
US11687654B2 (en) * 2017-09-15 2023-06-27 Intel Corporation Providing isolation in virtualized systems using trust domains
US10606764B1 (en) * 2017-10-02 2020-03-31 Northrop Grumman Systems Corporation Fault-tolerant embedded root of trust using lockstep processor cores on an FPGA
US11328055B2 (en) 2018-01-31 2022-05-10 Hewlett-Packard Development Company, L.P. Process verification
US10747711B2 (en) * 2018-03-20 2020-08-18 Arizona Board Of Regents On Behalf Of Northern Arizona University Dynamic hybridized positional notation instruction set computer architecture to enhance security
US11151262B2 (en) * 2018-06-24 2021-10-19 Hex Five Security, Inc. Configuring, enforcing, and monitoring separation of trusted execution environments
US11030120B2 (en) * 2019-06-27 2021-06-08 Intel Corporation Host-convertible secure enclaves in memory that leverage multi-key total memory encryption with integrity

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4809160A (en) * 1985-10-28 1989-02-28 Hewlett-Packard Company Privilege level checking instruction for implementing a secure hierarchical computer system
US5469556A (en) * 1989-12-12 1995-11-21 Harris Corporation Resource access security system for controlling access to resources of a data processing system
JP3369580B2 (ja) * 1990-03-12 2003-01-20 ヒューレット・パッカード・カンパニー 直接メモリアクセスを行うためのインターフェース装置及び方法
US5491806A (en) * 1990-06-26 1996-02-13 Lsi Logic Corporation Optimized translation lookaside buffer slice having stored mask bits
US5627987A (en) * 1991-11-29 1997-05-06 Kabushiki Kaisha Toshiba Memory management and protection system for virtual memory in computer system
JP3454854B2 (ja) 1992-01-16 2003-10-06 株式会社東芝 メモリ管理装置及び方法
US5483641A (en) * 1991-12-17 1996-01-09 Dell Usa, L.P. System for scheduling readahead operations if new request is within a proximity of N last read requests wherein N is dependent on independent activities
US5312673A (en) * 1992-07-28 1994-05-17 Bradford Industries, Inc. Adhesive system for athletic lettering and the like
JPH09506988A (ja) * 1993-09-30 1997-07-08 アップル コンピュータ，インコーポレイテッド コンピュータの仮想メモリにおける補助記憶の分散制御システム
US5634043A (en) * 1994-08-25 1997-05-27 Intel Corporation Microprocessor point-to-point communication
FR2744818B1 (fr) * 1996-02-12 1998-03-27 Bull Sa Procede de verification de la conservation de l'integrite d'une requete emise sans protection par un client vers un serveur au moyen de l'integrite de la reponse
US5991881A (en) * 1996-11-08 1999-11-23 Harris Corporation Network surveillance system
US5913923A (en) * 1996-12-06 1999-06-22 National Semiconductor Corporation Multiple bus master computer system employing a shared address translation unit
US6360244B1 (en) 1997-04-11 2002-03-19 Fujitsu Limited System and method for multi-level memory domain protection
US6075938A (en) * 1997-06-10 2000-06-13 The Board Of Trustees Of The Leland Stanford Junior University Virtual machine monitors for scalable multiprocessors
US6163834A (en) * 1998-01-07 2000-12-19 Tandem Computers Incorporated Two level address translation and memory registration system and method
US6496847B1 (en) * 1998-05-15 2002-12-17 Vmware, Inc. System and method for virtualizing computer systems
US6105137A (en) * 1998-07-02 2000-08-15 Intel Corporation Method and apparatus for integrity verification, authentication, and secure linkage of software modules
US6321276B1 (en) * 1998-08-04 2001-11-20 Microsoft Corporation Recoverable methods and systems for processing input/output requests including virtual memory addresses
US7516453B1 (en) * 1998-10-26 2009-04-07 Vmware, Inc. Binary translator with precise exception synchronization mechanism
US6732220B2 (en) * 1999-02-17 2004-05-04 Elbrus International Method for emulating hardware features of a foreign architecture in a host operating system environment
US6775779B1 (en) * 1999-04-06 2004-08-10 Microsoft Corporation Hierarchical trusted code for content protection in computers
WO2001001262A1 (fr) * 1999-06-24 2001-01-04 Fujitsu Limited Controleur de peripherique et systeme d'entree/sortie
US7650504B2 (en) * 1999-07-22 2010-01-19 Macrovision Corporation System and method of verifying the authenticity of dynamically connectable executable images
US6751737B1 (en) * 1999-10-07 2004-06-15 Advanced Micro Devices Multiple protected mode execution environments using multiple register sets and meta-protected instructions
US6738882B1 (en) * 1999-11-30 2004-05-18 Hewlett-Packard Development Company, L.P. Concurrent multi-processor memory testing beyond 32-bit addresses
CA2395645A1 (en) * 1999-12-23 2001-06-28 General Instrument Corporation Dual-mode processor
EP1256061A1 (en) * 2000-02-01 2002-11-13 Cirrus Logic, Inc. Methods and circuits for securing encached information
US7270193B2 (en) * 2000-02-14 2007-09-18 Kabushiki Kaisha Toshiba Method and system for distributing programs using tamper resistant processor
US6553438B1 (en) * 2000-04-24 2003-04-22 Intel Corporation Methods and system for message resource pool with asynchronous and synchronous modes of operation
US6931540B1 (en) * 2000-05-31 2005-08-16 Networks Associates Technology, Inc. System, method and computer program product for selecting virus detection actions based on a process by which files are being accessed
US6751720B2 (en) * 2000-06-10 2004-06-15 Hewlett-Packard Development Company, L.P. Method and system for detecting and resolving virtual address synonyms in a two-level cache hierarchy
US6996551B2 (en) * 2000-12-18 2006-02-07 International Business Machines Corporation Apparata, articles and methods for discovering partially periodic event patterns
US6907600B2 (en) * 2000-12-27 2005-06-14 Intel Corporation Virtual translation lookaside buffer
DE10105284A1 (de) * 2001-02-06 2002-08-29 Infineon Technologies Ag Mikroprozessorschaltung für Datenträger und Verfahren zum Organisieren des Zugriffs auf in einem Speicher abgelegten Daten
US6567897B2 (en) * 2001-03-01 2003-05-20 International Business Machines Corporation Virtualized NVRAM access methods to provide NVRAM CHRP regions for logical partitions through hypervisor system calls
US20030037237A1 (en) * 2001-04-09 2003-02-20 Jean-Paul Abgrall Systems and methods for computer device authentication
US6684305B1 (en) * 2001-04-24 2004-01-27 Advanced Micro Devices, Inc. Multiprocessor system implementing virtual memory using a shared memory, and a page replacement method for maintaining paged memory coherence
WO2002091146A2 (en) * 2001-05-09 2002-11-14 Ecd Systems, Inc. Systems and methods for the prevention of unauthorized use and manipulation of digital content
US7478394B1 (en) * 2001-06-04 2009-01-13 Hewlett-Packard Development Company, L.P. Context-corrupting context switching
US6671791B1 (en) * 2001-06-15 2003-12-30 Advanced Micro Devices, Inc. Processor including a translation unit for selectively translating virtual addresses of different sizes using a plurality of paging tables and mapping mechanisms
US6920534B2 (en) * 2001-06-29 2005-07-19 Intel Corporation Virtual-port memory and virtual-porting
US8001594B2 (en) * 2001-07-30 2011-08-16 Ipass, Inc. Monitoring computer network security enforcement
US6685567B2 (en) * 2001-08-08 2004-02-03 Igt Process verification
US6883116B2 (en) * 2001-09-27 2005-04-19 International Business Machines Corporation Method and apparatus for verifying hardware implementation of a processor architecture in a logically partitioned data processing system
US6823433B1 (en) * 2001-11-13 2004-11-23 Advanced Micro Devices, Inc. Memory management system and method for providing physical address based memory access security
US6850994B2 (en) * 2001-11-16 2005-02-01 Microsoft Corporation Method for determining status of a computer device and detecting device behavior in response to a status request
US6804741B2 (en) * 2002-01-16 2004-10-12 Hewlett-Packard Development Company, L.P. Coherent memory mapping tables for host I/O bridge
US7058768B2 (en) * 2002-04-17 2006-06-06 Microsoft Corporation Memory isolation through address translation data edit control
JP2003330365A (ja) * 2002-05-09 2003-11-19 Toshiba Corp コンテンツ配布／受信方法
US6922766B2 (en) * 2002-09-04 2005-07-26 Cray Inc. Remote translation mechanism for a multi-node system
US6895491B2 (en) * 2002-09-26 2005-05-17 Hewlett-Packard Development Company, L.P. Memory addressing for a virtual machine implementation on a computer processor supporting virtual hash-page-table searching
US7028229B2 (en) * 2002-09-30 2006-04-11 Sun Microsystems, Inc. Kernel event subscription and publication system and method
US7107497B2 (en) * 2002-09-30 2006-09-12 Sun Microsystems, Inc. Method and system for event publication and subscription with an event channel from user level and kernel level
AU2003276399A1 (en) * 2002-11-18 2004-06-15 Arm Limited Virtual to physical memory address mapping within a system having a secure domain and a non-secure domain
US7111200B2 (en) * 2003-04-17 2006-09-19 International Business Machines Corporation Apparatus and method for debugging a logical partition
US7139892B2 (en) * 2003-05-02 2006-11-21 Microsoft Corporation Implementation of memory access control using optimizations
US20040226009A1 (en) * 2003-05-09 2004-11-11 International Business Machines Corporation System and method for software application task abstraction
US6961852B2 (en) * 2003-06-19 2005-11-01 International Business Machines Corporation System and method for authenticating software using hidden intermediate keys
US7010630B2 (en) * 2003-06-30 2006-03-07 International Business Machines Corporation Communicating to system management in a data processing system
US7103779B2 (en) * 2003-09-18 2006-09-05 Apple Computer, Inc. Method and apparatus for incremental code signing
US7542026B2 (en) * 2003-11-03 2009-06-02 International Business Machines Corporation Apparatus method and system for improved feedback of pointing device event processing
KR100999087B1 (ko) * 2003-11-29 2010-12-07 삼성전자주식회사 보안 도메인 서비스 시스템 및 그 방법
US20050132122A1 (en) * 2003-12-16 2005-06-16 Rozas Carlos V. Method, apparatus and system for monitoring system integrity in a trusted computing environment
US20050138417A1 (en) * 2003-12-19 2005-06-23 Mcnerney Shaun C. Trusted network access control system and method
US7225325B2 (en) * 2003-12-30 2007-05-29 International Business Machines Corporation Customizing a computer system by using stored configuration parameters in a configuration mechanism
US7831838B2 (en) * 2004-03-05 2010-11-09 Microsoft Corporation Portion-level in-memory module authentication
US20050213768A1 (en) * 2004-03-24 2005-09-29 Durham David M Shared cryptographic key in networks with an embedded agent
US7653727B2 (en) * 2004-03-24 2010-01-26 Intel Corporation Cooperative embedded agents
US7594124B2 (en) * 2004-06-09 2009-09-22 Intel Corporation Cross validation of data using multiple subsystems
US7558966B2 (en) * 2004-06-09 2009-07-07 Intel Corporation Notifying remote administrator of platform integrity determination
US20050289311A1 (en) * 2004-06-29 2005-12-29 David Durham System and method for secure inter-platform and intra-platform communications
US7644287B2 (en) * 2004-07-29 2010-01-05 Microsoft Corporation Portion-level in-memory module authentication
US20060026387A1 (en) * 2004-07-31 2006-02-02 Dinechin Christophe D Method and system for recognizing instructions and instruction blocks in computer code
US7571474B2 (en) * 2004-12-30 2009-08-04 Intel Corporation System security event notification aggregation and non-repudiation
US7886126B2 (en) 2005-01-14 2011-02-08 Intel Corporation Extended paging tables to map guest physical memory addresses from virtual memory page tables to host physical memory addresses in a virtual machine system
US7577848B2 (en) * 2005-01-18 2009-08-18 Microsoft Corporation Systems and methods for validating executable file integrity using partial image hashes
US7739517B2 (en) * 2005-03-31 2010-06-15 Intel Corporation Hardware-based authentication of a software program
US7603484B2 (en) * 2005-04-21 2009-10-13 Microsoft Corporation Protocol for communication with a user-mode device driver
US20060294596A1 (en) * 2005-06-27 2006-12-28 Priya Govindarajan Methods, systems, and apparatus to detect unauthorized resource accesses
US20070006175A1 (en) * 2005-06-30 2007-01-04 David Durham Intra-partitioning of software components within an execution environment
US7669242B2 (en) 2005-06-30 2010-02-23 Intel Corporation Agent presence monitor configured to execute in a secure environment
US7953980B2 (en) * 2005-06-30 2011-05-31 Intel Corporation Signed manifest for run-time verification of software program identity and integrity
US7761674B2 (en) * 2005-12-30 2010-07-20 Intel Corporation Identifier associated with memory locations for managing memory accesses
US20070006307A1 (en) * 2005-06-30 2007-01-04 Hahn Scott D Systems, apparatuses and methods for a host software presence check from an isolated partition
US20070005935A1 (en) * 2005-06-30 2007-01-04 Khosravi Hormuzd M Method and apparatus for securing and validating paged memory system
US7581085B1 (en) * 2005-09-08 2009-08-25 Parallels Software International, Inc. Fast stub and frame technology for virtual machine optimization
US9390031B2 (en) * 2005-12-30 2016-07-12 Intel Corporation Page coloring to associate memory pages with programs
US7802050B2 (en) * 2006-09-29 2010-09-21 Intel Corporation Monitoring a target agent execution pattern on a VT-enabled system
JP4270293B2 (ja) * 2007-03-05 2009-05-27 株式会社デンソー 燃料噴射弁
GB2448149B (en) * 2007-04-03 2011-05-18 Advanced Risc Mach Ltd Protected function calling
US8364973B2 (en) * 2007-12-31 2013-01-29 Intel Corporation Dynamic generation of integrity manifest for run-time verification of software program

Also Published As

Publication number Publication date
US20080082772A1 (en) 2008-04-03
CN101201885A (zh) 2008-06-18
EP1909185A3 (en) 2009-07-29
CN100587700C (zh) 2010-02-03
US7882318B2 (en) 2011-02-01
EP1909185A2 (en) 2008-04-09
KR100927750B1 (ko) 2009-11-20

Similar Documents

Publication Publication Date Title
KR100927750B1 (ko) 무단 변경 방지 방법, 무단 변경 방지 프로세서, 무단 변경방지 제품, 무단 변경 방지 시스템
US7380049B2 (en) Memory protection within a virtual partition
US8745308B2 (en) System and method to enhance memory protection for programs in a virtual machine environment
US8423747B2 (en) Copy equivalent protection using secure page flipping for software components within an execution environment
EP1966706B1 (en) Identifier associated with memory locations for managing memory accesses
US9390031B2 (en) Page coloring to associate memory pages with programs
US7739466B2 (en) Method and apparatus for supporting immutable memory
US7058768B2 (en) Memory isolation through address translation data edit control
JP5581403B2 (ja) メモリのセキュア領域および非セキュア領域へのセキュアモードページテーブルデータの格納
US9274974B1 (en) Isolating data within a computer system using private shadow mappings
US20060036830A1 (en) Method for monitoring access to virtual memory pages
US20030101322A1 (en) Protection of user process data in a secure platform architecture
JP2004530979A (ja) メモリの一部を保護するための方法および装置
KR20160033689A (ko) 스왑 아웃된 메모리 페이지의 가상 머신 가상화된 메모리로의 맵핑을 위한 가상 머신에서의 페이지 오류 삽입
US7512768B2 (en) Dynamically sharing a stack between different code segments
US20190129867A1 (en) Memory domains protection method and apparatus with composite protection key numbers
US20230236925A1 (en) Tag checking apparatus and method
US11200175B2 (en) Memory accessor invailidation
JP2009104555A (ja) Ｖｔ環境で動作するソフトウェアエージェントの改竄防止、方法および装置
CN116561824A (zh) 在机密计算架构中管理内存的方法和装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121019

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131101

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee